KR20160020035A - 전원 공급 장치 및 이를 포함하는 유기발광 표시장치 - Google Patents

전원 공급 장치 및 이를 포함하는 유기발광 표시장치 Download PDF

Info

Publication number
KR20160020035A
KR20160020035A KR1020140104529A KR20140104529A KR20160020035A KR 20160020035 A KR20160020035 A KR 20160020035A KR 1020140104529 A KR1020140104529 A KR 1020140104529A KR 20140104529 A KR20140104529 A KR 20140104529A KR 20160020035 A KR20160020035 A KR 20160020035A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
line
power
feedback
Prior art date
Application number
KR1020140104529A
Other languages
English (en)
Other versions
KR102241848B1 (ko
Inventor
이재훈
김진우
신병혁
강병두
류도형
송재우
정해구
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140104529A priority Critical patent/KR102241848B1/ko
Priority to US14/583,992 priority patent/US9589510B2/en
Publication of KR20160020035A publication Critical patent/KR20160020035A/ko
Application granted granted Critical
Publication of KR102241848B1 publication Critical patent/KR102241848B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

다양한 실시예들에 따른 전원 공급 장치 및 유기 발광 표시 장치가 개시된다.
본 발명의 일 실시예에 따른 전원 공급 장치는, 전원전압이 입력되는 전원 입력선에 연결된 전원 출력선의 출력전압으로부터 피드백 전압을 검출하는 피드백 제어부; 상기 피드백 전압을 기초로 상기 전원전압의 레벨 변화를 검출하는 전압 제어부; 및 상기 레벨 변화 검출 결과에 따라 상기 전원전압을 가변하는 전압 생성부;를 포함한다.

Description

전원 공급 장치 및 이를 포함하는 유기발광 표시장치{Power supply device and Organic light emitting display apparatus comprising the power supply device}
본 발명의 실시예들은 전원 공급 장치 및 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하며, 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
유기 발광 표시 장치는 복수의 주사선, 복수의 데이터 및 복수의 전원선과 상기 라인들에 연결되고 매트릭스 형태로 배열되는 복수의 화소들을 포함한다. 아날로그 구동 방식으로 동작하는 유기 발광 표시 장치의 화소들은 입력되는 전압 또는 전류 데이터의 크기에 따라 밝기가 조절됨에 따라 계조를 표현하며, 디지털 구동 방식으로 동작하는 유기 발광 표시 장치의 화소들은 동일한 밝기로 발광하지만 상이한 발광 시간을 가짐으로써 계조를 표현한다.
상기 전원선들에 흐르는 상대적으로 큰 크기의 전류와 상기 전원선들의 저항 성분으로 인하여, 전원선들에 전압 강하(또는 IR Drop)가 발생하여, 화소들의 위치 및/또는 하나의 프레임 내에서 시간이 경과함에 따라 상이한 전압 레벨의 전원전압이 화소들에 인가되며, 화소들은 상이한 전압 레벨로 인한 휘도 편차로 원하는 밝기로 발광할 수 없다.
본 발명의 실시예들은 전원 전압선의 전압 강하로 인한 휘도 편차가 감소된 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 전원 공급 장치는, 전원전압이 입력되는 전원 입력선에 연결된 전원 출력선의 출력전압으로부터 피드백 전압을 검출하는 피드백 제어부; 상기 피드백 전압을 기초로 상기 전원전압의 레벨 변화를 검출하는 전압 제어부; 및 상기 레벨 변화 검출 결과에 따라 상기 전원전압을 가변하는 전압 생성부;를 포함한다.
상기 전원 출력선은 제1 전원전압이 입력되는 제1 전원 입력선에 연결되어 패널의 화소에 상기 제1 전원전압을 출력하는 제1 전원 출력선, 및 상기 제1 전원전압보다 낮은 레벨의 제2 전원 입력이 입력되는 제2 전원 입력선에 연결되어 상기 화소에 상기 제2 전원전압을 출력하는 제2 전원 출력선 중 적어도 하나일 수 있다.
상기 피드백 전압은 상기 제1 전원 출력선의 제1 출력전압과 제1 노드 사이의 제1 저항 및 상기 제1 전원전압과 상기 제1 노드 사이의 제2 저항의 저항값에 따라 결정될 수 있다.
상기 전압 제어부는, 상기 제1 노드의 상기 피드백 전압과 기준 전압의 대소 차이에 따라 상기 제1 전원전압의 가변 여부를 결정할 수 있다.
상기 전압 생성부는, 상기 피드백 전압이 상기 기준 전압보다 크면 상기 제1 전원전압을 하강시키고, 상기 피드백 전압이 상기 기준 전압보다 작으면 상기 제1 전원전압을 상승시킬 수 있다.
상기 피드백 제어부는, 상기 제2 전원 출력선의 제2 출력전압으로부터 상기 피드백 전압을 검출할 수 있다.
상기 전압 제어부는, 상기 피드백 전압을 반전 증폭한 반전 전압을 출력하는 증폭기; 및 상기 반전 전압과 상기 제2 전원전압 사이에 연결된 커패시터;를 포함할 수 있다.
상기 전압 생성부는, 접지 전원일 수 있다.
상기 전압 제어부는, 상기 피드백 전압을 반전 증폭한 반전 전압을 출력하는 증폭기;를 포함할 수 있다.
상기 전압 생성부는, 상기 반전 전압에 대응하는 상기 제1 전원전압의 변화량 데이터를 기초로, 상기 제1 전원전압을 가변할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치는, 복수의 화소들, 전원전압이 입력되는 전원 입력선 및 상기 전원 입력선에 연결된 전원 출력선을 포함하는 패널; 및 상기 전원 출력선의 출력전압으로부터 피드백 전압을 검출하고, 상기 피드백 전압을 기초로 상기 전원전압의 레벨 변화를 검출하고, 상기 레벨 변화 검출 결과에 따라 상기 전원전압을 가변하는 전원 공급부;를 포함한다.
상기 전원 출력선은, 제1 전원전압이 입력되는 제1 전원 입력선에 연결되어 패널의 화소에 상기 제1 전원전압을 출력하는 제1 전원 출력선, 및 상기 제1 전원전압보다 낮은 레벨의 제2 전원 입력이 입력되는 제2 전원 입력선에 연결되어 상기 화소에 상기 제2 전원전압을 출력하는 제2 전원 출력선 중 적어도 하나일 수 있다.
상기 전원 공급부는, 상기 제1 전원 출력선의 제1 출력전압이 인가되는 제1 노드와 상기 피드백 전압이 출력되는 상기 제1 전원전압의 분압 노드 사이에 연결된 제1 저항; 상기 제1 전원전압과 상기 분압 노드 사이에 연결된 제2 저항; 상기 분압 노드와 접지 사이에 연결된 제3 저항; 및 상기 피드백 전압과 기준 전압을 비교하는 증폭기;를 포함할 수 있다.
상기 전원 공급부는, 상기 피드백 전압이 상기 기준 전압보다 작으면 상기 제1 전원전압을 상승시키고, 상기 피드백 전압이 상기 기준 전압보다 크면 상기 제1 전원전압을 하강시킬 수 있다.
상기 피드백 전압은 상기 제1저항 및 상기 제2저항의 저항값에 따라 결정될 수 있다.
상기 전압 공급부는, 상기 제2 전원 출력선의 피드백 전압을 반전 증폭한 반전 전압을 출력하는 증폭기; 및 상기 반전 전압과 상기 제2 전원전압 사이에 연결된 제2 커패시터;를 포함할 수 있다.
상기 제2 전원전압은 접지 전압일 수 있다.
상기 전압 공급부는, 상기 제2 전원 출력선의 피드백 전압을 반전 증폭한 반전 전압을 출력하는 증폭기;를 포함할 수 있다.
본 발명의 다양한 실시예들에 따르면 유기 발광 표시 장치의 화소들에 인가되는 전원 전압의 레벨 차이의 편차가 감소함에 따라, 화소들의 휘도 편차가 감소하게 된다. 따라서, 본 발명의 다양한 실시예들에 따른 유기 발광 표시 장치에 의해 표시되는 영상의 화질이 개선된다.
도 1은 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 블록도이다.
도 2는 일 실시예에 따른 유기 발광 표시 장치의 화소(PX)의 예시적인 회로 구성을 도시한다.
도 3은 일 실시예에 따라서 유기 발광 표시 장치(10)의 제1 내지 제10 주사선(SL1-SL10)을 통해 전달되는 주사 신호들의 타이밍도를 예시적으로 도시한다.
도 4는 일 실시예에 따른 유기 발광 표시 장치의 전원 공급부의 구성을 개략적으로 도시한 블록도이다.
도 5 내지 도 8은 일 실시예에 따른 도 4의 전원 공급부의 예를 도시한 회로 구성도이다.
도 9 내지 도 14는 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 블록도이다.
도 1을 참조하면, 유기 발광 표시 장치(10)는 표시 패널(110), 데이터 구동부(120), 주사 구동부(130), 제어부(140), 및 전원 공급부(150)를 포함한다.
표시 패널(110)은 복수의 화소들(PX)이 매트릭스로 배열된다. 화소(PX)는 주사선(SL), 데이터선(DL), 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)를 인가하는 전원 배선에 연결된다.
표시 패널(110)은 화소들(PX)에 주사 신호를 인가하는 주사선들(SL1-SLn) 및 화소들(PX)에 데이터 신호를 인가하는 데이터선들(DL1-DLm)을 포함한다. 표시 패널(110)은 화소들(PX)에 제1 전원전압(ELVDD) 및/또는 제2 전원전압(ELVSS)을 인가하기 위한 전원 배선 망을 포함한다. 주사선들(SL) 각각은 동일 행에 배열된 화소들(PX)에 연결되고, 데이선들(DL1-DLm) 각각은 동일 열에 배열된 화소들(PX)에 연결된다. 화소들(PX)은 주사선들(SL1-SLn)을 통해 수신되는 주사 신호에 응답하여 데이터선들(DL1-DLm)을 통해 수신되는 데이터 신호의 논리 레벨에 따라 발광 또는 비발광한다. 이 경우, 표시 패널(110)은 디지털 구동 방식으로 동작한다. 다른 예에 따르면, 표시 패널(110)은 아날로그 구동 방식으로 동작할 수 있다. 이 경우, 화소들(PX)은 주사선들(SL1-SLn)을 통해 수신되는 주사 신호에 응답하여 데이터선들(DL1-DLm)을 통해 수신되는 데이터 신호의 전압 레벨 또는 전류 레벨에 상응하는 밝기로 발광한다. 이하에서는 디지털 구동 방식으로 동작하는 유기 발광 표시 장치(10)를 중심으로 본 발명의 다양한 실시예들을 설명한다. 그러나, 본 발명은 디지털 구동 방식으로 동작하는 유기 발광 표시 장치뿐만 아니라, 아날로그 구동 방식으로 동작하는 유기 발광 표시 장치에도 적용될 수 있다는 것에 주의한다.
전술한 바와 같이, 유기 발광 표시 장치(10)는 디지털 구동 방식으로 동작할 수 있다. 제어부(140)는 외부로부터 영상 데이터를 수신하고, 주사 구동부(120), 데이터 구동부(130), 및 전원 공급부(150)를 제어한다. 제어부(140)는 복수의 제어 신호들 및 디지털 데이터를 생성하여, 주사 구동부(120)에 제어 신호를 제공하고, 데이터 구도동부(130)에 제어 신호 및 디지털 데이터를 제공하고, 전원 공급부(150)에 제어 신호를 제공할 수 있다.
주사 구동부(120)는 제어부(140)의 제어 하에서 한 프레임 내의 단위 시간마다 미리 결정된 순서에 따라 주사선들(SL1-SLn)을 구동한다. 예컨대, 제1 주사선(SL1)은 주사 구동부(120)에 의하여 한 프레임 내에 복수 회 구동된다. 즉, 주사 구동부(120)는 한 프레임 동안 주사 신호를 제1 주사선(SL1)에 복수 회 출력한다.
데이터 구동부(130)는 단위 시간마다 제어부(140)로부터 m비트의 라인 데이터를 수신하며, 제어부(140)의 제어 하에서 상기 m비트의 라인 데이터를 m개의 소스 라인들(DL1-DLm)에 인가한다. 예컨대, 제1 데이터선(DL1)에는 m비트의 라인 데이터 중에서 제1 비트의 논리 값에 대응하는 논리 레벨을 갖는 데이터 신호가 제공된다. 데이터 신호는 로우 레벨 또는 하이 레벨을 갖는 디지털 신호이며, 데이터 신호를 수신한 화소(PX)는 데이터 신호의 논리 레벨에 따라 발광 또는 비발광한다.
본 명세서에서, 제1 논리 레벨을 갖는 데이터 신호를 수신한 화소(PX)는 발광하고, 제2 논리 레벨을 갖는 데이터 신호를 수신한 화소(PX)는 비발광하는 것으로 가정하여 설명한다. 화소(PX)의 회로 구성에 따라, 제1 논리 레벨은 로우 레벨이고 제2 논리 레벨은 하이 레벨이거나, 제1 논리 레벨이 하이 레벨이고 제2 논리 레벨이 로우 레벨일 수 있다.
주사 구동부(120), 데이터 구동부(130) 및 제어부(140)는 각각 별개의 집적 회로 칩 또는 하나의 집적 회로 칩의 형태로 형성되어 표시 패널(110) 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 표시 패널(110)에 부착되거나, 표시 패널(110)에 직접 형성될 수도 있다.
전원 공급부(150)는 외부의 전원 및/또는 내부의 전원을 인가받아 각 구성요소들의 동작에 필요한 다양한 레벨의 전압으로 변환하고, 제어부(140)로부터 입력되는 전원 제어 신호에 따라 해당 전압을 표시 패널(110)로 공급한다. 전원 공급부(150)는 인쇄회로기판(Printed Circuit Board)에 실장된 채로 연성회로기판(Flexible Printed Circuit Board)을 통해 표시 패널(110)과 전기적으로 연결될 수 있다.
전원 공급부(150)는 제어부(140)의 제어 하에서 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 생성할 수 있다. 전원 공급부(150)는 생성된 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 표시 패널(110)에 제공한다. 제1 전원전압(ELVDD)의 전압 레벨은 제2 전원전압(ELVSS)의 전압 레벨보다 높다. 예컨대, 유기 발광 소자의 애노드에 제1 전원전압(ELVDD)이 인가되고 캐소드에 제2 전원전압(ELVSS)이 인가되면, 유기 발광 소자는 발광한다.
제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)은 화소(PX)의 위치에 따라 전압 레벨이 달라지며, 특히 디지털 구동 방식의 경우 하나의 프레임 내에서도 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)이 시간에 따라 전압 레벨이 달라진다. 이에 따라 저계조 표현시 표시 패널(110)의 화면 중앙에 백색 밴드(whitish band)와 같은 불량이 발생한다.
전원 공급부(150)는 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)의 시간에 따른 전압 레벨 변화를 피드백하여 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)의 전압 레벨을 보정함으로써 표시 패널(110)의 휘도 편차를 최소화한다. 전원 공급부(150)의 구체적 구성 및 동작은 후술하겠다.
도 2는 일 실시예에 따른 유기 발광 표시 장치의 화소(PX)의 예시적인 회로 구성을 도시한다.
도 2를 참조하면, 화소(PX)는 주사선(SL) 및 데이터선(DL)에 연결된다. 화소(PX)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 및 저장 커패시터(Cst)를 포함하는 화소 회로, 및 발광 소자를 포함한다. 발광 소자는 유기 발광 소자(OLED)일 수 있다. 제1 및 제2 트랜지스터(M1, M2)는 박막 트랜지스터일 수 있다. 제1 트랜지스터(M1)는 데이터선(DL)에 연결된 제1 단자, 노드(Nd)에 연결된 제2 단자, 및 주사선(SL)에 연결된 제어 단자를 포함한다. 제2 트랜지스터(M2)는 제1 전원전압(ELVDD)이 인가되는 전원 출력선(POL)에 연결된 제1 단자, 노드(Nd)에 연결된 제어 단자, 및 유기 발광 소자(OLED)의 제1 전극에 연결된 제2 단자를 포함한다. 저장 커패시터(Cst)는 제2 트랜지스터(M2)의 제1 연결 단자에 연결된 제1 단자, 및 노드(Nd)에 연결된 제2 단자를 포함한다. 유기 발광 소자(OLED)는 제2 트랜지스터(M2)의 제2 단자에 연결된 제1 전극 및 제2 전원전압(ELVSS)이 인가되는 공통 전극(CE)에 연결되는 제2 전극을 포함한다. 유기 발광 소자(OLED)의 제1 전극 및 제2 전극은 각각 애노드 전극 및 캐소드 전극일 수 있다.
화소(PX)는 주사선(SL)을 통해 주사 신호(S)를 수신하고, 데이터선(SL)을 통해 데이터 신호(D)를 수신한다. 제1 트랜지스터(M1)는 주사 신호(S)에 응답하여 데이터 신호(D)를 제2 트랜지스터(M2)의 제어 단자에 전달한다. 제2 트랜지스터(M2)는 전달된 데이터 신호(D)의 논리 레벨에 따라 턴 온 또는 턴 오프되며, 제2 트랜지스터(M2)가 턴 온되면, 제1 전원전압(ELVDD)을 유기 발광 소자(OLED)의 제1 전극에 전달한다. 저장 커패시터(Cst)는 데이터 신호(D)의 논리 레벨에 따른 제2 트랜지스터(M2)의 턴 온 상태 또는 턴 오프 상태를 서브필드 시구간 동안 유지한다. 예컨대, 디지털 데이터 신호(D)가 제1 논리 레벨을 갖는 경우, 유기 발광 소자(OLED)의 제1 전극에는 제1 전원전압(ELVDD)이 인가되며, 유기 발광 소자(OLED)는 발광한다. 디지털 데이터 신호(D)가 제2 논리 레벨을 갖는 경우, 제2 트랜지스터(M2)가 턴 오프되어 유기 발광 소자(OLED)의 제1 전극에는 제1 전원전압(ELVDD)이 인가되지 않으며, 유기 발광 소자(OLED)는 발광하지 않는다.
도 2에 도시된 화소(PX)의 회로 구성은 오로지 예시적이며, 화소(PX)는 회로 구성을 가질 수 있다.
디지털 구동 방식으로 동작하는 유기 발광 표시 장치(10)에 대하여 아래에서 도 3을 참조로 자세히 설명한다.
도 3은 일 실시예에 따라서 유기 발광 표시 장치(10)의 제1 내지 제10 주사선(SL1-SL10)을 통해 전달되는 주사 신호들의 타이밍도를 예시적으로 도시한다.
디지털 구동 방식으로 동작하는 유기 발광 표시 장치(10)에서, 한 프레임(frame)은 복수의 서브 필드(subfield)로 구성되고, 각 서브 필드에 설정된 가중치에 따라 각 서브 필드의 길이(예컨대, 표시 지속 시간)가 결정된다.
도 3에 도시된 바와 같이, 한 프레임이 5개의 제1 내지 제5 서브필드(SF1 내지 SF5)로 구성되는 것으로 가정한다. 유기 발광 표시 장치(10)의 화소(PX)는 5개의 제1 내지 제5 비트 데이터를 통해 계조를 표현할 수 있다. 예를 들면, 제1 내지 제5 서브필드(SF1 내지 SF5)의 길이의 비는 3:6:12:21:8일 수 있다. 즉, 제1 내지 제5 비트 데이터의 표시 지속 시간의 길이는 예컨대 3:6:12:21:8일 수 있다.
예를 들면, 제1 주사선(SL1)에 연결된 어느 한 화소(PX)에는 제1 서브 필드(SF1)를 시작하는 주사 타이밍에 제1 비트 데이터의 논리 값에 대응하는 레벨을 갖는 디지털 데이터 신호가 인가된다. 상기 화소(PX)는 상기 제1 비트 데이터의 논리 값에 따라 제1 서브필드(SF1) 동안 발광하거나 발광하지 않는다. 이와 같이, 제i 서브필드(SFi)(본 예에서, i는 1 이상 5 이하임)를 시작하는 주사 타이밍에 제i 비트 데이터가 화소(PX)에 인가되고, 상기 화소(PX)는 상기 제i 비트 데이터의 논리 값에 따라 제i 서브필드(SFi) 동안 발광하거나 발광하지 않는다. 아래의 설명에서, 화소(PX)에 비트 데이터의 논리 값에 대응하는 레벨을 갖는 디지털 데이터 신호가 인가된다는 것을 화소(PX)에 비트 데이터가 인가된다는 것으로 간략하게 표현될 수 있다.
제5 서브필드(SF5)는 비발광 시간일 수 있다. 제5 비트 데이터는 비활성(또는 비발광) 비트 데이터일 수 있다. 예를 들면, 제5 서브 필드(SF5)를 시작하는 주사 타이밍에는 화소(PX)에 제2 논리 레벨을 갖는 디지털 신호가 인가될 수 있다. 이 경우, 화소(PX)는 한 프레임 동안 제1 내지 제4 비트 데이터를 이용하여 계조를 표현할 수 있다.
도 3의 실시예에서, 주사선들(SL1-SL10)의 개수는 10개이므로, 한 프레임은 적어도 10 지연 시간(DT)을 포함할 수 있다. 주사선들(SL1-SL10)의 주사 타이밍들은 1 지연 시간(DT)만큼 지연될 수 있다. 예컨대, 제(i+1) 주사선(SL(i+1))의 주사 타이밍들은 제i 주사선(SLi)의 주사 타이밍들보다 1 지연 시간(DT)만큼 지연될 수 있다.
1 지연 시간(DT)은 5개의 단위 시간(UT)으로 시분할되어, 하나의 단위 시간(UT)에는 오직 하나의 주사선(GL)만이 선택될 수 있다. 즉, 1 지연 시간(DT)은 5개의 단위 시간(UT)을 포함하고, 1 프레임은 50 단위 시간(UT)을 포함할 수 있다.
예를 들면, 도 3에 도시된 바와 같이, 제1 내지 제5 단위 시간(UT)을 갖는 제1 지연 시간(DT) 내에서, 제1 단위 시간(UT)에 제1 주사선(SL1)이 선택되어 제1 주사선(SL1)에 연결된 화소(PX)에 제1 비트 데이터가 인가될 수 있다. 제2 단위 시간(UT)에는 제7 주사선(SL7)에 연결된 화소(PX)에 제4 비트 데이터가 인가될 수 있다. 제3 단위 시간(UT)에는 제3 주사선(SL3)에 연결된 화소(PX)에 제5 비트 데이터가 인가될 수 있다. 제4 단위 시간(UT)에는 제1 주사선(SL1)에 연결된 화소(PX)에 제2 비트 데이터가 인가될 수 있다. 제5 단위 시간(UT)에는 제10 주사선(SL10)에 연결된 화소(PX)에 제3 비트 데이터가 인가될 수 있다.
도 1에 도시된 유기 발광 표시 장치(10)는 m개의 데이터선들(DL1-DLm)을 포함한다. 이 경우, 제1 단위 시간(UT)에 제1 주사선(SL1)에 연결된 m개의 화소들(PX)에는 데이터선들(DL1-DLm)을 통해 제1 비트 데이터에 대응하는 m비트의 제1 라인 데이터가 인가된다. 제2 단위 시간(UT)에 제7 주사선(GL7)에 연결된 m개의 화소들(PX)에는 데이터선들(DL1-DLm)을 통해 제4 비트 데이터에 대응하는 m비트의 제2 라인 데이터가 인가된다. 제3 단위 시간(UT)에 제3 주사선(SL3)에 연결된 m개의 화소들(PX)에는 제5 비트 데이터에 대응하는 m비트의 제3 라인 데이터가 인가된다. 제4 단위 시간(UT)에 제1 주사선(GL1)에 연결된 m개의 화소들(PX)에는 제2 비트 데이터에 대응하는 m비트의 제4 라인 데이터가 인가된다. 제5 단위 시간(UT)에 제10 주사선(SL10)에 연결된 m개의 화소들(PX)에는 제3 비트 데이터에 대응하는 m비트의 제5 라인 데이터가 인가된다.
도 4는 일 실시예에 따른 유기 발광 표시 장치의 전원 공급부의 구성을 개략적으로 도시한 블록도이다.
도 4를 참조하면, 전원 공급부(150)는 전압 생성부(160), 피드백 제어부(170) 및 전압 제어부(180)를 포함한다.
표시 패널(110)에는 제1 전원전압(ELVDD) 또는 제2 전원전압(ELVSS)이 입력되는 적어도 하나의 전원 입력선(PIL)과 전원 입력선(PIL)에 연결된 적어도 하나의 전원 출력선(POL)이 구비된다.
전압 생성부(160)는 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나를 입력 전압(V_IN)으로 하여 표시 패널(110)의 전원 입력선(PIL)으로 입력한다. 전원 입력선(PIL)은 제1 전원전압(ELVDD)을 입력받는 제1 전원 입력선 및 제2 전원전압(ELVSS)을 입력받는 제2 전원 입력선을 포함할 수 있다.
피드백 제어부(170)는 전원 입력선(PIL)에 연결된 전원 출력선(POL)의 출력 전압(V_OUT)을 기초로 피드백 전압(V_FB)을 검출한다. 전원 출력선(POL)은 제1 전원 입력선에 연결된 제1 전원 출력선 및 제2 전원 입력선에 연결된 제2 전원 출력선을 포함할 수 있다.
전압 제어부(180)는 피드백 전압(V_FB)을 기초로 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나의 전압 레벨 변화를 검출한다.
전압 생성부(160)는 전압 제어부(180)의 출력을 입력받고, 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나를 가변한다. 전압 생성부(160)는 가변된 전원전압을 입력 전압(V_IN)으로서 전원 입력선(PIL)에 입력한다. 전원전압의 승압 또는 감압 방법은 펄스폭 변조(PWM) 방식이 사용될 수 있으나, 이에 한정되지 않고 다양한 전압 변환 방법이 사용될 수 있음은 물론이다.
도 5는 일 실시예에 따른 도 4의 전원 공급부의 예를 도시한 회로 구성도이다.
도 5를 참조하면, 전원 공급부(150A)는 전압 생성부(160A), 피드백 제어부(170A) 및 전압 제어부(180A)를 포함한다.
전압 생성부(160A)는 제1 전압 생성부(1601) 및 제2 전압 생성부(1602)를 포함한다.
제1 전압 생성부(1601)는 제1 전원전압(ELVDD)을 생성한다. 제1 전원전압(ELVDD)은 인덕터(L)를 거쳐 제1 입력 전압(ELVDD_IN)으로서 표시 패널(110)의 제1 전원 입력선(PIL1)으로 입력된다.
인덕터(L)는 제1 전원전압(ELVDD)을 출력하는 제1 전압 생성부(1601)의 출력단에 연결된 일 전극 및 제1 입력 전압(ELVDD_IN)이 입력되는 제1 전원 입력선(PIL1)에 연결된 타 전극을 포함한다. 인덕터(L)에 의해 제1 전원전압(ELVDD)을 안정적으로 제1 입력 전압(ELVDD_IN)으로서 공급할 수 있다.
제2 전압 생성부(1602)는 제2 전원전압(ELVSS)을 생성하여 제2 입력 전압(ELVSS_IN)으로서 표시 패널(110)의 제2 전원 입력선(PIL2)으로 입력할 수 있다. 표시 패널(110)에는 제2 전원 입력선(PIL2)과 연결된 제2 전원 출력선(POL2)이 더 구비될 수도 있다. 제2 전원 입력선(PIL2)은 표시 패널(110) 내 화소들의 발광 소자에 공통적으로 연결된 공통 전극 상에 형성되거나, 공통 전극과 전기적으로 연결될 수 있다. 제2 전원전압(ELVSS)은 접지 전압일 수 있고, 제2 전압 생성부(1602)는 접지 전원일 수 있다. 예컨대, 제2 전압 생성부(1602)는 PCB의 접지일 수 있다.
피드백 제어부(170A)는 제1 전원 입력선(PIL1)에 연결된 제1 전원 출력선(POL1)의 제1 출력 전압(ELVDD_OUT)을 기초로 피드백 전압(V_FB)을 출력한다. 피드백 제어부(170A)는 제1 저항(R1) 및 제1 커패시터(C1)를 포함한다.
제1 저항(R1)은 제1 전원 출력선(POL1)에 연결된 일 전극 및 제2 노드(N2)에 연결된 타 전극을 포함한다. 제1 커패시터(C1)는 제1 전원 출력선(POL1)에 연결된 일 전극 및 접지에 연결된 타 전극을 포함한다.
제1 출력 전압(ELVDD_OUT)은 제1 저항(R1)의 일 전극과 제1 커패시터(C1)의 일 전극이 연결된 제1 노드(N1)에 출력된다. 제1 출력 전압(ELVDD_OUT)은 제1 커패시터(C1)에 의해 노이즈가 제거되고 제1 저항(R1)에 의해 제2 노드(N2)에서 피드백 전압(V_FB)으로 검출된다.
전압 제어부(180A)는 피드백 전압(V_FB)을 기초로 제1 전원전압(ELVDD)의 레벨 변화 여부를 검출한다. 전압 제어부(180A)는 직렬 연결된 제2 저항(R2)과 제3 저항(R3) 및 제1 증폭기(OP1)를 포함한다.
제2 저항(R2)은 제1 전원 입력선(PIL1)에 연결된 일 전극 및 제3 저항(R3)의 일 전극에 연결된 타 전극을 포함한다. 제3 저항(R3)은 제2 저항(R2)의 타 전극에 연결된 일 전극 및 접지되어 있는 타 전극을 포함한다. 제2 저항(R2)과 제3 저항(R3)은 제3 노드(N3)와 접지 사이에 직렬로 연결된다.
제1 입력 전압(ELVDD_IN)과 접지 전압의 전압 차에 대응하는 전압이 제2 저항(R2) 및 제3 저항(R3)에 분배된다. 분배 노드인 제2 노드(N2)에서 피드백 전압(V_FB)은 제1 저항(R1), 및 제2 저항(R2)과 제3 저항(R3)의 저항값에 따라 제1 입력 전압(ELVDD_IN)과 접지 전압 사이의 전압 값을 갖는다. 피드백 전압(V_FB)은 제1 저항(R1)의 크기와 제2 저항(R2)의 크기에 따라 조절될 수 있다.
제1 증폭기(OP1)는 피드백 전압(V_FB)이 입력되는 제1 입력단(+), 기준 전압(V_REF)이 입력되는 제2 입력단(-), 및 피드백 전압(V_FB)과 기준 전압(V_REF)의 비교 결과에 따라 하이 레벨 또는 로우 레벨의 전압 제어신호(V_CON)를 출력하는 출력단을 포함한다.
제1 증폭기(OP1)는 피드백 전압(V_FB)이 기준 전압(V_REF)보다 높으면 하이 레벨의 전압 제어신호(V_CON)를 출력하고, 피드백 전압(V_FB)이 기준 전압(V_REF)보다 낮으면 로우 레벨의 전압 제어신호(V_CON)를 출력할 수 있다.
제1 전압 생성부(1601)는 제1 증폭기(OP1)의 출력단으로부터 전압 제어신호(V_CON)를 입력받고, 전압 제어신호(V_CON)의 레벨에 따라 제1 전원전압(ELVDD)의 표시 패널(110)에서의 전압 레벨 변화 여부를 판단한다. 제1 전압 생성부(1601)는 표시 패널(110)에서 제1 전원전압(ELVDD)이 상승한 경우 제1 전원전압(ELVDD)을 감압하여 출력한다. 제1 전압 생성부(1601)는 표시 패널(110)에서 제1 전원전압(ELVDD)이 하강한 경우 제1 전원전압(ELVDD)을 승압하여 출력한다. 제1 전압 생성부(1601)에서 승압 또는 감압된 제1 전원전압(ELVDD)은 인덕터(L)를 거쳐 제1 입력 전압(ELVDD_IN)으로서 제1 전원 입력선(PIL)으로 입력된다.
도 6은 다른 실시예에 따른 도 4의 전원 공급부의 예를 도시한 회로 구성도이다.
도 6을 참조하면, 전원 공급부(150B)는 전압 생성부(160B), 피드백 제어부(170B) 및 전압 제어부(180B)를 포함한다.
전압 생성부(160B)는 제1 전압 생성부(1611) 및 제2 전압 생성부(1612)를 포함한다.
제1 전압 생성부(1611)는 제1 전원전압(ELVDD)을 생성한다. 제1 전원전압(ELVDD)은 제1 입력 전압(ELVDD_IN)으로서 표시 패널(110)의 제1 전원 입력선(PIL1)에 입력된다.
제2 전압 생성부(1612)는 제2 전원전압(ELVSS)을 생성하여 제2 입력 전압(ELVSS_IN)으로서 표시 패널(110)의 제2 전원 입력선(PIL2)으로 입력된다. 제2 전원전압(ELVSS)은 접지 전압일 수 있고, 제2 전압 생성부(160B)는 접지 전원, 예를 들어 PCB의 접지일 수 있다.
피드백 제어부(170B)는 제2 전원 입력선(PIL2)에 연결된 제2 전원 출력선(POL2)의 제2 출력 전압(ELVSS_OUT)을 기초로 피드백 전압(V_FB)을 출력한다. 제2 피드백 제어부(170B)는 제4 저항(R4)을 포함한다.
제4 저항(R4)은 제2 전원 출력선(POL2)에 연결된 일 전극 및 피드백 노드(N_FB)에 연결된 타 전극을 포함한다.
제2 출력 전압(ELVSS_OUT)은 제4 저항(R4)의 일 전극에 출력된다. 제2 출력 전압(ELVSS_OUT)은 제4 저항(R4)에 의해 피드백 노드(N_FB)에서 피드백 전압(V_FB)으로 검출된다.
전압 제어부(180B)는 피드백 전압(V_FB)을 기초로 제2 전원전압(ELVSS)의 레벨 변화 여부를 검출한다. 전압 제어부(180B)는 제5 저항(R5), 제2 증폭기(OP2) 및 제2 커패시터(C2)를 포함한다.
제2 증폭기(OP2)는 피드백 전압(V_FB)이 입력되는 제1 입력단(-), 기준 전압(V_REF)이 입력되는 제2 입력단(+), 및 피드백 전압(V_FB)을 반전 증폭한 반전 전압(V_FBB)을 출력하는 출력단을 포함한다. 기준 전압(V_REF)은 접지 전압일 수 있다.
제2 증폭기(OP2)는 피드백 전압(V_FB)이 기준 전압(V_REF)보다 높거나 낮으면 피드백 전압(V_FB)을 반전한 반전 전압(V_FBB)을 출력하는 반전 증폭기일 수 있다.
제5 저항(R5)은 제2 증폭기(OP2)의 제1 입력단(-)에 연결된 일 전극과 출력단에 연결된 타 전극을 포함한다.
제2 커패시터(C2)는 제2 증폭기(OP2)의 출력단에 연결된 일 전극 및 제2 전압 생성부(1612)의 출력단자, 즉 제2 전원 입력선(PIL2)에 연결된 타 전극을 포함한다. 제2 커패시터(C2)는 제2 전압 생성부(1612)의 출력단자에 커플링된다. 제2 커패시터(C2)의 커플링에 의해 제2 전원전압(ELVSS)이 승압 또는 감압되어 제2 입력 전압(ELVSS_IN)으로서 제2 전원 입력선(PIL2)에 입력된다.
도 7은 또 다른 실시예에 따른 도 4의 전원 공급부의 예를 도시한 회로 구성도이다.
도 7을 참조하면, 전원 공급부(150C)는 제1 전원 공급부(150C1) 및 제2 전원 공급부(150C2)를 포함한다.
제1 전원 공급부(150C1)는 제1 전압 생성부(160C1), 제1 피드백 제어부(170C1) 및 제1 전압 제어부(180C1)를 포함한다. 제1 전원 공급부(150C1)는 도 5에 도시된 제1 전압 생성부(1601), 피드백 제어부(170A) 및 전압 제어부(180A)에 각각 대응한다. 이하 상세한 설명은 생략하겠다.
제2 전원 공급부(150C2)는 제2 전압 생성부(160C2), 제2 피드백 제어부(170C2) 및 제2 전압 제어부(180C2)를 포함한다. 제2 전원 공급부(150C2)는 도 6에 도시된 제2 전압 생성부(1612), 피드백 제어부(170B) 및 전압 제어부(180B)에 각각 대응한다. 이하 상세한 설명은 생략하겠다.
도 7의 실시예에 따라 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)의 피드백에 의해 레벨 변화를 검출함으로써 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 보정하여 제1 전원전압(ELVDD)과 제2 전원전압(ELVSS) 간의 전압 차이 편차를 최소화할 수 있다.
도 8은 또 다른 실시예에 따른 도 4의 전원 공급부의 예를 도시한 회로 구성도이다.
도 8을 참조하면, 전원 공급부(150D)는 전압 생성부(160D), 피드백 제어부(170D), 전압 제어부(180D) 및 룩업 테이블(LUT)(190)을 포함한다.
전압 생성부(160B)는 제1 전압 생성부(1631) 및 제2 전압 생성부(1632)를 포함한다.
제2 전압 생성부(1612)는 제2 전원전압(ELVSS)을 생성하여 제2 입력 전압(ELVSS_IN)으로서 표시 패널(110)의 제2 전원 입력선(PIL2)으로 입력된다. 제2 전원전압(ELVSS)은 접지 전압일 수 있고, 제2 전압 생성부(160B)는 PCB의 접지일 수 있다.
제1 전압 생성부(1631)는 제1 전원전압(ELVDD)을 생성한다. 제1 전원전압(ELVDD)은 제1 입력 전압(ELVDD_IN)으로서 표시 패널(110)의 제1 전원 입력선(PIL1)에 입력된다.
피드백 제어부(170D)는 제2 전원 입력선(PIL2)에 연결된 제2 전원 출력선(POL2)의 제2 출력 전압(ELVSS_OUT)을 기초로 피드백 전압(V_FB)을 출력한다. 피드백 제어부(170D)는 제6 저항(R6)을 포함한다.
제6 저항(R6)은 제2 전원 출력선(POL2)에 연결된 일 전극 및 피드백 노드(N_FB)에 연결된 타 전극을 포함한다.
제2 출력 전압(ELVSS_OUT)은 제6 저항(R6)의 일 전극에 출력된다. 제2 출력 전압(ELVSS_OUT)은 제6 저항(R6)에 의해 피드백 노드(N_FB)에서 피드백 전압(V_FB)으로 검출된다.
전압 제어부(180D)는 피드백 전압(V_FB)을 기초로 제2 전원전압(ELVSS)의 승압 또는 감압 여부를 결정한다. 전압 제어부(180D)는 제7 저항(R7) 및 제3 증폭기(OP3)를 포함한다.
제3 증폭기(OP3)는 피드백 전압(V_FB)이 입력되는 제1 입력단(-), 기준 전압(V_REF)이 입력되는 제2 입력단(+), 및 피드백 전압(V_FB)을 반전 증폭한 반전 전압(V_FBB)을 출력하는 출력단을 포함한다. 기준 전압(V_REF)은 접지 전압일 수 있다.
제3 증폭기(OP3)는 피드백 전압(V_FB)이 기준 전압(V_REF)보다 높거나 낮으면 피드백 전압(V_FB)을 반전한 반전 전압(V_FBB)을 출력할 수 있다.
제7 저항(R7)은 제3 증폭기(OP3)의 제1 입력단(-)에 연결된 일 전극과 출력단에 연결된 타 전극을 포함한다.
제1 전압 생성부(1631)는 제3 증폭기(OP3)의 출력단으로부터 반전 전압(V_FBB)을 입력받는다. 제1 전압 생성부(1631)는 LUT(190)로부터 반전 전압(V_FBB)에 대응하는 제1 전원전압(ELVDD)의 변화 값을 결정한다. 제1 전압 생성부(1631)는 결정된 제1 전원전압(ELVDD)의 변화 값을 기초로 제1 전원전압(ELVDD)을 승압 또는 감압하여 출력한다.
LUT(190)는 제2 전원전압(ELVSS)의 레벨 변화에 따른 반전 전압(V_FBB)으로부터 미리 계산된 최적의 제1 전원전압(ELVDD)을 반전 전압(V_FBB)과 매칭시켜 저장한다. 본 발명의 다른 실시예에서 제2 전원전압(ELVSS)에 대한 반전 전압(V_FBB)과 미리 계산된 제1 전원전압(ELVDD)의 관계를 나타내 그래프 등을 이용할 수도 있다.
도 9는 일 실시예에 따른 표시 패널의 일부를 개략적으로 도시한다.
도 9를 참조하면, 표시 패널(110a)에는 전원전압이 입력되는 전원 입력선(PIL)과 전원 입력선(PIL)에 연결된 전원 출력선(POL)이 배치된다.
전원 입력선(PIL)은 제1 전원전압(ELVDD)이 입력되는 제1 전원 입력선(PIL1) 또는 제2 전원전압(ELVSS)이 입력되는 제2 전원 입력선(PIL2)일 수 있다.
전원 출력선(POL)은 제1 전원 입력선(PIL1)에 연결된 제1 전원 출력선(POL1) 또는 제2 전원 입력선(PIL2)에 연결된 제2 전원 출력선(POL2)일 수 있다.
전원 입력선(PIL)은 행 방향으로 분기된 복수의 분기 전원선으로 연장되고, 전원 출력선(POL)은 분기 전원선과 연결된다. 다른 예로서 분기 전원선은 전원 입력선(PIL)의 상단에서 열 방향으로 연장될 수 있다.
도 9의 실시예에서는 전원 출력선(POL)은 모든 분기 전원선과 연결되어 있으나, 본 발명의 실시예는 이에 한정되지 않고, 전원 출력선(POL)은 적어도 하나의 분기 전원선과 연결될 수 있다.
제2 전원 입력선(PIL)의 경우, 분기 전원선은 복수의 화소들(PX)의 발광 소자의 일 전극(예컨대, 캐소드 전극)에 공통적으로 연결되며 표시 패널(110a)의 전면에 형성된 공통 전극일 수 있다.
전원 공급부(150)는 제1 전원전압(ELVDD) 또는 제2 전원전압(ELVSS)을 전원 입력선(PIL)으로 입력하고, 전원 출력선(POL)의 출력 전압으로부터 피드백 전압을 검출한다. 전원 공급부(150)는 피드백 전압을 기초로 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나의 시간에 따른 레벨 변화를 검출하고, 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나를 승압 또는 감압하여 표시 패널(110a)로 입력한다. 전원 공급부(150)의 구성 및 동작은 도 4 내지 도 8에서 설명되었으므로 생략하겠다.
도 10은 다른 실시예에 따른 표시 패널의 일부를 개략적으로 도시한다.
도 10을 참조하면, 표시 패널(110b)에는 전원전압이 인가되는 적어도 하나의 전원 배선(power wire)(PW1, PW2), 전원 배선(PW1, PW2)에 연결되는 전원 입력선(PIL), 전원 입력선(PIL)에 연결되는 적어도 하나의 연결부들(connections)(CN), 연결부들(CN)과 화소들(PX)에 연결되어 화소들(PX)에 전원전압을 제공하는 전원 출력선(POL)을 포함할 수 있다. 여기서 전원전압은 제1 전원전압(ELVDD) 또는 제2 전원전압(ELVSS)이다.
전원 배선(PW1, PW2)은 표시 패널(110)의 화소들(PX)이 배열된 화소 영역 바깥에 배치될 수 있으며, 전원 공급부(150)에서 생성된 제1 전원전압(ELVDD) 또는 제2 전원전압(ELVSS)이 직접 인가될 수 있다. 전원 배선(PW1, PW2)은 전원 입력선(PIL) 및 전원 출력선(POL)에 비해 낮은 선 저항을 갖기 때문에, 전류의 흐름에 따른 전압 강하는 무시할 수 있을 정도로 작을 수 있다. 도 10에서 제1 전원 배선(PW1)은 표시 패널(110b)의 상단에 배치되고, 제2 전원 배선(PW2)은 표시 패널(110b)의 하단에 배치되는 것으로 도시되지만, 설계에 따라서 표시 패널(110b)의 좌측 및/또는 우측에 전원 배선이 배치되거나, 표시 패널(110b)을 둘러싸도록 전원 배선이 배치되거나, 제1 전원 배선(PW1)과 제2 전원 배선(PW2) 중 하나가 생략될 수도 있다.
도 10에는 하나의 전원 입력선(PIL)만이 도시되었지만, 표시 패널(110b) 상에는 복수의 전원 입력선들(PIL)이 배열되고, 전원 입력선들(PIL)은 제1 및 제2 전원 배선들(PW1, PW2) 중 적어도 하나에 연결될 수 있다. 도 10에 도시된 바와 같이, 전원 입력선들(PIL)은 제1 및 제2 전원 배선들(PW1, PW2) 사이에 연결될 수 있다. 전원 입력선들(PIL) 각각은 제1 전원 배선(PW1)에 연결되는 제1 단부와 제2 전원 배선(PW2)에 연결되는 제2 단부를 갖는다. 제1 및 제2 전원 배선들(PW1, PW2) 중 하나가 생략된 경우, 전원 입력선(PIL)은 나머지 전원 배선에 연결된다. 전원 배선이 표시 패널(110b)의 좌측 및/또는 우측에 배치되는 경우, 전원 입력선(PIL)은 행 방향(도 1에서 가로 방향)으로 연장될 수 있으며, 전원 배선이 표시 패널(110b)을 둘러싸도록 배치되는 경우, 전원 입력선들(PIL)은 메쉬(mesh) 형태로 배열될 수 있다.
도 10에는 하나의 전원 출력선(POL)만이 도시되었지만, 표시 패널(110b) 상에는 복수의 전원 출력선들(POL)이 배열되며, 복수의 전원 출력선들(POL)은 화소들(PX)에 연결된다. 도 10에 도시된 바와 같이, 전원 출력선들(POL)은 열 방향(도 1에서 세로 방향)으로 연장될 수 있다. 전원 출력선들(POL)은 행 방향으로 연장되거나, 메쉬 형태로 배열될 수도 있다. 전원 출력선(POL)은 표시 패널(110b) 상의 첫 번째 행의 화소(PX)에서부터 마지막 행(도 1에서 n번째 행)의 화소(PX)까지의 화소들(PX)에 모두 연결되기 위하여, 표시 패널(110b) 전체를 가로질러 배치되지만, 전원 배선들(PW1, PW2)에 직접 연결되지 않는다.
연결부들(CN)은 전원 입력선(PIL)과 전원 출력선(POL)을 서로 전기적으로 연결한다. 연결부들(CN)은 전원 출력선(POL)의 중간 부분에 연결될 수 있다. 본 명세서에서 전원 출력선(POL)의 중간 부분은 전원 출력선(POL)의 길이 방향을 따라 전원 출력선(POL)의 중앙점에 인접한 부분들을 지칭한다. 하나의 전원 입력선(PIL)과 하나의 전원 출력선(POL)을 서로 연결하는 연결부들(CN)의 개수는 화소들(PX)의 행들(rows)의 개수(도 1에서 n)의 5% 내지 30% 사이에서 선택될 수 있다. 다른 예에 따르면, 하나의 전원 출력선(POL)에 연결되는 연결부들(CN)의 개수는 화소들(PX)의 행들의 개수의 5% 내지 10% 사이에서 선택될 수 있다. 그러나, 전원 입력선(PIL)과 전원 출력선(POL)은 하나의 연결부(CN)에 의해 연결될 수도 있다.
도 10에 도시된 실시예에 따르면, 전원 공급부(150)에 의해 생성된 제1 전원 전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나는 제1 및 제2 전원 배선들(PW1)에 인가되고, 전원 입력선들(PIL), 연결부들(CN) 및 전원 출력선(POL)을 통해 화소들(PX)에 인가된다.
전원 입력선(PIL)에서는 양 단부로부터 중앙부의 연결부들(CN)을 향하여 전류(I)가 흐르고, 상기 전류(I)는 연결부들(CN)을 통해 전원 출력선(POL)으로 흐른다. 전원 출력선(POL)에서는 연결부들(CN)이 배치된 중앙부로부터 양 단부로 전류(I)가 흐른다.
전원 공급부(150)는 전원 출력선(POL)의 출력 전압으로부터 피드백 전압을 검출한다. 전원 공급부(150)는 피드백 전압을 기초로 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나의 시간에 따른 레벨 변화를 검출하고, 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나를 승압 또는 감압하여 표시 패널(110b)로 입력한다. 전원 공급부(150)의 구성 및 동작은 도 4 내지 도 8에서 설명되었으므로 생략하겠다.
도 11은 다른 실시예에 따른 표시 패널의 일부를 개략적으로 도시한다.
도 11을 참조하면, 표시 패널(110c)에는 복수의 화소들(PX1-PXn), 및 화소들(PX1-PXn)에 제1 전원전압(ELVDD)을 공급하는 제1 전원 입력선(PIL1), 연결부들(CN) 및 제1 전원 출력선(POL1)과 제2 전원전압(ELVSS)을 공급하는 공통전극(CE)을 포함한다. 제1 전원 입력선(PIL1), 연결부들(CN) 및 제1 전원 출력선(POL1)은 도 10을 참조로 앞에서 설명되었으므로, 반복하여 설명하지 않는다.
제1 전원전압(ELVDD)은 제1 전원 입력선(PIL1)의 상부 단부 및 하부 단부를 통해 인가되지만, 연결부들(CN)을 통해 제1 전원 출력선(POL1)의 중앙부에서 상부 단부와 하부 단부를 향하여 공급된다. 따라서, 제1 전원 출력선(POL)에서 전류(I)는 중앙부에서 양 끝을 향하여 흐르게 된다.
제2 전원 전압(ELVSS)은 공통 전극(CE)의 상부 및 하부를 통해 인가된다. 공통 전극(CE)은 표시 패널(110c) 상의 화소들(PX)을 덮도록 전면적으로 형성될 수 있다.
전원 공급부(150)는 제1 전원 출력선(POL1)의 출력 전압으로부터 피드백 전압을 검출한다. 전원 공급부(150)는 피드백 전압을 기초로 제1 전원전압(ELVDD)의 시간에 따른 레벨 변화를 검출하고, 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나를 승압 또는 감압하여 표시 패널(110b)로 입력한다. 전원 공급부(150)의 구성 및 동작은 도 4 내지 도 8에서 설명되었으므로 생략하겠다.
도 12는 또 다른 실시예에 따른 표시 패널의 일부를 개략적으로 도시한다.
도 12를 참조하면, 표시 패널(110d)에는 제1 전원 전압(ELVDD)을 화소들(PX)에 공급하기 위하여, 제1 전원 입력선(PIL1), 제1 전원 입력선(PIL1)에 연결되는 제1 및 제2 연결부들(CN1, CN2), 및 제1 연결부들(CN1)에 연결된 제1-1 전원 출력선(POL11)과 제2 연결부들(CN2)에 연결된 제1-2 전원 출력선(POL12)을 포함한다.
표시 패널(110d)은 제1-1 전원 출력선(POL11)에 연결된 화소들(PX), 및 제1-2 전원 출력선(POL12)에 연결된 화소들(PX)을 포함한다. 제2 전원 전압(ELVSS)을 공급하는 공통 전극(CE)이 화소들(PX)에 연결되지만, 공통 전극(CE)은 도 12에 도시하지 않았다.
제1 연결부들(CN1)은 제1-1 전원 출력선(POL1)의 중간 부분에 연결되고, 제2 연결부들(CN2)은 제1-2 전원 출력선(POL2)의 중간 부분에 연결된다. 제1-1 전원 출력선(POL1)에 연결된 화소들(PX)에 의해 소모되는 제1 전류(I1)와 제1-2 전원 출력선(POL2)에 연결된 화소들(PX)에 의해 소모되는 제2 전류(I2)는 모두 제1 전원 입력선(PIL1)을 통해 공급된다.
전원 공급부(150)는 제1-1 전원 출력선(POL11) 및/또는 제1-2 전원 출력선(POL12)의 출력 전압으로부터 피드백 전압을 검출한다. 전원 공급부(150)는 피드백 전압을 기초로 제1 전원전압(ELVDD)의 시간에 따른 레벨 변화를 검출하고, 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나를 승압 또는 감압하여 표시 패널(110d)로 입력한다. 전원 공급부(150)의 구성 및 동작은 도 4 내지 도 8에서 설명되었으므로 생략하겠다.
도 13은 또 다른 실시예에 따른 표시 패널의 일부를 개략적으로 도시한다.
도 13을 참조하면, 표시 패널(110e)에서 하나의 화소(PX)는 제1 내지 제3 서브 화소(SPR, SPG, SPB)를 포함한다. 제1 서브 화소(SPR)는 적색 광을 방출하고, 제2 서브 화소(SPG)는 녹색 광을 방출하고, 제3 서브 화소(SPB)는 청색 광을 방출할 수 있다. 화소(PX)는 백색 광을 방출하는 서브 화소를 더 포함할 수 있다.
제1 서브 화소들(SPR)에는 제1-1 전원 입력선(PIL11), 제1-1 전원 입력선(PIL11)에 연결되는 제1 연결부들(CN1), 및 제1 연결부들(CN1)에 연결되는 제1-1 전원 출력선(POL11)을 통해 제1-1 전원전압(ELVDD1)이 인가된다. 제2 서브 화소들(SPG)에는 제1-2 전원 입력선(PIL2), 제1-2 전원 입력선(PIL2)에 연결되는 제2 연결부들(CN2), 및 제2 연결부들(CN2)에 연결되는 제1-2 전원 출력선(POL2)을 통해 제1-2 전원전압(ELVDD2)이 인가된다. 제3 서브 화소들(SPB)에는 제1-3 전원 입력선(PIL3), 제1-3 전원 입력선(PIL3)에 연결되는 제3 연결부들(CN3), 및 제3 연결부들(CN3)에 연결되는 제1-3 전원 출력선(POL3)을 통해 제1-3 전원전압(ELVDD3)이 인가된다. 제1-1 내지 제1-3 전원전압(ELVDD1-ELVDD3)은 서로 다른 전압 레벨을 가질 수 있다. 예컨대, 제1-1 전원전압(ELVDD1)의 전압 레벨이 가장 높고, 제1-3 전원전압(ELVDD3)의 전압 레벨이 가장 낮을 수 있다.
제1 내지 제3 연결부들(CN1-CN3)은 각각 제1-1 내지 제1-3 전원 출력선들(POL11, POL12, POL13)의 중간 부분에 연결될 수 있다. 제1-1 내지 제1-3 전원 출력선(POL11-POL13)을 흐르는 전류(I)는 중앙부에서 양 끝을 향하여 흐를 수 있다. 제2 전원 전압(ELVSS)을 공급하는 공통 전극(CE)이 화소들(PX)에 연결되지만, 공통 전극(CE)은 도 13에 도시하지 않았다.
전원 공급부(150)는 제1-1 내지 제1-3 전원 출력선들(POL11, POL12, POL13) 각각의 출력 전압으로부터 피드백 전압을 검출한다. 전원 공급부(150)는 피드백 전압을 기초로 제1-1 내지 제1-3 전원전압(ELVDD1-ELVDD3)의 시간에 따른 레벨 변화를 검출하고, 제1-1 내지 제1-3 전원전압(ELVDD1-ELVDD3)을 승압 또는 감압하여 표시 패널(110e)로 입력한다. 전원 공급부(150)의 구성 및 동작은 도 4 내지 도 8에서 설명되었으므로 생략하겠다.
도 14는 다른 실시예에 따른 표시 패널의 일부를 개략적으로 도시한다.
도 14를 참조하면, 표시 패널(110f)은 복수의 화소들(PX1-PXn), 및 화소들(PX1-PXn)에 제1 전원전압(ELVDD)을 공급하는 전원선(PL)과 제2 전원전압(ELVSS)을 공급하는 제2 전원 입력선(PIL), 연결부들(CN) 및 제2 전원 출력선(POL)을 포함한다. 전원선(PL)은 열 방향을 따라 연장되며, 동일 열의 화소들(PX1-PXn)에 연결된다. 제2 전원 입력선(PIL), 연결부들(CN) 및 제2 전원 출력선(POL)은 도 10을 참조로 앞에서 설명되었으므로, 반복하여 자세히 설명하지 않는다. 도 14의 실시예에서, 제2 전원 입력선(PIL), 연결부들(CN) 및 제2 전원 출력선(POL)은 공통 전극(CE) 상에 배치되거나, 공통 전극(CE) 없이 화소들(PX)에 제2 전원전압(ELVSS)을 공급할 수 있다.
제1 전원전압(ELVDD)은 전원선(PL)의 상부 단부 및 하부 단부를 통해 인가된다. 화소들(PX1-PXn)에 의해 소모되는 전류(I)는 전원선(PL)의 상부 및 하부로부터 유입된다.
제2 전원전압(ELVSS)은 제2 전원 입력선(PIL2)의 상부 단부 및 하부 단부를 통해 인가되지만, 연결부들(CN)을 통해 제2 전원 출력선(POL2)의 중앙부에서 상부 단부와 하부 단부를 향하여 공급된다. 따라서, 제2 전원 출력선(POL2)에서 전류(I)는 양 끝에서 중앙부를 향하여 흐르게 된다.
전원 공급부(150)는 제2 전원 출력선(POL2)의 상부 단부 및 하부 단부 중 적어도 하나의 출력 전압으로부터 피드백 전압을 검출한다. 전원 공급부(150)는 피드백 전압을 기초로 제2 전원전압(ELVSS)의 시간에 따른 레벨 변화를 검출하고, 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS) 중 적어도 하나를 승압 또는 감압하여 표시 패널(110f)로 입력한다. 전원 공급부(150)의 구성 및 동작은 도 4 내지 도 8에서 설명되었으므로 생략하겠다.
본 발명의 다양한 실시예들에 의해 실제 표시 패널에서 사용된 전원전압을 피드백하여 전압 레벨을 조절하여 출력함으로써 전원전압을 정확히 제어하고 표시패널의 휘도 저하를 방지할 수 있다.
전술된 실시예에서, 제1 전원전압(ELVDD)이 예컨대 표시 패널의 상단과 하단에 배치되는 제1 및 제2 전원 배선들(PW1, PW2)을 통해 표시 패널의 상단과 하단으로부터 화소(PX)에 공급되고, 제2 전원전압(ELVSS)도 표시 패널의 상단과 하단으로부터 화소(PX)에 공급되는 배치를 갖는 실시예들을 중심으로 설명하였다. 그러나, 본 발명은 다른 배치에도 동일한 원리로 적용될 수 있다는 것에 주의하여야 한다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

Claims (19)

  1. 전원전압이 입력되는 전원 입력선에 연결된 전원 출력선의 출력전압으로부터 피드백 전압을 검출하는 피드백 제어부;
    상기 피드백 전압을 기초로 상기 전원전압의 레벨 변화를 검출하는 전압 제어부; 및
    상기 레벨 변화 검출 결과에 따라 상기 전원전압을 가변하는 전압 생성부;를 포함하는 전원 공급 장치.
  2. 제1항에 있어서,
    상기 전원 출력선은 제1 전원전압이 입력되는 제1 전원 입력선에 연결되어 패널의 화소에 상기 제1 전원전압을 출력하는 제1 전원 출력선, 및 상기 제1 전원전압보다 낮은 레벨의 제2 전원 입력이 입력되는 제2 전원 입력선에 연결되어 상기 화소에 상기 제2 전원전압을 출력하는 제2 전원 출력선 중 적어도 하나인 전원 공급 장치.
  3. 제2항에 있어서,
    상기 피드백 전압은 상기 제1 전원 출력선의 제1 출력전압과 제1 노드 사이의 제1 저항 및 상기 제1 전원전압과 상기 제1 노드 사이의 제2 저항의 저항값에 따라 결정되는 전원 공급 장치.
  4. 제2항에 있어서,
    상기 전압 제어부는,
    상기 제1 노드의 상기 피드백 전압과 기준 전압의 대소 차이에 따라 상기 제1 전원전압의 가변 여부를 결정하는 전원 공급 장치.
  5. 제4항에 있어서,
    상기 전압 생성부는,
    상기 피드백 전압이 상기 기준 전압보다 크면 상기 제1 전원전압을 하강시키고, 상기 피드백 전압이 상기 기준 전압보다 작으면 상기 제1 전원전압을 상승시키는 전원 공급 장치.
  6. 제2항에 있어서,
    상기 피드백 제어부는,
    상기 제2 전원 출력선의 제2 출력전압으로부터 상기 피드백 전압을 검출하는 전원 공급 장치.
  7. 제6항에 있어서,
    상기 전압 제어부는,
    상기 피드백 전압을 반전 증폭한 반전 전압을 출력하는 증폭기; 및
    상기 반전 전압과 상기 제2 전원전압 사이에 연결된 커패시터;를 포함하는 전원 공급 장치.
  8. 제6항에 있어서,
    상기 전압 생성부는, 접지 전원인 전원 공급 장치.
  9. 제6항에 있어서,
    상기 전압 제어부는,
    상기 피드백 전압을 반전 증폭한 반전 전압을 출력하는 증폭기;를 포함하는 전원 공급 장치.
  10. 제9항에 있어서,
    상기 전압 생성부는,
    상기 반전 전압에 대응하는 상기 제1 전원전압의 변화량 데이터를 기초로, 상기 제1 전원전압을 가변하는 전원 공급 장치.
  11. 복수의 화소들, 전원전압이 입력되는 전원 입력선 및 상기 전원 입력선에 연결된 전원 출력선을 포함하는 패널; 및
    상기 전원 출력선의 출력전압으로부터 피드백 전압을 검출하고, 상기 피드백 전압을 기초로 상기 전원전압의 레벨 변화를 검출하고, 상기 레벨 변화 검출 결과에 따라 상기 전원전압을 가변하는 전원 공급부;를 포함하는 유기 발광 표시 장치.
  12. 제11항에 있어서,
    상기 전원 출력선은, 제1 전원전압이 입력되는 제1 전원 입력선에 연결되어 패널의 화소에 상기 제1 전원전압을 출력하는 제1 전원 출력선, 및 상기 제1 전원전압보다 낮은 레벨의 제2 전원 입력이 입력되는 제2 전원 입력선에 연결되어 상기 화소에 상기 제2 전원전압을 출력하는 제2 전원 출력선 중 적어도 하나인 유기 발광 표시 장치.
  13. 제12항에 있어서,
    상기 전원 공급부는,
    상기 제1 전원 출력선의 제1 출력전압이 인가되는 제1 노드와 상기 피드백 전압이 출력되는 상기 제1 전원전압의 분압 노드 사이에 연결된 제1 저항;
    상기 제1 전원전압과 상기 분압 노드 사이에 연결된 제2 저항;
    상기 분압 노드와 접지 사이에 연결된 제3 저항; 및
    상기 피드백 전압과 기준 전압을 비교하는 증폭기;를 포함하는 유기 발광 표시 장치.
  14. 제13항에 있어서,
    상기 전원 공급부는,
    상기 피드백 전압이 상기 기준 전압보다 작으면 상기 제1 전원전압을 상승시키고, 상기 피드백 전압이 상기 기준 전압보다 크면 상기 제1 전원전압을 하강시키는 유기 발광 표시 장치.
  15. 제13항에 있어서,
    상기 피드백 전압은 상기 제1저항 및 상기 제2저항의 저항값에 따라 결정되는, 유기 발광 표시 장치.
  16. 제12항에 있어서,
    상기 전압 공급부는,
    상기 제2 전원 출력선의 피드백 전압을 반전 증폭한 반전 전압을 출력하는 증폭기; 및
    상기 반전 전압과 상기 제2 전원전압 사이에 연결된 제2 커패시터;를 포함하는 유기 발광 표시 장치.
  17. 제16항에 있어서,
    상기 제2 전원전압은 접지 전압인 유기 발광 표시 장치.
  18. 제12항에 있어서,
    상기 전압 공급부는,
    상기 제2 전원 출력선의 피드백 전압을 반전 증폭한 반전 전압을 출력하는 증폭기;를 포함하고,
    상기 반전 전압에 대응하는 상기 제1 전원전압의 변화량 데이터를 기초로, 상기 제1 전원전압을 가변하는 유기 발광 표시 장치.
  19. 제18항에 있어서,
    상기 제2 전원전압은 접지 전압인 유기 발광 표시 장치.
KR1020140104529A 2014-08-12 2014-08-12 전원 공급 장치 및 이를 포함하는 유기발광 표시장치 KR102241848B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140104529A KR102241848B1 (ko) 2014-08-12 2014-08-12 전원 공급 장치 및 이를 포함하는 유기발광 표시장치
US14/583,992 US9589510B2 (en) 2014-08-12 2014-12-29 Power supply device and organic light emitting display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140104529A KR102241848B1 (ko) 2014-08-12 2014-08-12 전원 공급 장치 및 이를 포함하는 유기발광 표시장치

Publications (2)

Publication Number Publication Date
KR20160020035A true KR20160020035A (ko) 2016-02-23
KR102241848B1 KR102241848B1 (ko) 2021-04-20

Family

ID=55302606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140104529A KR102241848B1 (ko) 2014-08-12 2014-08-12 전원 공급 장치 및 이를 포함하는 유기발광 표시장치

Country Status (2)

Country Link
US (1) US9589510B2 (ko)
KR (1) KR102241848B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180045913A (ko) * 2016-10-25 2018-05-08 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR20190100549A (ko) * 2018-02-19 2019-08-29 삼성디스플레이 주식회사 표시 장치
US10804353B2 (en) 2018-06-08 2020-10-13 Samsung Display Co., Ltd. Display apparatus with voltage sensing
CN111833815A (zh) * 2020-07-31 2020-10-27 合肥京东方卓印科技有限公司 像素驱动电路及方法、显示面板及驱动方法
CN112086068A (zh) * 2020-09-16 2020-12-15 合肥维信诺科技有限公司 显示装置及其驱动方法
CN112991951A (zh) * 2021-02-26 2021-06-18 合肥维信诺科技有限公司 显示面板和显示装置
US11308880B2 (en) 2019-12-27 2022-04-19 Lg Display Co., Ltd. Light emitting display device and driving method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257665B2 (en) * 2012-09-14 2016-02-09 Universal Display Corporation Lifetime OLED display
EP3420409A4 (en) * 2016-02-22 2019-01-23 Gentex Corporation ELECTRONIC DIMMING WINDOW WITH IMPROVED POWER
US10446117B2 (en) 2017-10-02 2019-10-15 Microsoft Technology Licensing, Llc Manufacture and optical calibration methods for displays
KR102548853B1 (ko) * 2018-11-09 2023-06-29 삼성디스플레이 주식회사 전원 전압에 대한 피드백 루프를 가지는 표시 장치
US11217655B2 (en) * 2018-12-12 2022-01-04 Innolux Corporation Electronic device
US10643529B1 (en) * 2018-12-18 2020-05-05 Himax Technologies Limited Method for compensation brightness non-uniformity of a display panel, and associated display device
CN112086067B (zh) 2019-06-14 2022-05-13 华为技术有限公司 一种电压调整方法和电子设备
JP7269139B2 (ja) * 2019-08-30 2023-05-08 株式会社ジャパンディスプレイ 表示装置
KR20210072211A (ko) * 2019-12-06 2021-06-17 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
CN110956920A (zh) * 2019-12-24 2020-04-03 武汉天马微电子有限公司 显示装置及其驱动方法
US20230011187A1 (en) * 2021-07-09 2023-01-12 Meta Platforms Technologies, Llc Dynamic compensation of power supply voltages for different sections of display area
CN114360447B (zh) * 2022-01-04 2023-11-28 Tcl华星光电技术有限公司 显示器的驱动方法及显示器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5485396B2 (ja) * 2010-07-29 2014-05-07 パナソニック株式会社 有機ｅｌ表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073107B2 (ja) 1999-03-18 2008-04-09 三洋電機株式会社 アクティブ型ｅｌ表示装置
US6191504B1 (en) * 1999-09-22 2001-02-20 Sony Corporation Of Japan System and method for reduced standby power consumption in a display device
SG107573A1 (en) 2001-01-29 2004-12-29 Semiconductor Energy Lab Light emitting device
JP2002251167A (ja) 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 表示装置
KR101361517B1 (ko) * 2007-02-26 2014-02-24 삼성전자 주식회사 백라이트 유닛, 이를 포함하는 액정표시장치 및 그제어방법
KR101965892B1 (ko) * 2012-03-05 2019-04-08 삼성디스플레이 주식회사 전원 생성부 및 이를 이용한 유기전계발광 표시장치
KR101897679B1 (ko) * 2012-03-14 2018-09-13 삼성디스플레이 주식회사 Ｄｃ-ｄｃ 컨버터 및 이를 포함한 유기전계발광 표시장치
KR20140065127A (ko) * 2012-11-21 2014-05-29 삼성디스플레이 주식회사 검사 장치 및 검사 방법
KR102255866B1 (ko) 2014-02-27 2021-05-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20150117357A (ko) * 2014-04-09 2015-10-20 삼성디스플레이 주식회사 유기 발광 표시 패널 및 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5485396B2 (ja) * 2010-07-29 2014-05-07 パナソニック株式会社 有機ｅｌ表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180045913A (ko) * 2016-10-25 2018-05-08 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR20190100549A (ko) * 2018-02-19 2019-08-29 삼성디스플레이 주식회사 표시 장치
US10804353B2 (en) 2018-06-08 2020-10-13 Samsung Display Co., Ltd. Display apparatus with voltage sensing
US11302772B2 (en) 2018-06-08 2022-04-12 Samsung Display Co., Ltd. Display apparatus with voltage sensing
US11308880B2 (en) 2019-12-27 2022-04-19 Lg Display Co., Ltd. Light emitting display device and driving method thereof
CN111833815A (zh) * 2020-07-31 2020-10-27 合肥京东方卓印科技有限公司 像素驱动电路及方法、显示面板及驱动方法
CN111833815B (zh) * 2020-07-31 2022-05-31 合肥京东方卓印科技有限公司 像素驱动电路及方法、显示面板及驱动方法
CN112086068A (zh) * 2020-09-16 2020-12-15 合肥维信诺科技有限公司 显示装置及其驱动方法
CN112991951A (zh) * 2021-02-26 2021-06-18 合肥维信诺科技有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US20160049111A1 (en) 2016-02-18
US9589510B2 (en) 2017-03-07
KR102241848B1 (ko) 2021-04-20

Similar Documents

Publication Publication Date Title
KR102241848B1 (ko) 전원 공급 장치 및 이를 포함하는 유기발광 표시장치
KR102081292B1 (ko) 유기전계발광 표시장치
KR101770633B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR100986915B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102048562B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR101682690B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR100911978B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR101368726B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR100741977B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
JP2019091044A (ja) 画素、これを含むディスプレイ装置及びその制御方法
KR20140058283A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20170030153A (ko) 표시 장치 및 표시 장치의 열화 보상 방법
KR20100098860A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20150117357A (ko) 유기 발광 표시 패널 및 유기 발광 표시 장치
KR102084711B1 (ko) 표시 장치 및 표시 장치 구동방법
KR20150057192A (ko) 표시 장치 및 표시 장치 구동방법
KR20150019001A (ko) 유기 전계 발광 표시 장치 및 이의 구동 방법
KR20150101505A (ko) 유기 전계 발광 표시 장치 및 이의 구동 방법
CN112289246A (zh) 显示装置
KR20140013587A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20100059316A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20130133499A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20140010801A (ko) 전원생성부와 이를 이용한 유기전계발광 표시장치
KR101999759B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US10163398B2 (en) Method of driving a display panel and a display apparatus for performing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant