KR20160019749A - Method of monitoring process performed by fabrication apparatus of semiconductor device and monitoring system using the same - Google Patents

Method of monitoring process performed by fabrication apparatus of semiconductor device and monitoring system using the same Download PDF

Info

Publication number
KR20160019749A
KR20160019749A KR1020140104469A KR20140104469A KR20160019749A KR 20160019749 A KR20160019749 A KR 20160019749A KR 1020140104469 A KR1020140104469 A KR 1020140104469A KR 20140104469 A KR20140104469 A KR 20140104469A KR 20160019749 A KR20160019749 A KR 20160019749A
Authority
KR
South Korea
Prior art keywords
pattern
analyzed
reference pattern
signal
same
Prior art date
Application number
KR1020140104469A
Other languages
Korean (ko)
Other versions
KR101735158B1 (en
Inventor
황철성
엄태용
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020140104469A priority Critical patent/KR101735158B1/en
Publication of KR20160019749A publication Critical patent/KR20160019749A/en
Application granted granted Critical
Publication of KR101735158B1 publication Critical patent/KR101735158B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

The present invention relates to a method for monitoring repeated processes performed by an apparatus for fabricating a semiconductor device, and a monitoring system using the same. According to an embodiment of the present invention includes the steps of: defining a reference pattern by receiving a first intermediate signal from a normally performed reference process among the repeated processes by at least one sensor installed in the apparatus for manufacturing a semiconductor device; defining a target analysis pattern by receiving a second intermediate signal in real time by the at least one sensor from the same post process after the reference process; and comparing the reference pattern and the target analysis pattern to determine whether there is an error in the same post process.

Description

반도체 소자의 제조 장치의 공정 모니터링 방법 및 이를 이용한 모니터링 시스템 {Method of monitoring process performed by fabrication apparatus of semiconductor device and monitoring system using the same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of monitoring a semiconductor device and a monitoring system using the same,

본 발명은 반도체 소자의 제조 장치의 모니터링 기술에 관한 것으로서, 더욱 상세하게는, 상기 반도체 소자의 제조 장치 내에서 수행되는 반복적인 공정들의 진행 모니터링 방법 및 모니터링 시스템에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monitoring technology for a semiconductor device manufacturing apparatus, and more particularly, to a progress monitoring method and a monitoring system for repeated processes performed in the semiconductor device manufacturing apparatus.

일반적으로 반도체 소자는, 실리콘 웨이퍼와 같은 기판 상에 전기적인 회로를 형성하는 FAB(fabrication) 공정, 상기 FAB 공정에서 형성된 반도체 소자들의 전기적인 특성을 검사하는 EDS(electrical die sorting) 공정, 그리고 반도체 소자들을 각각 에폭시 수지로 봉지하고 개별화시키기 위한 패키지 조립 공정을 통해 제조될 수 있다. 상기 FAB 공정에서는 기판 상에 실리콘 산화층, 폴리실리콘층, 알루미늄층 또는 구리층과 같은 다양한 층들이 화학 기상 증착(chemical vapor deposition), 물리 기상 증착(physical vapor deposition), 열 산화(thermal oxidation), 이온 주입(ion implantation), 또는 이온 확산(ion diffusion)과 같은 공정들을 통해 형성된다. 또한, 이와 같이 형성된 층들은 플라즈마 상태의 반응 물질이나 건식 및/또는 습식 식각 공정을 통해 전기적 특성을 갖는 패턴들로 형성될 수 있다.Generally, a semiconductor device includes a FAB (fabrication) process for forming an electrical circuit on a substrate such as a silicon wafer, an electrical dicing (EDS) process for inspecting electrical characteristics of the semiconductor devices formed in the FAB process, Can be manufactured through a package assembly process for encapsulating and individualizing each with an epoxy resin. In the FAB process, various layers such as a silicon oxide layer, a polysilicon layer, an aluminum layer, or a copper layer may be formed on a substrate by chemical vapor deposition, physical vapor deposition, thermal oxidation, Such as ion implantation, or ion diffusion. In addition, the layers thus formed can be formed of reactive materials in a plasma state or patterns having electrical characteristics through a dry and / or wet etching process.

이러한 FAB 공정에서는 해당 반도체 소자의 제조 장치, 예를 들면 반응 챔버에서 공정의 정상적 진행 여부, 상기 반응 챔버 내에 반응 물질 누설 여부, 또는 공정 종료 시점 선정과 같은 공정의 관리 및 상기 반도체 소자의 제조 장치의 운영 정책 결정을 하기 위해, 다양한 센서가 운영되거나 사용자가 반응 챔버에 설치된 윈도우를 통하여 육안으로 관찰하기도 한다. 예를 들면, 상기 공정의 관리를 위해 상기 반응 챔버 내의 가스의 상태를 모니터링하는 장치가 사용되기도 한다. 상기 반응 챔버 내의 가스 종류나 압력의 변화를 모니터링하여 공정의 진행 상황 및 공정 장비의 상태를 유추 해석할 수 있으며, 그 결과에 따라 최적의 공정이 이루어지도록 공정 장비를 제어하거나 유지 보수할 수 있다.In this FAB process, it is possible to control the process such as the normal progress of the process in the semiconductor device manufacturing apparatus such as the reaction chamber, the leakage of the reactant in the reaction chamber, or the end of the process, In order to make operational policy decisions, various sensors are operated or the user visually observes through a window installed in the reaction chamber. For example, an apparatus for monitoring the state of the gas in the reaction chamber for management of the process may be used. The progress of the process and the state of the process equipment can be inferred by monitoring the change in gas type or pressure in the reaction chamber, and the process equipment can be controlled or maintained so that the optimum process can be performed according to the result.

종래의 모니터링 방법은 상기 반응 챔버 내의 온도 및 압력과 같은 특정 파라미터의 평균값, 하한값 또는 상한값과 같은 한계 설정값을 정하여 두고, 실제 공정에서 상기 파라미터들이 벗어나는지를 모니터링함으로써 공정의 정상적 진행 여부와 추후 공정 진행 여부를 결정한다. 그러나, 상기 모니터링 방법은 평균값 설정으로 인해 대략적 공정 변화에 대해서만 모니터링하거나, 또는 상한값을 초과하는 경우 및 하한값에 미달하는 공정 파라미터에 대해서만 모니터링하기 때문에, 반응 챔버 내의 공정 진행에 따른 경시적 정보 또는 파라미터의 변화를 과장시키거나 누락시킴으로써 부정확한 모니터링 결과를 나타낸다. In the conventional monitoring method, a limit setting value such as an average value, a lower limit value, or an upper limit value of a specific parameter such as temperature and pressure in the reaction chamber is determined and whether or not the process is normally progressed by monitoring whether the parameters are deviated from the actual process, . However, since the monitoring method monitors only the coarse process variation due to the average value setting, or monitors only the process parameters exceeding the upper limit value and below the lower limit value, It exacerbates or omits changes, resulting in inaccurate monitoring results.

본 발명이 해결하고자 하는 기술적 과제는, 반도체 소자의 제조 장치의 반복적인 공정들의 진행 모니터링을 하는 방법에 있어서, 상기 반복적인 공정들의 진행에 따른 경시적 정보 또는 파라미터의 변화를 과장시키거나 누락시키지 않음으로써 정확한 모니터링을 통해 사용자의 공정 관리 및 제조 설비 운영 정책 결정 오류를 최소화하는 공정 진행 모니터링 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a method for monitoring progressive processes of a semiconductor device manufacturing apparatus, the method comprising the steps of: So as to minimize the errors of the user's process management and manufacturing facility operation policy through accurate monitoring.

또한, 본 발명이 해결하고자 하는 다른 기술적 과제는 전술한 이점을 갖는 공정 진행 모니터링 방법을 수행하는 컴퓨터 프로그램 코드들을 저장하는 컴퓨터 판독 가능 저장 매체를 제공하는 것이다.It is another object of the present invention to provide a computer readable storage medium storing computer program codes for performing the process progress monitoring method having the above-described advantages.

또한, 본 발명이 해결하고자 하는 또 다른 기술적 과제는 전술한 이점을 갖는 공정 진행 모니터링이 가능한 모니터링 시스템을 제공하는 것이다.It is another object of the present invention to provide a monitoring system capable of monitoring the progress of the process having the above-described advantages.

상기 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 공정 진행 모니터링 방법은, 상기 반도체 소자의 제조 장치에 장착되어 있는 하나 이상의 센서들에 의해 상기 반복적인 공정들 중 정상적으로 수행된 기준 공정으로부터 제 1 중간 신호를 수신하여 기준 패턴을 정의하는 단계; 상기 기준 공정 이후의 동일 후 공정으로부터, 상기 하나 이상의 센서에 의해 실시간으로 제 2 중간 신호를 수신하여 피분석 패턴을 정의하는 단계; 및 상기 기준 패턴과 상기 피분석 패턴을 패턴 인식에 의해 비교하여, 상기 동일 후 공정의 이상 유무를 판정할 수 있다.According to an aspect of the present invention, there is provided a method for monitoring progress of a process according to an embodiment of the present invention, the method comprising the steps of: Receiving an intermediate signal to define a reference pattern; Receiving a second intermediate signal from the same post process after the reference process in real time by the one or more sensors to define a pattern to be analyzed; And comparing the reference pattern and the analyzed pattern by pattern recognition to determine whether or not the same post-process is abnormal.

상기 공정 이상 유무를 판정하는 단계는, 상기 패턴 인식에 의해 상기 피분석 패턴이 상기 기준 패턴과 동일한 패턴으로 인식되는 경우에는, 상기 동일 후 공정은 정상적으로 수행된 것으로 판정되고, 상기 피분석 패턴이 상기 기준 패턴과 다른 패턴으로 인식되는 경우에는, 상기 동일 후 공정은 비정상적으로 수행된 것으로 판정될 수 있다.Wherein the step of determining whether or not the process abnormality is determined includes the steps of: when the pattern to be analyzed is recognized as the same pattern as the reference pattern by the pattern recognition, it is determined that the after- If it is recognized as a pattern different from the reference pattern, the post-same process may be judged to have been performed abnormally.

상기 동일 후 공정이 비정상적으로 수행된 것으로 판정되는 경우, 공정을 중단 또는 사용자에게 공정의 중단 시점 및/또는 공정의 중단 원인에 대해서 전달하는 경고음, 경고등 및 경고 화면 중 어느 하나 또는 2 이상의 조합에 의해 공정 중단이 표시될 수 있다.If it is determined that the post-same process has been performed abnormally, the process may be stopped or a combination of at least one of a warning sound, a warning light, and a warning screen for notifying the user of the process stop time and / Process interruption may be indicated.

상기 피분석 패턴이 상기 기준 패턴과 다른 패턴으로 인식되는 경우 상기 동일 후 공정에 대해 공정 적합성 여부가 판정될 수 있다. 상기 공정 적합성 여부가 판정되는 단계에서 상기 동일 후 공정이 적합한 것으로 판정될 경우, 상기 피분석 패턴을 상기 기준 패턴에 포함시키는 학습 단계를 진행하여 상기 기준 패턴을 갱신하고, 적합하지 않은 공정으로 판정될 경우 해당 공정은 종료될 수 있다.If the analyzed pattern is recognized as a pattern different from the reference pattern, it may be determined whether the process is conformable to the same post-process. If it is determined that the post-identical process is appropriate at the step of determining whether or not the process conformity is determined, the learning process is performed to include the analyzed pattern in the reference pattern to update the reference pattern, The process may be terminated.

상기 학습 단계는 상기 기준 패턴의 구성 요소를 갱신하여 템플릿 정합법, 통계적 접근법, 구조적 접근법, 및 신경망 접근법 중 어느 하나 또는 2 이상의 조합에 의한 패턴 인식 접근법에 따라서 수행될 수 있다.The learning step may be performed in accordance with a pattern recognition approach by updating one or more components of the reference pattern and combining the template matching method, the statistical approach, the structural approach, and the neural network approach.

일 실시예에서, 상기 하나 이상의 센서는 복수 개이고, 상기 제 1 중간 신호 및 상기 제 2 중간 신호는 복수 개의 센서들로부터 각각 수신된 개별 신호들 사이의 산술적 연산, 미분, 적분, 스케일링 및 가중치 중 어느 하나 또는 2 이상의 조합에 의해 연산된 신호, 또는 연산되지 않은 개별 신호들로 정의될 수 있다. 또한, 상기 제 1 중간 신호 및 상기 제 2 중간 신호는 상기 하나 이상의 센서로부터 수신된 개별 신호들이 디지털 신호로 변환되어 푸리에 변환 또는 순차 확률비 테스트와 같은 통계적 방법들을 통해 정의 되는 공정 진행 모니터링 방법. 일부 실시예에서 상기 하나 이상의 센서들로부터 수신된 신호는 디지털 신호 또는 아날로그 신호일 수 있다.In one embodiment, the at least one sensor is a plurality of sensors, and the first intermediate signal and the second intermediate signal are selected from among arithmetic operations, differentiation, integration, scaling, and weighting among individual signals received from the plurality of sensors, A signal computed by one or a combination of two or more, or individual signals not computed. The first intermediate signal and the second intermediate signal are further defined such that individual signals received from the at least one sensor are converted into digital signals and defined through statistical methods such as Fourier transform or sequential probability test. In some embodiments, the signal received from the one or more sensors may be a digital signal or an analog signal.

상기 하나 이상의 센서는 수정 진동자 저울 (quartz crystal microbalance, QCM), 정전 프로브 (Langmuir probe), 자기 센서 (magnetic probe), 광 센서, 진동 센서, 온도 센서, 압력 센서, 가스 센서, 음향 센서, 분광 분석기(spectroscopy) 및 이온종 질량 분석기(mass spectrometer) 중 어느 하나 또는 2 이상을 포함할 수 있다. The at least one sensor may be a quartz crystal microbalance (QCM), a Langmuir probe, a magnetic probe, an optical sensor, a vibration sensor, a temperature sensor, a pressure sensor, a gas sensor, a spectroscopy, and an ion species mass spectrometer.

일 실시예에서, 상기 제 1 중간 신호의 개시점과 종결점은 상기 반도체 소자의 제조 장치의 정상 진행된 공정의 시작 시점과 완료시점, 또는 공정 진행 중 특정 구간일 수 있다. 상기 기준 패턴 및 상기 피분석 패턴은 각각 상기 제 1 중간 신호 및 상기 제 2 중간 신호로부터 시간, 위치, 빈도, 진폭, 진동수, 변곡점, 극대값, 극소값, 미분값(또는, 기울기), 평균값, 분산값, 적분값, 실수부, 허수부, 최고점, 최저점, 신호의 2차 미분의 절대값들의 최대값, 최소값 및 평균 중 어느 하나 또는 2 이상의 정보를 구성요소로 정의될 수 있다. In one embodiment, the starting point and the ending point of the first intermediate signal may be a starting point and a finishing point of a normally progressing process of the semiconductor device manufacturing apparatus, or a specific section of the process progress. The reference pattern and the pattern to be analyzed are time, position, frequency, amplitude, frequency, inflection point, maximum value, minimum value, differential value (or slope), average value, variance value , The integral value, the real part, the imaginary part, the peak, the lowest point, and the maximum value, the minimum value and the average of the absolute values of the second derivative of the signal.

상기 기준 패턴은 한계 오차 범위에 관한 정보를 포함할 수 있다. 상기 기준 패턴은 상기 기준 공정의 개시점으로부터 종결점까지의 상기 신호의 전체 또는 일부일 수 있다. 또한, 상기 기준 패턴 및 상기 피분석 패턴은 이산적 형태를 포함할 수 있다. 상기 기준 패턴 및 상기 피분석 패턴은 반복적인 파형을 포함할 수 있다. 또 다른 실시예에서, 상기 기준 패턴 및 상기 피분석 패턴은 표(table)의 형태 또는 행렬(matrix) 형태를 포함할 수 있다.The reference pattern may include information on a marginal error range. The reference pattern may be all or part of the signal from the start point to the end point of the reference process. In addition, the reference pattern and the analyzed pattern may include a discrete form. The reference pattern and the analyzed pattern may include repetitive waveforms. In another embodiment, the reference pattern and the analyzed pattern may include a table shape or a matrix shape.

상기 동일 후 공정의 이상 유무를 판정하는 단계는, 상기 기준 패턴과 상기 피분석 패턴을 템플릿 정합법, 통계적 접근법, 구조적 접근법, 및 신경망 접근법 중 어느 하나 또는 2 이상의 조합에 따른 패턴 인식의 접근법에 의해 수행될 수 있다. 상기 동일 후 공정의 이상 유무를 판정하는 단계는, 상기 피분석 패턴과 상기 기준 패턴이 일대일 비교, 다대일 비교 및 다대다로 비교될 수 있다. 또한, 상기 이상 유무를 판정하는 단계는, 상기 피분석 패턴의 실시간 추이가 상기 기준 패턴을 따르는지 여부를 기준으로 수행될 수 있다. 일 실시예에서, 상기 이상 유무를 판정하는 단계는, 복수 개의 기준 패턴들의 시간 간격을 연속적으로 또는 비연속적으로 설정하고, 상기 피분석 패턴의 실시간 추이가 상기 기준 패턴을 따르는지 여부를 기준으로 비교될 수 있다.
The step of determining whether or not an abnormality of the same post process is determined may be determined by a pattern recognition approach according to any one or two or more combinations of the template pattern matching method, the statistical approach, the structural approach, and the neural network approach . The step of determining whether there is an abnormality in the same post-process may include comparing the analyzed pattern and the reference pattern by a one-to-one comparison, a many-to-one comparison, and a many-to-many comparison. In addition, the step of determining whether or not the abnormality is present may be performed based on whether a real-time trend of the analyzed pattern follows the reference pattern. In one embodiment, the step of determining the presence or absence of the abnormality includes: setting a time interval of the plurality of reference patterns continuously or discontinuously; comparing the time variation of the plurality of reference patterns with reference to whether the real- .

상기 다른 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 컴퓨터 판독 가능 저장 매체는 반도체 소자의 제조 장치에 장착되어 있는 하나 이상의 센서들에 의해, 상기 반도체 소자의 제조 장치의 반복적인 공정들 중 정상적으로 수행된 기준 공정으로부터 제 1 신호를 수신하여 기준 패턴을 정의 하는 단계; 상기 기준 공정 이후의 동일 후 공정으로부터, 상기 하나 이상의 센서에 의해 실시간으로 제 2 신호를 수신하여 피분석 패턴을 생성하는 단계; 및 상기 기준 패턴과 상기 피분석 패턴을 패턴 인식에 의해 비교하여, 상기 동일 후 공정의 이상 유무를 판정하는 단계를 포함할 수 있다. According to another aspect of the present invention, there is provided a computer-readable storage medium for storing semiconductor devices, the semiconductor device comprising: Receiving a first signal from a normally performed reference process and defining a reference pattern; Receiving a second signal in real time from the same post process after the reference process by the at least one sensor to generate a analyzed pattern; And comparing the reference pattern and the analyzed pattern by pattern recognition to determine whether there is an abnormality in the same after-process.

상기 동일 후 공정의 피분석 패턴이 상기 기준 패턴과 동일하지 않지만, 상기 동일 후 공정이 적합한 것으로 판정될 경우, 상기 피분석 패턴을 상기 기준 패턴에 포함시키는 학습 단계를 진행하여 상기 기준 패턴을 갱신하고, 적합하지 않은 공정으로 판정될 경우 해당 공정은 종료되는 단계를 포함할 수 있다.
If it is determined that the analyzed pattern of the same post-process is not the same as the reference pattern but the post-process is appropriate, the learning step of including the analyzed pattern in the reference pattern is performed to update the reference pattern , And if the process is judged as an inappropriate process, the process may be terminated.

상기 또 다른 기술적 과제를 해결하기 위한 본 발명의 일 실시예에 따른 모니터링 시스템은, 반도체 소자의 제조 장치에 장착되어 있는 하나 이상의 센서부; 상기 하나 이상의 센서들에 의해, 상기 반도체 소자의 제조 장치의 반복적인 공정들 중 정상적으로 수행된 기준 공정으로부터 제 1 신호를 수신하여 기준 패턴을 정의하는 제 1 패턴 생성부; 상기 기준 공정 이후의 동일 후 공정으로부터, 상기 하나 이상의 센서들에 의해 실시간으로 제 2 신호를 수신하여 피분석 패턴을 생성하는 제 2 패턴 생성부; 및 상기 기준 패턴과 상기 피분석 패턴을 패턴 인식에 의해 비교하여, 상기 동일 후 공정의 이상 유무를 판정하는 단계를 포함할 수 있다.
According to another aspect of the present invention, there is provided a monitoring system comprising: at least one sensor unit mounted in a semiconductor device manufacturing apparatus; A first pattern generator for receiving a first signal from a reference process normally performed during repetitive processes of the apparatus for manufacturing a semiconductor device by the one or more sensors to define a reference pattern; A second pattern generator for receiving a second signal from the same post process after the reference process by the one or more sensors in real time to generate a pattern to be analyzed; And comparing the reference pattern and the analyzed pattern by pattern recognition to determine whether there is an abnormality in the same after-process.

본 발명의 실시예에 따른 반도체 소자의 제조 장치 공정 진행 모니터링 방법은, 상기 제조 설비에 장착되어 있는 하나 이상의 센서들에 의해 발생되는 개별 신호들을 수신하여 기준 패턴 및 피분석 패턴을 생성하여 비교함으로써, 경시적 정보 또는 파라미터의 변화를 과장시키거나 누락시키지 않는 정확한 공정 진행 모니터링을 통해 사용자의 공정 관리 및 제조 설비 운영 정책 결정 오류를 최소화하는 공정 진행 모니터링 방법을 제공할 수 있다.A method for monitoring the progress of a manufacturing process of a semiconductor device according to an embodiment of the present invention includes the steps of receiving individual signals generated by one or more sensors mounted on the manufacturing facility to generate a reference pattern and an analyzed pattern, It is possible to provide a process progress monitoring method that minimizes a user's process management and manufacturing facility operation policy decision error by precise process progress monitoring that does not exaggerate or omit changes in temporal information or parameters.

또한, 본 발명의 다른 실시예에 따르면, 정확한 공정 진행 모니터링을 통해 사용자의 공정 관리 및 제조 설비 운영 정책 결정 오류를 최소화 하는 공정 진행 모니터링을 수행하는 컴퓨터 프로그램 코드들을 저장하는 컴퓨터 판독 가능 저장 매체 및 모니터링 시스템이 제공될 수 있다.
According to another embodiment of the present invention, there is also provided a computer readable storage medium for storing computer program codes for performing process monitoring and process progress monitoring that minimizes user process management and manufacturing facility operation policy determination errors through accurate process progress monitoring, System can be provided.

도 1a는 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치에 장착되는 다양한 센서들에 의해 각각 수신되는 개별 신호들을 나타내는 그래프이다.
도 1b는 본 발명의 일 실시예에 따라 상기 개별 신호들을 연산 처리를 통해 얻어진 중간 신호를 나타내는 그래프이다.
도 1c는 본 발명의 일 실시예에 따른 상기 중간 신호로부터 정의된 기준 패턴 및 피분석 패턴을 나타내는 그래프이다.
도 2은 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치의 공정들의 진행을 모니터링하는 방법을 나타내는 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 모니터링 방법을 수행하는 컴퓨터 프로그램 코드들을 저장하는 컴퓨터 판독 가능 저장 매체를 도시한다.
도 4는 본 발명의 일 실시예에 따른 모니터링 시스템의 개략적인 구성도이다.
1A is a graph showing individual signals received by various sensors mounted on an apparatus for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 1B is a graph showing an intermediate signal obtained through arithmetic processing of the individual signals according to an embodiment of the present invention. FIG.
1C is a graph illustrating a reference pattern and an analyzed pattern defined from the intermediate signal according to an embodiment of the present invention.
2 is a flow chart illustrating a method for monitoring the progress of processes in an apparatus for manufacturing a semiconductor device according to an embodiment of the present invention.
3 illustrates a computer readable storage medium storing computer program code for performing a monitoring method according to an embodiment of the present invention.
4 is a schematic configuration diagram of a monitoring system according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.  오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. The embodiments of the present invention are described in order to more fully explain the present invention to those skilled in the art, and the following embodiments may be modified in various other forms, The present invention is not limited to the embodiment. Rather, these embodiments are provided so that this disclosure will be more faithful and complete, and will fully convey the scope of the invention to those skilled in the art.

또한, 이하의 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는" 는 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. In the following drawings, thickness and size of each layer are exaggerated for convenience and clarity of description, and the same reference numerals denote the same elements in the drawings. As used herein, the term "and / or" includes any and all combinations of any of the listed items.

본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다.  본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.  또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. As used herein, the singular forms "a," "an," and "the" include singular forms unless the context clearly dictates otherwise. Also, " comprise "and / or" comprising "when used herein should be interpreted as specifying the presence of stated shapes, numbers, steps, operations, elements, elements, and / And does not preclude the presence or addition of one or more other features, integers, operations, elements, elements, and / or groups.

본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다.  이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다.  따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
Although the terms first, second, etc. are used herein to describe various elements, components, regions, layers and / or portions, these members, components, regions, layers and / It is obvious that no. These terms are only used to distinguish one member, component, region, layer or section from another region, layer or section. Thus, a first member, component, region, layer or section described below may refer to a second member, component, region, layer or section without departing from the teachings of the present invention.

본 명세서에서, "센서"는 반도체 소자의 제조 장치에서 수행되는 공정의 모니터링을 위하여, 수행되는 공정의 열, 광, 온도, 압력, 소리와 같은 물리적인 양이나 그 변화를 감지하거나 구분 및 계측하여 전기적 신호로 알려줄 수 있는 계측 장치를 지칭한다. 예를 들면, 센서는, 수정 진동자 저울 (quartz crystal microbalance, QCM), 정전 프로브 (Langmuir probe), 자기 센서 (magnetic probe), 광 센서, 진동 센서, 온도 센서, 압력 센서, 가스 센서, 음향 센서, 분광 분석기(spectroscopy) 또는 이온종 질량 분석기(mass spectrometer)일 수도 있다. 본 발명의 실시예에서, 이들 센서는 단일하게 또는 2 이상이 조합되어 사용될 수 있다. As used herein, the term "sensor" is used to sense, distinguish, and measure physical quantities such as heat, light, temperature, pressure, and sound of a process being performed, Refers to a measuring device capable of indicating an electrical signal. For example, the sensor may be a quartz crystal microbalance (QCM), a Langmuir probe, a magnetic probe, a light sensor, a vibration sensor, a temperature sensor, a pressure sensor, a gas sensor, It may be a spectroscopy or mass spectrometer. In an embodiment of the invention, these sensors may be used singly or in combination of two or more.

또한, 본 명세서에서 반도체 소자의 제조 장치는, 스퍼터링 또는 레이저 융발(laser ablation)과 같은 물리적 박막 증착 장치, 화학 기상 증착 장치 및 원자층 증착 장치와 같은 화학적 박막 증착 장치 또는 반도체 소자의 패터닝을 위한 습식 또는 건식 식각 장치일 수 있다. 그러나, 상기 반도체 소자의 제조 장치는 전술한 박막 증착 장치 및 식각 장치에 한정되는 것은 아니다. 예를 들면, 상기 반도체 소자의 제조 장치는, 스핀 코터, 열처리 장치, 정렬 장치, 이동 장치, 로테이션 장치, 측정 장치, 가스 이동 및 제어 장치, 로봇암 및 냉각수 공급 장치와 같은 공정 진행을 위한 설비 장치를 포함할 수 있다. 또한 상기 설비 및 장치들은 챔버 형태, 로(bath) 형태, 관(tube) 또는 판(plate) 형태일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
The apparatus for manufacturing a semiconductor device in this specification may be a physical thin film deposition apparatus such as a sputtering or a laser ablation, a chemical thin film deposition apparatus such as a chemical vapor deposition apparatus and an atomic layer deposition apparatus, Or a dry etching apparatus. However, the apparatus for manufacturing a semiconductor device is not limited to the thin film deposition apparatus and the etching apparatus described above. For example, the semiconductor device manufacturing apparatus may be a device for manufacturing a semiconductor device such as a spin coater, a heat treatment apparatus, an aligning apparatus, a moving apparatus, a rotation apparatus, a measuring apparatus, a gas moving and controlling apparatus, . ≪ / RTI > Also, the facilities and devices may be in the form of a chamber, a bath, a tube or a plate, but the present invention is not limited thereto.

도 1a는 반도체 소자의 제조 장치에 장착되는 다양한 센서들에 의해 각각 수신되는 개별 신호들(10, 11, 12, 13)이고, 도 1b는 본 발명의 일 실시예에 따라 상기 개별 신호들을 연산 처리를 통해 얻어진 중간 신호(20)를 나타낸 그래프이며, 도 1c는 본 발명의 일 실시예에 따른 상기 중간 신호로부터 정의된 기준 패턴(30) 및 피분석 패턴(31)을 나타내는 그래프이다. 상기 그래프의 측정된 결과는 반도체 소자의 제조 장치 중 플라즈마 증착 장치에 관한 것이다. 1A is a discrete signal (10, 11, 12, 13) received respectively by various sensors mounted on a semiconductor device manufacturing apparatus, and FIG. 1B is a circuit diagram of a semiconductor device according to an embodiment of the present invention, FIG. 1C is a graph showing a reference pattern 30 and an analyzed pattern 31 defined from the intermediate signal according to an embodiment of the present invention. Referring to FIG. The measured results of the graph are related to a plasma deposition apparatus in a semiconductor device manufacturing apparatus.

도 1a를 참조하면, 상기 플라즈마 증착 장치의 반응 챔버와 라인에 각각 장착되어 있는 센서들로부터 수신된 개별 신호(10, 11, 12, 13)가 생성될 수 있다. 상기 센서들은 상기 반응 챔버 내의 플라즈마의 전기적 및 화학적 특성 또는 플라즈마 밀도를 제어하기 위한 마그네트론의 반응 챔버 내 자기장 특성을 관측하기 위한 것이다. 예를 들면, 상기 개별 신호들은 각각 중성빔의 세기 측정 센서의 신호(10), 중성빔 압력 측정 센서의 신호(11), 톰슨 산란의 전하량 변화를 측정하는 센서의 신호(12), 및 자기 센서의 신호(13)일 수 있다. Referring to FIG. 1A, individual signals 10, 11, 12, and 13 received from sensors mounted on the reaction chamber and line of the plasma deposition apparatus may be generated. The sensors are for observing the magnetic field characteristics in the reaction chamber of the magnetron for controlling the electrical and chemical properties of the plasma or the plasma density in the reaction chamber. For example, the discrete signals may each include a signal 10 of a neutral beam intensity measurement sensor, a signal 11 of a neutral beam pressure measurement sensor, a signal 12 of a sensor measuring a change in charge amount of Thompson scattering, The signal 13 of FIG.

본 발명의 실시예에서, 개별 신호(10, 11, 12, 13)는 단독으로 또는 2 이상의 개별 신호들이 그대로 사용되거나 조합되어, 공정을 모니터링하기 위한 중간 신호로서 변환되어 사용될 수 있다. 이들 개별 신호(10, 11, 12, 13)는 측정 오류를 감소시키기 위해 노이즈 제거 처리가 될 수도 있다. In an embodiment of the present invention, the individual signals 10, 11, 12, 13 may be used alone or in combination with two or more separate signals as is or in combination and used as an intermediate signal for monitoring the process. These individual signals 10, 11, 12, 13 may be subjected to noise removal processing to reduce measurement errors.

상기 중간 신호로 변환하기 위해서는, 단일한 개별 신호 또는 이들 개별 신호들 사이의 산술적 연산, 미분, 적분, 및 스케일링 중 어느 하나 또는 2 이상의 조합에 의해 연산 처리가 수행될 수 있다. 다른 실시예에서, 상기 중간 신호로 변환하기 위한 복수의 개별 신호 사이의 연산 처리에는, 상기 복수의 개별 신호간의 경중을 설정하여, 상기 가중치를 부여하는 연산 처리가 있을 수 있다. 상기 가중치를 부여하는 연산 처리는 상기 공정에 대한 주요 신호를 중심으로 모니터링함으로써 최적의 공정이 이루어지도록 모니터링할 수 있도록 한다. 또 다른 예로서, 상기 개별 신호들은 디지털 신호이거나, 아날로그 신호가 디지털 신호로 변환되어, 푸리에 변환 또는 순차 확률비 테스트와 같은 통계적 방법들을 통해 상기 중간 신호로 정의될 수도 있다.In order to convert into the intermediate signal, the arithmetic processing can be performed by a single discrete signal or a combination of any one or more of arithmetic operation, differentiation, integration, and scaling between these discrete signals. In another embodiment, in the arithmetic processing between the plurality of individual signals for converting into the intermediate signal, there may be arithmetic processing for setting the weight of the plurality of individual signals and giving the weight. The weighting calculation process monitors the main signal for the process so that the optimal process can be monitored. As another example, the discrete signals may be a digital signal, or the analog signal may be converted to a digital signal and defined as the intermediate signal through statistical methods such as Fourier transform or sequential probability test.

상기 중간 신호는, 도 1a 에서 설명한 것과 같이 각 센서들로부터 수신되는 개별 신호들(10, 11, 12, 13)이, 단독으로 또는 2 이상의 개별 신호들(10, 11, 12, 13)이 그대로 사용되거나, 노이즈 제거 처리되거나, 전술한 연산 처리를 통해 조합되어 얻어진 신호이며, 후술하는 기준 패턴(30) 및 피분석 패턴(31)을 정의하기 위한 기초 신호이다. 도 1b를 참조하면, 그래프의 가로축은 시간의 흐름을 나타내고, 세로축은 시간의 변화에 따른 중간 신호(20)를 나타내며, 중간 신호(20)는 도 1a의 시간의 변화에 따른 개별 신호들(10, 11, 12, 13)의 값을 합산 또는 승산한 것이다. 도 1b에 도시된 중간 신호(20)는 예시적이며, 본 발명이 이에 제한되는 것은 아니다. 또 다른 예로서, 중간 신호(20)를 나타내는 위 그래프에서, 가로축은 시간의 변화가 아닌 압력, 유량과 같은 다른 공정 파라미터와 세로축은 가로축의 공정 파라미터와 구별되는 다른 공정 파라미터에 대한 값으로 표시될 수도 있다.The intermediate signal can be used to indicate that the individual signals 10, 11, 12, 13 received from the respective sensors as described in FIG. 1A are used alone or in combination with two or more separate signals 10, 11, 12, And is a signal obtained by combination with the above-described arithmetic processing, and is a base signal for defining a reference pattern 30 and an analysis pattern 31 to be described later. Referring to FIG. 1B, the abscissa of the graph represents the time flow, and the ordinate axis represents the intermediate signal 20 according to the change of time. The intermediate signal 20 corresponds to the individual signals 10 , 11, 12, 13) are summed or multiplied. The intermediate signal 20 shown in FIG. 1B is illustrative, and the present invention is not limited thereto. As another example, in the above graph showing the intermediate signal 20, the abscissa indicates the other process parameters such as pressure and flow rate, not the change in time, and the ordinate indicates the value for the other process parameters different from the process parameters on the abscissa It is possible.

일 실시예에서, 중간 신호(20)는 개시점과 종결점을 가질 수 있다. 상기 개시점과 종결점은 반도체 소자의 제조 장치의 공정 시작 시점과 완료 시점과 동일할 수도 있다. 다른 실시예에서, 상기 개시점과 종결점은 공정 중간의 임의의 구간 내에서 정의될 수도 있다.In one embodiment, the intermediate signal 20 may have a starting point and a terminating point. The starting point and the ending point may be the same as the starting point and finishing point of the process of the semiconductor device manufacturing apparatus. In another embodiment, the starting and ending points may be defined within any interval in the middle of the process.

중간 신호(20)는, 반도체 소자의 제조 장치의 모니터링을 위해, 다음과 같이, 제 1 중간 신호 및 제 2 중간 신호로 정의될 수 있다. 상기 제 1 중간 신호는 반도체 소자의 제조 장치를 통하여 수행된 공정이 정상적으로 수행된 경우의 중간 신호이다. 상기 제 1 중간 신호는 도 1c에 도시된 것과 같이 기준 패턴(30)을 정의하는 기초 신호가 된다. 상기 제 2 중간 신호는 기준 패턴(30)이 정의된 후, 동일한 반도체 소자의 제조 장치에서의 동일 후 공정의 중간 신호이다. 상기 제 2 중간 신호는 도 1c의 기준 패턴(30)과 대비되는 피분석 패턴(31)을 정의하는 기초 신호가 된다.The intermediate signal 20 may be defined as a first intermediate signal and a second intermediate signal, as follows, for monitoring the semiconductor device manufacturing apparatus. The first intermediate signal is an intermediate signal when a process performed through the semiconductor device manufacturing apparatus is normally performed. The first intermediate signal becomes a base signal defining the reference pattern 30 as shown in FIG. 1C. The second intermediate signal is an intermediate signal of the same post-process in the same semiconductor device manufacturing apparatus after the reference pattern 30 is defined. The second intermediate signal is a base signal for defining a pattern 31 to be analyzed, which is compared with the reference pattern 30 in FIG. 1C.

도 1c에 도시된 기준 패턴(30) 및 피분석 패턴(31)은 선형 그래프이지만, 이는 예시적이며, 본 발명이 이에 제한되는 것은 아니다. 또 다른 예로서, 상기 기준 패턴과 상기 피분석 패턴은 이산적 형태, 반복적인 파형, 표(table) 및 행렬(matrix) 중 어느 하나 또는 2 이상의 형태를 포함할 수도 있다.The reference pattern 30 and the analyzed pattern 31 shown in Fig. 1C are linear graphs, but this is merely an example, and the present invention is not limited thereto. As another example, the reference pattern and the analyzed pattern may include at least one of a discrete form, a repetitive waveform, a table, and a matrix.

상기 기준 패턴은 상기 제 1 중간 신호의 시간, 위치, 빈도, 진폭, 진동수, 변곡점, 극대값, 극소값, 미분값(또는, 기울기), 평균값, 분산값, 적분값, 실수부, 허수부, 최고점, 최저점, 신호의 고차 미분값들의 최대값, 최소값 및 평균값, 중 어느 하나 또는 2 이상의 정보를 구성 요소로 하여 정의될 수 있다. Wherein the reference pattern includes at least one of a time, a position, a frequency, an amplitude, a frequency, an inflection point, a maximum value, a minimum value, a differential value (or slope), an average value, a variance value, an integral value, A minimum value, and a maximum value, a minimum value, and an average value of higher order differential values of a signal.

상기 제 1 중간 신호가 반도체 소자의 제조 장치를 통하여 수행된 공정의 개시점부터 종결점까지의 전체 신호에 관한 정보를 포함하는 경우에는, 상기 기준 패턴도 상기 공정의 개시점부터 종결점까지의 얻어진 중간 신호들의 정보를 포함할 수 있다. 유사하게, 상기 제 1 중간 신호가 반도체 소자의 제조 장치를 통하여 수행된 공정 중간의 임의의 구간 내에서 개시점과 종결점을 갖는 경우에는, 상기 기준 패턴도 상기 공정 중간의 임의의 구간 내에서 얻어진 중간 신호들의 정보를 포함할 수 있다. When the first intermediate signal includes information on the entire signal from the start point to the end point of the process performed through the semiconductor device manufacturing apparatus, the reference pattern is also obtained from the start point to the end point of the process And may include information of intermediate signals. Similarly, when the first intermediate signal has a start point and an end point within an arbitrary section of the middle of the process performed through the apparatus for manufacturing semiconductor elements, the reference pattern is also obtained within any section of the middle of the process And may include information of intermediate signals.

일 실시예에서, 상기 기준 패턴은 한계 오차 범위에 관한 정보를 포함할 수 있다. 상기 한계 오차 범위는 정상 공정으로 판정된 복수의 공정들을 반복해서 진행한 후 얻어진 복수의 제 1 중간 신호들의 평균, 표준편차, 최소값 및 최대값 중 어느 하나 또는 이들의 조합에 의해 정의될 수 있다. In one embodiment, the reference pattern may include information regarding a marginal error range. The limit error range may be defined by any one of a mean, a standard deviation, a minimum value, and a maximum value of a plurality of first intermediate signals obtained after repeating a plurality of processes determined to be normal processes, or a combination thereof.

유사하게, 상기 피분석 패턴도, 상기 제 1 중간 신호로부터 상기 기준 패턴이 정의되는 방식과 동일한 방식으로 상기 제 2 중간 신호로부터 정의될 수 있다. 상기 피분석 패턴은 상기 제 2 중간 신호의 시간, 위치, 빈도, 진폭, 진동수, 변곡점, 극대값, 극소값, 미분값(또는, 기울기), 평균값, 분산값, 적분값, 실수부, 허수부, 최고점, 최저점, 신호의 2차 미분의 절대값들의 최대값, 최소값 및 평균값 중 어느 하나 또는 2 이상의 정보를 구성 요소로 하여 정의될 수 있다.Similarly, the analyzed pattern may be defined from the second intermediate signal in the same manner as the reference pattern is defined from the first intermediate signal. Wherein the analysis pattern includes at least one of a time, a position, a frequency, an amplitude, a frequency, an inflection point, a maximum value, a minimum value, a differential value (or slope), an average value, a variance value, an integral value, , The lowest point, and the maximum value, the minimum value and the average value of the absolute values of the second derivative of the signal, or two or more pieces of information.

상기 피분석 패턴은 상기 기준 패턴이 반도체 소자의 제조 장치를 통하여 수행된 공정의 개시점부터 종결점까지의 전체 신호에 관한 정보를 포함하는 경우에는, 상기 피분석 패턴도 상기 공정의 개시점부터 종결점까지의 얻어진 중간 신호들의 정보를 기초로 포함할 수 있다. 유사하게, 상기 기준 패턴이 반도체 소자의 제조 장치를 통하여 수행된 공정 중간의 임의의 구간 내에서 개시점과 종결점을 갖는 경우에는, 상기 피분석 패턴도 상기 공정 중간의 임의의 구간 내에서 얻어진 중간 신호들의 정보를 포함할 수 있다.
If the reference pattern includes information on the entire signal from the start point to the end point of the process performed through the apparatus for manufacturing a semiconductor device, the analyzed pattern is also terminated from the start point of the process Based on the information of the obtained intermediate signals up to the point. Similarly, when the reference pattern has a start point and a termination point within an arbitrary section of the middle of the process performed through the apparatus for manufacturing a semiconductor device, the analyzed pattern is also a middle point obtained within an arbitrary section of the process intermediate Information of the signals.

도 2은 본 발명의 일 실시예에 따른 반도체 소자의 제조 장치의 공정들의 진행을 모니터링하는 방법을 나타내는 흐름도이다.2 is a flow chart illustrating a method for monitoring the progress of processes in an apparatus for manufacturing a semiconductor device according to an embodiment of the present invention.

도 2를 참조하면, 반도체 소자의 제조 장치에 부착되어 있는 하나 이상의 센서들에 의해, 반복적으로 진행된 공정들 중 정상적으로 수행된 공정으로부터 상기 제 1 중간 신호를 수신하여 전술한 방법으로 상기 기준 패턴을 정의한다(S10). 정상적으로 수행된 공정 이후의 동일 후 공정에서 상기 하나 이상의 센서에 의해 실시간으로 상기 제 2 중간 신호를 수신하여 상기 피분석 패턴을 생성한다(S20).Referring to FIG. 2, the first intermediate signal is received from a normally performed process among processes repeatedly performed by one or more sensors attached to the apparatus for manufacturing a semiconductor device, and the reference pattern is defined (S10). In step S20, the second intermediate signal is received in real time by the at least one sensor in the same post process after the normally performed process, and the analyzed pattern is generated.

후속하여, 상기 피분석 패턴과 상기 기준 패턴을 패턴 인식에 의해 비교하여 공정 이상 유무를 판정한다(S30). 상기 기준 패턴과 상기 피분석 패턴은 패턴 인식의 접근법인 템플릿 정합법, 통계적 접근법, 구조적 접근법, 및 신경망 접근법 중 어느 하나 또는 2 이상의 조합에 따라서 비교할 수 있다.Subsequently, the pattern to be analyzed and the reference pattern are compared by pattern recognition to determine whether there is a process abnormality (S30). The reference pattern and the analyzed pattern may be compared according to any one or more combinations of a template matching approach, a statistical approach, a structural approach, and a neural network approach, which are approaches of pattern recognition.

상기 템플릿 정합법은 상기 기준 패턴의 구성 요소와 상기 피분석 패턴의 구성 요소간의 상호 상관 또는 거리와 같은 유사도를 척도로 하여 상기 기준 패턴과 상기 피분석 패턴의 동일성 여부를 인식하는 방법이다. 상기 템플릿 정합법은 상기 기준 패턴의 구성 요소를 이용하여 상기 피분석 패턴 비교의 기준이 되는 템플릿을 설정하여 수행될 수 있다. 상기 템플릿 정합법은 상기 템플릿을 기초로 패턴 사이의 비교가 이루어지므로 계산 속도가 빠르고 피분석 패턴의 변화에 민감한 이점이 있다.The template matching method is a method of recognizing whether or not the reference pattern and the pattern to be analyzed are identical to each other based on a degree of similarity such as a cross-correlation or a distance between a component of the reference pattern and a component of the pattern to be analyzed. The template matching method may be performed by setting a template serving as a reference for comparing the analyzed pattern using the elements of the reference pattern. The template matching method is advantageous in that the calculation speed is fast and the sensitivity of the pattern to be analyzed is sensitive because the patterns are compared based on the template.

상기 통계적 접근법은 정상적으로 진행된 공정들로부터 정의된 기준 패턴의 구성 요소 집합의 통계적 분포에서 생성되는 결정 경계(decision boundary)를 기반으로 하여, 상기 기준 패턴과 상기 피분석 패턴의 동일성 여부를 인식하는 방법이다. 상기 기준 패턴들의 통계적 모델은, 예를 들면, 베이즈의 규칙(Bayes' rule)을 이용하여 확률 밀도 함수를 생성한다. 상기 결정 경계의 값의 범위를 조절하는 것에 의해 상기 기준 패턴과 상기 피분석 패턴 사이의 동일성을 판별하기 위한 구성 요소들의 범위가 선정될 수 있다. 또한, 상기 기준 패턴과 상기 피분석 패턴 사이의 일반적인 인식 절차 외에 연산을 추가하거나, 상기 기준 패턴과 상기 피분석 패턴의 구성 요소의 종류 또는 개수를 증가시켜 동일성 인식의 정확도를 높일 수 있다.The statistical approach is a method of recognizing whether or not the reference pattern and the analyzed pattern are identical based on a decision boundary generated from a statistical distribution of a set of constituent elements of a reference pattern defined from normal processes . The statistical model of the reference patterns generates a probability density function using, for example, Bayes' rule. A range of components for discriminating the identity between the reference pattern and the analyzed pattern can be selected by adjusting the range of the value of the crystal boundary. In addition, it is possible to add an operation other than a general recognition procedure between the reference pattern and the analyzed pattern, or to increase the accuracy of recognition of identities by increasing the number or types of elements of the reference pattern and the analyzed pattern.

상기 구조적 접근법은 정상적으로 진행된 공정들로부터 정의된 기준 패턴을 이루고 있는 구성 요소 사이에 형성되는 구조를 이용한다. 상기 기준 패턴과 상기 피분석 패턴의 구성 요소의 양적 특징들에 따른 분석을 하지 않고 패턴을 구성하는 기본 원형들(prototypes) 사이의 관계성에 따라서 분석을 하기 때문에 그래프 상의 관계로 동일을 인식할 수 있다. 즉, 상기 기준 패턴과 상기 피분석 패턴의 구성 요소들을 정규화시켜 구성 요소의 양적 특징들에 대한 분석을 생략하고, 구성 요소간의 기본 원형들을 비교한다. 상기 구조적 접근법은 상기 피분석 패턴과 상기 기준 패턴의 인식 효율을 향상시키면서도 노이즈의 영향을 제거 또는 감소시킬 수 있다.The structural approach utilizes a structure formed between components that form a reference pattern defined from normally processed processes. Since the analysis is performed according to the relationship between the prototypes constituting the pattern without analyzing the reference pattern and the quantitative characteristics of the components of the analyzed pattern, the same can be recognized by the relationship on the graph . That is, the components of the reference pattern and the pattern to be analyzed are normalized to omit the analysis of the quantitative characteristics of the components, and the basic prototypes among the components are compared. The structural approach may improve or reduce the recognition efficiency of the analyzed pattern and the reference pattern while reducing or reducing the influence of the noise.

상기 신경망 접근법은 생물학적 신경 세포의 연결 결합 관계를 모델링한 것으로서, 상기 기준 패턴과 상기 피분석 패턴의 구성 요소에 대한 처리 단위(processing element)로 이루어진 네트워크의 응답 과정으로 비교하는 접근법이다. 상기 기준 패턴과 상기 피분석 패턴을 비교하기 위한 정보는 상기 처리 단위를 연결하는 연결 강도(connection weight)의 가중치로 저장된다. 상기 신경망 접근법은 상기 기준 패턴을 정의하기 위한 전술한 제 1 중간 신호, 즉 정상적으로 진행된 공정에 대한 신호 정보가 많을수록 상기 처리 단위의 연결이 다양하게 형성되어 정확한 비교가 가능하다. 상기 신경망 접근법은 분산 병렬 처리가 가능하며, 신경망의 연산을 수행하기 위해 하나 또는 2 이상의 전용 컴퓨터(processor)가 필요할 수 있다. The neural network approach is a modeling of the connective-coupling relationship of biological neurons and is an approach to compare the reference pattern with the response process of the network consisting of processing elements for the components of the analyzed pattern. The information for comparing the reference pattern with the analyzed pattern is stored as a weight of a connection weight connecting the processing unit. In the neural network approach, as the above-described first intermediate signal for defining the reference pattern, that is, the signal information for the normally processed process, is more diversified, the connections of the processing units are formed to enable accurate comparison. The neural network approach may be distributed parallel processing, and one or more dedicated processors may be required to perform the computation of the neural network.

본 발명의 실시예에 따른 공정들의 진행을 모니터링하는 방법은, 상기 기준 패턴과 상기 피분석 패턴의 패턴 인식을 통하여, 상기 피분석 패턴이 상기 기준 패턴과 동일한 패턴으로 인식되는 경우에는, 상기 동일 후 공정은 정상적으로 수행된 것(예)으로 판정된다(S30). 반대로, 상기 피분석 패턴과 상기 기준 패턴이 다른 패턴으로 인식되는 경우에는, 상기 동일 후 공정은 비정상적으로 수행된 것(아니오)으로 판정된다(S30). The method for monitoring the progress of the processes according to the embodiment of the present invention may further comprise the steps of: when the analyzed pattern is recognized as the same pattern as the reference pattern through pattern recognition of the reference pattern and the analyzed pattern, It is determined that the process is normally performed (YES) (S30). On the contrary, if the analyzed pattern and the reference pattern are recognized as different patterns, it is determined that the same post-process has been performed abnormally (No) (S30).

전술한 실시예에서는, 공정 이상 유무를 모니터링하기 위해, 단일한 기준 패턴과 단일한 피분석 패턴이 사용되었지만, 이는 예시적일 뿐, 본 발명이 이에 제한되는 것은 아니다. 예를 들면, 상기 비교되는 상기 기준 패턴 및 상기 피분석 패턴은 복수의 패턴들을 포함할 수도 있으며, 상기 복수의 패턴들이 상기 패턴 인식 접근법들에 의해 동시에, 또는 시간차를 두고 차례로 일대일, 다대일 및 다대다로 비교될 수 있다.In the above-described embodiment, a single reference pattern and a single analyzed pattern are used to monitor the presence or absence of a process abnormality, but this is merely an example, and the present invention is not limited thereto. For example, the compared reference pattern and the analyzed pattern may include a plurality of patterns, and the plurality of patterns may be one-to-one, many-to-one, and one-to-many Most can be compared.

또 다른 실시예로, 공정 이상 유무를 모니터링하기 위해, 상기 피분석 패턴을 시간의 경과에 따라 생성하여, 실시간으로 생성된 상기 피분석 패턴이 시간의 흐름과 함께 상기 기준 패턴을 따르는지 여부를 기초로 패턴 인식을 수행할 수도 있다. 또한, 복수 개의 상기 기준 패턴들의 시간 간격을 연속적으로 또는 비연속적으로 설정하고, 상기 피분석 패턴의 실시간 추이가 상기 기준 패턴을 따르는지 여부를 기준으로 비교될 수 있다.In another embodiment, in order to monitor the presence or absence of a process abnormality, the analyzed pattern is generated over time to determine whether the analyzed pattern generated in real time follows the reference pattern along with the flow of time Pattern recognition may be performed. Also, the time interval of the plurality of reference patterns may be set continuously or discontinuously, and a comparison may be made based on whether a real-time trend of the analyzed pattern follows the reference pattern.

상기 피분석 패턴과 상기 기준 패턴을 패턴 인식에 의해 비교하여 공정 이상 유무를 판정하는 단계(S30)에서, 상기 피분석 패턴이 상기 기준 패턴과 동일한 패턴으로 인식되는 경우 해당 동일 후 공정은 정상 공정이므로 계속 진행되어 완료되고, 반도체 소자의 제조 장치에서는 다시 동일한 동일 후 공정이 반복될 것이다. 상기 피분석 패턴이 상기 기준 패턴과 다른 패턴으로 인식되는 경우 상기 동일 후 공정을 중단하거나, 경고음, 경고등 및 경고 화면 중 어느 하나 또는 2 이상의 조합에 의해 사용자에게 상기 동일 후 공정의 이상을 표시하는 과정을 포함할 수 있다. If the analyzed pattern is recognized as the same pattern as the reference pattern in the step S30 of comparing the analyzed pattern and the reference pattern by pattern recognition to determine whether there is a process anomaly, the corresponding post-process is a normal process The same subsequent process will be repeated again in the semiconductor device manufacturing apparatus. A step of stopping the same post-process if the analyzed pattern is recognized as a pattern different from the reference pattern, or displaying an abnormality of the same post-process to a user by using one or more combinations of a warning sound, . ≪ / RTI >

일 실시예에서, 상기 피분석 패턴과 상기 기준 패턴이 다른 패턴으로 인식되어 상기 동일 후 공정이 비정상적으로 수행된 것(아니오)으로 판정된 경우, 추가적으로 상기 동일 후 공정에 대해 공정 적합성 여부가 판정될 수 있다(S40). 상기 공정 적합성 여부가 판정되는 단계(S40)에서, 상기 동일 후 공정이 적합한 것으로 판정될 경우, 상기 피분석 패턴을 상기 기준 패턴에 포함시키는 학습 단계를 진행하여 상기 기준 패턴을 갱신하고, 적합하지 않은 공정으로 판정될 경우 해당 공정은 종료될 수 있다. 상기 기준 패턴에 대한 갱신 단계는, 상기 반도체 소자의 제조 장치의 노후화 및/또는 설비간 상호 작용으로 인한 공정 파라미터의 변화를 반영하여 상기 설비의 정상 동작 범위를 수정함으로써, 더 효과적으로 장비가 사용될 수 있게 한다. 상기 학습 단계는 상기 기준 패턴의 구성 요소를 갱신하여 전술한 패턴 인식의 접근법에 따라서 이루어질 수 있다.
In one embodiment, if it is determined that the analyzed pattern and the reference pattern are recognized as different patterns and the post-identical process is performed abnormally (NO), it is further determined whether the process is conformable to the same post process (S40). If it is determined in step S40 that the process conformity is determined to be suitable, the process proceeds to a learning step of including the analyzed pattern in the reference pattern to update the reference pattern, If it is determined to be a process, the process may be terminated. The updating of the reference pattern may include modifying the normal operating range of the equipment by reflecting changes in process parameters due to aging of the manufacturing equipment of the semiconductor device and / or interaction between equipment, do. The learning step may be performed according to the pattern recognition approach described above by updating the elements of the reference pattern.

도 3은 본 발명의 일 실시예에 따른 모니터링 방법을 수행하는 컴퓨터 프로그램 코드들을 저장하는 컴퓨터 판독 가능 저장 매체(300)를 도시한다. Figure 3 illustrates a computer-readable storage medium 300 that stores computer program code for performing a monitoring method in accordance with an embodiment of the invention.

도 3을 참조하면, 저장 매체(300)는 도 2를 참조하여 설명된 모니터링하는 방법(330)을 구현하기 위한 명령들(320)로부터 인코딩된 프로그램 코드들에 관한 정보(310)를 포함할 수 있다. 상기 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터를 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.3, storage medium 300 may include information 310 about encoded program codes from instructions 320 for implementing the monitoring method 330 described with reference to FIG. 2 have. Examples of such instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter.

이러한 컴퓨터에서 판독 가능한 저장 미디어(300)는, 예를 들면, 램(RAM), 롬(ROM), 이이피롬(EEPROM) 및 플래시 메모리와 같은 비휘발성 메모리 장치들, 씨디롬, 디비디롬, 하드 디스크, 광 또는 홀로그래프 미디어, 자기테이프, 고상 디스크 장치(SSD)일 수 있으며, 이는 예시적일 뿐, 본 발명이 이에 제한 되는 것은 아니다.Such computer readable storage media 300 may include, for example, non-volatile memory devices such as RAM, ROM, EEPROM and flash memory, CD-ROMs, DVD ROMs, hard disks, Optical or holographic media, a magnetic tape, a solid state disk device (SSD), and the present invention is not limited thereto.

전술한 본 발명의 실시예들은, 프로그래밍 및/또는 공학 기술을 이용하여, 소프트웨어, 펌웨어, 하드웨어, 제조물 또는, 예를 들면, 클라우딩 컴퓨터 환경과 같은 이들이 조합된 것을 생산하기 위하여, 상기 방법, 시스템 또는 저장 미디어의 형태로 실행될 수 있으며, 상기 제조물은 컴퓨터 프로그램, 반송파, 또는 미디어를 모두 포함할 수 있다.
The above-described embodiments of the present invention may be implemented as a method, system or system for producing software, firmware, hardware, products or combinations thereof, such as, for example, a cloud computing environment, using programming and / Or storage media, and the article of manufacture may comprise a computer program, a carrier wave, or a media.

도 4는 본 발명의 일 실시예에 따른 모니터링 시스템(400)의 개략적인 구성도이다.4 is a schematic block diagram of a monitoring system 400 according to an embodiment of the present invention.

도 4를 참조하면, 모니터링 시스템(400)은 반도체 소자의 제조 장치(40)에 장착되어 있는 하나 이상의 센서부(41), 하나 이상의 센서들(41a, 41b)에 의해 상기 반복적인 공정들 중 정상적으로 수행된 공정으로부터 상기 제 1 중간 신호를 수신하여 상기 기준 패턴을 정의하고, 상기 동일 후 공정에서, 상기 하나 이상의 센서들에 의해 실시간으로 상기 제 2 중간 신호를 수신하여 상기 피분석 패턴을 생성하는 패턴 생성부(42), 및 상기 기준 패턴과 상기 피분석 패턴을 비교하여, 상기 동일 후 공정의 이상 유무를 판정하는 제어부(43)를 포함할 수 있다. 센서부(41), 패턴 생성부(42)와 제어부(43)는 네트워크(46)로 연결되어 있다. 도 4에서는, 네트워크(46)가 유선 네트워크인 경우이다. 그러나, 이는 예시적이며, 네트워크(46)는 근거리 유무선통신망, 원거리 유무선통신망, 인터넷망, 및 이동통신망 중 어느 하나 또는 2 이상이 결합된 것일 수 있으며, 상기 망에는 당해 기술 분야에서 잘 알려진 바와 같이 허브, 게이트 웨이 및 라우터와 같은 중계 장치들이 존재할 수 있다.4, the monitoring system 400 may include one or more sensors 41, one or more sensors 41a, 41b mounted on the semiconductor device manufacturing apparatus 40, A pattern for receiving the first intermediate signal from the performed process to define the reference pattern and receiving the second intermediate signal in real time by the one or more sensors in the same post process to generate the analyzed pattern And a control unit 43 for comparing the reference pattern with the analyzed pattern to determine whether there is an abnormality in the same after-process. The sensor unit 41, the pattern generating unit 42, and the control unit 43 are connected to each other via a network 46. 4, the network 46 is a wired network. However, this is exemplary and the network 46 may be a combination of one or more of a local wired / wireless communication network, a wired / wireless communication network, an internet network, and a mobile communication network, There may be relay devices such as hubs, gateways, and routers.

제어부(43)에는 공정의 이상 유무를 판정하는 기능 외에 판정 결과를 표시하는 출력부(44) 및 사용자로부터 공정에 대한 조치 정보를 입력 받는 입력부(45)를 포함 할 수도 있다. 출력부(44)는 컴퓨터의 모니터와 같은 화면 표시 장치, 휴대 단말 장치, 경고등 장치 및 경고음 장치 중 하나 또는 2 이상일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
The control unit 43 may include an output unit 44 for displaying the determination result in addition to the function for determining the abnormality of the process and an input unit 45 for receiving the action information for the process from the user. The output unit 44 may be one or more of a screen display device such as a computer monitor, a portable terminal device, a warning light device, and a warning sound device, but the present invention is not limited thereto.

이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of.

Claims (24)

반도체 소자의 제조 장치의 반복적인 공정들의 진행 모니터링 방법에 있어서,
상기 제조 장치에 장착되어 있는 하나 이상의 센서들에 의해 상기 반복적인 공정들 중 정상적으로 수행된 기준 공정으로부터 제 1 중간 신호를 수신하여 기준 패턴을 정의하는 단계;
상기 기준 공정 이후의 동일 후 공정으로부터, 상기 하나 이상의 센서에 의해 실시간으로 제 2 중간 신호를 수신하여 피분석 패턴을 정의하는 단계; 및
상기 기준 패턴과 상기 피분석 패턴을 패턴 인식에 의해 비교하여, 상기 동일 후 공정의 이상 유무를 판정하는 단계를 포함하는 공정 진행 모니터링 방법.
A method for monitoring progress of repetitive processes of a semiconductor device manufacturing apparatus,
Defining a reference pattern by receiving a first intermediate signal from a reference process performed normally among the repetitive processes by one or more sensors mounted on the manufacturing apparatus;
Receiving a second intermediate signal from the same post process after the reference process in real time by the one or more sensors to define a pattern to be analyzed; And
And comparing the reference pattern and the analyzed pattern by pattern recognition to determine whether or not there is an abnormality in the same after-process.
제 1 항에 있어서,
상기 공정 이상 유무를 판정하는 단계는, 상기 패턴 인식에 의해 상기 피분석 패턴이 상기 기준 패턴과 동일한 패턴으로 인식되는 경우에는, 상기 동일 후 공정은 정상적으로 수행된 것으로 판정되고, 상기 피분석 패턴이 상기 기준 패턴과 다른 패턴으로 인식되는 경우에는, 상기 동일 후 공정은 비정상적으로 수행된 것으로 판정되는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the step of determining whether or not the process abnormality is determined includes the steps of: when the pattern to be analyzed is recognized as the same pattern as the reference pattern by the pattern recognition, it is determined that the after- And if it is recognized as a pattern different from the reference pattern, it is determined that the same after-process has been performed abnormally.
제 2 항에 있어서,
상기 동일 후 공정이 비정상적으로 수행된 것으로 판정되는 경우, 공정을 중단 또는 사용자에게 공정의 중단 시점 및/또는 공정의 중단 원인에 대해서 전달하는 경고음, 경고등 및 경고 화면 중 어느 하나 또는 2 이상의 조합에 의해 공정 중단이 표시되는 단계를 더 포함하는 공정 진행 모니터링 방법.
3. The method of claim 2,
If it is determined that the post-same process has been performed abnormally, the process may be stopped or a combination of at least one of a warning sound, a warning light, and a warning screen for notifying the user of the process stop time and / Wherein the process interruption is indicated.
제 1 항에 있어서,
상기 피분석 패턴이 상기 기준 패턴과 다른 패턴으로 인식되는 경우 상기 동일 후 공정에 대해 공정 적합성 여부가 판정되는 단계를 더 포함하는 공정 진행 모니터링 방법.
The method according to claim 1,
And if the analyzed pattern is recognized as a pattern different from the reference pattern, whether or not process conformity is determined for the same post-process.
제 4 항에 있어서,
상기 공정 적합성 여부가 판정되는 단계에서 상기 동일 후 공정이 적합한 것으로 판정될 경우, 상기 피분석 패턴을 상기 기준 패턴에 포함시키는 학습 단계를 진행하여 상기 기준 패턴을 갱신하고, 적합하지 않은 공정으로 판정될 경우 해당 공정은 종료되는 단계를 더 포함하는 공정 진행 모니터링 방법.
5. The method of claim 4,
If it is determined that the post-identical process is appropriate at the step of determining whether or not the process conformity is determined, the learning process is performed to include the analyzed pattern in the reference pattern to update the reference pattern, And if so, the process is terminated.
제 5 항에 있어서,
상기 학습 단계는 상기 기준 패턴의 구성 요소를 갱신하여 템플릿 정합법, 통계적 접근법, 구조적 접근법, 및 신경망 접근법 중 어느 하나 또는 2 이상의 조합에 의한 패턴 인식 접근법에 따라서 수행되는 공정 진행 모니터링 방법.
6. The method of claim 5,
Wherein the learning step is performed according to a pattern recognition approach by updating one or more components of the reference pattern and combining the template matching method, the statistical approach, the structural approach, and the neural network approach.
제 1 항에 있어서,
상기 하나 이상의 센서는 복수 개이고, 상기 제 1 중간 신호 및 상기 제 2 중간 신호는 복수 개의 센서들로부터 각각 수신된 개별 신호들 사이의 산술적 연산, 미분, 적분, 스케일링 및 가중치 중 어느 하나 또는 2 이상의 조합에 의해 연산된 신호, 또는 연산되지 않은 개별 신호들로 정의되는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the at least one sensor is a plurality of sensors and wherein the first intermediate signal and the second intermediate signal are selected from the group consisting of any one or a combination of two or more of arithmetic operation, differentiation, integration, scaling, A signal computed by the computation unit, or individual signals not computed.
제 1 항에 있어서,
상기 제 1 중간 신호 및 상기 제 2 중간 신호는 상기 하나 이상의 센서로부터 수신된 개별 신호들이 디지털 신호로 변환되어 푸리에 변환 또는 순차 확률비 테스트와 같은 통계적 방법들을 통해 정의 되는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the first intermediate signal and the second intermediate signal are individual signals received from the one or more sensors are converted into digital signals and defined through statistical methods such as Fourier transform or sequential probability test.
제 1 항에 있어서,
상기 하나 이상의 센서들로부터 수신된 신호는 디지털 신호 또는 아날로그 신호인 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the signal received from the one or more sensors is a digital signal or an analog signal.
제 1 항에 있어서,
상기 하나 이상의 센서는 수정 진동자 저울 (quartz crystal microbalance, QCM), 정전 프로브 (Langmuir probe), 자기 센서 (magnetic probe), 광 센서, 진동 센서, 온도 센서, 압력 센서, 가스 센서, 음향 센서, 분광 분석기(spectroscopy) 및 이온종 질량 분석기(mass spectrometer) 중 어느 하나 또는 두개 이상을 포함하는 것을 특징으로 하는 공정 진행 모니터링 방법.
The method according to claim 1,
The at least one sensor may be a quartz crystal microbalance (QCM), a Langmuir probe, a magnetic probe, an optical sensor, a vibration sensor, a temperature sensor, a pressure sensor, a gas sensor, a mass spectrometer, a spectroscopy, and an ion species mass spectrometer.
제 1 항에 있어서,
상기 제 1 중간 신호의 개시점과 종결점은 상기 반도체 제조 설비의 정상 진행된 공정의 시작 시점과 완료시점, 또는 공정 진행 중 특정 구간인 것을 특징으로 하는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the starting point and the ending point of the first intermediate signal are a starting point and a finishing point of a normally proceeding process of the semiconductor manufacturing facility, or a specific period of a process progress.
제 1 항에 있어서,
상기 기준 패턴 및 상기 피분석 패턴은 각각 상기 제 1 중간 신호 및 상기 제 2 중간 신호로부터 시간, 위치, 빈도, 진폭, 진동수, 변곡점, 극대값, 극소값, 미분값(또는, 기울기), 평균값, 분산값, 적분값, 실수부, 허수부, 최고점, 최저점, 신호의 2차 미분의 절대값들의 최대값, 최소값 및 평균 중 어느 하나 또는 2 이상의 정보를 구성요소로 정의되는 공정 진행 모니터링 방법.
The method according to claim 1,
The reference pattern and the pattern to be analyzed are time, position, frequency, amplitude, frequency, inflection point, maximum value, minimum value, differential value (or slope), average value, variance value Wherein at least one of a maximum value, a minimum value and an average of absolute values of an integral value, a real part, an imaginary part, a peak, a minimum point, and an absolute value of a second derivative of a signal is defined as a component.
제 1 항에 있어서,
상기 기준 패턴은 한계 오차 범위에 관한 정보를 포함하는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the reference pattern includes information about a marginal error range.
제 1 항에 있어서,
상기 기준 패턴은 상기 기준 공정의 개시점으로부터 종결점까지의 상기 신호의 전체 또는 일부인 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the reference pattern is all or part of the signal from the start point to the end point of the reference process.
제 1 항에 있어서,
상기 기준 패턴 및 상기 피분석 패턴은 이산적 형태를 포함하는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the reference pattern and the analyzed pattern include a discrete form.
제 1 항에 있어서,
상기 기준 패턴 및 상기 피분석 패턴은 반복적인 파형을 포함하는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the reference pattern and the analyzed pattern include repetitive waveforms.
제 1 항에 있어서,
상기 기준 패턴 및 상기 피분석 패턴은 표(table)의 형태 또는 행렬(matrix) 형태를 포함하는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the reference pattern and the analyzed pattern include a form of a table or a matrix.
제 1 항에 있어서,
상기 동일 후 공정의 이상 유무를 판정하는 단계는, 상기 기준 패턴과 상기 피분석 패턴을 템플릿 정합법, 통계적 접근법, 구조적 접근법, 및 신경망 접근법 중 어느 하나 또는 2 이상의 조합에 따른 패턴 인식의 접근법에 의해 수행되는 공정 진행 모니터링 방법.
The method according to claim 1,
The step of determining whether or not an abnormality of the same post process is determined may be determined by a pattern recognition approach according to any one or two or more combinations of the template pattern matching method, the statistical approach, the structural approach, and the neural network approach A method of monitoring the progress of a process being performed.
제 1 항에 있어서,
상기 동일 후 공정의 이상 유무를 판정하는 단계는, 상기 피분석 패턴과 상기 기준 패턴이 일대일 비교, 다대일 비교 및 다대다로 비교되는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the step of determining whether there is an abnormality in the same post-process includes comparing the analyzed pattern and the reference pattern by one-to-one comparison, by-one comparison, and by many-to-many comparison.
제 1 항에 있어서,
상기 이상 유무를 판정하는 단계는, 상기 피분석 패턴의 실시간 추이가 상기 기준 패턴을 따르는지 여부를 기준으로 수행되는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the step of determining whether or not the abnormality is present is performed based on whether a real-time trend of the analyzed pattern follows the reference pattern.
제 1 항에 있어서,
상기 이상 유무를 판정하는 단계는, 복수 개의 기준 패턴들의 시간 간격을 연속적으로 또는 비연속적으로 설정하고, 상기 피분석 패턴의 실시간 추이가 상기 기준 패턴을 따르는지 여부를 기준으로 비교되는 공정 진행 모니터링 방법.
The method according to claim 1,
Wherein the step of determining whether or not the abnormality is present comprises the steps of setting a time interval of a plurality of reference patterns consecutively or discontinuously and comparing based on whether or not a real time trend of the analyzed pattern follows the reference pattern .
반도체 소자의 제조 장치의 모니터링 방법을 수행하는 컴퓨터 프로그램 코드들을 저장하는 컴퓨터 판독 가능 저장 매체로서,
상기 모니터링 방법은,
상기 제조 장치에 장착되어 있는 하나 이상의 센서들에 의해, 상기 반도체 소자 제조 장치의 반복적인 공정들 중 정상적으로 수행된 기준 공정으로부터 제 1 신호를 수신하여 기준 패턴을 정의 하는 단계;
상기 기준 공정 이후의 동일 후 공정으로부터, 상기 하나 이상의 센서에 의해 실시간으로 제 2 신호를 수신하여 피분석 패턴을 생성하는 단계; 및
상기 기준 패턴과 상기 피분석 패턴을 패턴 인식에 의해 비교하여, 상기 동일 후 공정의 이상 유무를 판정하는 단계를 포함하는 컴퓨터 판독 가능 저장 매체.
A computer readable storage medium storing computer program code for performing a method of monitoring a manufacturing device of a semiconductor device,
The monitoring method includes:
Receiving a first signal from a reference process performed normally among repetitive processes of the semiconductor device manufacturing apparatus by one or more sensors mounted on the manufacturing apparatus to define a reference pattern;
Receiving a second signal in real time from the same post process after the reference process by the at least one sensor to generate a analyzed pattern; And
And comparing the reference pattern with the analyzed pattern by pattern recognition to determine whether or not there is an abnormality in the after-the-same process.
제 22 항에 있어서,
상기 동일 후 공정의 피분석 패턴이 상기 기준 패턴과 동일하지 않지만, 상기 동일 후 공정이 적합한 것으로 판정될 경우, 상기 피분석 패턴을 상기 기준 패턴에 포함시키는 학습 단계를 진행하여 상기 기준 패턴을 갱신하고, 적합하지 않은 공정으로 판정될 경우 해당 공정은 종료되는 단계를 포함하는 컴퓨터 판독 가능 저장 매체.
23. The method of claim 22,
If it is determined that the analyzed pattern of the same post-process is not the same as the reference pattern but the post-process is appropriate, the learning step of including the analyzed pattern in the reference pattern is performed to update the reference pattern And terminating the process if it is determined that the process is not suitable.
반도체 소자의 제조 장치에 장착된 하나 이상의 센서부;
상기 하나 이상의 센서들에 의해, 상기 반도체 소자의 제조 장치의 반복적인 공정들 중 정상적으로 수행된 기준 공정으로부터 제 1 신호를 수신하여 기준 패턴을 정의하는 제 1 패턴 생성부;
상기 기준 공정 이후의 동일 후 공정으로부터 상기 하나 이상의 센서들에 의해 실시간으로 제 2 신호를 수신하여 피분석 패턴을 생성하는 제 2 패턴 생성부; 및
상기 기준 패턴과 상기 피분석 패턴을 패턴 인식에 의해 비교하여, 상기 동일 후 공정의 이상 유무를 판정하는 단계를 포함하는 반도체 장치의 제조 설비의 공정 모니터링 시스템.
At least one sensor unit mounted on a semiconductor device manufacturing apparatus;
A first pattern generator for receiving a first signal from a reference process normally performed during repetitive processes of the apparatus for manufacturing a semiconductor device by the one or more sensors to define a reference pattern;
A second pattern generator for receiving a second signal in real time by the one or more sensors from the same post process after the reference process and generating an analysis pattern; And
And comparing the reference pattern with the analyzed pattern by pattern recognition to determine whether or not there is an abnormality in the same after-process.
KR1020140104469A 2014-08-12 2014-08-12 Method of monitoring process performed by fabrication apparatus of semiconductor device and monitoring system using the same KR101735158B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140104469A KR101735158B1 (en) 2014-08-12 2014-08-12 Method of monitoring process performed by fabrication apparatus of semiconductor device and monitoring system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140104469A KR101735158B1 (en) 2014-08-12 2014-08-12 Method of monitoring process performed by fabrication apparatus of semiconductor device and monitoring system using the same

Publications (2)

Publication Number Publication Date
KR20160019749A true KR20160019749A (en) 2016-02-22
KR101735158B1 KR101735158B1 (en) 2017-05-12

Family

ID=55445429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140104469A KR101735158B1 (en) 2014-08-12 2014-08-12 Method of monitoring process performed by fabrication apparatus of semiconductor device and monitoring system using the same

Country Status (1)

Country Link
KR (1) KR101735158B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101893952B1 (en) * 2017-06-30 2018-08-31 울산과학기술원 Device for detecting degradation

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101996489B1 (en) * 2017-12-28 2019-07-04 한국외국어대학교 연구산학협력단 Working error detecting apparatus for automatic manufacturing line
US20230376373A1 (en) * 2022-05-19 2023-11-23 Applied Materials, Inc. Guardbands in substrate processing systems

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363333B1 (en) * 2000-12-04 2002-12-05 삼성전자 주식회사 Apparatus for monitoring parameters of a high voltage chamber of a semiconductor wafe processing system
KR100476460B1 (en) 2001-11-05 2005-03-17 주성엔지니어링(주) Plasma prcess chamber monitoring method and system used therefor
KR100891376B1 (en) 2007-03-21 2009-04-02 차동호 Combined sensor for detecting fault in a plasma process chamber incorporated with self plasma chamber

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101893952B1 (en) * 2017-06-30 2018-08-31 울산과학기술원 Device for detecting degradation

Also Published As

Publication number Publication date
KR101735158B1 (en) 2017-05-12

Similar Documents

Publication Publication Date Title
US10627788B2 (en) Retrieval apparatus and retrieval method for semiconductor device processing
CN101542280B (en) Transforming metrology data from a semiconductor treatment system using multivariate analysis
TWI672599B (en) Search apparatus and search method
US8437870B2 (en) System and method for implementing a virtual metrology advanced process control platform
US7580767B2 (en) Methods of and apparatuses for maintenance, diagnosis, and optimization of processes
Hirai et al. Adaptive virtual metrology design for semiconductor dry etching process through locally weighted partial least squares
US7809450B2 (en) Self-correcting multivariate analysis for use in monitoring dynamic parameters in process environments
KR20180074574A (en) Method of feature exaction from time-series of spectra to control endpoint of process
JP7408653B2 (en) Automatic analysis of unsteady mechanical performance
US11112775B2 (en) System and method of determining processing condition
US11126172B2 (en) Methods and systems for applying run-to-run control and virtual metrology to reduce equipment recovery time
KR20130089562A (en) Novel design of tool function to improve fab process in semiconductor manufacturing
KR101735158B1 (en) Method of monitoring process performed by fabrication apparatus of semiconductor device and monitoring system using the same
Kim et al. Use of plasma information in machine-learning-based fault detection and classification for advanced equipment control
KR101801023B1 (en) Advanced process control method for semiconductor process using virtual metrology
US20240096713A1 (en) Machine-learning in multi-step semiconductor fabrication processes
Susto et al. An information-theory and virtual metrology-based approach to run-to-run semiconductor manufacturing control
KR101094598B1 (en) Appartus and method for mornitoring plasma chamber
KR102373933B1 (en) Diagnostic system for diagnosing semiconductor processing equipment and control method thereof
Abdullah et al. In-situ particle monitor using virtual metrology system for measuring particle contamination during plasma etching process
KR101137318B1 (en) System and method for dignosis of semiconduct manufacturing apparatus
TWI647770B (en) Yield rate determination method for wafer and method for multiple variable detection of wafer acceptance test
JP2020025116A (en) Search device and search method
US11585764B1 (en) Multi-level RF pulse monitoring and RF pulsing parameter optimization at a manufacturing system
Lynn et al. Real-time virtual metrology and control of etch rate in an industrial plasma chamber

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant