KR20160006989A - 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 - Google Patents

데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20160006989A
KR20160006989A KR1020140086798A KR20140086798A KR20160006989A KR 20160006989 A KR20160006989 A KR 20160006989A KR 1020140086798 A KR1020140086798 A KR 1020140086798A KR 20140086798 A KR20140086798 A KR 20140086798A KR 20160006989 A KR20160006989 A KR 20160006989A
Authority
KR
South Korea
Prior art keywords
mapping
data storage
storage device
memory
memory area
Prior art date
Application number
KR1020140086798A
Other languages
English (en)
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140086798A priority Critical patent/KR20160006989A/ko
Publication of KR20160006989A publication Critical patent/KR20160006989A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

데이터 저장 장치는 데이터를 저장하는 불휘발성 메모리 장치 및 파워 온 신호 또는 파워 오프 신호 중 적어도 하나에 응답하여 상기 불휘발성 메모리 장치 내의 적어도 일부의 메모리 영역에 대한 맵핑 파괴 동작을 수행하도록 구성된 컨트롤러를 포함한다.

Description

데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템{DATA STORAGE DEVICE AND DATA PROCESSING SYSTEM INCLUDING THE SAME}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치를 포함하는 데이터 저장 장치에 관한 것이다.
반도체 장치, 그 중에서도 반도체 메모리 장치는 데이터를 저장하는 용도로 사용될 수 있다. 메모리 장치는 그 타입을 크게 불휘발성과 휘발성으로 구분할 수 있다.
불휘발성 메모리 장치에 저장된 데이터는 전원이 인가되지 않더라도 소실되지 않고 유지될 수 있다. 불휘발성 메모리 장치는 낸드 플래시(NAND Flash) 또는 노어 플래시(NOR Flash)와 같은 플래시 메모리 장치, FeRAM(ferroelectrics Random Access Memory), PCRAM(Phase-Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 ReRAM(Resistive Random Access Memory) 등을 포함할 수 있다.
휘발성 메모리 장치에 저장된 데이터는 전원이 인가되지 않는 경우 유지되지 않고 소실될 수 있다. 휘발성 메모리 장치는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory) 등을 포함할 수 있다. 휘발성 메모리 장치는 비교적 빠른 처리 속도에 기반하여, 데이터 처리 시스템에서 일반적으로 버퍼 메모리 장치, 캐시 메모리 장치, 동작 메모리 장치 등의 용도로 사용될 수 있다.
본 발명의 실시 예는 불휘발성 메모리 장치를 포함하고 맵핑 파괴 동작을 수행하는 데이터 저장 장치를 제공하는 데 있다.
실시 예에 따른 데이터 저장 장치는 데이터를 저장하는 불휘발성 메모리 장치 및 파워 온 신호 또는 파워 오프 신호 중 적어도 하나에 응답하여 상기 불휘발성 메모리 장치 내의 적어도 일부의 메모리 영역에 대한 맵핑 파괴 동작을 수행하도록 구성된 컨트롤러를 포함할 수 있다.
실시 예에 따른 데이터 저장 장치의 동작 방법은 불휘발성 메모리 장치에 포함된 적어도 일부의 메모리 영역에 대해 맵핑 파괴 동작을 수행하는 단계, 불휘발성 메모리 장치에 대해 노멀 동작을 수행하는 단계 및 불휘발성 메모리 장치에 대해 가비지 컬렉션을 수행하는 단계를 포함하되, 상기 맵핑 파괴 동작을 통해 상기 적어도 일부의 메모리 영역에 포함된 유효 메모리 영역이 무효 메모리 영역으로 변경될 수 있다.
실시 예에 따른 데이터 처리 시스템은 리드 요청을 제공하도록 구성된 중앙 처리 장치, 불휘발성 메모리 장치를 포함하고, 상기 리드 요청에 대해 캐시 히트로 결정되는 경우 상기 리드 요청에 대응하는 데이터를 리드하도록 구성된 제1 데이터 저장 장치 및 상리 리드 요청에 대해 캐시 미스로 결정되는 경우 상기 리드 요청에 대응하는 데이터를 리드하도록 구성된 제2 데이터 저장 장치를 포함하되, 상기 제1 데이터 저장 장치는 상기 불휘발성 메모리 장치 내의 적어도 일부의 메모리 영역에 대한 맵핑 파괴 동작을 수행할 수 있다.
실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치를 포함하고 맵핑 파괴 동작을 수행할 수 있다.
도1은 실시 예에 따른 데이터 처리 시스템을 예시적으로 도시한 블록도,
도2는 도1에 도시된 캐시 데이터 저장 장치를 예시적으로 도시한 블록도,
도3은 도2에 도시된 캐시 데이터 저장 장치가 맵핑 동작을 수행하는 방법을 설명하기 위한 도면,
도4는 도2에 도시된 캐시 데이터 저장 장치가 맵핑 파괴 동작을 수행하는 방법을 예시적으로 설명하기 위한 도면,
도5는 도2에 도시된 캐시 데이터 저장 장치가 가비지 컬렉션 동작을 수행하는 방법을 예시적으로 설명하기 위한 도면,
도6 내지 도8은 도2에 도시된 캐시 데이터 저장 장치가 가비지 컬렉션 동작을 수행하는 다른 방법을 예시적으로 설명하기 위한 도면,
도9는 도2에 도시된 캐시 데이터 저장 장치의 동작 방법을 예시적으로 설명하기 위한 순서도,
도10은 도2에 도시된 캐시 데이터 저장 장치의 다른 동작 방법을 예시적으로 설명하기 위한 순서도,
도11은 도2에 도시된 캐시 데이터 저장 장치의 다른 동작 방법을 예시적으로 설명하기 위한 순서도,
도12는 도2에 도시된 캐시 데이터 저장 장치의 다른 동작 방법을 예시적으로 설명하기 위한 순서도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도1은 실시 예에 따른 데이터 처리 시스템(10)을 예시적으로 도시한 블록도이다.
데이터 처리 시스템(10)은 시스템 버스(50)에 전기적으로 연결되는 메인 프로세서(100), 동작 메모리(200), 메인 데이터 저장 장치(300) 및 캐시 데이터 저장 장치(400)를 포함할 수 있다.
메인 프로세서(100)는 미리 설정된 프로그램에 따라 데이터 처리 시스템(10)의 제반 동작을 제어할 수 있다. 메인 프로세서(100)는 데이터를 처리하기 위한 라이트 요청 또는 리드 요청 등을 생성하고 메인 데이터 저장 장치(300) 및 캐시 데이터 저장 장치(400)로 제공할 수 있다.
동작 메모리(200)는 메인 프로세서(100)의 메인 메모리 또는 버퍼 메모리로서 기능할 수 있다. 동작 메모리(200)는, 예를 들어, RAM(Random Access Memory)과 같은 휘발성 메모리 장치로 구성될 수 있다.
메인 데이터 저장 장치(300)는 데이터 처리 시스템(10)에서 처리되는 제반 데이터를 저장할 수 있다. 메인 데이터 저장 장치(300)는 메인 프로세서(100)가 데이터 처리 시스템(10)을 제어하기 위해 구동하는 프로그램뿐만 아니라 프로그램을 구동하는데 필요한 프로그램 데이터 및 유저 데이터 등을 저장할 수 있다. 메인 데이터 저장 장치(300)는 전원이 유지되지 않아도 저장된 데이터를 유지할 수 있는 불휘발성 메모리 장치(420)를 포함할 수 있다.
캐시 데이터 저장 장치(400)는 메인 프로세서(100)의 캐시 메모리 장치로서 기능할 수 있다. 예를 들어, 캐시 데이터 저장 장치(400)는 메인 데이터 저장 장치(300)보다 고속으로 동작할 수 있고, 메인 데이터 저장 장치(300)에 저장된 데이터의 일부를 저장할 수 있다. 캐시 데이터 저장 장치(400)가 메인 프로세서(100)로부터 요청되는 데이터를 보유하는 경우, 즉, 캐시 히트인 경우, 캐시 데이터 저장 장치(400)는 메인 프로세서(100)로 해당 데이터를 신속하게 제공함으로써 데이터 처리 시스템(10)을 고속화할 수 있다. 캐시 데이터 저장 장치(400)가 메인 프로세서(100)로부터 요청되는 데이터를 보유하지 않는 경우, 즉, 캐시 미스인 경우, 메인 데이터 저장 장치(300)가 해당 데이터를 메인 프로세서(100)로 제공할 것이다. 캐시 데이터 저장 장치(400)는 전원이 유지되지 않아도 저장된 데이터를 유지할 수 있는 불휘발성 메모리 장치(420)를 포함할 수 있다.
캐시 데이터 저장 장치(400)는 불휘발성 메모리 장치(420)에 대한 맵핑 파괴 동작을 수행할 수 있다. 맵핑 파괴 동작은 논리 어드레스, 즉, 메인 프로세서(100)가 인식하는 어드레스와 물리 어드레스, 즉, 불휘발성 메모리 장치(420)의 물리적인 메모리 영역들 각각에 실제로 할당된 어드레스 사이의 맵핑 관계를 파괴하기 위한 동작일 수 있다. 맵핑 파괴 동작은 불휘발성 메모리 장치(420) 내부의 메모리 영역에 포함된 유효 메모리 영역을 무효 메모리 영역으로 변경하기 위한 동작일 수 있다. 맵핑 파괴 동작은 불휘발성 메모리 장치(420)의 유효 메모리 영역 비율을 감소시키기 위한 동작일 수 있다. 맵핑 파괴 동작은 논리 어드레스와 물리 어드레스 사이의 맵핑 관계에 대한 정보인 맵핑 정보를 제거하기 위한 동작일 수 있다.
캐시 데이터 저장 장치(400)는, 예를 들어, 파워 온 신호 또는 파워 오프 신호 중 적어도 하나에 응답하여 맵핑 파괴 동작을 수행할 수 있다. 캐시 데이터 저장 장치(400)는 불휘발성 메모리 장치(420)의 적어도 일부의 메모리 영역에 대하여 맵핑 파괴 동작을 수행할 수 있다. 캐시 데이터 저장 장치(400)는 적어도 일부의 메모리 영역에 대한 유효 메모리 영역, 무효 메모리 영역 및 소거 메모리 영역 중 적어도 하나의 비율에 근거하여 맵핑 파괴 동작이 수행될 적어도 일부의 메모리 영역을 선정할 수 있다. 캐시 데이터 저장 장치(400)는 LRU(Least Recently Used) 정책, LFU(least Frequently Used) 정책, FIFO(First in First Out) 정책과 같은 교체 정책에 근거하여 맵핑 파괴 동작이 수행될 적어도 일부의 메모리 영역을 선정할 수 있다.
캐시 데이터 저장 장치(400)는 캐시 메모리로서의 그 기능 상 저장된 데이터를 반드시 유지할 필요는 없으므로, 맵핑 파괴 동작을 통해서 동작 효율, 예를 들어, 가비지 컬렉션 동작 효율을 향상시킬 수 있다.
도2는 도1에 도시된 캐시 데이터 저장 장치(400)를 예시적으로 도시한 블록도이다.
캐시 데이터 저장 장치(400)는 컨트롤러(410) 및 불휘발성 메모리 장치(420)를 포함할 수 있다.
컨트롤러(410)는 메인 프로세서(100)의 요청에 응답하여 캐시 데이터 저장 장치(400)의 제반 동작을 제어할 수 있다. 컨트롤러(410)는 캐시 데이터 저장 장치(400)의 동작을 제어하기 위해 내부 메모리(411) 상에서 펌웨어를 구동할 수 있다.
내부 메모리(411)는 컨트롤러(410)의 동작 메모리(200)로서 동작할 수 있다. 내부 메모리(411)는 캐시 데이터 저장 장치(400)의 동작 개시 시 불휘발성 메모리 장치(420)로부터 로드된 컨트롤러(410)의 동작에 필요한 각종 프로그램 데이터를 저장할 수 있다. 예를 들어, 내부 메모리(411)는 컨트롤러(410)의 맵핑 동작, 즉, 메인 프로세서(100)로부터 제공된 논리 어드레스와 불휘발성 메모리 장치(420)의 물리 어드레스를 맵핑시키는 동작에 필요한 맵핑 정보(412)를 저장할 수 있다. 맵핑 정보(412)는 맵핑 테이블로서 불휘발성 메모리 장치(420)에 저장될 수 있고, 캐시 데이터 저장 장치(400)의 동작 개시 시 내부 메모리(411)로 로드될 수 있다.
불휘발성 메모리 장치(420)는 메모리 셀 어레이(421), 로우 디코더(422), 컬럼 디코더(423), 데이터 입출력부(424), 인터페이스부(425) 및 제어 로직(426)을 포함할 수 있다.
메모리 셀 어레이(421)는 데이터를 저장할 수 있는 복수의 메모리 셀들을 포함할 수 있다. 메모리 셀들 각각은 워드 라인들(WL)과 비트 라인들(BL)이 교차하는 영역에 배치될 수 있다. 메모리 셀들 각각은 대응하는 워드 라인 및 비트 라인이 구동됨으로써 액세스될 수 있다.
메모리 셀 어레이(421)는 다양한 단위의 메모리 영역들로 구성될 수 있다. 예를 들어, 메모리 셀 어레이(421)는 복수의 메모리 블록들로 구성될 수 있고, 메모리 블록들 각각은 복수의 페이지들로 구성될 수 있다. 불휘발성 메모리 장치(420)가 플래시 메모리 장치인 경우, 메모리 블록은 소거 동작의 수행 단위일 수 있고, 페이지는 라이트 동작 또는 리드 동작의 수행 단위일 수 있다. 메모리 블록들 또는 페이지들은 각각에 대응하는 물리 어드레스들이 할당될 수 있고, 논리 어드레스와 물리 어드레스 간의 맵핑 관계는 다양한 메모리 영역의 단위로 형성될 수 있다. 예를 들어, 맵핑 관계는 메모리 블록 단위로 형성되거나, 페이지 단위로 형성되거나, 또는 블록 단위 및 페이지 단위의 혼합으로 형성될 수 있다.
로우 디코더(422)는 로우 어드레스를 제공받고 디코딩할 수 있다. 로우 디코더(422)는 디코딩 결과에 따라 워드 라인들(WL)이 선택적으로 구동되도록 제어할 수 있다.
컬럼 디코더(423)는 컬럼 어드레스를 제공받고 디코딩할 수 있다. 컬럼 디코더(423)는 디코딩 결과에 따라 비트 라인들(BL)이 선택적으로 구동되도록 제어할 수 있다.
데이터 입출력부(424)는 라이트될 데이터를 비트 라인들(BL)을 통해 메모리 셀 어레이(421)로 전달할 수 있다. 데이터 입출력부(424)는 메모리 셀 어레이(421)로부터 비트 라인들(BL)을 통해 리드된 데이터를 인터페이스부(425)로 전달할 수 있다.
인터페이스부(425)는 컨트롤러(410)와 각종 제어 신호들 및 데이터를 주고 받을 수 있다. 인터페이스부(425)는 입력된 각종 제어 신호들 및 데이터를 불휘발성 메모리 장치(420)의 내부 유닛들로 전달할 수 있다.
제어 로직(426)은 컨트롤러(410)로부터 제공된 커맨드에 응답하여 불휘발성 메모리 장치(420)의 라이트, 리드 및 소거 동작과 같은 제반 동작들을 제어할 수 있다.
도3은 도2에 도시된 캐시 데이터 저장 장치(400)가 맵핑 동작을 수행하는 방법을 설명하기 위한 도면이다. 도3은 맵핑 테이블 및 불휘발성 메모리 장치(420)에 포함된 메모리 영역들을 도시한다.
설명하기에 앞서, 이하에서 메인 프로세서(100)와 캐시 데이터 저장 장치(400) 사이의 맵핑 관계는 페이지 단위로 형성된 것으로 가정한다. 즉, 메인 프로세서(100)가 인식하는 논리 페이지의 논리 어드레스(LA)와 불휘발성 메모리 장치(420)의 실제적인 물리 페이지의 물리 어드레스(PA)가 맵핑될 수 있다.
불휘발성 메모리 장치(420)는 제1 내지 제4 메모리 블록들(B0~B3)을 포함할 수 있다. 설명의 간편화를 위해서, 제1 내지 제4 메모리 블록들(B0~B3) 각각은 5개의 페이지들로 구성되는 것으로 가정한다.
페이지들 각각은 소거 상태 또는 데이터가 저장된 라이트 상태로 존재할 수 있다. 라이트 상태로 존재하는 페이지들은 각각에 할당된 물리 어드레스(PA)가 논리 어드레스(LA)와 맵핑되었는지 여부에 따라서, 유효 상태 또는 무효 상태로 존재할 수 있다. 예를 들어, 물리 어드레스(PA) 100에 대응하는 페이지(P1)는, 물리 어드레스(PA) 100이 논리 어드레스(LA) 0에 맵핑되어 있으므로, 유효 페이지일 수 있다. 반면에, 물리 어드레스(PA) 103에 대응하는 페이지는 물리 어드레스(PA) 103이 어떠한 논리 어드레스(LA)에도 맵핑되지 않았으므로, 무효 페이지일 수 있다. 유효 페이지에 저장된 데이터는 유효이고, 무효 페이지에 저장된 데이터는 무효일 수 있다. 무효 페이지는 그곳에 저장된 데이터가 더 이상 사용되지 않을 것으로 판단되어 논리 어드레스(LA)와의 맵핑 관계가 제거된 상태일 수 있다.
도4는 도2에 도시된 캐시 데이터 저장 장치(400)가 맵핑 파괴 동작을 수행하는 방법을 예시적으로 설명하기 위한 도면이다. 도4는 도3에 도시된 맵핑 테이블 및 맵핑 파괴 동작의 수행 결과로 메모리 영역들에서 변경된 부분이 도시된다.
캐시 데이터 저장 장치(400)는, 예를 들어, 파워 온 신호 또는 파워 오프 신호 중 적어도 하나에 응답하여 맵핑 파괴 동작을 수행할 수 있다. 캐시 데이터 저장 장치(400)는 불휘발성 메모리 장치(420)의 적어도 일부의 메모리 영역에 대하여 맵핑 파괴 동작을 수행할 수 있다.
캐시 데이터 저장 장치(400)는 유효 페이지, 무효 페이지 및 소거 페이지 중 적어도 하나의 비율에 근거하여, 맵핑 파괴 동작이 수행될 적어도 일부의 메모리 영역을 선정할 수 있다. 예를 들어, 캐시 데이터 저장 장치(400)는 유효 페이지의 비율이 가장 높거나 또는 소정 값을 초과하는 메모리 영역에 대해 맵핑 파괴 동작을 수행할 수 있다. 캐시 데이터 저장 장치(400)는 무효 페이지 또는 소거 페이지의 비율이 가장 낮거나 또는 소정 값에 미달하는 메모리 영역에 대해 맵핑 파괴 동작을 수행할 수 있다.
캐시 데이터 저장 장치(400)는, 예를 들어, LRU(Least Recently Used) 정책, LFU(least Frequently Used) 정책, FIFO(First in First Out) 정책과 같은 교체 정책에 근거하여, 맵핑 파괴 동작이 수행될 적어도 일부의 메모리 영역을 선정할 수 있다. 예를 들어, 캐시 데이터 저장 장치(400)는 LRU 정책에 따라서 가장 오랫동안 사용되지 않은 메모리 영역에 대해 맵핑 파괴 동작을 수행할 수 있다. 캐시 데이터 저장 장치(400)는 LFU 정책에 따라서 가장 드물게 사용된 메모리 영역에 대해 맵핑 파괴 동작을 수행할 수 있다. 캐시 데이터 저장 장치(400)는 FIFO 정책에 따라서 가장 먼저 데이터가 저장된 메모리 영역에 대해 맵핑 파괴 동작을 수행할 수 있다.
캐시 데이터 저장 장치(400)는 맵핑 파괴 동작을 통해서, 논리 어드레스, 즉, 메인 프로세서(100)가 인식하는 어드레스와 물리 어드레스, 즉, 불휘발성 메모리 장치(420)의 물리적인 메모리 영역들 각각에 실제로 할당된 어드레스 사이의 맵핑 관계를 파괴할 수 있다. 캐시 데이터 저장 장치(400)는 맵핑 파괴 동작을 통해서, 불휘발성 메모리 장치(420)의 유효 페이지를 무효 페이지로 변경할 수 있다. 캐시 데이터 저장 장치(400)는 맵핑 파괴 동작을 통해서, 불휘발성 메모리 장치(420)의 유효 페이지의 비율을 감소시킬 수 있다. 캐시 데이터 저장 장치(400)는 맵핑 파괴 동작을 통해서, 논리 어드레스와 물리 어드레스 사이의 맵핑 정보를 제거할 수 있다.
도4를 참조하여, 캐시 데이터 저장 장치(400)가 유효 페이지의 비율에 근거하여, 맵핑 파괴 동작이 수행될 적어도 일부의 메모리 영역을 선정하고, 맵핑 파괴 동작을 수행하는 방법이 예시적으로 설명될 것이다. 맵핑 파괴 동작이 수행될 메모리 영역을 선정하는 방법을 제외하면, 상술된 여타의 선정 방법에 따른 맵핑 파괴 동작 수행 방법은 도4를 참조하여 설명될 방법과 실질적으로 유사할 수 있다.
캐시 데이터 저장 장치(400)는 유효 페이지의 비율이 가장 높거나 또는 소정의 값을 초과하는 메모리 블록에 대해 맵핑 파괴 동작을 수행할 수 있다. 구체적으로, 캐시 데이터 저장 장치(400)는 맵핑 테이블을 스캔함으로써 제1 내지 제4 메모리 블록들(B0~B3) 각각의 유효 페이지의 비율을 산출할 수 있다. 캐시 데이터 저장 장치(400)는 산출된 유효 페이지의 비율에 근거하여 맵핑을 파괴할 메모리 블록을 결정할 수 있다.
캐시 데이터 저장 장치(400)는 맵핑 테이블을 스캔한 결과, 제1 내지 제4 메모리 블록들(B0~B3)의 유효 페이지의 비율을 각각 80, 60, 40, 60%으로 산출할 수 있다. 캐시 데이터 저장 장치(400)는 산출 결과에 근거하여 제1 내지 제4 메모리 블록들(B0~B3) 중 제1 메모리 블록(B0)의 유효 페이지의 비율이 가장 높은 것으로 판단할 수 있다. 캐시 데이터 저장 장치(400)는 판단 결과에 따라, 제1 메모리 블록(B0)에 대해 맵핑 파괴 동작을 수행할 수 있다. 그 결과, 제1 메모리 블록(B0)을 구성하는 페이지들에 할당된 물리 어드레스들(PA) 100, 101, 102, 104과 논리 어드레스들(LA) 0, 1, 2, 4 사이의 맵핑 정보는 제거될 수 있다. 제1 메모리 블록(B0)을 구성하는 페이지들은 맵핑 파괴 동작의 수행 결과 유효 페이지 상태에서 무효 페이지 상태로 변경될 것이다.
도5는 도2에 도시된 캐시 데이터 저장 장치(400)가 가비지 컬렉션 동작을 수행하는 방법을 예시적으로 설명하기 위한 도면이다. 캐시 데이터 저장 장치(400)는, 예를 들어, 도4를 참조하여 설명된 맵핑 파괴 동작을 수행한 이후 가비지 컬렉션 동작을 수행할 수 있다.
가비지 컬렉션 동작은 데이터가 라이트될 수 있는 프리 메모리 영역, 즉, 소거 메모리 영역을 확보하기 위해서 수행될 수 있다. 가비지 컬렉션 동작은 소거 동작이 수행될 빅팀 메모리 영역이 유효 메모리 영역을 포함하는 경우 해당 유효 데이터를 다른 프리 메모리 영역으로 카피하고, 빅팀 메모리 영역을 소거함으로써 수행될 수 있다. 가비지 컬렉션 동작의 수행 비용은 유효 데이터에 대한 카피 비용에 비례할 수 있다.
캐시 데이터 저장 장치(400)는 불휘발성 메모리 장치(420)의 전체 메모리 영역에 대해 맵핑 파괴 동작을 수행한 경우, 불휘발성 메모리 장치(420)가 유효 메모리 영역을 더 이상 포함하지 않을 것이므로, 전체 메모리 영역에 대해 소거 동작을 수행함으로써 별도의 카피 동작의 수행 없이 프리 메모리 영역을 확보할 수 있을 것이다.
캐시 데이터 저장 장치(400)는, 도4를 참조하여 설명된 바와 같이, 불휘발성 메모리 장치(420)의 일부 메모리 영역에 대해 맵핑 파괴 동작을 수행한 경우, 맵핑 파괴 동작이 수행된 메모리 영역에 대해 소거 동작을 수행함으로써 별도의 카피 동작의 수행 없이 프리 메모리 블록을 확보할 수 있다.
구체적으로, 캐시 데이터 저장 장치(400)는 가비지 컬렉션 동작 수행 시, 유효 페이지에 대한 카피 비용을 절감하기 위해, 예를 들어, 그리드 정책에 따라 빅팀 메모리 블록을 선정할 수 있다. 다시 말하면, 캐시 데이터 저장 장치(400)는 유효 페이지의 비율이 가장 적은 메모리 블록을 빅팀 메모리 블록으로 선정할 수 있다. 도4를 참조하여 설명된 맵핑 파괴 동작의 수행 결과, 제1 내지 제4 메모리 블록들(B0~B3) 중 제1 메모리 블록(B0)의 유효 메모리 영역 비율이 가장 적기 때문에, 캐시 데이터 저장 장치(400)는 제1 메모리 블록(B0)을 빅팀 메모리 블록으로 선정할 수 있다. 캐시 데이터 저장 장치(400)는, 도5에 도시된 바와 같이, 제1 메모리 블록(B0)에 대해 소거 동작을 수행함으로써, 프리 메모리 블록을 확보할 수 있다.
캐시 데이터 저장 장치(400)는 맵핑 파괴 동작을 통해 유효 메모리 영역의 비율을 감소시켰기 때문에, 절감된 비용으로 가비지 컬렉션 동작을 수행할 수 있다.
도6 내지 도8은 도2에 도시된 캐시 데이터 저장 장치(400)가 가비지 컬렉션 동작을 수행하는 다른 방법을 예시적으로 설명하기 위한 도면이다. 도6 내지 도8을 참조하여 설명될 가비지 컬렉션 동작은 도5를 참조하여 설명된 제1 메모리 블록(B0)에 대한 소거 동작 이후에 수행될 수 있다.
캐시 데이터 저장 장치(400)는 불휘발성 메모리 장치(420)의 일부 메모리 영역에 대해 맵핑 파괴 동작을 수행한 경우, 맵핑 파괴 동작이 수행된 메모리 영역을 이용하여 가비지 컬렉션 동작을 수행할 수 있다.
도6을 참조하면, 캐시 데이터 저장 장치(400)는 제2 및 제3 메모리 블록들(B1~B2)의 유효 페이지들에 저장된 데이터를 제1 메모리 블록(B0)의 페이지들로 카피하고, 카피된 데이터에 대응하는 맵핑 정보를 갱신할 수 있다. 예를 들어, 캐시 데이터 저장 장치(400)는 가비지 컬렉션 동작 수행 전 논리 어드레스(LA) 5에 맵핑된 물리 어드레스(PA) 200에 대응하는 페이지(P2)에 저장된 데이터를 물리 어드레스(PA) 100에 대응하는 페이지(P1)로 카피하고, 논리 어드레스(LA) 5와 물리 어드레스(PA) 100이 맵핑되도록 맵핑 정보를 갱신할 수 있다.
제2 및 제3 메모리 블록들(B1~B2)은, 도7에 도시된 바와 같이, 맵핑 정보가 갱신됨에 따라 더 이상 유효 페이지를 포함하지 않을 것이다.
캐시 데이터 저장 장치(400)는, 도8에 도시된 바와 같이, 더 이상 유효 페이지를 포함하지 않는 제2 및 제3 메모리 블록들(B1~B2)을 소거함으로써 프리 메모리 블록들을 확보할 수 있다.
캐시 데이터 저장 장치(400)는 맵핑 파괴 동작을 통해 유효 메모리 영역의 비율을 감소시켰기 때문에, 절감된 비용으로 가비지 컬렉션 동작을 수행할 수 있다.
도9는 도2에 도시된 캐시 데이터 저장 장치(400)의 동작 방법을 예시적으로 설명하기 위한 순서도이다.
S110 단계에서, 캐시 데이터 저장 장치(400)는 파워 온 신호를 수신할 수 있다.
S120 단계에서, 캐시 데이터 저장 장치(400)는 파워 온 신호에 응답하여 불휘발성 메모리 장치(420) 내의 적어도 일부의 메모리 영역에 대해 맵핑 파괴 동작을 수행할 수 있다. 캐시 데이터 저장 장치(400)는 맵핑 파괴 동작의 수행 결과 불휘발성 메모리 장치(420) 내의 유효 메모리 영역의 비율이 감소된 상태로 동작을 개시할 수 있다.
S130 단계에서, 캐시 데이터 저장 장치(400)는 메인 프로세서(100)의 요청에 응답하여 노멀 동작을 수행할 수 있다. 노멀 동작은 데이터에 대한 라이트 동작 또는 리드 동작을 포함할 수 있다.
S140 단계에서, 캐시 데이터 저장 장치(400)는 가비지 컬렉션 동작을 수행할 수 있다. 캐시 데이터 저장 장치(400)는 맵핑 파괴 동작이 수행된 메모리 영역을 빅팀 메모리 영역으로 선정하고 소거 동작을 수행함으로써 프리 메모리 영역을 확보할 수 있다.
도10은 도2에 도시된 캐시 데이터 저장 장치(400)의 다른 동작 방법을 예시적으로 설명하기 위한 순서도이다. 도10에 도시된 동작 방법은, S220 단계를 제외하면, 도9에 도시된 동작 방법과 실질적으로 유사할 수 있다.
S220 단계에서, 캐시 데이터 저장 장치(400)는 파워 온 신호에 응답하여 적어도 일부의 메모리 영역에 대해 맵핑 파괴 동작 및 소거 동작을 수행할 수 있다. 캐시 데이터 저장 장치(400)는 적어도 일부의 메모리 영역에 대한 맵핑 파괴 동작 및 소거 동작 수행 결과 프리 메모리 영역을 즉시 확보함으로써, 가비지 컬렉션 동작을 더 낮은 빈도로 수행할 수 있다.
도11은 도2에 도시된 캐시 데이터 저장 장치(400)의 다른 동작 방법을 예시적으로 설명하기 위한 순서도이다.
S310 단계에서, 캐시 데이터 저장 장치(400)는 파워 오프 신호를 수신할 수 있다.
S320 단계에서, 캐시 데이터 저장 장치(400)는 파워 오프 신호에 응답하여 불휘발성 메모리 장치(420) 내의 적어도 일부의 메모리 영역에 대해 맵핑 파괴 동작을 수행할 수 있다.
S330 단계에서, 캐시 데이터 저장 장치(400)는 파워가 오프됨에 따라 동작을 종료할 수 있다. 캐시 데이터 저장 장치(400)는 다시 파워가 온될 때, 불휘발성 메모리 장치(420)의 유효 메모리 영역의 비율이 적은 상태로 동작을 개시할 것이다.
도12는 도2에 도시된 캐시 데이터 저장 장치(400)의 다른 동작 방법을 예시적으로 설명하기 위한 순서도이다. 도12에 도시된 동작 방법은, S420 단계를 제외하면, 도11에 도시된 동작 방법과 실질적으로 유사할 수 있다.
S420 단계에서, 캐시 데이터 저장 장치(400)는 파워 오프 신호에 응답하여 적어도 일부의 메모리 영역에 대해 맵핑 파괴 동작 및 소거 동작을 수행할 수 있다. 캐시 데이터 저장 장치(400)는 적어도 일부의 메모리 영역에 대한 맵핑 파괴 동작 및 소거 동작 수행 결과 프리 메모리 영역을 즉시 확보할 수 있다. 캐시 데이터 저장 장치(400)는 다시 파워가 온될 때, 불휘발성 메모리 장치(420)의 유효 메모리 영역의 비율이 적은 상태 또는 프리 메모리 영역이 충분히 확보된 상태로 동작을 개시할 수 있고, 가비지 컬렉션 동작을 더 낮은 빈도로 수행할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 처리 시스템
50 : 시스템 버스
100 : 메인 프로세서
200 : 동작 메모리
300 : 메인 데이터 저장 장치
400 : 캐시 데이터 저장 장치
420 : 불휘발성 메모리 장치

Claims (20)

  1. 데이터를 저장하는 불휘발성 메모리 장치; 및
    파워 온 신호 또는 파워 오프 신호 중 적어도 하나에 응답하여 상기 불휘발성 메모리 장치 내의 적어도 일부의 메모리 영역에 대한 맵핑 파괴 동작을 수행하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 데이터 저장 장치는,
    상기 맵핑 파괴 동작을 통해, 상기 적어도 일부의 메모리 영역에 포함된 유효 메모리 영역을 무효 메모리 영역으로 변경하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 데이터 저장 장치는,
    상기 맵핑 파괴 동작을 통해, 논리 어드레스와 물리 어드레스 사이의 맵핑 정보를 제거하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 데이터 저장 장치는,
    유효 메모리 영역, 무효 메모리 영역 및 소거 메모리 영역 중 적어도 하나의 비율에 근거하여, 상기 맵핑 파괴 동작이 수행될 메모리 영역을 선정하는 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 데이터 저장 장치는,
    LRU 정책, LFU 정책, FIFO 정책 중 적어도 하나에 근거하여, 상기 맵핑 파괴 동작이 수행될 메모리 영역을 선정하는 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 맵핑 파괴 동작이 수행된 메모리 영역에 대해 소거 동작을 수행하는 데이터 저장 장치.
  7. 불휘발성 메모리 장치에 포함된 적어도 일부의 메모리 영역에 대해 맵핑 파괴 동작을 수행하는 단계;
    불휘발성 메모리 장치에 대해 노멀 동작을 수행하는 단계; 및
    불휘발성 메모리 장치에 대해 가비지 컬렉션을 수행하는 단계를 포함하되,
    상기 맵핑 파괴 동작을 통해 상기 적어도 일부의 메모리 영역에 포함된 유효 메모리 영역이 무효 메모리 영역으로 변경되는 데이터 저장 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 맵핑 파괴 동작을 수행하는 단계는,
    유효 메모리 영역, 무효 메모리 영역 및 소거 메모리 영역 중 적어도 하나의 비율에 근거하여, 상기 맵핑 파괴 동작이 수행될 메모리 영역을 선정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  9. 제7항에 있어서,
    상기 맵핑 파괴 동작을 수행하는 단계는,
    LRU 정책, LFU 정책, FIFO 정책 중 적어도 하나에 근거하여, 상기 맵핑 파괴 동작이 수행될 메모리 영역을 선정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  10. 제7항에 있어서,
    상기 맵핑 파괴 동작을 수행하는 단계는,
    논리 어드레스와 물리 어드레스 사이의 맵핑 정보를 제거하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  11. 제7항에 있어서,
    상기 맵핑 파괴 동작을 수행하는 단계 이후에,
    상기 적어도 일부의 메모리 영역에 대해 소거 동작을 수행하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  12. 제7항에 있어서,
    상기 맵핑 파괴 동작을 수행하는 단계 이전에,
    파워 온 신호 또는 파워 오프 신호 중 적어도 하나를 수신하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  13. 제7항에 있어서,
    상기 가비지 컬렉션을 수행하는 단계는,
    상기 적어도 일부의 메모리 영역에 대해 소거 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  14. 리드 요청을 제공하도록 구성된 중앙 처리 장치;
    불휘발성 메모리 장치를 포함하고, 상기 리드 요청에 대해 캐시 히트로 결정되는 경우 상기 리드 요청에 대응하는 데이터를 리드하도록 구성된 제1 데이터 저장 장치; 및
    상리 리드 요청에 대해 캐시 미스로 결정되는 경우 상기 리드 요청에 대응하는 데이터를 리드하도록 구성된 제2 데이터 저장 장치를 포함하되,
    상기 제1 데이터 저장 장치는 상기 불휘발성 메모리 장치 내의 적어도 일부의 메모리 영역에 대한 맵핑 파괴 동작을 수행하는 데이터 처리 시스템.
  15. 제14항에 있어서,
    상기 제1 데이터 저장 장치는,
    상기 맵핑 파괴 동작을 통해, 상기 적어도 일부의 메모리 영역에 포함된 유효 메모리 영역을 무효 메모리 영역으로 변경하는 데이터 처리 시스템.
  16. 제14항에 있어서,
    상기 제1 데이터 저장 장치는,
    상기 맵핑 파괴 동작을 통해, 논리 어드레스와 물리 어드레스 사이의 맵핑 정보를 제거하는 데이터 처리 시스템.
  17. 제14항에 있어서,
    상기 제1 데이터 저장 장치는,
    유효 메모리 영역, 무효 메모리 영역 및 소거 메모리 영역 중 적어도 하나의 비율에 근거하여, 상기 맵핑 파괴 동작이 수행될 메모리 영역을 선정하는 데이터 처리 시스템.
  18. 제14항에 있어서,
    상기 제1 데이터 저장 장치는,
    LRU 정책, LFU 정책, FIFO 정책 중 적어도 하나에 근거하여, 상기 맵핑 파괴 동작이 수행될 메모리 영역을 선정하는 데이터 처리 시스템.
  19. 제14항에 있어서,
    상기 제1 데이터 저장 장치는,
    상기 맵핑 파괴 동작이 수행된 메모리 영역에 대해 소거 동작을 수행하는 데이터 처리 시스템.
  20. 제14항에 있어서,
    상기 제1 데이터 저장 장치는,
    파워 온 신호 또는 파워 오프 신호 중 적어도 하나에 응답하여 상기 맵핑 파괴 동작을 수행하는 데이터 처리 시스템.
KR1020140086798A 2014-07-10 2014-07-10 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 KR20160006989A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140086798A KR20160006989A (ko) 2014-07-10 2014-07-10 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140086798A KR20160006989A (ko) 2014-07-10 2014-07-10 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템

Publications (1)

Publication Number Publication Date
KR20160006989A true KR20160006989A (ko) 2016-01-20

Family

ID=55307736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140086798A KR20160006989A (ko) 2014-07-10 2014-07-10 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템

Country Status (1)

Country Link
KR (1) KR20160006989A (ko)

Similar Documents

Publication Publication Date Title
US9910602B2 (en) Device and memory system for storing and recovering page table data upon power loss
US7941692B2 (en) NAND power fail recovery
EP1909184B1 (en) Mapping information managing apparatus and method for non-volatile memory supporting different cell types
US20170351452A1 (en) Dynamic host memory buffer allocation
KR20160024546A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR101979735B1 (ko) 비휘발성 메모리 시스템 및 이와 통신하는 호스트
JP6613242B2 (ja) 寿命の終わりの条件に到達したときにソリッドステートメモリへの書き込むを制限するための方法及び装置
KR20120003282A (ko) 쓰기 패턴에 따라 데이터 블록의 쓰기 모드를 선택하는 메모리 시스템 및 그것의 데이터 쓰기 방법
US10635581B2 (en) Hybrid drive garbage collection
US20140328127A1 (en) Method of Managing Non-Volatile Memory and Non-Volatile Storage Device Using the Same
CN105701035B (zh) 数据储存器件及其操作方法
TWI707268B (zh) 資料儲存裝置及其操作方法
US10929303B2 (en) Data storage device utilizing virtual blocks to improve performance and data storage method thereof
CN105786722B (zh) 基于异构混合内存的nvm内存擦写控制方法和系统
CN106257432B (zh) 数据储存设备及其操作方法
US10235049B2 (en) Device and method to manage access method for memory pages
JP2009289014A (ja) 記憶装置
KR20160006989A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
TWI654520B (zh) 資料儲存裝置及其操作方法
KR20230115195A (ko) 액티브 존 리프레시를 수행하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
JP2019160233A (ja) 管理装置、情報処理装置およびメモリ制御方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination