KR20160002027A - True random number generator using resistance random access memory and operating method thereof - Google Patents

True random number generator using resistance random access memory and operating method thereof Download PDF

Info

Publication number
KR20160002027A
KR20160002027A KR1020140080708A KR20140080708A KR20160002027A KR 20160002027 A KR20160002027 A KR 20160002027A KR 1020140080708 A KR1020140080708 A KR 1020140080708A KR 20140080708 A KR20140080708 A KR 20140080708A KR 20160002027 A KR20160002027 A KR 20160002027A
Authority
KR
South Korea
Prior art keywords
resistance
change memory
voltage
resistance change
state
Prior art date
Application number
KR1020140080708A
Other languages
Korean (ko)
Other versions
KR101593164B1 (en
Inventor
김문석
유상경
류석
이봉수
강준기
이상한
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140080708A priority Critical patent/KR101593164B1/en
Publication of KR20160002027A publication Critical patent/KR20160002027A/en
Application granted granted Critical
Publication of KR101593164B1 publication Critical patent/KR101593164B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Semiconductor Memories (AREA)

Abstract

Provided are a real random number generator and an operating method thereof. The real random number generator maintains a high integration density and fast read/write speeds which are advantages of a resistance random access memory, and uses deviation of resistance variation voltage values. The provided real number generator comprises: a resistance random access memory array which generates a random number by unit cells of the resistance random access memory; and a resistance random access memory controller which enables the resistance random access memory array to generate the random number by applying a set voltage after initializing the resistance random access memory unit cells to a first resistance state, or enables the resistance random access memory array to generate a random number by applying a reset voltage after initializing the resistance random access memory unit cells to a second resistance state.

Description

저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법{True random number generator using resistance random access memory and operating method thereof}Technical Field [0001] The present invention relates to a random random number generator using a resistance change memory, and a method of operating the random random number generator,

본 발명은 저항변화 메모리를 이용한 실 난수 발생기 및 이의 동작방법에 관한 것으로, 보다 상세하게는 저항변화 메모리의 저항변화 전압값의 편차를 이용하는 실 난수 발생기 및 이의 동작방법에 관한 것이다.The present invention relates to a real random number generator using a resistance change memory and an operation method thereof, and more particularly, to a real random number generator using a deviation of a resistance change voltage value of a resistance change memory and an operation method thereof.

현재 실리콘 기반의 반도체 메모리 기술은 물리적 한계에 부딪히고 있다. 따라서 이를 극복하기 위한 여러 차세대 비휘발성 메모리 소자들이 연구되고 있다.Silicon-based semiconductor memory technology is currently facing physical limitations. Therefore, several next generation nonvolatile memory devices have been studied to overcome this problem.

그 중에서 저항변화 메모리(RRAM : Resistance Random Access Memory)는 저항변화 물질이 전압의 조건에 따라 저항값이 달라지는 특성을 이용한 메모리 소자이다. 저항변화 메모리는 저항변화층을 중간에 두고 그 저항변화층의 상부 및 하부에 금속을 배치시킨 구조이다. 즉, 저항변화 메모리는 금속-저항변화층-금속의 간단한 구조로 메모리 동작이 가능하다. 그에 따라, 저항변화 메모리는 집적도 면에서 매우 유리하고, 비휘발성 메모리로 상용화된 플래시 메모리에 비해서 공정과정이 간단하여 공정 비용이 저렴하고 읽기/쓰기 속도도 빠른 장점이 있다. Among them, Resistance Random Access Memory (RRAM) is a memory device using a characteristic that a resistance value changes depending on a voltage condition of a resistance change material. The resistance change memory has a structure in which a metal is disposed on the upper and lower portions of the resistance variable layer with the resistance variable layer interposed therebetween. That is, the resistance change memory is capable of memory operation with a simple structure of metal-resistance variable layer-metal. As a result, the resistance change memory is very advantageous in terms of integration and is advantageous in that the process is simpler than that of a flash memory commercialized as a nonvolatile memory, and thus the process cost is low and the read / write speed is high.

한편, 정보보호 시스템의 경우에는 공격자들로부터 정보를 보호하기 위해 예측 불가능한 비트들을 하드웨어 기반으로 생성해내는 실 난수 발생기의 중요성이 커지고 있다. 그래서, Chein-Yuan Huang 등은 저항변화 메모리 전자소자의 임의적 전신잡음(random telegraph noise)에 의한 저항변화 메모리의 저항크기의 작은 변화를 활용하여, 이 저항크기의 작은 변화를 증폭기를 통해 증폭시켜 실 난수 발생기를 구현하였다. 이 방식에서 난수성 발생원은 해당 저항변화 메모리 전자소자의 저항변화층의 결함(defect) 구역의 전자의 랜덤한 포획 또는 배출(capture or emission) 동작이다. 이 원리를 이용하여 여러 선행 논문에서 MOSFET 과 플래시 메모리에도 난수 발생기 혹은 PUF(물리적 복제 불가능 회로 : Physically unclonable function)로 구현하였다.On the other hand, in the case of the information protection system, the importance of a real random number generator that generates hardware-based bits that can not be predicted in order to protect information from attackers is increasing. Therefore, Chein-Yuan Huang et al. Used a small change in the resistance size of the resistance change memory due to the random telegraph noise of the resistance change memory electronic device, amplified a small change of this resistance size through the amplifier, We implemented a random number generator. In this way, the rugged source is a random capture or emission operation of electrons in the defect region of the resistance variable layer of the corresponding resistance-change memory electronic device. In this paper, we have implemented a random number generator or PUF (Physically Unclonable Function) in MOSFET and flash memory.

관련 선행기술로는, 저항변화 메모리를 활용한 하드웨어 기반의 실 난수 발생기에 대한 내용이, 미국등록특허 제8680906호에 기재되어 있다.As a related prior art, a hardware-based real random number generator utilizing a resistance change memory is disclosed in U.S. Patent No. 6,880,906.

다른 관련 선행기술로는, 저항변화 메모리(memristor)의 저항 값(RON,ROFF)의 편차를 디지털 회로를 사용하여 증폭시켜 PUF 회로로 구현시킨 내용이, Arxiv:1302.2191 이라는 학술지에 "mrPUF: A memristive device based physical unclonable function"(Omid Kavehei, Chun Hosung, Damith Ranasinghe, and Stan Skafidas, 2013.2)의 논문으로 게재되었다. Other relevant prior arts include a method in which the deviation of the resistance value (R ON , R OFF ) of a resistance memory is amplified by a digital circuit and implemented as a PUF circuit is described in the article Arxiv: 1302.2191, "mrPUF: A memristive device based physical unclonable function "(Omid Kavehei, Chun Hosung, Damith Ranasinghe, and Stan Skafidas, 2013.2).

또 다른 관련 선행기술로는, 임의적 전신 잡음에 의한 저항값의 편차를 증폭시켜 실 난수 발생기로 활용한 내용이, IEEE electron device letters 라는 학술지에 "A contact-resistive random-access-memory based true random number generator"(Chien-Yuan Huang, Wen Chao Shen, Yuan-Heng Tseng, Ya-Chin King, and Chrong-Jung Lin. Vol.33, No.8, pp. 1108 - 1110, 2012.8)의 논문으로 게재되었다.As another related art, there has been proposed a technique of amplifying a deviation of a resistance value due to arbitrary system noise and using the system as a real random number generator in the IEEE electron device letters in the journal "A contact-resistive random-access-memory based true random number Generator "(Chien-Yuan Huang, Wen Chao Shen, Yuan-Heng Tseng, Ya-Chin King, and Chong-Jung Lin. Vol.33, No.8, pp. 1108-1110, 2012.8).

또 다른 관련 선행기술로는, 저항변화 메모리(memristor)를 통해 모델링이 불가능한 PUF를 구현시킨 내용이, 2012 IEEE Computer Society Annual Symposium on VLSI 이라는 학술지에 "Nano-PPUF: A memristor-based security primitive"(Jeyavijayan Rajendran, Garrett S. Rose, Ramesh Karri, and Miodrag Potkonjak, pp. 84 - 87, 2012.8)의 논문으로 게재되었다.As another related art, the implementation of a PUF that can not be modeled through a resistive memory is disclosed in a journal entitled " Nano-PPUF: A memristor-based security primitive " Jeyavijayan Rajendran, Garrett S. Rose, Ramesh Karri, and Miodrag Potkonjak, pp. 84 - 87, 2012.8).

또 다른 관련 선행기술로는, 저항변화 메모리(memristor)의 2가지 성질을 이용하여 PUF로 구현 가능함을 제안한 내용이, 2013 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH) 이라는 학술지에 "Foundations of Memristor Based PUF Architectures"(Garrett S. Rose, Nathan McDonald, Lok-Kwong Yan, Bryant Wysocki, and Karen Xu, pp. 52 - 57, 2013.7)의 논문으로 게재되었다.As another related prior art, a proposal that can be implemented as PUF using two properties of a resistance memory is described in a journal entitled " Foundations of Memristor Based (NANOARCH) 2013 IEEE / ACM International Symposium on Nanoscale Architectures PUF Architectures "(Garrett S. Rose, Nathan McDonald, Lok-Kwong Yan, Bryant Wysocki, and Karen Xu, pp. 52-57, 2013.7).

본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 저항변화 메모리의 장점인 높은 집적도와 빠른 읽기/쓰기를 그대로 유지하고 저항변화 전압값의 편차를 이용하는 실 난수 발생기 및 이의 동작방법을 제공함에 그 목적이 있다.Disclosure of Invention Technical Problem [8] The present invention has been proposed in order to solve the problems of the prior art described above, and provides a real random number generator and a method of operating the real random number generator that maintains high integration and fast read / write, which are advantages of the resistance change memory, It has its purpose.

상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시양태에 따른 저항변화 메모리를 이용한 실 난수 발생기는, 저항변화 메모리 단위 셀이 어레이되어 있고, 상기 저항변화 메모리 단위 셀에 의해 난수를 생성하는 저항변화 메모리 어레이; 및 상기 저항변화 메모리 어레이에서 난수를 생성하게 하되, 상기 저항변화 메모리 단위 셀을 제 1 저항상태로 초기화시킨 후 셋 전압을 인가하여 상기 저항변화 메모리 어레이에서 난수를 생성하게 하거나 상기 저항변화 메모리 단위 셀을 제 2 저항상태로 초기화시킨 후 리셋 전압을 인가하여 상기 저항변화 메모리 어레이에서 난수를 생성하게 하는 저항변화 메모리 컨트롤러;를 포함한다.According to an aspect of the present invention, there is provided a real random number generator using a resistance change memory, the resistance random number generator comprising: a resistance change memory unit cell array, A memory array; And generating a random number in the resistance change memory array, wherein the resistance change memory unit cell is initialized to a first resistance state and then a set voltage is applied to generate a random number in the resistance change memory array, And a resistance change memory controller for initializing the resistance change memory array to a second resistance state and applying a reset voltage to generate a random number in the resistance change memory array.

상기 저항변화 메모리 컨트롤러는 상기 셋 전압의 산포의 중간값 또는 평균값을 상기 셋 전압으로 설정할 수 있다. 이때, 상기 셋 전압은 2V ~ 4.5V에서 설정될 수 있다.The resistance change memory controller may set an intermediate value or an average value of the scattering of the set voltage to the set voltage. At this time, the set voltage may be set at 2V to 4.5V.

상기 제 1 저항상태는 저항값이 큰 상태(HRS)이고, 상기 제 2 저항상태는 저항값이 작은 상태(LRS)이고, 상기 셋 전압은 상기 제 1 저항상태에서 상기 제 2 저항상태로 변화하기 위한 전압일 수 있다.Wherein the first resistance state is a state where the resistance value is large (HRS), the second resistance state is a state where the resistance value is small (LRS), and the set voltage changes from the first resistance state to the second resistance state Lt; / RTI >

상기 저항변화 메모리 컨트롤러는 상기 리셋 전압의 산포의 중간값 또는 평균값을 상기 리셋 전압으로 설정할 수 있다.The resistance change memory controller may set an intermediate value or an average value of the dispersion of the reset voltage to the reset voltage.

상기 리셋 전압은 상기 제 2 저항상태에서 상기 제 1 저항상태로 변화하기 위한 전압일 수 있다.The reset voltage may be a voltage for changing from the second resistance state to the first resistance state.

본 발명의 바람직한 실시양태에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작방법은, 저항변화 메모리 컨트롤러가, 저항변화 메모리 어레이내의 저항변화 메모리 단위 셀을 제 1 저항상태로 초기화시키는 단계; 상기 저항변화 메모리 컨트롤러가, 셋 전압을 상기 저항변화 메모리 단위 셀에게 인가하는 단계; 및 상기 저항변화 메모리 어레이가, 상기 셋 전압에 의해 난수를 생성하는 단계;를 포함한다.A method of operating a real random number generator using a resistance change memory according to a preferred embodiment of the present invention includes the steps of initializing a resistance change memory unit cell in a resistance change memory array to a first resistance state; Wherein the resistance change memory controller applies a set voltage to the resistance change memory unit cell; And the resistance-variable memory array generating a random number by the set voltage.

본 발명의 다른 실시양태에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작방법은, 저항변화 메모리 컨트롤러가, 저항변화 메모리 어레이내의 저항변화 메모리 단위 셀을 제 2 저항상태로 초기화시키는 단계; 상기 저항변화 메모리 컨트롤러가, 리셋 전압을 상기 저항변화 메모리 단위 셀에게 인가하는 단계; 및 상기 저항변화 메모리 어레이가, 상기 리셋 전압에 의해 난수를 생성하는 단계;를 포함한다.A method of operating a real random number generator using a resistance change memory according to another embodiment of the present invention includes the steps of initializing a resistance change memory unit cell in a resistance change memory array to a second resistance state; Wherein the resistance change memory controller applies a reset voltage to the resistance change memory unit cell; And the resistance-variable memory array generating a random number by the reset voltage.

이러한 구성의 본 발명에 따르면 다음과 같은 효과가 있다.According to the present invention having such a configuration, the following effects can be obtained.

높은 집적도와 빠른 쓰기/읽기 속도로 플래시 메모리에 이어 차세대 비휘발성 메모리로 주목받고 있는 저항변화 메모리는 메모리 기능뿐만 아니라 실 난수 발생기로 활용 가능하다. 그래서, 본 발명을 통해 저항변화 메모리의 장점인 높은 집적도와 빠른 쓰기/읽기 속도 특성을 유지하면서 실 난수 발생기로 활용가능하다.Resistance change memory, which is attracting attention as a next generation nonvolatile memory following flash memory with high integration density and fast write / read speed, can be used as a real random number generator as well as a memory function. Thus, the present invention can be utilized as a real random number generator while maintaining high integration and fast write / read speed characteristics, which are advantages of the resistance change memory.

본 발명은 저항변화 메모리의 설정 전압 값의 크기 변화만으로 실 난수 발생기의 구현이 가능하므로, 저항변화 메모리 컨트롤러의 전압 조건을 바꾸는 것만으로 매우 간편하게 구현 가능하다.Since the real random number generator can be implemented only by changing the magnitude of the set voltage value of the resistance change memory, the present invention can be implemented very simply by changing the voltage condition of the resistance change memory controller.

도 1은 본 발명에 채용되는 저항변화 메모리의 단면도이다.
도 2는 양극성 저항변화 메모리의 스위칭 특성을 나타낸 그래프이다.
도 3은 단극성 저항변화 메모리의 스위칭 특성을 나타낸 그래프이다.
도 4는 양극성 저항 변화를 설명하기 위한 입력 전압-출력 전류 곡선을 나타낸 도면이다.
도 5는 단극성 저항 변화를 설명하기 위한 입력 전압-출력 전류 곡선을 나타낸 도면이다.
도 6은 본 발명의 구현 원리인 저항변화 전압(VSET)의 편차를 실험적으로 보여주는 입력 전압- 출력 전류 곡선을 나타낸 도면이다.
도 7은 난수 비트를 얻기 위한 시간 - 입력 전압의 곡선을 나타낸 그래프이다.
도 8은 도 7의 시간 - 입력 전압의 곡선에 근거하여 입력 신호를 인가하였을 때의 난수 출력 전류를 보여주는 시간 - 출력 전류의 곡선을 나타낸 그래프이다.
도 9는 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 구성도이다.
도 10은 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작 방법을 설명하는 플로우차트로서, 저항변화 전압(VSET)을 통한 동작 방법을 설명하는 플로우차트이다.
도 11은 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작 방법을 설명하는 플로우차트로서, 저항변화 전압(VReset)을 통한 동작 방법을 설명하는 플로우차트이다. 1 is a cross-sectional view of a resistance change memory employed in the present invention.
2 is a graph showing switching characteristics of the bipolar resistance change memory.
3 is a graph showing switching characteristics of the unipolar resistance change memory.
4 is a diagram showing an input voltage-output current curve for explaining a change in bipolar resistance.
5 is a diagram showing an input voltage-output current curve for explaining a change in unipolar resistance.
6 is a graph showing an input voltage-output current curve experimentally showing a deviation of a resistance change voltage (V SET ), which is an implementation principle of the present invention.
7 is a graph showing a curve of time-input voltage for obtaining a random number bit.
8 is a graph showing a time-output current curve showing a random number output current when an input signal is applied based on the time-input voltage curve of FIG.
9 is a configuration diagram of a real random number generator using a resistance change memory according to an embodiment of the present invention.
FIG. 10 is a flowchart illustrating an operation method of a real random number generator using a resistance change memory according to an embodiment of the present invention, illustrating an operation method using a resistance change voltage (V SET ).
FIG. 11 is a flow chart for explaining a method of operating a real random number generator using a resistance change memory according to an embodiment of the present invention, and is a flowchart illustrating an operation method using a resistance change voltage (V Reset ).

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다.While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail.

그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the relevant art and are to be interpreted in an ideal or overly formal sense unless explicitly defined in the present application Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In order to facilitate the understanding of the present invention, the same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명에 채용되는 저항변화 메모리의 단면도이다.1 is a cross-sectional view of a resistance change memory employed in the present invention.

저항변화 메모리는 비휘발성 메모리 소자로 활용하기 위해서 집적도가 아주 큰 장점이 있다.The resistance change memory has a great advantage in integration because it is used as a nonvolatile memory device.

도 1에 도시된 저항변화 메모리는 하부 전극(10), 저항변화층(12), 및 상부 전극(14)을 포함한다.The resistance-change memory shown in Fig. 1 includes a lower electrode 10, a resistance-variable layer 12, and an upper electrode 14.

저항변화 메모리는 저항변화층(12)이 하부 전극(10) 상에 적층되고, 상부 전극(14)이 저항변화층(12) 상에 적층된다.In the resistance change memory, the resistance-variable layer 12 is laminated on the lower electrode 10, and the upper electrode 14 is laminated on the resistance-variable layer 12.

여기서, 하부 전극(10) 및 상부 전극(14)은 일반적인 전도성 물질로 형성되며, 저항변화층(12)은 저항변화특성을 나타내는 물질로 형성된다. 전도성 물질로는 주로 금속(예컨대, 알루미늄, 백금, 구리, 타이타늄 등)이 사용되며, 저항변화특성을 나타낸 물질로는 금속 산화물(Al2O3, Cu2O, TiO2, ZnO, and IGZO) 이나 페로브스카이트(SrTiO3) 등이 이용된다.Here, the lower electrode 10 and the upper electrode 14 are formed of a general conductive material, and the resistance variable layer 12 is formed of a material exhibiting a resistance change characteristic. Metal oxides (Al 2 O 3 , Cu 2 O, TiO 2 , ZnO, and IGZO) are used as the conductive material, and metals (for example, aluminum, platinum, copper, titanium, Or perovskite (SrTiO 3 ) or the like is used.

저항변화층(12)은 적절한 조건의 전압을 상부 전극(14)과 하부 전극(10) 사이에 가해주면 서로 다른 저항값, 즉 저항값이 작은 상태(LRS : Low Resistance State)와 저항값이 큰 상태(HRS : High Resistance State)인 두 가지 상태(state)를 갖게 된다. 이 두 가지 상태(state)를 구별함으로써 메모리동작을 하게 된다. The resistance variable layer 12 may be formed by applying a voltage of an appropriate condition between the upper electrode 14 and the lower electrode 10, and then forming a resistance state in which the resistance value is low (LRS: Low Resistance State) State (HRS: High Resistance State). By distinguishing these two states, memory operation is performed.

본 발명의 명세서에서는 HRS에서 LRS로 상태가 바뀌는 전압 값을 셋 전압(VSET)이라고 정의하고, LRS에서 HRS로 상태가 바뀌는 전압 값을 리셋 전압(VRESET)이라고 정의한다.In the specification of the present invention, a voltage value at which the state changes from HRS to LRS is defined as a set voltage (V SET ), and a voltage value at which the state changes from LRS to HRS is defined as a reset voltage (V RESET ).

즉, 도 1에 도시된 저항변화 메모리는 하부 전극(10)은 접지되고 상부 전극(14)에 인가되는 바이어스를 조절하여 동작하게 된다. 소자의 동작은 크게 셋(SET)과 리셋(RESET)을 동작시킬 때 사용되는 전압의 극성에 따라 구분될 수 있다. 셋(SET)과 리셋(RESET) 동작이 서로 반대 극성에서 동작할 경우 이를 양극성(bipolar) 동작이라 하고, 셋(SET)과 리셋(RESET) 동작이 하나의 극성에서 모두 이루어지면 이를 단극성(unipolar) 동작이라 부른다.That is, in the resistance change memory shown in FIG. 1, the lower electrode 10 is grounded and operates by adjusting the bias applied to the upper electrode 14. The operation of the device can be largely classified according to the polarity of the voltage used when operating the SET and RESET. When the SET and RESET operations operate at opposite polarities, they are called bipolar operations, and when SET and RESET operations are performed at one polarity, it is unipolar ) Operation.

양극성 동작은 도 2에 예시된 바와 같이, ①과 같이 네거티브(negative) 바이어스 영역으로 (-)전압이 인가될 때 초기 전류는 낮은 값을 유지하다가 임계전압이 될 때 급격하게 전류가 증가하게 된다. 이를 셋(SET) 동작이라고 한다. 이러한 셋(SET) 동작은 저항의 상태가 HRS에서 LRS로 됨을 의미한다.As shown in FIG. 2, the bipolar operation maintains a low value of the initial current when a negative (-) voltage is applied to a negative bias region as in (1), and rapidly increases when the threshold voltage is reached. This is called SET operation. This SET operation means that the state of the resistor is changed from HRS to LRS.

다음으로, ②와 같이 네거티브(negative) 바이어스 영역에서 포지티브(positive) 바이어스 영역으로 전압이 인가될 때 저항변화 메모리의 상태는 (+) 임계전압에 도달할 때까지 LRS 상태를 유지하게 된다. 하지만, ③과 같이 (+)임계전압에 도달하게 되면 저항변화 메모리의 전류값이 급격하게 감소하게 된다. 이를 리셋(RESET) 동작이라고 한다. 이러한 리셋(RESET) 동작은 저항의 상태가 LRS에서 HRS로 됨을 의미한다. 마지막 단계로 ④와 같이 저항변화 메모리는 ①의 셋(SET) 동작이 다시 발생하기 전까지 HRS 상태를 유지하게 된다.Next, when the voltage is applied from the negative bias region to the positive bias region as shown in (2), the state of the resistance change memory is maintained in the LRS state until the (+) threshold voltage is reached. However, when the (+) threshold voltage is reached as in (3), the current value of the resistance change memory sharply decreases. This is called a reset operation. This reset operation means that the state of the resistor becomes LRS to HRS. As a final step, the resistance change memory maintains the HRS state until the SET operation of the 1) occurs again.

이와 반대로, 단극성 동작은 도 3에 예시된 바와 같이 각각 한쪽의 극성에서 셋(SET)과 리셋(RESET) 동작이 이루어짐을 볼 수 있다. 예를 들어, 포지티브 바이어스 영역에서 저항변화 메모리의 동작을 살펴보면, ①과 같이 인가전압이 증가될 때 임계전압이 될 때까지 HRS를 유지하다가 임계전압에서 저항변화 메모리의 전류값이 급격하게 증가되는 때의 전류값은 compliance current값을 이용하여 제한을 둔다. 이를 셋(SET) 동작이라 부르며, 저항의 상태가 HRS에서 LRS로 됨을 의미한다. 단극성 동작에서 리셋(RESET) 동작은 양극성에서와는 다르게 ②와 같은 동일한 포지티브 바이어스 영역에서 compliance current값을 조절함으로써 리셋(RESET) 동작이 가능하다. In contrast, the unipolar operation can be seen in the SET and RESET operations at one polarity, as illustrated in FIG. For example, in the operation of the resistance change memory in the positive bias region, when the applied voltage is increased as shown in (1), the HRS is maintained until the threshold voltage is reached. When the current value of the resistance change memory rapidly increases at the threshold voltage Is limited by using the compliance current value. This is referred to as SET operation, which means that the state of the resistor becomes LRS in the HRS. In a unipolar operation, a reset operation is possible by adjusting the compliance current value in the same positive bias region as in (2), unlike in bipolarity.

한편, 저항변화 현상이 일어나기 위한 적절한 전압 조건은 양극성 저항변화(bipolar resistive switching : 도 4 참조) 및 단극성 저항변화(unipolar resistive switching : 도 5 참조)로 크게 구분할 수 있다. 여기서, 극성이란 전압의 인가 방향을 의미한다. 양극성 저항변화와 단극성 저항변화에 대해 도면을 통해 예를 들어 설명해 보도록 하겠다. On the other hand, suitable voltage conditions for causing the resistance change phenomenon can be roughly classified into bipolar resistive switching (see FIG. 4) and unipolar resistive switching (see FIG. 5). Here, the polarity means the direction in which the voltage is applied. The bipolar resistance change and the unipolar resistance change will be described with reference to the drawings.

도 4에 도시된 바와 같이, 양극성 저항변화는 양 전압으로 쓰기를 할 때 LRS가 되고, 음 전압으로 쓰기를 할 때 HRS가 됨을 의미한다. 저항변화 메모리 소자의 물리적, 화학적 특성에 따라 음 전압으로 쓰기를 할 때 HRS가 되고, 양 전압으로 쓰기를 할 때 LRS가 될 때도 존재한다. 단극성 저항변화는 같은 방향의 전압이어도 쓰기 전압의 크기에 따라 LRS와 HRS가 구분됨을 의미한다. 도 4에서, 20은 양극성 저항변화의 셋 전압(VSET)을 의미하고, 22는 양극성 저항변화의 리셋 전압(VRESET)을 의미한다.As shown in FIG. 4, the change in the bipolar resistance means that the write operation is performed as a positive voltage and the write operation is performed as a negative voltage. According to the physical and chemical characteristics of the resistance-change memory device, it becomes HRS when writing with a negative voltage, and LRS when writing with a positive voltage. The unipolar resistance change means that the LRS and the HRS are separated according to the magnitude of the write voltage even though the voltages are in the same direction. In FIG. 4, reference numeral 20 denotes the set voltage (V SET ) of the bipolar resistance change, and reference numeral 22 denotes the reset voltage (V RESET ) of the bipolar resistance change.

도 5를 통해 단극성 저항변화에 대해 설명한다. 도 5에 도시된 바와 같은 방향의 전압을 인가해도 셋 전압(VSET)의 크기로 인가할 때 LRS가 되고, 리셋 전압(VRESET)의 크기로 인가할 때 HRS가 되는 것을 단극성 저항변화라고 한다. 본 발명은 저항변화 메모리 소자의 양극성과 단극성 저항변화 중에서 양극성 저항변화에 한정한다. 도 5에서, 30은 단극성 저항변화의 리셋 전압(VRESET)을 의미하고, 32는 단극성 저항변화의 셋 전압(VSET)을 의미한다.The unipolar resistance change will be described with reference to FIG. Even if a voltage in the direction as shown in FIG. 5 is applied, it becomes LRS when applied with the magnitude of the set voltage (V SET ) and becomes HRS when applied with the magnitude of the reset voltage (V RESET ) do. The present invention is limited to the bipolar resistance change among the bipolarity and unipolar resistance variation of the resistance-change memory element. 5, reference numeral 30 denotes a reset voltage (V RESET ) of a unipolar resistance change, and reference numeral 32 denotes a set voltage (V SET ) of a unipolar resistance change.

일반적으로, 저항변화 메모리의 저항변화 메커니즘은 여러 가지로 나눠지지만, 가장 대표적인 필라멘트 모형을 통해 저항변화 메모리의 저항변화 메커니즘을 설명하도록 하겠다. 금속 사이(즉, 하부 전극(10)과 상부 전극(14) 사이)의 저항변화층(12)은 원래 절연체의 특성을 가진다. 하지만 셋 전압(VSET) 크기 이상의 전압을 인가하면 저항변화층(12)의 산소 결핍 구역이 금속과 금속 사이(즉, 하부 전극(10)과 상부 전극(14) 사이)를 잇는다. 이러한 경우를 금속 필라멘트 브리지가 형성되었다고 한다. 그래서, 도 4에 도시된 대로 저항변화 메모리 단위 셀의 저항 상태가 HRS에서 LRS가 된다. In general, although the resistance change mechanism of the resistance change memory is divided into several types, the resistance change mechanism of the resistance change memory will be described through the most representative filament model. The resistance-variable layer 12 between the metals (that is, between the lower electrode 10 and the upper electrode 14) originally has a characteristic of an insulator. However, when a voltage higher than the set voltage V SET is applied, the oxygen-deficient region of the resistance variable layer 12 is connected between the metal and the metal (i.e., between the lower electrode 10 and the upper electrode 14). In this case, a metal filament bridge is formed. Thus, as shown in FIG. 4, the resistance state of the resistance change memory unit cell becomes LRS in the HRS.

하지만, 도 4에 도시된 대로 반대 전압 방향으로 리셋 전압(VRESET) 크기 이상의 전압을 인가하면 저항변화층(12)의 필라멘트 연결이 끊어져서 HRS 저항상태가 된다.However, when a voltage equal to or greater than the reset voltage V RESET is applied in the opposite voltage direction as shown in FIG. 4, the filament connection of the resistance variable layer 12 is broken and becomes the HRS resistance state.

실 난수 발생기로 사용하기 위해 본 발명에서 가장 중요한 것은 셋 전압(VSET) 또는 리셋 전압(VRESET)의 편차이다. 셋 전압(VSET) 값 또는 리셋 전압(VRESET) 값은 동일한 소자의 경우를 여러 번 반복하게 될 경우 셋 전압의 값 또는 리셋 전압의 값이 큰 편차로 무작위로 바뀌게 된다. 도 6에 도시된 그래프는 같은 저항변화 메모리 단위 셀을 여러 번 실험하여 얻은 전압-전류 값을 나타낸 것이다. 도 6은 셋 전압(VSET) 값이 큰 산포를 가지면서 변화하는 것을 보여준다. 저항변화 메모리 단위 셀의 저항상태가 HRS일 때, 셋 전압의 산포(40) 범위 안에서 셋 전압의 값(예컨대, 44)을 설정하면 VSET을 인가한 이후에 저항변화 메모리 단위 셀의 저항상태가 HRS 인지 LRS인지 예측 불가능하게 된다. 결국, HRS를 논리적으로 1, LRS를 논리적으로 0으로 인식한다고 하면 같은 소자에서 SET/RESET을 반복하여 0/1이 예측 불가능한 난수들을 생성할 수 있다. 도 6에서, 40은 저항변화 메모리 단위 셀의 반복적 저항변화 수행에 따른 셋 전압의 산포를 의미하고, 42는 일반적인 저항변화 메모리에 인가되는 셋 전압을 의미하고, 44는 실 난수 발생기 구현을 위한 저항변화 메모리에 인가되는 셋 전압을 의미한다. The most important thing in the present invention for use as a real random number generator is the deviation of the set voltage (V SET ) or the reset voltage (V RESET ). When the set voltage (V SET ) value or the reset voltage (V RESET ) value is repeated several times in the same device, the set voltage value or the reset voltage value is randomly changed with a large deviation. The graph shown in FIG. 6 shows voltage-current values obtained by experimenting the same resistance change memory unit cell several times. Figure 6 shows that the set voltage (V SET ) value changes with large spread. When the resistance state of the resistance RAM unit cells one HRS, by setting the value of the set voltage (e.g., 44) in the dispensing 40, the range of set voltage the resistance state of the resistance RAM unit cell after applying a V SET HRS or LRS becomes unpredictable. As a result, if HRS is logically 1 and LRS is logically 0, SET / RESET can be repeated in the same device to generate random numbers with 0/1 unpredictable. In FIG. 6, reference numeral 40 denotes a dispersion of a set voltage according to the repetitive resistance change of the resistance change memory unit cell, reference numeral 42 denotes a set voltage applied to a general resistance change memory, reference numeral 44 denotes a resistance Means a set voltage applied to the change memory.

본 발명에서, 셋 전압(VSET)은 셋 전압의 산포(40)의 중간값 또는 평균값으로 설정가능하다. 그리고, 셋 전압은 HRS 저항상태에서 LRS 저항상태로 변화하기 위한 전압을 의미할 수 있다. 여기서, 셋 전압(44)은 통상의 저항변화 메모리에 인가되는 셋 전압과는 다른 값이다. 예를 들어, 통상의 저항변화 메모리에 인가되는 셋 전압이 4.8V ~ 5V라고 한다면 본 발명에서의 실 난수 발생기 구현을 위한 저항변화 메모리에 인가되는 셋 전압(44)은 대략 2V ~ 4.5V에서 설정될 수 있다.In the present invention, the set voltage (V SET ) can be set to an intermediate value or an average value of the dispersion (40) of the set voltage. The set voltage may mean a voltage for changing from the HRS resistance state to the LRS resistance state. Here, the set voltage 44 is different from the set voltage applied to the conventional resistance change memory. For example, if the set voltage applied to the conventional resistance change memory is 4.8V to 5V, the set voltage 44 applied to the resistance change memory for implementing the real random number generator in the present invention is set at about 2V to 4.5V .

본 발명에서, 리셋 전압은 리셋 전압의 산포의 중간 값 또는 평균값으로 설정가능하다. 그리고, 리셋 전압은 LRS 저항상태에서 HRS 저항상태로 변화하기 위한 전압을 의미할 수 있다. 리셋 전압의 산포는 도면으로 도시하지 않았지만, 저항변화 메모리 단위 셀을 여러 번 실험하여 전압-전류 값을 얻게 되면 도 6의 셋 전압의 산포(40)와 동일 내지는 거의 유사한 산포를 가지면서 변화하는 것을 파악할 수 있다. 본 발명에서의 리셋 전압은 통상의 저항변화 메모리에 인가되는 리셋 전압과는 다른 값이다. 예를 들어, 통상의 저항변화 메모리에 인가되는 리셋 전압이 4.8V ~ 5V라고 한다면 본 발명에서의 실 난수 발생기 구현을 위한 저항변화 메모리에 인가되는 리셋 전압은 대략 2V ~ 4.5V에서 설정될 수 있다.In the present invention, the reset voltage can be set to an intermediate value or an average value of the dispersion of the reset voltage. The reset voltage may refer to a voltage for changing from the LRS resistance state to the HRS resistance state. Although the variation of the reset voltage is not shown in the drawing, when the resistance-change memory unit cell is experimented several times to obtain a voltage-current value, the change is substantially the same as or substantially similar to the dispersion 40 of the set voltage of FIG. 6 . The reset voltage in the present invention is a value different from the reset voltage applied to the normal resistance change memory. For example, if the reset voltage applied to the conventional resistance change memory is 4.8V to 5V, the reset voltage applied to the resistance change memory for implementing the real random number generator in the present invention can be set at about 2V to 4.5V .

도 7은 난수 비트를 얻기 위한 시간 - 입력 전압의 곡선을 나타낸 그래프이고, 도 8은 도 7의 시간 - 입력 전압의 곡선에 근거하여 입력 신호를 인가하였을 때의 난수 출력 전류를 보여주는 시간 - 출력 전류의 곡선을 나타낸 그래프이다.FIG. 7 is a graph showing a time-input voltage curve for obtaining a random number bit, FIG. 8 is a graph showing a time-output current waveform showing a random number output current when an input signal is applied based on the time- Fig.

도 7에 도시된 바와 같이 양/음 전압 형태의 펄스 신호를 인가하여 랜덤 비트들을 생성할 수 있다. 양 전압에는 VSET의 산포 범위안의 전압 값을 설정하고, 음 전압에는 HRS가 되기 위한 VRESET 값을 인가한다. 이때에 같은 소자에도 VSET의 편차가 큰 성질 때문에 HRS 와 LRS가 예측 불가능하게 무작위로 선택되게 된다. 그래서, 도 8에 도시된 바와 같이 HRS의 경우 전류가 흐르지 않고, LRS의 경우 많은 양의 전류가 흐르는 것을 검출하여 논리적으로 0/1이 구분가능하다. 보통 저항변화 메모리의 필라멘트의 형성/파열로 만들어지는 저항변화의 차이 (RHRS/RLRS)≥105이므로 추가적인 증폭회로가 없어도 전류 값의 차이를 검출할 수 있다. 도 7 및 도 8에서, 50은 저항변화 메모리의 출력 값을 인지하는 타이밍을 표시한 화살표이다.As shown in FIG. 7, a pulse signal in the form of a positive / negative voltage may be applied to generate random bits. For the positive voltage, set the voltage value in the dispersion range of V SET , and for negative voltage, apply the V RESET value to become HRS. At this time, HRS and LRS are randomly selected as unpredictable due to the large deviation of V SET in the same device. Therefore, as shown in FIG. 8, in the case of the HRS, no current flows, and in the case of the LRS, it is detected that a large amount of current flows, so that 0/1 can be logically distinguished. Since the difference in the resistance change (R HRS / R LRS ) ≥10 5 , which is usually caused by the formation / rupture of the filament in the resistance change memory, the difference in the current value can be detected without any additional amplification circuit. In Figs. 7 and 8, reference numeral 50 denotes an arrow indicating the timing of recognizing the output value of the resistance change memory.

본 발명은 도 4에 도시된 양극성 저항변화에도 적용가능하다. 저항변화 메모리에 충분한 크기의 리셋 전압(VRESET)을 인가하여 HRS로 만든 후에 셋 전압(VSET)을 인가하고 셋 전압(VSET)의 편차를 이용하여 HRS와 LRS가 예측 불가능한 난수 값을 생성할 수 있다. 물론 LRS와 HRS의 순서는 바뀔 수 있다. The present invention is also applicable to the bipolar resistance change shown in Fig. A reset voltage (V RESET ) of sufficient magnitude is applied to the resistance change memory to generate HRS, then a set voltage (V SET ) is applied and a deviation of the set voltage (V SET ) is used to generate a random number can do. Of course, the order of LRS and HRS can be changed.

도 9는 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 구성도이다.9 is a configuration diagram of a real random number generator using a resistance change memory according to an embodiment of the present invention.

본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기는 저항변화 메모리 어레이(60), 및 저항변화 메모리 컨트롤러(62)를 포함한다.The real random number generator using the resistance change memory according to the embodiment of the present invention includes a resistance change memory array 60 and a resistance change memory controller 62.

저항변화 메모리 어레이(60)는 저항변화 메모리(저항변화 메모리 소자라고도 함)가 N×M 행렬 형태로 어레이되어 있다. 여기서, 어레이되어 있는 각각의 저항변화 메모리를 저항변화 메모리 단위 셀이라고 할 수 있다.The resistance change memory array 60 has a resistance change memory (also referred to as a resistance change memory element) arrayed in the form of an NxM matrix. Here, each of the resistance-change memories arrayed may be referred to as a resistance-change memory unit cell.

저항변화 메모리 어레이(60)는 초기화된 이후에 인가되는 셋 전압(VSET) 또는 리셋 전압(VRESET)에 의해 예측불가능한 난수를 생성하게 된다. The resistance change memory array 60 generates an unpredictable random number by the set voltage (V SET ) or the reset voltage (V RESET ) applied after being initialized.

저항변화 메모리 컨트롤러(62)는 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들을 HRS(높은 저항상태)로 초기화시킨 후 소정의 셋 전압(VSET)을 저항변화 메모리 단위 셀들에게 인가한다. 이때의 셋 전압(VSET)은 저항변화 메모리에 통상적으로 인가되는 전압과는 다른 값으로서, 셋 전압의 산포(도 6 참조)의 중간값 또는 평균값으로 설정될 수 있다. 즉, 셋 전압의 전압값은 저항변화 메모리 어레이(60)내의 저항변화 메모리 단위 셀의 저항상태 변화 여부가 모호하게 되는 전압값이다. 그리하면, 저항변화 메모리 단위 셀들은 저마다의 저항변화 전압값의 편차에 의해 HRS 저항상태를 유지할지 아니면 LRS 저항상태로 변할지 예측불가능하게 된다. 그에 의해, 저항변화 메모리 어레이(60)는 예측불가능한 난수를 생성하게 된다.The resistance change memory controller 62 initializes the resistance change memory unit cells of the resistance change memory array 60 to HRS (high resistance state), and then applies a predetermined set voltage V SET to the resistance change memory unit cells. The set voltage V SET at this time is a value different from the voltage normally applied to the resistance change memory and can be set to an intermediate value or an average value of the dispersion of the set voltage (see FIG. 6). That is, the voltage value of the set voltage is a voltage value in which the resistance change state of the resistance change memory unit cell in the resistance change memory array 60 becomes ambiguous. Thus, it is impossible to predict whether the resistance change memory unit cells will be maintained in the HRS resistance state or in the LRS resistance state due to a variation in the resistance change voltage value. Thereby, the resistance change memory array 60 generates an unpredictable random number.

한편, 저항변화 메모리 컨트롤러(62)는 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들을 LRS(낮은 저항상태)로 초기화시킨 후 소정의 리셋 전압(VRESET)을 저항변화 메모리 단위 셀들에게 인가한다. 이때의 리셋 전압(VRESET)은 저항변화 메모리에 통상적으로 인가되는 전압과는 다른 값으로서, 리셋 전압의 산포의 중간값 또는 평균값으로 설정될 수 있다. 즉, 리셋 전압의 전압값은 저항변화 메모리 어레이(60)내의 저항변화 메모리 단위 셀의 저항상태 변화 여부가 모호하게 되는 전압값이다. 그리하면, 저항변화 메모리 단위 셀들은 저마다의 저항변화 전압값의 편차에 의해 LRS 저항상태를 유지할지 아니면 HRS 저항상태로 변할지 예측불가능하게 된다. 그에 의해, 저항변화 메모리 어레이(60)는 예측불가능한 난수를 생성하게 된다.On the other hand, the resistance change memory controller 62 initializes the resistance change memory unit cells of the resistance change memory array 60 to LRS (low resistance state) and then applies a predetermined reset voltage V RESET to the resistance change memory unit cells do. The reset voltage V RESET at this time is a value different from the voltage normally applied to the resistance change memory, and may be set to an intermediate value or an average value of the variation of the reset voltage. That is, the voltage value of the reset voltage is a voltage value in which the resistance change state of the resistance change memory unit cell in the resistance change memory array 60 becomes ambiguous. Thus, it is impossible to predict whether the resistance change memory unit cells will be maintained in the LRS resistance state or in the HRS resistance state due to a variation in the resistance change voltage value. Thereby, the resistance change memory array 60 generates an unpredictable random number.

도 10은 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작 방법을 설명하는 플로우차트로서, 저항변화 전압(VSET)을 통한 동작 방법을 설명하는 플로우차트이다.FIG. 10 is a flowchart illustrating an operation method of a real random number generator using a resistance change memory according to an embodiment of the present invention, illustrating an operation method using a resistance change voltage (V SET ).

먼저, 저항변화 메모리 컨트롤러(62)는 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들을 HRS 저항상태로 초기화시킨다(S10). 여기서, HRS 저항상태(즉, 저항값이 큰 상태)는 예를 들어 1MΩ 이상의 저항값을 갖는 상태를 의미한다고 볼 수 있다. 그리고, HRS 저항상태는 본 발명의 특허청구범위에 기재된 제 1 저항상태의 일 예가 될 수 있다.First, the resistance change memory controller 62 initializes the resistance change memory unit cells of the resistance change memory array 60 to the HRS resistance state (S10). Here, the HRS resistance state (i.e., the state in which the resistance value is large) can be regarded as a state having a resistance value of 1 M or more, for example. And, the HRS resistance state may be an example of the first resistance state described in the claims of the present invention.

이후, 저항변화 메모리 컨트롤러(62)는 소정의 셋 전압(VSET)을 저항변화 메모리 단위 셀들에게 인가한다(S12). 여기서, 셋 전압(VSET)은 도 6에서와 같이 셋 전압의 산포(40)내에 존재하는 전압이고, 저항변화 메모리에 인가되는 통상의 셋 전압(42)과는 다른 값이다. Thereafter, the resistance change memory controller 62 applies a predetermined set voltage V SET to the resistance change memory unit cells (S12). Here, the set voltage V SET is a voltage existing within the set voltage dispersion 40 as shown in FIG. 6, and is different from the normal set voltage 42 applied to the resistance change memory.

그에 따라, 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들은 저마다의 저항변화 전압값의 편차에 의해 HRS 저항상태를 유지할지 아니면 LRS 저항상태로 변할지 예측불가능하게 된다(S14). Accordingly, the resistance change memory unit cells of the resistance change memory array 60 can not be predicted whether to maintain the HRS resistance state or the LRS resistance state due to the variation of the resistance change voltage value each (S14).

결국, 저항변화 메모리 어레이(60)의 각각의 저항변화 메모리 단위 셀은 저마다 "0" 또는 "1"의 값을 가지게 되고, 이에 의해 저항변화 메모리 어레이(60)는 예측불가능한 난수 또는 난수 비트를 생성하게 된다(S16). As a result, each resistance-change memory unit cell of the resistance-change memory array 60 has a value of "0" or "1", respectively, whereby the resistance-change memory array 60 generates an unpredictable random number or a random number bit (S16).

도 11은 본 발명의 실시예에 따른 저항변화 메모리를 이용한 실 난수 발생기의 동작 방법을 설명하는 플로우차트로서, 저항변화 전압(VReset)을 통한 동작 방법을 설명하는 플로우차트이다. FIG. 11 is a flow chart for explaining a method of operating a real random number generator using a resistance change memory according to an embodiment of the present invention, and is a flowchart illustrating an operation method using a resistance change voltage (V Reset ).

먼저, 저항변화 메모리 컨트롤러(62)는 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들을 LRS 저항상태로 초기화시킨다(S20). 여기서, LRS 저항상태(즉, 저항값이 작은 상태)는 예를 들어 100Ω 이하의 저항값을 갖는 상태를 의미한다고 볼 수 있다. 그리고, LRS 저항상태는 본 발명의 특허청구범위에 기재된 제 2 저항상태의 일 예가 될 수 있다.First, the resistance change memory controller 62 initializes the resistance change memory unit cells of the resistance change memory array 60 to the LRS resistance state (S20). Here, the LRS resistance state (i.e., a state in which the resistance value is small) can be regarded as a state having a resistance value of, for example, 100Ω or less. The LRS resistance state may be an example of the second resistance state described in the claims of the present invention.

이후, 저항변화 메모리 컨트롤러(62)는 소정의 리셋 전압(VRESET)을 저항변화 메모리 단위 셀들에게 인가한다(S22). 여기서, 리셋 전압(VRESET)은 리셋 전압의 산포(즉, 셋 전압의 산포(40)에 해당할 수 있음)내에 존재하는 전압이고, 저항변화 메모리에 인가되는 통상의 리셋 전압과는 다른 값이다. Thereafter, the resistance change memory controller 62 applies a predetermined reset voltage V RESET to the resistance change memory unit cells (S22). Here, the reset voltage V RESET is a voltage that exists within the range of the reset voltage (that is, may correspond to the spread of the set voltage 40) and is a value different from the normal reset voltage applied to the resistance change memory .

그에 따라, 저항변화 메모리 어레이(60)의 저항변화 메모리 단위 셀들은 저마다의 저항변화 전압값의 편차에 의해 LRS 저항상태를 유지할지 아니면 HRS 저항상태로 변할지 예측불가능하게 된다(S24). Thereby, the resistance change memory unit cells of the resistance change memory array 60 become unpredictable whether to maintain the LRS resistance state or the HRS resistance state due to the variation of the resistance change voltage value each (S24).

결국, 저항변화 메모리 어레이(60)의 각각의 저항변화 메모리 단위 셀은 저마다 "0" 또는 "1"의 값을 가지게 되고, 이에 의해 저항변화 메모리 어레이(60)는 예측불가능한 난수 또는 난수 비트를 생성하게 된다(S26). As a result, each resistance-change memory unit cell of the resistance-change memory array 60 has a value of "0" or "1", respectively, whereby the resistance-change memory array 60 generates an unpredictable random number or a random number bit (S26).

이상에서와 같이 도면과 명세서에서 최적의 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, an optimal embodiment has been disclosed in the drawings and specification. Although specific terms have been employed herein, they are used for purposes of illustration only and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

10 : 하부 전극 12 : 저항변화층
14 : 상부 전극 60 : 저항변화 메모리 어레이
62 : 저항변화 메모리 컨트롤러10: lower electrode 12: resistance variable layer
14: upper electrode 60: resistance variable memory array
62: Resistive Memory Controller

Claims (15)

저항변화 메모리 단위 셀이 어레이되어 있고, 상기 저항변화 메모리 단위 셀에 의해 난수를 생성하는 저항변화 메모리 어레이; 및
상기 저항변화 메모리 어레이에서 난수를 생성하게 하되, 상기 저항변화 메모리 단위 셀을 제 1 저항상태로 초기화시킨 후 셋 전압을 인가하여 상기 저항변화 메모리 어레이에서 난수를 생성하게 하거나 상기 저항변화 메모리 단위 셀을 제 2 저항상태로 초기화시킨 후 리셋 전압을 인가하여 상기 저항변화 메모리 어레이에서 난수를 생성하게 하는 저항변화 메모리 컨트롤러;를 포함하는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.A resistance change memory array in which resistance change memory unit cells are arrayed and generate random numbers by the resistance change memory unit cells; And
The method includes generating a random number in the resistance change memory array by initializing the resistance change memory unit cell to a first resistance state and then applying a set voltage to generate a random number in the resistance change memory array, And a resistance change memory controller for initializing the resistance change memory array to a second resistance state and applying a reset voltage to generate a random number in the resistance change memory array. 청구항 1에 있어서,
상기 저항변화 메모리 컨트롤러는 상기 셋 전압의 산포의 중간값 또는 평균값을 상기 셋 전압으로 설정하는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.The method according to claim 1,
Wherein the resistance change memory controller sets an intermediate value or an average value of the scattering of the set voltage to the set voltage. 청구항 2에 있어서,
상기 셋 전압은 2V ~ 4.5V에서 설정되는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.The method of claim 2,
And the set voltage is set at 2V to 4.5V. 청구항 1에 있어서,
상기 제 1 저항상태는 저항값이 큰 상태(HRS)이고, 상기 제 2 저항상태는 저항값이 작은 상태(LRS)이고,
상기 셋 전압은 상기 제 1 저항상태에서 상기 제 2 저항상태로 변화하기 위한 전압인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.The method according to claim 1,
Wherein the first resistance state is a state in which a resistance value is high (HRS), the second resistance state is a state in which a resistance value is low (LRS)
Wherein the set voltage is a voltage for changing from the first resistance state to the second resistance state. 청구항 1에 있어서,
상기 저항변화 메모리 컨트롤러는 상기 리셋 전압의 산포의 중간값 또는 평균값을 상기 리셋 전압으로 설정하는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.The method according to claim 1,
Wherein the resistance change memory controller sets an intermediate value or an average value of the variation of the reset voltage to the reset voltage. 청구항 1에 있어서,
상기 제 1 저항상태는 저항값이 큰 상태(HRS)이고, 상기 제 2 저항상태는 저항값이 작은 상태(LRS)이고,
상기 리셋 전압은 상기 제 2 저항상태에서 상기 제 1 저항상태로 변화하기 위한 전압인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기.The method according to claim 1,
Wherein the first resistance state is a state in which a resistance value is high (HRS), the second resistance state is a state in which a resistance value is low (LRS)
Wherein the reset voltage is a voltage for changing from the second resistance state to the first resistance state. 저항변화 메모리 컨트롤러가, 저항변화 메모리 어레이내의 저항변화 메모리 단위 셀을 제 1 저항상태로 초기화시키는 단계;
상기 저항변화 메모리 컨트롤러가, 셋 전압을 상기 저항변화 메모리 단위 셀에게 인가하는 단계; 및
상기 저항변화 메모리 어레이가, 상기 셋 전압에 의해 난수를 생성하는 단계;를 포함하는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법. Wherein the resistance change memory controller comprises: initializing a resistance change memory unit cell in the resistance change memory array to a first resistance state;
Wherein the resistance change memory controller applies a set voltage to the resistance change memory unit cell; And
And generating a random number by the set voltage in the resistance-change memory array. 청구항 7에 있어서,
상기 셋 전압은 상기 셋 전압의 산포의 중간값 또는 평균값으로 설정되는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법. The method of claim 7,
Wherein the set voltage is set to an intermediate value or an average value of the scattering of the set voltage. 청구항 8에 있어서,
상기 셋 전압은 2V ~ 4.5V에서 설정되는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법. The method of claim 8,
Wherein the set voltage is set at 2V to 4.5V. 청구항 7에 있어서,
상기 셋 전압은 상기 제 1 저항상태에서 제 2 저항상태로 변화하기 위한 전압인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법. The method of claim 7,
Wherein the set voltage is a voltage for changing from the first resistance state to the second resistance state. 청구항 10에 있어서,
상기 제 1 저항상태는 저항값이 큰 상태(HRS)이고, 상기 제 2 저항상태는 저항값이 작은 상태(LRS)인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법. The method of claim 10,
Wherein the first resistance state is a state in which a resistance value is large (HRS), and the second resistance state is a state in which a resistance value is small (LRS). 저항변화 메모리 컨트롤러가, 저항변화 메모리 어레이내의 저항변화 메모리 단위 셀을 제 2 저항상태로 초기화시키는 단계;
상기 저항변화 메모리 컨트롤러가, 리셋 전압을 상기 저항변화 메모리 단위 셀에게 인가하는 단계; 및
상기 저항변화 메모리 어레이가, 상기 리셋 전압에 의해 난수를 생성하는 단계;를 포함하는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법. Wherein the resistance change memory controller initializes a resistance change memory unit cell in the resistance change memory array to a second resistance state;
Wherein the resistance change memory controller applies a reset voltage to the resistance change memory unit cell; And
And generating a random number by the reset voltage in the resistance-change memory array. 청구항 12에 있어서,
상기 리셋 전압은 상기 리셋 전압의 산포의 중간값 또는 평균값으로 설정되는 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법. The method of claim 12,
Wherein the reset voltage is set to an intermediate value or an average value of the scattering of the reset voltage. 청구항 12에 있어서,
상기 리셋 전압은 상기 제 2 저항상태에서 제 1 저항상태로 변화하기 위한 전압인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법. The method of claim 12,
Wherein the reset voltage is a voltage for changing from the second resistance state to the first resistance state. 청구항 14에 있어서,
상기 제 1 저항상태는 저항값이 큰 상태(HRS)이고, 상기 제 2 저항상태는 저항값이 작은 상태(LRS)인 것을 특징으로 하는 저항변화 메모리를 이용한 실 난수 발생기의 동작방법.
15. The method of claim 14,
Wherein the first resistance state is a state in which a resistance value is large (HRS), and the second resistance state is a state in which a resistance value is small (LRS).
KR1020140080708A 2014-06-30 2014-06-30 True random number generator using resistance random access memory and operating method thereof KR101593164B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140080708A KR101593164B1 (en) 2014-06-30 2014-06-30 True random number generator using resistance random access memory and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140080708A KR101593164B1 (en) 2014-06-30 2014-06-30 True random number generator using resistance random access memory and operating method thereof

Publications (2)

Publication Number Publication Date
KR20160002027A true KR20160002027A (en) 2016-01-07
KR101593164B1 KR101593164B1 (en) 2016-02-15

Family

ID=55168751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140080708A KR101593164B1 (en) 2014-06-30 2014-06-30 True random number generator using resistance random access memory and operating method thereof

Country Status (1)

Country Link
KR (1) KR101593164B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022040193A1 (en) * 2020-08-18 2022-02-24 Nutech Ventures Core/shell nanoparticle-based devices for sensors and neuromorphic computing
CN114121088A (en) * 2021-11-24 2022-03-01 北京大学 Method for realizing adjustable random number sequence based on resistive random access memory
KR102467915B1 (en) * 2021-05-17 2022-11-17 한국전자통신연구원 Apparatus and Method for Gaussian Sampling based on Resistance Random Access Memory
KR20220158115A (en) * 2021-05-20 2022-11-30 한국전자통신연구원 Method for generating gaussian error data using flash memory and apparatus using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022040193A1 (en) * 2020-08-18 2022-02-24 Nutech Ventures Core/shell nanoparticle-based devices for sensors and neuromorphic computing
KR102467915B1 (en) * 2021-05-17 2022-11-17 한국전자통신연구원 Apparatus and Method for Gaussian Sampling based on Resistance Random Access Memory
US11783894B2 (en) 2021-05-17 2023-10-10 Electronics And Telecommunications Research Institute Gaussian sampling apparatus and method based on resistive random access memory
KR20220158115A (en) * 2021-05-20 2022-11-30 한국전자통신연구원 Method for generating gaussian error data using flash memory and apparatus using the same
US11880269B2 (en) 2021-05-20 2024-01-23 Electronics And Telecommunications Research Institute Method for generating Gaussian error data using flash memory and apparatus using the same
CN114121088A (en) * 2021-11-24 2022-03-01 北京大学 Method for realizing adjustable random number sequence based on resistive random access memory

Also Published As

Publication number Publication date
KR101593164B1 (en) 2016-02-15

Similar Documents

Publication Publication Date Title
KR101566949B1 (en) Reconfigurable physically unclonable function apparatus and operating method thereof
US11869852B2 (en) Physical unclonable functions with copper-silicon oxide programmable metallization cells
Gaba et al. Stochastic memristive devices for computing and neuromorphic applications
US8767449B2 (en) Memory devices with in-bit current limiters
US10497866B1 (en) Ionic floating-gate memory device
Yu et al. Read/write schemes analysis for novel complementary resistive switches in passive crossbar memory arrays
Pouyan et al. Reliability challenges in design of memristive memories
US9679647B2 (en) Semiconductor memory device including a resistance change element and a control circuit for changing resistance of the resistance change element
KR101593164B1 (en) True random number generator using resistance random access memory and operating method thereof
WO2011133139A1 (en) Refreshing memristive systems
Sahay et al. Recent trends in hardware security exploiting hybrid CMOS-resistive memory circuits
JP2008124471A (en) Nonvolatile storage device, and its operation method
US9224470B1 (en) Memory circuit and method of programming memory circuit
US10839899B2 (en) Power on reset method for resistive memory storage device
CN111986720B (en) Random access memory cell and method for operating resistive random access memory cell
Rodriguez-Fernandez et al. Characterization of HfO2-based devices with indication of second order memristor effects
JP2006245280A5 (en)
US11942150B2 (en) RRAM circuit
KR20110134458A (en) Heterojunction oxide non-volatile memory device
Alam et al. Threshold switch assisted memristive memory with enhanced read distinguishability
US20210201994A1 (en) Rram circuit and method
CN115527582A (en) Resistive memory device and method of programming the same
JP5418147B2 (en) Element control circuit, switching element, and element control method
Nandakumar et al. Verilog-A compact model for a novel Cu/SiO 2/W quantum memristor
EP4345818A1 (en) Devices and methods for operating a memristive element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 5