KR20150108031A - Synchronous dc-dc buck converter for reducing electromagnetic interference using digital delay locked loop and method for controlling shaping of switching signals - Google Patents

Synchronous dc-dc buck converter for reducing electromagnetic interference using digital delay locked loop and method for controlling shaping of switching signals Download PDF

Info

Publication number
KR20150108031A
KR20150108031A KR1020150085252A KR20150085252A KR20150108031A KR 20150108031 A KR20150108031 A KR 20150108031A KR 1020150085252 A KR1020150085252 A KR 1020150085252A KR 20150085252 A KR20150085252 A KR 20150085252A KR 20150108031 A KR20150108031 A KR 20150108031A
Authority
KR
South Korea
Prior art keywords
signal
switching
voltage
frequency
generating
Prior art date
Application number
KR1020150085252A
Other languages
Korean (ko)
Other versions
KR101589514B1 (en
Inventor
이강윤
김홍진
박영준
장정아
고낙영
서동현
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020150085252A priority Critical patent/KR101589514B1/en
Publication of KR20150108031A publication Critical patent/KR20150108031A/en
Application granted granted Critical
Publication of KR101589514B1 publication Critical patent/KR101589514B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/081—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source
    • H02M1/082—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

A synchronous DC-DC buck converter according to the embodiments of the present invention generates a dropped output voltage by using a first switch which applies an input voltage to an inductor for the duty period of a first switching signal and a second switch which is switched with a second switching signal complementary to the first switching signal. The synchronous DC-DC buck converter includes: a sawtooth wave generating unit which generates a sawtooth wave with a frequency according to a frequency setting signal; a driving oscillation signal generating unit which generates an error voltage of a reference voltage and an output voltage, and generates a driving oscillation signal with a duty ratio corresponding to the amplitude of the error voltage by comparing the sawtooth wave with the error voltage; a switching signal generating unit which generates the first and second switching signals to have waveforms applying dead time to the duty period of the driving oscillation signal; and a phase tracking unit which generates a frequency setting signal based on a sum signal to add a frequency variation signal according to a diffusion spectrum clock setting voltage to an activation period length signal of a pulse corresponding to the phase difference between the driving oscillation signal and a reference clock signal.

Description

디지털 지연 고정 루프를 이용하여 전자기 간섭을 줄일 수 있는 동기식 직류-직류 벅 변환기 및 스위칭 신호들의 파형 제어 방법{SYNCHRONOUS DC-DC BUCK CONVERTER FOR REDUCING ELECTROMAGNETIC INTERFERENCE USING DIGITAL DELAY LOCKED LOOP AND METHOD FOR CONTROLLING SHAPING OF SWITCHING SIGNALS}TECHNICAL FIELD [0001] The present invention relates to a synchronous DC-DC buck converter capable of reducing electromagnetic interference using a digital delay locked loop and a waveform control method of switching signals. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous DC- }

본 발명은 직류-직류 변환기에 관한 것으로, 더욱 상세하게는, 동기식 직류-직류 벅 변환기에 관한 것이다.The present invention relates to a DC-DC converter, and more particularly, to a synchronous DC-DC buck converter.

직류-직류 변환기(DC-DC Converter)는 직류 전압을 다른 레벨의 직류 전압으로 변환하는 회로이다. 입력 전압을 더 낮은 레벨의 출력 전압으로 변환하여 출력하는 직류-직류 변환기를 강압형 직류-직류 변환기라고 하는데, 벅 변환기(buck converter), 또는 DC-DC 벅 변환기라고 하는 인덕터 방식의 벅 변환기가 대표적이다.A DC-DC converter (DC-DC converter) is a circuit that converts a DC voltage to a DC voltage of another level. A DC-DC converter that converts an input voltage to a lower level output voltage is called a step-down DC-DC converter. A buck converter or an inductor-type buck converter called a DC-DC buck converter is a representative to be.

동기식 DC-DC 벅 변환기(synchronous DC-DC buck converter)는 인덕터와, 인덕터에 대해 입력 전압으로부터 에너지 공급과 출력 전압으로 에너지 전달을 제어하기 위해 서로 상보적으로 동작하는 두 개의 스위치들, 그리고 강압된 전압을 유지하기 위한 커패시터로 구성된다.A synchronous DC-DC buck converter (synchronous DC-DC buck converter) consists of an inductor and two switches that operate complementarily to control energy transfer from the input voltage to the energy supply and output voltage to the inductor, And a capacitor for maintaining the voltage.

이론적으로 동기식 DC-DC 벅 변환기는 두 스위치들 중 인덕터에 입력 전압을 인가하는 스위치의 듀티비(duty ratio)에 따라 강압비가 결정되는 회로이므로, 간단한 구조로 출력 전압의 레벨을 조절할 수도 있는 직류-직류 변환기이다.Theoretically, the synchronous DC-DC buck converter is a circuit in which the step-down ratio is determined according to the duty ratio of the switch that applies the input voltage to the inductor among the two switches. Therefore, the DC- DC converter.

다만, 큰 용량의 인덕터와 커패시터를 집적 회로로 구현하기에는 어렵기 때문에, 집적 회로로 구현하더라도 인덕터는 외부 소자로 하고 나머지 스위칭 회로들만 집적 회로 내에서 구성하는 것이 보통이다.However, since it is difficult to implement a large-capacity inductor and a capacitor as an integrated circuit, it is common that the inductor is configured as an external element and the remaining switching circuits are configured in an integrated circuit even if implemented as an integrated circuit.

인덕터의 크기는 듀티비 및 입력 전압과 출력 전압의 차이에 비례하고, 스위칭 주파수와 스위칭 시의 인덕터 리플(ripple) 전류 변화율에는 반비례한다.The size of the inductor is proportional to the duty ratio, the difference between the input voltage and the output voltage, and inversely proportional to the switching frequency and the inductor ripple current change rate during switching.

또한 커패시터의 크기는 스위칭 시의 인덕터 리플 전류 변화율에 비례하고 스위칭 주파수와 출력 전압의 크기에는 반비례한다.Also, the size of the capacitor is proportional to the rate of inductor ripple current change during switching and inversely proportional to the switching frequency and the magnitude of the output voltage.

따라서, 인덕터와 커패시터의 크기를 모두 줄여 집적 회로 내에 집적시키기 위해서는, 스위칭 주파수를 높여야 한다.Therefore, in order to reduce the size of the inductor and the capacitor and integrate them in the integrated circuit, the switching frequency must be increased.

스위칭 주파수를 높일 경우에, 집적 회로에서 스위치로 구현되는 트랜지스터들에 새로운 문제점들이 발생한다. 동기식 DC-DC 벅 변환기의 두 스위치들은 동시에 켜질 경우에 입력 전압 단자에서 스위치들을 관통하여 접지 단자까지 전류가 흘러버릴(shoot-through) 가능성이 있다. 따라서, 각 스위치들의 상보적인 통전 구간의 앞뒤로 소정의 데드 타임(dead time)을 주어 스위치로 동작하는 트랜지스터들이 어느 시점에 동시에 턴온되어 있을 가능성을 줄일 필요가 있다.When increasing the switching frequency, new problems arise in transistors implemented in switches in integrated circuits. The two switches of the synchronous DC-DC buck converter are likely to shoot-through from the input voltage terminal through the switches to the ground terminal when switched on at the same time. Therefore, it is necessary to reduce the possibility that transistors operating as switches at the same time are turned on at the same time by giving a predetermined dead time before and after the complementary current-carrying period of each of the switches.

스위칭 주파수를 높일 때에 발생하는 또다른 문제점은 전자기 간섭, 즉 EMI(electromagnetic interference)이다. Another problem that arises when increasing the switching frequency is electromagnetic interference, or electromagnetic interference (EMI).

스위칭 신호는 매우 안정적으로 유지되는 스위칭 주파수를 가지고 생성되므로, 스위칭 주파수를 중심으로 전자기 에너지가 집중되며, 설령 스위칭 신호의 전압 레벨이 낮더라도 안정적이고 높은 주파수의 스위칭 신호라면 스위칭 주파수 대역에서는 무시할 수 없는 전자기 간섭을 일으킬 수 있다. 이러한 EMI는 때때로 다른 전자 장치들의 동작에 영향을 미치기도 하고 때로는 회로 자체의 성능을 저하시키기도 한다.Since the switching signal is generated with a switching frequency that is kept very stable, electromagnetic energy is concentrated around the switching frequency. Even if the voltage level of the switching signal is low, stable and high frequency switching signals can not be ignored in the switching frequency band It may cause electromagnetic interference. Such EMI sometimes affects the operation of other electronic devices and sometimes degrades the performance of the circuit itself.

통상적으로 안정적인 스위칭 신호에 따른 EMI 가능성은 역설적으로 스위칭 신호를 안정적이지 않게 만들면 해소될 수 있다. 이러한 기법에 따르면 전자기 에너지는 스위칭 신호가 불안정하게 발생하는 넓은 대역에 확산되므로 첨두가 낮아지게 되어 EMI 가능성이 사라진다. 이러한 기법을 통칭하여 확산 스펙트럼 클럭 생성 기법(spread spectrum clock generation, SSCG)이라 한다.Normally, the EMI possibility due to a stable switching signal can be solved by making the switching signal unstable paradoxically. According to this technique, electromagnetic energy spreads in a wide band where the switching signal is unstable, so that the peak is lowered and the EMI possibility disappears. These techniques are collectively referred to as spread spectrum clock generation (SSCG).

그러나, 이러한 전자기 간섭을 해소하기 위한 확산 스펙트럼 클럭 생성 기법은 동기식 DC-DC 벅 컨버터에 적용하기 쉽지 않다. However, the spread spectrum clock generation technique for solving such electromagnetic interference is not easy to apply to a synchronous DC-DC buck converter.

예를 들어, 스위칭 신호 펄스의 전후에 적용된 데드 타임이 문제가 될 수 있다. 데드 타임은 스위치로 사용되는 트랜지스터의 턴온 시간과 턴오프 시간을 고려하여 주어진다. 예를 들어, 확산 스펙트럼 클럭 생성에 따라 스위칭 주파수가 10% 상승하여 스위칭 주기가 10% 줄어든 상황에서 고정적인 데드 타임이 적용되면, 입력 전원을 인덕터에 연결하는 스위치의 듀티 구간이 애초에 스위칭 주파수가 확산되지 않은 경우보다 더 많이 줄어들게 되고, 출력 전압은 낮아지게 된다.For example, the dead time applied before and after the switching signal pulse can be a problem. The dead time is given taking into account the turn-on and turn-off times of the transistors used as switches. For example, if a fixed dead time is applied in a situation where the switching frequency is reduced by 10% due to the spread spectrum clock generation and the switching period is reduced by 10%, the duty cycle of the switch connecting the input power to the inductor is initially And the output voltage is lowered.

반대로 스위칭 주파수가 10% 하강하여 스위칭 주기가 10% 늘어난 상황에서 고정적인 데드 타임이 적용되면, 입력 전원을 인덕터에 연결하는 스위치의 듀티 구간이 애초에 스위칭 주파수가 확산되지 않은 경우보다 더 많이 길어지게 되고, 출력 전압은 높아지게 된다.Conversely, if a fixed dead time is applied in a situation where the switching frequency is reduced by 10% and the switching period is increased by 10%, the duty interval of the switch connecting the input power to the inductor is longer than that of the case where the switching frequency is not diffused , The output voltage becomes higher.

이렇게 되면 직류-직류 전압 변환기의 출력 전압이 안정적으로 공급되지 못하고 확산 스펙트럼 클럭의 확산 주기에 상응하는 주기로 높아졌다 낮아졌다 하는 문제가 예상된다.In this case, it is expected that the output voltage of the DC-DC voltage converter can not be stably supplied, and the voltage is increased or decreased to a period corresponding to the spread spectrum clock spreading period.

본 발명이 해결하고자 하는 과제는 디지털 지연 고정 루프를 이용하여 전자기 간섭을 줄일 수 있는 동기식 직류-직류 벅 변환기 및 스위칭 신호들의 파형 제어 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a synchronous DC-DC buck converter capable of reducing electromagnetic interference using a digital delay locked loop and a waveform control method of switching signals.

본 발명이 해결하고자 하는 과제는 스위칭 주파수가 높아지면서 영향이 커지는 전자기 간섭의 문제를 해결하고자 디지털 지연 고정 루프와 확산 스펙트럼 클럭을 이용한 동기식 직류-직류 벅 변환기 및 스위칭 신호들의 파형 제어 방법을 제공하는 데에 있다.The present invention provides a synchronous DC-DC buck converter using a digital delay locked loop and a spread spectrum clock and a waveform control method of switching signals in order to solve the problem of electromagnetic interference which becomes more significant as the switching frequency increases. .

본 발명이 해결하고자 하는 과제는 확산 스펙트럼 클럭 이용 시에 데드 타임에 미치는 영향을 줄이고 효율을 유지하기 위해 디지털 지연 고정 루프를 이용한 동기식 직류-직류 벅 변환기 및 스위칭 신호들의 파형 제어 방법을 제공하는 데에 있다.The present invention provides a synchronous DC-DC buck converter using a digital delay locked loop and a waveform control method of switching signals in order to reduce the influence on the dead time in using a spread spectrum clock and to maintain efficiency. have.

본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.The solution to the problem of the present invention is not limited to those mentioned above, and other solutions not mentioned can be clearly understood by those skilled in the art from the following description.

본 발명의 일 측면에 따른 동기식 직류-직류 벅 변환기는A synchronous DC-DC buck converter according to an aspect of the present invention includes:

입력 전압을 제1 스위칭 신호의 듀티(duty) 구간 동안 인덕터에 인가하는 제1 스위치와, 제1 스위칭 신호에 상보적인 제2 스위칭 신호로 스위칭되는 제2 스위치를 이용하여 강압된 출력 전압을 생성하는 동기식 직류-직류 벅 변환기로서,A first switch for applying an input voltage to an inductor during a duty period of the first switching signal and a second switch for switching to a second switching signal complementary to the first switching signal, A synchronous DC to DC buck converter,

주파수 설정 신호에 따른 주파수로 톱니파를 생성하는 톱니파 생성부;A sawtooth wave generating unit for generating a sawtooth wave at a frequency corresponding to the frequency setting signal;

상기 출력 전압과 기준 전압의 오차 전압을 생성하고, 상기 톱니파와 상기 오차 전압을 비교하여 상기 오차 전압의 크기에 상응한 듀티비를 가지는 구동 발진 신호를 생성하는 구동 발진 신호 생성부; A driving oscillation signal generator for generating an error voltage between the output voltage and the reference voltage and comparing the sawtooth wave with the error voltage to generate a driving oscillation signal having a duty ratio corresponding to the magnitude of the error voltage;

상기 구동 발진 신호의 듀티 구간에 데드 타임을 적용한 파형을 각각 가지도록 제1 및 제2 스위칭 신호들을 생성하는 스위칭 신호 생성부; 및A switching signal generator for generating first and second switching signals so as to respectively have waveforms to which a dead time is applied in a duty interval of the driving oscillation signal; And

상기 구동 발진 신호와 기준 클럭 신호의 위상 차이에 상응하는 펄스의 활성 구간 길이 신호에 확산 스펙트럼 클럭 설정 전압에 따른 주파수 변동 신호를 합산한 합산 신호에 기초하여 상기 주파수 설정 신호를 생성하는 위상 추적부를 포함할 수 있다. 일 실시예에 따라,And a phase tracking unit for generating the frequency setting signal based on a summation signal obtained by adding a frequency variation signal according to a spread spectrum clock setting voltage to an active section length signal of a pulse corresponding to a phase difference between the driving oscillation signal and the reference clock signal can do. According to one embodiment,

상기 스위칭 신호 생성부는 데드 타임 설정 신호에 따라 상기 구동 발진 신호의 듀티 구간에 데드 타임을 적용한 파형을 각각 가지도록 제1 및 제2 스위칭 신호들을 생성하도록 동작하고,Wherein the switching signal generator is operative to generate first and second switching signals so as to respectively have a waveform in which a dead time is applied to a duty interval of the driving oscillation signal according to a dead time setting signal,

위상 추적부는 상기 구동 발진 신호와 기준 클럭 신호의 위상 차이에 상응하는 펄스의 활성 구간 길이 신호에 확산 스펙트럼 클럭 설정 전압에 따른 주파수 변동 신호를 합산한 합산 신호에 기초하여 상기 데드 타임 설정 신호를 생성하도록 동작할 수 있다.The phase tracking unit generates the dead time setting signal based on the sum signal obtained by adding the frequency variation signal according to the spread spectrum clock setting voltage to the active section length signal of the pulse corresponding to the phase difference between the driving oscillation signal and the reference clock signal Can operate.

일 실시예에 따라, 상기 위상 추적부는 According to one embodiment, the phase-

상기 구동 발진 신호를 소정의 분주비로 분주한 분주 신호와 상기 기준 클럭 신호의 위상 차이에 상응하는 펄스를 생성하는 펄스 생성부;A pulse generator for generating a pulse corresponding to a phase difference between a frequency division signal obtained by dividing the drive oscillation signal by a predetermined division ratio and the reference clock signal;

상기 생성된 펄스의 활성 구간의 길이에 따라 상기 활성 구간 길이 신호를 생성하는 타임-투-디지털 변환기;A time-to-digital converter for generating the active section length signal according to a length of an active section of the generated pulse;

상기 확산 스펙트럼 클럭 설정 전압에 따른 상기 주파수 변동 신호를 생성하는 확산 스펙트럼 클럭 제어부;A spread spectrum clock control unit for generating the frequency variation signal according to the spread spectrum clock setting voltage;

상기 활성 구간 길이 신호와 상기 주파수 변동 신호를 합산하여 상기 합산 신호를 생성하는 합산부; 및A summation unit for summing the active section length signal and the frequency variation signal to generate the summation signal; And

상기 합산 신호를 필터링하고, 상기 필터링된 합산 신호의 크기에 비례하여 상기 주파수 설정 신호의 크기를 결정하며, 상기 필터링된 합산 신호의 크기에 역비례하여 상기 데드 타임 설정 신호의 크기를 결정하는 디지털 루프 필터를 포함할 수 있다. A digital loop filter for filtering the summed signal, determining the magnitude of the frequency setting signal in proportion to the magnitude of the filtered summed signal, and determining the magnitude of the dead time set signal in inverse proportion to the magnitude of the filtered summed signal, . ≪ / RTI >

일 실시예에 따라, According to one embodiment,

상기 주파수 설정 신호는 상기 확산 스펙트럼 클럭 설정 전압에 비례하여 상기 톱니파의 주파수를 변경하도록 설정되고,The frequency setting signal is set to change the frequency of the sawtooth wave in proportion to the spread spectrum clock setting voltage,

상기 데드 타임 설정 신호는 상기 확산 스펙트럼 클럭 설정 전압에 역비례하여 상기 데드 타임 길이를 변경하도록 설정될 수 있다.The dead time setting signal may be set to change the dead time length in inverse proportion to the spread spectrum clock setting voltage.

본 발명의 다른 측면에 따른 동기식 직류-직류 벅 변환기의 스위칭 파형 제어 방법은,A switching waveform control method of a synchronous DC-DC buck converter according to another aspect of the present invention includes:

입력 전압을 제1 스위칭 신호의 듀티 구간 동안 인덕터에 인가하는 제1 스위치와, 제1 스위칭 신호에 상보적인 제2 스위칭 신호로 스위칭되는 제2 스위치를 이용하여 강압된 출력 전압을 생성하는 동기식 직류-직류 벅 변환기의 스위칭 파형 제어 방법으로서,A first switch for applying an input voltage to an inductor during a duty period of a first switching signal and a second switch for switching to a second switching signal complementary to the first switching signal, A switching waveform control method of a DC buck converter,

주파수 설정 신호에 따른 주파수로 톱니파를 생성하는 단계;Generating a sawtooth wave at a frequency according to the frequency setting signal;

상기 출력 전압과 기준 전압의 오차 전압을 생성하고, 상기 톱니파와 상기 오차 전압을 비교하여 상기 오차 전압의 크기에 상응한 듀티비를 가지는 구동 발진 신호를 생성하는 단계;Generating an error voltage between the output voltage and the reference voltage and comparing the sawtooth wave with the error voltage to generate a drive oscillation signal having a duty ratio corresponding to the magnitude of the error voltage;

상기 구동 발진 신호의 듀티 구간에 데드 타임을 적용한 파형을 각각 가지도록 제1 및 제2 스위칭 신호들을 생성하는 단계; 및Generating first and second switching signals so as to respectively have waveforms to which a dead time is applied in a duty interval of the driving oscillation signal; And

상기 구동 발진 신호와 기준 클럭 신호의 위상 차이에 상응하는 펄스의 활성 구간 길이 신호에 확산 스펙트럼 클럭 설정 전압에 따른 주파수 변동 신호를 합산한 합산 신호에 기초하여 상기 주파수 설정 신호를 생성하는 단계를 포함할 수 있다.And generating the frequency setting signal based on a sum signal obtained by adding a frequency variation signal according to a spread spectrum clock setting voltage to an active section length signal of a pulse corresponding to a phase difference between the driving oscillation signal and the reference clock signal .

일실시예에 따라, 상기 제1 및 제2 스위칭 신호들을 생성하는 단계는,According to one embodiment, the step of generating the first and second switching signals comprises:

데드 타임 설정 신호에 따라 상기 구동 발진 신호의 듀티 구간에 데드 타임을 적용한 파형을 각각 가지도록 제1 및 제2 스위칭 신호들을 생성하는 단계를 포함하고,Generating first and second switching signals so that each of the first and second switching signals has a waveform in which a dead time is applied to a duty interval of the driving oscillation signal according to a dead time setting signal,

상기 동기식 직류-직류 벅 변환기의 스위칭 파형 제어 방법은The switching waveform control method of the synchronous DC-DC buck converter

상기 구동 발진 신호와 기준 클럭 신호의 위상 차이에 상응하는 펄스의 활성 구간 길이 신호에 확산 스펙트럼 클럭 설정 전압에 따른 주파수 변동 신호를 합산한 합산 신호에 기초하여 상기 데드 타임 설정 신호를 생성하는 단계를 더 포함할 수 있다.Generating the dead time setting signal based on a sum signal obtained by adding a frequency variation signal according to a spread spectrum clock setting voltage to an active section length signal of a pulse corresponding to a phase difference between the driving oscillation signal and the reference clock signal .

일 실시예 따라, 상기 주파수 설정 신호를 생성하는 단계 및 상기 데드 타임 설정 신호를 생성하는 단계는,In one embodiment, generating the frequency setting signal and generating the dead time setting signal comprises:

상기 구동 발진 신호를 소정의 분주비로 분주한 분주 신호와 상기 기준 클럭 신호의 위상 차이에 상응하는 펄스를 생성하는 단계;Generating a pulse corresponding to a phase difference between a division signal obtained by dividing the driving oscillation signal by a predetermined division ratio and the reference clock signal;

상기 생성된 펄스의 활성 구간의 길이에 따라 상기 활성 구간 길이 신호를 생성하는 단계;Generating the active period length signal according to a length of an active period of the generated pulse;

상기 확산 스펙트럼 클럭 설정 전압에 따른 상기 주파수 변동 신호를 생성하는 단계;Generating the frequency variation signal according to the spread spectrum clock setting voltage;

상기 활성 구간 길이 신호와 상기 주파수 변동 신호를 합산하여 상기 합산 신호를 생성하는 단계; 및Generating the summation signal by summing the active section length signal and the frequency variation signal; And

상기 합산 신호를 필터링하고, 상기 필터링된 합산 신호의 크기에 비례하여 상기 주파수 설정 신호의 크기를 결정하며, 상기 필터링된 합산 신호의 크기에 역비례하여 상기 데드 타임 설정 신호의 크기를 결정하는 단계를 포함할 수 있다.Determining the magnitude of the frequency setting signal in proportion to the magnitude of the filtered summed signal and determining the magnitude of the dead time setting signal in inverse proportion to the magnitude of the filtered summed signal, can do.

일 실시예에 따라, According to one embodiment,

상기 주파수 설정 신호는 상기 확산 스펙트럼 클럭 설정 전압에 비례하여 상기 톱니파의 주파수를 변경하도록 설정되고,The frequency setting signal is set to change the frequency of the sawtooth wave in proportion to the spread spectrum clock setting voltage,

상기 데드 타임 설정 신호는 상기 확산 스펙트럼 클럭 설정 전압에 역비례하여 상기 데드 타임 길이를 변경하도록 설정될 수 있다.The dead time setting signal may be set to change the dead time length in inverse proportion to the spread spectrum clock setting voltage.

본 발명의 디지털 지연 고정 루프를 이용한 동기식 직류-직류 벅 변환기 및 스위칭 신호들의 파형 제어 방법에 따르면, 스위칭 주파수가 높아지면서 영향이 커지는 전자기 간섭의 문제를 해결할 수 있다.According to the synchronous DC-DC buck converter using the digital delay locked loop and the waveform control method of the switching signals of the present invention, it is possible to solve the electromagnetic interference problem in which the influence is increased as the switching frequency increases.

본 발명의 디지털 지연 고정 루프를 이용한 동기식 직류-직류 벅 변환기 및 스위칭 신호들의 파형 제어 방법에 따르면, 확산 스펙트럼 클럭 이용 시에 데드 타임에 미치는 영향을 줄이고 효율을 유지할 수 있다.According to the synchronous DC-DC buck converter using the digital delay locked loop and the waveform control method of the switching signals of the present invention, it is possible to reduce the influence on the dead time and maintain the efficiency in using the spread spectrum clock.

본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to those mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 2는 본 발명의 일 실시예에 따른 디지털 지연 고정 루프와 확산 스펙트럼 클럭 신호를 이용한 동기식 직류-직류 벅 변환기에서, 제어 신호들의 파형들을 예시한 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 디지털 지연 고정 루프와 확산 스펙트럼 클럭 신호를 이용한 동기식 직류-직류 벅 변환기에서, 확산 스펙트럼 클럭 주파수가 커질 때의 제어 신호들의 파형들을 예시한 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 디지털 지연 고정 루프와 확산 스펙트럼 클럭 신호를 이용한 동기식 직류-직류 벅 변환기에서, 확산 스펙트럼 클럭 주파수가 작아질 때의 제어 신호들의 파형들을 예시한 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 디지털 지연 고정 루프와 확산 스펙트럼 클럭 신호를 이용한 동기식 직류-직류 벅 변환기를 위한 스위칭 신호들의 파형 제어 방법을 예시한 순서도이다.2 is a timing diagram illustrating waveforms of control signals in a digital delay locked loop and a synchronous DC-DC buck converter using a spread spectrum clock signal according to an embodiment of the present invention.
3 is a timing diagram illustrating waveforms of control signals when a spread spectrum clock frequency increases in a digital delay locked loop and a synchronous DC-DC buck converter using a spread spectrum clock signal according to an embodiment of the present invention.
4 is a timing diagram illustrating waveforms of control signals when a spread spectrum clock frequency is reduced in a digital delay locked loop and a synchronous DC-DC buck converter using a spread spectrum clock signal according to an exemplary embodiment of the present invention.
5 is a flowchart illustrating a waveform control method of switching signals for a digital delay locked loop and a synchronous DC-DC buck converter using a spread spectrum clock signal according to an embodiment of the present invention.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, The present invention should not be construed as limited to the embodiments described in Figs.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명의 일 실시예에 따른 디지털 지연 고정 루프와 확산 스펙트럼 클럭 신호를 이용한 동기식 직류-직류 벅 변환기를 예시한 블록도이다.1 is a block diagram illustrating a digital delay locked loop and a synchronous DC-DC buck converter using a spread spectrum clock signal according to an embodiment of the present invention.

도 1을 참조하면, 동기식(synchronous) 직류-직류 벅 변환기(10)는 입력 전압(V_IN)을 제1 스위칭 신호(SW1)의 듀티(duty) 구간 동안 인덕터(L)에 인가하는 제1 스위치(M0)와, 제1 스위칭 신호(SW1)에 상보적인, 또는 중첩되지 않는(non-overlapping) 제2 스위칭 신호(SW2)로 스위칭되는 제2 스위치(M1)를 이용하여 강압된 출력 전압(V_OUT)을 생성하는 동기식 직류-직류 벅 변환기이다.Referring to FIG. 1, a synchronous DC-DC buck converter 10 includes a first switch (not shown) for applying an input voltage V_IN to an inductor L during a duty period of a first switching signal SW1 M0 and a reduced output voltage V_OUT using a second switch M1 that is switched to a second switching signal SW2 that is complementary to or non-overlapping with the first switching signal SW1. Lt; RTI ID = 0.0 > DC-DC < / RTI >

이를 위해, 동기식 직류-직류 벅 변환기(10)는 구동 발진 신호 생성부(11), 톱니파 생성부(12), 스위칭 신호 생성부(13) 및 위상 추적부(14)를 포함할 수 있다.To this end, the synchronous DC-DC buck converter 10 may include a driving oscillation signal generator 11, a sawtooth wave generator 12, a switching signal generator 13, and a phase tracking unit 14.

도 1의 동기식 직류-직류 벅 변환기(10)는 출력 전압(V_OUT)의 레벨을 기초로 제1 및 제2 스위칭 신호들(SW1, SW2)의 듀티 구간을 가변함으로써 출력 전압(V_OUT)의 레벨을 원하는 레벨로 자동으로 조절할 수 있는 피드백 방식이다.The synchronous DC-DC buck converter 10 of FIG. 1 varies the duty interval of the first and second switching signals SW1 and SW2 based on the level of the output voltage V_OUT, thereby changing the level of the output voltage V_OUT It is a feedback method that can be automatically adjusted to the desired level.

만약 전압 강하된 출력 전압(V_OUT)의 레벨이 원하는 레벨보다 높으면 입력 전압(V_IN)이 인덕터(L)에 인가되는 제1 스위칭 신호(SW1)의 듀티 구간이 너무 긴 것이므로, 제1 스위칭 신호(SW1)의 듀티 구간은 좀더 짧아져야 하고 제2 스위칭 신호(SW2)의 듀티 구간은 좀더 길어져야 한다. 반대로, 전압 강하된 출력 전압(V_OUT)의 레벨이 원하는 레벨보다 낮으면 제1 스위칭 신호(SW1)의 듀티 구간은 좀더 길어져야 하고 제2 스위칭 신호(SW2)의 듀티 구간은 좀더 짧아져야 한다.If the level of the voltage dropped output voltage V_OUT is higher than the desired level, the duty cycle of the first switching signal SW1, to which the input voltage V_IN is applied to the inductor L, is too long, ) Must be shorter and the duty cycle of the second switching signal SW2 must be longer. Conversely, if the level of the voltage-dropped output voltage V_OUT is lower than the desired level, the duty cycle of the first switching signal SW1 should be longer and the duty cycle of the second switching signal SW2 should be shorter.

출력 전압(V_OUT)의 레벨에 따라, 구동 발진 신호 생성부(11)는 제1 스위칭 신호(SW1) 및 제2 스위칭 신호(SW2)의 듀티 결정의 기준이 되는 구동 발진 신호(V_OSC)를 생성한다.The drive oscillation signal generating section 11 generates a drive oscillation signal V_OSC which is a reference of duty determination of the first switching signal SW1 and the second switching signal SW2 according to the level of the output voltage V_OUT .

이를 위해, 구동 발진 신호 생성부(11)는 전압 강하된 출력 전압(V_OUT)을 연산 증폭기(111)에서 기준 전압(V_REF)에 비교하여 오차 전압(V_ERR)을 출력하고, 제2 비교기(112)에서 제1 및 제2 스위칭 신호들(SW1, SW2)의 스위칭 주파수와 동일한 주파수를 가지고 톱니파 생성기(113)에서 생성되는 톱니파 파형(V_SAW)에 오차 전압(V_ERR)을 비교하여, 펄스 폭 변조(PWM)된 구동 발진 신호(V_OSC)를 생성한다.The driving oscillation signal generator 11 outputs the error voltage V_ERR by comparing the voltage drop V_OUT with the reference voltage V_REF from the operational amplifier 111 and outputs the error voltage V_ERR to the second comparator 112, (V_ERR) with the sawtooth waveform V_SAW generated by the sawtooth generator 113 with the same frequency as the switching frequency of the first and second switching signals SW1 and SW2 in the pulse width modulation PWM (V_OSC).

구동 발진 신호(V_OSC)는 그 듀티비가 오차 전압(V_ERR)의 크기에 상응하여 결정되고, 그 주파수는 제1 및 제2 스위칭 신호들(SW1, SW2)의 주파수와 동일하다. The duty ratio of the driving oscillation signal V_OSC is determined in accordance with the magnitude of the error voltage V_ERR and the frequency thereof is the same as the frequency of the first and second switching signals SW1 and SW2.

기준 전압(V_REF)은 동작 전압, 온도 및 공정에 영향을 받지 않는 주지의 밴드갭 기준 전압(BGR, Bandgap Reference) 회로로부터 얻을 수 있다. 다만 밴드갭 기준 전압 회로에서 얻은 기준 전압(V_REF)은 보통 1.25V 정도의 레벨이므로, 출력 전압(V_OUT)을 이 기준 전압(V_REF)의 레벨에 비교할 수 있도록 증폭비가 결정된 연산 증폭기(111)를 이용한다.The reference voltage (V_REF) can be obtained from a known bandgap reference circuit (BGR) that is not affected by operating voltage, temperature and process. However, since the reference voltage V_REF obtained from the bandgap reference voltage circuit is usually about 1.25 V, the operational amplifier 111 whose amplification ratio is determined so that the output voltage V_OUT can be compared with the level of the reference voltage V_REF is used .

만약 출력 전압(V_OUT)에서 얻은 피드백 전압(V_FB)의 레벨이 소정의 기준 전압(V_REF)보다 높으면, 오차 전압(V_ERR)은 높아질 것이고, 구동 발진 신호(V_OSC)의 듀티비도 증가한다. 반대로 만약 출력 전압(V_OUT)에서 얻은 피드백 전압(V_FB)의 레벨이 소정의 기준 전압(V_REF)보다 낮으면, 오차 전압(V_ERR)은 낮아질 것이고, 구동 발진 신호(V_OSC)의 듀티비는 감소한다.If the level of the feedback voltage V_FB obtained from the output voltage V_OUT is higher than the predetermined reference voltage V_REF, the error voltage V_ERR will increase and the duty ratio of the driving oscillation signal V_OSC also increases. Conversely, if the level of the feedback voltage V_FB obtained from the output voltage V_OUT is lower than the predetermined reference voltage V_REF, the error voltage V_ERR will decrease and the duty ratio of the driving oscillation signal V_OSC decreases.

톱니파 생성부(12)는 주파수 설정 신호(SAW_CONT)에 따라 설정된 톱니파 주파수(SAW_SET)로 톱니파 파형(V_SAW)을 생성한다.The sawtooth wave generating unit 12 generates the sawtooth wave form V_SAW at the sawtooth frequency SAW_SET set in accordance with the frequency setting signal SAW_CONT.

스위칭 신호 생성부(13)는 데드 타임 설정 신호(DT_CONT)에 따라 구동 발진 신호(V_OSC)의 듀티 구간의 앞뒤에 소정의 데드 타임 길이(DT_SET)에 따른 데드 타임 파형(V_DEAD)을 각각 적용하여 제1 및 제2 스위칭 신호들(SW1, SW2)을 생성할 수 있다.The switching signal generator 13 applies the dead time waveform V_DEAD according to the predetermined dead time length DT_SET before and after the duty cycle of the driving oscillation signal V_OSC according to the dead time setting signal DT_CONT, 1 and the second switching signals SW1 and SW2.

데드 타임 길이(DT_SET)는 구동 발진 신호(V_OSC)의 주파수가 높아져 듀티 구간이 짧아지면, 듀티 구간이 짧아진 정도에 비례하여 함께 작아진다. 따라서 데드 타임 파형(V_DEAD)은 구동 발진 신호(V_OSC)의 주파수가 높아지면 좀더 밀집하면서 각 펄스의 폭은 좀더 좁아지는 형태로 만들어진다. 반대로 구동 발진 신호(V_OSC)의 주파수가 낮아지면 간격이 길어지고 각 펄스의 폭도 좀더 넓어지는 형태로 만들어진다.The dead time length DT_SET decreases in proportion to the degree of shortening of the duty period as the frequency of the driving oscillation signal V_OSC becomes higher and the duty period becomes shorter. Therefore, the dead time waveform V_DEAD is formed so that as the frequency of the driving oscillation signal V_OSC increases, the width of each pulse becomes narrower and becomes narrower. On the contrary, when the frequency of the driving oscillation signal V_OSC decreases, the interval becomes longer and the width of each pulse becomes wider.

위상 추적부(14)는 구동 발진 신호(V_OSC)와 기준 클럭 신호(CK_REF)의 위상 차이에 상응하는 펄스(P_OUT)의 활성 구간 길이 신호(TDC_OUT)에 확산 스펙트럼 클럭 설정 전압(V_SSCG)에 따른 주파수 변동 신호(SSCG)를 합산한 합산 신호(SUM_OUT)에 기초하여 주파수 설정 신호(SAW_CONT) 및 데드 타임 설정 신호(DT_CONT)를 생성할 수 있다.The phase tracking unit 14 outputs the active period length signal TDC_OUT of the pulse P_OUT corresponding to the phase difference between the driving oscillation signal V_OSC and the reference clock signal CK_REF to the frequency corresponding to the spread spectrum clock setting voltage V_SSCG The frequency setting signal SAW_CONT and the dead time setting signal DT_CONT can be generated based on the summation signal SUM_OUT obtained by summing the variation signals SSCG.

구체적으로, 위상 추적부(14)는 구동 발진 신호(V_OSC)를 주파수 분주기(141)에서 소정의 분주비(N)로 분주한 분주 신호(V_OSC/N)와 기준 클럭 신호(CK_REF)의 위상 차이에 상응하는 펄스(P_OUT)를 생성하는 펄스 생성부(142), 생성된 펄스(P_OUT)의 활성 구간의 길이에 따라 활성 구간 길이 신호(TDC_OUT)를 생성하는 타임-투-디지털 변환기(145), 확산 스펙트럼 클럭 설정 전압 생성부(143)로부터 확산 스펙트럼 클럭 설정 전압(V_SSCG)에 따른 주파수 변동 신호(SSCG)를 생성하는 확산 스펙트럼 클럭 제어부(144), 활성 구간 길이 신호(TDC_OUT)와 주파수 변동 신호(SSGC)를 합산하여 합산 신호(SUM_OUT)를 생성하는 합산부(146), 합산 신호(SUM_OUT)를 필터링하고, 필터링된 합산 신호의 크기에 비례하여 주파수 설정 신호(SAW_CONT)를 결정하며, 필터링된 합산 신호의 크기에 역비례하여 데드 타임 설정 신호(DT_CONT)의 크기를 결정하는 디지털 루프 필터(147)를 포함할 수 있다.Specifically, the phase tracking unit 14 outputs the driving oscillation signal V_OSC to the phase of the divided clock signal V_OSC / N obtained by dividing the driving oscillation signal V_OSC by a predetermined division ratio N in the frequency divider 141 and the phase of the reference clock signal CK_REF A time-to-digital converter 145 for generating an active section length signal TDC_OUT according to the length of the active section of the generated pulse P_OUT, a pulse generator 142 for generating a pulse P_OUT corresponding to the difference, A spread spectrum clock control unit 144 for generating a frequency variation signal SSCG in accordance with the spread spectrum clock setting voltage V_SSCG from the spread spectrum clock setting voltage generating unit 143 and an active period length signal TDC_OUT, A summation unit 146 for summing up the summation signal SSGC to generate a summation signal SUM_OUT and a summation signal SUM_OUT to determine a frequency setting signal SAW_CONT proportional to the size of the filtered summation signal, Inversely proportional to the magnitude of the sum signal, Determining the size of the setting signal (DT_CONT) may include a digital loop filter (147).

도 2는 본 발명의 일 실시예에 따른 디지털 지연 고정 루프와 확산 스펙트럼 클럭 신호를 이용한 동기식 직류-직류 벅 변환기에서, 제어 신호들의 파형들을 예시한 타이밍도이다.2 is a timing diagram illustrating waveforms of control signals in a digital delay locked loop and a synchronous DC-DC buck converter using a spread spectrum clock signal according to an embodiment of the present invention.

도 2를 참조하면, 시점 T1에서, 확산 스펙트럼 클럭 설정 전압(V_SSCG)은 일정하게 유지되는 상황이고, 구동 발진 신호(V_OSC)는 기준 클럭 신호(CK_REF)에 비해 약간 위상이 앞서는 상황이다. 분주된 구동 발진 신호(V_OSC/N)와 기준 클럭 신호(CK_REF)의 위상을 비교하여 펄스 생성부(142)가 생성한 펄스 출력(P_OUT)는 약간의 활성 구간을 가지고 생성된다. 활성 구간의 길이에 따라 활성 구간 길이 신호(TDC_OUT)가 생성된다.Referring to FIG. 2, at the time T1, the spread spectrum clock setting voltage V_SSCG is kept constant and the driving oscillation signal V_OSC is slightly ahead of the reference clock signal CK_REF. The pulse output P_OUT generated by the pulse generating unit 142 by comparing the phases of the divided driving oscillation signal V_OSC / N and the reference clock signal CK_REF is generated with a slight activation period. The active section length signal TDC_OUT is generated according to the length of the active section.

구동 발진 신호(V_OSC)가 기준 클럭 신호(CK_REF)에 비해 앞서는 위상을 줄일 수 있도록 톱니파 주파수(SAW_SET)를 조금 낮춘 주파수 설정 신호(SAW_CONT)가 생성된다.A frequency setting signal SAW_CONT in which the sawtooth frequency SAW_SET is slightly lowered is generated so that the driving oscillation signal V_OSC is reduced in phase ahead of the reference clock signal CK_REF.

데드 타임에 관하여도, 톱니파 주파수(SAW_SET)가 줄어든 만큼 구동 발진 신호(V_OSC)의 듀티 구간이 살짝 늘어나기 때문에 데드 타임 길이(DT_SET)를 조금 늘리기 위한 데드 타임 설정 신호(DT_CONT)가 생성된다.As to the dead time, the dead time setting signal DT_CONT for slightly increasing the dead time length DT_SET is generated because the duty cycle of the drive oscillation signal V_OSC is slightly increased as the sawtooth frequency SAW_SET is reduced.

이어서 시점 T2에서 위상 비교 시에, 구동 발진 신호(V_OSC)와 기준 클럭 신호(CK_REF)의 위상 차이는 다소 줄어들었고, 펄스 생성부(142)가 생성한 펄스 출력(P_OUT)는 더 짧은 활성 구간을 가지고 생성된다. 그에 따라, 톱니파 주파수 설정 신호(SAW_CONT)와 데드 타임 설정 신호(DT_CONT)가 생성된다.The phase difference between the driving oscillation signal V_OSC and the reference clock signal CK_REF is somewhat reduced and the pulse output P_OUT generated by the pulse generating section 142 has a shorter active period . Thereby, the sawtooth frequency setting signal SAW_CONT and the dead time setting signal DT_CONT are generated.

도 3은 본 발명의 일 실시예에 따른 디지털 지연 고정 루프와 확산 스펙트럼 클럭 신호를 이용한 동기식 직류-직류 벅 변환기에서, 확산 스펙트럼 클럭 주파수가 커질 때의 제어 신호들의 파형들을 예시한 타이밍도이다.3 is a timing diagram illustrating waveforms of control signals when a spread spectrum clock frequency increases in a digital delay locked loop and a synchronous DC-DC buck converter using a spread spectrum clock signal according to an embodiment of the present invention.

만약 확산 스펙트럼 클럭 신호로 전자기 간섭을 저감하고자 한다면, 확산 스펙트럼 클럭 설정 전압(V_SSCG)이 확산 방향에 따라 현재보다 커지거나 작아질 수 있다. 상향 확산의 경우에, 확산 스펙트럼 클럭 설정 전압(V_SSCG)은 점점 커질 것이다.If the electromagnetic interference is to be reduced by the spread spectrum clock signal, the spread spectrum clock setting voltage V_SSCG may be larger or smaller than the current depending on the diffusion direction. In the case of up-diffusion, the spread-spectrum clock setting voltage V_SSCG will become larger and larger.

시간 T1 이전에 활성 구간 길이 신호(TDC_OUT)는 거의 변동이 없고 안정적으로 발생하고 있다. 전자기 간섭을 줄이기 위해 시간 T1에서 확산 스펙트럼 클럭 설정 전압(V_SSCG)이 약간 증가하자, 주파수 변동 신호(SSGC)이 활성 구간 길이 신호(TDC_OUT)에 합산되어 합산 신호(SUM_OUT)가 증가한다. 이에 따라 주파수 설정 신호(SAW_CONT)가 증가하고 톱니파 주파수(SAW_SET)가 증가하면서 구동 발진 신호(V_OSC)의 주기와 듀티 구간의 폭이 짧아진다. 동시에 데드 타임 설정 신호(DT_CONT)도 데드 타임 길이(DT_SET)를 줄이는 쪽으로 변경된다.Before the time T1, the active section length signal (TDC_OUT) is stable and has almost no fluctuation. As the spread spectrum clock setting voltage V_SSCG slightly increases at time T1 to reduce electromagnetic interference, the frequency variation signal SSGC is added to the active section length signal TDC_OUT to increase the sum signal SUM_OUT. As a result, the frequency setting signal SAW_CONT increases and the sawtooth frequency SAW_SET increases, so that the period of the driving oscillation signal V_OSC and the width of the duty period become shorter. At the same time, the dead time setting signal DT_CONT is also changed to decrease the dead time length DT_SET.

시간 T2에서, 확산 스펙트럼 클럭 설정 전압(V_SSCG)이 계속 증가하자, 주파수 변동 신호(SSGC)가 활성 구간 길이 신호(TDC_OUT)에 합산되어 합산 신호(SUM_OUT)가 더 높아진다. 이에 따라 주파수 설정 신호(SAW_CONT)가 증가하고 톱니파 주파수(SAW_SET)가 증가하면서 구동 발진 신호(V_OSC)의 주기와 듀티 구간의 폭은 더 짧아진다. 데드 타임 설정 신호(DT_CONT)도 데드 타임 길이(DT_SET)를 더 줄이는 쪽으로 계속 변경된다.At time T2, as the spread spectrum clock setting voltage V_SSCG continues to increase, the frequency variation signal SSGC is added to the active section length signal TDC_OUT, and the summation signal SUM_OUT becomes higher. As a result, the frequency setting signal SAW_CONT increases and the sawtooth frequency SAW_SET increases, so that the period of the driving oscillation signal V_OSC and the width of the duty period become shorter. The dead time setting signal DT_CONT is continuously changed to further reduce the dead time length DT_SET.

이런 식으로 확산 스펙트럼 클럭 설정 전압(V_SSCG)을 이용하여 스위칭 주파수를 증가시킬 수 있고, 데드 타임도 적절히 줄일 수 있다.In this way, the switching frequency can be increased by using the spread spectrum clock setting voltage (V_SSCG), and the dead time can be appropriately reduced.

도 4는 본 발명의 일 실시예에 따른 디지털 지연 고정 루프와 확산 스펙트럼 클럭 신호를 이용한 동기식 직류-직류 벅 변환기에서, 확산 스펙트럼 클럭 주파수가 작아질 때의 제어 신호들의 파형들을 예시한 타이밍도이다.4 is a timing diagram illustrating waveforms of control signals when a spread spectrum clock frequency is reduced in a digital delay locked loop and a synchronous DC-DC buck converter using a spread spectrum clock signal according to an exemplary embodiment of the present invention.

도 4를 참조하면, 상향 확산되었던 확산 스펙트럼 클럭 설정 전압(V_SSCG)이 다시 기본 주파수로 돌아오는 과정이다.Referring to FIG. 4, the spread spectrum clock setting voltage V_SSCG, which has been spread out, returns to the fundamental frequency again.

시간 T1에서, 활성 구간 길이 신호(TDC_OUT)는 약간의 위상 차이로 인한 크기를 가진다. 하지만 시간 T1에서 확산 스펙트럼 클럭 설정 전압(V_SSCG)은 상당히 크기 때문에, 주파수 변동 신호(SSGC)이 활성 구간 길이 신호(TDC_OUT)에 합산된 합산 신호(SUM_OUT)는 큰 값이다. 이에 따라 주파수 설정 신호(SAW_CONT)와 데드 타임 설정 신호(DT_CONT)가 설정된다.At time T1, the active section length signal TDC_OUT has a magnitude due to a slight phase difference. However, since the spread spectrum clock setting voltage V_SSCG is considerably large at time T1, the summation signal SUM_OUT obtained by adding the frequency variation signal SSGC to the active section length signal TDC_OUT is a large value. Accordingly, the frequency setting signal SAW_CONT and the dead time setting signal DT_CONT are set.

시간 T2에서, 확산 스펙트럼 클럭 설정 전압(V_SSCG)이 계속 하강하자, 낮아진 주파수 변동 신호(SSGC)가 활성 구간 길이 신호(TDC_OUT)에 합산되어 합산 신호(SUM_OUT)가 더 낮아진다. 이에 따라 주파수 설정 신호(SAW_CONT)의 크기가 줄어들고 톱니파 주파수(SAW_SET)는 감소하면서 구동 발진 신호(V_OSC)의 주기와 듀티 구간의 폭은 좀더 길어진다. 데드 타임 설정 신호(DT_CONT)도 데드 타임 길이(DT_SET)를 더 늘리는 쪽으로 계속 변경된다.At time T2, as the spread spectrum clock setting voltage V_SSCG continues to fall, the lowered frequency variation signal SSGC is added to the active section length signal TDC_OUT and the summation signal SUM_OUT becomes lower. As a result, the frequency of the frequency setting signal SAW_CONT is reduced and the sawtooth frequency SAW_SET is decreased while the period of the driving oscillation signal V_OSC and the width of the duty cycle become longer. The dead time setting signal DT_CONT is continuously changed to further increase the dead time length DT_SET.

이런 식으로 확산 스펙트럼 클럭 설정 전압(V_SSCG)을 이용하여 스위칭 주파수를 점진적으로 낮출 수 있고, 데드 타임도 점진적으로 늘릴 수 있다.In this way, the switching frequency can be gradually lowered by using the spread spectrum clock setting voltage (V_SSCG), and the dead time can be gradually increased.

도 5는 본 발명의 일 실시예에 따른 디지털 지연 고정 루프와 확산 스펙트럼 클럭 신호를 이용한 동기식 직류-직류 벅 변환기를 위한 스위칭 신호들의 파형 제어 방법을 예시한 순서도이다.5 is a flowchart illustrating a waveform control method of switching signals for a digital delay locked loop and a synchronous DC-DC buck converter using a spread spectrum clock signal according to an embodiment of the present invention.

도 5를 참조하면, 입력 전압(V_IN)을 제1 스위칭 신호(SW1)의 듀티 구간 동안 인덕터(L)에 인가하는 제1 스위치(M0)와, 제1 스위칭 신호(SW1)에 상보적인 제2 스위칭 신호(SW2)로 스위칭되는 제2 스위치(M1)를 이용하여 강압된 출력 전압(V_OUT)을 생성하는 동기식 직류-직류 벅 변환기(10)의 스위칭 파형 제어 방법은 단계(S51)에서 시작할 수 있다.5, a first switch M0 for applying an input voltage V_IN to the inductor L during a duty period of the first switching signal SW1 and a second switch M0 for applying a second The switching waveform control method of the synchronous DC-DC buck converter 10 generating the reduced output voltage V_OUT using the second switch Ml switched to the switching signal SW2 may start at step S51 .

단계(S51)에서, 주파수 설정 신호(SAW_CONT)에 따른 주파수로 톱니파(V_SAW)를 생성한다.In step S51, the sawtooth wave V_SAW is generated at a frequency corresponding to the frequency setting signal SAW_CONT.

단계(S52)에서, 출력 전압(V_OUT)과 기준 전압(V_REF)의 오차 전압(V_ERR)을 생성하고, 톱니파(V_SAW)와 오차 전압(V_ERR)을 비교하여 오차 전압(V_ERR)의 크기에 상응한 듀티비를 가지는 구동 발진 신호(V_OSC)를 생성한다.In step S52, the error voltage V_ERR between the output voltage V_OUT and the reference voltage V_REF is generated and the sawtooth wave V_SAW is compared with the error voltage V_ERR to calculate the error voltage V_ERR corresponding to the magnitude of the error voltage V_ERR And generates a drive oscillation signal V_OSC having a duty ratio.

단계(S53)에서, 구동 발진 신호(V_OSC)의 듀티 구간에 데드 타임을 적용한 파형을 각각 가지도록 제1 및 제2 스위칭 신호들(SW1, SW2)을 생성한다.In step S53, the first and second switching signals SW1 and SW2 are generated so as to respectively have waveforms to which a dead time is applied in a duty period of the driving oscillation signal V_OSC.

실시예에 따라, 단계(S53)에서, 데드 타임 설정 신호(DT_CONT)에 따라 구동 발진 신호(V_OSC)의 듀티 구간에 데드 타임을 적용한 파형을 각각 가지도록 제1 및 제2 스위칭 신호들(SW1, SW2)을 생성할 수 있다.According to the embodiment, in step S53, the first and second switching signals SW1 and SW2 are set to have a waveform in which the dead time is applied to the duty period of the driving oscillation signal V_OSC according to the dead time setting signal DT_CONT, SW2 can be generated.

단계(S54)에서, 구동 발진 신호(V_OSC)와 기준 클럭 신호(CK_REF)의 위상 차이에 상응하는 펄스(P_OUT)의 활성 구간 길이 신호(TDC_OUT)에 확산 스펙트럼 클럭 설정 전압(V_SSCG)에 따른 주파수 변동 신호(SSCG)를 합산한 합산 신호(SUM_OUT)에 기초하여 주파수 설정 신호(SAT_CONT)를 생성할 수 있다.In step S54, the active period length signal TDC_OUT of the pulse P_OUT corresponding to the phase difference between the driving oscillation signal V_OSC and the reference clock signal CK_REF is subjected to frequency fluctuation in accordance with the spread spectrum clock setting voltage V_SSCG The frequency setting signal SAT_CONT can be generated based on the summation signal SUM_OUT obtained by summing the signals SSCG.

실시예에 따라, 단계(S55)에서, 구동 발진 신호(V_OSC)와 기준 클럭 신호(CK_REF)의 위상 차이에 상응하는 펄스(P_OUT)의 활성 구간 길이 신호(TDC_OUT)에 확산 스펙트럼 클럭 설정 전압(V_SSCG)에 따른 주파수 변동 신호(SSCG)를 합산한 합산 신호(SUM_OUT)에 기초하여 데드 타임 설정 신호(DT_CONT)를 생성할 수 있다.In step S55, the active period length signal TDC_OUT of the pulse P_OUT corresponding to the phase difference between the driving oscillation signal V_OSC and the reference clock signal CK_REF is multiplied by the spread spectrum clock setting voltage V_SSCG The dead time setting signal DT_CONT can be generated on the basis of the summation signal SUM_OUT obtained by adding the frequency variation signal SSCG according to the sum signal SUM_OUT.

구체적으로, 구동 발진 신호(V_OSC)를 소정의 분주비(N)로 분주한 분주 신호(V_OSC/N)와 기준 클럭 신호(CK_REF)의 위상 차이에 상응하는 펄스(P_OUT)를 생성하고, 생성된 펄스(P_OUT)의 활성 구간의 길이에 따라 활성 구간 길이 신호(TDC_OUT)를 생성하며, 확산 스펙트럼 클럭 설정 전압(V_SSCG)에 따른 주파수 변동 신호(SSCG)를 생성하고, 활성 구간 길이 신호(TDC_OUT)와 주파수 변동 신호(SSCG)를 합산하여 합산 신호(SUM_OUT)를 생성할 수 있다.Specifically, a pulse P_OUT corresponding to the phase difference between the divided signal V_OSC / N and the reference clock signal CK_REF obtained by dividing the drive oscillation signal V_OSC by a predetermined division ratio N is generated, Generates an active section length signal TDC_OUT according to the length of the active period of the pulse P_OUT and generates a frequency variation signal SSCG according to the spread spectrum clock setting voltage V_SSCG and outputs the active section length signal TDC_OUT, The summing signal SUM_OUT can be generated by summing the frequency variation signals SSCG.

합산 신호(SUM_OUT)를 필터링하고, 필터링된 합산 신호(SUM_OUT)의 크기에 비례하여 주파수 설정 신호(SAW_CONT)의 크기를 결정하며, 필터링된 합산 신호(SUM_OUT)의 크기에 역비례하여 데드 타임 설정 신호(DT_CONT)의 크기를 결정할 수 있다.The summing signal SUM_OUT is filtered and the size of the frequency setting signal SAW_CONT is determined in proportion to the size of the filtered sum signal SUM_OUT and the dead time setting signal DT_CONT) can be determined.

다르게 표현하면, 주파수 설정 신호(SAW_CONT)는 확산 스펙트럼 클럭 설정 전압(V_SSCG)에 비례하여 톱니파(V_SAW)의 주파수(SAW_SET)를 변경하도록 설정되고, 데드 타임 설정 신호(DT_CONT)는 확산 스펙트럼 클럭 설정 전압(V_SSCG)에 역비례하여 데드 타임 길이(DT_SET)를 변경하도록 설정될 수 있다.In other words, the frequency setting signal SAW_CONT is set to change the frequency SAW_SET of the sawtooth wave V_SAW in proportion to the spread spectrum clock setting voltage V_SSCG, and the dead time setting signal DT_CONT is set to change the spread spectrum clock setting voltage May be set to change the dead time length DT_SET in inverse proportion to the voltage V_SSCG.

본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.It is to be understood that both the foregoing general description and the following detailed description of the present invention are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. It will be understood that variations and specific embodiments which may occur to those skilled in the art are included within the scope of the present invention.

10 동기식 직류-직류 벅 변환기
11 구동 발진 신호 생성부
12 톱니파 생성부
13 스위칭 신호 생성부
14 위상 추적부
141 주파수 분주기
142 펄스 생성부
143 확산 스펙트럼 클럭 설정 전압 생성부
144 확산 스펙트럼 클럭 제어부
145 타임-투-디지털 변환기
146 합산부
147 디지털 루프 필터10 Synchronous DC to DC buck converter
11 drive oscillation signal generating unit
12 saw tooth wave generating portion
13 switching signal generator
14 phase tracking unit
141 frequency divider
142 pulse generator
143 Spread-spectrum clock setting voltage generator
144 spread spectrum clock control unit
145 Time-to-Digital Converter
146 summation unit
147 Digital Loop Filter

Claims (4)

입력 전압을 제1 스위칭 신호의 듀티(duty) 구간 동안 인덕터에 인가하는 제1 스위치와, 제1 스위칭 신호에 상보적인 제2 스위칭 신호로 스위칭되는 제2 스위치를 이용하여 강압된 출력 전압을 생성하는 동기식 직류-직류 벅 변환기로서,
주파수 설정 신호에 따른 주파수로 톱니파를 생성하는 톱니파 생성부;
상기 출력 전압과 기준 전압의 오차 전압을 생성하고, 상기 톱니파와 상기 오차 전압을 비교하여 상기 오차 전압의 크기에 상응한 듀티비를 가지는 구동 발진 신호를 생성하는 구동 발진 신호 생성부;
상기 구동 발진 신호의 듀티 구간에 데드 타임을 적용한 파형을 각각 가지도록 제1 및 제2 스위칭 신호들을 생성하는 스위칭 신호 생성부; 및
상기 구동 발진 신호와 기준 클럭 신호의 위상 차이에 상응하는 펄스의 활성 구간 길이 신호에 확산 스펙트럼 클럭 설정 전압에 따른 주파수 변동 신호를 합산한 합산 신호에 기초하여 상기 주파수 설정 신호를 생성하는 위상 추적부를 포함하는 동기식 직류-직류 벅 변환기.A first switch for applying an input voltage to an inductor during a duty period of the first switching signal and a second switch for switching to a second switching signal complementary to the first switching signal, A synchronous DC to DC buck converter,
A sawtooth wave generating unit for generating a sawtooth wave at a frequency corresponding to the frequency setting signal;
A driving oscillation signal generator for generating an error voltage between the output voltage and the reference voltage and comparing the sawtooth wave with the error voltage to generate a driving oscillation signal having a duty ratio corresponding to the magnitude of the error voltage;
A switching signal generator for generating first and second switching signals so as to respectively have waveforms to which a dead time is applied in a duty interval of the driving oscillation signal; And
And a phase tracking unit for generating the frequency setting signal based on a summation signal obtained by adding a frequency variation signal according to a spread spectrum clock setting voltage to an active section length signal of a pulse corresponding to a phase difference between the driving oscillation signal and the reference clock signal Synchronous DC to DC buck converter. 청구항 1에 있어서,
상기 스위칭 신호 생성부는 데드 타임 설정 신호에 따라 상기 구동 발진 신호의 듀티 구간에 데드 타임을 적용한 파형을 각각 가지도록 제1 및 제2 스위칭 신호들을 생성하도록 동작하고,
위상 추적부는 상기 구동 발진 신호와 기준 클럭 신호의 위상 차이에 상응하는 펄스의 활성 구간 길이 신호에 확산 스펙트럼 클럭 설정 전압에 따른 주파수 변동 신호를 합산한 합산 신호에 기초하여 상기 데드 타임 설정 신호를 생성하도록 동작하는 것을 특징으로 하는 동기식 직류-직류 벅 변환기.The method according to claim 1,
Wherein the switching signal generator is operative to generate first and second switching signals so as to respectively have a waveform in which a dead time is applied to a duty interval of the driving oscillation signal according to a dead time setting signal,
The phase tracking unit generates the dead time setting signal based on the sum signal obtained by adding the frequency variation signal according to the spread spectrum clock setting voltage to the active section length signal of the pulse corresponding to the phase difference between the driving oscillation signal and the reference clock signal Wherein the DC-to-DC converters operate. 입력 전압을 제1 스위칭 신호의 듀티 구간 동안 인덕터에 인가하는 제1 스위치와, 제1 스위칭 신호에 상보적인 제2 스위칭 신호로 스위칭되는 제2 스위치를 이용하여 강압된 출력 전압을 생성하는 동기식 직류-직류 벅 변환기의 스위칭 파형 제어 방법은,
주파수 설정 신호에 따른 주파수로 톱니파를 생성하는 단계;
상기 출력 전압과 기준 전압의 오차 전압을 생성하고, 상기 톱니파와 상기 오차 전압을 비교하여 상기 오차 전압의 크기에 상응한 듀티비를 가지는 구동 발진 신호를 생성하는 단계;
상기 구동 발진 신호의 듀티 구간에 데드 타임을 적용한 파형을 각각 가지도록 제1 및 제2 스위칭 신호들을 생성하는 단계; 및
상기 구동 발진 신호와 기준 클럭 신호의 위상 차이에 상응하는 펄스의 활성 구간 길이 신호에 확산 스펙트럼 클럭 설정 전압에 따른 주파수 변동 신호를 합산한 합산 신호에 기초하여 상기 주파수 설정 신호를 생성하는 단계를 포함하는 동기식 직류-직류 벅 변환기의 스위칭 파형 제어 방법.A first switch for applying an input voltage to an inductor during a duty period of a first switching signal and a second switch for switching to a second switching signal complementary to the first switching signal, A switching waveform control method of a DC buck converter includes:
Generating a sawtooth wave at a frequency according to the frequency setting signal;
Generating an error voltage between the output voltage and the reference voltage and comparing the sawtooth wave with the error voltage to generate a drive oscillation signal having a duty ratio corresponding to the magnitude of the error voltage;
Generating first and second switching signals so as to respectively have waveforms to which a dead time is applied in a duty interval of the driving oscillation signal; And
And generating the frequency setting signal based on a summation signal obtained by adding a frequency variation signal according to a spread spectrum clock setting voltage to an active section length signal of a pulse corresponding to a phase difference between the drive oscillation signal and the reference clock signal A Switching Waveform Control Method for Synchronous DC - DC Buck Converter. 청구항 3에 있어서, 상기 제1 및 제2 스위칭 신호들을 생성하는 단계는,
데드 타임 설정 신호에 따라 상기 구동 발진 신호의 듀티 구간에 데드 타임을 적용한 파형을 각각 가지도록 제1 및 제2 스위칭 신호들을 생성하는 단계를 포함하고,
상기 동기식 직류-직류 벅 변환기의 스위칭 파형 제어 방법은
상기 구동 발진 신호와 기준 클럭 신호의 위상 차이에 상응하는 펄스의 활성 구간 길이 신호에 확산 스펙트럼 클럭 설정 전압에 따른 주파수 변동 신호를 합산한 합산 신호에 기초하여 상기 데드 타임 설정 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 동기식 직류-직류 벅 변환기의 스위칭 파형 제어 방법.4. The method of claim 3, wherein generating the first and second switching signals comprises:
Generating first and second switching signals so that each of the first and second switching signals has a waveform in which a dead time is applied to a duty interval of the driving oscillation signal according to a dead time setting signal,
The switching waveform control method of the synchronous DC-DC buck converter
Generating the dead time setting signal based on a sum signal obtained by adding a frequency variation signal according to a spread spectrum clock setting voltage to an active section length signal of a pulse corresponding to a phase difference between the driving oscillation signal and the reference clock signal And the switching waveform control method of the synchronous DC-DC buck converter.
KR1020150085252A 2015-06-16 2015-06-16 Synchronous dc-dc buck converter for reducing electromagnetic interference using digital delay locked loop and method for controlling shaping of switching signals KR101589514B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150085252A KR101589514B1 (en) 2015-06-16 2015-06-16 Synchronous dc-dc buck converter for reducing electromagnetic interference using digital delay locked loop and method for controlling shaping of switching signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150085252A KR101589514B1 (en) 2015-06-16 2015-06-16 Synchronous dc-dc buck converter for reducing electromagnetic interference using digital delay locked loop and method for controlling shaping of switching signals

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140030622A Division KR101550530B1 (en) 2014-03-14 2014-03-14 Synchronous dc-dc buck converter for reducing electromagnetic interference using digital delay locked loop and method for controlling shaping of switching signals

Publications (2)

Publication Number Publication Date
KR20150108031A true KR20150108031A (en) 2015-09-24
KR101589514B1 KR101589514B1 (en) 2016-02-01

Family

ID=54246171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150085252A KR101589514B1 (en) 2015-06-16 2015-06-16 Synchronous dc-dc buck converter for reducing electromagnetic interference using digital delay locked loop and method for controlling shaping of switching signals

Country Status (1)

Country Link
KR (1) KR101589514B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369947B1 (en) * 1999-04-23 2003-02-05 엘지전자 주식회사 Switching power circuit
KR100963310B1 (en) * 2002-08-22 2010-06-11 후지쯔 세미컨덕터 가부시키가이샤 Control circuit for dc/dc converter
KR101110689B1 (en) * 2004-02-27 2012-02-24 산요덴키가부시키가이샤 Pll circuit
US20130134953A1 (en) * 2011-11-29 2013-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Spread spectrum power converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369947B1 (en) * 1999-04-23 2003-02-05 엘지전자 주식회사 Switching power circuit
KR100963310B1 (en) * 2002-08-22 2010-06-11 후지쯔 세미컨덕터 가부시키가이샤 Control circuit for dc/dc converter
KR101110689B1 (en) * 2004-02-27 2012-02-24 산요덴키가부시키가이샤 Pll circuit
US20130134953A1 (en) * 2011-11-29 2013-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Spread spectrum power converter

Also Published As

Publication number Publication date
KR101589514B1 (en) 2016-02-01

Similar Documents

Publication Publication Date Title
KR101550530B1 (en) Synchronous dc-dc buck converter for reducing electromagnetic interference using digital delay locked loop and method for controlling shaping of switching signals
US10601318B2 (en) Switching converter using pulse-frequency modulation and current-mode control
US8786269B2 (en) Constant frequency synthetic ripple power converter
US9941789B2 (en) Feedforward circuit for DC-to-DC converters with digital voltage control loop
US8963519B2 (en) Switching pulse-width modulated voltage regulator and method of controlling a switching pulse-width modulated voltage regulator
US10554127B2 (en) Control circuit and control method for multi-output DC-DC converter
US9093901B2 (en) Switching converter and method for controlling a switching converter
US7026800B2 (en) Feed-forward method for improving a transient response for a DC—DC power conversion and DC—DC voltage converter utilizing the same
US10148177B2 (en) Multiphase converter with phase interleaving
US9160229B2 (en) DC-DC converter
US9086708B2 (en) High slew rate switching regulator circuits and methods
TW201108588A (en) Control for regulator fast transient response and low EMI noise
US10749433B2 (en) Current balance feedback circuit and method to improve the stability of a multi-phase converter
US10056830B2 (en) Control scheme for DC-DC power converters with ultra-fast dynamic response
US10998811B2 (en) Electronic converter and related control method, control circuit and computer-program
CN112688538A (en) Quasi-constant on-time control circuit and switch converter and method thereof
US20090309564A1 (en) Method for controlling a voltage regulator, in particular a converter of the multiphase interleaving type and corresponding controller
WO2011091261A2 (en) Method and apparatus for frequency-modulation control of an oscillator
Sato et al. Control schemes of switching converters
US9081403B1 (en) Optimal compensating ramp generator for fixed frequency current mode DC-DC converters
KR101589514B1 (en) Synchronous dc-dc buck converter for reducing electromagnetic interference using digital delay locked loop and method for controlling shaping of switching signals
KR101550529B1 (en) Synchronous dc-dc buck converter and method for compensating propagation delay using 2-step delay locked loops
US10608532B1 (en) Power converter with multi-mode timing control
US20230261575A1 (en) Buck converter circuit with seamless pwm/pfm transition
Karimi et al. Integrated Control Strategies for Current Ripple Reduction and Enhancing Performance in Non-Inverting Interleaved DC-DC Converter

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 5