KR20150096168A - Semiconductor optical device and method of manufacturing the same - Google Patents

Semiconductor optical device and method of manufacturing the same Download PDF

Info

Publication number
KR20150096168A
KR20150096168A KR1020140017278A KR20140017278A KR20150096168A KR 20150096168 A KR20150096168 A KR 20150096168A KR 1020140017278 A KR1020140017278 A KR 1020140017278A KR 20140017278 A KR20140017278 A KR 20140017278A KR 20150096168 A KR20150096168 A KR 20150096168A
Authority
KR
South Korea
Prior art keywords
layer
support layer
support
semiconductor
supporting
Prior art date
Application number
KR1020140017278A
Other languages
Korean (ko)
Other versions
KR101574265B1 (en
Inventor
조명환
이석우
Original Assignee
주식회사 글로벌식스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 글로벌식스 filed Critical 주식회사 글로벌식스
Priority to KR1020140017278A priority Critical patent/KR101574265B1/en
Publication of KR20150096168A publication Critical patent/KR20150096168A/en
Application granted granted Critical
Publication of KR101574265B1 publication Critical patent/KR101574265B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

In a supporting substrate for a semiconductor optical device which comprises: a first semiconductor layer which has a first conductivity; a second semiconductor layer which has a second conductivity different from the first conductivity; and an active layer which is inserted between the first semiconductor layer and the second semiconductor layer, and which is used to support multiple semiconductor layers and suppress bending when removing growth substrate as multiple semiconductor layers formed on the growth substrate and as a supporting substrate to be integrated with multiple semiconductor layers, the present invention provides the semiconductor optical device which includes the supporting substrate comprising: a first supporting layer which is integrated with multiple semiconductor layers on the opposite side of the growth substrate based on multiple semiconductor layers; a second supporting layer which is integrated with the first supporting layer beneath the first supporting layer and whose thermal expansion coefficient is different from the first supporting layer; and a third supporting layer which is integrated with the second supporting layer beneath the second supporting layer and whose thermal expansion coefficient is different from the first supporting layer in the same direction of the first supporting layer, wherein the bowing is suppressed by the heat expansion of an upper side which unites an upper portion of the supporting substrate and multiple semiconductor layers based on a center line of the supporting substrate corresponding to the heat expansion of a lower side of a lower portion of the supporting substrate based on the center line.

Description

반도체 광소자 및 이의 제조 방법{SEMICONDUCTOR OPTICAL DEVICE AND METHOD OF MANUFACTURING THE SAME}Technical Field [0001] The present invention relates to a semiconductor optical device,

본 개시(Disclosure)는 전체적으로 반도체 광소자 및 이의 제조 방법에 관한 것으로, 특히 성장 기판 제거 후 복수의 반도체층의 휨(bowing)이 방지된 반도체 광소자 및 이의 제조 방법에 관한 것이다.The present disclosure relates generally to a semiconductor optical device and a manufacturing method thereof, and more particularly to a semiconductor optical device in which bowing of a plurality of semiconductor layers is prevented after a growth substrate is removed, and a manufacturing method thereof.

여기서, 반도체 광소자는 반도체(GaN, GaAs, InP 등) 소자로서 발광소자(LD, LED)와 수광소자(PD) 등을 말하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor optical device refers to a light emitting element (LD, LED), a light receiving element (PD), or the like as a semiconductor (GaN, GaAs, InP, etc.) element and may be a group III nitride semiconductor light emitting element. The Group III nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0? X? 1, 0? Y? 1, 0? X + y? A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 종래의 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자가 예시되어 있다. 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되며 제1 도전성을 제1 반도체층(300; 예: Si 도핑된 GaN), 제1 반도체층(300) 위에 성장되며 전자와 정공의 재결합을 이용하여 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN 다중양자우물구조), 활성층(400) 위에 성장되며 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: Mg 도핑된 GaN), 제2 반도체층(500) 위에 형성되는 전극(700), 제2 반도체층(500)과 활성층(400)이 메사식각되어 노출된 제1 반도체층(300) 위에 형성되는 전극(800), 그리고 보호막(900)을 포함한다. 보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다. 바람직하게는, 반도체층(300,400,500)의 막질 향상을 위한 버퍼층(200)과, 원활한 전류 확산을 위한 전류 확산 전극(600; 예: ITO)이 구비된다. 제1 반도체층(300; 예: Si 도핑된 GaN)과 제2 반도체층(500; 예: Mg 도핑된 GaN)의 위치는 바뀔 수 있다.FIG. 1 is a view showing an example of a conventional semiconductor light emitting device, which is an example of a group III nitride semiconductor light emitting device. The Group III nitride semiconductor light emitting device is grown on a substrate 100 and a substrate 100 and a first conductivity is grown on the first semiconductor layer 300 (e.g., Si-doped GaN), the first semiconductor layer 300, An active layer 400 (e.g., InGaN / (In) GaN multiple quantum well structure) that generates light using recombination of holes, a second semiconductor layer 400 grown on the active layer 400 and having a second conductivity different from the first conductivity A first semiconductor layer 300 exposed by mesa etching the second semiconductor layer 500 and the active layer 400, and a second semiconductor layer 500 formed on the second semiconductor layer 500. [ An electrode 800 formed on the substrate 800, and a protective film 900. The protective film 900 is formed of a material such as silicon dioxide and may be omitted. Preferably, the buffer layer 200 for improving the film quality of the semiconductor layers 300, 400 and 500 and the current diffusion electrode 600 (for example, ITO) for smooth current diffusion are provided. The positions of the first semiconductor layer 300 (e.g., Si doped GaN) and the second semiconductor layer 500 (e.g., Mg doped GaN) may be changed.

도 2는 미국특허 제5,008,718호에 제시된 수직형 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 반도체층(500), 성장 기판이 제거된 측에 형성된 전극(800), 반도체층(500)에 전류를 공급하는 한편 반도체층(300,400,500)을 지지하는 지지 기판(S), 그리고 지지 기판(S)에 형성된 전극(700)을 포함한다. 전극(800)은 와이어 본딩을 이용해 외부와 전기적으로 연결된다.FIG. 2 is a diagram showing an example of a vertical type semiconductor light emitting device shown in U.S. Patent No. 5,008,718. The semiconductor light emitting device includes a semiconductor layer 300 having a first conductivity, an active layer A semiconductor layer 500 having a second conductivity different from that of the first conductivity, an electrode 800 formed on the side where the growth substrate is removed, and a semiconductor layer 300, 400, 500 while supplying current to the semiconductor layer 500 A support substrate S for supporting the substrate S, and an electrode 700 formed on the support substrate S. The electrode 800 is electrically connected to the outside using wire bonding.

도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 반도체층(500)을 포함한다. 전류는 제1 반도체층(300)과 전기적으로 연통하는 전극 또는 전기적 연결(810)과, 제2 반도체층(500)과 전기적으로 연통하는 전극(700)에 의해 공급된다. 전극 또는 전기적 연결(810)은 비아 홀(H)을 통해 제1 반도체층(300)과 전기적으로 연결되어, 보호막 또는 절연층(910)에 의해 타 반도체층(400,500)과 전기적으로 절연되어 있다. 전극(700)은 전류 확산 전극 또는 금속 반사막(610; 예: TIO, Ag, Al)을 통해 제2 반도체층(500)과 전기적으로 연결되어 있다. 전극(700)은 와이어 본딩을 이용해 외부와 전기적으로 연결된다. 다만, 도 2에 도시된 반도체 발광소자와 달리, 전극(800; 도 2 참조)이 제1 반도체층(300) 위에 형성되어 있지 않으므로, 전극(800)에 의한 광 흡수를 방지하고, 와이어에 의한 광 흡수를 줄일 수 있게 된다. 지지 기판(S)은 웨이퍼 본딩, 도금 및/또는 증착을 통해 형성될 수 있으며, Si, Ge, GaAs, ZnO, SiC 등과 같은 물질로 된 웨이퍼로 이루어지거나, 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W)와 같은 금속 또는 금속합금을 도금 및/또는 증착함으로써 형성할 수 있고, 그 방법에 특별한 제한이 있는 것은 아니다.FIG. 3 shows an example of a semiconductor light emitting device disclosed in U.S. Patent No. 8,008,683, wherein the semiconductor light emitting device includes a semiconductor layer 300 having a first conductivity, an active layer 300 that generates light through recombination of electrons and holes, (400), and a semiconductor layer (500) having a second conductivity different from the first conductivity. The current is supplied by an electrode or electrical connection 810 in electrical communication with the first semiconductor layer 300 and by an electrode 700 in electrical communication with the second semiconductor layer 500. The electrode or the electrical connection 810 is electrically connected to the first semiconductor layer 300 through the via hole H and is electrically insulated from the other semiconductor layers 400 and 500 by the protective layer or the insulating layer 910. The electrode 700 is electrically connected to the second semiconductor layer 500 through a current diffusion electrode or a metal reflective layer 610 (e.g., TIO, Ag, Al). The electrode 700 is electrically connected to the outside using wire bonding. 2) is not formed on the first semiconductor layer 300, unlike the semiconductor light emitting device shown in FIG. 2, absorption of light by the electrode 800 is prevented, Light absorption can be reduced. The support substrate S may be formed by wafer bonding, plating and / or vapor deposition, and may be formed of a wafer made of a material such as Si, Ge, GaAs, ZnO, SiC, or the like, a metal or a metal alloy such as nickel, nickel, molybdenum, and copper-tungsten (Cu-W), and there is a special limitation in the method no.

이러한 종래의 반도체 발광소자에서 성장 기판이 제거되면, 지지 기판(S)이 존재하더라도 최종 제품에 이르기에 앞서, 웨이퍼 상태의 반도체 발광소자에서 휨(bowing)이 발생한다. 이러한 휨은, 성장 기판의 제거 후에 행해지는 포토레지스트 패턴 공정, 건식 식각 공정, 패시베이션 막 증착 공정, 전극 패드 증착 공정 등에 문제를 야기하여 공정 자동화를 어렵게 하고, 수율을 저하시킬 수 있다.When the growth substrate is removed from such a conventional semiconductor light emitting device, bowing occurs in the semiconductor light emitting device in a wafer state before reaching the final product even if the support substrate S is present. Such deflection may cause problems such as a photoresist pattern process, a dry etching process, a passivation film deposition process, and an electrode pad deposition process, which are performed after removal of the growth substrate, thereby making the process automation difficult and reducing the yield.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되는 활성층을 구비하며 성장 기판에 형성되는 복수의 반도체층; 그리고 성장 기판을 제거할 때 복수의 반도체층을 지지 및 휨을 억제하도록 복수의 반도체층에 일체화되는 지지 기판;으로서, 복수의 반도체층을 기준으로 성장 기판의 반대 측에서 복수의 반도체층과 일체화되는 제1 지지층과, 제1 지지층 아래에서 제1 지지층과 일체화되며 열팽창 계수가 제1 지지층과 다른 제2 지지층과, 제2 지지층 아래에서 제2 지지층과 일체화되며 열팽창 계수가 제1 지지층과 같은 방향으로 제2 지지층과 다른 제3 지지층을 구비하는 지지 기판;을 포함하며, 지지 기판의 중심선을 기준으로 지지 기판의 상부(upper portion of the supporting substrate) 및 복수의 반도체층을 합한 상부 열팽창과, 중심선을 기준으로 지지 기판의 하부(lower portion of the supporting substrate)의 하부 열팽창이 서로 대응하여 휨(bowing)이 억제되는 것을 특징으로 하는 반도체 광소자가 제공된다.According to one aspect of the present disclosure, there is provided a semiconductor device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; A plurality of semiconductor layers formed on the growth substrate and having an active layer interposed between the second semiconductor layers; And a support substrate integrated with the plurality of semiconductor layers so as to suppress the support and warpage of the plurality of semiconductor layers when the growth substrate is removed, the support substrate being integrated with a plurality of semiconductor layers on the opposite side of the growth substrate, And a second support layer which is integrated with the first support layer below the first support layer and has a thermal expansion coefficient different from that of the first support layer and a second support layer which is integrated with the second support layer below the second support layer, (2) an upper portion of the supporting substrate and a plurality of semiconductor layers based on the center line of the supporting substrate, and (3) And the lower thermal expansion of the lower portion of the supporting substrate corresponds to each other so that bowing is suppressed. Self-body optical device is provided.

본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되는 활성층을 구비하며 성장 기판에 형성되는 복수의 반도체층을 준비하는 단계; 복수의 반도체층으로부터 성장 기판을 제거할 때 복수의 반도체층을 지지 및 휨을 억제하도록 사용되는 지지 기판을 복수의 반도체층에 일체화하는 단계;로서, 복수의 반도체층을 기준으로 성장 기판의 반대 측에서 복수의 반도체층과 일체화되는 제1 지지층과, 제1 지지층과 일체화되며 열팽창 계수가 제1 지지층과 다른 제2 지지층과, 제2 지지층과 일체화되며 열팽창 계수가 제1 지지층과 같은 방향으로 제2 지지층과 다른 제3 지지층을 구비하는 지지 기판을 복수의 반도체층에 일체화하는 단계; 그리고 성장 기판을 복수의 반도체층으로부터 분리하는 단계;를 포함하며, 지지 기판의 중심선을 기준으로 지지 기판의 상부(upper portion of the supporting substrate) 및 복수의 반도체층을 합한 상부 열팽창과, 중심선을 기준으로 지지 기판의 하부(lower portion of the supporting substrate)의 하부 열팽창이 서로 대응하여 휨(bowing)이 억제되는 것을 특징으로 하는 반도체 광소자의 제조 방법이 제공된다.According to another aspect of the present disclosure, there is provided a semiconductor device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; Preparing a plurality of semiconductor layers having active layers interposed between the second semiconductor layers and formed on the growth substrate; Integrating a plurality of semiconductor layers with a supporting substrate used for suppressing support and warping of a plurality of semiconductor layers when removing a growth substrate from a plurality of semiconductor layers, A second support layer which is integrated with the first support layer and has a thermal expansion coefficient different from that of the first support layer, and a second support layer which is integrated with the second support layer and has a thermal expansion coefficient in the same direction as the first support layer, Integrating a supporting substrate having a third supporting layer different from the first supporting layer into a plurality of semiconductor layers; And separating the growth substrate from the plurality of semiconductor layers, wherein the upper thermal expansion of the upper portion of the supporting substrate and the plurality of semiconductor layers based on the center line of the supporting substrate, And the lower thermal expansion of the lower portion of the supporting substrate corresponds to each other, thereby suppressing bowing of the semiconductor optical device.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 종래의 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국특허 제5,008,718호에 제시된 수직형 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 본 개시에 따른 반도체 광소자의 일 예를 설명하는 도면,
도 5는 본 개시에 따른 반도체 광소자의 제조 방법의 일 예를 설명하는 도면,
도 6은 본 개시에 따른 반도체 광소자의 지지 기판의 제조 방법의 일 예를 설명하는 도면,
도 7은 본 개시에 따른 반도체 광소자의 다른 예를 설명하는 도면,
도 8은 본 개시에 따른 반도체 광소자의 지지 기판에 형성된 분리용 홈의 일 예를 설명하는 도면,
도 9는 복수의 반도체층에 지지 기판을 부착하고 휨 방지를 위한 실험의 일 예를 설명하는 도면,
도 10 내지 도 12는 본 개시에 따른 지지 기판의 또 다른 예들을 설명하는 도면들,
도 13은 본 개시에 따른 반도체 광소자 웨이퍼와 비교예를 나타내는 도면.1 is a view showing an example of a conventional semiconductor light emitting device,
2 is a view showing an example of a vertical type semiconductor light emitting device shown in U.S. Patent No. 5,008,718,
3 is a view showing an example of a semiconductor light emitting device disclosed in U.S. Patent No. 8,008,683,
4 is a view for explaining an example of a semiconductor optical device according to the present disclosure,
5 is a view for explaining an example of a method for manufacturing a semiconductor optical device according to the present disclosure,
6 is a view for explaining an example of a method of manufacturing a supporting substrate of a semiconductor optical device according to the present disclosure,
7 is a view for explaining another example of a semiconductor optical device according to the present disclosure,
8 is a view for explaining an example of a separation groove formed in a support substrate of a semiconductor optical device according to the present disclosure,
9 is a view for explaining an example of an experiment for preventing a warpage by attaching a supporting substrate to a plurality of semiconductor layers,
Figures 10-12 illustrate further examples of support substrates according to the present disclosure,
13 is a view showing a semiconductor optical device wafer and a comparative example according to the present disclosure;

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawings.

도 4는 본 개시에 따른 반도체 광소자의 일 예를 설명하는 도면이다. 본 개시에서 반도체 광소자는 발광소자(LD, LED)와 수광소자(PD)등을 말한다. 이하, 반도체 발광소자를 중심으로 설명한다.4 is a view for explaining an example of a semiconductor optical device according to the present disclosure. In the present disclosure, a semiconductor optical device refers to a light emitting device (LD, LED) and a light receiving device (PD). Hereinafter, the semiconductor light emitting device will be mainly described.

반도체 발광소자는 복수의 반도체층(30, 40, 50), 전극(80) 및 지지 기판(9)을 포함한다. 복수의 반도체층(30, 40, 50)은 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN), 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되어 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/GaN 다중양자우물구조)을 구비한다.The semiconductor light emitting element includes a plurality of semiconductor layers 30, 40, and 50, an electrode 80, and a supporting substrate 9. [ The plurality of semiconductor layers 30, 40 and 50 may include a first semiconductor layer 30 (e.g., n-type GaN) having a first conductivity, a second semiconductor layer 50 having a second conductivity different from the first conductivity, and an active layer 40 (e.g., an InGaN / GaN multiple quantum well structure) interposed between the first semiconductor layer 30 and the second semiconductor layer 50 to generate light through recombination of electrons and holes, Respectively.

제1 반도체층(30) 및 제2 반도체층(50)은 다층 구조로 이루어질 수 있으며, 복수의 반도체층(30, 40, 50) 내외에 다른 물질로 된 층(예: 버퍼층, ITO 전류 확산 전극)이 구비될 수도 있다. 후술하는 바와 같이, 복수의 반도체층(30, 40, 50)은 성장 기판(10; 도 5 참조)을 이용하여 성장된다. 성장 기판(10)은 복수의 반도체층(30, 40, 50)이 성장가능하다면 특별히 제한되지 않으며, 복수의 반도체층(30, 40, 50)을 이루는 물질을 고려하여 선택되며, 예를 들어, Si, SiC, GaAs, Al2O3, ZnO로 이루어질 수 있다. 복수의 반도체층(30, 40, 50)이 3족 질화물 반도체로 이루어지는 경우에, 사파이어(Al2O3) 기판이 주로 사용되고 있다.The first semiconductor layer 30 and the second semiconductor layer 50 may have a multilayer structure and may include a layer made of another material inside or outside the plurality of semiconductor layers 30, May be provided. As described later, the plurality of semiconductor layers 30, 40, and 50 are grown using the growth substrate 10 (see FIG. 5). The growth substrate 10 is not particularly limited as long as a plurality of semiconductor layers 30, 40 and 50 can grow and is selected in consideration of a material constituting the plurality of semiconductor layers 30, 40 and 50. For example, Si, SiC, GaAs, Al 2 O 3 , and ZnO. In the case where the plurality of semiconductor layers 30, 40, and 50 are made of a group III nitride semiconductor, a sapphire (Al 2 O 3 ) substrate is mainly used.

지지 기판(9)은 복수의 반도체층(30, 40, 50)으로부터 성장 기판을 제거할 때 복수의 반도체층(30, 40, 50)을 지지하며 휨을 억제한다. 지지 기판(9)은 복수의 반도체층(30, 40, 50)과 일체화되는 제1 지지층(1), 제2 지지층(2) 및 제3 지지층(3)을 구비한다. 제1 지지층(1)은 지지 기판(9)는 복수의 반도체층(30, 40, 50)을 기준으로 성장 기판의 반대 측에서 복수의 반도체층(30, 40, 50)과 일체화된다. 제2 지지층(2)은 제1 지지층(1) 아래에서 제1 지지층(1)과 일체화되며, 열팽창 계수가 제1 지지층(1)과 다르다. 제3 지지층(3)은 제2 지지층(2) 아래에서 제2 지지층(2)과 일체화되며, 열팽창 계수가 제1 지지층(1)과 같은 방향으로 제2 지지층(2)과 다르다. 여기서 같은 방향으로 다르다는 의미는 제1 지지층(1) 및 제3 지지층(3)의 열팽창 계수가 모두 제2 지지층(2)의 열팽창 계수가 보다 크거나, 모두 제2 지지층(2)의 열팽창 계수보다 작다는 의미이다.The support substrate 9 supports the plurality of semiconductor layers 30, 40, and 50 when the growth substrate is removed from the plurality of semiconductor layers 30, 40, and 50, and suppresses warping. The supporting substrate 9 has a first supporting layer 1, a second supporting layer 2 and a third supporting layer 3 integrated with the plurality of semiconductor layers 30, 40 and 50. The supporting substrate 9 of the first supporting layer 1 is integrated with the plurality of semiconductor layers 30, 40 and 50 on the opposite side of the growth substrate with respect to the plurality of semiconductor layers 30, 40 and 50. The second support layer 2 is integrated with the first support layer 1 under the first support layer 1 and the thermal expansion coefficient is different from that of the first support layer 1. [ The third support layer 3 is integrated with the second support layer 2 below the second support layer 2 and has a different thermal expansion coefficient from the second support layer 2 in the same direction as the first support layer 1. [ Here, the term "different in the same direction" means that the thermal expansion coefficients of the first support layer 1 and the third support layer 3 are both higher than those of the second support layer 2, It means small.

지지 기판(9)의 중심선(1005)을 기준으로 지지 기판(9)의 상부(upper portion of the supporting substrate) 및 복수의 반도체층(30, 40, 50)을 합한 상부 열팽창과, 이에 대응하는 중심선(1005)을 기준으로 지지 기판(9)의 하부(lower portion of the supporting substrate)의 하부 열팽창이 서로 대응하여 휨(bowing)이 억제된다. 여기서, 서로 대응된다는 의미는 상기 상부와 하부가 열팽창의 정도가 대등한 경우뿐만 아니라 거의 비슷하거나 차이가 작아서 위아래로 휨이 억제된다는 의미를 포함한다. 또는, 상기 상부의 열팽창과 상기 하부의 열팽창은 독립적이지 않으므로 서로 견재되어 위아래로 휨이 억제된다는 의미를 포함한다. 또한, 대응된다는 의미는 수학적으로 엄밀한 동일을 의미하는 것에 한정되는 것이 아니라, 물리적으로 휨의 정도를 관측할 때, 허용 가능한, 즉 후속 공정에 문제를 주지 않는 정도로 휨이 억제되거나 바람직하게는 방지되는 정도로 평탄함(flat)을 유지한다는 의미를 포함한다. 본 예에서 상기 중심선(1005)은 제2 지지층(2)을 지나지만, 본 개시에서 중심선은 제2 지지층(2)을 지나지 않는 경우도 포함한다. The upper thermal expansion of the upper portion of the supporting substrate 9 and the plurality of semiconductor layers 30, 40, 50 combined with the center line 1005 of the supporting substrate 9, The lower thermal expansion of the lower portion of the supporting substrate 9 corresponds to each other with respect to the supporting substrate 1005 to prevent bowing. Here, the term " correspond to each other " means that not only the upper and lower portions have the same degree of thermal expansion, but also have a similarity or a small difference so that the warpage is suppressed. Alternatively, the thermal expansion of the upper portion and the thermal expansion of the lower portion are not independent, and thus they are mutually consistent, meaning that warpage is suppressed upwards and downwards. In addition, the meaning of correspondence is not limited to the mathematically strict meaning, but when the degree of physical deflection is observed, warping is suppressed or preferably prevented to such an extent that it is acceptable, that is, (Flat). In this example, the center line 1005 passes through the second support layer 2 but also includes the case where the center line does not pass through the second support layer 2 in the present disclosure.

상기와 같이 휨을 억제하기 위해, 일 예로 제2 지지층(2)의 열팽창 계수는 제1 지지층(1) 및 제3 지지층(3)의 열팽창 계수보다 크고, 중심선(1005)은 제2 지지층(2)을 지나며, 제1 지지층(1)/제2 지지층(2)/제3 지지층(3)은 각각 단층으로 구성되어 Ni/Cu/Ni와 같은 구성을 가질 수 있다.The coefficient of thermal expansion of the second support layer 2 is larger than the coefficient of thermal expansion of the first support layer 1 and the third support layer 3 and the centerline 1005 is larger than the coefficient of thermal expansion of the second support layer 2, And the first supporting layer 1 / the second supporting layer 2 / the third supporting layer 3 are each composed of a single layer and may have a configuration such as Ni / Cu / Ni.

이와 다른 예로, 제2 지지층(2)의 열팽창 계수는 제1 지지층(1) 및 제3 지지층(3)의 열팽창 계수보다 작고, 제1 지지층(1)/제2 지지층(2)/제3 지지층(3)은 각각 단층으로 구성되어 Cu/Mo/Cu와 같은 구성을 가질 수 있다.As another example, the thermal expansion coefficient of the second support layer 2 is smaller than that of the first support layer 1 and the third support layer 3, and the thermal expansion coefficient of the first support layer 1 / the second support layer 2 / (3) are each composed of a single layer and can have the same constitution as Cu / Mo / Cu.

본 예에서 복수의 반도체층은 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어지며, 복수의 반도체층의 주요 재질인 GaN은 Ni보다 열팽창 계수가 작다. 따라서 지지 기판이 Ni/Cu/Ni로 이루어지는 경우, 제1 지지층(1)의 Ni의 두께보다 제3 지지층(3)의 Ni의 두께를 약간 두껍게 형성하는 것이 전술된 지지 기판(9)의 상부와 하부의 열팽창이 대응하도록 하는 데에 유리하다. In this example, the plurality of semiconductor layers are made of a compound of Al (x) Ga (y) In (1-xy) N (0? X? 1, 0? Y? 1, 0? X + y? 1) , GaN, which is a main material of the plurality of semiconductor layers, has a smaller thermal expansion coefficient than Ni. Therefore, when the supporting substrate is made of Ni / Cu / Ni, the thickness of Ni of the third supporting layer 3 is formed to be slightly larger than the thickness of Ni of the first supporting layer 1, So that the thermal expansion of the lower portion corresponds.

이와 비슷하게, GaN은 Mo보다 열팽창 계수가 크고 Cu보다 열팽창 계수가 작다. 따라서 지지 기판이 Cu/Mo/Cu로 이루어지는 경우, 제1 지지층(1)의 Cu의 두께를 제3 지지층(3)의 Cu의 두께보다 약간 두껍게 형성하는 것이 전술된 지지 기판(9)의 상부와 하부의 열팽창이 대응하도록 하는 데에 유리하다.Similarly, GaN has a larger thermal expansion coefficient than Mo and a smaller thermal expansion coefficient than Cu. Therefore, in the case where the supporting substrate is made of Cu / Mo / Cu, it is preferable that the thickness of Cu of the first supporting layer 1 is made slightly larger than the thickness of Cu of the third supporting layer 3, So that the thermal expansion of the lower portion corresponds.

또 다른 예로, 제1 지지층(1), 제2 지지층(2) 및 제3 지지층(3)은 각각 다층 구조로 이루어질 수 있다. 예를 들어, 제1 지지층(1) 및 제3 지지층(3)은 각각 제1 금속층 및 제2 금속층을 포함하며, 제2 지지층(2)은 적어도 제2 금속층을 포함한다.As another example, the first support layer 1, the second support layer 2, and the third support layer 3 may each have a multi-layer structure. For example, the first support layer 1 and the third support layer 3 comprise a first metal layer and a second metal layer, respectively, and the second support layer 2 comprises at least a second metal layer.

일 예로, 중심선(1005)은 제2 지지층(2)을 지나며, 제2 금속층의 열팽창 계수가 제1 금속층의 열팽창 계수보다 큰 경우(예: 제1 금속층이 Ni이고 제2 금속층이 Cu인 경우), 제3 지지층(3; 예: Ni/Cu이 한번 이상 반복 적층)의 제1 금속층(예: Ni) 전체 두께는 제1 지지층(1; 예: Ni/Cu이 한번 이상 반복 적층)의 제1 금속층 전체 두께보다 두꺼운 것이 지지 기판(9)의 상부와 하부의 열팽창이 대응하도록 하는 데에 유리하다. 제1 지지층(1) 및 제3 지지층(3)이 복수회 적층된 Ni/Cu를 포함하는 경우도 마찬가지이다.In one example, the centerline 1005 passes through the second support layer 2. When the thermal expansion coefficient of the second metal layer is greater than the thermal expansion coefficient of the first metal layer (e.g., when the first metal layer is Ni and the second metal layer is Cu) The total thickness of the first metal layer (e.g., Ni) of the third support layer 3 (e.g., Ni / Cu repeatedly laminated one or more times) is greater than the total thickness of the first support layer 1 It is advantageous that the thermal expansion of the upper and lower portions of the support substrate 9 correspond to each other. The same applies to the case where the first support layer 1 and the third support layer 3 include Ni / Cu stacked a plurality of times.

이와 다르게, 중심선(1005)은 제2 지지층(2)을 지나며, 제2 금속층의 열팽창 계수가 제1 금속층의 열팽창 계수보다 작은 경우(예: 제1 금속층이 Cu이고 제2 금속층이 Mo인 경우), 제1 지지층(1; 예: Cu/Mo이 한번 이상 반복 적층)의 제1 금속층 전체 두께는 제3 지지층(3; 예: Cu/Mo이 한번 이상 반복 적층)의 제1 금속층(예: Cu) 전체 두께보다 두꺼운 것이 지지 기판(9)의 상부와 하부의 열팽창이 대응하도록 하는 데에 유리하다. 제1 지지층(1) 및 제3 지지층(3)이 복수회 적층된 Cu/Mo를 포함하는 경우도 마찬가지이다. Alternatively, when the thermal expansion coefficient of the second metal layer is less than the thermal expansion coefficient of the first metal layer (e.g., when the first metal layer is Cu and the second metal layer is Mo), the center line 1005 passes through the second support layer 2, , The total thickness of the first metal layer of the first support layer 1 (e.g., repeatedly laminated Cu / Mo one or more times) is greater than the total thickness of the first metal layer of the third support layer 3 (e.g., ) Is thicker than the entire thickness, which is advantageous in that the thermal expansion of the upper and lower portions of the support substrate 9 correspond to each other. The same applies to the case where the first support layer 1 and the third support layer 3 include Cu / Mo laminated a plurality of times.

미설명 부호 4는 후술된다.The unexplained reference numeral 4 will be described later.

도 5는 본 개시에 따른 반도체 광소자의 제조 방법의 일 예를 설명하는 도면이다. 반도체 광소자의 제조 방법에서, 먼저, 도 5(a)에 도시된 것과 같이, 성장 기판(10) 위에 복수의 반도체층(30,40,50)을 형성한다. 성장 기판(10) 위에 복수의 반도체층(30,40,50)을 형성하는 방법은 당업자에게 잘 알려진 기술이므로 상세한 설명은 생략한다. 이후, 도 5(b)에 도시된 것과 같이, 복수의 반도체층(30,40,50)을 기준으로 성장 기판(10)의 반대측에서 복수의 반도체층(30,40,50)에 지지 기판(9)을 일체화한다. 예를 들어, 사파이어 성장 기판(10) 위에 제1 반도체층(30), 활성층(40) 및 제2 반도체층(50)을 형성하고, 본딩층(4)을 형성한다. 본딩층(4)이 구비된 지지 기판(9)을 복수의 반도체층(30,40,50)에 구비된 본딩층(4)과 웨이퍼 본딩 방법으로 접합한다. 이후, 도 5(c)에 도시된 것과 같이, 레이저 리프트 오프 방법 또는 성장 기판(10)을 에칭하는 방법 등으로 성장 기판(10)을 복수의 반도체층(30,40,50)으로부터 분리한다. 계속 해서, 성장 기판(10)이 제거되어 노출된 제1 반도체층(30) 위에 전극(80)을 형성한다. 마지막으로, 도 5(d)에 도시된 것과 같이, 레이저 스크라이빙 방법으로 복수의 반도체층(30,40,50)에 스크라이빙 라인(8)을 형성하여 지지 기판(9)에 형성된 분리용 홈(7)과 연통시켜 개별 반도체 발광소자로 분리한다.5 is a view for explaining an example of a method of manufacturing a semiconductor optical device according to the present disclosure. In the method of manufacturing a semiconductor optical device, first, a plurality of semiconductor layers 30, 40, and 50 are formed on a growth substrate 10 as shown in FIG. 5 (a). A method of forming a plurality of semiconductor layers 30, 40, 50 on the growth substrate 10 is well known to those skilled in the art, and thus a detailed description thereof will be omitted. 5 (b), a plurality of semiconductor layers 30, 40, and 50 are formed on the opposite side of the growth substrate 10 with respect to the plurality of semiconductor layers 30, 40, 9). For example, the first semiconductor layer 30, the active layer 40, and the second semiconductor layer 50 are formed on the sapphire growth substrate 10 to form the bonding layer 4. The supporting substrate 9 provided with the bonding layer 4 is bonded to the bonding layer 4 provided on the plurality of semiconductor layers 30, 40 and 50 by a wafer bonding method. Thereafter, as shown in FIG. 5C, the growth substrate 10 is separated from the plurality of semiconductor layers 30, 40, and 50 by a laser lift-off method or a method of etching the growth substrate 10 or the like. Subsequently, the growth substrate 10 is removed, and the electrode 80 is formed on the exposed first semiconductor layer 30. 5 (d), scribing lines 8 are formed on the plurality of semiconductor layers 30, 40, and 50 by the laser scribing method, And is separated into individual semiconductor light emitting elements.

그 결과 반도체 발광소자가 제조되며, 지지 기판(9)이 도전성을 가져서 제2 반도체층(50)에 정공을 공급하고, 전극(80)을 통해 제1 반도체층(30)에 전자를 공급하여 수직형 반도체 발광소자가 제조된다. 그 결과 후속 공정에서 문제가 해소되며, 수율이 향상된다.As a result, a semiconductor light emitting device is manufactured. The supporting substrate 9 has conductivity to supply holes to the second semiconductor layer 50, and electrons are supplied to the first semiconductor layer 30 through the electrodes 80 to form a vertical Type semiconductor light emitting device is manufactured. As a result, the problem is solved in the subsequent process, and the yield is improved.

이하, 각 과정을 상세히 설명한다.Each process will be described in detail below.

도 6은 본 개시에 따른 반도체 광소자의 지지 기판의 제조 방법의 일 예를 설명하는 도면이고, 도 7은 본 개시에 따른 반도체 광소자의 다른 예를 설명하는 도면이다.FIG. 6 is a view for explaining an example of a method of manufacturing a supporting substrate of a semiconductor optical device according to the present disclosure, and FIG. 7 is a view for explaining another example of a semiconductor optical device according to the present disclosure.

지지 기판(9)은 복수의 반도체층(30, 40, 50)으로부터 성장 기판을 제거할 때 복수의 반도체층(30, 40, 50)을 지지하며 휨을 억제한다. 본 예에서 제2 지지층(2)을 지나는 지지 기판(9)의 중심선(1005)을 기준으로 상측에 위치하는 복수의 반도체층(30, 40, 50), 제1 지지층(1) 및 상측 제2 지지층(2)을 합한 상부 열팽창과, 중심선(1005)을 기준으로 하측에 위치하는 하측 제2 지지층(2) 및 제3 지지층(3)을 합한 하부 열팽창이 서로 대응하도록 제1 금속층(5) 및 제2 금속층(6)이 서로 다른 열팽창 계수를 가진다. 예를 들어, 제1 지지층(1) 및 제3 지지층(3)은 각각 제1 금속층(5; 예: Ni) 및 제1 금속층보다 열팽창 계수가 큰 제2 금속층(6; 예; Cu)을 포함하고, 제2 지지층(2)은 적어도 제2 금속층(6)을 포함한다. The support substrate 9 supports the plurality of semiconductor layers 30, 40, and 50 when the growth substrate is removed from the plurality of semiconductor layers 30, 40, and 50, and suppresses warping. In this example, a plurality of semiconductor layers 30, 40, 50, a first supporting layer 1, and an upper second layer 2, which are positioned on the upper side with respect to the center line 1005 of the supporting substrate 9 passing through the second supporting layer 2, The first metal layer 5 and the second metal layer 5 are formed so that the lower thermal expansion resulting from the combination of the upper thermal expansion combined with the support layer 2 and the lower second support layer 2 and the third support layer 3 located below the center line 1005 correspond to each other. And the second metal layer 6 have different thermal expansion coefficients. For example, the first support layer 1 and the third support layer 3 each include a first metal layer 5 (e.g., Ni) and a second metal layer 6 (e.g., Cu) having a thermal expansion coefficient greater than that of the first metal layer , And the second support layer (2) comprises at least a second metal layer (6).

제1 지지층(1)의 열팽창은 복수의 층(예: 제1 금속층/제2 금속층) 전체로서 열팽창을 의미하며, 제3 지지층(3)의 열팽창 및 제2 지지층(2)의 열팽창도 마찬가지의 의미이다.The thermal expansion of the first supporting layer 1 means the thermal expansion as a whole of the plurality of layers (for example, the first metal layer / the second metal layer) and the thermal expansion of the third supporting layer 3 and the thermal expansion of the second supporting layer 2 are the same It means.

본 예에서 제1 지지층(1), 제2 지지층(2) 및 제3 지지층(3)은 도금으로 형성된다. 도금 이외에 증착 등의 방법이 사용될 수 있다. 예를 들어, 먼저, 베이스 기판(1000; 예: 스테인리스 기판) 위에 제1 금속층(5; 예: Ni), 제2 금속층(6; 예: Cu)이 반복 적층되도록 도금조들에 순차로 넣고 도금 공정을 진행한다. 도금 시간이나 도금 용액을 변경하여 반복 형성하여 제1 금속층(5) 및 제2 금속층(6)이 형성되어 도 6에 도시된 것과 같이 지지 기판(9)이 제조될 수 있다.In this example, the first support layer 1, the second support layer 2, and the third support layer 3 are formed by plating. A deposition method or the like other than plating may be used. For example, first, a first metal layer 5 (e.g., Ni) and a second metal layer 6 (e.g., Cu) are sequentially stacked on a base substrate 1000 (e.g., a stainless steel substrate) Proceed with the process. The first metal layer 5 and the second metal layer 6 are formed by changing the plating time or the plating solution so as to form the support substrate 9 as shown in FIG.

도 6에 도시된 예에서, 제3 지지층(1)에서 Ni의 전체 두께는 제1 지지층(1)에서 Ni의 전체 두께보다 두껍다. 제1 지지층(1), 제2 지지층(2) 및 제3 지지층(3)의 구분은 지지 기판(9)의 대략 가운데를 제2 지지층(2)으로 볼 때, 제2 지지층(2)과 층구성이 달라지는 상측 하측을 각각 제1 지지층(1) 및 제3 지지층(3)으로 구분한 것으로서, 상기 도금 공정이 제1 지지층(1), 제2 지지층(3) 및 제3 지지층(3)을 형성을 위한 단계적인 공정으로 구분됨을 의미하는 것은 아니다. 즉 제1 금속층(5) 및 제2 금속층(6)을 반복 도금하여 지지 기판(9)이 형성된다. 이후, 도 5(b)에 도시된 것과 같이, 베이스 기판(1000)으로부터 지지 기판(9)을 분리한다.In the example shown in Fig. 6, the total thickness of Ni in the third supporting layer 1 is thicker than the total thickness of Ni in the first supporting layer 1. The first supporting layer 1, the second supporting layer 2 and the third supporting layer 3 are divided into a first supporting layer 2 and a second supporting layer 3, The upper and lower sides where the configurations are different are divided into a first support layer 1 and a third support layer 3 and the plating process includes a first support layer 1, a second support layer 3 and a third support layer 3 It does not mean that it is divided into a step-by-step process. That is, the first metal layer 5 and the second metal layer 6 are repeatedly plated to form the support substrate 9. Thereafter, as shown in Fig. 5 (b), the supporting substrate 9 is separated from the base substrate 1000.

도 8은 본 개시에 따른 반도체 광소자의 지지 기판에 형성된 분리용 홈의 일 예를 설명하는 도면이다. 개별 반도체 광소자로의 분리를 쉽게 하기 위해 제3 지지층(3)으로부터 제2 지지층(2)을 향하여 분리용 홈(7)이 형성된 것을 보여준다. 예를 들어, 이러한 분리용 홈(7)은 도 8에 도시된 예의 경우 제1 금속층(5) 및 제2 금속층(6)을 베이스 기판(1000) 위에 도금하는 공정을 일정 정도 진행한 후, PR 등의 패턴이 가능한 절연 물질로 분리용 홈(7)에 대응하는 패턴을 형성하는 공정을 그 위에 진행한 후 다시 도금을 하면 원하는 모양을 만들 수 있다. 도금 공정 후 유기 세척을 통해 PR 패턴을 제거해 주면 최종적으로 도 8과 같은 모양을 형성할 수 있다.8 is a view for explaining an example of a separation groove formed in a support substrate of a semiconductor optical device according to the present disclosure. The separation grooves 7 are formed from the third support layer 3 toward the second support layer 2 in order to facilitate separation into individual semiconductor optical elements. For example, in the case of the example shown in FIG. 8, the separation groove 7 may be formed by a process of plating the first metal layer 5 and the second metal layer 6 on the base substrate 1000, The pattern corresponding to the separation groove 7 may be formed thereon and then plated again to form a desired shape. If the PR pattern is removed by organic cleaning after the plating process, the shape as shown in FIG. 8 can be finally formed.

이와 같은 분리용 홈(7)이 도금 공정에서 형성될 수 있어서, 개별 광소자별로 분리를 위한 스크라이빙 공정이 쉽고 공정시간이 단축된다.Since the separation groove 7 can be formed in the plating process, the scribing process for separating individual optical devices is easy and the process time is shortened.

지지 기판(9)의 두께는 복수의 반도체층(30, 40, 50)의 휨을 억제할 수 있을 정도의 두께라면, 특별한 제한은 없으며, 재질에 따라 달라질 수 있지만, 지지 기판(9) 전체로 100 ㎛ 이상의 두께를 가져서, 복수의 반도체층(30, 40, 50)의 휨에 억제력을 부여할 수 있게 된다. 제2 지지층(2) 자체가 60 ㎛ 이상의 두께를 가지는 것이 바람직하다. 지지 기판(9)이 이와 같은 두께를 가짐으로써 복수의 반도체층(30, 40, 50)의 열팽창이 지지 기판(9)의 휨에 영향이 미미하게 하게 될 수 있고, 지지 기판(9)에 의해서 복수의 반도체층(30, 40, 50)의 휨이 억제될 수 있다.The thickness of the support substrate 9 is not particularly limited as long as it can suppress the warpage of the plurality of semiconductor layers 30, 40 and 50. The thickness of the support substrate 9 may be 100 It is possible to impart restraining force to the warpage of the plurality of semiconductor layers 30, 40, and 50. Further, It is preferable that the second support layer 2 itself has a thickness of 60 mu m or more. The thermal expansion of the plurality of semiconductor layers 30, 40 and 50 can have a small effect on the warpage of the support substrate 9 by the support substrate 9 having such a thickness, Warpage of the plurality of semiconductor layers (30, 40, 50) can be suppressed.

따라서, 성장 기판의 제거 후에 복수의 반도체층(30, 40, 50)에 행해지는 포토레지스트 패턴 공정, 건식 식각 공정, 패시베이션 막 증착 공정, 전극 패드 증착 공정 등에서 휨으로 인한 문제를 제거할 수 있고, 공정 자동화를 가능하게 하며, 수율을 향상할 수 있다.Therefore, it is possible to eliminate the problem caused by warping in the photoresist pattern process, the dry etching process, the passivation film deposition process, and the electrode pad deposition process performed on the plurality of semiconductor layers 30, 40, and 50 after the growth substrate is removed, Enabling process automation and improving yield.

복수의 반도체층(30, 40, 50)과 지지 기판(9)은 예를 들어, 웨이퍼 본딩법을 이용하여 서로 일체화될 수 있다. 예를 들어, Au/Sn 합금을 이용하는 유테틱 본딩을 이용할 수 있다. 유테틱 본딩 물질은 복수의 반도체(30, 40, 50) 측 및 지지 기판(9) 측 중의 일 측 또는 양 측(도 5 참조)에 구비될 수 있다. 지지 기판(9)을 준비하는 과정에서 본딩 물질이 제1 지지층(1)에 미리 준비될 수 있으며, 따라서 지지 기판(9)은 추가적으로 제1 지지층(1) 측에 Au/Sn, Au와 같은 본딩 물질 또는 본딩층(4; 도 4 참조)을 구비할 수 있다. The plurality of semiconductor layers 30, 40, and 50 and the supporting substrate 9 may be integrated with each other using, for example, a wafer bonding method. For example, eutectic bonding using an Au / Sn alloy can be used. The eutectic bonding material may be provided on one side or both sides (see FIG. 5) of the plurality of semiconductors 30, 40, 50 and the supporting substrate 9 side. A bonding material may be prepared in advance in the first supporting layer 1 in the process of preparing the supporting substrate 9 so that the supporting substrate 9 is further bonded to the first supporting layer 1 by Au / Material or a bonding layer 4 (see Figure 4).

한편, 본 개시에서 지지 기판(9)을 이루는 복수의 층이 금속에 한정되는 것은 아니며, 제1 지지층 및 제2 지지층은 각각 제1 층 및 제1 층과 열팽창 계수가 다른 제2 층을 포함하며, 제2 지지층은 적어도 제2 층을 포함할 수 있다.In the present disclosure, the plurality of layers constituting the support substrate 9 are not limited to metal, and the first support layer and the second support layer each include a first layer and a second layer having a different thermal expansion coefficient from the first layer , And the second support layer may include at least the second layer.

제1 반도체층(30)에 전자와 정공 중의 하나를 공급하는 전극(80; 도 5 참조)이 구비되어 있으며, 지지 기판(9)이 복수의 반도체층(30, 40, 50)에 전기 공급 통로로 사용되는 경우, 적어도 제1 지지층(1)을 도전체(예: 금속, 금속합금, 도핑된 반도체)로 구성함으로써, 지지 기판(9)을 통해 전자 및 전공 중의 하나를 복수의 반도체층(30, 40, 50)으로 공급할 수 있게 된다.5) for supplying one of electrons and holes to the first semiconductor layer 30 and the supporting substrate 9 is connected to the plurality of semiconductor layers 30, At least the first support layer 1 is made of a conductor (e.g., a metal, a metal alloy, or a doped semiconductor) so that one of the electrons and the holes can be electrically connected to the plurality of semiconductor layers 30 , 40, 50).

제1 층 및 제2 층의 재질을 아래 [표1]에 예시하였다.Materials of the first layer and the second layer are shown in Table 1 below.

　 Thermal expansion coefficient Thermal expansion coefficient Thermal conductivity Thermal conductivity Electrical resistivity Electrical resistivity Mineral hardness Mineral hardness Melting point Melting point 　 열팽창계수Coefficient of thermal expansion 열전도율Thermal conductivity 저항resistance 경도Hardness 녹는점Melting point 　 10-6　K-1 10 -6 K -1 W m-1　K-1 W m -1 K -1 10-8　Ω m 10 -8 Ω m (no units) (no units) °C ° C Ni Ni 13.4 13.4 91 91 7.2 7.2 4.0 4.0 1455 1455 Cu Cu 16.5 16.5 400 400 1.7 1.7 3.0 3.0 1085 1085 Ag Ag 18.9 18.9 430 430 1.6 1.6 2.5 2.5 962 962 Au Au 14.2 14.2 320 320 2.2 2.2 2.5 2.5 1064 1064 Ti Ti 8.6 8.6 22 22 40.0 40.0 6.0 6.0 1668 1668 Cr Cr 4.9 4.9 94 94 12.7 12.7 8.5 8.5 1907 1907 W W 4.5 4.5 174 174 5.4 5.4 7.5 7.5 3422 3422 Pt Pt 8.8 8.8 72 72 10.6 10.6 3.5 3.5 1768 1768 Ge Ge 6.0 6.0 60 60 Semi.Semi. 6.0 6.0 938 938 SapphireSapphire 7.5 7.5 35 35 　 9.0 9.0 2030 2030 GaNGaN 5.6 5.6 130 130 Semi.Semi. 　 2573 2573 SiSi 2.6 2.6 150 150 Semi.Semi. 6.5 6.5 1414 1414 AlNAlN 4.2 4.2 285 285 Semi.Semi. 　 2200 2200 SiCSiC 4.5 4.5 283 283 Semi.Semi. 　 2793 2793 AlAl 23.1 23.1 237 237 2.7 2.7 2.8 2.8 660 660 CuWCuW 　 170 170 　 　 　 CuMoCuMo 6.7 6.7 170 170 　 　 　 ZnOZnO 6.5 6.5 130 130 Semi.Semi. 　 1975 1975 Au80Sn20Au80Sn20 16.0 16.0 57 57 　 　 280 280 MoMo 4.8 4.8 139 139 5.5 5.5 5.5 5.5 2896 2896 TaTa 6.3 6.3 57 57 13.5 13.5 6.5 6.5 3290 3290 InIn 32.0 32.0 82 82 8.0 8.0 1.2 1.2 157 157

제1 층 및 제2 층은 금속, 금속합금, 도핑된 반도체 및 도전성 수지로 이루어지거나 이들의 조합으로 이루어질 수 있다. 예를 들어, 제1 층 및 제2 층은 각각 Ni, Cu, Ag, Au, Ti, Cr, W, Pt, Ge, Si, AlN, SiC, Al, CuW, CuMo, ZnO, Au80Sn20, Mo, Ta, In으로 이루어진 군 중 선택된 하나로 이루어질 수 있다.The first layer and the second layer may be made of a metal, a metal alloy, a doped semiconductor and a conductive resin, or a combination thereof. For example, the first layer and the second layer may be made of at least one selected from the group consisting of Ni, Cu, Ag, Au, Ti, Cr, W, Pt, Ge, Si, AlN, SiC, Al, CuW, CuMo, ZnO, Au80Sn20, , In, and the like.

복수의 반도체층(30, 40, 50)의 재질의 일 예로 GaN을 들 수 있다. 일반적으로 지지 기판(9)의 열팽창 계수가 GaN과 비슷할수록 GaN로 가는 스트레스를 감소시킬 수 있다. 그러나 본 예에 따른 지지 기판(9)은 지지 기판(9)의 중심선(1005)을 기준으로 열팽창의 균형을 이루는 특징을 가지므로 반드시 열팽창 계수가 GaN과 비슷해야 한다는 조건에 제약될 필요가 없다. 또한, 제1 층 및 제2 층의 재질은 열 전도가 잘 될수록 복수의 반도체층(30, 40, 50)으로부터 방열을 잘하므로 바람직하다. 또한, 제1 층 및 제2 층의 재질은 전기 저항이 낮을수록 반도체 광소자의 동작전압(Vf)이 낮아지므로 바람직하다. 다만, 층의 두께가 작은 경우에는 전기 저항이 크게 문제되지 않는다. 일 예로, Ti의 경우 두꺼워지면 동작전압 상승 등이 발생할 가능성 있으며, 실험적 결과로서 특히 산화되면 저항이 매우 커진다. 또한, 제1 층 및 제2 층의 재질은 단단하면 지지 역할 및 etch-stop역할 할 수 있고, 반면 무른 물질의 경우 다른 물질 사이에 위치하여 버퍼 역할 수행 할 수 있다. 녹는점이 500도 이상이면 문제가 되지 않는다.One example of the material of the plurality of semiconductor layers 30, 40, and 50 is GaN. In general, as the thermal expansion coefficient of the support substrate 9 is similar to that of GaN, the stress to the GaN can be reduced. However, since the support substrate 9 according to this embodiment has a feature of balancing thermal expansion based on the center line 1005 of the support substrate 9, it is not necessarily constrained to a condition that the thermal expansion coefficient should be similar to that of GaN. In addition, the material of the first layer and the second layer is preferable because heat dissipation from the plurality of semiconductor layers 30, 40, and 50 becomes better as the thermal conductivity becomes better. The material of the first layer and the second layer is preferably such that the lower the electrical resistance is, the lower the operating voltage Vf of the semiconductor optical device becomes. However, when the thickness of the layer is small, electric resistance is not a big problem. For example, when Ti is thick, there is a possibility that the operating voltage increases, and as a result, the resistance becomes very large, especially when oxidized. In addition, the material of the first layer and the second layer can serve as a support and etch-stop when they are hard, while in the case of a soft material, they can be positioned between different materials and function as a buffer. If the melting point is above 500 degrees, this is not a problem.

도 9는 복수의 반도체층에 지지 기판을 부착하고 휨 방지를 위한 실험을 설명하는 도면이다. 제1 지지층(1) 및 제3 지지층(3)의 제1 금속층(5; 예: Ni)의 두께에 따라 온도를 20도에서 400도로 하였을 때 휨의 양을 측정하는 실험이다. 도 9을 참조하면, 제1 지지층(1) 및 제2 지지층(2)이 주어진 조건에서 제3 지지층(3)의 제1 금속층(5)의 두께가 변하면 휨 양이 변하는 것을 알 수 있다. 이러한 실험을 제1 지지층(1), 제2 지지층(2) 및 제3 지지층(3)의 두께, 제1 금속층(5) 및 제2 금속층(6)의 두께, 재질 등 여러 조합으로 파라미터를 변경하여 실험하였다. 이러한 실험의 결과 제1 지지층(1), 제2지지층 및 제3 지지층(3)의 두께와 이들을 구성하는 제1 금속층(5) 및 제2 금속층(6)의 두께의 적합한 범위 및 적합한 재질을 구할 수 있었다. 도 10, 도 11 및 도 12에서 두께의 예들이 더 설명된다.9 is a view for explaining an experiment for preventing the warpage by attaching a supporting substrate to a plurality of semiconductor layers. Is an experiment in which the amount of warpage is measured when the temperature is changed from 20 to 400 degrees according to the thickness of the first metal layer 5 (e.g., Ni) of the first support layer 1 and the third support layer 3. [ Referring to FIG. 9, it can be seen that when the thickness of the first metal layer 5 of the third support layer 3 changes under the given conditions of the first support layer 1 and the second support layer 2, the amount of bending changes. These experiments were carried out by changing parameters such as the thicknesses of the first support layer 1, the second support layer 2 and the third support layer 3, the thicknesses and the materials of the first metal layer 5 and the second metal layer 6, Respectively. As a result of these experiments, a suitable range of the thicknesses of the first support layer 1, the second support layer and the third support layer 3 and the thicknesses of the first metal layer 5 and the second metal layer 6 constituting the first support layer 1 and the third support layer 3, I could. Examples of thicknesses in Figs. 10, 11 and 12 are further described.

본 예에서 제1 지지층(1), 제2 지지층(2) 및 제3 지지층(3) 전체로는 복수의 금속층이 적층된 구조를 갖는다. 예를 들어, 제1 금속층(5) 및 제2 금속층(6)이 교번으로 적층된 구조를 가진다(Non-Stress Metal Substrate; NSMS). 상기 제2 금속층(6)의 열팽창 계수가 제1 금속층(5)의 열팽창 계수보다 크고, 여러 가지 전술된 조건들을 고려하면 적합한 예로서 제1 금속층(5)은 Ni이고 제2 금속층(6)은 Cu이 가능하다. 지지 기판(9)의 그 두께에 특별한 제한이 있는 것은 아니지만, 칩 절단 공정을 위해 200um이하의 두께를 가지는 것이 일반적이다. 지지 기판(9)의 중심선(1005)을 기준으로 상측의 GaN, Ni 및 Cu를 합한 상부 열팽창과 하측의 Ni 및 Cu을 합한 하부 열팽창이 대응되어 지지 기판(9)의 휨 및 GaN의 휨이 억제된다.In this example, the first support layer 1, the second support layer 2, and the third support layer 3 have a structure in which a plurality of metal layers are stacked. For example, the first metal layer 5 and the second metal layer 6 are alternately stacked (Non-Stress Metal Substrate; NSMS). In a preferred embodiment, the first metal layer 5 is Ni and the second metal layer 6 is Ni, while the second metal layer 6 has a coefficient of thermal expansion greater than that of the first metal layer 5, Cu is possible. Although there is no particular limitation on the thickness of the support substrate 9, it is general to have a thickness of 200 m or less for the chip cutting process. The upper thermal expansion combined with the upper side GaN, Ni and Cu combined with the lower thermal expansion combined with the lower side Ni and Cu with reference to the center line 1005 of the support substrate 9 suppresses the warping of the supporting substrate 9 and the warping of GaN do.

본 예에 따른 반도체 광소자의 지지 기판은 모든 종류의 수직형 반도체 발광소자, 예를 들어, 적외선 LED(850nm, 630nm: InGaP on GaAs), 청색 LED(450nm：GaN on Si, GaN on Sapphire), 자외선 LED (375nm, 405nm: GaN on Sapphire), 녹색 LED (520 nm) 등에 적용될 수 있다. 특히, 지지 기판은 열 팽창에 의한 휨 스트레스 없는 수직형 LED의 웨이퍼 본딩용 금속 기판으로서, ２인치, 4인치, 6인치, 8인치 웨이퍼에 적용될 수 있다. 본 예에서 반도체 광소자의 지지 기판은 양호한 열방출 효율을 가지며, 저가의 금속 기판으로 제공이 가능하고, 수직형 LED 제작 공정의 단순화를 통한 원가 절감이 가능하다.The supporting substrate of the semiconductor optical device according to this example may be any type of vertical semiconductor light emitting device such as an infrared LED (850 nm, 630 nm: InGaP on GaAs), a blue LED (450 nm: GaN on Si, GaN on Sapphire) LED (375 nm, 405 nm: GaN on Sapphire), green LED (520 nm), and the like. In particular, the support substrate is a metal substrate for wafer bonding of vertical LEDs without bending stress due to thermal expansion, and can be applied to 2 inch, 4 inch, 6 inch, 8 inch wafers. In this example, the supporting substrate of the semiconductor optical device has a good heat emission efficiency, can be provided as a low-cost metal substrate, and the cost can be reduced by simplifying the vertical LED manufacturing process.

다시 도 7을 참조하면, 제1 지지층(1)에서 제1 금속층(5) 및 제2 금속층(6)이 교번하게 적층되며, 제2 지지층(2)은 제2 금속층만으로 이루어지며, 제3 지지층(3)은 제1 금속층(5) 및 제2 금속층(6)으로 이루어져 있다. 예를 들어, 반도체 광소자로서 복수의 반도체층(GaN 5um)이 지지 기판 위에 구비되어 있고, 지지 기판(9)에서 제1 지지층은 제1 금속층(Ni 5um)/제2 금속층(Cu 5um)/제1 금속층(Ni 5um)/제2 금속층(Cu 5um)/제1 금속층(Ni 5um)/제2 금속층(Cu 5um)/제1 금속층(Ni 5um)으로 이루어지며, 제2 지지층은 제2 금속층(Cu 135um)으로 이루어지며, 제3 지지층은 제1 금속층(Ni 30um)/제2 금속층(Cu 5um)으로 이루어져 있다.Referring again to FIG. 7, a first metal layer 5 and a second metal layer 6 are alternately stacked in the first support layer 1, the second support layer 2 is composed of only the second metal layer, (3) comprises a first metal layer (5) and a second metal layer (6). For example, a plurality of semiconductor layers (GaN 5um) are provided as a semiconductor optical device on a supporting substrate. In the supporting substrate 9, the first supporting layer includes a first metal layer (Ni 5 um) / a second metal layer (Cu 5 um) The first metal layer (Ni 5 um) / the second metal layer (Cu 5 um) / the first metal layer (Ni 5 um) / the second metal layer (Cu 5 um) / the first metal layer (Ni 5 um) (Cu 135 um), and the third support layer is composed of a first metal layer (Ni 30 um) / a second metal layer (Cu 5 um).

제1 지지층(1)을 단순히 Ni을 두껍게 형성하는 것에 비하여 도 7에 도시된 것과 같이, Cu/Ni을 반복 적층하면 Cu열 방열효율이 Ni보다 좋기 때문에 지지 기판(9)의 방열효율 향상에 더 유리하다.As shown in Fig. 7, when the first supporting layer 1 is simply made thicker than Ni, the Cu heat-radiating efficiency of the Cu is higher than Ni because the Cu / Ni is repeatedly laminated. It is advantageous.

GaN의 열팽창 계수가, Ni 및 Cu의 열팽창 계수보다 작기 때문에 지지 기판(9)의 중심선(1005)을 기준으로 상부 열팽창과 하부 열팽창이 대응되기 위해서는 Ni의 두께와 배치가 적절히 설계되는 것이 좋다. 본 예에서 제1 지지층(1)에서 제1 금속층(5) 및 제2 금속층(6)이 교번하게 적층되며, 제1 금속층(5)은 제1 지지층(1) 및 제3 지지층(3)에서 다른 두께로 구비된다. 제3 지지층(3)에서 제1 금속층(5)의 전체 두께는 제1 지지층(1)에서 제1 금속층(5)의 전체 두께보다 두껍게 형성되어 있다.Since the thermal expansion coefficient of GaN is smaller than the thermal expansion coefficient of Ni and Cu, it is preferable that the thickness and arrangement of Ni are properly designed so that the upper thermal expansion and the lower thermal expansion correspond to the center line 1005 of the support substrate 9. The first metal layer 5 and the second metal layer 6 are alternately stacked in the first support layer 1 and the first metal layer 5 is stacked on the first support layer 1 and the third support layer 3 Different thicknesses. The total thickness of the first metal layer 5 in the third support layer 3 is greater than the total thickness of the first metal layer 5 in the first support layer 1. [

도 10 내지 도 12는 본 개시에 따른 반도체 광소자의 또 다른 예들을 설명하는 도면들이다. 도 10에 도시된 바와 같이 제1 지지층(1)에서 제1 금속층(5)을 복수의 층으로 하지 않고 단일층으로도 가능하며, 제3 지지층(3)의 제1 금속층(5)보다 얇게 형성하는 것도 가능하다. 예를 들어, 복수의 반도체층(GaN 5um)이 지지 기판 위에 구비되고, 지지 기판에서 제1 지지층(1)은 제2 금속층(Cu 5um)/제1 금속층(Ni 20um)으로 이루어지고, 제2 지지층(2)은 제2 금속층(Cu 145um)로 이루어지며, 제3 지지층(3)은 제1 금속층(Ni 30um)/제2 금속층(Cu 5um)로 이루어 진다.FIGS. 10 to 12 are diagrams illustrating still another example of a semiconductor optical device according to the present disclosure. FIG. 10, the first metal layer 5 may be a single layer instead of a plurality of layers in the first support layer 1 and may be formed to be thinner than the first metal layer 5 of the third support layer 3. [ It is also possible to do. For example, a plurality of semiconductor layers (GaN 5 um) are provided on a supporting substrate, and the first supporting layer 1 in the supporting substrate is composed of a second metal layer (Cu 5 um) / a first metal layer (Ni 20 um) The support layer 2 is made of a second metal layer (Cu 145 um) and the third support layer 3 is made of a first metal layer (Ni 30 um) / a second metal layer (Cu 5 um).

또 다른 예로서, 도 11에 도시된 바와 같이, 제3 지지층(3)도 제1 금속층(5)과 제2 금속층(6)을 교번하게 적층할 수 있다. 또한, 제2 지지층(2)도 제1 금속층(5)을 포함할 수 있다. 다만, 지지 기판(9)의 중심선(1005)을 기준으로 상부 및 하부의 열팽창이 대응되도록 제2 지지층(2)에 포함된 제1 금속층(5)은 중심선(1005) 상에 위치하는 것이 좋을 것이다. 예를 들어, 복수의 반도체층(GaN 5um)이 지지 기판 위에 구비되고, 지지 기판의 제1 지지층은 제2 금속층(Cu 5um)/제1 금속층(Ni 10um)/제2 금속층(Cu 10um)/제1 금속층(Ni 10um)으로 이루어진다. 제2 지지층은 제2 금속층(Cu 60um)/제1 금속층(Ni 10um)/제2 금속층(Cu 40um)으로 이루어진다. 제3 지지층은 제1 금속층(Ni 10um)/제2 금속층(Cu 15um)/제1 금속층(Ni 10um)/제2 금속층(Cu 10um)/제1 금속층(Ni 10um)/제2 금속층(Cu 5um)로 이루어진다.As another example, as shown in FIG. 11, the third support layer 3 may also alternately laminate the first metal layer 5 and the second metal layer 6. The second support layer 2 may also include a first metal layer 5. It is preferable that the first metal layer 5 included in the second support layer 2 is located on the center line 1005 so that the thermal expansion of the upper and the lower corresponds to the center line 1005 of the support substrate 9 . For example, a plurality of semiconductor layers (GaN 5 um) are provided on the supporting substrate, and the first supporting layer of the supporting substrate is composed of a second metal layer (Cu 5 um) / a first metal layer (Ni 10 um) / a second metal layer (Cu 10 um) And a first metal layer (Ni 10 um). The second support layer is composed of a second metal layer (Cu 60 um) / a first metal layer (Ni 10 um) / a second metal layer (Cu 40 um). The third support layer is composed of a first metal layer (Ni10um) / a second metal layer (Cu15um) / a first metal layer (Ni10um) / a second metal layer (Cu10um) / a first metal layer (Ni10um) / a second metal layer ).

또 다른 예로서, 도 12에 도시된 바와 같이 제2 지지층(2)도 제1 금속층(5)과 제2 금속층(6)이 교번하게 적층되며, 제1 금속층(5)의 두께가 대체로 상측으로부터 하측으로 갈수록 경향적으로 또는 대체로 두꺼워지게 구성하는 예도 가능하다. 예를 들어, 제1 지지층은 제2 금속층(Cu 5um)/제1 금속층(Ni 5um)/제2 금속층(Cu 5um)/제1 금속층(Ni 5um)/제2 금속층(Cu 10um)/제1 금속층(Ni 10um)/제2 금속층(Cu 20um)로 이루어지고, 제2 지지층(2)은 제1 금속층(Ni 15um)/제2 금속층(Cu 20um)/제1 금속층(Ni 10um)/제2 금속층(Cu 20um)/제1 금속층(Ni 15um)으로 이루어지며, 제3 지지층(3)은 제2 금속층(Cu 30um)/제1 금속층(Ni 30um)/제2 금속층(Cu 5um)으로 이루어진다.12, the second support layer 2 also has a first metal layer 5 and a second metal layer 6 alternately stacked, and the thickness of the first metal layer 5 is substantially the same from the top side It is possible to make the structure tend to be tendency toward the lower side or to be generally thick. For example, the first support layer may include a second metal layer (Cu 5um) / a first metal layer (Ni 5um) / a second metal layer (Cu 5um) / a first metal layer (Ni 5um) / a second metal layer The second support layer 2 is composed of a first metal layer (Ni 15 um) / a second metal layer (Cu 20 um) / a first metal layer (Ni 10 um) / a second metal layer (Cu 10 um) And the third support layer 3 is composed of a second metal layer (Cu 30um) / a first metal layer (Ni 30um) / a second metal layer (Cu 5um).

상기 예들에서 제1 지지층(1), 제2 지지층(2) 및 제3 지지층(3)의 구분은 절대적인 것이 아니다. 예를 들어, 제2 지지층의 두께를 더 작게 잡을 수 있다. In the above examples, the division of the first supporting layer 1, the second supporting layer 2 and the third supporting layer 3 is not absolute. For example, the thickness of the second support layer can be made smaller.

이와 같이 제1 금속층(5) 및 제2 금속층(6)의 두께를 설계하고, 베이스 기판(예: 스테인리스스틸 기판) 위에서 순차로 도금하여 지지 기판(9)을 형성한 후에 베이스 기판으로부터 지지 기판(9)을 외력에 의해 분리하여 지지 기판(9)을 제조할 수 있다.The thicknesses of the first metal layer 5 and the second metal layer 6 are designed in this way and sequentially plated on a base substrate (for example, a stainless steel substrate) to form a support substrate 9, 9 can be separated by an external force to manufacture the supporting substrate 9.

이와 같은 지지 기판(9)을 전술된 것과 같이, 복수의 반도체층(30, 40, 50)의 제2 반도체층(50) 측에 웨이퍼 본딩하고, 성장 기판(10)을 제거한 후, 전극(80)을 형성하고, 레이저 스크라이빙을 통해 개별 반도체 발광소자별로 분리하여 개별 반도체 발광소자가 제조된다.After the supporting substrate 9 is wafer-bonded to the second semiconductor layer 50 side of the plurality of semiconductor layers 30, 40 and 50 and the growth substrate 10 is removed as described above, ), And individual semiconductor light emitting devices are manufactured by separating individual semiconductor light emitting devices through laser scribing.

본 개시는 도 4에서 설명한 바와 같이 제2 지지층이 제1 지지층 및 제3 지지층보다 열팽창 계수가 작은 경우도 물론 포함한다. 예를 들어, 제1 지지층이 제1 금속층 및 제1 금속층보다 열팽창 계수가 큰 제2 금속층을 포함하며, 제2 지지층은 적어도 제1 금속층을 포함하고, 제3 지지층이 제1 금속층 및 제2 금속층을 포함한다. 제1 지지층 및 제3 지지층은 제2 지지층보다 제2 금속층을 더 두껍게 구비하여 제1 지지층보다 열팽창 계수가 더 크게 할 수 있다. 지지 기판의 중심선을 기준으로 상측의 복수의 반도체층, 제1 금속층 및 제2 금속층을 합한 상부 열팽창과 하측의 제1 금속층 및 제2 금속층을 합한 하부 열팽창이 대응되도록 제1 지지층 및 제3 지지층에서 제1 금속층 및 제2 금속층의 두께를 설계한다.The present disclosure also includes the case where the second support layer has a smaller coefficient of thermal expansion than the first support layer and the third support layer as described in Fig. For example, the first support layer may include a first metal layer and a second metal layer having a thermal expansion coefficient higher than that of the first metal layer, the second support layer may include at least a first metal layer, and the third support layer may include a first metal layer and a second metal layer . The first support layer and the third support layer may have a greater thickness of the second metal layer than the second support layer and have a larger thermal expansion coefficient than the first support layer. A first supporting layer and a third supporting layer are stacked such that the upper thermal expansion of the upper semiconductor layer, the first metal layer, and the second metal layer together with the lower thermal expansion corresponding to the lower first metal layer and the second metal layer, The thicknesses of the first metal layer and the second metal layer are designed.

예를 들어, 제1 금속층은 CuGraphite, Mo, MoCu, WCu, Kovar 등이 가능하고, 제2 금속층은 제1 금속층보다 열팽창 계수가 큰 물질로서 전해 도금의 경우 Cu, Ni 등이 가능하고, 무전해 도금의 경우 Cu, Ni, Au 등이 가능하다. 예를 들어, 제1 금속층이 Mo이고 제2 금속층이 Cu인 경우 가장 단순하게는 도 4에서 설명한 바와 같이 제1 지지층/제2 지지층/제3 지지층이 Cu/Mo/Cu 구조로 구성될 수 있다. 이와 다르게, 제1 지지층, 제2 지지층 및 제3 지지층은 Cu/Mo가 일회 또는 복수회 반복 적층된 구조를 가질 수 있다.For example, the first metal layer may be made of CuGraphite, Mo, MoCu, WCu, Kovar, and the second metal layer may have a coefficient of thermal expansion larger than that of the first metal layer. In the case of electroplating, Cu, Ni, In case of plating, Cu, Ni, Au and the like are possible. For example, when the first metal layer is Mo and the second metal layer is Cu, the first support layer / the second support layer / the third support layer may be composed of a Cu / Mo / Cu structure as shown in FIG. 4 . Alternatively, the first support layer, the second support layer, and the third support layer may have a structure in which Cu / Mo is repeatedly deposited once or several times.

복수의 반도체층이 GaN인 경우 Cu보다 열팽창 계수는 작지만 Mo보다는 열팽창 계수가 크다. 제1 지지층 및 제3 지지층의 열팽창 계수가 제2 지지층보다 크기 위해서는 제1 지지층 및 제3 지지층이 각각 제2 지지층보다 더 두껍게 Cu층을 구비한다. 따라서 대체로 제1 지지층의 열팽창 계수는 GaN의 열팽창 계수보다 크게 될 것이다. 복수의 반도체층의 열팽창까지 고려한다면, 복수의 반도체층은 열팽창 계수가 작은 쪽으로 기여하기 때문에 제1 지지층의 전체 Cu층의 두께가 제3 지지층의 전체 Cu층의 두께보다 약간 큰 것이 상부 열팽창과 하부 열팽창의 대응을 위해 더 좋을 것이다. 마찬가지 관점에서 제1 지지층의 전체 Mo층의 두께가 제3 지지층의 전체 Mo층의 두께보다 약간 작은 것이 상부 열팽창과 하부 열팽창의 대응을 위해 더 좋을 수 있다. 이와 같은 두께 비의 설계는 제1 금속층과 제2 금속층의 재질이 변경됨에 따라 달라질 것이다.When the plurality of semiconductor layers is made of GaN, the thermal expansion coefficient is smaller than that of Cu, but the thermal expansion coefficient is larger than that of Mo. The first support layer and the third support layer each have a Cu layer that is thicker than the second support layer so that the thermal expansion coefficient of the first support layer and the third support layer is larger than that of the second support layer. Therefore, the thermal expansion coefficient of the first support layer will generally be larger than the thermal expansion coefficient of GaN. Considering the thermal expansion of the plurality of semiconductor layers, since the plurality of semiconductor layers contribute to a smaller thermal expansion coefficient, the thickness of the entire Cu layer of the first supporting layer is slightly larger than the thickness of the entire Cu layer of the third supporting layer, It would be better for the thermal expansion counterpart. From the same viewpoint, the thickness of the entire Mo layer of the first support layer is slightly smaller than the thickness of the entire Mo layer of the third support layer, which may be better for the correspondence of the upper thermal expansion and the lower thermal expansion. The design of such a thickness ratio will vary depending on the material of the first metal layer and the second metal layer.

도 13은 본 개시에 따른 반도체 광소자 웨이퍼와 비교예를 나타내는 도면으로서, 비교예(a)의 경우에, 성장 기판의 제거 후 웨이퍼의 휨이 심하다는 것을 알 수 있으며, 반면 본 개시에 따른 반도체 발광소자 웨이퍼(b)의 경우에 휨이 거의 발생하지 않았음을 알 수 있다. 여기서, 성장 기판으로 6인치 사파이어 기판이 사용되었으며, 지지 기판(9)으로 도 7에 예시된 지지 기판이 사용되었다.FIG. 13 shows a comparative example of the semiconductor optical device wafer according to the present disclosure. In the case of the comparative example (a), it can be seen that the warping of the wafer is severe after the removal of the growth substrate. On the other hand, It can be seen that bending hardly occurs in the case of the light-emitting device wafer (b). Here, a 6-inch sapphire substrate was used as the growth substrate, and the support substrate illustrated in FIG. 7 was used as the support substrate 9.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되는 활성층을 구비하며 성장 기판에 형성되는 복수의 반도체층; 성장 기판을 제거할 때 복수의 반도체층을 지지 및 휨을 억제하도록 복수의 반도체층에 일체화되는 지지 기판;으로서, 복수의 반도체층을 기준으로 성장 기판의 반대 측에서 복수의 반도체층과 일체화되는 제1 지지층과, 제1 지지층 아래에서 제1 지지층과 일체화되며 열팽창 계수가 제1 지지층과 다른 제2 지지층과, 제2 지지층 아래에서 제2 지지층과 일체화되며 열팽창 계수가 제1 지지층과 같은 방향으로 제2 지지층과 다른 제3 지지층을 구비하는 지지 기판;을 포함하며, 지지 기판의 중심선을 기준으로 지지 기판의 상부(upper portion of the supporting substrate) 및 복수의 반도체층을 합한 상부 열팽창과, 중심선을 기준으로 지지 기판의 하부(lower portion of the supporting substrate)의 하부 열팽창이 서로 대응하여 휨(bowing)이 억제되는 것을 특징으로 하는 반도체 광소자.(1) A semiconductor device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; and an active layer interposed between the first and second semiconductor layers, A plurality of semiconductor layers; A plurality of semiconductor layers which are integrated with a plurality of semiconductor layers on the opposite side of the growth substrate with respect to the plurality of semiconductor layers, the plurality of semiconductor layers being integrated into a plurality of semiconductor layers so as to suppress and support a plurality of semiconductor layers when the growth substrate is removed, A second support layer which is integrated with the first support layer below the first support layer and has a thermal expansion coefficient different from that of the first support layer and a second support layer which is integrated with the second support layer below the second support layer, And a third support layer which is different from the support layer, wherein the upper thermal expansion of the upper portion of the supporting substrate and the plurality of semiconductor layers based on the center line of the support substrate, Characterized in that the lower thermal expansion of the lower portion of the supporting substrate corresponds to each other so that bowing is suppressed. Here.

(2) 제2 지지층의 열팽창 계수는 제1 지지층 및 제3 지지층의 열팽창 계수보다 큰 것을 특징으로 하는 반도체 광소자.(2) The thermal expansion coefficient of the second support layer is larger than the thermal expansion coefficient of the first support layer and the third support layer.

(3) 제2 지지층의 열팽창 계수는 제1 지지층 및 제3 지지층의 열팽창 계수보다 작은 것을 특징으로 하는 반도체 광소자.(3) The thermal expansion coefficient of the second support layer is smaller than the thermal expansion coefficient of the first support layer and the third support layer.

(4) 중심선은 제2 지지층을 지나며, 제1 지지층/제2 지지층/제3 지지층은 Ni/Cu/Ni인 것을 특징으로 하는 반도체 광소자.(4) the centerline passes through the second support layer, and the first support layer / the second support layer / the third support layer is Ni / Cu / Ni.

(5) 중심선은 제2 지지층을 지나며, 제1 지지층/제2 지지층/제3 지지층은 Cu/Mo/Cu인 것을 특징으로 하는 반도체 광소자.(5) the centerline passes through the second support layer, and the first support layer / the second support layer / the third support layer is Cu / Mo / Cu.

(6) 제1 지지층 및 제3 지지층은 각각 제1 금속층 및 제2 금속층을 포함하며, 제2 지지층은 적어도 제2 금속층을 포함하는 것을 특징으로 하는 반도체 광소자.(6) The semiconductor optical device according to any one of (1) to (3), wherein the first supporting layer and the third supporting layer comprise a first metal layer and a second metal layer, respectively, and the second supporting layer comprises at least a second metal layer.

(7) 중심선은 제2 지지층을 지나며, 제2 금속층의 열팽창 계수가 제1 금속층의 열팽창 계수보다 크고, 제3 지지층의 제1 금속층 전체 두께는 제1 지지층의 제1 금속층 전체 두께보다 두꺼운 것을 특징으로 하는 반도체 광소자.(7) the center line passes through the second support layer, the thermal expansion coefficient of the second metal layer is larger than the thermal expansion coefficient of the first metal layer, and the total thickness of the first metal layer of the third support layer is thicker than the total thickness of the first metal layer of the first support layer .

(8) 중심선을 제2 지지층을 지나며, 제2 금속층의 열팽창 계수가 제1 금속층의 열팽창 계수보다 작고, 제1 지지층의 제1 금속층 전체 두께는 제3 지지층의 제1 금속층 전체 두께보다 두꺼운 것을 특징으로 하는 반도체 광소자.(8) the center line passes through the second support layer, the thermal expansion coefficient of the second metal layer is smaller than the thermal expansion coefficient of the first metal layer, and the total thickness of the first metal layer of the first support layer is thicker than the total thickness of the first metal layer of the third support layer .

(9) 복수의 반도체층은 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어지며, 제1 금속층은 Ni이고, 제2 금속층은 Cu인 것을 특징으로 하는 반도체 광소자.(9) The plurality of semiconductor layers are made of a compound of Al (x) Ga (y) In (1-xy) N (0? X? 1, 0? Y? 1, 0? X + y? 1) , The first metal layer is Ni, and the second metal layer is Cu.

본 개시는 복수의 반도체층이 3족 질화물 반도체에 한정되는 것이 아니다.In the present disclosure, the plurality of semiconductor layers are not limited to the Group III nitride semiconductor.

(10) 복수의 반도체층은 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어지며, 제1 금속층은 Cu이고, 제2 금속층은 Mo인 것을 특징으로 하는 반도체 광소자.(10) The plurality of semiconductor layers are made of a compound of Al (x) Ga (y) In (1-xy) N (0 x 1, 0 y 1, 0 x + y 1) , The first metal layer is Cu, and the second metal layer is Mo.

(11) 제1 지지층 및 제3 지지층은 각각 복수회 적층된 Ni/Cu를 포함하며, 제3 지지층의 전체 Ni은 제1 지지층은 전체 Ni보다 두꺼운 것을 특징으로 하는 반도체 광소자.(11) The semiconductor optical device according to (11), wherein each of the first supporting layer and the third supporting layer includes Ni / Cu laminated a plurality of times, and the entire Ni of the third supporting layer is thicker than the entire Ni.

(12) 제1 지지층 및 제3 지지층은 각각 복수회 적층된 Cu/Mo를 포함하며, 제1 지지층의 전체 Cu는 제3 지지층은 전체 Cu보다 두꺼운 것을 특징으로 하는 반도체 광소자.(12) The semiconductor optical device according to (12), wherein the first supporting layer and the third supporting layer each comprise Cu / Mo laminated a plurality of times, and the entire Cu of the first supporting layer is thicker than the entire Cu.

(13) 제1 지지층 및 제3 지지층은 각각 제1 층 및 제1 층과 열팽창 계수가 다른 제2 층을 포함하며, 제2 지지층은 적어도 제2 층을 포함하고, 제1 층 및 제2 층은 각각 Ni, Cu, Ag, Au, Ti, Cr, W, Pt, Ge, Si, AlN, SiC, Al, CuW, CuMo, ZnO, Au80Sn20, Mo, Ta, In으로 이루어진 군 중 선택된 하나로 이루어진 것을 특징으로 하는 반도체 광소자.(13) the first support layer and the third support layer each include a first layer and a second layer having a different thermal expansion coefficient from the first layer, the second support layer includes at least a second layer, and the first layer and the second layer Is selected from the group consisting of Ni, Cu, Ag, Au, Ti, Cr, W, Pt, Ge, Si, AlN, SiC, Al, CuW, CuMo, ZnO, Au80Sn20, Mo, .

(14) 개별 반도체 광소자로의 분리를 쉽게 하기 위해 제3 지지층으로부터 제2 지지층을 향하여 분리용 홈이 형성된 것을 특징으로 하는 반도체 광소자.(14) A semiconductor optical device according to any one of the preceding claims, wherein a separation groove is formed from the third support layer toward the second support layer to facilitate separation into an individual semiconductor optical device.

(15) 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되는 활성층을 구비하며 성장 기판에 형성되는 복수의 반도체층을 준비하는 단계; 복수의 반도체층으로부터 성장 기판을 제거할 때 복수의 반도체층을 지지 및 휨을 억제하도록 사용되는 지지 기판을 복수의 반도체층에 일체화하는 단계;로서, 복수의 반도체층을 기준으로 성장 기판의 반대 측에서 복수의 반도체층과 일체화되는 제1 지지층과, 제1 지지층과 일체화되며 열팽창 계수가 제1 지지층과 다른 제2 지지층과, 제2 지지층과 일체화되며 열팽창 계수가 제1 지지층과 같은 방향으로 제2 지지층과 다른 제3 지지층을 구비하는 지지 기판을 복수의 반도체층에 일체화하는 단계; 그리고 성장 기판을 복수의 반도체층으로부터 분리하는 단계;를 포함하며, 지지 기판의 중심선을 기준으로 지지 기판의 상부(upper portion of the supporting substrate) 및 복수의 반도체층을 합한 상부 열팽창과, 중심선을 기준으로 지지 기판의 하부(lower portion of the supporting substrate)의 하부 열팽창이 서로 대응하여 휨(bowing)이 억제되는 것을 특징으로 하는 반도체 광소자의 제조 방법.(15) A semiconductor device comprising: a first semiconductor layer having a first conductivity; a second semiconductor layer having a second conductivity different from the first conductivity; and an active layer interposed between the first and second semiconductor layers, Preparing a plurality of semiconductor layers to be formed; Integrating a plurality of semiconductor layers with a supporting substrate used for suppressing support and warping of a plurality of semiconductor layers when removing a growth substrate from a plurality of semiconductor layers, A second support layer which is integrated with the first support layer and has a thermal expansion coefficient different from that of the first support layer, and a second support layer which is integrated with the second support layer and has a thermal expansion coefficient in the same direction as the first support layer, Integrating a supporting substrate having a third supporting layer different from the first supporting layer into a plurality of semiconductor layers; And separating the growth substrate from the plurality of semiconductor layers, wherein the upper thermal expansion of the upper portion of the supporting substrate and the plurality of semiconductor layers based on the center line of the supporting substrate, Wherein lower thermal expansion of a lower portion of the supporting substrate corresponds to each other to prevent bowing of the semiconductor substrate.

(16) 지지 기판을 복수의 반도체층에 일체화하는 단계 전에 지지 기판을 준비하는 단계;를 포함하며, 지지 기판을 준비하는 단계는: 베이스 기판 위에 열팽창 계수가 다른 제1 금속층 및 제2 금속층을 도금에 의해 교대로 형성하여 제1 지지층, 제2 지지층 및 제3 지지층을 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.(16) preparing a support substrate before the step of integrating the support substrate into the plurality of semiconductor layers, wherein the step of preparing the support substrate comprises: plating the first and second metal layers having different thermal expansion coefficients on the base substrate And forming a first support layer, a second support layer, and a third support layer by alternately forming the first support layer, the second support layer, and the third support layer.

(17) 제1 지지층 및 제3 지지층은 각각 복수회 Ni/Cu을 도금하여 형성되며, 제2 지지층은 적어도 제1 지지층 위에 Cu를 도금하여 형성되며, 제3 지지층의 전체 Ni은 제1 지지층의 전체 Ni 두께보다 두껍게 형성되는 것을 특징으로 하는 반도체 광소자의 제조 방법.(17) The first support layer and the third support layer are each formed by plating Ni / Cu a plurality of times, the second support layer is formed by plating Cu on at least the first support layer, and the entire Ni of the third support layer is formed by plating And is formed thicker than the entire Ni thickness.

(18) 제1 지지층 및 제3 지지층은 각각 복수회 Cu/Mo를 도금하여 형성되며, 제2 지지층은 적어도 제1 지지층 위에 Mo를 도금하여 형성되며, 제1 지지층의 전체 Cu는 제3 지지층의 전체 Cu 두께보다 두껍게 형성되는 것을 특징으로 하는 반도체 광소자의 제조 방법.(18) The first support layer and the third support layer are each formed by plating Cu / Mo a plurality of times, the second support layer is formed by plating Mo on at least the first support layer, and the entire Cu of the first support layer is formed by plating Is formed thicker than the entire Cu thickness.

(19) 지지 기판을 준비하는 단계는: 개별 반도체 광소자로의 분리를 쉽게 하기 위해 제3 지지층으로부터 제2 지지층까지 분리용 홈의 형성을 위해, 제1 지지층 위에 절연 물질로 분리용 홈에 대응하는 절연 패턴을 형성하는 과정; 그리고 제3 지지층의 형성 이후, 절연 패턴을 제거하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.(19) The step of preparing the supporting substrate includes: a step of forming a separation groove from the third supporting layer to the second supporting layer in order to facilitate separation into the individual semiconductor optical element, A process of forming an insulation pattern; And removing the insulating pattern after formation of the third support layer.

(20) 베이스 기판은 스테인리스 기판이며, 지지 기판을 준비하는 단계는: 일체화된 제1 지지층, 제2 지지층 및 제3 지지층을 외력에 의해 베이스 기판으로부터 분리하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.(20) The base substrate is a stainless steel substrate, and the step of preparing the supporting substrate comprises: separating the integrated first supporting layer, the second supporting layer and the third supporting layer from the base substrate by an external force. A method of manufacturing an optical device.

본 개시에 따른 하나의 반도체 발광소자 및 이의 제조 방법에 의하면, 성장 기판 제거 후 복수의 반도체층의 휨(bowing)을 줄일 수 있게 된다.According to one semiconductor light emitting device and a manufacturing method thereof according to the present disclosure, it is possible to reduce bowing of a plurality of semiconductor layers after removing a growth substrate.

본 개시에 따른 또 다른 하나의 반도체 광소자 및 이의 제조 방법에 의하면, 열팽창에 의한 휨 스트레스 감소된 반도체 광소자로서 양호한 열방출 효율을 가지며, 저가의 금속 기판을 지지 기판으로 가지며, 제작 공정이 감소된 반도체 광소자가 제공된다.According to another semiconductor optical device according to the present disclosure and a method of manufacturing the same, a semiconductor optical device having reduced bending stress due to thermal expansion has a good heat emission efficiency, a low-cost metal substrate as a support substrate, Is provided.

본 개시에 따른 다른 하나의 반도체 광소자 및 이의 제조 방법에 의하면, 지지 기판을 복수의 반도체층에 본딩한 이후에, 지지 기판 중 어떤 층을 레이저 리프트오프나 열을 가해 제거하는 추가의 공정이 불필요하게 된다.According to another semiconductor optical device and a manufacturing method thereof according to the present disclosure, there is no need for an additional step of removing any layer of the supporting substrate by laser lift-off or heat after bonding the supporting substrate to the plurality of semiconductor layers .

본 개시에 따른 또 다른 하나의 반도체 발광소자 및 이의 제조 방법에 의하면, 지지 기판의 일부의 연마가 불필요하게 된다.According to another semiconductor light emitting device and a manufacturing method thereof according to the present disclosure, the polishing of a part of the supporting substrate becomes unnecessary.

100: 성장 기판, 300: 제1 반도체층, 400: 활성층, 500: 제2 반도체층
1: 제1 지지층, 2: 제2 지지층, 3: 제3 지지층, 4: 본딩층
5: 제1 금속층, 6: 제2 금속층, 7: 분리용 홈, 9: 지지 기판100: growth substrate, 300: first semiconductor layer, 400: active layer, 500: second semiconductor layer
1: first support layer, 2: second support layer, 3: third support layer, 4: bonding layer
5: first metal layer, 6: second metal layer, 7: separation groove, 9: support substrate

Claims (20)

제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되는 활성층을 구비하며 성장 기판에 형성되는 복수의 반도체층; 그리고
성장 기판을 제거할 때 복수의 반도체층을 지지 및 휨을 억제하도록 복수의 반도체층에 일체화되는 지지 기판;으로서, 복수의 반도체층을 기준으로 성장 기판의 반대 측에서 복수의 반도체층과 일체화되는 제1 지지층과, 제1 지지층 아래에서 제1 지지층과 일체화되며 열팽창 계수가 제1 지지층과 다른 제2 지지층과, 제2 지지층 아래에서 제2 지지층과 일체화되며 열팽창 계수가 제1 지지층과 같은 방향으로 제2 지지층과 다른 제3 지지층을 구비하는 지지 기판;을 포함하며,
지지 기판의 중심선을 기준으로 지지 기판의 상부(upper portion of the supporting substrate) 및 복수의 반도체층을 합한 상부 열팽창과, 중심선을 기준으로 지지 기판의 하부(lower portion of the supporting substrate)의 하부 열팽창이 서로 대응하여 휨(bowing)이 억제되는 것을 특징으로 하는 반도체 광소자.A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and an active layer interposed between the first semiconductor layer and the second semiconductor layer, A semiconductor layer; And
A plurality of semiconductor layers which are integrated with a plurality of semiconductor layers on the opposite side of the growth substrate with respect to the plurality of semiconductor layers, the support substrate being integrated with the plurality of semiconductor layers so as to suppress the support and warpage of the plurality of semiconductor layers when the growth substrate is removed, A second support layer which is integrated with the first support layer below the first support layer and has a thermal expansion coefficient different from that of the first support layer and a second support layer which is integrated with the second support layer below the second support layer, A support substrate having a support layer and a third support layer different from the support layer,
The upper thermal expansion of the upper portion of the supporting substrate and the plurality of semiconductor layers based on the center line of the supporting substrate and the lower thermal expansion of the lower portion of the supporting substrate, Wherein the first and second semiconductor optical elements are arranged in parallel with each other. 청구항 1에 있어서,
제2 지지층의 열팽창 계수는 제1 지지층 및 제3 지지층의 열팽창 계수보다 큰 것을 특징으로 하는 반도체 광소자.The method according to claim 1,
And the thermal expansion coefficient of the second support layer is larger than the thermal expansion coefficient of the first support layer and the third support layer. 청구항 1에 있어서,
제2 지지층의 열팽창 계수는 제1 지지층 및 제3 지지층의 열팽창 계수보다 작은 것을 특징으로 하는 반도체 광소자.The method according to claim 1,
Wherein the thermal expansion coefficient of the second support layer is smaller than the thermal expansion coefficient of the first support layer and the third support layer. 청구항 2에 있어서,
중심선은 제2 지지층을 지나며,
제1 지지층/제2 지지층/제3 지지층은 Ni/Cu/Ni인 것을 특징으로 하는 반도체 광소자.The method of claim 2,
The center line passes through the second support layer,
Wherein the first supporting layer / the second supporting layer / the third supporting layer is Ni / Cu / Ni. 청구항 3에 있어서,
중심선은 제2 지지층을 지나며,
제1 지지층/제2 지지층/제3 지지층은 Cu/Mo/Cu인 것을 특징으로 하는 반도체 광소자.The method of claim 3,
The center line passes through the second support layer,
Wherein the first supporting layer / the second supporting layer / the third supporting layer are Cu / Mo / Cu. 청구항 1에 있어서,
제1 지지층 및 제3 지지층은 각각 제1 금속층 및 제2 금속층을 포함하며,
제2 지지층은 적어도 제2 금속층을 포함하는 것을 특징으로 하는 반도체 광소자.The method according to claim 1,
The first support layer and the third support layer each include a first metal layer and a second metal layer,
And the second support layer comprises at least a second metal layer. 청구항 6에 있어서,
중심선은 제2 지지층을 지나며,
제2 금속층의 열팽창 계수가 제1 금속층의 열팽창 계수보다 크고,
제3 지지층의 제1 금속층 전체 두께는 제1 지지층의 제1 금속층 전체 두께보다 두꺼운 것을 특징으로 하는 반도체 광소자.The method of claim 6,
The center line passes through the second support layer,
The thermal expansion coefficient of the second metal layer is larger than the thermal expansion coefficient of the first metal layer,
Wherein the total thickness of the first metal layer of the third support layer is thicker than the total thickness of the first metal layer of the first support layer. 청구항 6에 있어서,
중심선을 제2 지지층을 지나며,
제2 금속층의 열팽창 계수가 제1 금속층의 열팽창 계수보다 작고,
제1 지지층의 제1 금속층 전체 두께는 제3 지지층의 제1 금속층 전체 두께보다 두꺼운 것을 특징으로 하는 반도체 광소자.The method of claim 6,
Passing the center line through the second support layer,
The thermal expansion coefficient of the second metal layer is smaller than the thermal expansion coefficient of the first metal layer,
Wherein the total thickness of the first metal layer of the first support layer is thicker than the total thickness of the first metal layer of the third support layer. 청구항 6에 있어서,
복수의 반도체층은 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어지며,
제1 금속층은 Ni이고, 제2 금속층은 Cu인 것을 특징으로 하는 반도체 광소자.The method of claim 6,
The plurality of semiconductor layers are made of a compound of Al (x) Ga (y) In (1-xy) N (0? X? 1, 0? Y? 1, 0? X + y?
Wherein the first metal layer is Ni and the second metal layer is Cu. 청구항 6에 있어서,
복수의 반도체층은 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어지며,
제1 금속층은 Cu이고, 제2 금속층은 Mo인 것을 특징으로 하는 반도체 광소자.The method of claim 6,
The plurality of semiconductor layers are made of a compound of Al (x) Ga (y) In (1-xy) N (0? X? 1, 0? Y? 1, 0? X + y?
Wherein the first metal layer is Cu and the second metal layer is Mo. 청구항 9에 있어서,
제1 지지층 및 제3 지지층은 각각 복수회 적층된 Ni/Cu를 포함하며,
제3 지지층의 전체 Ni은 제1 지지층은 전체 Ni보다 두꺼운 것을 특징으로 하는 반도체 광소자.The method of claim 9,
The first support layer and the third support layer each include Ni / Cu laminated a plurality of times,
Wherein the total Ni of the third support layer is thicker than the entire Ni of the first support layer. 청구항 10에 있어서,
제1 지지층 및 제3 지지층은 각각 복수회 적층된 Cu/Mo를 포함하며,
제1 지지층의 전체 Cu는 제3 지지층은 전체 Cu보다 두꺼운 것을 특징으로 하는 반도체 광소자.The method of claim 10,
The first support layer and the third support layer each include Cu / Mo laminated a plurality of times,
Wherein the total Cu of the first supporting layer is thicker than the entire Cu of the third supporting layer. 청구항 1에 있어서,
제1 지지층 및 제3 지지층은 각각 제1 층 및 제1 층과 열팽창 계수가 다른 제2 층을 포함하며,
제2 지지층은 적어도 제2 층을 포함하고,
제1 층 및 제2 층은 각각 Ni, Cu, Ag, Au, Ti, Cr, W, Pt, Ge, Si, AlN, SiC, Al, CuW, CuMo, ZnO, Au80Sn20, Mo, Ta, In으로 이루어진 군 중 선택된 하나로 이루어진 것을 특징으로 하는 반도체 광소자.The method according to claim 1,
The first support layer and the third support layer each include a first layer and a second layer having a different thermal expansion coefficient from the first layer,
The second support layer comprises at least a second layer,
The first layer and the second layer are made of Ni, Cu, Ag, Au, Ti, Cr, W, Pt, Ge, Si, AlN, SiC, Al, CuW, CuMo, ZnO, Au80Sn20, The semiconductor optical device comprising: 청구항 1에 있어서,
개별 반도체 광소자로의 분리를 쉽게 하기 위해 제3 지지층으로부터 제2 지지층을 향하여 분리용 홈이 형성된 것을 특징으로 하는 반도체 광소자.The method according to claim 1,
Wherein a separation groove is formed from the third support layer toward the second support layer in order to facilitate separation into an individual semiconductor optical element. 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되는 활성층을 구비하며 성장 기판에 형성되는 복수의 반도체층을 준비하는 단계;
복수의 반도체층으로부터 성장 기판을 제거할 때 복수의 반도체층을 지지 및 휨을 억제하도록 사용되는 지지 기판을 복수의 반도체층에 일체화하는 단계;로서, 복수의 반도체층을 기준으로 성장 기판의 반대 측에서 복수의 반도체층과 일체화되는 제1 지지층과, 제1 지지층과 일체화되며 열팽창 계수가 제1 지지층과 다른 제2 지지층과, 제2 지지층과 일체화되며 열팽창 계수가 제1 지지층과 같은 방향으로 제2 지지층과 다른 제3 지지층을 구비하는 지지 기판을 복수의 반도체층에 일체화하는 단계; 그리고
성장 기판을 복수의 반도체층으로부터 분리하는 단계;를 포함하며,
지지 기판의 중심선을 기준으로 지지 기판의 상부(upper portion of the supporting substrate) 및 복수의 반도체층을 합한 상부 열팽창과, 중심선을 기준으로 지지 기판의 하부(lower portion of the supporting substrate)의 하부 열팽창이 서로 대응하여 휨(bowing)이 억제되는 것을 특징으로 하는 반도체 광소자의 제조 방법.A first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and an active layer interposed between the first semiconductor layer and the second semiconductor layer, Preparing a semiconductor layer;
Integrating a plurality of semiconductor layers with a supporting substrate used for suppressing support and warping of a plurality of semiconductor layers when removing a growth substrate from a plurality of semiconductor layers, A second support layer which is integrated with the first support layer and has a thermal expansion coefficient different from that of the first support layer, and a second support layer which is integrated with the second support layer and has a thermal expansion coefficient in the same direction as the first support layer, Integrating a supporting substrate having a third supporting layer different from the first supporting layer into a plurality of semiconductor layers; And
And separating the growth substrate from the plurality of semiconductor layers,
The upper thermal expansion of the upper portion of the supporting substrate and the plurality of semiconductor layers based on the center line of the supporting substrate and the lower thermal expansion of the lower portion of the supporting substrate, Wherein the first and second semiconductor light-emitting devices are formed on the semiconductor light-emitting device. 청구항 15에 있어서,
지지 기판을 복수의 반도체층에 일체화하는 단계 전에 지지 기판을 준비하는 단계;를 포함하며,
지지 기판을 준비하는 단계는:
베이스 기판 위에 열팽창 계수가 다른 제1 금속층 및 제2 금속층을 도금에 의해 교대로 형성하여 제1 지지층, 제2 지지층 및 제3 지지층을 형성하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.16. The method of claim 15,
Preparing a support substrate before integrating the support substrate into the plurality of semiconductor layers,
The step of preparing the support substrate comprises:
And forming a first support layer, a second support layer and a third support layer by alternately forming a first metal layer and a second metal layer having different thermal expansion coefficients on the base substrate by plating. . 청구항 16에 있어서,
제1 지지층 및 제3 지지층은 각각 복수회 Ni/Cu을 도금하여 형성되며,
제2 지지층은 적어도 제1 지지층 위에 Cu를 도금하여 형성되며,
제3 지지층의 전체 Ni은 제1 지지층의 전체 Ni 두께보다 두껍게 형성되는 것을 특징으로 하는 반도체 광소자의 제조 방법.18. The method of claim 16,
The first support layer and the third support layer are respectively formed by plating Ni / Cu a plurality of times,
The second support layer is formed by plating Cu on at least the first support layer,
Wherein the total Ni of the third support layer is thicker than the total Ni thickness of the first support layer. 청구항 16에 있어서,
제1 지지층 및 제3 지지층은 각각 복수회 Cu/Mo를 도금하여 형성되며,
제2 지지층은 적어도 제1 지지층 위에 Mo를 도금하여 형성되며,
제1 지지층의 전체 Cu는 제3 지지층의 전체 Cu 두께보다 두껍게 형성되는 것을 특징으로 하는 반도체 광소자의 제조 방법.18. The method of claim 16,
The first support layer and the third support layer are respectively formed by plating Cu / Mo a plurality of times,
The second support layer is formed by plating Mo on at least the first support layer,
Wherein the total Cu of the first support layer is thicker than the total thickness of the third support layer. 청구항 16에 있어서,
지지 기판을 준비하는 단계는:
개별 반도체 광소자로의 분리를 쉽게 하기 위해 제3 지지층으로부터 제2 지지층까지 분리용 홈의 형성을 위해, 제1 지지층 위에 절연 물질로 분리용 홈에 대응하는 절연 패턴을 형성하는 과정; 그리고
제3 지지층의 형성 이후, 절연 패턴을 제거하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.18. The method of claim 16,
The step of preparing the support substrate comprises:
Forming an insulating pattern corresponding to the dividing groove with an insulating material on the first supporting layer to form a separating groove from the third supporting layer to the second supporting layer so as to facilitate separation into the individual semiconductor optical device; And
And removing the insulating pattern after formation of the third support layer. 청구항 16에 있어서,
베이스 기판은 스테인리스 기판이며,
지지 기판을 준비하는 단계는:
일체화된 제1 지지층, 제2 지지층 및 제3 지지층을 외력에 의해 베이스 기판으로부터 분리하는 과정;을 포함하는 것을 특징으로 하는 반도체 광소자의 제조 방법.18. The method of claim 16,
The base substrate is a stainless steel substrate,
The step of preparing the support substrate comprises:
And separating the integrated first support layer, the second support layer, and the third support layer from the base substrate by an external force.
KR1020140017278A 2014-02-14 2014-02-14 Semiconductor optical device and method of manufacturing the same KR101574265B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140017278A KR101574265B1 (en) 2014-02-14 2014-02-14 Semiconductor optical device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140017278A KR101574265B1 (en) 2014-02-14 2014-02-14 Semiconductor optical device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20150096168A true KR20150096168A (en) 2015-08-24
KR101574265B1 KR101574265B1 (en) 2015-12-04

Family

ID=54058737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140017278A KR101574265B1 (en) 2014-02-14 2014-02-14 Semiconductor optical device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101574265B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210157986A (en) * 2020-06-23 2021-12-30 주식회사 아모센스 Hybrid base plate and manufacturing method thereof

Also Published As

Publication number Publication date
KR101574265B1 (en) 2015-12-04

Similar Documents

Publication Publication Date Title
KR101891257B1 (en) Light Emitting Device and Manufacturing Method thereof
KR100691363B1 (en) Method for manufacturing vertical structure light emitting diode
JP6062429B2 (en) Method for bonding a semiconductor device to a support substrate
US8236584B1 (en) Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
TWI520387B (en) Vertical structured semiconductor light emitting device and its manufacturing method
JP2012074665A (en) Light-emitting diode
JP2011243956A (en) High-efficiency light emitting diode and method for manufacturing same
JP6410870B2 (en) Light emitting diode
CN107887373B (en) High voltage solid state transducers and solid state transducer arrays with electrical cross-connects, and related systems and methods
JP6193254B2 (en) Semiconductor light emitting device having a thick metal layer
US20160035939A1 (en) Semiconductor light emitting element, light emitting device, and method for manufacturing semiconductor light emitting element
CN100403562C (en) Semiconductor chip or component (including high brightness LED) with vertical structure
KR100872276B1 (en) Vertical nitride semiconductor light emitting device and manufacturing method of the same
KR20100109169A (en) Fabrication method of light emitting diode and the light emitting diode fabricated by the method
JP6100794B2 (en) Semiconductor light emitting device having a thick metal layer
TW201547053A (en) Method of forming a light-emitting device
KR101722630B1 (en) Light Emitting device
KR101574265B1 (en) Semiconductor optical device and method of manufacturing the same
KR20070008759A (en) Method for manufacturing vertical structure light emitting diode
KR20120005298A (en) Light emitting device and fabrication method thereof
KR20140058020A (en) Light emitting device and method of fabricating light emitting device
KR101573881B1 (en) Supporting substrate for semiconductor optical device and method of manufacturing the same
TW201318236A (en) GaN LEDs with improved area and method for making the same
KR101004858B1 (en) Compound semiconductor light emitting device and method for manufacturing the same
KR101521574B1 (en) Method of manufacturing semiconductor light emitting device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 4