KR20150093627A - 칩 패키지 커넥터 조립체 - Google Patents

칩 패키지 커넥터 조립체 Download PDF

Info

Publication number
KR20150093627A
KR20150093627A KR1020150099129A KR20150099129A KR20150093627A KR 20150093627 A KR20150093627 A KR 20150093627A KR 1020150099129 A KR1020150099129 A KR 1020150099129A KR 20150099129 A KR20150099129 A KR 20150099129A KR 20150093627 A KR20150093627 A KR 20150093627A
Authority
KR
South Korea
Prior art keywords
chip package
contacts
interposer
connector
circuit board
Prior art date
Application number
KR1020150099129A
Other languages
English (en)
Inventor
라자세카란 스와미나탄
도널드 티 트란
브랜트 에스 스톤
람 비스와나스
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150093627A publication Critical patent/KR20150093627A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H01L2021/60—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/62—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures connecting to rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10356—Cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 명세서의 개시내용은 일반적으로, 복수의 회로 보드 접촉부를 포함하는 회로 보드에 전기적으로 연결되도록 배열되는 칩 패키지 조립체와 관련한다. 칩 패키지 조립체는 제 1 측부 및 제 2 측부를 통화하는 칩 패키지를 포함할 수 있고, 제 2 측부는 복수의 회로 보드 접촉부 전기적으로 연결되도록 배열되는 제 1 복수의 접촉부와 커넥터 조립체를 통해 원격 장치에 전기적으로 연결되도록 배열되는 제 2 복수의 접촉부를 포함한다.

Description

칩 패키지 커넥터 조립체{CHIP PACKAGE CONNECTOR ASSEMBLY}
본 명세서의 개시내용은 일반적으로 칩 패키지용 커넥터 조립체에 관한 것이다.
전자 칩 패키지는 패키지 내에 수용되는 다이와, 패키지 외부의 전자 장치 사이에서 정보를 송신 및 수신하기 위한 다양한 모드를 오래전부터 이용하고 있다. 전기적 인터커넥트는 다이 내외로 전자 신호를 송신 및 수신하는데 이용될 수 있는 다양한 통신 구성요소와 다이 사이에서 패키지 내의 전기 연결을 제공한다. 이러한 한가지 통신 구성요소는 마더보드 또는 다른 회로 보드를 통해 패키지와 다른 전자 장치 사이의 물리적 전기 연결을 생성하도록 구성되는, 기존이 소켓-연결 솔더 범프이다. 다른 이러한 통신 구성요소는 마더보드와 관련없이 외부 전자 장치와 다이 사이에서 통신하게 하는 케이블 커넥터이다.
본 발명은 복수의 회로 보드 접촉부를 포함하는 회로 보드에 전기적으로 연결되도록 배열되는 칩 패키지 조립체를 제공하는데 그 목적이 있다.
다음의 설명 및 도면은 구체적 실시예들을 충분하게 예시하여 당 업자가 이러한 실시예들을 실시할 수 있게 한다. 다른 실시예는 구조적, 논리적, 전기적 프로세스 및 다른 변화를 포함할 수 있다. 소정의 실시예의 일부분 및 특징이 다른 실시예의 일부분 및 특징에 포함되거나 이를 대체할 수 있다. 청구항에서 제시되는 실시예는 청구항의 모든 가용한 동등물을 포괄한다.
기존에, 칩 패키지는 온도 관리를 위한 히트 싱크 및 회로 보드에 대한 연결을 돕기 위해 소켓과 같은, 추가 부품을 포함하거나 이와 연관될 수 있다. 솔더-범프-기반 통신이 이러한 추가 부품에 의해 본질적으로 영향받지 않을 수 있지만, 케이블-기반 통신은 이러한 추가 부품에 의해 방해받을 수 있다. 추가적으로, 회로 보드 자체의 존재로 인해, 칩 패키지 하측부 상의 케이블 연결 이용이, 칩 패키지와 케이블 사이의 기존의 커넥터 및 커넥터 조립체가 주어졌을 때 실용적이지 않거나 불가능할 수 있다. 결과적으로, 칩 패키지는 하측부 케이블 연결을 포함하지 못할 수 있다.
더욱이, 회로 보드를 통한 통신은 케이블 연결에 비해 통신 인터페이스에 대해 비교적 소형 크기의 요건을 제공할 수 있다. 회로 보드-기반 통신은 기존의 케이블 통신보다 전기 연결용 물리적 인터페이스를 제공하기 위해 칩 패키지 상의 공간의 절반 또는 그 이하를 이용할 수 있다. 그러나, 회로 보드 상의 칩 패키지의 소정의 이용은, 회로 보드를 상대적으로 번잡하게 하여, 회로 보드 내에 추가적인 전자 통신선의 배치 가능성을 제한한다. 추가적으로, 회로 보드의 전자 통신선은 동축 케이블과 같이, 소정의 케이블 통신선에 비해 비교적 느릴 수 있다.
그러나, 동축 케이블과 같은 케이블 통신선이 데이터 속도의 장점을 제공하고 회로 보드의 번잡함을 피하지만, 동축 케이블을 포함한 소정의 케이블은 비교적 두껍기도 하다. 통신 요소 및 절연 모두를 팩터로 하면서, 인접 케이블 사이의 피치는 케이블이 연결될 수 있는 칩 패키지 상의 커넥터의 최소 피치보다 2배 이상 클 수 있다. 다시 말해서, 칩 패키지 상의 커넥터들이 소정의 최소 피치를 허용하는 제조 기술로 설계될 수 있지만, 동시대 케이블의 특성으로 인해, 칩 패키지 상의 커넥터들이, 케이블과의 연결을 위해 충분한 공간을 제공하기 위해, 반드시 최소 피치보다 큰 피치로 이격된다.
칩 패키지 상의 하측부 케이블 연결이 가능하고, 칩 패키지 상의 로우-피치 커넥터와 비교적 하이-게이지 케이블 모두를 이용할 수 있는, 칩 패키지 및 커넥터 조립체가 개발되었다. 하측부 케이블 연결은 여기서 세부적으로 설명되는 커넥터 조립체 및 임의의 적절한 추가적 커넥터 조립체와 함께 이용될 수 있다. 여기서 개시되는 커넥터 조립체는 칩 패키지 상에 제 1 피치와, 케이블 측에 이보다 더 큰 제 2 피치를 가능하게 하는 피치 변환을 이용한다. 커넥터 조립체는 복수의 로우(rows)로부터 단일 로우로 변환되는 커넥터를 포함할 수 있고, 90도 지향성 변환을 제공할 수 있다.
.
도 1은 칩 패키지 조립체의 측면도이다.
도 2는 칩 패키지 조립체의 측면도이다.
도 3a 및 도 3b는 커넥터 조립체의 예의 도면이다.
도 4는 기계적 및 전기적으로 분리된 제 1 커넥터 쌍을 갖는 커넥터 조립체의 측면도이다.
도 5는 인터포저(interposer)의 평면도이다.
도 6a 및 도 6b는 칩 패키지의 단순화된 단면 이미지이다.
도 7은 패키지 제조용 순서도이다.
도 8은 적어도 하나의 패키지를 통합하는 전자 장치의 블록도이다.
도 1은 칩 패키지 조립체(100)의 측면도이다. 칩 패키지 조립체(100)는 마더보드와 같은 회로 보드(106)에 기계적 및 전기적으로 연결되는, 칩 패키지(102)와 소켓(104)을 포함한다. 소켓(104)은 칩 패키지(102)를 통상적으로 기계적으로 고정시킬 수 있다. 칩 패키지(102)는 랜드 그리드 어레이(LGA) 소켓(104)과 인터페이스를 이룰 수 있는 소켓 접촉부(108)를 포함한다. 소켓(104)은 솔더 볼과 같은 회로 보드 접촉부(110)를 갖고, 둘 모두는 회로 보드(106)에 대해 소켓(104)을 기계적으로 고정시킬 수 있고, 칩 패키지(102), 회로 보드(106), 및 회로 보드(106)에 연결되는 전자 구성요소 사이에 전기적 인터페이스를 제공한다. 칩 패키지 조립체(100)는 선택적으로, 소켓(108)을 포함하지 않으며, 이러한 경우에 칩 패키지(102)가 회로 보드(104)에 직접 연결된다. 칩 패키지 조립체(100)는 통합형 히트 스프레더(114) 및 히트 싱크(116)와 같은, 열 관리 부품(112)을 더 포함한다.
칩 패키지(102)는 상측부(118) 및 하측부(112)를 갖는다. 하측부(120)는 소켓 접촉부(108)를 포함하는, 회로 보드(106)와 면하는 주 표면으로 규정된다. 상측부(118)는 하측부(120)에 대향된 주 표면이다. 다양한 예에서, 칩 패키지(102)의 집적 회로 구성요소는 기존의 플랩 칩 구조의 하측부(120) 상에, 또는 이에 근접하여, 놓일 수 있다.
커넥터 조립체(122)는 칩 패키지(102)와 케이블(124) 사이에 전기적 및 기계적 인터페이스를 제공한다. 케이블(124)은 회로 보드(104) 상의 개별 구성요소에, 또는, 회로 보드(104)에 직접 연결되지 않는 장치와 같은 부품 및 칩 패키지(120) 사이에서, 직접 연결과 같은 전기 통신 인터페이스를 제공할 수 있다. 케이블(124)은 회로 보드(104)의 범위 바깥에서 통신을 적어도 부분적으로 제공할 수 있다. 케이블(124)은 칩 패키지(102)와 전기 구성요소 사이의 전기적 통신을 제공하도록 구성되는 전기 전도선인 것으로 제조된다. 커넥터 조립체(122)는 여기서 세부적으로 설명된다. 그러나, 여기서의 개시내용과 일관되도록 대안의 커넥터 조립체가 또한 사용될 수 있다.
대안의 커넥터 조립체의 한 예는 제 1 로우를 형성하도록, 서로에 대해 고정된 제 1 전도 부재를 갖는다. 커넥터 조립체는 서로에 대해 고정된 제 2 전도 부재를 추가로 가지며, 제 2 전도 부재의 제 1 서브세트는 제 2 로우를 형성하고, 제 2 전도 부재의 제 2 서브세트는 제 3 로우를 형성하며, 제 2 및 제 3 로우는 서로에 대해 평행하게 오프셋되어 있고, 제 2 및 제 3 로우는 제 1 로우에 직교한다. 제 1 및 제 2 전도 부재의 개별 전도 부재들은 접촉부 중 대응하는 접촉부에 제 1 단부에서 연결되도록 배열될 수 있다. 제 1 전도 부재 중 전도 부재들은 제 1 및 제 2 전도 부재 각각의 제 2 단부에 근접한 제 2 전도 부재의 대응하는 개별 부재에 연결되도록 배열될 수 있다.
대안의 커넥터 조립체의 다른 예는 제 1 로우를 형성하는 제 1 전도 부재를 갖는다. 제 2 전도 부재는 제 2 로우를 형성하는 제 1 서브세트와, 제 3 로우를 형성하는 제 2 서브세트를 포함하며, 제 2 및 제 3 로우는 서로에 대해 평행하게 오프셋된다. 제 1 및 제 2 전도 부재의 개별 전도 부재들은 대응하는 접촉부에 제 1 단부에서 연결되도록 배열된다. 제 1 및 제 2 서브세트 중 적어도 하나는 제 2 전도 부재의 제 2 단부에서 제 2 전도 부재의 공통 로우를 형성하도록 수직 변위를 가질 수 있다. 제 1 전도 부재의 개별 전도 부재는 제 1 전도 부재의 제 2 단부에 인접한 위치에서 제 2 전도 부재의 대응하는 전도 부재의 제 2 단부에 연결되도록 배열될 수 있다.
도시되는 바와 같이, 커넥터 조립체(122)는 칩 패키지(102)의 하측부(120)에 연결된다. 도시되는 바와 같이, 커넥터 조립체(122)는 칩 패키지(102)와 회로 보드(106) 사이의 갭(126) 내에 끼워맞춰진다. 다양한 예에서, 커넥터 조립체(122)는 칩 패키지와 소켓(104) 사이의 갭(128) 내에 끼워맞춰질 수 있다. 일반적으로, 커넥터 조립체(122)는 하측부(120)에 근접한, 회로 보드(106) 또는 소켓(104)과 같은 다른 구조물과 칩 패키지(102) 사이에서, 그리고 칩 패키지(102)의 하측부(120) 상에 위치하도록 구성된다. 이와 같이, 도시되는 경우에, 커넥터 조립체(122)의 두께가 갭(126)의 거리(132)보다 크지 않을 수 있다. 일반적인 경우에, 커넥터 조립체(122)의 두께(130)는 칩 패키지(102)의 하측부(120)와 최근접 잠재적 방해물 사이의 거리보다 크지 않을 수 있다. 일 예에서, 갭(126)의 거리(132)는 대략 3mm이다.
칩 패키지(102)의 하측부(120) 상에 연결하기 위해 이용될 수 있는 커넥터 조립체의 다양한 예에서, 커넥터 조립체는 커넥터 조립체(122)에서와 같이 수직 커넥터, 또는, 수평 커넥터일 수 있다. 수직 커넥터를 갖는 커넥터 조립체는 칩 패키지(102)의 하측부(120)의 주 평면에 대체로 직교하는 방향으로 힘의 인가를 통해 연결될 수 있다. 수평 커넥터를 갖는 커넥터 조립체는 칩 패키지의 하측부(120)의 주 평면과 대체로 평행한 방향으로 힘의 인가를 통해 연결될 수 있다. 다양한 예에서, 갭(126, 128)이 커넥터 조립체(122)의 두께(130)와 대략 동일하여 수평 커넥터를 갖는 쉽게 제거가능한 커넥터 조립체(122)를 구현할 수 있지만, 수직 커넥터는 쉽게 제거가능하도록 적절한 것으로, 더 큰 갭(126, 128)을 필요로 할 수 있다.
도 2는 칩 패키지 조립체(200)의 측면도이다. 칩 패키지 조립체(200)는 하측부(120)보다 칩 패키지(202)의 상측부(118) 상에 접촉부를 갖는 칩 패키지(202)를 포함한다. 따라서, 커넥터 조립체(122)는 칩 패키지(202)의 상측부(118)와 히트 싱크(116) 사이의 갭(204) 내에 끼워맞춰지도록 구성된다. 상측부(118) 접촉부를 포함하는 칩 패키지(202)와 별개로, 칩 패키지 조립체(200)는 하측부(120) 접촉부를 갖는 칩 패키지 조립체(100)와 동일할 수 있다. 대안으로서, 상측부(118)를 갖는 칩 패키지 조립체(200)는 더욱 구체적인 방식으로 칩 패키지 조립체(100)로부터 변할 수 있다.
도 3a 및 도 3b는 커넥터 조립체(122)의 2개의 예이다. 도 3a는 커넥터 조립체(122)이고, 도 3b는 대안의 커넥터 조립체(122A)이다. 각각의 커넥터 조립체(122, 122A)는 칩 패키지(102)와 케이블(124) 사이에서 연결된다.
커넥터 조립체(122, 122A)는 케이블(124)용 접촉부(304) 및 커넥터 쌍(302) 내의 접촉부 사이에 포함되는 트레이스를 갖는 회로 보드와 같이, 인터포저(300)를 포함한다. 커넥터 조립체(122)는 커넥터 조립체(122)에 케이블(124)을 연결하기 위해 2개의 제 2 커넥터 쌍(306)을 포함한다. 커넥터 조립체(122A)는, 예를 들어, 개별 접촉부(304)에 개별 케이블 부재를 직접 납땜함으로써, 케이블(124)과 접촉부(304) 사이의 직접 부착을 이용한다.
다양한 예에서, 제 1 커넥터 쌍(302)은 커넥터 쌍(302)의 삽입 및 제거에 대해 비교적 낮은 저항을 갖도록 구성된다. 다양한 예에서, 커넥터 쌍(302)은 저-삽입력(LIF) 커넥터 쌍이다. 대안으로서, 커넥터 쌍(302)은 기계적 결합 부재와 같이, 비교적 큰 저항을 제공할 수 있는 기계적 결합부를 포함한다. 다양한 예에서, 제 2 커넥터 쌍(306)은 선형 에지 커넥터(LEC)와 같이 단일 로우 커넥터이다.
도 4는 제 1 커넥터 쌍(302)이 기계적 및 전기적으로 분리된, 커넥터 조립체의 측면도이다. 도시되는 바와 같이, 제 1 커넥터 쌍(302)은 제 1 커넥터(400) 또는 "인터포저 커넥터" 및 제 2 커넥터(402) 또는 "패키지 커넥터"를 포함한다. 도시되는 바와 같이, 제 2 커넥터(402)는 인터포저(300) 상의 접촉부에 칩 패키지(102, 202) 상의 접촉부를 전기적으로 연결할 수 있는 전도 부재(404)를 포함하는 수형 커넥터이다. 도시되는 바와 같이, 제 1 커넥터(400)는 자체적으로 전도 부재를 포함하지 않을 수 있는, 그리고, 제 2 커넥터(402)의 기계적 결합을 제공할 수 있는, 암형 커넥터이다. 다양한 예에서, 제 1 커넥터(400)는 전도 부재를 포함하거나 수형 커넥터일 수 있고, 제 2 커넥터(402)는 전도 부재를 포함하지 않거나 암형 커넥터일 수 있다.
다양한 예에서, 제 2 커넥터(402)는 칩 패키지(102, 202)의 구성요소로 간주된다. 칩 패키지(102, 202)의 구조는 제 2 커넥터(402)의 통합을 포함할 수 있다. 대안으로서, 제 2 커넥터(402)는 커넥터 조립체(122)의 구성요소로 간주될 수 있고, 작동 시에 커넥터 조립체(122)를 칩 패키지(102, 202)에 짝지을 때, 칩 패키지(102, 202)에 연결될 수 있다.
제 1 커넥터 쌍(302)이 분리된 상태에서, 커넥터 조립체(122)는 인터포저(300)의 측부(406)까지, 또는, 다양한 예에서, 제 2 커넥터 쌍(306)의 상부(408)까지, 칩 패키지(102, 202)의 측부(118 또는 120)로부터 연장될 수 있는 분리된 커넥터 조립체 높이(404)를 갖는다. 이러한 예에서, 커넥터 조립체(122)를 배치하도록 구성되는 갭(126, 128, 204)은 제 1 커넥터 쌍(302)을 분리함으로써 칩 패키지(102, 202)로부터 커넥터 조립체(122)를 분리시키도록, 분리된 커넥터 조립체 높이(404)보다 클 수 있다. 대안으로서, 갭(126, 128, 204)이 분리된 커넥터 조립체 높이(404)보다 작을 경우, 커넥터 조립체(122)는 칩 패키지(102, 202)가 분리되지 않을 경우 분리되지 않을 수 있다.
분리된 커넥터 조립체 높이(404)는 도시되는 커넥터 조립체(122)와 같이, 수직 커넥터 조립체에 대한 결과일 수 있다. 그러나, 수평 연결을 채택하는 커넥터 조립체는 갭(126, 128, 202)의 높이 증가를 허용할 필요없이 분리 및 연결될 수 있다.
도 5는 인터포저(300)의 평면도이다. 제 1 복수의 인터포저 접촉부(500)는 제 1 커넥터(400)와 정합하도록 구성된다. 제 2 복수의 인터포저 접촉부(502)는 제 2 커넥터 쌍(306)에, 또는 도 5에 도시되는 바와 같이, 케이블(124)의 개별 요소(504)에 직접, 가변적으로 정합되도록 구성된다. 다양한 예에서, 접촉부(502)는 케이블 접촉부(304)와 동일하고, 또는, 케이블 접촉부(304)는 접촉부(502)에 연결되는 케이블(124)의 구성요소일 수 있다.
인터포저(300)는 인터포저 회로 보드(506)를 더 포함하며, 인터포저 회로 보드(506) 상에는 접촉부(500, 502)가 위치하여 가변적으로 통과하며, 전도 트레이스(508)가 접촉부(500, 502) 중 개별 접촉부에 연결된다. 상술한 바와 같이, 인터포저 회로 보드(506)는 양면형일 수 있어서, 제 2 복수의 인터포저 접촉부(502) 및 트레이스(508)가 인터포저 회로 보드(506)의 어느 한 측부 상에 배치된다. 다양한 예에서, 제 1 복수의 인터포저 접촉부(500) 모두는 인터포저 회로 보드(506)의 단일 측부 상에 위치한다.
다양한 예에서, 인접 접촉부(500, 502) 사이의 거리는 접촉부(500, 502)에 대한 피치를 규정한다. 일 예로서, 인접한 제 1 접촉부(500) 사이의 거리(510)는 대략 0.85mm이다. 일 예에서, 인접한 제 2 접촉부(502) 사이의 거리(510)는 대략 1.2mm이다. 결과적으로, 도시되는 예에서, 제 1 접촉부(500)는 제 2 접촉부(502)보다 작은 피치를 갖는다.
도 6a 및 도 6b는 각각 칩 패키지(102, 202)의 단순화된 절단 이미지이다. 각각의 칩 패키지(102, 202)는 예시되는 용도를 위해 단순화된, 다이(600) 및 내부 전도 라인(602)을 통합한다. 전도 라인(602)은, 예를 들어, 소켓 접촉부(108)일 수 있는 제 1 복수의 접촉부(604)에, 그리고, 예를 들어, 패키지 커넥터(402)에 연결될 수 있는 제 2 복수의 접촉부(606)에 다이(600)를 전기적으로 연결한다.
도시되는 바와 같이, 칩 패키지(102)는 하측부 칩 패키지로서, 제 1 및 제 2 복수의 접촉부(604, 606)들이 동일 측부, 즉, 하측부(120) 상에 위치한다. 관련하여, 칩 패키지(202)는 제 2 복수의 접촉부(606)가 상측부(118) 상에(즉, 제 1 복수의 접촉부(604)의 측부(120)에 대향하여) 위치한다는 점에서 상측부 칩 패키지이다. 전도 라인(602)이 다이(600)의 단일 측부(608)로부터 나오는 것으로 도시되고, 다이(600)는 칩 패키지(102, 202) 내의 중앙에 위치하는 것으로 도시되지만, 칩 패키지(102, 202)의 도해는 추상적이고, 칩 패키지(102, 202)의 실제 부품의 레이아웃은 도시되는 예로부터 바뀔 수 있다.
도 7은 칩 패키지 조립체 및 커넥터 조립체와 그 구성요소들을 제조하기 위한 순서도이다. 순서도 또는 순서도의 일부분이, 칩 패키지 조립체(100, 200) 및 커넥터 조립체(122)에 추가하여 다양한 칩 패키지, 커넥터, 및 커넥터 조립체의 생성에 적용될 수 있다. 추가적으로, 칩 패키지 조립체(100, 200) 및 커넥터 조립체(122)와 그 구성요소들은 대안으로서, 임의의 다양한 적정 방법에 따라 제조될 수 있다.
단계(700)에서, 제 1 측부 및 제 1 측부에 대향된 제 2 측부를 갖는 칩 패키지가 형성되고, 칩 패키지는 제 1 측부와 관련하여 위치하는 복수의 전기 접촉부를 포함한다. 일 예에서, 칩 패키지는 제 1 측부 상에 복수의 회로 보드를 포함한다.
단계(702)에서, 패키지 커넥터가 형성된다.
단계(704)에서, 패키지 커넥터가 제 1 측부와 관련하여 위치한다.
단계(706)에서, 부품과 제 1 측부 사이에 갭을 형성하도록 부품이 위치하고, 패키지 커넥터가 갭 내에 적어도 부분적으로 위치한다. 일 예에서, 부품은 칩 패키지를 안착시키도록, 그리고 접촉부 및 회로 보드에 전기적으로 연결되도록, 배열되는 적어도 하나의 소켓이다. 일 예에서, 부품은 소켓과 회로 보드 모두를 포함하며, 소켓은 회로 보드에 전기적으로 그리고 기계적으로 연결된다. 일 예에서, 갭은 회로 보드 및 칩 패키지의 제 1 측부 사이에 놓인다.
일 예로서, 제 2 측부는 복수의 회로 보드 접촉부를 포함하고, 부품은 열 관리 부품이다. 일 예에서, 열 관리 부품은 히트 스프레더 및 히트 싱크 중 적어도 하나를 포함한다. 일 예에서, 열 관리 부품은 히트 스프레드 및 히트 싱크 모두를 포함하고, 갭은 히트 싱크와 칩 패키지의 제 1 측부 사이에 놓인다.
단계(708)에서, 제 1 복수의 인터포저 접촉부, 제 2 복수의 인터포저 접촉부, 및 복수의 트레이스를 포함하는 인터포저가 형성 또는 구축되며, 각각의 트레이스는 제 2 복수의 인터포저 접촉부 중 하나에 제 1 복수의 인터포저 접촉부 중 하나를 전기적으로 연결한다. 일 예에서, 제 1 복수의 인터포저 접촉부는 제 1 피치를 갖고, 제 2 복수의 인터포저 접촉부는 제 1 피치보다 큰 제 2 피치를 갖는다.
일 예에서, 인터포저는 회로 보드를 포함하고, 제 1 및 제 2 복수의 인터포저 접촉부는 회로 보드 상에 위치하고, 트레이스는 회로 보드 내에 매립 및 회로 보드 상에 위치 중 적어도 하나이다. 일 예에서, 회로 보드는 제 1 측부와, 제 1 측부에 대향된 제 2 측부를 갖고, 제 1 복수의 인터포저 접촉부 모두는 제 1 측부 상에 위치하며, 제 2 복수의 인터포저 접촉부의 제 1 서브세트는 제 1 측부 상에 위치하고, 제 2 복수의 인터포저 접촉부 중 제 2 서브세트는 제 2 측부 상에 위치한다. 일 예에서, 제 1 복수의 인터포저 접촉부는 제 1 측부 상에 복수의 로우를 형성하고, 제 2 복수의 인터포저 접촉부는 제 1 측부 및 제 2 측부 각각 상에 단 하나의 로우 만을 형성한다.
일 예에서, 제 1 복수의 인터포저 접촉부는 인터포저의 제 1 단부에 근접하여 위치하고, 제 2 복수의 인터포저 접촉부는 제 1 단부에 대향된 인터포저의 제 2 단부에 근접하여 위치한다. 일 예에서, 제 2 복수의 인터포저 접촉부는 케이블의 개별 부재에 연결되도록 배열된다. 일 예에서, 제 2 커넥터는 칩 패키지 상의 접촉부에 전기적으로 연결되도록 배열되는 전도 부재를 포함하고, 제 1 및 제 2 복수의 인터포저 접촉부 및 트레이스는 케이블의 개별 부재에 접촉부를 전기적으로 연결하도록 구성된다.
단계(710)에서, 인터포저 커넥터는 인터포저와 관련하여 위치한다. 인터포저 커넥터는 패키지 커넥터에 전기적 및 기계적으로 연결되도록 배열된다.
본 명세서에서 설명되는 기다란 구조 및 반도체 칩을 이용한 전자 장치의 일 예는 본 발명의 하이 레벨 장치 응용예의 일 예를 보여주기 위해 포함된다. 도 8은 패키지(100, 200) 또는 여기 예에서 설명되는 다른 패키지와 같이, 적어도 하나의 패키지를 통합하는 전자 장치(800)의 블록도이다. 전자 장치(800)는 본 발명의 실시예를 이용할 수 있는 전자 시스템의 일 예에 불과하다. 전자 장치(800)의 예는 개인용 컴퓨터, 태블릿 컴퓨터, 이동 전화, 개인용 데이터 보조기기(PDA), MP3 또는 다른 디지털 뮤직 플레이어 등을 포함하지만, 이에 제한되지 않는다. 본 예에서, 전자 장치(800)는 시스템의 다양한 구성요소를 연결하기 위해 시스템 버스(802)를 포함하는 데이터 프로세싱 시스템을 포함한다. 시스템 버스(802)는 전자 장치(800)의 다양한 구성요소 간에 통신 링크를 제공하고, 단일 버스로, 버스들의 조합으로, 또는 다른 적절한 임의의 방식으로 구현될 수 있다.
전자 조립체(810)가 시스템 버스(802)에 연결된다. 전자 조립체(810)는 임의의 회로 또는 회로들의 조합을 포함할 수 있다. 일 실시예에서, 전자 조립체(810)는 임의의 타입일 수 있는 프로세서(812)를 포함한다. 여기서 사용되는 바와 같이, "프로세서"는 마이크로프로세서, 마이크로컨트롤러, 복합 명령어 세트 컴퓨팅(CISC) 마이크로프로세서, 감소 명령어 세트 컴퓨팅(RISC) 마이크로프로세서, 초장 명령어 워드(VLIW) 마이크로프로세서, 그래픽 프로세서, 디지털 신호 프로세서(DSP), 멀티플 코어 프로세서, 또는 그외 다른 타입의 프로세서 또는 프로세싱 회로와 같은, 그러나 이에 제한되지 않는, 임의의 타입의 연산 회로를 의미한다.
전자 조립체(810)에 포함될 수 있는 다른 타입의 회로는 커스텀 회로, 전용 애플리케이션 집적 회로(ASIC) 등으로서, 예를 들어, 이동 전화, 페이저, 개인용 데이터 보조기기(PDA), 휴대용 컴퓨터, 양방향 라디오, 및 유사 전자 시스템과 같은 무선 장치에 이용하기 위한 (통신 회로(814)와 같은) 하나 이상의 회로이다. IC는 다른 타입의 기능을 수행할 수 있다.
전자 장치(800)는 외부 메모리(82)를 또한 포함할 수 있고, 이는 다시, 랜덤 액세스 메모리(RAM) 형태의 메인 메모리(822)와, 하나 이상의 하드 드라이브(824), 및/또는 컴팩트 디스크(CD), 디지털 비디오 디스크(DVD) 등과 같은 제거가능한 매체(826)를 취급하는 하나 이상의 드라이브와 같이, 특정 응용예에 적합한 하나 이상의 메모리 요소를 포함할 수 있다.
전자 장치(800)는 시스템 사용자로 하여금 전자 장치(800)에 정보를 입력할 수 있게 하고 전자 장치(800)로부터 정보를 수신할 수 있게 하는, 마우스, 트랙볼, 터치 스크린, 음성-인식 장치, 또는 그외 다른 장치를 포함할 수 있는, 디스플레이 장치(816), 하나 이상의 스피커(818), 키보드, 및/또는 컨트롤러(830)를 또한 포함할 수 있다.
추가 예들
예 1은 복수의 회로 보드 접촉부를 포함하는 회로 보드에 전기적으로 연결되도록 배열되는 칩 패키지 조립체를 포함할 수 있는 (장치, 방법, 작업 수행 수단과 같은) 대상을 포함할 수 있다. 칩 패키지 조립체는 제 1 측부 및 제 2 측부를 포함하는 칩 패키지를 포함할 수 있고, 제 2 측부는 복수의 회로 보드 접촉부에 전기적으로 연결되도록 배열되는 제 1 복수의 접촉부와, 커넥터 조립체를 통해 원격 장치에 전기적으로 연결되도록 배열되는 제 2 복수의 접촉부를 포함한다.
예 2에서, 예 1의 칩 패키지 조립체는 커넥터 조립체의 칩 패키지 커넥터를 선택적으로 더 포함하며, 칩 패키지 커넥터는 제 2 복수의 접촉부 및 원격 장치에 전기적으로 연결되는 복수의 전도 부재를 포함한다.
예 3에서, 예 1 및 예 2 중 하나 이상에서의 칩 패키지 조립체는 선택적으로, 커넥터 조립체가 제 1 복수의 인터포저 접촉부, 제 2 복수의 인터포저 접촉부, 및 복수의 트레이스를 포함하는 인터포저를 더 포함하는 구성을 더 포함할 수 있으며, 각각의 트레이스는 제 2 복수의 인터포저 접촉부 중 하나에 제 1 복수의 인터포저 접촉부 중 하나를 전기적으로 연결한다. 커넥터 조립체는 인터포저에 대해 위치하는, 그리고 칩 패키지 커넥터와 기계적으로 결합하도록 배열되는, 인터포저 커넥터를 더 포함한다. 칩 패키지의 제 1 복수의 인터포저 접촉부 및 제 2 복수의 접촉부는 제 1 피치를 갖고, 제 2 복수의 인터포저 접촉부는 제 1 피치보다 큰 제 2 피치를 갖는다.
예 4에서, 예 1 내지 예 3 중 하나 이상에서의 칩 패키지 조립체는 선택적으로, 커넥터 조립체가 전도 케이블을 통해 원격 장치에 연결되는 구성을 더 포함할 수 있다.
예 5에서, 예 1 내지 예 4 중 하나 이상에서의 칩 패키지 조립체는 선택적으로, 제 1 복수의 접촉부가 회로 보드 및 소켓 중 적어도 하나에 전기적 및 기계적으로 연결되도록 배열되고, 상기 회로 보드는 회로 보드 접촉부를 포함하며, 상기 소켓은 칩 패키지를 기계적으로 안착시키도록 배열되는 구성을 더 포함한다.
예 6에서, 예 1 내지 예 5 중 하나 이상에서의 칩 패키지 조립체는 선택적으로, 칩 패키지가 소켓 내에 안착되고, 소켓은 제 1 복수의 접촉부와 회로 보드 접촉부 사이에 전기적 연결을 제공하는 구성을 더 포함할 수 있다.
예 7에서, 예 1 내지 예 6 중 하나 이상에서의 칩 패키지 조립체는 선택적으로, 칩 패키지가 제 1 복수의 접촉부와 회로 보드 접촉부 사이에서 솔더 볼을 통해 회로 보드에 전기적 및 기계적으로 연결되는 구성을 더 포함할 수 있다.
예 8은 제 1 복수의 인터포저 접촉부, 제 2 복수의 인터포저 접촉부, 및 복수의 트레이스를 포함하는, 인터포저를 포함하는 커넥터 조립체를 포함할 수 있는 (장치, 방법, 작업 수행 수단과 같은) 대상을 포함할 수 있으며, 각각의 트레이스는 제 2 복수의 인터포저 접촉부 중 하나에 제 1 복수의 인터포저 접촉부 중 하나를 전기적으로 연결한다. 커넥터 조립체는 선택적으로, 인터포저에 대해 위치하는 제 1 커넥터를 더 포함한다. 제 1 복수의 인터포저 접촉부는 제 1 피치를 갖고, 제 2 복수의 인터포저 접촉부는 제 1 피치보다 큰 제 2 피치를 갖는다. 제 1 커넥터는 제 2 커넥터에 전기적 및 기계적으로 연결되도록 배열된다.
예 9에서, 예 8의 커넥터 조립체는 선택적으로, 인터포저가 회로 보드를 포함하는 구성을 더 포함할 수 있고, 제 1 및 제 2 복수의 인터포저 접촉부는 회로 보드 상에 위치하며, 트레이스는 회로 보드 내에 매립 및 회로 보드 상에 위치 중 적어도 하나이다.
예 10에서, 예 8 및 예 9 중 하나 이상에서의 커넥터 조립체는 선택적으로, 회로 보드가 제 1 측부 및 제 1 측부에 대향된 제 2 측부를 갖는 구성을 더 포함할 수 있고, 제 1 복수의 인터포저 접촉부 모두는 제 1 측부 상에 위치하며 제 2 복수의 인터포저 접촉부 중 제 1 서브세트는 제 1 측부 상에 위치하고, 제 2 복수의 인터포저 접촉부 중 제 2 서브세트는 제 2 측부 상에 위치한다.
예 11에서, 예 8 내지 예 10 중 하나 이상에서의 커넥터 조립체는 선택적으로, 제 1 복수의 인터포저 접촉부가 제 1 측부 상에 복수의 로우를 형성하고 제 2 복수의 인터포저 접촉부가 제 1 측부 및 제 2 측부 각각 상에 단 하나의 로우만을 형성하는 구성을 더 포함할 수 있다.
예 12에서, 예 8 내지 예 11 중 하나 이상에서의 커넥터 조립체는 선택적으로, 제 1 복수의 인터포저 접촉부가 인터포저의 제 1 단부에 근접하여 위치하고 제 2 복수의 인터포저 접촉부가 상기 제 1 단부에 대향된 인터포저의 제 2 단부에 근접하여 위치하는 구성을 더 포함할 수 있다.
예 13에서, 예 8 내지 예 12 중 하나 이상에서의 커넥터 조립체는 선택적으로, 제 2 복수의 인터포저 접촉부가 케이블의 개별 부재에 연결되도록 배열되는 구성을 더 포함할 수 있다.
예 14에서, 예 8 내지 예 13 중 하나 이상에서의 커넥터 조립체는 선택적으로, 제 2 커넥터가 칩 패키지 상의 접촉부에 전기적으로 연결되도록 배열되는 전도 부재를 포함하고 제 1 및 제 2 복수의 인터포저 접촉부 및 트레이스가 케이블의 개별 부재에 접촉부를 전기적으로 연결하도록 배열되는 구성을 더 포함할 수 있다.
예 15는 제 1 측부와, 제 1 측부에 대향된 제 2 측부를 갖는 칩 패키지를 포함하는 칩 패키지 조립체를 포함하는, 조립체를 포함할 수 있는 (장치, 방법, 작업 수행 수단과 같은) 대상을 포함할 수 있고, 상기 칩 패키지는 상기 제 1 측부에 대해 위치하는 복수의 전기 접촉부와, 상기 제 1 측부에 대해 위치하는 패키지 커넥터와, 부품과 제 1 측부 사이에 갭을 형성하는 부품을 포함하며, 상기 패키지 커넥터는 상기 갭 내에서 적어도 부분적으로 위치한다. 조립체는 선택적으로, 제 1 복수의 인터포저 접촉부와, 제 2 복수의 인터포저 접촉부와, 복수의 트레이스를 포함하는 인터포저를 포함하는 커넥터 조립체를 더 포함하며, 각각의 트레이스는 제 2 복수의 인터포저 접촉부 중 하나에 제 1 복수의 인터포저 접촉부 중 하나를 전기적으로 연결한다. 커넥터 조립체는 선택적으로, 복수의 트레이스를 더 포함하며, 각각의 트레이스는 제 2 복수의 인터포저 접촉부 중 하나에 제 1 복수의 인터포저 접촉부 중 하나를 전기적으로 연결한다. 제 1 복수의 인터포저 접촉부는 제 1 피치를 갖고, 제 2 복수의 인터포저 접촉부는 제 1 피치보다 큰 제 2 피치를 갖는다. 인터포저 커넥터는 갭 내에서 적어도 부분적으로 패키지 커넥터에 전기적 및 기계적으로 연결되도록 배열된다.
예 16에서, 예 15의 조립체는 선택적으로, 칩 패키지가 제 1 측부 상에 복수의 회로 보드 접촉부를 포함하고 부품은 칩 패키지를 안착시키도록 그리고 접촉부에 전기적으로 연결되도록, 배열되는 소켓과, 회로 보드 중 적어도 하나인 구성을 더 포함할 수 있다.
예 17에서, 예 15 및 예 16 중 하나 이상에서의 조립체는 선택적으로, 부품이 소켓 및 회로 보드를 모두 포함하고, 소켓은 회로 보드에 전기적 및 기계적으로 연결되는 구성을 더 포함할 수 있다.
예 18에서, 예 15 내지 예 17 중 하나 이상에서의 조립체는 회로 보드와 칩 패키지의 제 1 측부 사이에 갭이 놓이는 구성을 더 포함할 수 있다.
예 19에서, 예 15 내지 예 18 중 하나 이상에서의 조립체는 선택적으로, 제 2 측부가 복수의 회로 보드 접촉부를 포함하고 부품이 열 관리 부품인 구성을 더 포함할 수 있다.
예 20에서, 예 15 내지 예 19 중 하나 이상에서의 조립체는 선택적으로, 열 관리 부품이 히트 스프레더 및 히트 싱크 중 적어도 하나를 포함하는 구성을 더 포함할 수 있다.
예 21에서, 예 15 내지 예 20 중 하나 이상에서의 조립체는 선택적으로, 히트 관리 부품이 히트 스프레드 및 히트 싱크를 모두 포함하고 갭은 히트 싱크와 칩 패키지의 제 1 측부 사이에 놓이는 구성을 더 포함할 수 있다.
예 22는 복수의 회로 보드 접촉부를 포함하는 회로 보드에 전기적으로 연결되도록 배열되는 칩 패키지 조립체의 제조 방법을 포함할 수 있는 (장치, 방법, 작업 수행 수단과 같은) 대상을 포함할 수 있다. 칩 패키지 조립체는 제 1 측부 및 제 2 측부를 포함하는 칩 패키지를 형성함으로써 제조될 수 있고, 제 2 측부는 복수의 회로 보드 접촉부에 전기적으로 연결되도록 배열되는 제 1 복수의 접촉부와, 커넥터 조립체를 통해 원격 장치에 전기적으로 연결되도록 배열되는 제 2 복수의 접촉부를 포함한다.
예 23에서, 예 22의 방법은 선택적으로, 커넥터 조립체의 칩 패키지 커넥터를 형성하는 단계를 더 포함할 수 있고, 칩 패키지 커넥터는 제 2 복수의 접촉부 및 원격 장치에 전기적으로 연결되는 복수의 전도 부재를 포함한다.
예 24에서, 예 22 및 예 23 중 하나 이상에서의 방법은 선택적으로, 제 1 복수의 인터포저 접촉부, 제 2 복수의 인터포저 접촉부, 및 복수의 트레이스를 포함하는, 인터포저를 구축하는 단계를 더 포함할 수 있으며, 각각의 트레이스는 제 2 복수의 인터포저 접촉부 중 하나에 제 1 복수의 인터포저 접촉부 중 하나를 전기적으로 연결한다. 방법은 칩 패키지 커넥터와 기계적으로 결합하도록 배열되는, 인터포저에 대해 커넥터를 배치하는 단계를 더 포함한다. 제 1 복수의 인터포저 접촉부 및 칩 패키지의 제 2 복수의 접촉부는 제 1 피치를 갖고, 제 2 복수의 인터포저 접촉부는 제 1 피치보다 큰 제 2 피치를 갖는다.
예 25에서, 예 22 내지 예 24 중 하나 이상에서의 방법은, 선택적으로, 전도 케이블을 통해 원격 장치에 커넥터 조립체를 연결하는 단계를 더 포함할 수 있다.
예 26에서, 예 22 내지 예 25 중 하나 이상에서의 방법은, 선택적으로, 제 1 복수의 접촉부가 회로 보드 및 소켓 중 적어도 하나에 전기적 및 기계적으로 연결되도록 배열되고, 회로 보드는 회로 보드 접촉부를 포함하며, 소켓은 칩 패키지를 기계적으로 안착시키도록 배열되는 구성을 더 포함할 수 있다.
예 27에서, 예 22 내지 예 26 중 하나 이상에서의 방법은, 선택적으로, 소켓 내에 칩 패키지를 안착시키는 단계를 더 포함할 수 있고, 소켓은 제 1 복수의 접촉부와 회로 보드 접촉부 사이의 전기적 연결을 제공한다.
예 28에서, 예 22 내지 예 27 중 하나 이상에서의 방법은, 선택적으로, 제 1 복수의 접촉부와 회로 보드 접촉부 사이에서 솔더 볼을 통해 회로 보드에 칩 패키지를 전기적 및 기계적으로 연결하는 단계를 더 포함할 수 있다.
예 29는 제 1 복수의 인터포저 접촉부와, 제 2 복수의 인터포저 접촉부와, 복수의 트레이스를 포함한, 인터포저를 구축하는 단계를 포함하는 커넥터 조립체 제조 방법을 포함할 수 있는 (장치, 방법, 작업 수행 수단과 같은) 대상을 포함할 수 있고, 각각의 트레이스는 제 2 복수의 인터포저 접촉부 중 하나에 제 1 복수의 인터포저 접촉부 중 하나를 전기적으로 연결한다. 방법은 선택적으로, 인터포저에 대해 제 1 커넥터를 배치하는 단계를 더 포함한다. 제 1 복수의 인터포저 접촉부는 제 1 피치를 갖고, 제 2 복수의 인터포저 접촉부는 제 1 피치보다 큰 제 2 피치를 갖는다. 제 1 커넥터는 제 2 커넥터에 전기적 및 기계적으로 연결되도록 배열된다.
예 30에서, 예 29의 방법은 선택적으로, 인터포저가 회로 보드를 포함하는 구성과, 회로 보드 상에 제 1 및 제 2 복수의 인터포저 접촉부를 배치하는 단계를 더 포함하는 구성을 더 포함할 수 있으며, 트레이스는 회로 보드 내 매립 및 회로 보드 상에 위치 중 적어도 하나에 해당한다.
예 31에서, 예 29 및 예 30 중 하나 이상에서의 방법은, 회로 보드가 제 1 측부 및 제 1 측부에 대향된 제 2 측부를 갖고, 모든 제 1 복수의 인터포저 접촉부가 제 1 측부 상에 위치하며, 제 1 측부 상에 제 2 복수의 인터포저 접촉부의 제 1 서브세트를 배치하는 단계를 더 포함하고, 제 2 복수의 인터포저 접촉부 중 제 2 서브세트는 제 2 측부 상에 위치하는 구성을 더 포함할 수 있다.
예 32에서, 예 29 내지 예 31 중 하나 이상에서의 방법은 선택적으로, 제 1 복수의 인터포저 접촉부가 제 1 측부 상에 복수의 로우를 형성하고, 제 2 복수의 인터포저 접촉부가 제 1 측부 및 제 2 측부 각각 상에 단 하나의 로우만을 형성하는 구성을 더 포함할 수 있다.
예 33에서, 예 29 내지 예 32 중 하나 이상에서의 방법은 선택적으로, 제 1 복수의 인터포저 접촉부가 인터포저의 제 1 단부에 근접하여 위치하고, 제 2 복수의 인터포저 접촉부가 제 1 단부에 대향된 인터포저의 제 2 단부에 근접하여 위치하는 구성을 더 포함할 수 있다.
예 34에서, 예 29 내지 예 33 중 하나 이상에서의 방법은 선택적으로, 제 1 복수의 인터포저 접촉부가 케이블의 개별 부재에 연결되도록 구성되는 구성을 더 포함할 수 있다.
예 35에서, 예 29 내지 예 34 중 하나 이상에서의 방법은 선택적으로, 제 2 커넥터가 칩 패키지 상의 접촉부에 전기적으로 연결되도록 배열되는 전도 부재를 포함하고, 제 1 및 제 2 복수의 인터포저 접촉부 및 트레이스는 케이블의 개별 부재에 접촉부를 전기적으로 연결하도록 배열되는 구성을 더 포함할 수 있다.
예 36은, 제 1 측부 및 제 1 측부에 대향된 제 2 측부를 갖는 칩 패키지를 포함하는 칩 패키지 조립체를 형성하는 단계를 포함하는, 조립체 제조 방법을 포함할 수 있는 (장치, 방법, 작업 수행 수단과 같이) 대상을 포함할 수 있고, 칩 패키지는 제 1 측부에 대해 위치하는 복수의 전기 접촉부와, 제 1 측부에 대해 위치하는 패키지 커넥터와, 부품과 제 1 측부 사이의 갭을 형성하는 부품을 포함하며, 상기 패키지 커넥터는 적어도 부분적으로 갭 내에 위치한다. 방법은 제 1 복수의 인터포저 접촉부와, 제 2 복수의 인터포저 접촉부와, 복수의 트레이스를 포함하는, 인터포저를 포함하는, 커넥터 조립체를 구축하는 단계를 더 포함하며, 각각의 트레이스는 제 2 복수의 인터포저 접촉부 중 하나에 제 1 복수의 인터포저 접촉부 중 하나를 전기적으로 연결한다. 커넥터 조립체는 선택적으로, 복수의 트레이스를 더 포함하며, 각각의 트레이스는 제 2 복수의 인터포저 접촉부 중 하나에 제 1 복수의 인터포저 접촉부 중 하나를 전기적으로 연결한다. 제 1 복수의 인터포저 접촉부는 제 1 피치를 갖고, 제 2 복수의 인터포저 접촉부는 제 1 피치보다 큰 제 2 피치를 갖는다. 인터포저 커넥터는 갭 내에 적어도 부분적으로 패키지 커넥터에 전기적 및 기계적으로 연결되도록 배열된다.
예 37에서, 예 36의 방법은 선택적으로, 칩 패키지가 제 1 측부 상에 복수의 회로 보드 접촉부를 포함하는 구성과, 부품이 칩 패키지를 안착시키도록 그리고 접촉부에 전기적으로 연결되도록 배열되는 소켓과, 회로 보드 중 적어도 하나인 구성을 더 포함할 수 있다.
예 38에서, 예 36 및 예 37 중 하나 이상에서의 방법은 부품이 소켓 및 회로 보드를 모두 포함하는 구성을 더 포함할 수 있으며, 소켓은 회로 보드에 전기적 및 기계적으로 연결된다.
예 39에서, 예 36 내지 예 38 중 하나 이상에서의 방법은, 선택적으로, 갭이 회로 보드와 칩 패키지의 제 1 측부 사이에 놓이는 구성을 더 포함할 수 있다.
예 40에서, 예 36 내지 예 39 중 하나 이상에서의 방법은 제 2 측부가 복수의 회로 보드 접촉부를 포함하고 부품은 열 관리 부품인 구성을 더 포함한다.
예 41에서, 예 36 내지 예 40 중 하나 이상에서의 방법은, 선택적으로, 열 관리 부품이 히트 스프레더 및 히트 싱크 중 적어도 하나를 포함한다는 구성을 더 포함할 수 있다.
예 42에서, 예 36 내지 예 41 중 하나 이상의 방법은, 선택적으로, 히트 스프레드 및 히트 싱크를 모두 포함하고 갭은 히트 싱크와 칩 패키지의 제 1 측부 사이에 놓이는 구성을 더 포함할 수 있다.
이들 비제한적 예의 각각은 자립할 수 있거나, 또는 하나 이상의 다른 예와 임의의 순열 또는 조합으로 조합될 수도 있다.
상기 상세한 설명은 명세서의 일부를 형성하는 첨부 도면에 대한 참조를 포함한다. 도면은 본 발명이 실행될 수 있는 특정 실시예를 예시적으로 도시한다. 이들 실시예는 또한 본 명세서에서 "예"로 지칭된다. 이러한 예는 도시되거나 기술된 것에 추가적으로 요소를 구비할 수 있다. 그러나, 본 발명자는 또한 도시되거나 기술된 요소들만 제공되는 예를 고려한다. 더욱이, 본 발명자는 또한, 특정 예(또는 그 하나 이상의 양태)를 참조하거나 본 명세서에 도시 또는 기술된 다른 예(또는 그 하나 이상의 양태)를 참조하여, 도시되거나 기술된 요소들의 임의의 조합 또는 순열을 사용하는 복수의 예(또는 그 하나 이상의 양태)를 고려한다.
본 명세서에 있어서, 특허문헌에서 일반적이듯이, 용어 "일(a, an)"은 "적어도 하나" 또는 "하나 이상"의 임의의 다른 경우 또는 사용에 관계없이 하나 또는 하나 이상을 포함하도록 사용된다. 본 명세서에서, 용어 "또는"은 배타적이지 않은 것을 지칭하기 위해 사용되며, "A 또는 B"는 달리 언급하지 않는 한 "A지만 B는 아닌", "B지만 A는 아닌" 및 "A와 B"를 포함한다. 본 명세서에서, 용어 "구비하는(including)" 및 "여기서(in which)"는 각각의 용어 "포함하는(comprising)" 및 "여기서(wherein)"의 평이한 등가물로서 사용된다. 또한, 하기 특허청구범위에서, 용어 "구비하는" 및 "포함하는"은 개방형인 바, 즉 청구항에서의 이러한 용어가 그 청구항의 범위에 포함되는 것으로 여전히 평가된 후에 열거된 요소들에 추가적으로 요소를 구비하는 시스템, 장치, 물품, 조성, 제형 또는 프로세스이다. 더욱이, 하기 청구범위에서, 용어 "제1", "제2", 및 "제3" 등은 단지 라벨로서 사용되며, 그 대상에 수치적 요건을 부과하도록 의도되지 않는다.
상기 설명은 예시적이고 비제한적이도록 의도된다. 예를 들어, 상기 예(또는 그 하나 이상의 양태)는 상호 조합되어 사용될 수 있다. 다른 실시예가 상기 설명을 검토한 당업자 등에 의해서 사용될 수 있다. 요약서는 독자가 기술적 내용의 특성을 신속하게 알 수 있도록 37 C.F.R.§1.72(b)에 따라서 제공된다. 이것은 특허청구범위의의 범위 또는 의미를 해석하거나 제한하기 위해 사용되지 않을 것이라는 인식과 더불어 제출된다. 또한, 상기 상세한 설명에서는, 명세서를 합리화시키기 위해 다양한 특징부가 함께 그룹화될 수 있다. 이는 청구되지 않는 개시된 특징부가 임의의 청구항에 필수적이도록 의도하는 것으로 해석되지 않아야 한다. 오히려, 본 발명의 요지는 특정한 개시된 실시예의 모든 특징부보다 적게 존재할 수도 있다. 따라서, 하기 청구범위는 상세한 설명에 포함되고, 각각의 청구항은 개별 실시예로서 자립하며, 이러한 실시예들은 다양한 조합 또는 순열로 상호 조합될 수 있을 것으로 고려된다. 본 발명의 범위는 이러한 특허청구범위에 의해 자격 부여되는 등가물의 전체 범위와 더불어 청구범위를 참조하여 결정되어야 한다.
100 : 칩 패키지 조립체 102 : 칩 패키지
108 : 소켓 접촉부 110 : 회로 보드 접촉부
116 : 히트 싱크 122 : 커넥터 조립체
124 : 케이블 200 : 칩 패키지 조립체
300 : 인터포저 500, 502 : 접촉부
506 : 인터포저 회로 보드 600 : 다이

Claims (7)

  1. 복수의 회로 보드 접촉부를 포함하는 회로 보드에 전기적으로 연결되도록 구성되는 칩 패키지 조립체에 있어서,
    제 1 측부 및 제 2 측부를 포함하는 칩 패키지를 포함하며,
    상기 제 2 측부는,
    상기 복수의 회로 보드 접촉부에 전기적으로 연결되도록 배열되는 제 1 복수의 접촉부와,
    커넥터 조립체를 통해 원격 장치에 전기적으로 연결되도록 배열되는 제 2 복수의 접촉부를 포함하는
    칩 패키지 조립체.
  2. 제 1 항에 있어서,
    상기 커넥터 조립체의 칩 패키지 커넥터를 더 포함하며,
    상기 칩 패키지 커넥터는 상기 원격 장치 및 상기 복수의 접촉부에 전기적으로 연결되는 복수의 전도 부재를 포함하는
    칩 패키지 조립체.
  3. 제 2 항에 있어서,
    상기 커넥터 조립체는 인터포저 및 인터포저 커넥터를 더 포함하고,
    상기 인터포저는,
    제 1 복수의 인터포저 접촉부와,
    제 2 복수의 인터포저 접촉부와,
    복수의 트레이스를 포함하며,
    각각의 트레이스는 상기 제 2 복수의 인터포저 접촉부 중 하나에 상기 제 1 복수의 인터포저 접촉부 중 하나를 전기적으로 연결하고,
    상기 인터포저 커넥터는 상기 인터포저와 관련하여 위치하고, 상기 칩 패키지 커넥터와 기계적으로 결합되도록 배열되며,
    상기 칩 패키지의 제 2 복수의 접촉부와 상기 제 1 복수의 인터포저 접촉부는 제 1 피치를 갖고, 상기 제 2 복수의 인터포저 접촉부는 상기 제 1 피치보다 큰 제 2 피치를 갖는
    칩 패키지 조립체.
  4. 제 3 항에 있어서,
    상기 커넥터 조립체는 전도 케이블을 통해 상기 원격 장치에 연결되는
    칩 패키지 조립체.
  5. 제 2 항에 있어서,
    상기 제 1 복수의 접촉부는 회로 보드 및 소켓 중 적어도 하나에 전기적 및 기계적으로 연결되도록 배열되고, 상기 회로 보드는 회로 보드 접촉부를 포함하며, 상기 소켓은 상기 칩 패키지를 기계적으로 안착시키도록 배열되는
    칩 패키지 조립체.
  6. 제 5 항에 있어서,
    상기 칩 패키지는 상기 소켓 내에 안착되고, 상기 소켓은 상기 제 1 복수의 접촉부와 상기 회로 보드 접촉부 사이의 전기적 연결을 제공하는
    칩 패키지 조립체.
  7. 제 5 항에 있어서,
    상기 칩 패키지는 상기 제 1 복수의 접촉부와 상기 회로 보드 접촉부 사이에서 솔더 볼을 통해 상기 회로 보드에 전기적 및 기계적으로 연결되는
    칩 패키지 조립체.
KR1020150099129A 2013-03-14 2015-06-29 칩 패키지 커넥터 조립체 KR20150093627A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/826,614 US9674954B2 (en) 2013-03-14 2013-03-14 Chip package connector assembly
US13/826,614 2013-03-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140029663A Division KR101594006B1 (ko) 2013-03-14 2014-03-13 칩 패키지 커넥터 조립체

Publications (1)

Publication Number Publication Date
KR20150093627A true KR20150093627A (ko) 2015-08-18

Family

ID=50231074

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140029663A KR101594006B1 (ko) 2013-03-14 2014-03-13 칩 패키지 커넥터 조립체
KR1020150099129A KR20150093627A (ko) 2013-03-14 2015-06-29 칩 패키지 커넥터 조립체

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140029663A KR101594006B1 (ko) 2013-03-14 2014-03-13 칩 패키지 커넥터 조립체

Country Status (4)

Country Link
US (1) US9674954B2 (ko)
EP (1) EP2779812A3 (ko)
KR (2) KR101594006B1 (ko)
CN (1) CN104299951B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005013762C5 (de) 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
US9674954B2 (en) 2013-03-14 2017-06-06 Intel Corporation Chip package connector assembly
US9332643B2 (en) 2013-03-15 2016-05-03 Intel Corporation Interconnect architecture with stacked flex cable
US9265170B2 (en) 2013-10-28 2016-02-16 Intel Corporation Integrated circuit connectors
US9490560B2 (en) * 2014-12-19 2016-11-08 Intel Corporation Multi-array bottom-side connector using spring bias
US10178763B2 (en) * 2015-12-21 2019-01-08 Intel Corporation Warpage mitigation in printed circuit board assemblies
CN205488710U (zh) * 2016-01-08 2016-08-17 富士康(昆山)电脑接插件有限公司 一种电连接器组件及其底座
US10880994B2 (en) * 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
US10528694B2 (en) * 2016-09-01 2020-01-07 Joebotics Incorporated Breadboard and electronics experimentation system
CN107394448B (zh) * 2017-07-14 2019-01-22 番禺得意精密电子工业有限公司 电连接器及电子装置
US11412617B2 (en) * 2019-04-23 2022-08-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Methods and apparatuses for interfacing microwave circuits
US10993324B2 (en) 2019-06-25 2021-04-27 International Business Machines Corporation Computer system with modified module socket
US11693814B2 (en) * 2020-12-18 2023-07-04 Quanta Computer Inc. Systems and methods for expanding memory access
US11616019B2 (en) 2020-12-21 2023-03-28 Nvidia Corp. Semiconductor assembly

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859538A (en) * 1996-01-31 1999-01-12 Hewlett-Packard Company Method and apparatus for connecting a ball grid array device to a test instrument to facilitate the monitoring of individual signals or the interruption of individual signals or both
US6354844B1 (en) * 1999-12-13 2002-03-12 International Business Machines Corporation Land grid array alignment and engagement design
US6392899B1 (en) * 2000-09-29 2002-05-21 Intel Corporation Processor power delivery system
US6586684B2 (en) * 2001-06-29 2003-07-01 Intel Corporation Circuit housing clamp and method of manufacture therefor
US7439449B1 (en) * 2002-02-14 2008-10-21 Finisar Corporation Flexible circuit for establishing electrical connectivity with optical subassembly
US6845013B2 (en) * 2002-03-04 2005-01-18 Incep Technologies, Inc. Right-angle power interconnect electronic packaging assembly
US8102657B2 (en) * 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
US20060001163A1 (en) * 2004-06-30 2006-01-05 Mohammad Kolbehdari Groundless flex circuit cable interconnect
US7517228B2 (en) 2005-12-22 2009-04-14 Intel Corporation Surface mounted micro-scale springs for separable interconnection of package substrate and high-speed flex-circuit
US7729121B1 (en) * 2008-12-30 2010-06-01 Intel Corporation Removable package underside device attach
TW201104979A (en) 2009-07-29 2011-02-01 Adv Flexible Circuits Co Ltd Circuit substrate inserting and positioning connector
JP5206630B2 (ja) * 2009-08-27 2013-06-12 日立電線株式会社 フレキシブルハーネスを用いた電気的接続部品及び電気的接続方法
US8007288B2 (en) 2009-09-25 2011-08-30 Ge Inspection Technologies, Lp. Apparatus for connecting a multi-conductor cable to a pin grid array connector
US20120052699A1 (en) 2010-08-31 2012-03-01 Tyco Electronics Corporation Interposer assembly for electrically connecting electrical cables to an electronic module
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US9674954B2 (en) 2013-03-14 2017-06-06 Intel Corporation Chip package connector assembly

Also Published As

Publication number Publication date
US9674954B2 (en) 2017-06-06
EP2779812A2 (en) 2014-09-17
CN104299951A (zh) 2015-01-21
US20140268577A1 (en) 2014-09-18
CN104299951B (zh) 2019-03-08
KR20140113457A (ko) 2014-09-24
EP2779812A3 (en) 2015-04-15
KR101594006B1 (ko) 2016-02-15

Similar Documents

Publication Publication Date Title
KR101594006B1 (ko) 칩 패키지 커넥터 조립체
US9768536B2 (en) Socket with routed contacts
US6891447B2 (en) Electromagnetic coupling connector for three-dimensional electronic circuits
US8958214B2 (en) Motherboard assembly for interconnecting and distributing signals and power
TWI718239B (zh) 屏蔽式高密度卡連接器
US20090072372A1 (en) Planar Array Contact Memory Cards
US9769926B2 (en) Breakout via system
KR101541270B1 (ko) 통합 피치 변환을 갖는 커넥터 조립체
KR101602023B1 (ko) 전기 상호접속을 위한 전자 배열기
US7438558B1 (en) Three-dimensional stackable die configuration for an electronic circuit board
US10044155B1 (en) Connector for connecting a device to a plurality of pads arranged at different radial distances from the source
US10296481B2 (en) Adapter board system
KR101548931B1 (ko) 통합 피치 변환을 갖는 커넥터 조립체 및 방법
JP6379428B2 (ja) コネクタ、光電子接続部、及び、電子デバイスを製造する方法
US20230006375A1 (en) Connector-less m.2 module
US9502800B2 (en) Double-mated edge finger connector

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid