KR20150090538A - Substrate treating apparatus for etching the back-side surface of substrate and method of treating substrate with using this - Google Patents

Substrate treating apparatus for etching the back-side surface of substrate and method of treating substrate with using this Download PDF

Info

Publication number
KR20150090538A
KR20150090538A KR1020140011302A KR20140011302A KR20150090538A KR 20150090538 A KR20150090538 A KR 20150090538A KR 1020140011302 A KR1020140011302 A KR 1020140011302A KR 20140011302 A KR20140011302 A KR 20140011302A KR 20150090538 A KR20150090538 A KR 20150090538A
Authority
KR
South Korea
Prior art keywords
gas
etching
semiconductor substrate
semiconductor
substrate
Prior art date
Application number
KR1020140011302A
Other languages
Korean (ko)
Other versions
KR101564962B1 (en
Inventor
이현재
Original Assignee
주식회사 루미스탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루미스탈 filed Critical 주식회사 루미스탈
Priority to KR1020140011302A priority Critical patent/KR101564962B1/en
Publication of KR20150090538A publication Critical patent/KR20150090538A/en
Application granted granted Critical
Publication of KR101564962B1 publication Critical patent/KR101564962B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Abstract

The present invention relates to a semiconductor substrate processing apparatus for etching the lower side of a substrate and a semiconductor substrate processing method using the same. The semiconductor substrate processing apparatus includes a process chamber which provides a chemical reaction space, a susceptor body which is located in the reaction space, has a receiving surface on which the semiconductor substrate is located, and includes a gas spray unit which sprays an etching gas to the lower side of the semiconductor substrate on the receiving surface, and a susceptor shaft which supports the susceptor body and has a gas supply tube which supplies the etching gas to the gas spray unit. According to the present invention, a semiconductor device or the semiconductor substrate is efficiently manufactured by selectively etching the upper side or the lower side of the semiconductor substrate using the etching gas like an HCl gas or Cl2 gas or simultaneously etching the upper side and the lower side of the semiconductor substrate in a semiconductor growing apparatus to induce a nitrogen atmosphere.

Description

기판의 하면 에칭이 가능한 반도체 기판 처리 장치 및 이를 이용한 반도체 기판 처리 방법 {Substrate treating apparatus for etching the back-side surface of substrate and method of treating substrate with using this}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate processing apparatus capable of etching a bottom surface of a substrate and a semiconductor substrate processing method using the same.

본 발명은 기판의 하면 에칭이 가능한 반도체 기판 처리 장치 및 이를 이용한 반도체 기판 처리 방법에 대한 것으로서, 보다 상세하게는 질소 분위기를 유도할 수 있는 반도체 성장 장치에서 염산(HCl) 가스 또는 염소(Cl2) 가스 등의 에칭 가스를 이용하여 선택적으로 반도체 기판의 상부 또는 하면을 에칭하거나 나아가서 반도체 기판의 상부와 하면을 동시에 에칭함으로써 반도체 소자 또는 반도체 기판을 보다 효율적으로 제조하기 위한 반도체 제조 공정을 위한 에칭 장치와 이를 이용하는 에칭 방법에 관한 것이다.
(HCl) gas or chlorine (Cl 2 ) gas in a semiconductor growth apparatus capable of inducing a nitrogen atmosphere, and more particularly, to a semiconductor substrate processing apparatus capable of etching a bottom surface of a substrate, An etching apparatus for a semiconductor manufacturing process for more efficiently manufacturing a semiconductor device or a semiconductor substrate by selectively etching the upper or lower surface of the semiconductor substrate by using an etching gas such as a gas or etching the upper and lower surfaces of the semiconductor substrate simultaneously And an etching method using the same.

통상적으로 에칭 방식에는 습식 에칭(Wet etcing) 방식과 건식 에칭(Dry etching) 방식의 두가지 종류가 있다. There are generally two types of etching methods, wet etching and dry etching.

반도체 공정에서 습식 에칭이란 산화막 또는 반도체 표면의 일부를 액체 약품을 통해 일정한 깊이로 식각하는 방식인데, 습식 에칭 방식에서는 기판이나 반도체 표면에서 에칭되는 부분의 형태나 크기를 제어하기 어려운 제약이 있으므로 반도체 소자의 제조와 같이 정밀성이 요구되는 공정에 채용하는 것이 용이하지 않다. 따라서 일반적으로 정밀한 반도체 제조 공정에서는 건식 에칭 방식이 통용되고 있는 실정이다.In the semiconductor process, wet etching is a method in which a part of the surface of an oxide film or a semiconductor is etched to a predetermined depth through a liquid chemical. In the wet etching method, there is a restriction that it is difficult to control the shape and size of a portion to be etched on a substrate or a semiconductor surface. It is not easy to adopt it in a process requiring precision as in the manufacture of a semiconductor device. Therefore, a dry etching method is commonly used in a precision semiconductor manufacturing process.

개략적인 반도체 제조 공정은, 기판 상에 물리적 화학적 특성이 다른 한 개이상의 층을 증착 또는 성장시킨 후 정밀 패턴 형성을 위한 포토리소그래피(Photolithography) 공정과 건식 에칭 공정을 거쳐 반도체 소자를 제조하며, 추가적으로 반도체 소자의 특성 향상과 기판 상에서 소자 간의 분리특성을 개선하기 위해 성장용 기판을 더 얇게 만드는 웨이퍼 하면 처리(Wafer thinning) 공정을 진행하여 단위 소자를 분리하고 있다.In a schematic semiconductor manufacturing process, a semiconductor device is manufactured by depositing or growing one or more layers having different physical and chemical characteristics on a substrate, followed by a photolithography process and a dry etching process for precise pattern formation, In order to improve the characteristics of the device and improve the separation characteristics between the devices on the substrate, the wafer is subjected to a wafer thinning process in which the substrate for growth is thinned to separate the unit devices.

도 1은 반도체 기판 처리 장치의 기본 구성도로서, 반도체 소자의 제조 공정에서 웨이퍼 표면에 반응 가스를 반응시켜 필요한 재질의 막을 형성하는 화학 기상 증착(Chemical Vapor Deposition : CVD) 장비의 일례를 도시한다.FIG. 1 is a basic structural view of a semiconductor substrate processing apparatus. FIG. 1 shows an example of a chemical vapor deposition (CVD) apparatus for forming a film of a necessary material by reacting a reaction gas on a wafer surface in a semiconductor device manufacturing process.

반도체 제조 공정이 진행되는 반응 챔버(10)에는 반응 챔버(10) 내에 반응 가스를 공급하는 샤워헤드(13)와 반응 챔버(10) 내에 반도체 기판(15)이 안착되는 기판 안착부가 마련된 서셉터(11) 등이 구비된다.A reaction chamber 10 in which a semiconductor manufacturing process is performed is provided with a showerhead 13 for supplying a reaction gas into the reaction chamber 10 and a susceptor provided with a substrate seating portion for seating the semiconductor substrate 15 in the reaction chamber 10 11, and the like.

이와 같은 기본 구조를 더욱 개량하여 반도체 성장을 위한 반도체 기판 처리 장치로서, MOCVD(Metal-organic Chemical Vapor Deposition)나 HVPE(Hydride Vapor Phase Epitaxy) 장비 등이 이용되고 있다.MOCVD (Metal-organic Chemical Vapor Deposition), HVPE (Hydride Vapor Phase Epitaxy) equipment and the like have been used as a semiconductor substrate processing apparatus for semiconductor growth for further improving the basic structure.

도 2는 반도체 제조 공정의 흐름도를 도시하는데, 먼저 반도체 소자를 제조하기 위한 실리콘(Si) 등의 반도체 기판을 준비(S10)하고, MOCVD나 HVPE 등의 반도체 기판 처리 장치를 통해 상기 반도체 기판의 위에 에피택셜(epitaxial) 성장(S30) 등으로 반도체층을 형성하며, 여기서 반도체층은 해당 반도체 소자의 구조에 따라 복수개가 적층되는 구조가 될 수 있다. FIG. 2 shows a flow chart of a semiconductor manufacturing process. First, a semiconductor substrate such as silicon (Si) for manufacturing a semiconductor device is prepared (S10) and a semiconductor substrate processing apparatus such as MOCVD or HVPE A semiconductor layer is formed by epitaxial growth (S30) or the like. Here, the semiconductor layer may have a structure in which a plurality of semiconductor layers are stacked according to the structure of the semiconductor device.

그리고 추가적으로 기판 하면 처리(Wafer thinning) 공정(S50)을 진행하고 단위 소자를 분리(70)하는데, 일반적인 기판 하면 처리 공정에는 기판 하면을 다이아몬드 휠로 연마시키는 백 그라인딩(back grinding) 공정이 적용된다. In addition, a wafer thinning process (S50) is performed and a unit device is separated (70). In a general substrate lower process, a back grinding process for polishing the lower surface of the substrate with a diamond wheel is applied.

기판 하면 처리 공정을 적용하는 이유는, 반도체 기판에 반도체층을 성장하여 소자가 형성되면, 반도체 기판이 갖는 특성이 상부에 적층된 반도체층과 상이하기 때문에 전기적으로나 열적 특성 또는 광소자의 경우에는 광적 특성을 저해하는 요인으로 작용하게 된다. 특히 전기적으로 전체적인 소자의 두께가 두꺼워지면 저항성분이 증가하게 되므로 이는 전기소모로 이어지며 또한 열이 더욱 발생되어 반도체 소자의 전체적인 특성을 저하시키게 된다. 따라서 반도체 소자의 제작시 웨이퍼 하면 처리 공정을 통해 반도체 기판을 최대한 얇게 만들거나 아예 제거하는 것이 반도체 소장의 특성을 더욱 향상시킬 수 있게 된다.The reason why the process is applied to the substrate is that when the semiconductor layer is grown on the semiconductor substrate and the device is formed, the characteristics of the semiconductor substrate are different from those of the semiconductor layers stacked on top of each other. As shown in FIG. In particular, when the thickness of the entire device is increased electrically, the resistive component is increased, which leads to electrical consumption and further heat generation, which degrades the overall characteristics of the semiconductor device. Therefore, when the semiconductor device is fabricated, the semiconductor substrate can be made as thin as possible or removed at all through the wafer lower surface treatment process, thereby further improving the characteristics of the semiconductor wafers.

이와 같이 일반적인 반도체 제조 공정은 상기의 장비들을 이용하여 반도체층을 형성한 후 상기 장비들의 반응기가 아닌 별개의 또 다른 챔버에서 에칭 공정과 성장용 기판의 씨닝(Thinning) 공정을 수행함에 따라 공정의 복잡성과 공정 단가를 상승시키는 주요 요인이 되고 있다.
In general semiconductor manufacturing process, a semiconductor layer is formed by using the above-described devices, and then an etching process and a thinning process of a growth substrate are performed in a separate chamber other than the reactor of the equipment, And the price increase is becoming a major factor.

본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하고자 하는 것으로서, 정밀성이 요구되는 반도체 공정에 채용 가능한 건식에칭 방법을 제시하여 반도체 제조 공정의 복잡성을 줄이고 공정 단가를 낮추는 방안을 제공하고자 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art, and it is an object of the present invention to provide a method of reducing the complexity of a semiconductor manufacturing process and a process cost by suggesting a dry etching method applicable to a semiconductor process requiring precision.

특히, 일반적으로 반도체 제조 공정 상에서 플라즈마 장치를 통해 별도의 반응 챔버에서 수행되는 건식 에칭 방법을 배제하고, 실리콘(Si), 갈륨아세나이드(GaAs) 또는 실리콘카바이드(SiC) 기판을 사용하는 질소분위기의 MOCVD 또는 HVPE 장비 챔버 내에서 바로 고효율의 기판 하면 에칭이 가능한 방법을 제공하고자 한다.Particularly, a dry etching method which is generally carried out in a reaction chamber through a plasma apparatus in a semiconductor manufacturing process is excluded and a dry etching process using a silicon (Si), gallium arsenide (GaAs) or silicon carbide And to provide a method that enables high-efficiency substrate etching directly in a MOCVD or HVPE equipment chamber.

나아가서 반도체 기판의 상부 또는 하면을 선택적으로 에칭하거나 상부와 하면을 동시에 에칭할 수 있는 방법을 제공하고자 한다.
It is another object of the present invention to provide a method for selectively etching an upper surface or a lower surface of a semiconductor substrate or simultaneously etching an upper surface and a lower surface of the semiconductor substrate.

상기 기술적 과제를 달성하고자 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치는, 반도체 기판 처리 장치에 있어서, 화학적 반응 공간을 제공하는 공정 챔버; 상기 반응 공간 내에 위치되고, 반도체 기판이 놓이는 안착면을 가지며, 상기 안착면에 반도체 기판의 하면으로 에칭 가스를 분출하는 가스 분출부가 형성된 서셉터 바디; 및 상기 서셉터 바디를 지지하며, 상기 가스 분출부로 에칭 가스를 공급하는 가스 공급관이 형성된 서셉터 샤프트를 포함하여 구성될 수 있다.According to an aspect of the present invention, there is provided a semiconductor substrate processing apparatus capable of etching a bottom surface of a substrate, the apparatus comprising: a processing chamber for providing a chemical reaction space; A susceptor body located in the reaction space and having a seating surface on which the semiconductor substrate is placed, the susceptor body having a gas ejection portion for ejecting an etching gas onto a lower surface of the semiconductor substrate; And a susceptor shaft supporting the susceptor body and having a gas supply pipe for supplying an etching gas to the gas spraying part.

바람직하게는 상기 가스 분출부는, 상기 안착면의 면상에 서로 일정간격 이격되어 원형 또는 다각형의 폐루프 구조를 갖는 복수개의 가스 분출 홈을 포함할 수 있다.Preferably, the gas spouting portion may include a plurality of gas spouting grooves spaced apart from each other by a predetermined distance on the surface of the seating surface and having a circular or polygonal closed loop structure.

나아가서 상기 서셉터 바디 내부에는, 상기 가스 공급관으로부터의 에칭 가스를 상기 복수개의 가스 분출 홈에 공급하는 가스 연통로가 형성되며, 상기 가스 연통로에는 에칭 공정 후의 반응 가스를 상기 공정 챔버의 외부로 배출하기 위한 배기관이 연결될 수 있다.Furthermore, a gas communication path for supplying an etching gas from the gas supply pipe to the plurality of gas discharge grooves is formed in the susceptor body, and the reaction gas after the etching process is discharged to the outside of the process chamber An exhaust pipe can be connected.

바람직하게는 상기 가스 연통로는, 상기 안착면의 중심으로부터 외측으로 향하는 방사형의 가스 연통관으로 형성될 수 있다.Preferably, the gas communication passage may be formed of a radial gas communication pipe directed outward from the center of the seating surface.

보다 바람직하게는 상기 가스 공급관과 연결되어 상기 가스 공급관으로부터의 에칭 가스가 상기 가스 연통로의 전체 내부 공간에 균일하게 확산되도록 상기 가스 연통로의 내부 공간에서 상기 가스 연통로를 따라 일정 간격씩 이격되어 에칭 가스를 분출하는 가스 확산관이 형성될 수도 있다.More preferably, the gas communication passage is spaced apart from the gas communication passage in the inner space of the gas communication passage so that the etching gas from the gas supply passage is uniformly diffused in the entire inner space of the gas communication passage A gas diffusion tube for ejecting an etching gas may be formed.

나아가서 상기 복수개의 가스 분출 홈 간 사이의 상기 안착면 내부에는 상기 안착면에 놓인 반도체 기판의 온도를 조절하기 위한 온도 조절 수단이 형성될 수도 있다.Further, a temperature adjusting means for adjusting the temperature of the semiconductor substrate placed on the seating surface may be formed in the seating surface between the plurality of gas ejection grooves.

또한 본 발명에 따른 반도체 기판 처리 방법은, 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 공정 챔버에서 반도체 기판과 물리적 특성 및 화학적 특성에 따른 에칭율이 상이한 반도체 물질의 증착 또는 성장 공정을 통해 상기 반도체 기판 상에 반도체층을 형성시키는 제1 단계; 및 상기 공정 챔버의 내부 환경을 상기 반도체층의 형성 환경 상태와 동일하게 유지하면서 상기 기판 처리 장치로 에칭 가스를 공급하여 상기 반도체 기판의 하면을 에칭하는 제2 단계를 포함할 수 있다.A semiconductor substrate processing method according to the present invention is a method for processing a semiconductor substrate through a process of depositing or growing a semiconductor material having a different etch rate from a semiconductor substrate in accordance with physical characteristics and chemical characteristics in a process chamber of a semiconductor substrate processing apparatus, A first step of forming a semiconductor layer on a substrate; And a second step of etching the lower surface of the semiconductor substrate by supplying an etching gas into the substrate processing apparatus while keeping the internal environment of the processing chamber equal to the formation state of the semiconductor layer.

바람직하게는 상기 제2 단계는, 상기 반도체층의 상면에 에칭 방지 마스크 패턴을 형성하는 단계; 및 상기 반응 챔버의 내부 공간과 상기 반도체 기판 처리 장치의 서셉터로 에칭 가스를 공급하여 상기 반도체 기판의 상부와 상기 반도체 기판의 하면을 동시에 에칭하는 단계를 포함할 수 있다.Preferably, the second step includes: forming an etching-resistant mask pattern on the upper surface of the semiconductor layer; And etching the upper surface of the semiconductor substrate and the lower surface of the semiconductor substrate by simultaneously supplying etching gas to the inner space of the reaction chamber and the susceptor of the semiconductor substrate processing apparatus.

나아가서 상기 제2 단계는, 상기 제1 단계에서 상기 반도체 기판 상에 반도체층을 형성시키는 공정 수행 중에 수행될 수도 있다.Furthermore, the second step may be performed during the process of forming the semiconductor layer on the semiconductor substrate in the first step.

여기서 상기 에칭 가스는, 염산(HCl) 가스 또는 염소(Cl2)가스가 이용될 수 있다.Here, the etching gas may be a hydrochloric acid (HCl) gas or a chlorine (Cl 2 ) gas.

바람직하게는 상기 제2 단계는, 상기 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 서셉터 샤프트에 구비된 가스 공급관으로 상기 에칭 가스와 질소(N2)를 혼합하여 주입하여, 상기 반도체 기판의 하면을 에칭 할 수 있다.Preferably, in the second step, the etching gas and nitrogen (N 2 ) are mixed and injected into a gas supply pipe provided in a susceptor shaft of a semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate, Can be etched.

나아가서 상기 제2 단계에서 상기 공정 챔버의 내부는, 질소(N2), 수소(H2), 암모니아(NH3), 염산(HCl), 염소(Cl2), 갈륨클로라이드(GaCl), 알루미늄클로라이드(AlCl), 알루미늄트리클로라이드(AlCl3), 트리메탈가륨(TMGa), 트리메틸인듐(TMIn), 트리메틸알루미늄(TMAl), 실란(SiH4), 디실란(Si2H6), 아르신(AsH3) 또는 사수소화게르마늄(GeH4) 중 하나 이상의 가스를 포함하는 분위기로 형성되고, 700 내지 1400℃의 온도 범위와 0.1 내지 5 atm의 압력 범위로 유지될 수 있다.
Further, in the second step, the inside of the process chamber is filled with an inert gas such as nitrogen (N2), hydrogen (H2), ammonia (NH3), hydrochloric acid (HCl), chlorine (Cl2), gallium chloride (GaCl) (AlCl3), trimetal (TMGa), trimethyl indium (TMIn), trimethyl aluminum (TMAl), silane (SiH4), disilane (Si2H6), arsine (AsH3) or germanium di Is formed in an atmosphere containing at least one gas, and can be maintained in a temperature range of 700 to 1400 DEG C and a pressure range of 0.1 to 5 atm.

이와 같은 본 발명에 의하면, 질소 분위기를 유도할 수 있는 반도체 성장 장치에서 염산(HCl) 가스 또는 염소(Cl2) 가스 등의 에칭 가스를 이용하여 선택적으로 반도체 기판의 상부 또는 하면을 에칭하거나 나아가서 반도체 기판의 상부와 하면을 동시에 에칭함으로써 반도체 소자 또는 반도체 기판을 보다 효율적으로 제조할 수 있게 된다.According to the present invention, the upper or lower surface of the semiconductor substrate can be selectively etched using an etching gas such as hydrochloric acid (HCl) gas or chlorine (Cl 2 ) gas in a semiconductor growth apparatus capable of inducing a nitrogen atmosphere, The semiconductor device or the semiconductor substrate can be manufactured more efficiently by simultaneously etching the upper and lower surfaces of the substrate.

특히, 에칭 공정이나 기판 하면 처리 공정 수행을 위해서 별도의 다른 장비로의 이동 없이 반도체층을 성장 또는 형성하기 위한 반도체 기판 처리 장치 내에서 바로 에칭 공정과 기판 하면 처리 공정의 수행이 가능해짐으로써 전체적인 공정을 단순화시킬 수 있어 반도체 소자의 제조 단가를 낮출 수 있게 된다.
Particularly, it is possible to perform the etching process and the substrate processing process directly in the semiconductor substrate processing apparatus for growing or forming the semiconductor layer without moving to the other equipment for performing the etching process or the substrate processing process, The manufacturing cost of the semiconductor device can be reduced.

도 1은 반도체 기판 처리 장치의 기본 구성도를 도시하며,
도 2는 반도체 제조 공정의 흐름도를 도시하며,
도 3은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 서셉터에 대한 제1 실시예를 도시하며,
도 4는 상기 도 4의 제1 실시예에 대한 단면도를 도시하며,
도 5는 상기 도 4의 제1 실시예를 이용한 반도체 기판의 하면 에칭 공정의 실시예를 도시하며,
도 6은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 서셉터에 대한 제2 실시예를 도시하며,
도 7은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치에서 에칭 가스를 분출하는 가스 분출부의 다양한 변형예를 도시하며,
도 8은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 서셉터에 대한 제3 실시예를 도시하며,
도 9는 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 이용하여 반도체 기판을 처리하는 과정에 대한 일실시예를 도시하며,
도 10은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 이용하여 반도체 기판을 처리하는 과정에 대한 다른 실시예를 도시한다.1 shows a basic configuration diagram of a semiconductor substrate processing apparatus,
2 shows a flow chart of a semiconductor manufacturing process,
3 shows a first embodiment of a susceptor of a semiconductor substrate processing apparatus capable of under-etching a substrate according to the present invention,
4 shows a cross-sectional view of the first embodiment of Fig. 4,
5 shows an example of a bottom etching process of the semiconductor substrate using the first embodiment of FIG. 4,
6 shows a second embodiment of a susceptor of a semiconductor substrate processing apparatus capable of under-etching a substrate according to the present invention,
7 shows various modifications of a gas ejecting portion for ejecting an etching gas in a semiconductor substrate processing apparatus capable of bottom etching of a substrate according to the present invention,
8 shows a third embodiment of a susceptor of a semiconductor substrate processing apparatus capable of under-etching a substrate according to the present invention,
9 illustrates an embodiment of a process of processing a semiconductor substrate using a semiconductor substrate processing apparatus capable of bottom etching of a substrate according to the present invention,
FIG. 10 shows another embodiment of a process of processing a semiconductor substrate using a semiconductor substrate processing apparatus capable of under-etching a substrate according to the present invention.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 설명하기 위하여 이하에서는 본 발명의 바람직한 실시예를 예시하고 이를 참조하여 살펴본다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings.

먼저, 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니며, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 또한 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.First, the terminology used in the present application is used only to describe a specific embodiment, and is not intended to limit the present invention, and the singular expressions may include plural expressions unless the context clearly indicates otherwise. Also, in this application, the terms "comprise", "having", and the like are intended to specify that there are stated features, integers, steps, operations, elements, parts or combinations thereof, But do not preclude the presence or addition of features, numbers, steps, operations, components, parts, or combinations thereof.

본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

본 발명은 질소(N2) 분위기를 유도할 수 있는 반도체 성장 장치에서 염산(HCl) 가스 또는 염소(Cl2) 가스 등의 에칭 가스를 이용하여 선택적으로 반도체 기판의 상부 또는 하면을 에칭하거나 나아가서 반도체 기판의 상부와 하면을 동시에 에칭함으로써 반도체 소자 또는 반도체 기판을 보다 효율적으로 제조하기 위한 반도체 제조 공정을 위한 에칭 장치와 이를 이용하는 에칭 방법에 관한 것이다.The present invention can selectively etch the upper or lower surface of a semiconductor substrate by using an etching gas such as hydrochloric acid (HCl) gas or chlorine (Cl 2 ) gas in a semiconductor growth apparatus capable of inducing a nitrogen (N 2) atmosphere, And more particularly, to an etching apparatus for a semiconductor manufacturing process for more efficiently manufacturing a semiconductor device or a semiconductor substrate by simultaneously etching upper and lower surfaces of the semiconductor substrate or an etching method using the same.

도 3은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 서셉터에 대한 제1 실시예를 도시하는데, 본 발명에 따른 반도체 기판 처리 장치의 기본적인 구조는 MOCVD 장비 또는 HVPE장비 등의 반도체 기판 처리 장치가 적용될 수 있으며 보다 바람직하게는 MOCVD 장비 또는 HVPE장비 등의 반도체 기판 처리 장치 상에 본 발명에 따른 서셉터가 채용될 수 있다.FIG. 3 illustrates a first embodiment of a susceptor of a semiconductor substrate processing apparatus capable of etching a bottom surface of a substrate according to the present invention. The basic structure of the semiconductor substrate processing apparatus according to the present invention is a semiconductor substrate processing apparatus such as a MOCVD apparatus or a HVPE apparatus A substrate processing apparatus can be applied, and more preferably, a susceptor according to the present invention can be employed on a semiconductor substrate processing apparatus such as MOCVD equipment or HVPE equipment.

본 발명에 따른 서셉터(100)는 MOCVD 장비 또는 HVPE장비 등의 반도체 성장 챔버 내에 위치되며, 반도체 기판이 놓이는 안착면(130) 상에 에칭 가스를 분출하는 가스 분출부(110)가 형성된 서셉터 바디와 가스 분출부(110)로 에칭 가스를 공급하는 가스 공급관(미도시)이 그 내부에 형성된 서셉터 샤프트(150)를 포함하여 구성될 수 있다.The susceptor 100 according to the present invention is disposed in a semiconductor growth chamber such as an MOCVD equipment or an HVPE equipment and includes a susceptor 100 having a gas spraying unit 110 for spraying an etching gas on a seating surface 130 on which a semiconductor substrate is placed, And a susceptor shaft 150 formed in the body and a gas supply pipe (not shown) for supplying an etching gas to the gas spraying unit 110.

상기 도 3의 제1 실시예에서는 가스 분출부(110)가 안착면(130)의 면상에 서로 일정간격 이격되어 원형의 폐루프 구조를 갖는 복수개의 가스 분출 홈으로 형성되어 있는데, 구체적인 구성을 상기 도 4의 제1 실시예에 대한 단면도를 나타내는 도 4를 참조하여 살펴보기로 한다.In the first embodiment of FIG. 3, the gas ejection portions 110 are formed on the surface of the seating surface 130 with a plurality of gas ejection grooves having a circular closed loop structure spaced apart from each other by a predetermined distance. 4, which is a cross-sectional view of the first embodiment of FIG.

상기 도 4의 (a)는 상기 제1 실시예에 대한 수직 단면도를 나타내고, 상기 도 4의 (b)는 상기 제1 실시예의 상부 단면도를 도시한다. 4 (a) is a vertical sectional view of the first embodiment, and FIG. 4 (b) is a top sectional view of the first embodiment.

서셉터 샤프트(150)의 내부에 형성된 가스 공급관(160)이 형성되어 있으며, 반도체 기판이 놓이는 안착면(130) 상에 복수개의 가스 분출 홈(110)이 형성되어 있다. 그리고 서셉터 바디의 내부에는 가스 공급관(160)으로부터 에칭 가스를 복수개의 가스 분출 홈(110)으로 공급하는 가스 연통로(140)가 형성되며, 가스 연통로(140)의 끝단에는 에칭 공정 후의 반응 가스를 공정 챔버의 외부로 배출하기 위한 배기관(170)이 연결되어 있다.A gas supply pipe 160 formed in the susceptor shaft 150 is formed and a plurality of gas discharge grooves 110 are formed on a seating surface 130 on which the semiconductor substrate is placed. In the susceptor body, a gas communication path 140 for supplying an etching gas from the gas supply pipe 160 to the plurality of gas ejection grooves 110 is formed. In the end of the gas communication path 140, And an exhaust pipe 170 for exhausting the gas to the outside of the process chamber.

상기 도 4의 (c)는 상기 도 4의 (a)에서 A부분을 수평 절단한 단면도를 도시하는데, 상기 제1 실시예에서 가스 연통로(140)는 안착면(130)의 중심에 위치한 가스 공급관(160)으로부터 외측의 배기관(170)으로 향하는 방사형의 복수개 연통관으로 형성되어 연통관의 상면에서 상기 도 4의 (a)에 도시된 바와 같이 복수개의 가스 분출 홈(110)이 연결되어 가스 분출 홈(110)으로 에칭 가스를 공급한다. 4 (c) is a cross-sectional view taken along the line A in FIG. 4 (a). In the first embodiment, the gas communication path 140 includes a gas located at the center of the seating surface 130 A plurality of radial communication pipes extending from the supply pipe 160 to the exhaust pipe 170 on the outer side so that a plurality of gas discharge grooves 110 are connected to the upper surface of the communication pipe as shown in FIG. (Not shown).

이와 같은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 이용하여 반도체 기판의 상부와 하면을 동시에 또는 선택적으로 에칭할 수 있는데, 도 5는 상기 도 4의 제1 실시예를 이용한 반도체 기판의 하면 에칭 공정의 실시예를 도시한다.The upper and lower surfaces of the semiconductor substrate may be simultaneously or selectively etched by using the semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to the present invention. FIG. 2 is a cross-sectional view showing an example of a bottom etching process of FIG.

상기 도 5의 실시예에서 반도체 기판(15a) 상부에 반도체층(15b)이 적층되어 반도체 소자(15)가 형성되어 있으며, 반도체 소자(15)의 상부 에칭은 기판 처리 장치의 공정 챔버의 구성을 통해 이루어지며, 반도체 소자(15)의 반도체 기판(15a) 하면에 대한 에칭은 본 발명에 따른 서셉터(100)를 통해 이루어진다.5, the semiconductor layer 15b is stacked on the semiconductor substrate 15a to form the semiconductor device 15, and the upper etching of the semiconductor device 15 may be performed by changing the structure of the process chamber of the substrate processing apparatus Etching of the lower surface of the semiconductor substrate 15a of the semiconductor element 15 is performed through the susceptor 100 according to the present invention.

반도체 기판(15a)의 하면 에칭 과정을 살펴보면, 서셉터 샤프트(150)의 가스 공급관(160)으로 에칭 가스를 도입시키면 가스 공급관(160)으로부터 공급되는 에칭 가스는 가스 연통로(140)를 따라 이동하면서 각각의 가스 분출 홈(110)을 통해 분출되어 안착면(130) 상에 놓인 반도체 기판(15a)의 하면이 에칭된다. 그리고 에칭 공정에 따라 발생되는 반응 가스는 가스 연통로(140)를 따라 외측의 배기관(170)으로 배출된다.The etching gas supplied from the gas supply pipe 160 is moved along the gas communication path 140 when the etching gas is introduced into the gas supply pipe 160 of the susceptor shaft 150 And the lower surface of the semiconductor substrate 15a placed on the seating surface 130 is etched through the respective gas ejection grooves 110. [ The reaction gas generated in accordance with the etching process is discharged to the exhaust pipe 170 on the outer side along the gas communication path 140.

이와 같이 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 통해 기판의 상부 에칭뿐만 아니라 기판 하면 에칭이 가능해진다.
As described above, the semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to the present invention enables not only the top etching of the substrate but also the bottom surface etching.

도 6은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 서셉터에 대한 제2 실시예를 도시한다.6 shows a second embodiment of a susceptor of a semiconductor substrate processing apparatus capable of under-etching a substrate according to the present invention.

상기 제2 실시예에 따른 서셉터(100a)에서도 상기 제1 실시예와 같이 안착면(130a) 상에 서로 일정간격 이격되어 복수개의 가스 분출 홈(110)이 형성되어 있고, 가스 공급관(160a)으로부터 공급되는 에칭 가스가 가스 연통로(140a)를 따라 이동하면서 각각의 가스 분출 홈(110a)을 통해 분출되는 구조로 구성되어 있다.The susceptor 100a according to the second embodiment has a plurality of gas ejection grooves 110 spaced apart from each other on the seating surface 130a as in the first embodiment, The etching gas supplied from the gas communication passage 140a is ejected through the respective gas ejection grooves 110a while moving along the gas communication path 140a.

상기 제2 실시예에서는 가스 연통로(140a)가 가스 공급관(160a)으로부터 공급된 에칭 가스를 수용하는 공간으로 형성되는데, 상기 도 4의 (b)에서 B부분을 수평 절단한 단면도인 상기 도 4의 (c)를 살펴보면, 가스 연통로(140a)가 복수개의 가스 분출 홈(110a)의 하부에 형성된 공간으로서 가스 공급관(160a)으로부터 공급된 에칭 가스를 상부의 가스 분출 홈(110a)으로 공급하고 에칭 공정에 따라 발생되는 반응 가스는 가스 연통로(140a)의 공간 외측에 연결된 배기관(170a)으로 배출되는 구조로 형성되어 있다. 그리고 안착면(130a)에는 브릿지(135a)가 형성되어 가스 분출 홈(110a) 간을 연결한다. In the second embodiment, the gas communication path 140a is formed as a space for accommodating the etching gas supplied from the gas supply pipe 160a. In FIG. 4 (b) The gas communication path 140a supplies the etching gas supplied from the gas supply pipe 160a to the upper gas discharge groove 110a as a space formed in the lower portion of the plurality of gas discharge grooves 110a The reaction gas generated according to the etching process is discharged into an exhaust pipe 170a connected to the outside of the space of the gas communication path 140a. A bridge 135a is formed on the seating surface 130a to connect the gas ejection grooves 110a.

이와 같이 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 서셉터에서 에칭 가스를 분배하는 가스 연통로는 단순한 관로의 형태뿐만 아니라 다양한 공간 형태로 변형될 수 있다.As described above, the gas communication path for distributing the etching gas in the susceptor of the semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to the present invention can be transformed into various space shapes as well as a simple channel shape.

나아가서 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치에서 가스 분출부도 반도체 기판의 하면 크기나 에칭 요구 깊이 등의 다양한 요소를 고려하여 그에 따른 다양한 형태로 변형될 수 있는데, 도 7은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치에서 에칭 가스를 분출하는 가스 분출부의 다양한 변형예를 도시한다. Further, in the semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to the present invention, the gas ejection unit can be modified into various shapes in consideration of various factors such as the bottom surface size of the semiconductor substrate, Which is capable of etching the bottom surface of the substrate in accordance with the etching conditions of the substrate.

상기 도 7의 (a)에서는 서셉터(200a)의 안착면에 가스 분출부(210a)가 서로 일정간격 이격되어 복수의 사각형 폐루프 구조로 형성되어 있으며, 상기 도 7의 (b)에서는 서셉터(200b)의 안착면에 가스 분출부(210a)가 복수의 8각형 폐루프 구조로 형성되어 있다. 나아가서 상기 도 7의 (c)에서는 서셉터(200c)의 안착면에 가스 분출부(210a)가 일정 면적을 갖는 홈이 배열된 형태로 형성되어 있다.In FIG. 7 (a), the gas ejection portions 210a are formed on the seating surface of the susceptor 200a at a predetermined distance from each other to have a plurality of rectangular closed loop structures. In FIG. 7 (b) The gas spouting portion 210a is formed on the seating surface of the valve body 200b in a plurality of octagonal closed loop structures. Further, in FIG. 7 (c), the gas ejection portion 210a is formed on the seating surface of the susceptor 200c in such a manner that grooves having a predetermined area are arranged.

이와 같이 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치에서 기판의 하면으로 에칭 가스를 분출하는 가스 분출부는 상황에 따라서 보다 효과적인 에칭을 위해서 다양한 형태로 변형될 수 있다.
As described above, in the semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to the present invention, the gas ejecting unit for ejecting the etching gas to the bottom surface of the substrate can be modified into various forms for more effective etching depending on the situation.

도 8은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 서셉터에 대한 제3 실시예를 도시한다.8 shows a third embodiment of a susceptor of a semiconductor substrate processing apparatus capable of under-etching a substrate according to the present invention.

상기 도 8의 제3 실시예의 기본적인 구조는 상기 도 3 및 도 4의 제1 실시예와 유사하므로 중복되는 설명은 생략하기로 하고, 상기 제3 실시예의 특징적 구성만을 살펴보기로 한다.Since the basic structure of the third embodiment of FIG. 8 is similar to that of the first embodiment of FIGS. 3 and 4, only the characteristic configuration of the third embodiment will be described.

먼저 상기 제3 실시예에서는 온도 조절 수단이 구비되는데, 반도체 제조 공정에서 반도체 기판의 온도 유지는 상당히 중요한 문제로서, 일반적인 반도체 기판 처리 장치에서는 기판의 온도 조절 수단이 구비될 수 있다. 본 발명에서도 반도체 기판의 온도를 조절하기 위해서 반도체 기판이 놓이는 안착면(330) 상의 가스 분출부(310) 간 사이에 온도 조절 수단(390)을 구비하였다. 여기서 온도 조절 수단(390)은 안착면(330)의 내부나 면 상에 배설된 코일 히터가 적용될 수도 있고 또는 온수나 냉매가 흐르는 히트 씽크가 적용될 수도 있다.In the third embodiment, temperature control means is provided. Maintaining the temperature of the semiconductor substrate in the semiconductor manufacturing process is a very important issue. In a typical semiconductor substrate processing apparatus, a temperature control means for the substrate may be provided. The temperature control means 390 is provided between the gas ejection portions 310 on the seating surface 330 on which the semiconductor substrate is placed in order to adjust the temperature of the semiconductor substrate. Here, the temperature adjusting means 390 may be a coil heater disposed on the inner surface or the surface of the seating surface 330, or a heat sink in which hot water or refrigerant flows may be applied.

또한 상기 제3 실시예는 가스 확산관(380)을 구비하는데, 상기 도 3 및 도 4의 제1 실시예의 경우에 가스 공급관(160)에 인접한 가스 연통로(140) 상의 압력이 가스 공급관(160)으로부터 공급되는 에칭 가스로 인해 상대적으로 다른 영역보다 높을 수 있으며, 이로 인해서 가스 분출부(110)에서 분출되는 에칭 가스가 균일하지 못할 수 있다. 이는 반도체 기판의 하면 중심부가 상대적으로 더 심하게 에칭되고 외각으로 갈수록 상대적으로 에칭이 더 낮게 이루어지게 된다. 따라서 상기 제3 실시예에서는 반도체 기판의 하면이 전체적으로 고루 에칭될 수 있도록 에칭 가스를 분배하기 위해서 가스 확산관(380)을 채용하였다.3 and 4, the pressure on the gas communication path 140 adjacent to the gas supply pipe 160 is supplied to the gas supply pipe 160 The etching gas may be unevenly ejected from the gas ejecting portion 110. In this case, This is because the center of the lower surface of the semiconductor substrate is etched relatively heavily and the etch is relatively lower as it goes to the outside. Therefore, in the third embodiment, the gas diffusion tube 380 is used to distribute the etching gas so that the lower surface of the semiconductor substrate can be uniformly etched as a whole.

상기 도 8에 도시된 바와 같이 가스 확산관(380)은 가스 공급관(360)과 연결되고, 그 내부에 가스 확산로(381)가 가스 연통로(340)를 따라 형성되며, 가스 공급관(360)으로부터의 에칭 가스가 가스 연통로(340)의 전체 내부 공간에 균일하게 확산되도록 가스 연통로(340)의 내부 공간에서 가스 연통로(340)를 따라서 일정 간격씩 이격되어 에칭 가스를 분출하는 확산홀(385)이 형성된다. 이와 같은 가스 확산관(380)을 통해 가스 연통로(340) 상에는 전체 영역에 고루 에칭 가스가 분포될 수 있게 되고 따라서 가스 분출부(110)를 통해 에칭 가스도 균일하게 분출될 수 있게 된다.
8, a gas diffusion pipe 380 is connected to a gas supply pipe 360, a gas diffusion path 381 is formed along the gas communication path 340, a gas supply pipe 360 is connected to the gas diffusion pipe 380, Which are spaced apart from each other along the gas communication path 340 in the inner space of the gas communication path 340 so as to uniformly diffuse the etching gas from the gas communication path 340 in the entire inner space of the gas communication path 340, (385) are formed. The uniformly distributed etching gas can be distributed over the gas communication path 340 through the gas diffusion pipe 380 and the etching gas can be uniformly injected through the gas diffusion part 110. [

이와 같은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 통해 반도체 기판의 상부뿐 아니라 기판의 하면까지 에칭이 가능하여 반도체 제조 공정을 더욱 단순화시킬 수 있는데, 이하에서는 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 이용하여 반도체 기판을 처리하는 방법에 대하여 그 실시예를 통해 살펴보기로 한다.The semiconductor substrate processing apparatus according to the present invention can etch not only the top surface of the semiconductor substrate but also the bottom surface of the substrate through the semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to the present invention, A method of processing a semiconductor substrate using a semiconductor substrate processing apparatus capable of under-etching will be described with reference to its embodiments.

도 9는 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 이용하여 반도체 기판을 처리하는 과정에 대한 일실시예를 도시한다.FIG. 9 illustrates an embodiment of a process of processing a semiconductor substrate using a semiconductor substrate processing apparatus capable of under-etching a substrate according to the present invention.

상기 도 9의 (a)와 같이 반도체 기판(15a)을 준비하는데, 반도체 기판(15a)은 가장 일반적으로 사용하는 실리콘(Si)기판이나 갈륨아세나이드(GaAs) 기판 또는 실리콘카바이드(SiC) 기판이 사용될 수 있다. 그리고 MOCVD나 HVPE 등의 반도체 기판 처리 장치를 이용하여 상기 도 9의 (b)와 같이 반도체 기판(15a) 상에 반도체층 또는 금속층(15b)을 형성하는데, 여기서 MOCVD나 HVPE 등의 반도체 기판 처리 장치는 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치가 적용된 MOCVD나 HVPE 등이 될 수 있으며, 반도체층(15b)은 필요에 따라 SiO2, SiN, TiN, CrN, HfN, TaN, Si, Ge, SiGe, AlN, GaN, InN, AlGaN 또는 InGaN 등을 한층 이상 포함 할 수 있고, 별도의 스퍼터(Sputter), PECVD 또는 E-빔 증착기(E-beam Evaporator) 등의 장비로 해당 반도체층을 형성한 후 본 발명에 따른 기판 처리 장치로 위치시켜 추가적인 증착 또는 성장 공정을 진행할 수도 있다.A semiconductor substrate 15a is prepared as shown in FIG. 9A. The semiconductor substrate 15a is a silicon substrate or a gallium arsenide (GaAs) substrate or a silicon carbide (SiC) substrate most commonly used. Can be used. 9B, a semiconductor layer or a metal layer 15b is formed on the semiconductor substrate 15a using a semiconductor substrate processing apparatus such as MOCVD or HVPE. Here, a semiconductor substrate processing apparatus such as MOCVD or HVPE, SiN, TiN, CrN, HfN, TaN, Si, Ge, or the like may be used as the semiconductor layer 15b, if necessary. The semiconductor layer 15b may be formed of MOCVD or HVPE, , SiGe, AlN, GaN, InN, AlGaN, InGaN, or the like, and may be formed by a separate sputter, PECVD or E-beam evaporator And then may be placed in the substrate processing apparatus according to the present invention to perform additional deposition or growth processes.

상기 도 9의 (c)에서는 물리적 화학적 특성이 반도체 기판(15a)과 상이한 반도체층(15b)을 성장시키고 그 상부에 SiO2, SiN, Al2O3 등으로 에칭 방지 패턴(15c)을 패터닝 후 상기 도 9의 (d)에 도시된 바와 같이 공정 챔버 내부에서 에칭하는 과정을 수행한다. 반도체 기판(15a) 상부에 반도체 소자 제작을 위해 성장된 반도체층(15b)이 있는 경우에는 단위 소자마다 선택적인 에칭이 필요하며, 이때 적용할 수 있는 방법으로써 성장된 반도체층(15b)이 염산(HCl) 가스로 에칭 가능한 경우에는 상기 도 9의 (d)와 같이 에칭 방지 패턴(15c)을 적용하여 반도체층(15b)을 선택적으로 에칭을 할 수 있다. 9C, a semiconductor layer 15b having a physical and chemical characteristic different from that of the semiconductor substrate 15a is grown, and an etching prevention pattern 15c is patterned with SiO 2 , SiN, Al 2 O 3 or the like on the semiconductor layer 15b, Etching is performed inside the process chamber as shown in FIG. 9 (d). In the case where the semiconductor layer 15b is grown on the semiconductor substrate 15a in order to fabricate a semiconductor device, selective etching is required for each unit element. In this case, HCl) gas, it is possible to selectively etch the semiconductor layer 15b by using the etching prevention pattern 15c as shown in FIG. 9 (d).

나아가서 반도체 소자의 열적, 전기적 특성을 개선하기 위해 반도체 기판의 두께를 얇게 해야만 하는 경우에 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 통해 반도체 소자의 상부에서의 에칭 뿐만 아니라 상기 도 9의 (d)와 같이 반도체 기판의 하면에서도 에칭을 실시하여 반도체 소자의 두께를 얇게 만들 수 있으며, 나아가서 해당 반도체층의 성장 과정 도중에도 반도체 기판(15a)의 하면을 에칭할 수 있다.In addition, when the thickness of the semiconductor substrate must be reduced in order to improve the thermal and electrical characteristics of the semiconductor device, etching of the upper portion of the semiconductor device through the semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to the present invention, The lower surface of the semiconductor substrate 15a may be etched during the growth process of the semiconductor layer by etching the lower surface of the semiconductor substrate as shown in (d) of FIG.

에칭 공정은 MOCVD나 HVPE 등의 장비에서 사용하는 염산(HCl) 가스와 반도체 성장시 사용되는 분위기 가스인 질소(N2)를 채용하여, 700 내지 1400℃의 온도와 0.1 내지 5 atm의 압력하에서 하기 [식 1] 내지 [식 3]에 따른 염산(HCl) 가스에 의한 반도체 기판의 에칭 메커니즘에 따라 이루어질 수 있다.The etching process employs hydrochloric acid (HCl) gas used in equipment such as MOCVD or HVPE and nitrogen (N 2 ), which is an atmospheric gas used for semiconductor growth, at a temperature of 700 to 1400 ° C. and a pressure of 0.1 to 5 atm Can be performed according to the etching mechanism of the semiconductor substrate by hydrochloric acid (HCl) gas according to [Equation 1] to [Equation 3].

2HCl + 2Si → 2SiCl + H2 [식 1]2HCl + 2Si? 2SiCl + H 2 [Formula 1]

2HCl + 2GaAs → 2GaCl + As2 + H2 [식 2] 2HCl + 2GaAs → 2GaCl + As 2 + H 2 [ Formula 2]

4HCl + SiC → SiCl4 +CH4 [식 3] 4HCl + SiC → SiCl 4 + CH 4 [ Equation 3]

여기서, 반도체 기판(15a)은 상기 [식 1] 내지 [식 3]에 따라 에칭될 수 있으나, 고온에서 염산(HCl) 가스가 분해되어 생성되는 클로린(Clx)가스에 의해서도 반도체 기판(15a)이 에칭될 수도 있다. 또한 반도체 기판의 종류마다 열적 특성이 상이하므로 그에 따라 에칭 공정 조건이 고려될 수 있는데, 가령 실리콘카바이드(SiC) 기판의 경우에는 100nm/min 이상의 에칭률을 얻기 위해서는 1200℃이상의 온도 조건이 적용될 필요가 있다. Here, the semiconductor substrate 15a may be etched according to the above-mentioned [Expression 1] to [Expression 3], but the semiconductor substrate 15a may be etched by chlorine (Clx) gas generated by decomposition of hydrochloric acid (HCl) Etched. In addition, in the case of a silicon carbide (SiC) substrate, it is necessary to apply a temperature condition of 1200 ° C or more in order to obtain an etching rate of 100 nm / min or more because the thermal characteristics are different for each type of semiconductor substrate. have.

나아가서, 에칭률은 온도 조건 이외에도 염산(HCl) 가스의 양 그리고 공정 챔버 내부의 질소(N2) 가스의 비율 등에 의해 크게 변화할 수 있는데, 공정 챔버 내의 가스 분위기에 따른 에칭률의 영향을 고려하는 경우에, 수소(H2) 가스와 클로린(Cl2) 가스의 결합을 통해 염산(HCl) 가스로 환원되는 반응은 에칭률을 감소시키는 역할을 할 수 있으므로 수소(H2) 가스는 최소화시킬 필요가 있다.Further, the etching rate may vary greatly depending on the amount of hydrochloric acid (HCl) gas, the ratio of nitrogen (N 2 ) gas in the process chamber and the like in addition to the temperature condition. Considering the influence of the etching rate depending on the gas atmosphere in the process chamber If the hydrogen (H 2) gas and chlorine (Cl 2) the reaction is through a combination of gas reduced to the hydrochloric acid (HCl) gas may serve to decrease the etching rate of hydrogen (H 2) gas is necessary to minimize .

이와 같은 본 발명에 따른 기판 처리 방법의 실시예에 기초한 에칭 과정은, 기판 처리 장치의 내부에서 성장용 반도체 기판에 증착되거나 성장된 반도체층을 시간당 10um이상의 에칭률로서 선택적으로 제거할 수 있다.The etching process based on the embodiment of the substrate processing method according to the present invention can selectively remove the semiconductor layer deposited or grown on the growth semiconductor substrate in the substrate processing apparatus as an etching rate of 10 um or more per hour.

본 발명에 따른 반도체 기판의 에칭 공정을 좀 더 세부적으로 살펴보자면, 반도체 기판을 에칭하기 위해서는 먼저 반응 챔버 내에 반도체 기판을 앞서 살펴본 발명에 따른 서셉터에 위치시키고, 반응 챔버 내부를 50%이상의 질소 또는 아르곤가스로 채운 후 반응 챔버 내부에 염산 가스를 투입하여 반도체 기판 상부와 반도체 기판의 하면을 동시에 에칭하게 된다.In order to etch a semiconductor substrate, a semiconductor substrate is first placed in a susceptor according to the present invention, and the inside of the reaction chamber is filled with nitrogen of at least 50% After filling with argon gas, hydrochloric acid gas is injected into the reaction chamber to simultaneously etch the upper surface of the semiconductor substrate and the lower surface of the semiconductor substrate.

여기서 에칭 가스로는 염산(HCl) 가스 외에 염소(Cl2) 가스 등 다양한 에칭 가스가 사용될 수 있으며, 공정 챔버의 내부는 질소(N2)이외에도 수소(H2), 암모니아(NH3), 염산(HCl), 염소(Cl2), 갈륨클로라이드(GaCl), 알루미늄클로라이드(AlCl), 알루미늄트리클로라이드(AlCl3), 트리메탈가륨(TMGa), 트리메틸인듐(TMIn), 트리메틸알루미늄(TMAl), 실란(SiH4), 디실란(Si2H6), 아르신(AsH3) 또는 사수소화게르마늄(GeH4) 중 하나 이상의 가스를 포함하는 분위기로 형성할 수도 있다. In this case, various etching gases such as chlorine (Cl 2 ) gas and hydrochloric acid (HCl) gas may be used as etching gas. Inside the processing chamber, hydrogen (H 2), ammonia (NH 3), hydrochloric acid (HCl) (Cl2), gallium chloride (GaCl), aluminum chloride (AlCl), aluminum trichloride (AlCl3), trimethalumium (TMGa), trimethyl indium (TMIn), trimethyl aluminum (TMAl) (Si2H6), arsine (AsH3), or germanium dihydrogen (GeH4).

나아가서 반도체층이나 반도체 기판 상에 SiO2, SiN, Al2O3 등으로 형성된 에칭 방지 패턴이 존재하는 경우에는, 에칭 방지 패턴이 없는 부분을 선택적으로 제거할 수 있는데, 반도체 기판의 두께를 보다 얇게 하기 위해 반도체 기판의 하면부에 에칭가스를 도입시켜 반도체 기판의 하면을 에칭하여 보다 쉽게 단위 소자를 각기 분리할 수 있다. Furthermore, when there is an etching prevention pattern formed of SiO 2 , SiN, Al 2 O 3 or the like on the semiconductor layer or the semiconductor substrate, the portion without the etching prevention pattern can be selectively removed. In order to further reduce the thickness of the semiconductor substrate An etching gas is introduced into the lower surface of the semiconductor substrate to etch the lower surface of the semiconductor substrate to separate the unit elements more easily.

이와 같이 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 이용한 반도체 기판 처리 방법을 통해서 하나의 반도체 기판 처리 장치 상에서 반도체 기판의 상부를 선택적으로 에칭하면서 반도체 기판의 하면에 대한 에칭이 가능하게 된다.
As described above, according to the semiconductor substrate processing method using the semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to the present invention, the upper surface of the semiconductor substrate is selectively etched on one semiconductor substrate processing apparatus, do.

본 발명에 따른 기판 처리 방법에 대하여 좀 더 살펴보자면, 도 10은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 이용하여 반도체 소자를 제조하는 과정에 대한 다른 실시예를 도시한다.FIG. 10 illustrates another embodiment of a process for fabricating a semiconductor device using a semiconductor substrate processing apparatus capable of etching a bottom surface of a substrate according to the present invention. Referring to FIG.

상기 도 10의 실시예에서는 반도체 기판(16a) 상에 다층 구조(16b, 16c, 16d, 16e)를 형성시킨 경우로서, 이와 같은 다층 구조(16b, 16c, 16d, 16e)는 금속층이나 반도체층 등으로 형성되며 각기 SiO2, SiN, TiN, CrN, HfN, TaN, Si, Ge, SiGe, AlN, GaN, InN, AlGaN 또는 InGaN 등을 포함할 수 있다. 앞서 상기 도 9의 실시예에서도 살펴보았는데, 반도체 기판(16a)의 상부에 형성되는 구조는 에칭 공정이 이루어질 동일한 반도체 기판 처리 장치에서 형성될 수도 있고 상황에 따라서 스퍼터(Sputter), PECVD 또는 E-빔 증착기(E-beam Evaporator) 등의 다른 장비에서 형성될 수도 있다.In the embodiment of FIG. 10, the multilayer structures 16b, 16c, 16d, and 16e are formed on the semiconductor substrate 16a. The multilayer structures 16b, 16c, 16d, And may include SiO2, SiN, TiN, CrN, HfN, TaN, Si, Ge, SiGe, AlN, GaN, InN, AlGaN or InGaN. 9, the structure formed on the upper surface of the semiconductor substrate 16a may be formed in the same semiconductor substrate processing apparatus to be subjected to the etching process, and may be formed by sputtering, PECVD or E-beam Or may be formed in other equipment such as an evaporator (E-beam evaporator).

반도체 기판(16a) 상에 다층 구조(16b, 16c, 16d, 16e)가 모두 형성된 후나 또는 해당 층을 형성한 후 나머지 상부층들을 형성하기 위해서 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치로 이동되며, 상기 도 10의 (b)와 같이 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치를 통해 반도체 기판(16a)의 하면 에칭이 수행된다.A semiconductor substrate processing apparatus capable of etching a bottom surface of a substrate according to the present invention in order to form all the multilayer structures 16b, 16c, 16d, and 16e on the semiconductor substrate 16a or to form remaining upper layers after forming the layer And the bottom surface of the semiconductor substrate 16a is etched through the semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to the present invention as shown in FIG. 10 (b).

이와 같은 본 발명에 따른 기판의 하면 에칭이 가능한 반도체 기판 처리 장치로 반도체 기판의 하면에 대한 에칭 공정을 수행함으로써 반도체 기판 처리 공정을 단순화시키고 제조 시간을 단축할 수 있다. The semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to the present invention performs an etching process on the bottom surface of the semiconductor substrate, thereby simplifying the semiconductor substrate processing process and shortening the manufacturing time.

또한 본 발명은 반도체 성장이 가능한 반도체 기판 처리 장치를 사용하므로, 반도체 기판의 에칭 전 반도체 기판에 복수의 층을 성장하거나, 80um이상의 두께로 반도체 층을 성장 한 후 초기 성장용 반도체 기판의 하면을 에칭하여 완전 제거함으로써 새로운 반도체 기판을 제조할 수 있게 된다. 이때 가장 중요한 것이 에칭률로서 본 발명에 의하면 최소 시간당 10um 에서 최대 300um이상을 제거할 수 있는 장점을 갖고 있다.
Since the semiconductor substrate processing apparatus capable of semiconductor growth is used, a plurality of layers are grown on a semiconductor substrate before etching the semiconductor substrate, a semiconductor layer is grown to a thickness of 80um or more, So that a new semiconductor substrate can be manufactured. In this case, according to the present invention, the etching rate is the most important.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상이 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석 되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
The foregoing description is merely illustrative of the technical idea of the present invention and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments of the present invention are not intended to limit the scope of the present invention but to limit the scope of the present invention. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents thereof should be construed as being included in the scope of the present invention.

100, 100a, 200a, 200b, 200c, 300 : 본 발명에 따른 서셉터,
110, 110a, 210a, 210b, 210c, 310 : 가스 분출부,
130, 130a, 330 : 반도체 기판 안착면,
140, 140a, 340 : 가스 연통로,
150, 150a, 350 : 서셉터 샤프트,
160, 160a, 360 : 가스 공급관,
170, 170a, 370 : 배기관,
380 : 가스 확산관,
381 : 가스 확산로,
385 : 가스 확산홀,
390 : 온도 조절 수단.100, 100a, 200a, 200b, 200c, 300: susceptor according to the present invention,
110, 110a, 210a, 210b, 210c, 310:
130, 130a, 330: a semiconductor substrate mounting surface,
140, 140a, 340: gas communication path,
150, 150a, 350: susceptor shaft,
160, 160a, 360: gas supply pipe,
170, 170a, 370: exhaust pipe,
380: gas diffusion tube,
381: gas diffusion furnace,
385: gas diffusion hole,
390: Temperature control means.

Claims (12)

반도체 기판 처리 장치에 있어서,
화학적 반응 공간을 제공하는 공정 챔버;
상기 반응 공간 내에 위치되고, 반도체 기판이 놓이는 안착면을 가지며, 상기 안착면에 반도체 기판의 하면으로 에칭 가스를 분출하는 가스 분출부가 형성된 서셉터 바디; 및
상기 서셉터 바디를 지지하며, 상기 가스 분출부로 에칭 가스를 공급하는 가스 공급관이 형성된 서셉터 샤프트를 포함하는 것을 특징으로 하는 기판의 하면 에칭이 가능한 반도체 기판 처리 장치.A semiconductor substrate processing apparatus comprising:
A process chamber providing a chemical reaction space;
A susceptor body located in the reaction space and having a seating surface on which the semiconductor substrate is placed, the susceptor body having a gas ejection portion for ejecting an etching gas onto a lower surface of the semiconductor substrate; And
And a susceptor shaft supporting the susceptor body and having a gas supply pipe for supplying an etching gas to the gas spraying part. 제 1 항에 있어서,
상기 가스 분출부는,
상기 안착면의 면상에 서로 일정간격 이격되어 원형 또는 다각형의 폐루프 구조를 갖는 복수개의 가스 분출 홈을 포함하는 것을 특징으로 하는 기판의 하면 에칭이 가능한 반도체 기판 처리 장치.The method according to claim 1,
The gas-
And a plurality of gas ejection grooves spaced apart from each other by a predetermined distance on the surface of the seating surface and having a circular or polygonal closed loop structure. 제 2 항에 있어서,
상기 서셉터 바디 내부에는, 상기 가스 공급관으로부터의 에칭 가스를 상기 복수개의 가스 분출 홈에 공급하는 가스 연통로가 형성되며,
상기 가스 연통로에는 에칭 공정 후의 반응 가스를 상기 공정 챔버의 외부로 배출하기 위한 배기관이 연결된 것을 특징으로 하는 기판의 하면 에칭이 가능한 반도체 기판 처리 장치.3. The method of claim 2,
A gas communication path for supplying an etching gas from the gas supply pipe to the plurality of gas discharge grooves is formed in the susceptor body,
Wherein an exhaust pipe for discharging the reaction gas after the etching process to the outside of the process chamber is connected to the gas communication path. 제 3 항에 있어서,
상기 가스 연통로는,
상기 안착면의 중심으로부터 외측으로 향하는 방사형의 가스 연통관으로 형성된 것을 특징으로 하는 기판의 하면 에칭이 가능한 반도체 기판 처리 장치.The method of claim 3,
In the gas communication passage,
And a radial gas communication pipe extending outward from the center of the seating surface. 제 3 항에 있어서,
상기 가스 공급관과 연결되어 상기 가스 공급관으로부터의 에칭 가스가 상기 가스 연통로의 전체 내부 공간에 균일하게 확산되도록 상기 가스 연통로의 내부 공간에서 상기 가스 연통로를 따라 일정 간격씩 이격되어 에칭 가스를 분출하는 가스 확산관이 형성된 것을 특징으로 하는 기판의 하면 에칭이 가능한 반도체 기판 처리 장치.The method of claim 3,
And an etching gas connected to the gas supply pipe is spaced apart along the gas communication path in the inner space of the gas communication path so as to uniformly diffuse the etching gas from the gas supply pipe in the entire internal space of the gas communication path, Wherein a gas diffusion tube is formed on the bottom surface of the substrate. 제 2 항에 있어서,
상기 복수개의 가스 분출 홈 간 사이의 상기 안착면 내부에는 상기 안착면에 놓인 반도체 기판의 온도를 조절하기 위한 온도 조절 수단이 형성된 것을 특징으로 하는 기판의 하면 에칭이 가능한 반도체 기판 처리 장치.3. The method of claim 2,
And a temperature adjusting means for adjusting a temperature of the semiconductor substrate placed on the seating surface is formed in the seating surface between the plurality of gas ejection grooves. 제 1 항 내지 제 6 항 중 어느 한 항의 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 공정 챔버에서 반도체 기판과 물리적 특성 및 화학적 특성에 따른 에칭율이 상이한 반도체 물질의 증착 또는 성장 공정을 통해 상기 반도체 기판 상에 반도체층을 형성시키는 제1 단계; 및
상기 공정 챔버의 내부 환경을 상기 반도체층의 형성 환경 상태와 동일하게 유지하면서 상기 기판 처리 장치로 에칭 가스를 공급하여 상기 반도체 기판의 하면을 에칭하는 제2 단계를 포함하는 것을 특징으로 하는 반도체 기판 처리 방법.A method of manufacturing a semiconductor device, comprising the steps of: depositing or growing a semiconductor material having a different etch rate from a semiconductor substrate in a process chamber of a semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate according to any one of claims 1 to 6, A first step of forming a semiconductor layer on a substrate; And
And a second step of etching the lower surface of the semiconductor substrate by supplying an etching gas into the substrate processing apparatus while keeping the internal environment of the processing chamber to be the same as the forming environment state of the semiconductor layer Way. 제 7 항에 있어서,
상기 제2 단계는,
상기 반도체층의 상면에 에칭 방지 마스크 패턴을 형성하는 단계; 및
상기 반응 챔버의 내부 공간과 상기 반도체 기판 처리 장치의 서셉터로 에칭 가스를 공급하여 상기 반도체 기판의 상부와 상기 반도체 기판의 하면을 동시에 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 처리 방법.8. The method of claim 7,
The second step comprises:
Forming an etching-resistant mask pattern on an upper surface of the semiconductor layer; And
And etching the upper surface of the semiconductor substrate and the lower surface of the semiconductor substrate by simultaneously supplying an etching gas to the inner space of the reaction chamber and the susceptor of the semiconductor substrate processing apparatus. 제 7 항에 있어서,
상기 제2 단계는,
상기 제1 단계에서 상기 반도체 기판 상에 반도체층을 형성시키는 공정 수행 중에 수행되는 것을 특징으로 하는 반도체 기판 처리 방법.8. The method of claim 7,
The second step comprises:
Wherein the first step is performed during a process of forming a semiconductor layer on the semiconductor substrate in the first step. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 에칭 가스는, 염산(HCl) 가스 또는 염소(Cl2)가스인 것을 특징으로 하는 반도체 기판 처리 방법.10. The method according to any one of claims 7 to 9,
Wherein the etching gas is a hydrochloric acid (HCl) gas or a chlorine (Cl 2 ) gas. 제 10 항에 있어서,
상기 제2 단계는,
상기 기판의 하면 에칭이 가능한 반도체 기판 처리 장치의 서셉터 샤프트에 구비된 가스 공급관으로 상기 에칭 가스와 질소(N2)를 혼합하여 주입하여, 상기 반도체 기판의 하면을 에칭하는 것을 특징으로 하는 반도체 기판 처리 방법.11. The method of claim 10,
The second step comprises:
And etching the lower surface of the semiconductor substrate by mixing and injecting the etching gas and nitrogen (N 2 ) into a gas supply pipe provided in a susceptor shaft of a semiconductor substrate processing apparatus capable of etching the bottom surface of the substrate. Processing method. 제 10 항에 있어서,
상기 제2 단계에서 상기 공정 챔버의 내부는,
질소(N2), 수소(H2), 암모니아(NH3), 염산(HCl), 염소(Cl2), 갈륨클로라이드(GaCl), 알루미늄클로라이드(AlCl), 알루미늄트리클로라이드(AlCl3), 트리메탈가륨(TMGa), 트리메틸인듐(TMIn), 트리메틸알루미늄(TMAl), 실란(SiH4), 디실란(Si2H6), 아르신(AsH3) 또는 사수소화게르마늄(GeH4) 중 하나 이상의 가스를 포함하는 분위기로 형성되고,
700 내지 1400℃의 온도 범위와 0.1 내지 5 atm의 압력 범위로 유지되는 것을 특징으로 하는 반도체 기판 처리 방법.11. The method of claim 10,
In the second step,
(N2), hydrogen (H2), ammonia (NH3), hydrochloric acid (HCl), chlorine (Cl2), gallium chloride (GaCl), aluminum chloride (AlCl3), aluminum trichloride , At least one of trimethyl indium (TMIn), trimethyl aluminum (TMAl), silane (SiH4), disilane (Si2H6), arsine (AsH3), or germanium dihydrogen (GeH4)
Wherein the temperature is maintained in the range of 700 to 1400 DEG C and the pressure range of 0.1 to 5 atm.
KR1020140011302A 2014-01-29 2014-01-29 Substrate treating apparatus for etching the back-side surface of substrate and method of treating substrate with using this KR101564962B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140011302A KR101564962B1 (en) 2014-01-29 2014-01-29 Substrate treating apparatus for etching the back-side surface of substrate and method of treating substrate with using this

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140011302A KR101564962B1 (en) 2014-01-29 2014-01-29 Substrate treating apparatus for etching the back-side surface of substrate and method of treating substrate with using this

Publications (2)

Publication Number Publication Date
KR20150090538A true KR20150090538A (en) 2015-08-06
KR101564962B1 KR101564962B1 (en) 2015-11-03

Family

ID=53885236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140011302A KR101564962B1 (en) 2014-01-29 2014-01-29 Substrate treating apparatus for etching the back-side surface of substrate and method of treating substrate with using this

Country Status (1)

Country Link
KR (1) KR101564962B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170030726A (en) * 2015-09-09 2017-03-20 주식회사 원익아이피에스 Apparatus for Manufacturing Semiconductor And Method of Operating The Same
KR20180017676A (en) * 2016-08-10 2018-02-21 주식회사 테스 Thin film deposition apparatus
KR20200133493A (en) * 2019-05-20 2020-11-30 주식회사 테스 Thin film deposition apparatus and thin film deposition method
KR20210150324A (en) * 2020-06-03 2021-12-10 한국전력공사 Apparatus and Method for manufacturing thin film solar cell
KR20220103206A (en) * 2018-09-28 2022-07-21 램 리써치 코포레이션 Asymmetric wafer bow compensation
US11725283B2 (en) 2017-08-31 2023-08-15 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
US11946142B2 (en) 2019-08-16 2024-04-02 Lam Research Corporation Spatially tunable deposition to compensate within wafer differential bow

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102053B2 (en) * 1991-03-29 2000-10-23 日本電気株式会社 Plasma processing equipment

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170030726A (en) * 2015-09-09 2017-03-20 주식회사 원익아이피에스 Apparatus for Manufacturing Semiconductor And Method of Operating The Same
KR20180017676A (en) * 2016-08-10 2018-02-21 주식회사 테스 Thin film deposition apparatus
US11725283B2 (en) 2017-08-31 2023-08-15 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
US11851760B2 (en) 2017-08-31 2023-12-26 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
KR20220103206A (en) * 2018-09-28 2022-07-21 램 리써치 코포레이션 Asymmetric wafer bow compensation
KR20200133493A (en) * 2019-05-20 2020-11-30 주식회사 테스 Thin film deposition apparatus and thin film deposition method
US11946142B2 (en) 2019-08-16 2024-04-02 Lam Research Corporation Spatially tunable deposition to compensate within wafer differential bow
KR20210150324A (en) * 2020-06-03 2021-12-10 한국전력공사 Apparatus and Method for manufacturing thin film solar cell
KR20210150321A (en) * 2020-06-03 2021-12-10 한국전력공사 Apparatus and Method for manufacturing thin film solar cell
KR20210150320A (en) * 2020-06-03 2021-12-10 한국전력공사 Apparatus and Method for manufacturing thin film solar cell
KR20210150322A (en) * 2020-06-03 2021-12-10 한국전력공사 Apparatus and Method for manufacturing thin film solar cell

Also Published As

Publication number Publication date
KR101564962B1 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
KR101564962B1 (en) Substrate treating apparatus for etching the back-side surface of substrate and method of treating substrate with using this
CN110431661B (en) Two-step process for gap filling high aspect ratio trenches with amorphous silicon films
US20180171479A1 (en) Materials and coatings for a showerhead in a processing system
CN108028172B (en) Surface selective atomic layer deposition using hydrosilylation passivation
US8999063B2 (en) Susceptor, semiconductor manufacturing apparatus, and semiconductor manufacturing method
US8333840B2 (en) Metal organic chemical vapor deposition apparatus and method
WO2016178845A1 (en) Methods for selective deposition of metal silicides via atomic layer deposition (ald) cycles
TWI689617B (en) Film forming method
JP2009024252A (en) Atomic layer deposition process for tungsten material
KR20150124025A (en) Method of growing nitride single crystal and method of manufacturing nitride semiconductor device
US20170004974A1 (en) Selective deposition of silicon oxide films
US20200258747A1 (en) Substrate Processing Method and Film Forming System
KR20150004283A (en) Vapor growth device and vapor growth method
US7923355B2 (en) Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device
KR20170096157A (en) Ultra-thin dielectric diffusion barrier and etch stop layer for advanced interconnect applications
CN114258436A (en) Spatially tunable deposition to compensate for wafer differential bow
JP4981485B2 (en) Vapor phase growth method and vapor phase growth apparatus
US20130068320A1 (en) Protective material for gas delivery in a processing system
WO2012122253A2 (en) Substrate carrier with multiple emissivity coefficients for thin film processing
US20150144964A1 (en) Silicon carbide epi-wafer and method of fabricating the same
JP2024504165A (en) Gap filling process using pulsed high frequency radio frequency (HFRF) plasma
US20200385865A1 (en) Low deposition rates for flowable pecvd
JP6155389B2 (en) Method and apparatus for depositing amorphous silicon film
KR101807567B1 (en) Method and apparatus for forming ald oxide layer
KR101481540B1 (en) Apparatus for chemical vapor deposition apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200206

Year of fee payment: 5