KR20150087962A - Method for Recycling PSS in Sapphire Epi-wafer - Google Patents

Method for Recycling PSS in Sapphire Epi-wafer Download PDF

Info

Publication number
KR20150087962A
KR20150087962A KR1020140008212A KR20140008212A KR20150087962A KR 20150087962 A KR20150087962 A KR 20150087962A KR 1020140008212 A KR1020140008212 A KR 1020140008212A KR 20140008212 A KR20140008212 A KR 20140008212A KR 20150087962 A KR20150087962 A KR 20150087962A
Authority
KR
South Korea
Prior art keywords
epi
wafer
pss
etchant
layer
Prior art date
Application number
KR1020140008212A
Other languages
Korean (ko)
Other versions
KR101553241B1 (en
Inventor
김석진
Original Assignee
김석진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김석진 filed Critical 김석진
Priority to KR1020140008212A priority Critical patent/KR101553241B1/en
Publication of KR20150087962A publication Critical patent/KR20150087962A/en
Application granted granted Critical
Publication of KR101553241B1 publication Critical patent/KR101553241B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Abstract

The present invention relates to a method for recycling a rapidly and economically patterned sapphire substrate (PSS) in an epi-wafer which is determined as a defect before and after an epi-growing process of an LED manufacturing process and, more specifically, to a method for recycling the PSS in the epi-wafer comprising: (A) a step of dipping the epi-wafer into a first etching solution in which a main ingredient is a solution which is made of glycol and a KOH aqueous solution of 40~55%(w/w) as a volume ratio of 1:0.5-2 under conditions of 40-60°C for 4-8 hours; (B) a step of obtaining the PSS by dipping the epi-wafer in a second etching solution in which a main ingredient is the KOH aqueous solution of 40~55%(w/w) under conditions of 50-70°C for 2-4 hours; and (C) a step of washing the PSS after that.

Description

사파이어 에피웨이퍼에서 PSS를 재생하는 방법{Method for Recycling PSS in Sapphire Epi-wafer}Method for Recycling PSS in Sapphire Epi Wafer {Sapphire Epi-wafer}

본 발명은 LED 제조공정에서 에피성장공정 전후에서 불량으로 판정된 에피웨이퍼에서 신속하고 경제적으로 패터닝된 사파이어 기판(PSS)을 재생하는 방법에 관한 것이다.
The present invention relates to a method for regenerating a patterned sapphire substrate (PSS) quickly and economically in an epi wafer determined to be defective before and after an epitaxial growth process in an LED manufacturing process.

LED(Light-Emitting Diode)는 p-n접합 다이오드의 일종으로, 순방향으로 전압이 걸릴 때 단파장광(monochromatic light)이 방출되는 전기발광효과(electroluminescence)를 이용한 반도체 소자이다. 즉 순방향 전압 인가시 n층의 전자와 p층의 정공(hole)이 결합 하면서 전도대(conduction band)와 가전대(valance band)의 높이차이(에너지 갭)에 해당하는 만큼의 에너지를 발산 하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산 되면 LED가 되는 것이다.
LED (Light-Emitting Diode) is a kind of pn junction diode that uses electroluminescence in which monochromatic light is emitted when voltage is applied in the forward direction. That is, when the forward voltage is applied, electrons in the n-layer and holes in the p-layer are coupled to emit energy corresponding to the height difference (energy gap) between the conduction band and the valance band. Energy is emitted mainly in the form of heat or light, and when emitted in the form of light, it becomes an LED.

LED 생산 공정은 ① 기판제조, ② 에피성장(Epitaxy), ③ 칩공정(Fabrication), ④ 패키징(Packaging) 및 모듈화(Module) 공정으로 나누어지며 단계별로 매우 다른 성격의 기술이 필요하다.The LED manufacturing process is divided into ① substrate manufacturing, ② epitaxy, ③ chip fabrication, ④ packaging and module process, and very different characteristics are needed in each step.

LED 제조를 위한 기판의 성분으로는 GaAs, 사파이어(Al2O3), SiC, InP, GaN 등이 이용되고 있는데, 기판제조공정은 이들 성분으로부터 큰 덩어리의 단결정 잉곳(Ingot)을 제조하고, 잉곳의 결정방향에 따라 얇은 판상의 기판으로 잘라내는 슬라이싱(Slicing)한 다음, 잘라진 기판의 양면을 평탄화하는 폴리싱 등을 거쳐 기판(substrate)을 완성하는 공정이다.GaAs, sapphire (Al 2 O 3 ), SiC, InP, GaN, or the like is used as a component of a substrate for manufacturing LEDs. In the substrate manufacturing process , a large-sized single crystal ingot is produced from these components, Slicing the substrate into a thin plate substrate according to the crystal orientation of the substrate, polishing the substrate by planarizing both sides of the substrate, and the like.

에피성장공정은, 기초 소재인 기판 위에 MOCVD(Metal Organic Chemical Vapor Deposition, 유기 금속 화학 증착) 장비 등을 이용하여 화합물 반도체를 성장시켜 에피웨이퍼를 제조하는 단계 이다. 에피성장공정을 청색 LED를 예를 들어 설명하면, 사파이어나 SiC 웨이퍼 상에 제1클래드층(N-GaN), 활성층(InGaN) 및 제2클래드층(P-GaN)이 차례로 증착 된다. In the epitaxial growth process , an epitaxial wafer is manufactured by growing compound semiconductors on a substrate as a base material by using MOCVD (Metal Organic Chemical Vapor Deposition) equipment or the like. In the epitaxial growth process, for example, a blue LED is described. A first cladding layer (N-GaN), an active layer (InGaN) and a second cladding layer (P-GaN) are sequentially deposited on a sapphire or SiC wafer.

칩공정은, 에피성장을 통해 제작된 에피웨이퍼를 노광(Photolithgraphy), 식각(etching), 금속전극증착(metallization), 후면가공(lapping/polishing), 칩절단(scribing/breaking) 등의 정밀 단위 공정을 통해 0.3~1㎜ 크기의 개별 칩으로 분리하는 공정이다. The chip process is a process of manufacturing epi wafers produced through epitaxial growth by precision unit processes such as photolithography, etching, metal electrode metallization, lapping / polishing, and chip scribing / breaking And then separated into individual chips having a size of 0.3 to 1 mm.

패키징(Packaging) 및 모듈화(Module)공정은 칩공정에서 개별로 분리된 칩이 다이접착, 선접착, 패키지 봉입 등의 과정을 거쳐 구동회로 및 광학기구와 조립되어 모듈 및 시스템으로 제작되는 단계이다. 이 단계에서 칩은 기계적, 환경적, 전기적 위험 요소인 외부로부터 보호하는 역할을 하며 광의 제어 및 효율적인 열방출을 위한 광학설계가 필요하다.
The packaging and module process is a step in which chips separated from each other in a chip process are assembled with a driving circuit and an optical device through die bonding, pre-bonding, package sealing, and the like, and are manufactured as modules and systems. At this stage, the chip acts as a protection against mechanical, environmental and electrical hazards, and requires optical design for control of light and efficient heat dissipation.

한편, 동일한 효율을 갖는 LED를 제작하여도 빛을 외부로 방출하는 능력은 광 추출효율에 의해서 달라지게 된다. 즉 LED와 공기와의 굴절률 차이로 인해 내부 전반사에 의한 빛의 손실이 발생하게 되는데 이는 결국 LED의 광효율을 감소시키는 결정적인 원인을 제공한다. 광 추출효율을 높이기 위해서 플립칩(flip chip) 구조, chip shaping, 표면 요철형성(surface texturing), 요철이 형성된 사파이어 기판(patterned sapphire substrate: PSS), 광 결정(photonic crystal), 반사방지막(anti-reflection layer) 등의 기술이 알려져 있다. 이중 PSS는 LED의 외부양자효율을 향상시키기 하여 사파이어기판 표면에 일정한 형태로 식각하여 패터닝(Patterning)하는 방법으로서 전반사되는 빛을 사파이어의 굴절률을 이용하여 광 추출효율을 획기적으로 개선한다.
On the other hand, even if an LED having the same efficiency is fabricated, the ability to emit light to the outside differs depending on the light extraction efficiency. That is, due to the difference in refractive index between the LED and the air, a total loss of light due to total internal reflection occurs, which ultimately provides a decisive factor for reducing the light efficiency of the LED. In order to increase the light extraction efficiency, a flip chip structure, a chip shaping, a surface texturing, a patterned sapphire substrate (PSS), a photonic crystal, an anti- reflection layer) are known. The PSS improves the external quantum efficiency of the LED, and is a method of patterning the pattern on the sapphire substrate surface in a uniform pattern. The PSS significantly improves the light extraction efficiency by using the refractive index of sapphire.

통계에 의하면, 사파이어 기판으로 제작된 LED에서 패턴화된 사파이어 기판(PSS)의 원가비율이 약 30%(사파이어 기판 자체 18%, 기판 표면 패터닝 비용 12%)가 되고 있다.According to the statistics, the cost ratio of the patterned sapphire substrate (PSS) in an LED fabricated with a sapphire substrate is about 30% (sapphire substrate itself 18%, substrate surface patterning cost 12%).

한편, 에피성장공정에서 칩공정의 후면가공 전단계(기판에 물리적 변형이 가해지기 전단계)까지는 전체 LED 제조공정에서 중에서 가장 부가가치가 높은 반면 기술적 난이도가 매우 높아 이 공정에서의 불량률이 10% 내외인 것으로 알려져 있다. 이러한 불량 에피웨이퍼(epi-wafer; 에피성장공정~칩공정의 후면가공 전단계까지의 중간제품)를 재생하는 방법으로 레이저 리프트 오프 방법, 기계-화학적 연마방법, 드라이 에칭방법 등이 알려져 있다.On the other hand, in the epitaxial growth process, the highest value added in the entire LED manufacturing process up to the stage before the rear processing of the chip process (before the physical deformation of the substrate) is high, but the technological difficulty is very high and the defect rate in this process is about 10% It is known. A laser lift-off method, a mechanical-chemical polishing method, a dry etching method, and the like are known as methods for regenerating such a defective epi-wafer (an intermediate product from an epi-growth step to a pre-processing step before the rear surface processing of a chip process).

레이저 리프트 오프(Laser Lift Off : LLO) 법은, 본래 LED 발광효율을 증대시키기 위해 개발된 방법으로서, 엑시머 레이저(Eximaer Laser)를 사파이어 기판의 배면에서 기판과 GaN층 사이에 조사하는 것이다. 이때 레이저 빔의 에너지가 사파이어의 밴드갭(약 10.0 eV) 보다는 낮으며 GaN의 밴드갭(약 3.3 eV) 보다는 높으므로, 레이저 빔은 사파이어 기판에 흡수되지 않고 그대로 투과된 뒤 GaN층에 흡수되어 기판과 GaN층의 계면이 가열 및 분해됨으로써 기판과 GaN층이 분리되는 것이다. 그러나 이 방법에 의하면 고가의 LLO 장비가 필요하며 고도의 정밀성을 요하는 것이므로 기판의 재생용도로 활용하기에는 경제성이 없다.Laser Lift Off (LLO) is a method originally developed for increasing the efficiency of LED light emission, in which an Eximaer laser is irradiated between a substrate and a GaN layer on the back surface of a sapphire substrate. Since the energy of the laser beam is lower than the band gap of sapphire (about 10.0 eV) and higher than the bandgap of GaN (about 3.3 eV), the laser beam is not absorbed by the sapphire substrate, And the GaN layer are heated and decomposed, thereby separating the substrate from the GaN layer. However, according to this method, expensive LLO equipment is required and high precision is required, so it is not economical to utilize the substrate for regeneration.

기계-화학적 연마방법은 소정의 화학물질이 첨가된 폴리싱 슬러리를 가하면서 에피웨이퍼의 에피층을 연마기(폴리싱 머신)로 연마하여 제거하는 방법이다. 이 방법에 의하면 비교적 빠른 시간 내에 에피층을 제거할 수 있으나 연마과정에서 PSS의 패턴이 동시에 마모되므로 다시 패터닝 작업을 추가해야 할 뿐만 아니라 기판의 두께가 얇아지고 불균일해지는 문제가 있어 재생 PSS의 품질 신뢰도가 매우 낮다.The mechanical-chemical polishing method is a method of polishing and removing an epilayer of an epitaxial wafer with a polishing machine (polishing machine) while applying a polishing slurry to which a predetermined chemical substance is added. According to this method, the epi layer can be removed in a comparatively short time, but since the pattern of the PSS is simultaneously worn during the polishing process, not only the patterning operation but also the thickness of the substrate is thinned and uneven, Is very low.

드라이 에칭방법은 반도체 제조공정에서 웨이퍼 식각에 이용되는 드라이 에칭방법인 RIE(reactive ion etching)를 활용한 것으로서, 진공용기 내에서 플라즈마를 발생시켜 플라즈마 이온이 기판에 수직으로 입사되어 이온의 충격으로 에피층을 식각하여 제거하는 방법이다. 그러나 이 방법은 빠른 작업이 가능하지만 고온의 진공용기를 기본으로 하는 고가의 장비가 요구될 뿐만 아니라 고온에 의한 웨이퍼의 휘어짐 등 형태 변화를 초래하게 되므로 역시 에피웨이퍼 재생방법으로는 매우 비경제적이다.
The dry etching method utilizes RIE (reactive ion etching), which is a dry etching method used for wafer etching in a semiconductor manufacturing process. Plasma is generated in a vacuum container, and plasma ions are vertically incident on the substrate, And removing the layer by etching. However, this method requires a high-priced equipment based on a high-temperature vacuum container, but also causes a change in shape, such as warpage of the wafer due to a high temperature.

이렇듯 불량 에피웨이퍼의 일부가 재생되어 PSS로 재활용되고 있지만, 재생비용이 상당하고 재생과정에서 PSS의 패턴에 손상이 오는 경우가 많으므로 대부분이 폐기되는 것이 현실이다.Part of the defective epitaxial wafers are recycled as PSS, but most of the defective epitaxial wafers are discarded because the recovery cost is significant and the PSS pattern is damaged during the regeneration process.

따라서 본 발명은 고가의 장비와 운영비가 요구되지 않는 불량 에피웨이퍼 재생방법을 제공하는 것을 목적으로 한다.Therefore, it is an object of the present invention to provide a defective epitaxial wafer regeneration method which does not require expensive equipment and operation costs.

또한 본 발명은 PSS 기판 자체의 변형이나 손상을 초래하지 않는 불량 에피웨이퍼 재생방법을 제공하는 것을 목적으로 한다.It is another object of the present invention to provide a defective epitaxial wafer regeneration method which does not cause deformation or damage of the PSS substrate itself.

또한 본 발명은 대량의 불량 에피웨이퍼를 빠르게 재생시킬 수 있는 불량 에피웨이퍼 재생방법을 제공하는 것을 목적으로 한다.
It is another object of the present invention to provide a defective epitaxial wafer regeneration method capable of rapidly regenerating a large number of defective epitaxial wafers.

전술한 목적을 달성하기 위한 본 발명은, (A) 에피웨이퍼를 글리콜과 40~55%(w/w) KOH 수용액이 1:0.5~2 부피비로 이루어진 액을 주성분으로 하는 제1식각액에 40~60℃의 조건에서 4~8시간 침지하는 단계; (B) 이어서 상기 에피웨이퍼를 40~55%(w/w) KOH 수용액을 주성분으로 하는 제2식각액에 50~70℃의 조건에서 2~4시간 침지하여 PSS(patterned sapphire substrate)를 얻는 단계; (C) 이어서 상기 PSS를 세정하는 단계;를 포함하는 에피웨이퍼에서 PSS를 재생하는 방법에 관한 것이다.
The present invention provides a method for manufacturing a semiconductor device, comprising the steps of: (A) applying an epitaxial wafer to a first etching solution containing a solution of glycol and 40 to 55% (w / w) KOH aqueous solution in a volume ratio of 1: At a temperature of 60 占 폚 for 4 to 8 hours; (B) Subsequently, the epi wafer is immersed in a second etching solution containing 40 to 55% (w / w) aqueous KOH solution as a main component at 50 to 70 ° C for 2 to 4 hours to obtain a patterned sapphire substrate (PSS). (C) subsequently cleaning the PSS. ≪ Desc / Clms Page number 2 >

이상과 같이 본 발명에 의하면 비교적 저가의 장비를 활용하여 대량으로 불량 에피웨이퍼에서 에피층을 제거하여 LED 제조공정에 활용될 수 있는 사파이어 기판을 재생할 수 있게 된다.As described above, according to the present invention, it is possible to remove sapphire substrate from a defective epitaxial wafer in a large amount by using relatively inexpensive equipment, thereby reproducing a sapphire substrate which can be utilized in an LED manufacturing process.

이에 의해 LED 제조원가의 약 30%를 차지하는 PSS를 경제적으로 재활용할 수 있게 되므로 보다 저렴한 LED의 생산을 가능하게 한다.
This makes it possible to economically recycle the PSS, which accounts for about 30% of the manufacturing cost of the LED, thereby enabling the production of less expensive LEDs.

도 1은 본 발명에 의한 습식방식에 의해 에피웨이퍼가 PSS로 재생되는 것을 보여주는 개념도.
도 2는 본 발명에 의한 습식방식에 의해 에피웨이퍼가 PSS로 재생하는 과정에서 표면에 흠집을 형성하는 것의 효과를 보여주는 개념도.
도 3a와 3b는 본 발명에 의한 재생처리전의 에피웨이퍼 표면사진과 수직단면 SEM 사진.
도 3c와 3d는 본 발명에 의한 실시예에서 처리 중간단계인 에피웨이퍼의 표면사진과 수직단면 SEM 사진.
도 3e는 본 발명에 의한 실시예에서 재생이 완료된 웨이퍼의 표면사진.
1 is a conceptual diagram showing that an epi wafer is regenerated as a PSS by a wet process according to the present invention.
2 is a conceptual view showing the effect of forming a scratch on a surface in the course of regeneration of an epi wafer with PSS by the wet process according to the present invention.
3A and 3B are SEM photographs of a surface of an epitaxial wafer before a regeneration treatment and vertical cross-sectional SEM photographs of the present invention.
FIGS. 3c and 3d are a photograph of the surface of the epitaxial wafer, which is an intermediate step in the embodiment of the present invention, and a vertical section SEM photograph.
FIG. 3E is a photograph of the surface of the wafer having been reproduced in the embodiment of the present invention. FIG.

이하 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다. 그러나 첨부된 도면은 본 발명의 기술적 사상의 내용과 범위를 쉽게 설명하기 위한 예시일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되거나 변경되는 것은 아니다. 또한 이러한 예시에 기초하여 본 발명의 기술적 사상의 범위 안에서 다양한 변형과 변경이 가능함은 당업자에게는 당연할 것이다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the appended drawings illustrate only the contents and scope of technology of the present invention, and the technical scope of the present invention is not limited thereto. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the technical idea of the present invention based on these examples.

본 발명은, 습식식각 방법을 적용함으로써 에피웨이퍼를 재생하고자 하는 것으로서, (A) 에피웨이퍼를 글리콜(glycol)과 40~55%(w/w) KOH 수용액이 1:0.5~2 부피비로 이루어진 액을 주성분으로 하는 제1식각액에 40~60℃의 조건에서 4~8시간 침지하는 단계; (B) 이어서 상기 에피웨이퍼를 40~55%(w/w) KOH 수용액을 주성분으로 하는 제2식각액에 50~70℃의 조건에서 2~4시간 침지하여 PSS(patterned sapphire substrate)를 얻는 단계; (C) 이어서 상기 PSS를 세정하는 단계;를 포함하는 에피웨이퍼에서 PSS를 재생하는 방법에 관한 것이다(도 1 참조).
The present invention relates to a method for regenerating an epitaxial wafer by applying a wet etching method, comprising the steps of (A) preparing an epitaxial wafer by mixing glycol and 40-55% (w / w) aqueous solution of KOH in a volume ratio of 1: 0.5-2 Immersing the first etching solution in a temperature range of 40 to 60 DEG C for 4 to 8 hours; (B) Subsequently, the epi wafer is immersed in a second etching solution containing 40 to 55% (w / w) aqueous KOH solution as a main component at 50 to 70 ° C for 2 to 4 hours to obtain a patterned sapphire substrate (PSS). (C) and then cleaning the PSS (see FIG. 1).

제1식각액 처리에 의해 에피층의 최상층을 일부 제거하는 효과가 발생한다.The effect of partially removing the uppermost layer of the epi layer by the first etching liquid treatment occurs.

제1식각액에서 글리콜과 40~55%(w/w) KOH 수용액의 부피비가 1:0.5 미만이거나 1:2 초과인 경우 식각효과가 미미하였다. KOH의 농도가 55%(w/w)를 넘는 용액은 KOH의 용해도로 인해 제조가 곤란하였으며, 40%(w/w)보다 낮은 경우에는 식각효과가 미미하였다. 또한 식각액 온도와 침지 시간이 상기 범위 미만인 경우 식각효과가 미미하였고, 상기 범위 초과인 경우 제2식각액에서의 처리효과에 더 이상 긍정적인 영향을 주지 못하였다.
When the volume ratio of the glycol and the 40-55% (w / w) KOH aqueous solution in the first etching solution was less than 1: 0.5 or more than 1: 2, the etching effect was insignificant. The solution with a KOH concentration exceeding 55% (w / w) was difficult to prepare due to the solubility of KOH, and the etching effect was insignificant when it was lower than 40% (w / w). In addition, the etching effect was insignificant when the temperature of the etching solution and the immersion time were less than the above range. If the temperature was less than the above range, the etching effect was not positively influenced in the second etching solution.

제2식각액 처리를 통해 에피층의 최하층 즉, GaN층이 식각에 의해 제거되어 전체 에피층이 PSS로부터 탈락되는 현상이 발생한다.Through the second etchant treatment, the lowest layer of the epi layer, that is, the GaN layer, is removed by etching to cause the entire epi layer to fall off from the PSS.

제2식각액 처리시 식각액 온도와 침지 시간 및 KOH의 농도가 상기 범위 미만인 경우 식각효과가 미미하였고, 상기 범위 초과인 경우 이미 에피층이 충분히 제거된 상태이므로 온도증가나 시간추가의 효과가 없었다.
When the etching temperature, the immersion time and the concentration of KOH were less than the above range, the etching effect was insignificant. When the etching solution temperature was above the above range, the epilayer was already removed sufficiently.

당연히 상기 단계(A) 이전과 이후에, 유기용매, 알콜 또는 정제수로 상기 에피웨이퍼를 세정한다면 오염에 의한 식각효과 감소를 줄일 수 있을 것이다.
Of course, cleaning the epi wafer with an organic solvent, alcohol, or purified water before and after step (A) may reduce the reduction in etching effects due to contamination.

처리효율을 증대시키기 위해 소정의 케미칼을 제1식각액이나 제2식각액에 추가할 수도 있다.
A predetermined chemical may be added to the first etchant or the second etchant to increase the treatment efficiency.

보다 신속한 GaN 층(에피층의 최하층)의 제거를 위해 기판의 표면에 작은 홈을 내어서 식각액에 침지하면 식각액이 파고들어 비교적 제거하기 쉬운 맨 아래 층의 N-GaN층을 식각하여 결과적으로 식각하기 어려운 N-GaN층 위의 P-GaN 등이 떨어져 나가는 효과를 얻을 수 있다. 이를 위해 샌드블러스트나 워터젯, 레이저 광원 등을 이용하여 상기 단계(A) 이전에, 상기 에피웨이퍼의 에피층에 에피층 두께보다 깊지 않게 미세홈을 형성하는 것이 바람직하다(도 2 참조).
In order to remove the GaN layer (the lowest layer of the epi layer) more quickly, a small groove is formed on the surface of the substrate and the substrate is dipped in the etchant, thereby etching the bottom layer N-GaN layer, It is possible to obtain an effect that P-GaN or the like on the difficult N-GaN layer is separated. For this, it is preferable to form fine grooves in the epi layer of the epitaxial wafer not deeper than the epilayer thickness before the step (A) by using a sand blast, a water jet, a laser light source or the like (see FIG.

한편, 본 발명에서 제1식각액 및 제2식각액에 침지된 에피웨이퍼는 식각액과 접촉하는 계면에서 화학반응이 일어나는 것이다. 따라서 효과적인 화학반응을 유도하기 위해 에피웨이퍼의 표면(계면)에 새로운 식각액이 계속적으로 접하도록 하는 것이 좋다. 이를 위하여 상기 단계(A) 또는 (B)에서 에피웨이퍼의 에피층과 제1식각액 또는 제2식각액이 상대적으로 이동하도록 하는 것이 좋다. 예를 들면, 복수개의 에피웨이퍼를 소정의 간격으로 이격하여 반응조에 수직 또는 수평으로 적재하고, 상기 제1식각액 또는 제2식각액을 수직 또는 수평방향으로 순환유동시키는 것이 바람직하다.
Meanwhile, in the present invention, the epitaxial wafer immersed in the first etching solution and the second etching solution is chemically reacted at the interface with the etching solution. Therefore, in order to induce an effective chemical reaction, it is preferable to make new etching liquid continuously contact with the surface (interface) of the epi wafer. For this purpose, it is preferable that the epi layer of the epi wafer and the first etchant or the second etchant move relatively in the step (A) or (B). For example, it is preferable that a plurality of epitaxial wafers are vertically or horizontally stacked on a reaction vessel at a predetermined interval, and the first etchant or the second etchant circulates in a vertical or horizontal direction.

에피성장공정을 거친 4인치짜리 에피웨이퍼를 대상으로 실험을 수행하였다. 처리전의 에피웨이퍼 표면사진(3400배 확대)과 수직단면의 SEM 사진을 도 3a와 도 3b에 첨부하였다. 도면에서 볼 수 있듯이, 사파이어 기판 위에 에피층이 6.43㎛ 정도 형성되어 있고, 에피층을 통해 사파이어 기판에 형성된 패턴이 희미하게 보이고 있다.Experiments were carried out on 4 - inch epi wafers subjected to epitaxial growth process. A photograph of the surface of the epitaxial wafer before treatment (3400 times magnification) and a SEM photograph of the vertical section were attached to FIGS. 3A and 3B. As shown in the figure, an epi layer of about 6.43 mu m is formed on the sapphire substrate, and the pattern formed on the sapphire substrate through the epi layer is blurred.

에피웨이퍼를 정제수로 세정한 다음, 글리콜과 50%(w/w) KOH 수용액이 1:1 부피비로 이루어진 제1식각액에 50℃의 조건에서 6시간 침지한 다음 정제수로 세정하였다. 이어서 상기 에피웨이퍼를 50%(w/w) KOH 수용액으로 이루어진 제2식각액에 60℃의 조건에서 침지처리 하였다.The epi wafer was washed with purified water and then immersed in a first etching solution consisting of glycol and a 50% (w / w) KOH aqueous solution at a volume ratio of 1: 1 at 50 ° C for 6 hours, followed by washing with purified water. Subsequently, the epi wafer was immersed in a second etching solution consisting of 50% (w / w) KOH aqueous solution at 60 ° C.

침지 1시간이 경과되었을 때 에피웨이퍼 하나를 꺼내서 표면 및 수직단면을 SEM으로 관찰하였다(각각 도 3c 및 3d 참조). 사진에서 보이듯이, 표면에 GaN층이 부분적으로 남아있지만 대부분의 제거되어 사파이어 기판이 노출되어 있었다. 또한 에피층이 남아있는 부분의 단면을 보면 약 1.2㎛(GaN층에서 가장 문제가 되는 최상위의 p_GaN층에 해당) 정도밖에 에피층이 제거되지 않은 것처럼 보이지만, 에피층과 사파이어 기판 사이가 제거되어 마치 에피층이 공중에 떠있는 상태임을 알 수 있다. 이는 본 발명에 의한 처리에 의해 에피층 표면이 제거되는 것 뿐 아니라 에피층과 사파이어 기판 사이에 틈을 형성함으로써 에피층 덩어리가 탈락되는 방식으로 제거되기도 하는 것을 보여주는 것이다.
One hour after immersion, one of the epi wafers was taken out and the surface and vertical cross-sections were observed with SEM (see Figs. 3c and 3d, respectively). As shown in the photograph, the GaN layer partially remains on the surface, but most of the sapphire substrate is exposed. In addition, when the cross section of the portion where the epi layer is left appears to be about 1.2 탆 (corresponding to the highest p-GaN layer which is the most problematic in the GaN layer), the epi layer is not removed, but between the epi layer and the sapphire substrate, It can be seen that the epi layer is floating in the air. This shows that not only the surface of the epilayer is removed by the treatment according to the present invention but also the epilayer layer is removed in such a manner that the epilayer layer is separated by forming a gap between the epilayer and the sapphire substrate.

반복적인 실험 결과, 위와 같은 조건인 경우 제2식각액에 3시간 침지하는 것으로 에피층을 완전히 제거할 수 있음을 확인하였다. 이렇게 처리가 완료된 웨이퍼의 표면사진(3400배 확대)을 도 3e에 첨부하였다. As a result of repeated experiments, it was confirmed that the epilayer can be completely removed by immersing in the second etching solution for 3 hours under the above conditions. A surface photograph (3400 times magnification) of the wafer thus completed is attached to Fig. 3E.

사진에서 볼 수 있듯이, 이상과 같은 처리에 의해 패터닝된 사파이어 기판(PSS) 위의 에피층만이 완전히 제거되어 사파이어 기판의 패턴에 전혀 손상이 없어 '패턴 재형성' 절차가 필요하지 않는 온전한 PSS를 얻을 수 있음을 확인하였다.
As can be seen from the photograph, only the epi layer on the sapphire substrate PSS patterned by the above process is completely removed, and the pattern of the sapphire substrate is not damaged at all, so that a complete PSS is obtained in which the 'pattern reformation' procedure is not necessary Respectively.

Claims (6)

(A) 에피웨이퍼를 글리콜과 40~55%(w/w) KOH 수용액이 1:0.5~2 부피비로 이루어진 액을 주성분으로 하는 제1식각액에 40~60℃의 조건에서 4~8시간 침지하는 단계;
(B) 이어서 상기 에피웨이퍼를 40~55%(w/w) KOH 수용액을 주성분으로 하는 제2식각액에 50~70℃의 조건에서 2~4시간 침지하여 PSS(patterned sapphire substrate)를 얻는 단계;
(C) 이어서 상기 PSS를 세정하는 단계;
를 포함하는 것을 특징으로 하는 에피웨이퍼에서 PSS를 재생하는 방법.
(A) An epi wafer is immersed in a first etching solution composed mainly of a glycol and a 40 to 55% (w / w) KOH aqueous solution in a volume ratio of 1: 0.5 to 2 by volume at 40 to 60 ° C for 4 to 8 hours step;
(B) Subsequently, the epi wafer is immersed in a second etching solution containing 40 to 55% (w / w) aqueous KOH solution as a main component at 50 to 70 ° C for 2 to 4 hours to obtain a patterned sapphire substrate (PSS).
(C) subsequently cleaning the PSS;
Gt; PSS < / RTI > in an epi wafer.
제 1 항에 있어서,
상기 단계(A) 이전에,
상기 에피웨이퍼의 에피층에 에피층 두께보다 깊지 않게 미세홈을 형성하는 것을 특징으로 하는 에피웨이퍼에서 PSS를 재생하는 방법.
The method according to claim 1,
Prior to the step (A)
And forming fine grooves in the epi layer of the epi wafer not deeper than the epi layer thickness.
제 2 항에 있어서,
상기 미세홈은 샌드블러스트, 워터젯 또는 레이저 광원에 의해 형성되는 것을 특징으로 하는 에피웨이퍼에서 PSS를 재생하는 방법.
3. The method of claim 2,
Wherein the fine grooves are formed by a sand blast, a water jet, or a laser light source.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 단계(A) 이전 또는 이후에,
유기용매, 알콜 또는 정제수로 상기 에피웨이퍼를 세정하는 것을 특징으로 하는 에피웨이퍼에서 PSS를 재생하는 방법.
4. The method according to any one of claims 1 to 3,
Before or after the step (A)
Wherein the epi wafer is washed with an organic solvent, alcohol, or purified water.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 단계(A) 또는 (B)에서 에피웨이퍼의 에피층과 제1식각액 또는 제2식각액이 상대적으로 이동하는 것을 특징으로 하는 에피웨이퍼에서 PSS를 재생하는 방법.
4. The method according to any one of claims 1 to 3,
Wherein the epi layer of the epi wafer and the first etchant or the second etchant migrate relatively in the step (A) or (B).
제 5 항에 있어서,
복수개의 에피웨이퍼가 소정의 간격으로 이격되어 반응조에 수직 또는 수평으로 적재되어 있고, 상기 제1식각액 또는 제2식각액이 수직 또는 수평방향으로 순환유동하는 것을 특징으로 하는 에피웨이퍼에서 PSS를 재생하는 방법.
6. The method of claim 5,
Characterized in that a plurality of epi wafers are vertically or horizontally stacked in a reaction vessel spaced apart by a predetermined distance and the first etchant or the second etchant circulates in a vertical or horizontal direction. .
KR1020140008212A 2014-01-23 2014-01-23 Method for Recycling PSS in Sapphire Epi-wafer KR101553241B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140008212A KR101553241B1 (en) 2014-01-23 2014-01-23 Method for Recycling PSS in Sapphire Epi-wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140008212A KR101553241B1 (en) 2014-01-23 2014-01-23 Method for Recycling PSS in Sapphire Epi-wafer

Publications (2)

Publication Number Publication Date
KR20150087962A true KR20150087962A (en) 2015-07-31
KR101553241B1 KR101553241B1 (en) 2015-09-15

Family

ID=53877120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140008212A KR101553241B1 (en) 2014-01-23 2014-01-23 Method for Recycling PSS in Sapphire Epi-wafer

Country Status (1)

Country Link
KR (1) KR101553241B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5329932B2 (en) 2008-12-08 2013-10-30 佐藤 一雄 Method for manufacturing silicon fine structure and method for manufacturing fine channel device

Also Published As

Publication number Publication date
KR101553241B1 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
US8216867B2 (en) Front end scribing of light emitting diode (LED) wafers and resulting devices
US11901342B2 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
JP5237763B2 (en) Manufacturing method of semiconductor device
TWI469185B (en) Semiconductor structure for substrate separation and method for manufacturing the same
CN102130238B (en) Method for cutting sapphire substrate LED chip
JP6234787B2 (en) Substrate recycling method and recycled substrate
US20130137244A1 (en) Method and apparatus for reconditioning a carrier wafer for reuse
CN101866996B (en) LED large-area controllable surface coarsening and etching method based on laser
CN104681674A (en) GaN-based high-voltage direct-current LED insulation isolating process
JP2009032970A (en) Method of manufacturing nitride semiconductor element
EP3127143A1 (en) Methods of recycling substrates and carrier substrates
KR20130132137A (en) Method for manufacturing light emitting device
KR20210120058A (en) Manufacturing method of optoelectronic semiconductor chip and bonding wafer used therefor
CN101807648B (en) Introduction-type roughening nitrogen polar surface gallium nitride based light-emitting diode and manufacturing method thereof
CN102110749B (en) Coarsening and etching method of large-area controllable surface of SiC substrate light emitting diode (LED) based on laser
KR20060100122A (en) Semiconductor with sloped etching sidewall
KR101553241B1 (en) Method for Recycling PSS in Sapphire Epi-wafer
JP2000260760A (en) Manufacture of wafer and semiconductor device
GB2483689A (en) A method of reducing the density of threading dislocations in light emitting devices, by the selective creation of cavities
KR20170075519A (en) Method and Apparatus for Recycling PSS in Sapphire Epi-wafer
JPWO2015140849A1 (en) Method for manufacturing ultraviolet light emitting element, ultraviolet light emitting element
CN108807148B (en) Method for recovering sapphire patterned substrate for GaN-LED by combining physics and chemistry
JP7251672B1 (en) Method for manufacturing light-emitting element
CN102810612B (en) Silicon graphic substrate for growth of GaN-based LED (light-emitting diode) and preparation method thereof
KR101112118B1 (en) Method for preparing freestanding group iii nitride substrate

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 5