KR20150083436A

KR20150083436A - Input apparatus

Info

Publication number: KR20150083436A
Application number: KR1020150002693A
Authority: KR
Inventors: 도루 다카하시; 마사요시 다케우치; 기요시 사토
Original assignee: 알프스 덴키 가부시키가이샤
Priority date: 2014-01-09
Filing date: 2015-01-08
Publication date: 2015-07-17
Also published as: CN204374934U; JP2015132868A; JP5849110B2; KR101623824B1

Abstract

The present invention provides an input device having a configuration which stabilizes resistance of contact between a land part, electrically communicating with a electrode layer, and an upper wiring part formed on the land part, and also prevents an electrostatic destruction phenomenon in a boundary part between the land part and a lower wiring part. The land part (23e, 23f) is formed a fore portion of the lower wiring part (22e, 22f) extended from the electrode layer. The upper wiring part of silver paste is formed on the land part (23e, 23f) and comes in contact with the land part (23e, 23f). Contact resistance of the upper wiring part is stabilized as the upper wiring part is attached to an ITO layer of the land part (23e, 23f). The ITO layer has high electric resistance. However, the boundary part between the land part (23e, 23f) and the lower wiring part (22e, 22f) is formed with a laminate (26) of an ITO layer and a metal layer, so electrostatic destruction of a laminated area (27e, 27f) can be prevented in an easy manner.

Description

Input device {INPUT APPARATUS}

본 발명은, 투광성의 전극부로부터 연속해서 형성된 랜드부가, 그 위의 계층에 위치하는 상부 배선부에 접속된 구조를 가지는 입력 장치에 관한 것이다.The present invention relates to an input device having a structure in which a land portion formed continuously from a light-transmitting electrode portion is connected to an upper wiring portion located in a hierarchy above the land portion.

특허문헌 1에 기재된 입력 장치는 표시 영역과 이것을 둘러싸는 가식(加飾) 영역을 가지고 있다. 표시 영역에서는, 투명 기판의 표면에, X방향과 Y방향의 쌍방으로 일정한 간격을 두고 배치된 제 1 투명 전극과, 상기 제 1 투명 전극의 사이에 위치하고 X방향으로 연속해서 연장되는 제 2 투명 전극이 형성되어 있다.The input device described in Patent Document 1 has a display area and a decorative area surrounding the display area. In the display region, a first transparent electrode arranged on the surface of the transparent substrate at a predetermined interval in both the X direction and the Y direction, and a second transparent electrode positioned between the first transparent electrode and extending continuously in the X direction Respectively.

상기 가식 영역에서는, 투명 기판에, 제 2 투명 전극의 각각으로부터 X방향으로 일체로 연장되는 배선층과, 제 1 투명 전극의 각각으로부터 X방향으로 일체로 연장되는 제 1 배선층이 형성되어 있다. 상기 배선층과 상기 제 1 배선층은, 절연층으로 덮여 있고, 절연층의 표면에 Y방향으로 연장되는 복수의 제 2 배선층이 형성되어 있다. 절연층의 복수 개소에 콘택트 홀이 형성되어 있고, 콘택트 홀을 개재하여 제 1 배선층과 제 2 배선층이 접촉하여 도통하고 있다.In the decorating area, a wiring layer extending integrally from each of the second transparent electrodes in the X direction and a first wiring layer extending integrally in the X direction from each of the first transparent electrodes are formed on the transparent substrate. The wiring layer and the first wiring layer are covered with an insulating layer and a plurality of second wiring layers extending in the Y direction are formed on the surface of the insulating layer. A contact hole is formed at a plurality of portions of the insulating layer, and the first wiring layer and the second wiring layer are in contact with each other through the contact hole.

제 2 배선층은 복수개 설치되어 있고, Y방향으로 연장되는 동일한 열(列) 내에 나열되어 있는 복수의 제 1 전극층의 각각으로부터 연장되는 제 1 배선이 공통의 제 2 배선과 접촉하여 도통하고 있다. 이 배선 구조에서는, Y방향으로 연장되는 복수 열의 동일한 열 내에 위치하는 제 1 투명 전극이 공통의 제 2 배선층을 개재하여 도통되어 있기 때문에, 제 1 전극층이 복수 열의 Y방향 전극으로서 기능하고 있다. 또한, 제 2 투명 전극이 X방향 전극으로서 기능하고 있다.A plurality of second wiring layers are provided and a first wiring extending from each of the plurality of first electrode layers arranged in the same column extending in the Y direction is in contact with the common second wiring and is rendered conductive. In this wiring structure, since the first transparent electrodes located in the same column of a plurality of rows extending in the Y direction are electrically connected via the common second wiring layer, the first electrode layer functions as a plurality of columns of Y directional electrodes. Further, the second transparent electrode functions as an X-directional electrode.

특허문헌 1의 도 2에는, 제 1 배선과 제 2 배선의 접합 구조가 나타내어져 있다. 도 2(b)에 나타내는 접합 구조에서는, 제 1 배선이 ITO(Indium Tin Oxide)로 형성되어 있고, 은 페이스트로 형성된 제 2 배선이, ITO인 제 1 배선에 직접 접합되어 있다.In Fig. 2 of Patent Document 1, the bonding structure of the first wiring and the second wiring is shown. In the bonding structure shown in Fig. 2 (b), the first wiring is formed of ITO (Indium Tin Oxide), and the second wiring formed of silver paste is directly bonded to the first wiring of ITO.

도 2(c)에 나타내는 접합 구조에서는, ITO로 형성된 제 1 배선의 위에 금속층이 적층되어 있고, 제 2 배선이 금속층에 접합되어 있다. 금속층은, Cu(구리), CuNi(구리-니켈 합금), Cu/CuNi(Cu의 위에 CuNi가 적층된 적층체), CuNi/Cu/CuNi(3층의 적층체) 등으로 형성되어 있고, 제 2 배선은 은 페이스트로 형성되어 있다.In the bonding structure shown in Fig. 2 (c), a metal layer is laminated on the first wiring formed of ITO, and the second wiring is bonded to the metal layer. The metal layer is formed of Cu (copper), CuNi (copper-nickel alloy), Cu / CuNi (a laminate of CuNi laminated on Cu), CuNi / Cu / CuNi (laminate of three layers) The second wiring is formed of a silver paste.

일본국 공개특허 특개2013-167992호 공보Japanese Unexamined Patent Application Publication No. 2013-167992

특허문헌 1의 도 2(b)에 기재된 접합 구조는, 제 1 배선의 ITO와 제 2 배선의 은 페이스트가 접촉하고 있기 때문에, 접촉 저항이 안정되는 이점이 있다. 반면에, 이 접합 구조에 있어서의 제 1 배선의 패턴은, 제 2 배선과의 접촉부에서 면적이 넓고, 이 접촉부로부터 연장되는 배선부에서 폭 치수가 급격히 작아지는 것이 일반적이다. 그러나, ITO는 비저항이 높기 때문에, 제 1 배선의 접촉부와 배선부의 경계부에서 ITO의 단면적이 급격히 변화하는 구조이면, 정전기 등에 기인하는 예기치 않은 대전류가 흘렀을 때에, 이 경계부에 전류가 집중되어 정전 파괴를 발생시키는 경우가 있다.The bonding structure described in Fig. 2 (b) of Patent Document 1 is advantageous in that the contact resistance is stabilized because the ITO of the first wiring and the silver paste of the second wiring are in contact with each other. On the other hand, the pattern of the first wiring in this junction structure generally has a large area at the contact portion with the second wiring, and the width dimension at the wiring portion extending from the contact portion is generally reduced sharply. However, since ITO has a high resistivity, if the structure in which the cross-sectional area of the ITO changes abruptly at the interface between the contact portion of the first wiring and the wiring portion, when an unexpected large current due to static electricity flows, a current is concentrated at this boundary portion, .

다음에, 도 2(c)의 구조는, 제 1 배선의 ITO의 위에 금속층이 적층되어 있기 때문에, 전기 저항이 저하되어 상기 경계부에 있어서의 정전 파괴를 방지하기 쉽다. 그러나, 금속층과 제 2 배선의 은 페이스트와의 접촉 저항이 불안정하여, 접촉 저항에 편차가 발생하기 쉬운 결점이 있다. 특히, 제 2 배선과 비교하여 금속층의 막 두께가 극단적으로 얇은 구조이면, 제 2 배선을 구성하는 금속이 금속층에 확산됨으로써 접촉 저항이 불안정해지기 쉽다. 또한, 제 2 배선에 은이 포함되어 있으면, 은이 금속층에 확산되기 쉬워, 접촉 저항은 더 불안정해진다.Next, in the structure of Fig. 2 (c), since the metal layer is laminated on the ITO of the first wiring, the electrical resistance is lowered, and electrostatic destruction at the boundary portion is easily prevented. However, there is a drawback that the contact resistance between the metal layer and the second wiring is unstable with respect to the silver paste, and the contact resistance tends to vary. Particularly, as compared with the second wiring, if the film thickness of the metal layer is extremely thin, the metal constituting the second wiring diffuses into the metal layer, so that the contact resistance tends to become unstable. Further, if silver is included in the second wiring, silver easily diffuses into the metal layer, and the contact resistance becomes more unstable.

본 발명은 상기 종래의 과제를 해결하는 것으로서, 상하의 배선부의 접촉을 안정시키고, 게다가 배선부의 정전 파괴 등을 방지하기 쉬운 구조의 입력 장치를 제공하는 것을 목적으로 하고 있다.It is an object of the present invention to provide an input device having a structure in which the contact of the upper and lower wiring parts is stabilized and the static electricity failure of the wiring part is easily prevented.

본 발명은, 기판의 표면에, 전극부와 랜드부 및 상기 전극부와 상기 랜드부를 연결하는 하부 배선부가 형성되고, 상기 하부 배선부를 덮는 절연 재료층의 위에, 그 일부가 상기 랜드부에 접촉하는 상부 배선부가 형성되어 있는 입력 장치에 있어서,According to the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming on a surface of a substrate an electrode portion and a land portion, a lower wiring portion connecting the electrode portion and the land portion, and a part of the insulating material layer covering the lower wiring portion, In an input device in which an upper wiring portion is formed,

상기 전극부와 상기 랜드부 및 상기 하부 배선부가 투광성의 도전 재료층으로 일체로 형성되고, 상기 하부 배선부의 폭방향의 치수가, 상기 랜드부의 상기 폭방향의 치수보다 작게 형성되어 있으며,Wherein the electrode portion, the land portion, and the lower wiring portion are integrally formed of a light-transmitting conductive material layer, the dimension of the lower wiring portion in the width direction is smaller than the dimension of the land portion in the width direction,

상기 하부 배선부로부터 상기 랜드부의 일부에 걸쳐, 상기 도전 재료층의 위에 금속층이 연속해서 적층되고, 도전성 금속을 포함하는 상기 상부 배선부가, 상기 랜드부의 상기 금속층이 적층되어 있지 않은 영역에서 상기 도전 재료층에 접촉하고 있는 것을 특징으로 하는 것이다.Wherein a metal layer is continuously laminated on the conductive material layer from the lower wiring portion to a part of the land portion and the upper wiring portion including a conductive metal is formed in a region where the metal layer of the land portion is not laminated, Layer is in contact with the layer.

본 발명의 입력 장치는, 하부 배선부가 투광성의 도전성 재료층과 그 위에 적층된 금속층의 적층체로 형성되어 있고, 상기 금속층이 랜드부의 일부까지 연장되어 있다. 도전성 금속을 포함하는 상부 배선부가 랜드부를 형성하는 투광성의 도전 재료층에 직접 접촉하고 있기 때문에, 접촉 저항이 안정된다. 또한, 랜드부로부터 하부 배선부에 걸쳐 폭 치수가 변화하는 경계부에서, 도전 재료층에 금속층이 적층되어 있기 때문에, 경계부에서의 저항값을 낮출 수 있어, 정전기 등에 기인하는 대전류가 흐르는 경우가 있어도 경계부의 파괴를 방지하기 쉽다.In the input device of the present invention, the lower wiring portion is formed of a laminate of a light-transmitting conductive material layer and a metal layer laminated thereon, and the metal layer extends to a portion of the land portion. The contact resistance is stabilized since the upper wiring portion including the conductive metal is in direct contact with the light-transmitting conductive material layer forming the land portion. Further, since the metal layer is laminated on the conductive material layer at the boundary portion where the width dimension changes from the land portion to the lower wiring portion, the resistance value at the boundary portion can be lowered, and even if a large current due to static electricity flows, It is easy to prevent the destruction of.

본 발명은, 상기 랜드부의 일부에 적층되어 있는 상기 금속층의 폭 치수의 최대값이, 상기 하부 배선부와 상기 랜드부의 경계부에 있어서의 상기 하부 배선부의 폭 치수보다 크게 형성되어 있는 것으로서 구성된다.The present invention is characterized in that the maximum value of the width dimension of the metal layer stacked on a part of the land portion is formed to be larger than the width dimension of the lower wiring portion at the boundary portion between the lower wiring portion and the land portion.

본 발명은, 예를 들면 상기 도전 재료층이 ITO이고, 상기 금속층이 구리를 포함하는 것이다. 또한, 상기 상부 배선부가 은 페이스트로 형성되어 있다. 또는, 상기 상부 배선부가 ITO와 그 위의 금으로 형성되어 있다.In the present invention, for example, the conductive material layer is ITO, and the metal layer includes copper. Further, the upper wiring portion is formed of silver paste. Alternatively, the upper wiring portion is formed of ITO and gold thereon.

본 발명의 입력 장치는, 상기 금속층이, 상기 랜드부의 가장자리부의 적어도 일부를 따라 상기 도전 재료층에 적층되어 있다. In the input device of the present invention, the metal layer is laminated on the conductive material layer along at least a part of the edge portion of the land portion.

또는, 상기 랜드부의 일부에 적층되어 있는 상기 금속층은, 상기 하부 배선부로부터 멀어짐에 따라 폭 치수가 서서히 넓게 형성되어 있다.Alternatively, the width of the metal layer stacked on a part of the land portion is gradually widened away from the lower wiring portion.

본 발명의 입력 장치는, 각각이, 상이한 상기 전극부에 도통하는 복수의 상기 랜드부가, 동일한 상기 상부 배선부에 접촉하고 있는 것으로서 구성할 수 있다.The input device of the present invention can be configured such that a plurality of the land portions, which are conducted to different electrode portions, are in contact with the same upper wiring portion.

본 발명은, 전극부 및 하부 배선부와 일체로 형성된 랜드부와, 도전성 금속을 포함하는 상부 배선부와의 접촉 저항을 안정시킬 수 있다. 또한, 큰 전류가 흘렀을 때에, 하부 배선부와 랜드부의 경계부에 파괴가 생기는 것을 방지하기 쉬워진다.The present invention can stabilize the contact resistance between the land portion formed integrally with the electrode portion and the lower wiring portion and the upper wiring portion including the conductive metal. It is also easy to prevent breakage at the boundary between the lower wiring portion and the land portion when a large current flows.

[도 1] 본 발명의 실시형태의 입력 장치를 구비한 소형 전자기기의 정면도
[도 2] 입력 장치의 배선 구조를 나타내는 확대 정면도
[도 3] 랜드부와 상부 배선부의 접합부를 나타내는 부분 확대 정면도
[도 4] 도 3을 Ⅳ-Ⅳ선으로 절단한 단면도
[도 5] 랜드부와 하부 배선부를 나타내는 부분 확대 정면도
[도 6] 다른 실시형태의 랜드부와 하부 배선부를 나타내는 부분 확대 정면도
[도 7] 또 다른 실시형태의 랜드부와 하부 배선부를 나타내는 부분 확대 정면도1 is a front view of a small electronic device provided with an input device according to an embodiment of the present invention;
2 is an enlarged front view showing the wiring structure of the input device
3 is a partially enlarged front view showing a junction between the land portion and the upper wiring portion
4 is a sectional view taken along the line IV-IV in Fig. 3
5 is a partially enlarged front view showing a land portion and a lower wiring portion
6 is a partial enlarged front view showing a land portion and a lower wiring portion according to another embodiment;
7 is a partial enlarged front view showing a land portion and a lower wiring portion according to still another embodiment;

도 1에 본 발명의 입력 장치(10)를 탑재한 소형 전자기기(1)가 나타내어져 있다. 소형 전자기기(1)는 휴대 전화, 휴대 정보 단말 등으로 사용된다.Fig. 1 shows a small electronic apparatus 1 equipped with the input apparatus 10 of the present invention. The small electronic apparatus 1 is used as a cellular phone, a portable information terminal, and the like.

소형 전자기기(1)는 합성 수지제의 박스체(2)를 가지고 있다. 박스체(2)의 내부에는, 컬러 액정 표시 장치 등의 표시 장치와, 각종 전자 회로를 실장한 회로 기판 등이 수납되어 있다. 표시 장치의 표시측인 전방(前方)(도 1의 지면 전방)에 입력 장치(10)가 배치되어 있다.The small electronic apparatus (1) has a box body (2) made of a synthetic resin. Inside the box body 2, a display device such as a color liquid crystal display device and a circuit board on which various electronic circuits are mounted are housed. And the input device 10 is disposed on the front side (front side of Fig. 1) which is the display side of the display device.

입력 장치(10)는 투과형의 터치 패널이다. 도 4의 단면도에도 나타내어져 있는 바와 같이, 입력 장치(10)의 전방(Z1방향)에 표면 패널(3)이 설치되어 있다. 표면 패널(3)은 투광성의 아크릴계 등의 합성 수지 재료이고, 예를 들면 PMMA(폴리메타크릴산메틸)로 형성되어 있다. 또는, 유리판으로 형성되어 있다. 표면 패널(3)은 박스체(2)의 전방을 덮고 있고, 박스체(2)와 함께 소형 전자기기(1)의 외형을 형성하고 있다.The input device 10 is a transmissive touch panel. As shown in the cross-sectional view of Fig. 4, the surface panel 3 is provided in front of the input device 10 (Z1 direction). The surface panel 3 is a synthetic resin material such as a translucent acrylic material, and is formed of, for example, PMMA (polymethyl methacrylate). Or a glass plate. The front panel 3 covers the front of the box body 2 and forms the outer shape of the small electronic appliance 1 together with the box body 2. [

도 1에 나타내는 바와 같이, 표면 패널(3)은, 중앙의 네모난 영역이 표시·조작 영역(3a)이고, 투광성이다. 표시 장치의 표시 화면은, 표시·조작 영역(3a)을 통해서 전방으로부터 눈으로 볼 수 있다. 표면 패널(3)은 표시·조작 영역(3a)을 둘러싸는 가식 영역(3b)을 가지고 있다. 가식 영역(3b)에서는, 표면 패널(3)의 장치 내방(도 4의 Z2방향)을 향하는 면에 착색부가 형성되어 있고, 표면 패널(3)이 부분적으로 비투광성으로 되어 있다. 착색부는 도장, 스퍼터, 착색 필름의 맞붙임 등의 공정으로 형성되어 있다.As shown in Fig. 1, in the surface panel 3, the center square area is the display / operation area 3a and is translucent. The display screen of the display device can be seen visually from the front through the display / operation area 3a. The surface panel 3 has a decorative region 3b surrounding the display / operation region 3a. In the decorative region 3b, a colored portion is formed on the surface of the front panel 3 facing the inside of the device (the Z2 direction in Fig. 4), and the surface panel 3 is partially non-transparent. The colored portions are formed by processes such as painting, sputtering, and coloring film interlacing.

도 4에 나타내는 바와 같이, 입력 장치(10)와 표면 패널(3)은, 고투명성 접착제(OCA) 등의 투광성의 접착제층(4)으로 접착되어 고정되어 있다. 본 명세서에서의 투광성이란, 표시 장치의 표시 내용을 투시할 수 있을 정도의 광투과율을 가지고 있는 것을 의미하며, 예를 들면 전체 광선 투과율이 80% 이상이고, 바람직하게는 90% 이상이다.As shown in Fig. 4, the input device 10 and the surface panel 3 are adhered and fixed with a light-transmitting adhesive layer 4 such as a high transparency adhesive (OCA). The light transmittance in the present specification means that the light transmittance is such that the display contents of the display device can be seen through, for example, the total light transmittance is 80% or more, preferably 90% or more.

도 1과 도 4에 나타내는 바와 같이, 입력 장치(10)는 검지 기판(11)을 가지고 있다. 검지 기판(11)은, 터치 센서를 형성하기에 적합한 강도와 내열성을 가지는 합성 수지인 PET(폴리에틸렌테레프탈레이트)로 형성된다. 또는 COP(고리형 폴리올레핀) 등도 사용 가능하다.As shown in Figs. 1 and 4, the input device 10 has a detection substrate 11. Fig. The detection substrate 11 is made of PET (polyethylene terephthalate), which is a synthetic resin having strength and heat resistance suitable for forming a touch sensor. Or COP (cyclic polyolefin) can also be used.

도 1과 도 4에 나타내는 바와 같이, 검지 기판(11)은 장치의 전방을 향한 검지 표면(11a)을 가지고 있다. 도 1에 나타내는 바와 같이, 검지 표면(11a)에, 복수의 제 1 전극부(21)와 복수의 제 2 전극부(31)가 형성되어 있다. 전극부(21, 31)는 투광성의 무기 도전 재료층이고, 실시형태에서는 ITO로 형성된 도전 재료층으로 구성되어 있다. 전극부(21, 31)의 윤곽은 눈으로 보기 어려운 것이지만, 도 1에서는 전극부(21, 31)의 윤곽을 실선으로 나타내고 있다.As shown in Figs. 1 and 4, the detection substrate 11 has a detection surface 11a facing the front of the apparatus. As shown in Fig. 1, a plurality of first electrode portions 21 and a plurality of second electrode portions 31 are formed on the detection surface 11a. The electrode portions 21 and 31 are light-transmitting inorganic conductive material layers, and in the embodiment, they are formed of a conductive material layer formed of ITO. Although the outline of the electrode portions 21 and 31 is difficult to see by eyes, the outline of the electrode portions 21 and 31 is shown by a solid line in Fig.

소형 전자기기(1) 및 입력 장치(10)는, Y방향이 세로방향이고 X방향이 가로방향이다.The small electronic apparatus 1 and the input apparatus 10 have the Y direction in the longitudinal direction and the X direction in the lateral direction.

제 1 전극부(21)는, 세로방향(Y방향)과 가로방향(X방향)에 일정한 간격으로 규칙적으로 배열하여 형성되어 있다. 도 1에 나타내는 바와 같이, 제 1 전극부(21)는, X1행, X2행, X3행, X4행, X5행, X6행의 각 행을 따라 X방향으로 나란히 배열되어 있다. 제 2 전극부(31)는, 제 1 전극부(21)의 사이에 위치하여 세로방향으로 연속해서 연장되어 형성되어 있다. 제 2 전극부(31)는, Y1열, Y2열, Y3열, Y4열을 따라 좁고 긴 형상으로 형성되어 있다.The first electrode portions 21 are regularly arranged at regular intervals in the longitudinal direction (Y direction) and the lateral direction (X direction). As shown in Fig. 1, the first electrode portions 21 are arranged side by side in the X direction along respective rows of X1 row, X2 row, X3 row, X4 row, X5 row, and X6 row. The second electrode portion 31 is located between the first electrode portions 21 and extends continuously in the longitudinal direction. The second electrode portion 31 is formed in a narrow and elongated shape along the rows Y1, Y2, Y3, and Y4.

도 2에 나타내는 바와 같이, X1행을 따라 나열되어 있는 복수의 제 1 전극부(21)의 각각으로부터 하부 배선부(22a)가 일체로 연장되어 있다. X2행을 따라 나열되어 있는 복수의 제 1 전극부(21)의 각각으로부터는 하부 배선부(22b)가 일체로 연장되어 있다. 마찬가지로, X3행을 따라 나열되어 있는 제 1 전극부(21), X4행을 따라 나열되어 있는 제 1 전극부(21), X5행을 따라 나열되어 있는 제 1 전극부(21), X6행을 따라 나열되어 있는 제 1 전극부(21)로부터는, 각각 하부 배선부(22c, 22d, 22e, 22f)가 연장되어 있다.As shown in Fig. 2, the lower wiring portion 22a extends integrally from each of the plurality of first electrode portions 21 arranged along the X1 row. And the lower wiring portion 22b extends integrally from each of the plurality of first electrode portions 21 arranged along the X2 row. Similarly, the first electrode unit 21 arranged along the X3 row, the first electrode unit 21 arranged along the X4 row, the first electrode unit 21 arranged along the X5 row, and the X6 row The lower wiring portions 22c, 22d, 22e, and 22f extend from the first electrode portion 21 arranged in that order.

하부 배선부(22a, 22b, 22c, 22d, 22e, 22f)는 표시·조작 영역(3a)에 있어서 세로방향(Y방향)으로 평행하게 연장되어 있다. 가식 영역(3b)에는 복수의 랜드부(23a, 23b, 23c, 23d, 23e, 23f)가 형성되어 있다. 랜드부(23a)는 하부 배선부(22a)와 일체로 형성되고, 랜드부(23b)는 하부 배선부(22b)와 일체로 형성되어 있다. 마찬가지로, 랜드부(23c, 23d, 23e, 23f)는 하부 배선부(22c, 22d, 22e, 22f)와 일체로 형성되어 있다. 랜드부(23a, 23b, 23c, 23d, 23e, 23f)는 사각 형상이다.The lower wiring portions 22a, 22b, 22c, 22d, 22e, and 22f extend in parallel in the vertical direction (Y direction) in the display / operation region 3a. A plurality of land portions 23a, 23b, 23c, 23d, 23e, and 23f are formed in the edging region 3b. The land portion 23a is formed integrally with the lower wiring portion 22a and the land portion 23b is formed integrally with the lower wiring portion 22b. Similarly, the land portions 23c, 23d, 23e, and 23f are formed integrally with the lower wiring portions 22c, 22d, 22e, and 22f. The land portions 23a, 23b, 23c, 23d, 23e, and 23f have a rectangular shape.

도 3과 도 5에 랜드부(23e, 23f)가 확대되어 나타내어져 있고, 도 4의 확대 단면도에 랜드부(23f)와 하부 배선부(22f)의 단면이 나타내어져 있다.The land portions 23e and 23f are enlargedly shown in Figs. 3 and 5, and the enlarged sectional view of Fig. 4 shows the cross section of the land portion 23f and the lower wiring portion 22f.

복수의 제 1 전극부(21)와, 하부 배선부(22a, 22b, 22c, …) 및 랜드부(23a, 23b, 23c, …)는, 검지 기판(11)의 검지 표면(11a)에 형성되어 있다. 제 1 전극부(21)는 ITO층(24)으로 형성되어 있고, 하부 배선부(22a, 22b, 22c, …)와 랜드부(23a, 23b, 23c, …)는, 제 1 전극부(21)로부터 연속하는 ITO층(24)으로 형성되어 있다.The plurality of first electrode portions 21, the lower wiring portions 22a, 22b, 22c, ... and the land portions 23a, 23b, 23c, ... are formed on the detection surface 11a of the detection substrate 11 . The first electrode portion 21 is formed of an ITO layer 24 and the lower wiring portions 22a, 22b, 22c, ... and the land portions 23a, 23b, 23c, The ITO layer 24 is formed of a continuous layer of ITO.

도 5에 나타내는 바와 같이, 랜드부(23e, 23f)는 하부 배선부(22e, 22f)의 단말부에 일체로 형성되어 있다. 하부 배선부(22e, 22f)의 배선방향을 따르는 단위 길이당의 면적은, 랜드부(23e, 23f)가 하부 배선부(22e, 22f)보다 크게 되어 있다. 도 5에서는, 하부 배선부(22e, 22f)의 폭 치수가 d1로 나타내어져 있는데, 본 명세서에서의 하부 배선부의 폭 치수란, 하부 배선부와 랜드부의 경계부에 있어서 측정된 치수를 의미하고 있다. 또한, 상기 경계부란, 일정한 폭 치수(d1)로 연장되는 하부 배선부(22e, 23e)로부터, 랜드부에 이르기 위해 폭 치수가 커지도록 변화하기 시작하는 기점을 의미하고 있다.As shown in Fig. 5, the land portions 23e and 23f are formed integrally with the terminal portions of the lower wiring portions 22e and 22f. The land portions 23e and 23f are larger in area per unit length along the wiring direction of the lower wiring portions 22e and 22f than the lower wiring portions 22e and 22f. In FIG. 5, the width dimension of the lower wiring portions 22e and 22f is represented by d1, and the width dimension of the lower wiring portion in this specification means the dimension measured at the boundary portion between the lower wiring portion and the land portion. The boundary portion means a starting point at which the width dimension starts to change from the lower wiring portions 22e and 23e extending to a certain width dimension d1 to reach the land portion.

도 5에 나타내는 바와 같이, 랜드부(23e, 23f)의 상기 폭 치수(d1)의 측정방향과 동일한 방향의 폭 치수(D2)는, 상기 폭 치수(d1)보다 충분히 크다.The width dimension D2 in the same direction as the width dimension d1 of the land portions 23e and 23f is sufficiently larger than the width dimension d1 as shown in Fig.

이것은, 다른 랜드부(23a, 23b, 23c, 23d)와 하부 배선부(22a, 22b, 22c, 22d)의 관계에 있어서도 동일하다.This also applies to the relationship between the other land portions 23a, 23b, 23c, and 23d and the lower wiring portions 22a, 22b, 22c, and 22d.

도 4에 나타내는 바와 같이, 가식 영역(3b)에 배치되어 있는 하부 배선부(22f)는, ITO층(24)의 위에 금속층(25)이 적층된 적층체(26)로 구성되어 있다. 금속층(25)은 Cu(구리), CuNi(구리-니켈 합금), Cu/CuNi(Cu의 위에 CuNi가 적층된 적층체), CuNi/Cu/CuNi(3층의 적층체) 등, ITO층(24)보다 전기 저항이 낮은 금속 재료로 형성되어 있다.As shown in Fig. 4, the lower wiring portion 22f disposed in the edging region 3b is formed of a laminate 26 in which a metal layer 25 is laminated on the ITO layer 24. The metal layer 25 is formed of an ITO layer such as Cu (copper), CuNi (copper-nickel alloy), Cu / CuNi (a laminate of CuNi laminated on Cu), CuNi / Cu / CuNi 24).

도 4에 나타내는 바와 같이, 하부 배선부(22f)에 적층된 금속층(25)이 랜드부(23f)의 일부까지 연속해서 연장되어 있고, 랜드부(23f)의 일부가, 상기 적층체(26)로 형성된 적층 영역(27f)으로 되어 있다. 적층 영역(27f)은, 사각 형상인 랜드부(23f)의 하나의 변을 따라 형성되어 있다. 도 5에서는, 적층체(26)로 구성되어 있는 하부 배선부(22f)와 적층 영역(27f)이 해칭으로 나타내어져 있다.4, a metal layer 25 laminated on the lower wiring portion 22f continuously extends to a portion of the land portion 23f, and a part of the land portion 23f extends to the portion of the laminate 26, As shown in Fig. The lamination region 27f is formed along one side of the rectangular land portion 23f. In Fig. 5, the lower wiring portion 22f composed of the layered body 26 and the lamination region 27f are hatched.

도 5에 나타내는 바와 같이, 적층 영역(27f)에 적층되어 있는 금속층(25)의 상기 폭 치수(d1)와 동일한 방향에서의 폭 치수는 D2이다. 또한, 적층 영역(27f)에 형성되어 있는 금속층(25)의 폭 치수의 최소값은 D1이고, 적층 영역(27f)의 폭 치수의 최대값이 D2이며, 최대값(D2)이 상기 폭 치수(d1)보다 충분히 크게 형성되어 있다.As shown in Fig. 5, the width dimension in the same direction as the width dimension d1 of the metal layer 25 stacked in the lamination region 27f is D2. The minimum value of the width dimension of the metal layer 25 formed in the lamination region 27f is D1 and the maximum value of the width dimension of the lamination region 27f is D2 and the maximum value D2 is the width dimension d1 As shown in Fig.

도 5에 나타내는 바와 같이, 다른 랜드부(23e)와 하부 배선부(22e)의 사이에도 적층 영역(27e)이 설치되어 있다. 적층 영역(27e)은 사각 형상인 랜드부(23e)의 하나의 변을 따라 형성되어 있다. 여기에서도, 적층 영역(27e)에 형성되어 있는 금속층(25)의 폭 치수의 최소값이 D1이고, 최대값이 D2이다. 또한, D2는, 적층 영역(27e)의 금속층(25)의 상기 폭 치수(d1)와 동일한 방향의 치수이다. 최대값(D2)은 상기 폭 치수(d1)보다 충분히 크게 형성되어 있다.As shown in Fig. 5, a lamination region 27e is also provided between the other land portion 23e and the lower wiring portion 22e. The lamination region 27e is formed along one side of the land portion 23e having a rectangular shape. Here, the minimum value of the width dimension of the metal layer 25 formed in the lamination region 27e is D1, and the maximum value is D2. D2 is a dimension in the same direction as the width dimension d1 of the metal layer 25 of the lamination region 27e. The maximum value D2 is formed to be sufficiently larger than the width dimension d1.

또한, 그 외의 하부 배선부(22a, 22b, 22c, 22d)와 랜드부(23a, 23b, 23c, 23d)의 사이에도 동일하게 하여 적층 영역(27a, 27b, 27c, 27d)(도시 생략)이 형성되어 있다.The lamination regions 27a, 27b, 27c, and 27d (not shown) are similarly formed between the lower wiring portions 22a, 22b, 22c, and 22d and the land portions 23a, 23b, Respectively.

도 2에 나타내는 바와 같이, 제 2 전극부(31)에는 Y방향으로 연장되는 연속 배선부(32)가 형성되어 있다. 제 2 전극부(31)와 연속 배선부(32)는 검지 기판(11)의 검지 표면(11a)에 형성되어 있다. 연속 배선부(32)는, 제 2 전극부(31)로부터 연속하는 ITO층(33)으로 형성되어 있다. 도 4의 단면도에 나타내는 바와 같이, 가식 영역(3b)에 위치하는 연속 배선부(32)는, ITO층(33)과 금속층(34)의 적층체로 구성되어 있다. 금속층(34)의 금속 재료는 상기 금속층(25)과 동일하다.As shown in Fig. 2, the second electrode portion 31 is provided with a continuous wiring portion 32 extending in the Y direction. The second electrode portion 31 and the continuous wiring portion 32 are formed on the detection surface 11a of the detection substrate 11. The continuous wiring portion 32 is formed of the ITO layer 33 continuous from the second electrode portion 31. 4, the continuous wiring portion 32 located in the edgewise region 3b is constituted by a laminate of the ITO layer 33 and the metal layer 34. As shown in Fig. The metal material of the metal layer 34 is the same as the metal layer 25 described above.

도 4에 나타내는 바와 같이, 가식 영역(3b)에서는, 검지 기판(11)의 위에 절연 재료층(12)이 적층되어 있다. 절연 재료층(12)은 노볼락 수지 등의 유기 절연재료로 형성되어 있다. 절연 재료층(12)에는, 에칭 처리에 의해 콘택트 홀(12a)이 형성되어 있다. 도 3과 도 4에 나타내는 바와 같이, 콘택트 홀(12a)은 랜드부(23e, 23f)의 중앙부에 형성되어 있고, 하부 배선부(22e, 22f)와 적층 영역(27e, 27f) 및 랜드부(23e, 23f)의 주위 부분이 절연 재료층(12)으로 덮여 있다. 이 구조는 다른 랜드부(23a, 23b, 23c, 23d)에 있어서도 동일하다.As shown in Fig. 4, the insulating material layer 12 is laminated on the detection substrate 11 in the edible region 3b. The insulating material layer 12 is formed of an organic insulating material such as novolac resin. In the insulating material layer 12, a contact hole 12a is formed by etching. 3 and 4, the contact hole 12a is formed in the central portion of the land portions 23e and 23f, and the lower wiring portions 22e and 22f, the lamination regions 27e and 27f, and the land portions 23e, and 23f are covered with the insulating material layer 12. This structure is also the same in the other land portions 23a, 23b, 23c, and 23d.

도 3과 도 4에 나타내는 바와 같이, 절연 재료층(12)의 표면에 상부 배선부(35f)가 형성되어 있다. 상부 배선부(35f)는 일정한 폭 치수로 가로방향(X방향)으로 연장되어 있으나, 상부 배선부(35f)의 일부는 접합부(36f)로 되어 있다. 접합부(36f)는 사각 형상이며, 상기 랜드부(23f)와 대략 같은 크기로 형성되어 있다. 그리고, 접합부(36f)의 일부는, 상기 콘택트 홀(12a)을 개재하여 상기 랜드부(23f)를 구성하는 ITO층(24)에 직접 접촉하여 도통하고 있다.As shown in Figs. 3 and 4, an upper wiring portion 35f is formed on the surface of the insulating material layer 12. The upper wiring portion 35f extends in the lateral direction (X direction) with a predetermined width dimension, but a part of the upper wiring portion 35f serves as the junction portion 36f. The joint portion 36f has a rectangular shape and is formed to have substantially the same size as the land portion 23f. A part of the bonding portion 36f is in direct contact with the ITO layer 24 constituting the land portion 23f via the contact hole 12a.

도 3에 나타내는 바와 같이, 절연 재료층(12)의 표면에, 상기 상부 배선부(35f)와 평행하게 형성된 상부 배선부(35e)가 형성되어 있고, 그 일부가 접합부(36e)로 되어 있다. 접합부(36e)는 사각 형상이며, 상기 랜드부(23e)와 대략 동일한 크기로 형성되어 있다. 접합부(36e)의 일부는 콘택트 홀(12a) 내에서, 그 하측에 위치하는 랜드부(23e)를 구성하는 ITO층(24)과 직접 접촉하여 도통하고 있다.3, an upper wiring portion 35e formed in parallel with the upper wiring portion 35f is formed on the surface of the insulating material layer 12, and a part of the upper wiring portion 35e is a junction portion 36e. The joint portion 36e has a rectangular shape and is formed to have substantially the same size as the land portion 23e. A part of the bonding portion 36e is in direct contact with the ITO layer 24 constituting the land portion 23e located below the contact hole 12a in the contact hole 12a.

도 2에 나타내는 바와 같이, 절연 재료층(12)의 표면에는, 다른 상부 배선부(35a, 35b, 35c, 35d)가 상기 상부 배선부(35e, 35f)와 평행하게 형성되어 있고, 각각에 접합부(36a, 36b, 36c, 36d)(도시 생략)가 형성되며, 그 일부가 콘택트 홀(12a)을 개재하여 그 하측에 위치하는 랜드부(23a, 23b, 23c, 23d)의 ITO층(24)에 직접 접촉하여 도통하고 있다.Other upper wiring portions 35a, 35b, 35c and 35d are formed in parallel with the upper wiring portions 35e and 35f on the surface of the insulating material layer 12 as shown in Fig. And a portion of the ITO layer 24 of the land portions 23a, 23b, 23c, and 23d located below the contact hole 12a is formed. So that they are in direct contact with each other.

상부 배선부(35a, 35b, 35c, 35d, 35e, 35f)와 접합부(36a, 36b, 36c, 36d)는 은 페이스트를 경화시킨 것으로 형성되어 있다. 은 페이스트는 바인더 수지에 도전성 금속인 은 필러가 혼입되어 있는 것이다. 절연 재료층(12)의 표면의 전역에 은 페이스트를 인쇄 공정으로 도공(塗工)한 후에 바인더 수지를 경화시키고, 그 후에 에칭 처리함으로써, 상부 배선부(35a, 35b, 35c, 35d, 35e, 35f)와 접합부(36a, 36b, 36c, 36d, 36e, 36f)가 형성된다.The upper wiring portions 35a, 35b, 35c, 35d, 35e, and 35f and the bonding portions 36a, 36b, 36c, and 36d are formed by curing a silver paste. The silver paste is a silver alloy filler mixed with a binder resin. The upper wiring portions 35a, 35b, 35c, 35d, 35e, 35e, 35b, 35c, 35d, 35e, 35e are formed by coating silver paste on the whole surface of the insulating material layer 12 by a printing process and then curing the binder resin, 35f and junctions 36a, 36b, 36c, 36d, 36e, 36f are formed.

도 2에 나타내는 바와 같이, X6행 상에 나열되는 복수의 제 1 전극부(21)의 각각과 일체로 형성되어 있는 랜드부(23f)가, 공통의 상부 배선부(35f)에 접촉하여 도통하고 있다. 마찬가지로, X5행 상에 나열되는 복수의 제 1 전극부(21)의 각각과 일체로 형성되어 있는 랜드부(23e)가, 공통의 상부 배선부(35e)에 접촉하여 도통하고 있다. 마찬가지로, X4행 상, X3행 상, X2행 상, X1행 상에 나열되는 제 1 전극부(21)와 일체인 랜드부(23d, 23c, 23b, 23a)가, 상부 배선부(35d, 35c, 35b, 35a)에 각각 접촉하여 도통하고 있다.As shown in Fig. 2, the land portions 23f integrally formed with each of the plurality of first electrode portions 21 arranged on the X6 row are in contact with the common upper wiring portion 35f to be conductive have. Likewise, the land portions 23e formed integrally with each of the plurality of first electrode portions 21 arranged on the X5 row are in contact with the common upper wiring portion 35e and rendered conductive. Similarly, the land portions 23d, 23c, 23b, and 23a integrated with the first electrode portion 21 arranged on the X4 row, the X3 row, the X2 row, and the X1 row are connected to the upper wiring portions 35d and 35c , 35b, and 35a, respectively.

따라서, X1행 상에 나열되는 복수의 제 1 전극부(21)는 상부 배선부(35a)로 연결되어 동일한 전위로 설정되고, X2행 상에 나열되는 복수의 제 1 전극부(21)는 상부 배선부(35b)로 연결되어 동일한 전위로 설정된다. 마찬가지로, X3행 상에 나열되는 복수의 제 1 전극부(21)는 동일한 전위로 설정되고, X4행 상에 나열되는 복수의 제 1 전극부(21)는 동일한 전위로 설정되며, X5행 상에 나열되는 복수의 제 1 전극부(21)는 동일한 전위로 설정되고, X6행 상에 나열되는 복수의 제 1 전극부(21)는 동일한 전위로 설정된다.Therefore, the plurality of first electrode units 21 arranged on the X1 row are connected to the same potential by the upper wiring unit 35a, and the plurality of first electrode units 21 arranged on the X2 row are connected to the upper Is connected to the wiring portion 35b and is set to the same potential. Similarly, the plurality of first electrode units 21 arranged on the X3 row are set to the same potential, the plurality of first electrode units 21 arranged on the X4 row are set to the same potential, The plurality of first electrode units 21 to be arranged are set to the same potential and the plurality of first electrode units 21 arranged on the X6 row are set to the same potential.

도 1에 나타내는 바와 같이, 검지 기판(11)의 일부에 커넥터부(13)가 설치되어 있다. 각각의 제 2 전극부(31)로부터 연장되는 연속 배선부(32)는, 커넥터부(13)에 형성된 복수의 제 2 랜드부의 각각에 도통하고 있다. 커넥터부(13)에는 복수의 제 1 랜드부가 설치되고, 제 1 랜드부로부터 연장되는 도전층의 위에 상기 절연 재료층(12)이 형성되어 있다. 절연 재료층(12)에는, 상기 도전층 상에 콘택트 홀이 형성되고, 절연 재료층(12)의 상면에 형성되어 있는 상부 배선부(35a, 35b, 35c, 35d, 35e, 35f)가 상기 콘택트 홀을 개재하여 각각의 도전층에 접합되어, 각각의 제 1 랜드부와 도통하고 있다.As shown in Fig. 1, a connector portion 13 is provided on a part of the detection substrate 11. The continuous wiring portion 32 extending from each second electrode portion 31 is conducted to each of a plurality of second land portions formed in the connector portion 13. [ The connector portion 13 is provided with a plurality of first land portions, and the insulating material layer 12 is formed on the conductive layer extending from the first land portion. The upper wiring portion 35a, 35b, 35c, 35d, 35e, 35f formed on the upper surface of the insulating material layer 12 is provided with a contact hole on the conductive layer in the insulating material layer 12, And are joined to the respective conductive layers via holes, and are electrically connected to the respective first land portions.

이 입력 장치(10)는, 표시·조작 영역(3a)을 통하여 표시 장치의 표시 화면을 눈으로 보면서, 손가락이나 손을 표시·조작 영역(3a)에 있어서 표면 패널(3)의 표면에 접촉시키거나 또는 접근시킴으로써 입력 조작을 행할 수 있다.The input device 10 touches the surface of the surface panel 3 in the display / operation area 3a while the user visually observes the display screen of the display device through the display / operation area 3a Or by making an approach operation.

제 1 전극부(21)와 제 2 전극부(31)의 사이에 정전 용량이 형성되어 있다. 상호 용량 검출 방식에서는, 제 1 전극부(21)에 대하여 X1, X2, X3, … 행마다 순서대로 방형파의 전압이 일정 주기로 인가되고, 제 2 전극부(31)가 검지 전극으로서 사용된다. 또는, 제 2 전극부(31)에 대하여 Y1, Y2, Y3, … 열마다 순서대로 방형파의 전압이 일정 주기로 인가되고, 제 1 전극부(21)가 검지 전극으로서 사용된다.A capacitance is formed between the first electrode portion 21 and the second electrode portion 31. In the mutual capacitance detection method, X1, X2, X3, ... The voltage of the square wave is applied at regular intervals for each row, and the second electrode portion 31 is used as the detection electrode. Alternatively, with respect to the second electrode unit 31, Y1, Y2, Y3, ... The voltage of the square wave is applied at regular intervals every column in sequence and the first electrode portion 21 is used as the detection electrode.

구동 전극인 제 1 전극부(21) 또는 제 2 전극부(22)에 전압이 인가되면, 방형파의 상승과 하강의 타이밍에서, 검지 전극인 제 1 전극부(21) 또는 제 2 전극부(22)에 전류가 흐른다. 이때의 전류량은 전극부간의 정전 용량에 의해 결정된다. 손가락이나 손이 표면 패널(3)의 전방에 접근하면, 손가락 또는 손과 전극부의 사이에 큰 정전 용량이 형성되기 때문에, 구동 전극부에 전압을 인가했을 때에 검지 전극부에 흐르는 전류가 변화한다. 어느 구동 전극부에 전압을 인가하고 있는지의 정보와 검출된 전류량으로부터, 입력 장치(10)의 어느 부분에 손가락 또는 손이 접근하고 있는지를 제어부에서 판별할 수 있다.When a voltage is applied to the first electrode unit 21 or the second electrode unit 22 which is a driving electrode, the first electrode unit 21 or the second electrode unit 21 serving as a detection electrode 22). The amount of current at this time is determined by the capacitance between the electrode portions. When a finger or a hand approaches the front surface of the front panel 3, a large electrostatic capacitance is formed between the finger or the hand and the electrode portion. Therefore, when a voltage is applied to the drive electrode portion, the current flowing in the detection electrode portion changes. It is possible to determine from the control unit which part of the input device 10 the finger or the hand is approaching from the information on which voltage is applied to which drive electrode unit and the detected current amount.

또한, 자기(自己) 용량 검출 방식에서는, 제 1 전극부(21)와 제 2 전극부(22)가 구동 전극과 검지 전극의 쌍방의 동작을 행한다.In the self-capacitance detection method, the first electrode unit 21 and the second electrode unit 22 perform both operations of the driving electrode and the detecting electrode.

도 3과 도 4에 나타내는 바와 같이, 하부 배선부(22f)와 일체인 랜드부(23f)와 상부 배선부(35f)의 접촉부에서는, ITO층(24)의 위에 적층되어 있는 금속층(25)이 절연 재료층(12)에 덮여 있어, 콘택트 홀(12a) 내에서는, 은 페이스트로 형성된 상부 배선부(35f)가, 랜드부(23f)를 구성하는 ITO층(24)에 직접 접촉하고 있다. 그 때문에, 랜드부(23f)와 상부 배선부(35f)의 접촉 저항이 안정된다.3 and 4, at the contact portion between the land portion 23f and the upper wiring portion 35f integrated with the lower wiring portion 22f, the metal layer 25 stacked on the ITO layer 24 And the upper wiring portion 35f formed of silver paste is in direct contact with the ITO layer 24 constituting the land portion 23f in the contact hole 12a. Therefore, the contact resistance between the land portion 23f and the upper wiring portion 35f is stabilized.

도 4에 나타내는 바와 같이, ITO층(24)과 금속층(25)과 상부 배선부(35f)에서는 막 두께가 크게 상이하다. ITO층(24)은 스퍼터 공정이나 증착 공정으로 형성되기 때문에 막 두께는 0.2㎛ 정도이고, 금속층(25)도 스퍼터 공정 등으로 형성되기 때문에 막 두께는 0.1㎛ 정도이다. 이에 비하여, 은 페이스트를 사용한 인쇄 공정으로 형성되는 상부 배선부(35f)의 막 두께는 5∼10㎛로서, 상부 배선부(35f)의 막 두께는 금속층(25)의 막 두께의 50∼100배이다.As shown in Fig. 4, the ITO layer 24, the metal layer 25, and the upper wiring portion 35f have significantly different film thicknesses. Since the ITO layer 24 is formed by a sputtering process or a vapor deposition process, the thickness of the ITO layer 24 is about 0.2 탆 and the thickness of the metal layer 25 is about 0.1 탆 because of the sputtering process. On the other hand, the film thickness of the upper wiring portion 35f formed by the printing process using the silver paste is 5 to 10 mu m, and the film thickness of the upper wiring portion 35f is 50 to 100 times the film thickness of the metal layer 25. [ to be.

그 때문에, 상부 배선부(35f)가 금속층(25)에 직접 접촉되어 있으면, 상부 배선부(35f)에 포함되어 있는 도전 재료층이 금속층(25)의 내부에 확산되고, 게다가 금속층(25)은 극히 얇은 구성이기 때문에, 접촉 저항이 불안정해져, 복수의 랜드부마다 접촉 저항의 편차가 발생하게 된다. 특히, 상부 배선부(35f)가 은을 포함하고 있는 경우에는, 은이 금속층(25)의 내부에 확산되기 쉬워, 접촉 저항의 편차가 현저해진다. 이에 비해, 도 3과 도 4에 나타내는 바와 같이, 상부 배선부(35f)가 ITO층(24)에 직접 접촉하고 있는 구조에서는, 접촉 저항을 안정시킬 수 있다.Therefore, when the upper wiring portion 35f is in direct contact with the metal layer 25, the conductive material layer included in the upper wiring portion 35f diffuses into the metal layer 25, Since the structure is extremely thin, the contact resistance becomes unstable, and a variation in contact resistance occurs in each of a plurality of land portions. In particular, when the upper wiring portion 35f includes silver, the silver easily diffuses into the metal layer 25, and the variation in the contact resistance becomes remarkable. 3 and 4, in the structure in which the upper wiring portion 35f is in direct contact with the ITO layer 24, the contact resistance can be stabilized.

한편, ITO층(24)은 비저항이 큰 재료이다. 따라서, 랜드부(23f)로부터 하부 배선부(22f)에 걸쳐 폭 치수가 극단적으로 감소하는 경계부가 ITO층(24)만으로 형성되어 있는 경우에는, 예를 들면 정전기를 띤 손가락이나 손이 표면 패널(3)에 접근하여 제 1 전극부(21)에 단시간에 대전류가 주어졌을 때 등에, 상기 경계부에서 ITO층(24)에 정전 파괴 현상이 발생할 우려가 있다.On the other hand, the ITO layer 24 is a material having a high specific resistance. Therefore, in the case where the boundary portion where the width dimension extremely decreases from the land portion 23f to the lower wiring portion 22f is formed only of the ITO layer 24, for example, a finger or a hand with static electricity 3, and the first electrode unit 21 is given a large current for a short period of time, electrostatic destruction phenomenon may occur in the ITO layer 24 at the boundary.

그러나, 본 발명의 실시형태에서는, 도 5에 나타내는 바와 같이, 랜드부(23f)로부터 하부 배선부(22f)에 걸쳐 폭 치수가 극단적으로 감소하는 경계부가, ITO층(24)과 금속층(25)의 적층체(26)로 형성되어 비저항이 낮아져 있다. 그 때문에, 폭 치수가 극단적으로 저하되고 있는 경계부에서의 정전 파괴 현상을 방지하기 쉬워진다.5, a boundary portion in which the width dimension extremely decreases from the land portion 23f to the lower wiring portion 22f is formed between the ITO layer 24 and the metal layer 25, And the resistivity is lowered. Therefore, it is easy to prevent the electrostatic breakdown phenomenon at the boundary where the width dimension is extremely reduced.

이것은, 도 3과 도 5에 나타내는 다른 랜드부(23e)와 하부 배선부(22e)의 적층 영역(27e)에 있어서도 동일하고, 또 다른 랜드부(23a, 23b, 23c, 23d)와 하부 배선부(22a, 22b, 22c, 22d)의 적층 영역(27a, 27b, 27c, 27d)에 있어서도 동일하다.This is also the same in the lamination region 27e of the other land portion 23e and the lower wiring portion 22e shown in Figs. 3 and 5, and the other land portions 23a, 23b, 23c, The same applies to the lamination regions 27a, 27b, 27c, and 27d of the first and second substrates 22a, 22b, 22c, and 22d.

또한, 상기 실시형태에서는, 상부 배선부(35a, 35b, 35c, …)가 은 페이스트로 형성되어 있는 예에 대하여 설명하였으나, 상부 배선부(35a, 35b, 35c, …)에 포함되는 도전성 금속이 금(Au)인 경우라도 동일하다. 즉, 막 두께가 얇은 금속층(25)에 금이 직접 접합되는 구조도 접촉 저항이 불안정해지기 때문에, 금이 ITO층(24)에 접합되는 것이 바람직하다. 나아가서는, 상부 배선부(35a, 35b, 35c, …)가, ITO층의 위에 금이 적층된 구조이면, 콘택트 홀(12a) 내에서 ITO층(24)의 막 두께가 증가된 상태에서 금이 접촉하기 때문에, 접촉 저항을 더 안정시킬 수 있다.In the above embodiment, the upper wiring portions 35a, 35b, 35c, ... are formed of silver paste. However, the conductive metal contained in the upper wiring portions 35a, 35b, 35c, The same applies to the case of gold (Au). In other words, since the contact resistance becomes unstable in the structure in which gold is directly bonded to the metal layer 25 having a thin film thickness, it is preferable that gold is bonded to the ITO layer 24. Further, if the upper wiring portions 35a, 35b, 35c, ... have a structure in which gold is stacked on the ITO layer, the thickness of the ITO layer 24 in the contact hole 12a is increased, The contact resistance can be more stabilized.

다음에, 도 5에 나타내는 실시형태에서는, ITO층(24)과 금속층(25)의 적층체(26)로 형성된 적층 영역(27e, 27f)이, 사각 형상인 랜드부(23e, 23f)의 하나의 변을 따라 형성되어 있으나, 적층 영역(27e, 27f)이 사각 형상의 두 변 이상에 연속해서 형성되어 있어도 된다. 예를 들면, 도 6에 나타내는 바와 같이, 적층 영역(27e, 27f)이 사각 형상인 랜드부(23e, 23f)의 전체 둘레에 연속해서 형성되어 있어도 된다.Next, in the embodiment shown in Fig. 5, the lamination regions 27e and 27f formed of the laminate 26 of the ITO layer 24 and the metal layer 25 are laminated on one of the rectangular land portions 23e and 23f However, the lamination regions 27e and 27f may be formed continuously in two or more sides of a rectangular shape. For example, as shown in Fig. 6, the lamination regions 27e and 27f may be formed continuously on the entire periphery of the rectangular land portions 23e and 23f.

도 7에 나타내는 실시형태에서는, 랜드부(23e, 23f)가, 사각형 영역과, 하부 배선부(22e, 22f)를 향해 폭 치수가 서서히 작아지는 삼각형 영역으로 구성되어 있다. 그리고, 랜드부(23e, 23f)의 일부인 삼각형 영역은 ITO층(24)과 금속층(25)이 적층된 적층 영역(127e, 127f)으로 되어 있다.In the embodiment shown in Fig. 7, the land portions 23e and 23f are constituted by a rectangular region and a triangular region in which the width dimension gradually decreases toward the lower wiring portions 22e and 22f. The triangular region which is a part of the land portions 23e and 23f is a lamination region 127e and 127f in which the ITO layer 24 and the metal layer 25 are laminated.

도 7에서는, 하부 배선부(22e, 22f)의 폭 치수가 d1이고, 적층 영역(127e, 127f)의 상기 폭 치수(d1)와 동일한 방향에서의 폭 치수가, 하부 배선부(22e, 22f)로부터 멀어짐에 따라 서서히 넓어지고 있다. 이 폭 치수의 최대값은 D3이며, 하부 배선부(22e, 22f)의 폭 치수(d1)보다 크게 형성되어 있다.7, the width dimension of the lower wiring portions 22e and 22f is d1 and the width dimension in the same direction as the width dimension d1 of the lamination regions 127e and 127f is smaller than the width dimension of the lower wiring portions 22e and 22f. And gradually widen as it moves away from. The maximum value of the width dimension is D3, which is larger than the width dimension d1 of the lower wiring portions 22e and 22f.

이 실시형태에서는, 랜드부(23e, 23f)의 일부가 하부 배선부(22e, 22f)를 향해 폭 치수가 서서히 감소하는 형상이며, 이 감소 부분이 적층체(26)로 형성되어 있기 때문에, 랜드부(23e, 2f)와 하부 배선부(22e, 22f)의 경계부에서의 정전 파괴 현상이 생기기 어려워진다.In this embodiment, since the land portions 23e and 23f have a shape in which the width dimension gradually decreases toward the lower wiring portions 22e and 22f and the reduced portion is formed by the layered body 26, The electrostatic breakdown phenomenon at the boundary between the portions 23e and 2f and the lower wiring portions 22e and 22f is less likely to occur.

또한, 도 5에 나타내는 폭 치수(D2)의 d1에 대한 비 또는 도 7에 나타내는 폭 치수(D3)의 d1에 대한 비는 3배 이상이 바람직하고, 더 바람직하게는 5배 이상이다.The ratio of the width dimension D2 shown in Fig. 5 to d1 or the width dimension d3 shown in Fig. 7 to d1 is preferably 3 or more, and more preferably 5 or more.

1 : 소형 전자기기
2 : 박스체
3 : 표면 패널
3a : 표시·조작 영역
3b : 가식 영역
10 : 입력 장치
11 : 검지 기판
12 : 절연 재료층
12a : 콘택트 홀
21 : 제 1 전극부
22a, 22b, 22c, 22d, 22e, 22f : 하부 배선부
23a, 23b, 23c, 23d, 23e, 23f : 랜드부
24 : ITO층
25 : 금속층(25)
26 : 적층체
27a, 27b, 27c, 27d, 27e, 27f : 적층 영역
31 : 제 2 전극부
35a, 35b, 35c, 35d, 35e, 35f : 상부 배선부
d1 : 하부 배선부의 폭 치수
D2, D3 : 경계부의 폭 치수의 최대값1: Small electronic devices
2: box body
3: Surface panel
3a: display / operation area
3b: Editing area
10: Input device
11: Detection substrate
12: Insulation material layer
12a: Contact hole
21: first electrode portion
22a, 22b, 22c, 22d, 22e, and 22f:
23a, 23b, 23c, 23d, 23e, 23f:
24: ITO layer
25: metal layer 25
26:
27a, 27b, 27c, 27d, 27e, and 27f:
31:
35a, 35b, 35c, 35d, 35e, and 35f:
d1: Width dimension of lower wiring portion
D2, D3: Maximum value of the width dimension of the boundary

Claims

A lower wiring portion is formed on the surface of the substrate to connect the electrode portion and the land portion and the electrode portion and the land portion. An upper wiring portion is formed on the insulating material layer covering the lower wiring portion, In the input device,
Wherein the electrode portion, the land portion, and the lower wiring portion are integrally formed of a light-transmitting conductive material layer, the dimension of the lower wiring portion in the width direction is smaller than the dimension of the land portion in the width direction,
Wherein a metal layer is continuously laminated on the conductive material layer from the lower wiring portion to a part of the land portion and the upper wiring portion including a conductive metal is formed in a region where the metal layer of the land portion is not laminated, Layer of the input device.

The method according to claim 1,
Wherein a maximum value of a width dimension of the metal layer stacked on a part of the land portion is formed to be larger than a width dimension of the lower wiring portion at a boundary portion between the lower wiring portion and the land portion.

3. The method according to claim 1 or 2,
Wherein the conductive material layer is ITO, and the metal layer comprises copper.

3. The method according to claim 1 or 2,
Wherein the upper wiring portion is formed of silver paste.

The method of claim 3,
Wherein the upper wiring portion is formed of silver paste.

3. The method according to claim 1 or 2,
Wherein the upper wiring portion is formed of ITO and gold thereon.

The method of claim 3,
Wherein the upper wiring portion is formed of ITO and gold thereon.

3. The method according to claim 1 or 2,
Wherein the metal layer is laminated on the conductive material layer along at least a part of an edge portion of the land portion.

3. The method according to claim 1 or 2,
Wherein the metal layer stacked on a part of the land portion has a gradually wider width as the distance from the lower wiring portion increases.

3. The method according to claim 1 or 2,
Each of the plurality of land portions conducting to the different electrode portions is in contact with the same upper wiring portion.