KR20150082930A - Data storage device and operating method thereof - Google Patents

Data storage device and operating method thereof Download PDF

Info

Publication number
KR20150082930A
KR20150082930A KR1020140002466A KR20140002466A KR20150082930A KR 20150082930 A KR20150082930 A KR 20150082930A KR 1020140002466 A KR1020140002466 A KR 1020140002466A KR 20140002466 A KR20140002466 A KR 20140002466A KR 20150082930 A KR20150082930 A KR 20150082930A
Authority
KR
South Korea
Prior art keywords
data
read
strobe signal
calibration data
calibration
Prior art date
Application number
KR1020140002466A
Other languages
Korean (ko)
Inventor
강원경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140002466A priority Critical patent/KR20150082930A/en
Publication of KR20150082930A publication Critical patent/KR20150082930A/en

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/32Timing circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22Control and timing of internal memory operations
    • G11C2207/2254Calibration

Abstract

The present invention relates to a data storage device using a non-volatile memory device as a storage medium and an operating method thereof. The data storage device includes: the non-volatile memory device; and a controller configured to transmit or receive data to or from the non-volatile memory device using a data strobe signal, wherein the controller is configured to control the non-volatile memory device to store correction data and correct the data strobe signal according to the correction data read out from the non-volatile memory device.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}≪ Desc / Clms Page number 1 > DATA STORAGE DEVICE AND OPERATING METHOD THEREOF &

본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.The present invention relates to a data storage device, and more particularly, to a data storage device using a nonvolatile memory device as a storage medium and a method of operating the same.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.Recently, a paradigm for a computer environment has been transformed into ubiquitous computing, which enables a computer system to be used whenever and wherever. As a result, the use of portable electronic devices such as mobile phones, digital cameras, and notebook computers is rapidly increasing. Such portable electronic devices typically use a data storage device that utilizes a memory device. A data storage device is used to store data used in a portable electronic device.

메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.The data storage device using the memory device is advantageous in that it has excellent stability and durability because it has no mechanical driving part, has very high access speed of information and low power consumption. A data storage device having such advantages includes a USB (Universal Serial Bus) memory device, a memory card having various interfaces, a UFS (Universal Flash Storage) device, and a solid state drive (SSD).

본 발명의 실시 예는 신뢰성이 향상된 데이터 저장 장치를 제공하는 데 있다.An embodiment of the present invention is to provide a data storage device with improved reliability.

본 발명의 실시 예에 따른 데이터 저장 장치는, 데이터 저장 장치는, 불휘발성 메모리 장치; 및 데이터 스트로브 신호를 사용해서 상기 불휘발성 메모리 장치와 데이터를 주고받도록 구성된 컨트롤러를 포함하되, 상기 컨트롤러는 교정 데이터를 저장하도록 상기 불휘발성 메모리 장치를 제어하고, 상기 불휘발성 메모리 장치로부터 독출된 교정 데이터에 따라서 상기 데이터 스트로브 신호를 교정하도록 구성된다.In a data storage device according to an embodiment of the present invention, the data storage device includes a nonvolatile memory device; And a controller configured to transmit and receive data to and from the nonvolatile memory device using a data strobe signal, wherein the controller controls the nonvolatile memory device to store calibration data, and the calibration data read from the nonvolatile memory device And to correct the data strobe signal in accordance with the data strobe signal.

본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 쓰기 데이터 스트로브 신호의 교정 동작이 완료되었는지의 여부에 따라서 상기 쓰기 데이터 스트로브 신호를 사용하지 않는 저속 모드와 상기 쓰기 데이터 스트로브 신호를 사용하는 고속 모드 중 어느 하나를 통해서 교정 데이터가 저장되도록 불휘발성 메모리 장치를 제어하는 단계; 읽기 데이터 스트로브 신호를 사용하는 고속 모드를 통해서 상기 교정 데이터가 독출되도록 상기 불휘발성 메모리 장치를 제어하는 단계; 및 독출된 교정 데이터가 인식 불가능한 경우에 상기 읽기 데이터 스트로브 신호를 교정하는 단계를 포함한다.According to an embodiment of the present invention, there is provided a method of operating a data storage device, the method comprising: a low speed mode in which the write data strobe signal is not used and a high speed mode in which the write data strobe signal is used, Controlling the non-volatile memory device such that calibration data is stored through either of the modes; Controlling the nonvolatile memory device such that the calibration data is read through a high speed mode using a read data strobe signal; And correcting the read data strobe signal if the read calibration data is unrecognizable.

본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은, 쓰기 데이터 스트로브 신호를 사용하는 고속 모드를 통해서 교정 데이터가 저장되도록 불휘발성 메모리 장치를 제어하는 단계; 읽기 데이터 스트로브 신호의 교정 동작이 완료되었는지의 여부에 따라서 상기 읽기 데이터 스트로브 신호를 사용하지 않는 저속 모드와 상기 읽기 데이터 스트로브 신호를 사용하는 고속 모드 중 어느 하나를 통해서 상기 교정 데이터가 독출되도록 상기 불휘발성 메모리 장치를 제어하는 단계; 및 독출된 교정 데이터가 인식 불가능한 경우에 상기 쓰기 데이터 스트로브 신호를 교정하는 단계를 포함한다.A method of operating a data storage device in accordance with an embodiment of the present invention includes: controlling a non-volatile memory device to store calibration data through a high speed mode using a write data strobe signal; The nonvolatile memory device may be configured to read the calibration data through one of a low-speed mode that does not use the read data strobe signal and a high-speed mode that uses the read data strobe signal in accordance with whether or not the calibrating operation of the read data strobe signal is completed, Controlling a memory device; And calibrating the write data strobe signal if the read calibration data is unrecognizable.

본 발명의 실시 예에 따르면 데이터 저장 장치의 신뢰성이 향상될 수 있다.According to the embodiment of the present invention, the reliability of the data storage device can be improved.

도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 읽기 교정 동작을 예시적으로 보여주는 순서도이다.
도 3은 본 발명의 실시 예에 따른 쓰기 교정 동작을 예시적으로 보여주는 순서도이다.
도 4는 도 2 및 도 3의 데이터 스트로브 신호 교정 단계를 설명하기 위한 타이밍도이다.
도 5는 도 2 및 도 3의 데이터 스트로브 신호 스캐닝 동작 수행 단계를 설명하기 위한 타이밍도이다.
도 6은 본 발명의 실시 예에 따른 솔디드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다.
도 7은 도 6에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
1 is a block diagram illustrating an exemplary data storage device in accordance with an embodiment of the present invention.
FIG. 2 is a flowchart illustrating an exemplary read correcting operation according to an embodiment of the present invention.
3 is a flowchart illustrating an exemplary write correction operation according to an embodiment of the present invention.
FIG. 4 is a timing chart for explaining the data strobe signal calibration steps of FIGS. 2 and 3. FIG.
5 is a timing chart for explaining the data strobe signal scanning operation of FIGS. 2 and 3. FIG.
6 is a block diagram illustrating an example of a soldered state drive (SSD) according to an embodiment of the present invention.
FIG. 7 is a block diagram exemplarily showing the SSD controller shown in FIG. 6. FIG.
8 is a block diagram illustrating an exemplary computer system in which a data storage device according to an embodiment of the invention is mounted.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and how to accomplish it, will be described with reference to the embodiments described in detail below with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. The embodiments are provided so that those skilled in the art can easily carry out the technical idea of the present invention to those skilled in the art.

도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.In the drawings, embodiments of the present invention are not limited to the specific forms shown and are exaggerated for clarity. Although specific terms are used herein, It is to be understood that the same is by way of illustration and example only and is not to be taken by way of limitation of the scope of the appended claims.

본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.The expression " and / or " is used herein to mean including at least one of the elements listed before and after. Also, the expression " coupled / coupled " is used to mean either directly connected to another component or indirectly connected through another component. The singular forms herein include plural forms unless the context clearly dictates otherwise. Also, as used herein, "comprising" or "comprising" means to refer to the presence or addition of one or more other components, steps, operations and elements.

이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들 또는 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 전자 장치들을 포함하는 호스트 장치(도시되지 않음)의 요청에 응답하여 동작하도록 구성될 수 있다. 데이터 저장 장치(100)는 호스트 장치에 의해서 액세스되는 데이터를 저장하도록 구성될 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.1 is a block diagram illustrating an exemplary data storage device in accordance with an embodiment of the present invention. The data storage device 100 may be a host device (not shown) including electronic devices such as portable electronic devices such as mobile phones, MP3 players, laptop computers or the like or desktop computers, game machines, TV, in-vehicle infotainment systems, ) In response to a request from a user. The data storage device 100 may be configured to store data accessed by the host device. The data storage device 100 may also be referred to as a memory system.

데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.The data storage device 100 may be manufactured in any one of various types of storage devices according to an interface protocol connected to the host device. For example, the data storage device 100 may be a solid state drive, an MMC, an eMMC, an RS-MMC, a multi-media card in the form of a micro-MMC, A secure digital card in the form of SD, a universal storage bus (USB) storage device, a universal flash storage (UFS) device, a storage device in the form of a personal computer memory card international association (PCMCIA) card, a peripheral component interconnection A storage device in the form of a PCI Express (PCI) card, a compact flash (CF) card, a smart media card, a memory stick, or the like Lt; / RTI >

데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.The data storage device 100 may be manufactured in any one of various types of package types. For example, the data storage device 100 may be a package on package (POP), a system in package (SIP), a system on chip (SOC), a multi chip package (MCP), a chip on board (COB) level fabricated package, a wafer-level stack package (WSP), and the like.

데이터 저장 장치(120)의 컨트롤러(110)는 호스트 인터페이스 유닛(120), 컨트롤 유닛(130), 휘발성 메모리 장치(140), 에러 정정 코드 유닛(150) 및 메모리 인터페이스 유닛(160)을 포함할 수 있다.The controller 110 of the data storage device 120 may include a host interface unit 120, a control unit 130, a volatile memory device 140, an error correction code unit 150 and a memory interface unit 160 have.

호스트 인터페이스 유닛(120)은 인터페이스 프로토콜에 따라서 호스트 장치와 데이터 저장 장치(100)를 인터페이싱하도록 구성될 수 있다. 비록 도시되지는 않았지만, 호스트 인터페이스 유닛(120)은 물리 계층, 링크 계층, 프로토콜 계층에 대응하는 구성 블럭들을 포함할 수 있다. 예시적으로, 호스트 인터페이스 유닛(120)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multimedia card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 사용하는 인터페이스 유닛으로 구성될 수 있다.The host interface unit 120 may be configured to interface the data storage device 100 with the host device according to an interface protocol. Although not shown, the host interface unit 120 may include configuration blocks corresponding to a physical layer, a link layer, and a protocol layer. Illustratively, the host interface unit 120 may include a universal serial bus (USB) protocol, a universal flash storage (UFS) protocol, a multimedia card (MMC) protocol, a peripheral component interconnection (PCI) An interface using at least one of various interface protocols such as a protocol, a parallel advanced technology attachment (PATA) protocol, a serial advanced technology attachment (SATA) protocol, a small computer system interface (SCSI) Unit.

컨트롤 유닛(130)은 휘발성 메모리 장치(140)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤 유닛(130)은 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동하도록 구성될 수 있다. 컨트롤 유닛(130)은 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다. 컨트롤 유닛(130)은 마이크로 컨트롤 유닛(micro control unit: MCU), 중앙 처리 장치(central processing unit: CPU)으로 구성될 수 있다.The control unit 130 may be configured to control all operations of the data storage device 100 through the activation of firmware or software loaded into the volatile memory device 140. [ The control unit 130 may be configured to decode and drive code instructions or algorithms such as firmware or software. The control unit 130 may be implemented in hardware or a combination of hardware and software. The control unit 130 may include a micro control unit (MCU) and a central processing unit (CPU).

휘발성 메모리 장치(140)는 컨트롤 유닛(130)에 의해서 구동되는 펌웨어 또는 소프트웨어를 저장하도록 구성될 수 있다. 또한, 휘발성 메모리 장치(140)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터를 저장하도록 구성될 수 있다. 즉, 휘발성 메모리 장치(140)는 컨트롤 유닛(130)의 동작 메모리 장치로서 동작할 수 있다. 휘발성 메모리 장치(140)는 호스트 장치로부터 불휘발성 메모리 장치(170)로 또는 불휘발성 메모리 장치(170)로부터 호스트 장치로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 휘발성 메모리 장치(140)는 버퍼 메모리 장치 또는 캐시(cache) 메모리 장치로서 동작할 수 있다.The volatile memory device 140 may be configured to store firmware or software that is driven by the control unit 130. In addition, the volatile memory device 140 may be configured to store data necessary for running firmware or software. That is, the volatile memory device 140 may operate as an operation memory device of the control unit 130. [ The volatile memory device 140 may be configured to temporarily store data to be transferred from the host device to the non-volatile memory device 170 or from the non-volatile memory device 170 to the host device. That is, the volatile memory device 140 may operate as a buffer memory device or a cache memory device.

에러 정정 코드(error correction code: ECC) 유닛(150)은 불휘발성 메모리 장치(170)로부터 독출된 데이터의 오류를 검출하도록 구성될 수 있다. 그리고 에러 정정 코드 유닛(150)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성될 수 있다.An error correction code (ECC) unit 150 may be configured to detect an error in data read from the non-volatile memory device 170. And the error correction code unit 150 can be configured to correct the detected error if the detected error is within the correction range.

메모리 인터페이스 유닛(160)은 컨트롤러(110)와 불휘발성 메모리 장치(170)를 인터페이싱하도록 구성될 수 있다. 메모리 인터페이스 유닛(160)은 불휘발성 메모리 장치(170)에 커맨드, 어드레스, 제어 신호들을 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스 유닛(160)은 불휘발성 메모리 장치(170)와 데이터를 주고 받도록 구성될 수 있다.The memory interface unit 160 may be configured to interface the controller 110 and the non-volatile memory device 170. The memory interface unit 160 may be configured to provide commands, addresses, and control signals to the non-volatile memory device 170. And the memory interface unit 160 may be configured to exchange data with the non-volatile memory device 170. [

불휘발성 메모리 장치(170)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(170)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다.The non-volatile memory device 170 may operate as a storage medium of the data storage device 100. The non-volatile memory device 170 may include a NAND flash memory device, a NOR flash memory device, a ferroelectric random access memory (FRAM) using a ferroelectric capacitor, a tunneling magneto-resistive (TMR) A random access memory (MRAM), a phase change random access memory (PCRAM) using chalcogenide alloys, a resistive random access memory using a transition metal oxide memory: RERAM), and the like. Ferroelectric RAM (FRAM), magnetic RAM (MRAM), phase change RAM (PCRAM), and resistive RAM (RERAM) are a type of nonvolatile random access memory device capable of random access to memory cells.

비록 도 1에서는 하나의 불휘발성 메모리 장치(170)로 구성된 데이터 저장 장치(100)가 예시되었지만, 데이터 저장 장치(100)는 복수의 불휘발성 메모리 장치들로 구성될 수 있다. 그러한 경우에, 데이터 저장 장치(100)에 포함된 불휘발성 메모리 장치들은 낸드 플래시 메모리 장치와 위에서 언급된 다양한 형태의 불휘발성 메모리 장치(예를 들면, 불휘발성 랜덤 액세스 메모리 장치)의 조합으로 구성될 수 있다.Although the data storage device 100 configured with one nonvolatile memory device 170 is illustrated in FIG. 1, the data storage device 100 may be configured with a plurality of nonvolatile memory devices. In such a case, the non-volatile memory devices included in the data storage device 100 may be comprised of a combination of a NAND flash memory device and various types of non-volatile memory devices (e. G., Non-volatile random access memory devices) .

불휘발성 메모리 장치(170)는 메모리 셀 어레이(171)와 데이터 읽기/쓰기 블럭(173)을 포함할 수 있다. 비록 도시되지는 않았지만, 불휘발성 메모리 장치(170)는 메모리 인터페이스 유닛(160)을 통해서 제공되는 컨트롤러(110)의 제어에 응답하여 불휘발성 메모리 장치(170)의 제반 동작을 제어하도록 구성된 제어 로직을 더 포함할 수 있다.The non-volatile memory device 170 may include a memory cell array 171 and a data read / write block 173. Although not shown, the non-volatile memory device 170 may include control logic configured to control all operations of the non-volatile memory device 170 in response to control of the controller 110 provided through the memory interface unit 160 .

메모리 셀 어레이(171)는 불휘발성 메모리 장치(170)의 종류에 따라서 정해지는 형태의 메모리 셀들을 포함할 수 있다.The memory cell array 171 may include memory cells of a type determined according to the type of the nonvolatile memory device 170. [

데이터 읽기/쓰기 블럭(173)은 불휘발성 메모리 장치(170)의 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작하도록 구성될 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(173)은 불휘발성 메모리 장치(170)의 읽기 동작 시, 메모리 셀 어레이(171)의 메모리 셀들에 저장된 데이터를 독출하기 위한 감지 증폭기로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(173)은, 불휘발성 메모리 장치(170)의 쓰기 동작 시, 컨트롤러(110)로부터 제공된 데이터를 메모리 셀 어레이(171)의 메모리 셀들에 저장하기 위한 쓰기 드라이버로서 동작할 수 있다. 예시적으로, 컨트롤러(110)로부터 제공된 데이터는 메모리 셀 어레이(171)의 메모리 셀들에 저장되기 전에, 데이터 읽기/쓰기 블럭(173)의 래치 회로들(도시되지 않음)에 임시 저장될 수 있다.The data read / write block 173 may be configured to operate as a write driver or as a sense amplifier, depending on the mode of operation of the non-volatile memory device 170. [ For example, the data read / write block 173 may operate as a sense amplifier for reading data stored in the memory cells of the memory cell array 171 during a read operation of the non-volatile memory device 170. [ As another example, the data read / write block 173 is a write driver for storing the data provided from the controller 110 in the memory cells of the memory cell array 171 during the write operation of the nonvolatile memory device 170 Can operate. Illustratively, the data provided from the controller 110 may be temporarily stored in the latch circuits (not shown) of the data read / write block 173 before being stored in the memory cells of the memory cell array 171.

컨트롤 유닛(130)은 불휘발성 메모리 장치(170)에 대한 제어를 통해서 컨트롤 유닛(130) 자신과 불휘발성 메모리 장치(170) 간의 메모리 인터페이스(MIF) 모드를 설정할 수 있다. 그리고 컨트롤 유닛(130)은 설정된 메모리 인터페이스(MIF) 모드에 따라서 불휘발성 메모리 장치(170)를 제어하도록 메모리 인터페이스 유닛(160)을 제어할 수 있다. 메모리 인터페이스(MIF) 모드는 불휘발성 메모리 장치(170)를 제어하기 위한 명령, 특수 명령, 기능을 제어하기 위한 설정, 제어 시퀀스(sequence), 제어 신호의 타이밍 등을 정의한 것을 의미할 수 있다. 그러한 이유로, 메모리 인터페이스(MIF) 모드는 불휘발성 메모리 장치(170)의 종류 또는 불휘발성 메모리 장치(170)가 지원하는 인터페이스 모드에 따라서 정해질 수 있다.The control unit 130 may set the memory interface (MIF) mode between the control unit 130 itself and the nonvolatile memory device 170 through the control of the nonvolatile memory device 170. [ The control unit 130 may then control the memory interface unit 160 to control the non-volatile memory device 170 in accordance with the set memory interface (MIF) mode. The memory interface (MIF) mode may mean a command for controlling the nonvolatile memory device 170, a special command, a setting for controlling the function, a control sequence, a timing of the control signal, and the like. For that reason, the memory interface (MIF) mode may be determined according to the type of non-volatile memory device 170 or the interface mode supported by the non-volatile memory device 170. [

예시적으로, 메모리 인터페이스(MIF) 모드는 오픈 낸드 플래시 인터페이스(open nand flash interface: ONFI) 스펙(specification)에 의해서 정의되는 싱글 데이터 레이트(single data rate, 이하 SDR이라 칭함) 모드를 포함할 수 있다. 또한, 메모리 인터페이스(MIF) 모드는 오픈 낸드 플래시 인터페이스(ONFI) 스펙에 의해서 정의되는 더블 데이터 레이트(double data rate, 이하 DDR이라 칭함) 모드또는 특정 제조사의 스펙에 의해서 정의되는 토글(toggle) 모드를 포함할 수 있다.Illustratively, the memory interface (MIF) mode may include a single data rate (SDR) mode defined by an open nand flash interface (ONFI) specification . Also, the memory interface (MIF) mode may be a double data rate (DDR) mode defined by the open NAND flash interface (ONFI) specification, or a toggle mode defined by the specification of a particular manufacturer .

불휘발성 메모리 장치(170)가 DDR 모드 또는 토글 모드로 동작하는 경우, 메모리 인터페이스 유닛(160)은 쓰기 데이터 스트로브 신호를 이용해서 불휘발성 메모리 장치(170)로 데이터를 제공할 수 있다. 또한, 메모리 인터페이스 유닛(160)은 불휘발성 메모리 장치(170)로부터 제공되는 읽기 데이터 스트로브 신호에 근거하여 내부 읽기 데이터 스트로브 신호를 생성하고, 생성된 내부 읽기 데이터 스트로브 신호를 이용해서 데이터를 제공받을 수 있다. 데이터 스트로브 신호가 데이터 유효 구간에서 제공되지 않으면, 즉, 데이터 유효 구간 내에서 데이터 스트로브 신호가 상승(rising)하거나 하강(falling)하지 않으면, 데이터는 정상적으로 포획(capture)될 수 없다.When the non-volatile memory device 170 operates in the DDR mode or the toggle mode, the memory interface unit 160 can provide data to the non-volatile memory device 170 using the write data strobe signal. The memory interface unit 160 also generates an internal read data strobe signal based on the read data strobe signal provided from the nonvolatile memory device 170 and receives the data using the generated internal read data strobe signal have. If the data strobe signal is not provided in the data valid section, i. E. The data strobe signal does not rise or fall within the data valid section, the data can not normally be captured.

데이터 스트로브 신호에 따라 데이터가 정상적으로 포획되지 못하는 경우, 컨트롤 유닛(130)은 데이터 스트로브 신호 교정(calibration) 동작을 수행할 수 있다. 데이터 스트로브 신호 교정 동작은 불휘발성 메모리 장치(170)의 읽기 동작에 대한 데이터 스트로브 신호 교정 동작(이하, 읽기 교정 동작이라 칭함)을 포함할 수 있다. 읽기 교정 동작은 내부 읽기 데이터 스트로브 신호를 교정하고, 교정된 데이터 스트로브 신호에 따라서 불휘발성 메모리 장치(160)로부터 데이터를 읽어내면서 수행될 수 있다. 데이터 스트로브 신호 교정 동작은 불휘발성 메모리 장치(170)의 쓰기 동작에 대한 데이터 스트로브 신호 교정 동작(이하, 쓰기 교정 동작이라 칭함)을 포함할 수 있다. 쓰기 교정 동작은 쓰기 데이터 스트로브 신호를 교정하고, 교정된 데이터 스트로브 신호에 따라서 불휘발성 메모리 장치(160)로 데이터를 저장하면서 수행될 수 있다. 읽기 교정 동작과 쓰기 교정 동작은 이하의 순서도를 참조하여 상세히 설명될 것이다.If the data can not be normally captured according to the data strobe signal, the control unit 130 can perform a data strobe signal calibration operation. The data strobe signal calibration operation may include a data strobe signal calibration operation (hereinafter referred to as a read calibration operation) for the read operation of the non-volatile memory device 170. [ The read calibration operation can be performed while correcting the internal read data strobe signal and reading data from the non-volatile memory device 160 in accordance with the calibrated data strobe signal. The data strobe signal correcting operation may include a data strobe signal correcting operation (hereinafter referred to as a write correcting operation) for the write operation of the non-volatile memory device 170. Write correction operation may be performed while correcting the write data strobe signal and storing the data in the non-volatile memory device 160 in accordance with the calibrated data strobe signal. The read correcting operation and the write correcting operation will be described in detail with reference to the following flowcharts.

도 2는 본 발명의 실시 예에 따른 읽기 교정 동작을 예시적으로 보여주는 순서도이다. 도 2를 설명함에 있어서, 설명의 편의를 위해서, 도 1의 컨트롤 유닛(130) 및 메모리 인터페이스 유닛(160)을 포함하는 컨트롤러(110)와 불휘발성 메모리 장치(170) 간의 동작으로 읽기 교정 동작이 설명될 것이다. 실질적으로, 읽기 교정 동작은 메모리 인터페이스 유닛(160)을 통해서 불휘발성 메모리 장치(170)를 제어하는 컨트롤 유닛(130)에 의해서 수행될 수 있다.FIG. 2 is a flowchart illustrating an exemplary read correcting operation according to an embodiment of the present invention. 2, for convenience of description, the operation between the controller 110 including the control unit 130 and the memory interface unit 160 of FIG. 1 and the nonvolatile memory device 170 causes a read correcting operation Will be explained. Substantially, the read correcting operation can be performed by the control unit 130, which controls the non-volatile memory device 170 via the memory interface unit 160.

S101 단계에서, 컨트롤러(110)는 불휘발성 메모리 장치(170)가 정상적으로 동작할 수 있는 상태인지를 확인할 수 있다. 예시적으로, 컨트롤러(110)는 불휘발성 메모리 장치(170)의 식별 데이터, 즉, ID를 읽기 위한 명령을 불휘발성 메모리 장치(170)로 전송할 수 있다. 그리고, 불휘발성 메모리 장치(170)로부터 ID 데이터가 정상적으로 전송되는 경우, 컨트롤러(110)는 불휘발성 메모리 장치(170)가 정상적으로 동작할 수 있는 상태라고 판단할 수 있다. 컨트롤러(110)는 필요에 따라서 S101 단계를 수행하거나 생략할 수 있다.In step S101, the controller 110 can confirm whether or not the nonvolatile memory device 170 is in a normal operation state. Illustratively, the controller 110 may send a command to the non-volatile memory device 170 to read the identification data of the non-volatile memory device 170, i. When the ID data is normally transferred from the nonvolatile memory device 170, the controller 110 can determine that the nonvolatile memory device 170 can operate normally. The controller 110 may perform or skip step S101 as necessary.

S110 단계에서, 컨트롤러(110)는 쓰기 교정 동작이 완료되었는지의 여부를 판단할 수 있다. 즉, 컨트롤러(110)는 쓰기 동작에 대한 데이터 스트로브 신호의 신뢰성, 즉, 쓰기 데이터 스트로브의 신뢰성이 확보되었는지의 여부를 판단할 수 있다.In step S110, the controller 110 can determine whether or not the write correction operation has been completed. That is, the controller 110 can determine whether or not the reliability of the data strobe signal for the write operation, that is, the reliability of the write data strobe is secured.

S120 단계와 같이, 컨트롤러(110)는 쓰기 교정 동작이 완료되었는지의 여부에 따라서 교정 데이터가 불휘발성 메모리 장치(170)에 저장되도록 제어하기 위한 방식을 달리할 수 있다. 교정 데이터는 데이터 스트로브 신호의 교정 동작에 사용될 테스트 데이터, 즉, 테스트 패턴을 의미할 수 있다.As in step S120, the controller 110 may change the manner for controlling the calibration data to be stored in the nonvolatile memory device 170 depending on whether or not the write calibration operation has been completed. The calibration data may refer to test data, i.e., a test pattern, to be used in the calibration operation of the data strobe signal.

쓰기 교정 동작이 완료되지 않은 경우, 즉, 쓰기 데이터 스트로브 신호가 신뢰되지 않는 경우, S121 단계와 같이, 컨트롤러(110)는 저속 모드를 통해서 교정 데이터가 불휘발성 메모리 장치(170)에 저장되도록 제어할 수 있다. 저속 모드는 앞서 설명된 SDR 모드를 의미할 수 있다. 저속 모드를 통해서 교정 데이터가 저장되는 경우, 교정 데이터는 쓰기 데이터 스트로브 신호와 무관하게 전송될 수 있다.When the write correction operation is not completed, that is, when the write data strobe signal is not reliable, the controller 110 controls the calibration data to be stored in the nonvolatile memory device 170 through the low speed mode as in step S121 . The low speed mode may mean the SDR mode described above. When the calibration data is stored through the low-speed mode, the calibration data can be transmitted irrespective of the write data strobe signal.

쓰기 교정 동작이 완료된 경우, 즉, 쓰기 데이터 스트로브 신호가 신뢰되는 경우, S123 단계와 같이, 컨트롤러(110)는 고속 모드를 통해서 교정 데이터가 불휘발성 메모리 장치(170)에 저장되도록 제어할 수 있다. 고속 모드는 앞서 설명된 DDR 모드 또는 토글 모드를 의미할 수 있다. 고속 모드를 통해서 교정 데이터가 저장되는 경우, 교정 데이터는 컨트롤러(110)로부터 불휘발성 메모리 장치(170)로 제공되는 쓰기 데이터 스트로브 신호에 따라서 전송될 수 있다.When the write correction operation is completed, that is, when the write data strobe signal is reliable, the controller 110 can control the calibration data to be stored in the nonvolatile memory device 170 through the high-speed mode as in step S123. The high-speed mode may mean the DDR mode or the toggle mode described above. When the calibration data is stored through the high-speed mode, the calibration data can be transmitted in accordance with the write data strobe signal supplied from the controller 110 to the nonvolatile memory device 170. [

S121 단계 및 S123 단계와 같이, 교정 데이터가 저장되도록 제어하는 단계는 교정 데이터가 불휘발성 메모리 장치(170)에 저장되도록 제어하기 위한 테스트 쓰기 명령을 전송하는 단계와, 교정 데이터를 전송하는 단계를 포함할 수 있다. 테스트 쓰기 명령은 교정 데이터가 불휘발성 메모리 장치(170)의 데이터 읽기/쓰기 블럭(173)에 임시 저장되고, 메모리 셀 어레이(161)에는 저장되지 않도록 제어하기 위한 특별한 쓰기 명령일 것이다. 그러한 이유로, S121 단계 및 S123 단계가 수행되는 동안, 교정 데이터는 불휘발성 메모리 장치(170)의 데이터 읽기/쓰기 블럭(173)에만 임시 저장될 수 있다.As in steps S121 and S123, controlling the calibration data to be stored includes transmitting a test write command for controlling the calibration data to be stored in the nonvolatile memory device 170, and transmitting the calibration data can do. The test write command may be a special write command for controlling the calibration data to be temporarily stored in the data read / write block 173 of the nonvolatile memory device 170 and not stored in the memory cell array 161. [ For this reason, while steps S121 and S123 are performed, the calibration data can be temporarily stored only in the data read / write block 173 of the nonvolatile memory device 170. [

S130 단계에서, 컨트롤러(110)는 고속 모드를 통해서 교정 데이터가 불휘발성 메모리 장치(170)로부터 독출되도록 제어할 수 있다. 즉, 컨트롤러(110)는 교정 데이터가 독출되도록 제어하기 위한 테스트 읽기 명령을 불휘발성 메모리 장치(170)로 전송할 수 있다. 테스트 읽기 명령은 교정 데이터가 불휘발성 메모리 장치(170)의 메모리 셀 어레이(171)가 아닌 데이터 읽기/쓰기 블럭(173)으로부터 독출되도록 제어하기 위한 특별한 읽기 명령일 것이다. 고속 모드는 앞서 설명된 바와 같이 DDR 모드 또는 토글 모드를 의미할 수 있다. 고속 모드를 통해서 교정 데이터가 독출되는 경우, 교정 데이터는 불휘발성 메모리 장치(170)로부터 컨트롤러(110)로 제공되는 데이터 스트로브 신호에 따라서 전송될 수 있다.In step S130, the controller 110 can control the calibration data to be read from the nonvolatile memory device 170 through the high-speed mode. That is, the controller 110 may send a test read command to the non-volatile memory device 170 to control the calibration data to be read out. The test read command may be a special read command for controlling the calibration data to be read from the data read / write block 173 rather than the memory cell array 171 of the non-volatile memory device 170. The high speed mode may mean a DDR mode or a toggle mode as described above. When the calibration data is read out through the high-speed mode, the calibration data can be transferred in accordance with the data strobe signal supplied from the non-volatile memory device 170 to the controller 110. [

S140 단계에서, 컨트롤러(110)는 독출된 교정 데이터가 인식 가능한지의 여부를 판단할 수 있다. 예시적으로, 컨트롤러(110)는 독출된 교정 데이터가 인식 가능한지의 여부를 판단하기 위해서, 테스트 쓰기 명령이 전송될 때 전송된 교정 데이터와 테스트 읽기 명령에 따라서 독출된 교정 데이터를 비교할 수 있다. 전송된 교정 데이터와 독출된 교정 데이터가 동일한 경우, 컨트롤러(110)는 독출된 교정 데이터가 인식 가능한 것으로 판단할 수 있다. 반면, 전송된 교정 데이터와 독출된 교정 데이터가 동일하지 않은 경우, 컨트롤러(110)는 독출된 교정 데이터가 인식 불가능한 것으로 판단할 수 있다.In step S140, the controller 110 can determine whether or not the read calibration data is recognizable. Illustratively, the controller 110 may compare the calibration data transmitted when the test write command is transmitted and the calibration data read according to the test read command, to determine whether the read calibration data is recognizable. If the transmitted calibration data and the read calibration data are identical, the controller 110 can determine that the read calibration data is recognizable. On the other hand, when the transmitted calibration data and the read calibration data are not the same, the controller 110 can determine that the read calibration data is unrecognizable.

다른 예로서, 컨트롤러(110)는 독출된 교정 데이터가 인식 가능한지의 여부를 판단하기 위해서, 테스트 읽기 명령에 따라서 독출된 교정 데이터에 포함된 에러가 정정 가능한지의 여부를 판단할 수 있다. 에러의 정정 가능 여부는 도 1의 에러 정정 코드 유닛(150)을 통해서 판단될 수 있다. 독출된 교정 데이터에 포함된 에러가 정정 가능한 경우, 컨트롤러(110)는 독출된 교정 데이터가 인식 가능한 것으로 판단할 수 있다. 반면, 독출된 교정 데이터에 포함된 에러가 정정 불가능한 경우, 컨트롤러(110)는 독출된 교정 데이터가 인식 불가능한 것으로 판단할 수 있다.As another example, the controller 110 may determine whether the error contained in the read-out calibration data according to the test read command is correctable, in order to determine whether or not the read-out calibration data is recognizable. The correctability of the error can be determined through the error correction code unit 150 of Fig. If the error contained in the read-out calibration data is correctable, the controller 110 can determine that the read-out calibration data is recognizable. On the other hand, when the error included in the read calibration data is uncorrectable, the controller 110 can determine that the read calibration data is unrecognizable.

독출된 교정 데이터가 인식 불가능한 경우, 컨트롤러(110)는, S150 단계와 같이, 내부 읽기 데이터 스트로브 신호를 교정할 수 있다. 예시적으로, 컨트롤러(110)는 내부 읽기 데이터 스트로브 신호를 일정 시간만큼 증가시키거나 감소시킬 수 있다. 즉, 컨트롤러(110)는, 도 4에 도시된 바와 같이, 내부 읽기 데이터 스트로브 신호의 상승(또는 하강) 타이밍을 증가시키거나 감소시킬 수 있다. 그리고 컨트롤러(110)는 교정된 읽기 데이터 스트로브 신호를 이용해서 S130 단계부터 읽기 교정 동작을 다시 수행할 수 있다.If the read calibration data is unrecognizable, the controller 110 can correct the internal read data strobe signal as in step S150. Illustratively, the controller 110 may increase or decrease the internal read data strobe signal by a certain amount of time. That is, the controller 110 may increase or decrease the rise (or fall) timing of the internal read data strobe signal, as shown in FIG. Then, the controller 110 can perform the read correcting operation again from step S130 using the corrected read data strobe signal.

독출된 교정 데이터가 인식 가능한 경우, 컨트롤러(110)는, S160 단계와 같이, 현재의 데이터 스트로브 신호의 타이밍 값을 저장할 수 있다. 즉, 컨트롤러(110)는 S130 단계에서 사용된 내부 읽기 데이터 스트로브 신호의 타이밍 값을 저장할 수 있다. 컨트롤러(110)는 저장된 내부 읽기 데이터 스트로브 신호의 타이밍 값과 불휘발성 메모리 장치(160)로부터 제공되는 외부 데이터 스트로브 신호에 근거하여 다음의 읽기 동작에 사용될 내부 읽기 데이터 스트로브 신호를 생성할 수 있다.If the read calibration data is recognizable, the controller 110 may store the timing value of the current data strobe signal as in step S160. That is, the controller 110 may store the timing value of the internal read data strobe signal used in operation S130. The controller 110 may generate an internal read data strobe signal to be used for the next read operation based on the timing value of the stored internal read data strobe signal and the external data strobe signal provided from the nonvolatile memory device 160. [

독출된 교정 데이터가 인식 가능하더라도, 컨트롤러(110)는 데이터 스트로브 신호의 정확성을 높이기 위해서 추가적인 작업을 선택적으로 수행할 수 있다. 즉, S170 단계와 같이, 컨트롤러(110)는 데이터 스트로브 신호 스캐닝(scanning) 동작을 수행할 수 있다. 도 5를 참조하면, 컨트롤러(110)는 교정 데이터가 인식 가능할 때부터 교정 데이터가 인식 불가능할 때까지 내부 읽기 데이터 스트로브 신호의 상승 타이밍을 증가 또는 감소시켜가면서, 교정 데이터를 인식할 수 있는 내부 읽기 데이터 스트로브 신호의 범위를 스캐닝할 수 있다.Although the read calibration data is recognizable, the controller 110 may optionally perform additional operations to increase the accuracy of the data strobe signal. That is, as in step S170, the controller 110 may perform a data strobe signal scanning operation. Referring to FIG. 5, the controller 110 may increase or decrease the rising timing of the internal read data strobe signal until the calibration data can not be recognized from the time when the calibration data is recognizable, The range of the strobe signal can be scanned.

스캐닝 동작이 완료된 이후에, 컨트롤러(110)는 교정 데이터가 인식 가능한 때의 데이터 스트로브 신호의 상승 타이밍(예를 들면, S150 단계에서 교정된 데이터 스트로브 신호의 타이밍(t1))과 교정 데이터가 인식 불가능한 때의 데이터 스트로브 신호의 상승 타이밍(예를 들면, 데이터 유효 구간의 끝 지점(t2))의 중간값(t1+t2/2)을 데이터 스트로브 신호의 상승 타이밍의 최적화 타이밍 값으로 설정할 수 있다. 그리고 컨트롤러(110)는, S160 단계와 같이, 설정된 최적화 타이밍 값을 저장할 수 있다.After the scanning operation is completed, the controller 110 determines whether the rising timing of the data strobe signal when the calibration data is recognizable (for example, the timing t1 of the data strobe signal corrected in step S150) The intermediate value (t1 + t2 / 2) of the rising timing of the data strobe signal (for example, the end point t2 of the data valid section) can be set as the optimization timing value of the rising timing of the data strobe signal. Then, the controller 110 may store the set optimization timing value as in step S160.

도 3은 본 발명의 실시 예에 따른 쓰기 교정 동작을 예시적으로 보여주는 순서도이다. 도 3을 설명함에 있어서, 설명의 편의를 위해서, 도 1의 컨트롤 유닛(130) 및 메모리 인터페이스 유닛(160)을 포함하는 컨트롤러(110)와 불휘발성 메모리 장치(170) 간의 동작으로 쓰기 교정 동작이 설명될 것이다. 실질적으로, 쓰기 교정 동작은 메모리 인터페이스 유닛(160)을 통해서 불휘발성 메모리 장치(170)를 제어하는 컨트롤 유닛(130)에 의해서 수행될 수 있다.3 is a flowchart illustrating an exemplary write correction operation according to an embodiment of the present invention. 3, for convenience of description, the operation between the controller 110 including the control unit 130 and the memory interface unit 160 of FIG. 1 and the nonvolatile memory device 170 is referred to as write correction operation Will be explained. Substantially, the write-correcting operation can be performed by the control unit 130, which controls the non-volatile memory device 170 via the memory interface unit 160.

S201 단계에서, 컨트롤러(110)는 불휘발성 메모리 장치(170)가 정상적으로 동작할 수 있는 상태인지를 확인할 수 있다. 예시적으로, 컨트롤러(110)는 불휘발성 메모리 장치(170)의 식별 데이터, 즉, ID를 읽기 위한 명령을 불휘발성 메모리 장치(170)로 전송할 수 있다. 그리고, 불휘발성 메모리 장치(170)로부터 ID 데이터가 정상적으로 전송되는 경우, 컨트롤러(110)는 불휘발성 메모리 장치(170)가 정상적으로 동작할 수 있는 상태라고 판단할 수 있다. 컨트롤러(110)는 필요에 따라서 S201 단계를 수행하거나 생략할 수 있다.In step S201, the controller 110 can confirm whether or not the nonvolatile memory device 170 is in a normal operation state. Illustratively, the controller 110 may send a command to the non-volatile memory device 170 to read the identification data of the non-volatile memory device 170, i. When the ID data is normally transferred from the nonvolatile memory device 170, the controller 110 can determine that the nonvolatile memory device 170 can operate normally. The controller 110 may perform or skip step S201 as needed.

S210 단계에서, 컨트롤러(110)는 고속 모드를 통해서 교정 데이터가 저장되도록 제어할 수 있다. 즉, 컨트롤러(110)는 교정 데이터가 저장되도록 제어하기 위한 테스트 쓰기 명령을 전송하고, 교정 데이터를 전송할 수 있다. 교정 데이터는 데이터 스트로브 신호의 교정 동작에 사용될 테스트 데이터, 즉, 테스트 패턴을 의미할 수 있다. 고속 모드는 앞서 설명된 DDR 모드 또는 토글 모드를 의미할 수 있다. 고속 모드를 통해서 교정 데이터가 저장되는 경우, 교정 데이터는 컨트롤러(110)로부터 불휘발성 메모리 장치(170)로 제공되는 데이터 스트로브 신호에 따라서 전송될 수 있다. 테스트 쓰기 명령은 교정 데이터가 불휘발성 메모리 장치(170)의 데이터 읽기/쓰기 블럭(173)에 임시 저장되고, 메모리 셀 어레이(171)에는 저장되지 않도록 제어하기 위한 특별한 쓰기 명령일 것이다.In step S210, the controller 110 may control to store the calibration data through the high-speed mode. That is, the controller 110 may transmit a test write command for controlling the calibration data to be stored and transmit the calibration data. The calibration data may refer to test data, i.e., a test pattern, to be used in the calibration operation of the data strobe signal. The high-speed mode may mean the DDR mode or the toggle mode described above. When the calibration data is stored through the high-speed mode, the calibration data may be transmitted in accordance with the data strobe signal supplied from the controller 110 to the nonvolatile memory device 170. [ The test write command may be a special write command for controlling the calibration data to be temporarily stored in the data read / write block 173 of the nonvolatile memory device 170 and not stored in the memory cell array 171.

S220 단계에서, 컨트롤러(110)는 읽기 교정 동작이 완료되었는지의 여부를 판단할 수 있다. 즉, 컨트롤러(110)는 읽기 동작에 대한 데이터 스트로브 신호의 신뢰성, 즉 내부 읽기 데이터 스트로브 신호의 신뢰성이 확보되었는지의 여부를 판단할 수 있다.In step S220, the controller 110 can determine whether or not the read correcting operation has been completed. That is, the controller 110 can determine whether the reliability of the data strobe signal for the read operation, that is, the reliability of the internal read data strobe signal, is secured.

S230 단계와 같이, 컨트롤러(110)는 읽기 교정 동작이 완료되었는지의 여부에 따라서 교정 데이터가 불휘발성 메모리 장치(170)로부터 독출되도록 제어하기 위한 방식을 달리할 수 있다.As in step S230, the controller 110 may differently control the manner in which the calibration data is read from the nonvolatile memory device 170 depending on whether or not the read calibration operation has been completed.

읽기 교정 동작이 완료되지 않은 경우, 즉, 내부 읽기 데이터 스트로브 신호가 신뢰되지 않는 경우, S231 단계와 같이, 컨트롤러(110)는 저속 모드를 통해서 교정 데이터가 불휘발성 메모리 장치(170)로부터 독출되도록 제어할 수 있다. 저속 모드는 앞서 설명된 SDR 모드를 의미할 수 있다. 저속 모드를 통해서 교정 데이터가 독출되는 경우, 교정 데이터는 쓰기 데이터 스트로브 신호와 무관하게 전송될 수 있다.If the read correction operation is not completed, that is, if the internal read data strobe signal is not reliable, the controller 110 controls the controller 110 to read the calibration data from the nonvolatile memory device 170 through the low- can do. The low speed mode may mean the SDR mode described above. When the calibration data is read out through the low-speed mode, the calibration data can be transmitted irrespective of the write data strobe signal.

읽기 교정 동작이 완료된 경우, 즉, 내부 읽기 데이터 스트로브 신호가 신뢰되는 경우, S233 단계와 같이, 컨트롤러(110)는 고속 모드를 통해서 교정 데이터가 불휘발성 메모리 장치(170)로부터 독출되도록 제어할 수 있다. 고속 모드는 앞서 설명된 DDR 모드 또는 토글 모드를 의미할 수 있다. 고속 모드를 통해서 교정 데이터가 독출되는 경우, 교정 데이터는 불휘발성 메모리 장치(170)로부터 컨트롤러(110)로 제공되는 데이터 스트로브 신호에 따라서 전송될 수 있다.When the read correction operation is completed, that is, when the internal read data strobe signal is trusted, the controller 110 can control the calibration data to be read from the nonvolatile memory device 170 through the high-speed mode as in step S233 . The high-speed mode may mean the DDR mode or the toggle mode described above. When the calibration data is read out through the high-speed mode, the calibration data can be transferred in accordance with the data strobe signal supplied from the non-volatile memory device 170 to the controller 110. [

S231 단계 및 S233 단계와 같이, 교정 데이터가 독출되도록 제어하는 단계는 교정 데이터가 불휘발성 메모리 장치(160)로부터 독출되도록 제어하기 위한 테스트 읽기 명령을 전송하는 단계를 포함할 수 있다. 테스트 읽기 명령은 교정 데이터가 불휘발성 메모리 장치(170)의 메모리 셀 어레이(171)가 아닌 데이터 읽기/쓰기 블럭(173)으로부터 독출되도록 제어하기 위한 특별한 읽기 명령일 것이다.As in steps S231 and S233, controlling the calibration data to be read may include transmitting a test read command for controlling the calibration data to be read out from the nonvolatile memory device 160. [ The test read command may be a special read command for controlling the calibration data to be read from the data read / write block 173 rather than the memory cell array 171 of the non-volatile memory device 170.

S240 단계에서, 컨트롤러(110)는 독출된 교정 데이터가 인식 가능한지의 여부를 판단할 수 있다. 예시적으로, 컨트롤러(110)는 독출된 교정 데이터가 인식 가능한지의 여부를 판단하기 위해서, 테스트 쓰기 명령이 전송된 교정 데이터와 테스트 읽기 명령에 따라서 독출된 교정 데이터를 비교할 수 있다. 전송된 교정 데이터와 독출된 교정 데이터가 동일한 경우, 컨트롤러(110)는 독출된 교정 데이터가 인식 가능한 것으로 판단할 수 있다. 반면, 전송된 교정 데이터와 독출된 교정 데이터가 동일하지 않은 경우, 컨트롤러(110)는 독출된 교정 데이터가 인식 불가능한 것으로 판단할 수 있다.In step S240, the controller 110 can determine whether or not the read calibration data is recognizable. Illustratively, the controller 110 may compare the calibration data transmitted with the test write command with the calibration data read according to the test read command, to determine whether the read calibration data is recognizable. If the transmitted calibration data and the read calibration data are identical, the controller 110 can determine that the read calibration data is recognizable. On the other hand, when the transmitted calibration data and the read calibration data are not the same, the controller 110 can determine that the read calibration data is unrecognizable.

다른 예로서, 컨트롤러(110)는 독출된 교정 데이터가 인식 가능한지의 여부를 판단하기 위해서, 테스트 읽기 명령에 따라서 독출된 교정 데이터에 포함된 에러가 정정 가능한지의 여부를 판단할 수 있다. 에러의 정정 가능 여부는 도 1의 에러 정정 코드 유닛(150)을 통해서 판단될 수 있다. 독출된 교정 데이터에 포함된 에러가 정정 가능한 경우, 컨트롤러(110)는 독출된 교정 데이터가 인식 가능한 것으로 판단할 수 있다. 반면, 독출된 교정 데이터에 포함된 에러가 정정 불가능한 경우, 컨트롤러(110)는 독출된 교정 데이터가 인식 불가능한 것으로 판단할 수 있다.As another example, the controller 110 may determine whether the error contained in the read-out calibration data according to the test read command is correctable, in order to determine whether or not the read-out calibration data is recognizable. The correctability of the error can be determined through the error correction code unit 150 of Fig. If the error contained in the read-out calibration data is correctable, the controller 110 can determine that the read-out calibration data is recognizable. On the other hand, when the error included in the read calibration data is uncorrectable, the controller 110 can determine that the read calibration data is unrecognizable.

독출된 교정 데이터가 인식 불가능한 경우, 컨트롤러(110)는, S250 단계와 같이, 쓰기 데이터 스트로브 신호를 교정할 수 있다. 예시적으로, 컨트롤러(110)는 쓰기 데이터 스트로브 신호를 일정 시간만큼 증가시키거나 감소시킬 수 있다. 즉, 컨트롤러(110)는, 도 4에 도시된 바와 같이, 쓰기 데이터 스트로브 신호의 상승(또는 하강) 타이밍을 증가시키거나 감소시킬 수 있다. 그리고 컨트롤러(110)는 교정된 쓰기 데이터 스트로브 신호를 이용해서 S210 단계부터 쓰기 교정 동작을 다시 수행할 수 있다.If the read calibration data is unrecognizable, the controller 110 can correct the write data strobe signal as in step S250. Illustratively, the controller 110 may increase or decrease the write data strobe signal by a certain amount of time. That is, the controller 110 can increase or decrease the rise (or fall) timing of the write data strobe signal, as shown in FIG. Then, the controller 110 can perform the write-correcting operation again from step S210 using the corrected write data strobe signal.

교정 데이터가 인식 가능한 경우, 컨트롤러(110)는, S260 단계와 같이, 현재의 데이터 스트로브 신호의 타이밍 값을 저장할 수 있다. 즉, 컨트롤러(110)는 S210 단계에서 사용된 쓰기 데이터 스트로브 신호의 타이밍 값을 저장할 수 있다. 컨트롤러(110)는 저장된 쓰기 데이터 스트로브 신호의 타이밍 값에 근거하여 다음의 쓰기 동작에 사용될 쓰기 데이터 스트로브 신호를 생성할 수 있다.If the calibration data is recognizable, the controller 110 may store the timing value of the current data strobe signal as in step S260. That is, the controller 110 may store the timing value of the write data strobe signal used in step S210. The controller 110 may generate a write data strobe signal to be used for the next write operation based on the timing value of the stored write data strobe signal.

독출된 교정 데이터가 인식 가능하더라도, 컨트롤러(110)는 데이터 스트로브 신호의 정확성을 높이기 위해서 추가적인 작업을 선택적으로 수행할 수 있다. 즉, S270 단계와 같이, 컨트롤러(110)는 데이터 스트로브 신호 스캐닝(scanning) 동작을 수행할 수 있다. 도 5를 참조하면, 컨트롤러(110)는 교정 데이터가 인식 가능할 때부터 교정 데이터가 인식 불가능할 때까지 쓰기 데이터 스트로브 신호의 상승 타이밍을 증가 또는 감소시켜가면서, 교정 데이터를 인식할 수 있는 쓰기 데이터 스트로브 신호의 범위를 스캐닝할 수 있다.Although the read calibration data is recognizable, the controller 110 may optionally perform additional operations to increase the accuracy of the data strobe signal. That is, as in step S270, the controller 110 may perform a data strobe signal scanning operation. Referring to FIG. 5, the controller 110 increases or decreases the rising timing of the write data strobe signal until the calibration data is unrecognizable from the time when the correction data is recognizable, and the write data strobe signal Can be scanned.

스캐닝 동작이 완료된 이후에, 컨트롤러(110)는 교정 데이터가 인식 가능한 때의 데이터 스트로브 신호의 상승 타이밍(예를 들면, S250 단계에서 교정된 데이터 스트로브 신호의 타이밍(t1))과 교정 데이터가 인식 불가능한 때의 데이터 스트로브 신호의 상승 타이밍(예를 들면, 데이터 유효 구간의 끝 지점(t2))의 중간값(t1+t2/2)을 데이터 스트로브 신호의 상승 타이밍의 최적화 타이밍 값으로 설정할 수 있다. 그리고 컨트롤러(110)는, S260 단계와 같이, 설정된 최적화 타이밍 값을 저장할 수 있다.After the scanning operation is completed, the controller 110 determines whether the rising timing of the data strobe signal when the calibration data is recognizable (for example, the timing t1 of the data strobe signal calibrated in step S250) The intermediate value (t1 + t2 / 2) of the rising timing of the data strobe signal (for example, the end point t2 of the data valid section) can be set as the optimization timing value of the rising timing of the data strobe signal. Then, the controller 110 may store the set optimization timing value as in step S260.

도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.6 is a block diagram illustrating an example of a solid state drive (SSD) according to an embodiment of the present invention. Referring to FIG. 6, the data processing system 2000 may include a host device 2100 and a solid state drive (SSD) 2200.

SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.The SSD 2200 may include an SSD controller 2210, a buffer memory device 2220, nonvolatile memory devices 2231 through 223n, a power supply 2240, a signal connector 2250, a power connector 2260 have.

SSD(2200)는 호스트 장치(2100)의 요청에 응답하여 동작할 수 있다. 즉, SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스하도록 구성될 수 있다. 예를 들면, SSD 컨트롤러(2210)는 불휘발성 메모리 장치들(2231~223n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성될 수 있다.The SSD 2200 may operate in response to a request from the host device 2100. That is, the SSD controller 2210 may be configured to access the non-volatile memory devices 2231 to 223n in response to a request from the host device 2100. For example, the SSD controller 2210 may be configured to control the read, program and erase operations of the non-volatile memory devices 2231-23n.

DDR 모드 또는 토글 모드와 같은 메모리 인터페이스 모드에서 사용되는 데이터 스트로브 신호에 따라 데이터가 정상적으로 포획되지 못하는 경우, SSD 컨트롤러(2210)는 데이터 스트로브 신호 교정(calibration) 동작을 수행할 수 있다. 즉, SSD 컨트롤러(2210)는 도 2를 참조하여 설명된 읽기 교정 동작 또는 도 3을 참조하여 설명된 쓰기 교정 동작을 수행할 수 있다.If the data can not be normally captured according to the data strobe signal used in the memory interface mode such as the DDR mode or the toggle mode, the SSD controller 2210 can perform a data strobe signal calibration operation. That is, the SSD controller 2210 can perform the read correcting operation described with reference to FIG. 2 or the write correcting operation described with reference to FIG.

버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장하도록 구성될 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장하도록 구성될 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.The buffer memory device 2220 may be configured to temporarily store data to be stored in the non-volatile memory devices 2231 to 223n. In addition, the buffer memory device 2220 can be configured to temporarily store data read from the non-volatile memory devices 2231 to 223n. The data temporarily stored in the buffer memory device 2220 can be transferred to the host device 2100 or the nonvolatile memory devices 2231 to 223n under the control of the SSD controller 2210. [

불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로서 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.The nonvolatile memory devices 2231 to 223n may be used as the storage medium of the SSD 2200. [ Each of the nonvolatile memory devices 2231 to 223n may be connected to the SSD controller 2210 through a plurality of channels CH1 to CHn. One channel may be coupled to one or more non-volatile memory devices. Non-volatile memory devices connected to one channel may be connected to the same signal bus and data bus.

전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공하도록 구성될 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성될 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.The power supply 2240 may be configured to provide the power supply PWR input through the power supply connector 2260 into the SSD 2200. The power supply 2240 may include an auxiliary power supply 2241. The auxiliary power supply 2241 may be configured to supply power to the SSD 2200 so that the SSD 2200 can be normally terminated when a sudden power off occurs. The auxiliary power supply 2241 may include super capacitors capable of charging the power source PWR.

SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.The SSD controller 2210 can exchange the signal SGL with the host device 2100 through the signal connector 2250. Here, the signal SGL may include a command, an address, data, and the like. The signal connector 2250 may be a parallel advanced technology attachment (PATA), a serial advanced technology attachment (SATA), a small computer system interface (SCSI), a serial attached SCSI (SAS), or the like depending on the interface method of the host device 2100 and the SSD 2200. [ ), PCI (Peripheral Component Interconnection), and PCI-E (PCI Express).

도 7은 도 6에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다. 도 7을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 마이크로 컨트롤 유닛(2214), 그리고 램(2215)을 포함할 수 있다.FIG. 7 is a block diagram illustrating an SSD controller shown in FIG. 6; FIG. 7, the SSD controller 2210 includes a memory interface unit 2211, a host interface unit 2212, an error correction code (ECC) unit 2213, a micro control unit 2214, and a RAM 2215 .

메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스를 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받도록 구성될 수 있다. 메모리 인터페이스 유닛(2211)은 마이크로 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 마이크로 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.The memory interface unit 2211 may be configured to provide a command and an address to the non-volatile memory devices 2231 to 223n. The memory interface unit 2211 may be configured to exchange data with the nonvolatile memory devices 2231 to 223n. The memory interface unit 2211 may scatter data transferred from the buffer memory device 2220 to each of the channels CH1 to CHn under the control of the micro control unit 2214. [ The memory interface unit 2211 can transfer the data read from the non-volatile memory devices 2231 to 223n to the buffer memory device 2220 under the control of the micro control unit 2214. [

호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.The host interface unit 2212 may be configured to provide interfacing with the SSD 2200 in response to the protocol of the host device 2100. For example, the host interface 2212 may be a parallel interface, such as Parallel Advanced Technology Attachment (PATA), Serial Advanced Technology Attachment (SATA), Small Computer System Interface (SCSI), Serial Attached SCSI (SAS), Peripheral Component Interconnect E (PCI Express) < / RTI > protocols. The host interface unit 2212 may perform a disk emulation function to allow the host apparatus 2100 to recognize the SSD 2200 as a hard disk drive (HDD).

에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패러티 비트를 생성하도록 구성될 수 있다. 생성된 패러티 비트는 불휘발성 메모리(2231~223n)의 스페어 영역(spare area)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출하도록 구성될 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성될 수 있다.An error correction code (ECC) unit 2213 may be configured to generate parity bits based on data transmitted to non-volatile memory devices 2231-23n. The generated parity bit may be stored in a spare area of the nonvolatile memories 2231 to 223n. An error correction code (ECC) unit 2213 can be configured to detect errors in data read from non-volatile memory devices 2231-23n. If the detected error is within the correction range, it can be configured to correct the detected error.

컨트롤 유닛(2214)는 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성될 수 있다. 컨트롤 유닛(2214)는 호스트 장치(2100)의 요청에 응답하여 SSD 컨트롤러(2210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(2220) 및 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 램(2215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로서 사용될 수 있다.The control unit 2214 can be configured to analyze and process the signal SGL input from the host device 2100. [ The control unit 2214 can control all operations of the SSD controller 2210 in response to a request from the host apparatus 2100. [ The control unit 2214 can control the operation of the buffer memory device 2220 and the nonvolatile memory devices 2231 to 223n according to the firmware for driving the SSD 2200. [ RAM 2215 may be used as a working memory device for driving such firmware.

도 8은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함한다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 6에 도시된 SSD(2200)로 구성될 수 있다.8 is a block diagram illustrating an exemplary computer system in which a data storage device according to an embodiment of the invention is mounted. 8, a computer system 3000 includes a network adapter 3100, a central processing unit 3200, a data storage 3300, a RAM 3400, a ROM 3500, And a user interface 3600. Here, the data storage device 3300 may be composed of the data storage device 100 shown in FIG. 1, and the SSD 2200 shown in FIG.

네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.The network adapter 3100 provides interfacing between the computer system 3000 and external networks. The central processing unit 3200 performs various operations for operating an operating system or an application program residing in the RAM 3400. [

데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제, 응용 프로그램, 다양한 프로그램 모듈, 프로그램 데이터, 그리고 사용자 데이터 등이 데이터 저장 장치(3300)에 저장된다. The data storage device 3300 stores necessary data in the computer system 3000. For example, an operating system, application programs, various program modules, program data, and user data for driving the computer system 3000 are stored in the data storage device 3300.

램(3400)은 컴퓨터 시스템(3000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제, 응용 프로그램, 다양한 프로그램 모듈과 프로그램들의 구동에 소요되는 프로그램 데이터가 로드된다. 롬(3500)에는 운영 체제가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 사용자 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어진다.The RAM 3400 may be used as an operating memory device of the computer system 3000. At boot time, the RAM 3400 loads the operating system, application programs, various program modules read from the data storage device 3300, and program data required to drive the programs. ROM 3500 stores a basic input / output system (BIOS) which is a basic input / output system activated before the operating system is started. An information exchange takes place between the computer system 3000 and the user via the user interface 3600. [

비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(3000)은 배터리(Battery), 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있음은 잘 이해될 것이다.Although not shown in the drawings, it will be appreciated that the computer system 3000 may further include devices such as a battery, an application chipset, a camera image processor (CIS), and the like.

이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the appended claims and their equivalents. It will be appreciated that the structure of the present invention may be variously modified or changed without departing from the scope or spirit of the present invention.

100 : 데이터 저장 장치
110 : 컨트롤러
120 : 호스트 인터페이스 유닛
130 : 컨트롤 유닛
140 : 휘발성 메모리 장치
150 : ECC 유닛
160 : 메모리 인터페이스 유닛
170 : 불휘발성 메모리 장치
171 : 메모리 셀 어레이
173 : 데이터 읽기/쓰기 블럭
100: Data storage device
110: controller
120: Host interface unit
130: Control unit
140: volatile memory device
150: ECC unit
160: Memory interface unit
170: Nonvolatile memory device
171: memory cell array
173: Data read / write block

Claims (22)

불휘발성 메모리 장치; 및
데이터 스트로브 신호를 사용해서 상기 불휘발성 메모리 장치와 데이터를 주고받도록 구성된 컨트롤러를 포함하되,
상기 컨트롤러는 교정 데이터를 저장하도록 상기 불휘발성 메모리 장치를 제어하고, 상기 불휘발성 메모리 장치로부터 독출된 교정 데이터에 따라서 상기 데이터 스트로브 신호를 교정하도록 구성된 데이터 저장 장치.
A nonvolatile memory device; And
And a controller configured to exchange data with the nonvolatile memory device using a data strobe signal,
Wherein the controller is configured to control the nonvolatile memory device to store calibration data and to calibrate the data strobe signal in accordance with calibration data read from the nonvolatile memory device.
제1항에 있어서,
상기 컨트롤러는 상기 불휘발성 메모리 장치로부터 독출된 교정 데이터가 인식 불가능한 경우, 상기 데이터 스트로브 신호의 상승 타이밍을 증가시키거나 감소시켜 상기 데이터 스토로브 신호를 교정하도록 구성된 데이터 저장 장치.
The method according to claim 1,
Wherein the controller is configured to increase or decrease the rising timing of the data strobe signal to correct the data strobe signal when the calibration data read from the nonvolatile memory device is unrecognizable.
제2항에 있어서,
상기 컨트롤러는 상기 불휘발성 메모리 장치에 제공한 교정 데이터와 상기 독출된 교정 데이터가 동일하지 않은 경우, 상기 독출된 교정 데이터가 인식 불가능한 것으로 판단하도록 구성된 데이터 저장 장치.
3. The method of claim 2,
Wherein the controller is configured to determine that the read-out calibration data is unrecognizable if the calibration data provided to the non-volatile memory device and the read-out calibration data are not identical.
제2항에 있어서,
상기 컨트롤러는 상기 불휘발성 메모리 장치로부터 독출된 데이터의 오류를 검출하고 정정하도록 구성된 에러 정정 코드 유닛을 포함하되,
상기 컨트롤러는 상기 독출된 교정 데이터에 포함된 에러가 상기 에러 정정 코등 유닛을 통해서 정정 불가능한 경우, 상기 독출된 교정 데이터가 인식 불가능한 것으로 판단하도록 구성된 데이터 저장 장치.
3. The method of claim 2,
The controller including an error correction code unit configured to detect and correct errors in data read from the non-volatile memory device,
Wherein the controller is configured to determine that the read-out calibration data is unrecognizable if an error contained in the read-out calibration data is uncorrectable through the error correction cornice unit.
제1항에 있어서,
상기 불휘발성 메모리 장치는 메모리 셀 어레이와, 상기 메모리 셀 어레이에 데이터를 저장하거나 상기 메모리 셀 어레이에 저장된 데이터를 독출하도록 구성된 데이터 읽기/쓰기 블럭을 포함하되,
상기 불휘발성 메모리 장치는 상기 교정 데이터를 저장하도록 제어될 때, 상기 교정 데이터를 상기 데이터 읽기/쓰기 블럭에 임시 저장하도록 구성된 데이터 저장 장치.
The method according to claim 1,
The nonvolatile memory device comprising a memory cell array and a data read / write block configured to store data in the memory cell array or to read data stored in the memory cell array,
Wherein the nonvolatile memory device is configured to temporarily store the calibration data in the data read / write block when the nonvolatile memory device is controlled to store the calibration data.
제5항에 있어서,
상기 컨트롤러는 상기 교정 데이터를 상기 데이터 읽기/쓰기 블럭에만 임시 저장하도록 제어하기 위한 테스트 쓰기 명령을 상기 불휘발성 메모리 장치로 제공하도록 구성된 데이터 저장 장치.
6. The method of claim 5,
The controller is configured to provide a test write command to the nonvolatile memory device for controlling the temporary storage of the calibration data only in the data read / write block.
제5항에 있어서,
상기 불휘발성 메모리 장치는 상기 교정 데이터를 독출하도록 제어될 때, 상기 데이터 읽기/쓰기 블럭에 임시 저장된 교정 데이터를 상기 컨트롤러로 제공하도록 구성된 데이터 저장 장치.
6. The method of claim 5,
Wherein the nonvolatile memory device is configured to provide calibration data temporarily stored in the data read / write block to the controller when the nonvolatile memory device is controlled to read the calibration data.
제7항에 있어서,
상기 컨트롤러는 상기 데이터 읽기/쓰기 블럭에 임시 저장된 상기 교정 데이터가 독출되도록 제어하기 위한 테스트 읽기 명령을 상기 불휘발성 메모리 장치로 제공하도록 구성된 데이터 저장 장치.
8. The method of claim 7,
The controller is configured to provide a test read command to the non-volatile memory device for controlling the read-out of the calibration data temporarily stored in the data read / write block.
제1항에 있어서,
상기 컨트롤러는 상기 데이터 스트로브 신호를 사용하는 고속 모드 또는 상기 데이터 스트로브 신호를 사용하지 않는 저속 모드를 통해서 상기 교정 데이터가 저장되도록, 그리고 상기 고속 모드를 통해서 상기 교정 데이터가 독출되도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
The method according to claim 1,
Wherein the controller is configured to store the calibration data through a high-speed mode using the data strobe signal or a low-speed mode using no data strobe signal, and to cause the calibration data to be read through the high- A data storage device to control.
제1항에 있어서,
상기 컨트롤러는 상기 데이터 스트로브 신호를 사용하는 고속 모드를 통해서 상기 교정 데이터가 저장되도록, 상기 고속 모드 또는 상기 데이터 스트로브 신호를 사용하지 않는 저속 모드를 통해서 상기 교정 데이터가 독출되도록 상기 불휘발성 메모리 장치를 제어하는 데이터 저장 장치.
The method according to claim 1,
Wherein the controller controls the nonvolatile memory device so that the calibration data is stored through the high-speed mode using the data strobe signal and the calibration data is read through the low-speed mode that does not use the data strobe signal, Lt; / RTI >
데이터 저장 장치의 동작 방법에 있어서:
쓰기 데이터 스트로브 신호의 교정 동작이 완료되었는지의 여부에 따라서 상기 쓰기 데이터 스트로브 신호를 사용하지 않는 저속 모드와 상기 쓰기 데이터 스트로브 신호를 사용하는 고속 모드 중 어느 하나를 통해서 교정 데이터가 저장되도록 불휘발성 메모리 장치를 제어하는 단계;
읽기 데이터 스트로브 신호를 사용하는 고속 모드를 통해서 상기 교정 데이터가 독출되도록 상기 불휘발성 메모리 장치를 제어하는 단계; 및
독출된 교정 데이터가 인식 불가능한 경우에 상기 읽기 데이터 스트로브 신호에 근거하여 생성되는 내부 읽기 데이터 스트로브 신호를 교정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
A method of operating a data storage device comprising:
Write data strobe signal to the non-volatile memory device so that the calibration data is stored through either the low-speed mode in which the write data strobe signal is not used and the high-speed mode in which the write data strobe signal is used, ;
Controlling the nonvolatile memory device such that the calibration data is read through a high speed mode using a read data strobe signal; And
And calibrating an internal read data strobe signal generated based on the read data strobe signal if the read calibration data is unrecognizable.
제11항에 있어서,
상기 교정하는 단계는 상기 내부 읽기 데이터 스트로브 신호의 상승 타이밍을 증가시키거나 감소시키는 단계를 포함하는 데이터 저장 장치의 동작 방법.
12. The method of claim 11,
Wherein the step of calibrating comprises increasing or decreasing the rising timing of the internal read data strobe signal.
제12항에 있어서,
교정된 내부 읽기 데이터 스트로브 신호를 사용해서 상기 교정 데이터가 독출되도록 상기 불휘발성 메모리 장치를 제어하는 단계를 재수행하는 데이터 저장 장치의 동작 방법.
13. The method of claim 12,
And controlling the nonvolatile memory device to read the calibration data using the calibrated internal read data strobe signal.
제11항에 있어서,
상기 독출된 교정 데이터가 인식 가능한 경우, 상기 교정 데이터를 인식할 수 있는 상기 내부 읽기 데이터 스트로브 신호의 범위를 스캐닝하고, 스캐닝된 내부 읽기 데이터 스트로브 신호들의 상승 타이밍의 중간값을 상기 내부 읽기 데이터 스트로브 신호의 상승 타이밍으로 설정하는 스캐닝 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
12. The method of claim 11,
Scanning the range of the internal read data strobe signal capable of recognizing the calibration data if the read calibration data is recognizable and setting a middle value of the rising timing of the scanned internal read data strobe signals to the internal read data strobe signal To the rising timing of the data storage device.
제11항에 있어서,
상기 교정 데이터가 저장되도록 제어할 때 상기 불휘발성 메모리 장치로 제공된 교정 데이터와, 상기 독출된 교정 데이터가 동일한지를 비교한 결과에 따라서, 상기 독출된 교정 데이터가 인식 가능한지의 여부를 판단하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
12. The method of claim 11,
Determining whether the read calibration data is recognizable based on a result of comparison between the calibration data provided to the nonvolatile memory device and the read calibration data when the calibration data is controlled to be stored The method comprising the steps of:
제11항에 있어서,
상기 독출된 교정 데이터에 포함된 에러의 정정 가능 여부에 따라서, 상기 독출된 교정 데이터가 인식 가능한지의 여부를 판단하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
12. The method of claim 11,
Further comprising determining whether the read calibration data is recognizable according to whether or not the error contained in the read calibration data is correctable.
데이터 저장 장치의 동작 방법에 있어서:
쓰기 데이터 스트로브 신호를 사용하는 고속 모드를 통해서 교정 데이터가 저장되도록 불휘발성 메모리 장치를 제어하는 단계;
읽기 데이터 스트로브 신호의 교정 동작이 완료되었는지의 여부에 따라서 상기 읽기 데이터 스트로브 신호를 사용하지 않는 저속 모드와 상기 읽기 데이터 스트로브 신호를 사용하는 고속 모드 중 어느 하나를 통해서 상기 교정 데이터가 독출되도록 상기 불휘발성 메모리 장치를 제어하는 단계; 및
독출된 교정 데이터가 인식 불가능한 경우에 상기 쓰기 데이터 스트로브 신호를 교정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
A method of operating a data storage device comprising:
Controlling the non-volatile memory device such that calibration data is stored through a high speed mode using a write data strobe signal;
The nonvolatile memory device may be configured to read the calibration data through one of a low-speed mode that does not use the read data strobe signal and a high-speed mode that uses the read data strobe signal in accordance with whether or not the calibrating operation of the read data strobe signal is completed, Controlling a memory device; And
And calibrating the write data strobe signal if the read calibration data is unrecognizable.
제17항에 있어서,
상기 교정하는 단계는 상기 쓰기 데이터 스트로브 신호의 상승 타이밍을 증가시키거나 감소시키는 단계를 포함하는 데이터 저장 장치의 동작 방법.
18. The method of claim 17,
Wherein the step of calibrating comprises increasing or decreasing the rising timing of the write data strobe signal.
제18항에 있어서,
교정된 쓰기 데이터 스트로브 신호를 사용해서 상기 교정 데이터가 저장되도록 상기 불휘발성 메모리 장치를 제어하는 단계를 재수행하는 데이터 저장 장치의 동작 방법.
19. The method of claim 18,
And re-executing the step of controlling the nonvolatile memory device so that the calibration data is stored using the calibrated write data strobe signal.
제17항에 있어서,
상기 독출된 교정 데이터가 인식 가능한 경우, 상기 교정 데이터를 인식할 수 있는 상기 쓰기 데이터 스트로브 신호의 범위를 스캐닝하고, 스캐닝된 쓰기 데이터 스트로브 신호들의 상승 타이밍의 중간값을 상기 쓰기 데이터 스트로브 신호의 상승 타이밍으로 설정하는 스캐닝 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
18. The method of claim 17,
Wherein the control unit scans a range of the write data strobe signal capable of recognizing the calibration data when the read calibration data is recognizable and sets a middle value of a rising timing of the scanned write data strobe signals to a rising timing of the write data strobe signal ≪ / RTI > further comprising the step of: < RTI ID = 0.0 >
제17항에 있어서,
상기 교정 데이터가 저장되도록 제어할 때 상기 불휘발성 메모리 장치로 제공된 교정 데이터와, 상기 독출된 교정 데이터가 동일한지를 비교한 결과에 따라서, 상기 독출된 교정 데이터가 인식 가능한지의 여부를 판단하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
18. The method of claim 17,
Determining whether the read calibration data is recognizable based on a result of comparison between the calibration data provided to the nonvolatile memory device and the read calibration data when the calibration data is controlled to be stored The method comprising the steps of:
제17항에 있어서,
상기 독출된 교정 데이터에 포함된 에러의 정정 가능 여부에 따라서, 상기 독출된 교정 데이터가 인식 가능한지의 여부를 판단하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
18. The method of claim 17,
Further comprising determining whether the read calibration data is recognizable according to whether or not the error contained in the read calibration data is correctable.
KR1020140002466A 2014-01-08 2014-01-08 Data storage device and operating method thereof KR20150082930A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140002466A KR20150082930A (en) 2014-01-08 2014-01-08 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140002466A KR20150082930A (en) 2014-01-08 2014-01-08 Data storage device and operating method thereof

Publications (1)

Publication Number Publication Date
KR20150082930A true KR20150082930A (en) 2015-07-16

Family

ID=53884823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140002466A KR20150082930A (en) 2014-01-08 2014-01-08 Data storage device and operating method thereof

Country Status (1)

Country Link
KR (1) KR20150082930A (en)

Similar Documents

Publication Publication Date Title
US9304855B2 (en) Data storage device
US9666249B1 (en) Data storage device with temperature compensation and operating method thereof
US9274886B2 (en) Data storage device having a reduced error occurrence, operating method thereof, and data processing system including the same
KR102002385B1 (en) Operating method for data storage device
US9606811B2 (en) Operating method of data storage device
TWI651724B (en) Data storage device and operating method thereof
US20160179596A1 (en) Operating method of data storage device
US9324444B2 (en) Data storage device
US8883521B2 (en) Control method of multi-chip package memory device
KR102140297B1 (en) Nonvolatile memory devicee and data storage device including the same
US20190341116A1 (en) Data storage device and method of operating the same
US10629275B2 (en) Data storage device and operating method thereof
US10754552B2 (en) Data storage device and operating method thereof
US9524757B2 (en) Data storage device capable of reducing power consumption
KR102180972B1 (en) Memory control unit and data storage device including the same
US8953377B2 (en) Nonvolatile memory device and data storage device including the same
US20160328171A1 (en) Semiconductor memory device, operating method thereof, and data storage device including the same
US20150169235A1 (en) Data storage device and operating method thereof
KR20170117776A (en) Operating method of semiconductor memory device
US10108561B2 (en) Data storage device and operating method thereof
KR20160105625A (en) Data storage device and operating method thereof
KR20170031311A (en) Data storage device and operating method thereof
US10353611B2 (en) Data storage device and operating method thereof
KR20150082930A (en) Data storage device and operating method thereof
US20210326060A1 (en) Nonvolatile memory device, data storage device including the same and operating method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application