KR20150081723A - Apparatus for manufacturing semiconductor device and method of fabricating the semiconductor device using the same - Google Patents

Apparatus for manufacturing semiconductor device and method of fabricating the semiconductor device using the same Download PDF

Info

Publication number
KR20150081723A
KR20150081723A KR1020140001484A KR20140001484A KR20150081723A KR 20150081723 A KR20150081723 A KR 20150081723A KR 1020140001484 A KR1020140001484 A KR 1020140001484A KR 20140001484 A KR20140001484 A KR 20140001484A KR 20150081723 A KR20150081723 A KR 20150081723A
Authority
KR
South Korea
Prior art keywords
substrate
gas supply
upper cover
supplying
gas
Prior art date
Application number
KR1020140001484A
Other languages
Korean (ko)
Other versions
KR101541392B1 (en
Inventor
박종대
이상우
박관태
정성원
Original Assignee
에이피티씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이피티씨 주식회사 filed Critical 에이피티씨 주식회사
Priority to KR1020140001484A priority Critical patent/KR101541392B1/en
Publication of KR20150081723A publication Critical patent/KR20150081723A/en
Application granted granted Critical
Publication of KR101541392B1 publication Critical patent/KR101541392B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • H01L2224/03848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849Reflowing

Abstract

An apparatus for manufacturing a semiconductor device includes a chamber outer wall and an upper cover which limit an internal reaction space, a lift pin which supports an object in the reaction space and can move vertically, and a heat chuck which can move vertically in the lower part of the reaction space.

Description

반도체 제조장치 및 이를 이용한 반도체소자 제조방법{Apparatus for manufacturing semiconductor device and method of fabricating the semiconductor device using the same}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method,

본 출원은 반도체 제조장치 및 이를 이용한 반도체소자 제조방법에 관한 것이다.The present invention relates to a semiconductor manufacturing apparatus and a semiconductor device manufacturing method using the same.

일반적으로, 집적 회로는 실리콘(Si) 등으로 이루어진 웨이퍼 칩(wafer chip)에 많은 수의 회로 소자들, 예컨대 트랜지스터, 저항, 커패시터, 인덕터, 다이오드 등의 전자 부품을 고밀도로 집적시켜 필요로 하는 회로 기능을 갖도록 한 것이다. 이와 같은 집적 회로는 그 집적도에 따라 VLSI(Very Large Scale Integrated Circuit), ULSI(Ultra Large Scale Integrated Circuit) 등의 명칭이 부여되고 있다. 집적 회로에는 집적된 회로의 특성에 의해 신호 입출력, 전원공급 등의 목적을 위한 많은 수의 단자들이 필요하다.2. Description of the Related Art Generally, an integrated circuit is a device in which a large number of circuit elements such as transistors, resistors, capacitors, inductors, diodes, and the like are integrated at high density on a wafer chip made of silicon (Si) Function. Such an integrated circuit is given a name such as VLSI (Very Large Scale Integrated Circuit) and ULSI (Ultra Large Scale Integrated Circuit) according to the degree of integration. An integrated circuit requires a large number of terminals for the purpose of signal input / output, power supply, etc. due to the characteristics of the integrated circuit.

기존에는 다수의 리드를 갖는 리프 프레임(lead frame)을 사용하여 위와 같은 단자들을 웨이퍼 칩 또는 다이(die)에 집적된 회로에서 처리된 신호 또는 데이터를 입출력시키거나 필요한 동작 전원을 공급하는 단자와 연결시키고, 웨이퍼 칩 및 리드 프레임과 연결부 등을 보호하는 패키지(package) 형태로 사용하였다. 그러나 반도체 제조기술의 발전으로 집적 회로의 집적도가 급격히 증가하면서 단위 면적당 신호의 입출력에 사용되는 단자의 수가 더욱 많이 요구되고 있다. 이에 따라 패키징 기술도 신호 입출력 단자가 패키지의 가장자리에 배치되는 기존의 SIP(Single Inline Pacakge), DIP(Dual Inline Package), TSOP(Thin Small Outline Package), QFP(Quad Flat Package) 등을 거쳐서 최근에는 패키지의 밑면 전체로부터 다수의 단자를 인출하고, 리드 프레임 대신에 솔더 범프를 신호의 전달 통로로 사용하는 BGA(Ball Grid Array), CSP(Chip Scale Package), 및 C4(Controlled Collapsed Chip Connection) 기술 등이 사용되고 있다.Conventionally, a lead frame having a plurality of leads is used to connect the above terminals to terminals for inputting / outputting signals or data processed in a circuit integrated in a wafer chip or a die, And used as a package to protect the wafer chip, the lead frame, and the connection parts. However, due to the development of semiconductor manufacturing technology, the degree of integration of integrated circuits has increased sharply, and the number of terminals used for inputting and outputting signals per unit area has been demanded more. As a result, the packaging technology has recently been introduced through the existing SIP (Single Inline Pacakge), DIP (Dual Inline Package), TSOP (Thin Small Outline Package) and QFP (Quad Flat Package) (Ball Grid Array), a CSP (Chip Scale Package), and a C4 (Controlled Collapsed Chip Connection) technique in which a plurality of terminals are drawn out from the entire bottom surface of the package and solder bumps are used as signal transmission paths instead of lead frames Has been used.

일반적으로 집적 회로 패키지에 솔더 범프를 형성하는 제조 공정은, 패키지의 솔더 범프가 부착되는 패드(pad) 위치에 플럭스(flux)를 도포한 후, 솔더 볼(solder ball)을 부착하여 리플로우(reflow) 공정을 수행함으로써 솔더 범프(solder bump)가 고정 부착되도록 수행된다. 플럭스는 구리(Cu) 또는 니켈(Ni)과 같은 금속 재료로 이루어진 집적 회로의 단자부인 패드와 솔더볼의 표면에 생성되어 있는 금속 산화막을 제거하는 강한 산성(acid)을 포함하는 화학 물질이다. 이와 같은 플럭스는 일반적인 전자 부품 또는 회로의 납땜에 사용되는 것으로 대부분의 솔더링(soldering) 공정에 사용되고 있다.Generally, a manufacturing process for forming a solder bump in an integrated circuit package includes applying a flux to a pad where a solder bump of the package is attached, attaching a solder ball, ) Process so that the solder bump is fixedly attached. The flux is a chemical substance including a pad which is a terminal portion of an integrated circuit made of a metal material such as copper (Cu) or nickel (Ni), and a strong acid which removes a metal oxide film formed on the surface of the solder ball. Such fluxes are used in the soldering of common electronic components or circuits and are used in most soldering processes.

그러나 접합 공정시에 플럭스가 가열됨에 따라 플럭스의 용매 성분인 솔벤트(solvent)가 휘발되며, 기체화된 솔벤트가 접합부인 솔더볼과 피접합부인 금속 패드 사이의 접합 계면에 포짐되고, 기포를 형성하며 이러한 접합 계면에서의 기포에 의한 공급(void)은 접합부의 접합 강도를 저하시킴과 동시에 열적 피로(thermal fatigue) 등에 의해 접합부와 피접합부의 접합이 파괴되는 문제를 유발하여 제품의 신뢰도를 감소시킬 수 있다. 또한 접합 공정 후 집적 회로 패키지에 잔류하는 플럭스 성분을 유기 용매로 세척하는데, 패키지가 소형화됨에 따라 세척 공정이 어렵고 플럭스 성분이 잔류할 수 있다. 잔류된 플럭스 성분은 강한 산성으로 인해 부식 특성을 가지므로 집적 회로에서 처리된 신호의 전달 특성이 부식 부분에 의해 나빠지거나 누설 등의 문제를 유발시킬 수 있다. 더욱이 세척 공정에 사용되는 유기 용매는 환경적으로 유해한 물질인 것으로 확인되어 그 사용이 점점 제한되고 있는 실정이다.However, as the flux is heated during the bonding process, the solvent, which is the solvent component of the flux, is volatilized, and the gasified solvent is poured into the bonding interface between the solder ball to be bonded and the metal pad to be bonded, The void due to the bubbles at the bonding interface lowers the bonding strength of the bonding portion and causes a problem that the bonding between the bonding portion and the bonding portion is broken due to thermal fatigue or the like, . Also, after the bonding process, the flux component remaining in the integrated circuit package is washed with an organic solvent. As the package is miniaturized, the cleaning process may be difficult and the flux component may remain. Since the residual flux component has a corrosive property due to its strong acidity, the transmission characteristics of the signal processed in the integrated circuit may be deteriorated by the corrosion part or cause leakage problems. Furthermore, the organic solvent used in the washing process has been found to be an environmentally harmful substance, and its use is increasingly limited.

이와 같은 플럭스의 문제점들로 인해 최근에는 플럭스를 사용하지 않고 솔더링을 수행하는 방법이 제안된 바 있다. 그런데 플럭스를 사용하지 않고 솔더링을 수행하기 위해서는 산화막 제거 공정, 리플로우 공정, 및 쿨링 공정을 각각 별도의 장치 내에서 수행하여야 하는데, 한 장치에서 다른 장치로 기판 또는 웨이퍼를 이송하는 과정에서 웨이퍼의 온도를 세밀하게 조절하기 어려우며, 이에 따라 솔더 범프의 프로파일 등이 원하는 형태로 형성되지 않을 수 있다.Due to such flux problems, a method of performing soldering without using flux has recently been proposed. However, in order to perform soldering without flux, the oxide film removal process, the reflow process, and the cooling process must be performed in separate devices. In the process of transferring a substrate or a wafer from one device to another device, So that the profile of the solder bump or the like may not be formed in a desired shape.

본 출원이 해결하고자 하는 과제는, 기판 또는 웨이퍼와 같은 대상물에 대한 산화막 제거 공정, 리플로우 공정, 및 쿨링 공정을 하나의 장치 내에서 수행할 수 있도록 하면서 대상물에 대한 온도 조절을 세밀하게 수행할 수 있도록 하는 반도체 제조장치를 제공하는 것이다.The object of the present invention is to finely control the temperature of an object while allowing an oxide film removing process, a reflow process, and a cooling process for an object such as a substrate or a wafer to be performed in a single device And to provide a semiconductor manufacturing apparatus.

본 출원이 해결하고자 하는 다른 과제는, 위와 같은 반도체 제조장치를 이용하여 반도체소자를 제조하는 방법을 제공하는 것이다.Another problem to be solved by the present application is to provide a method of manufacturing a semiconductor device by using the above-described semiconductor manufacturing apparatus.

일 예에 따른 반도체 제조장치는, 내부의 반응 공간을 한정하는 챔버 외벽 및 상부 덮개와, 반응 공간 내에서 대상물을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 그리고 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함한다.A semiconductor manufacturing apparatus according to an example of the present invention includes a chamber outer wall and an upper lid defining an inner reaction space, a lift pin supporting the object in the reaction space and being arranged to be movable up and down, And a heat chuck arranged to be movable.

상기 상부 덮개 내에 배치되는 히팅 블록을 더 포함할 수 있다.And a heating block disposed in the upper cover.

상기 상부 덮개를 관통하여 상기 반응 공간 내로 가스를 공급할 수 있는 가스공급부를 더 포함할 수 있다. 이 경우 가스공급부는, 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스공급부를 포함할 수 있다.And a gas supply unit through which the gas can be supplied into the reaction space through the upper cover. In this case, the gas supply portion may include a first gas supply portion disposed at a center portion of the upper cover, and a second and a third gas supply portion disposed at both edges of the upper cover.

상기 리프트 핀을 상하로 이동 가능하도록 하는 리프트 핀 구동부를 더 포함할 수 있다.And a lift pin driving unit for moving the lift pin up and down.

상기 히트 척을 상하로 이동 가능하도록 하는 히트 척 구동부를 더 포함할 수 있다.And a heat chuck driving unit for moving the heat chuck up and down.

일 예에 따른 반도체소자 제조방법은, 내부의 반응 공간을 한정하는 챔버 외벽 및 상부 덮개와, 반응 공간 내에서 기판을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 그리고 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함하는 반도체 제조장치를 이용한 반도체소자 제조방법으로서, 리프트 핀 위에 기판을 로딩하는 단계와, 그리고 리프트 핀을 상하로 이동하여 로딩된 기판과 상부 덮개 사이의 간격을 조절하면서 공정을 수행하는 단계를 포함한다.According to an exemplary embodiment of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a chamber outer wall and an upper lid defining an inner reaction space; a lift pin supporting the substrate in the reaction space, The method comprising the steps of: loading a substrate on a lift pin; and moving the lift pin up and down to separate the gap between the loaded substrate and the top cover And performing the process while adjusting.

상기 반도체 제조장치는, 상부 덮개 내에 배치되는 히팅 블록을 더 포함할 수 있다. 이 경우 기판에 대한 가열 처리시 히팅 블록으로부터 열을 발생시키고 리프트 핀을 위로 이동하여 기판과 상부 덮개 사이의 간격을 줄인 후에 가열 처리를 수행할 수 있다.The semiconductor manufacturing apparatus may further include a heating block disposed in the upper cover. In this case, heat treatment may be performed after heat is generated from the heating block in the heating process for the substrate and the distance between the substrate and the upper cover is reduced by moving the lift pin upward.

상기 기판에 대한 쿨링 처리시 리프트 핀을 아래로 이동하여 기판과 상부 덮개 사이의 간격을 높인 후에 쿨링 처리를 수행할 수 있다.A cooling process may be performed after the gap between the substrate and the upper cover is increased by moving the lift pins downward during the cooling process for the substrate.

상기 반도체 제조장치는, 상부 덮개를 관통하여 반응 공간 내로 가스를 공급할 수 있는 가스공급부를 더 포함할 수 있다. 이 경우 가스공급부는, 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스공급부를 포함할 수 있다.The semiconductor manufacturing apparatus may further include a gas supply unit that can supply the gas into the reaction space through the upper cover. In this case, the gas supply portion may include a first gas supply portion disposed at a center portion of the upper cover, and a second and a third gas supply portion disposed at both edges of the upper cover.

다른 예에 따른 반도체소자 제조방법은, 챔버 외벽과, 챔버 외벽과 함께 내부의 반응 공간을 한정하면서 내부에 히팅 블록 및 가스 공급부를 갖는 상부 덮개와, 반응 공간 내에서 기판을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 그리고 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함하는 반도체 제조장치를 이용한 반도체소자 제조방법으로서, 솔더 범프를 갖는 기판을 상기 리프트 핀 위에 로딩하는 단계와, 리프트 핀을 위로 이동하여 기판과 상부 덮개 사이의 간격을 줄이는 단계와, 기판에 대해 환원가스를 공급하여 솔더 범프 표면의 산화막을 제거하는 단계와, 히트 척을 위로 이동하여 기판의 배면에 접촉되도록 하는 단계와, 히트 척을 이용하여 솔더 범프를 리플로우시키는 단계와, 히트 척을 아래로 이동하여 기판과 이격되도록 하는 단계와, 그리고 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계를 포함한다.According to another example, a method for manufacturing a semiconductor device includes a chamber outer wall, an upper lid having a heating block and a gas supply portion therein and defining an inner reaction space together with the chamber outer wall, and an upper lid supporting the substrate in the reaction space, A method of manufacturing a semiconductor device using a semiconductor manufacturing apparatus including a lift pin arranged to be movable and a heat chuck arranged to be movable up and down below a reaction space, Removing the oxide film on the surface of the solder bump by supplying a reducing gas to the substrate; moving the lift chuck upward to contact the back surface of the substrate; Reflowing the solder bump using a heat chuck, moving the heat chuck downward Over the steps and, and heat chuck and supplying an inert gas to the substrate to be spaced apart and the substrate comprises performing a cooling process.

상기 기판에 대해 환원가스를 공급하여 상기 솔더 범프 표면의 산화막을 제거하는 단계는, 반도체 제조장치의 압력을 0.01torr 내지 200torr로 설정하여 수행할 수 있다.The step of supplying the reducing gas to the substrate to remove the oxide film on the surface of the solder bump may be performed by setting the pressure of the semiconductor manufacturing apparatus to 0.01 torr to 200 torr.

상기 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계는, 가스공급부를 통해 불활성 가스를 공급하여 수행할 수 있다. 가스공급부는, 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스공급부를 포함할 수 있다. 이 경우 기판에 대해 환원가스를 공급하여 솔더 범프 표면의 산화막을 제거하는 단계는, 제1 가스공급부를 통해 환원가스를 공급하여 수행할 수 있다. 또한 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계는, 제2 및 제3 가스공급부를 통해 불활성 가스를 공급하여 수행할 수 있다.The step of supplying the inert gas to the substrate spaced apart from the heat chuck to perform the cooling process may be performed by supplying an inert gas through the gas supply unit. The gas supply portion may include a first gas supply portion disposed at the center portion of the upper cover and second and third gas supply portions disposed at both edges of the upper cover. In this case, the step of supplying the reducing gas to the substrate to remove the oxide film on the surface of the solder bump may be performed by supplying the reducing gas through the first gas supplying unit. The step of supplying the inert gas to the substrate spaced apart from the heat chuck to perform the cooling process may be performed by supplying the inert gas through the second and third gas supply units.

본 예에 따르면 기판 또는 웨이퍼와 같은 대상물에 대한 산화막 제거 공정, 리플로우 공정, 및 쿨링 공정을 하나의 장치 내에서 수행할 수 있도록 하면서 대상물에 대한 온도 조절을 세밀하게 수행할 수 있다는 이점에 제공된다.According to this example, the temperature control for an object can be finely performed while allowing an oxide film removing process, a reflow process, and a cooling process for an object such as a substrate or a wafer to be performed in one apparatus .

도 1은 일 예에 따른 반도체 제조장치를 나타내 보인 도면이다.
도 2는 도 1의 반도체 제조장치에 대상물이 로딩된 상태를 나타내 보인 도면이다.
도 3은 도 1의 반도체 제조장치에서 리프트 핀이 위로 이동한 상태를 나타내 보인 도면이다.
도 4는 도 1의 반도체 제조장치에서 히팅 척이 아래로 이동한 상태를 나타내 보인 도면이다.
도 5 내지 도 9는 도 1의 반도체 제조장치를 이용하여 반도체소자를 제조하는 방법을 설명하기 위해 나타내 보인 도면들이다.
1 is a view showing a semiconductor manufacturing apparatus according to an example.
FIG. 2 is a diagram showing a state in which an object is loaded in the semiconductor manufacturing apparatus of FIG. 1; FIG.
3 is a diagram showing a state in which a lift pin is moved upward in the semiconductor manufacturing apparatus of FIG.
FIG. 4 is a view showing a state in which the heating chuck is moved downward in the semiconductor manufacturing apparatus of FIG. 1. FIG.
FIGS. 5 to 9 are diagrams for explaining a method of manufacturing a semiconductor device using the semiconductor manufacturing apparatus of FIG.

도 1은 일 예에 따른 반도체 제조장치를 나타내 보인 도면이다. 도 1을 참조하면, 본 예에 따른 반도체 제조장치(100)는, 챔버 외벽(110) 및 상부 덮개(130)와, 반응 공간(120) 내에서 대상물을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀(171, 172)과, 그리고 반응 공간(120) 하부에서 상하로 이동 가능하도록 배치되는 히트 척(160)을 포함하여 구성된다.1 is a view showing a semiconductor manufacturing apparatus according to an example. Referring to FIG. 1, a semiconductor manufacturing apparatus 100 according to the present embodiment includes a chamber outer wall 110 and an upper lid 130, a reaction chamber 120, Lift pins 171 and 172, and a heat chuck 160 arranged to be movable up and down below the reaction space 120.

챔버 외벽(110) 및 상부 덮개(130)는 내부의 반응 공간(120)을 한정한다. 상부 덮개(130)에는 가스공급부(141, 142, 143)가 배치된다. 가스공급부(141, 142, 143)은 제1 가스공급부(141)와, 제2 및 제3 가스공급부(142, 143)를 포함한다. 제1 가스공급부(141)는 상부 덮개(130)의 중앙부에 배치된다. 제2 및 제3 가스공급부(142, 143)는 상부 덮개(130)의 양 가장자리에 배치된다. 비록 도면에 표시하지는 않았지만, 가스공급부(141, 142, 143)는 상부 덮개(130)를 관통하는 가스공급관과 연결되며, 이 가스공급관을 통해 반응 공간(120) 내로 가스를 공급할 수 있다. 상부 덮개(130) 내에는 히팅 블록(heating block)(150)이 배치된다. 본 예에서 히팅 블록(150)은 플레이트(plate) 형태로 배치되지만, 이는 단지 일 예로서 플레이트 형태 외의 다른 형태로 배치될 수도 있다.The chamber outer wall 110 and the top lid 130 define an internal reaction space 120. The upper lid 130 is provided with gas supply portions 141, 142 and 143. The gas supply units 141, 142, and 143 include a first gas supply unit 141 and second and third gas supply units 142 and 143. The first gas supply unit 141 is disposed at the center of the upper lid 130. The second and third gas supply portions 142 and 143 are disposed on both edges of the upper cover 130. Although not shown in the drawing, the gas supply units 141, 142, and 143 are connected to a gas supply pipe passing through the upper cover 130, and the gas can be supplied into the reaction space 120 through the gas supply pipe. A heating block 150 is disposed in the upper lid 130. In this example, the heating block 150 is disposed in the form of a plate, but it may be disposed in another form other than the plate form as an example only.

반도체 제조장치(100) 내의 하부에는 히팅 척(heating chuck)(160)이 배치된다. 도면에 나타내지는 않았지만, 히팅 척(160) 내에는 히팅 수단이 배치된다. 히팅 척(160)은 열전도율이 높은 물질로 이루어질 수 있다. 히팅 척(160)의 하부에는 히팅 척 구동부(162)가 배치된다. 히팅 척 구동부(162)은 위 또는 아래로 이동 가능하도록 배치된다. 히팅 척 구동부(162)가 위 또는 아래로 이동함에 따라 히팅 척(160) 또한 히팅 척 구동부(162)에 연동되어 위 또는 아래로 이동한다. 리프트 핀(171, 172)은 히팅 척(160)을 관통하여 그 단부가 히팅 척(160)의 상부면 위로 돌출되도록 배치된다. 리프트 핀(171, 172)의 반대쪽 단부는 리프트 핀 연결부(170)에 의해 연결되며, 리프트 핀 연결부(170)는 리프트 핀 구동부(177)에 연결된다. 리프트 핀 구동부(177)는 위 또는 아래로 이동 가능하도록 배치된다. 리프트 핀 구동부(177)가 위 또는 아래로 이동함에 따라 리프트 핀(171, 172) 또한 리프트 핀 구동부(177)에 연동되어 위 또는 아래로 이동한다.A heating chuck 160 is disposed below the semiconductor manufacturing apparatus 100. Although not shown in the drawing, a heating means is disposed in the heating chuck 160. The heating chuck 160 may be made of a material having a high thermal conductivity. A heating chuck driving part 162 is disposed below the heating chuck 160. The heating chuck driver 162 is arranged to be movable up or down. As the heating chuck driver 162 moves up or down, the heating chuck 160 also moves up or down in association with the heating chuck driver 162. [ The lift pins 171 and 172 are disposed so as to penetrate through the heating chuck 160 and protrude above the upper surface of the heating chuck 160 at an end thereof. The other end of the lift pins 171 and 172 is connected by a lift pin connection part 170 and the lift pin connection part 170 is connected to a lift pin driving part 177. The lift pin driver 177 is arranged to be movable up or down. As the lift pin driving portion 177 moves up or down, the lift pins 171 and 172 also move upward or downward in association with the lift pin driving portion 177.

이와 같은 반도체 제조장치(100)에 따르면, 소정 온도에서의 리플로우(reflow) 공정과 쿨링(cooling) 공정을 모두 수행할 수 있다. 특히 플럭스리스 솔더링 공정의 경우, 산화막제거 공정, 리플로우 범핑 공정, 및 쿨링 공정을 인-시츄(in-situ)로 수행할 수 있다. 즉 반응 공간(120) 내의 온도를 상부 덮개(130) 내의 히팅 블록(150)과, 히팅 척(160)을 이용하여 조절하고, 특히 히팅 척(160)과 리프트 핀(171, 172) 중 적어도 어느 하나를 위 또는 아래로 이동시켜 기판이나 웨이퍼와 같은 대상물의 온도가 미세하게 제어되도록 할 수 있다. 특히 플럭스리스 솔더링 공정에서 산화막을 제거하는 과정과 같이, 특정 가스를 공급하여 대상물에 대한 반응을 유도하기 위해서는 리프트 핀(171, 172)을 상승시켜 대상물이 가스공급부(141, 142, 143)와 근접하도록 위치시킴으로써 가스 공급을 통한 반응을 효율적으로 수행할 수 있으며, 상부 덮개(130) 내의 히팅 블록(150)을 이용하여 대상물의 온도를 정밀하게 제어함으로써 반응이 최적으로 수행될 수 있도록 할 수 있다. 플럭스리스 솔더링 공정에서 리플로우 범핑 과정과 같이, 높은 온도에서의 리플로우 공정을 수행하고자 하는 경우, 히팅 척(160)을 이동시켜 대상물과 히팅 척(160)이 접촉되도록 한 후에 히팅 척(160)의 온도를 상승시킴으로써 효율적으로 리플로우 공정이 이루어지도록 할 수 있다. 또한 낮은 온도에서의 쿨링 공정을 수행하고자 하는 경우, 대상물을 히팅 척(160)으로부터 최대한 이격시킨 후에 쿨링 가스를 대상물에 공급함으로써 쿨링 공정이 효율적으로 이루어지도록 할 수도 있다.According to the semiconductor manufacturing apparatus 100, both the reflow process and the cooling process at a predetermined temperature can be performed. In particular, in the fluxless soldering process, the oxide film removing process, the reflow bumping process, and the cooling process can be performed in-situ. That is, the temperature in the reaction space 120 is adjusted by using the heating block 150 and the heating chuck 160 in the upper lid 130, and at least one of the heating chuck 160 and the lift pins 171 and 172 One can be moved up or down so that the temperature of an object such as a substrate or a wafer is finely controlled. In particular, in order to induce a reaction to an object by supplying a specific gas such as a process of removing an oxide film in a fluxless soldering process, the lift pins 171 and 172 are raised so that the object is brought close to the gas supply units 141, 142 and 143 The reaction through the gas supply can be efficiently performed and the reaction can be performed optimally by precisely controlling the temperature of the object using the heating block 150 in the upper lid 130. [ When a reflow process at a high temperature is to be performed, such as a reflow bumping process in a fluxless soldering process, the heating chuck 160 is moved to bring the object into contact with the heating chuck 160, The reflow process can be efficiently performed. In addition, in order to perform the cooling process at a low temperature, the object may be separated from the heating chuck 160 as much as possible, and then the cooling gas may be supplied to the object to efficiently perform the cooling process.

도 2는 도 1의 반도체 제조장치에 대상물이 로딩된 상태를 나타내 보인 도면이고, 도 3은 도 1의 반도체 제조장치에서 리프트 핀이 위로 이동한 상태를 나타내 보인 도면이다. 또한 도 4는 도 1의 반도체 제조장치에서 히팅 척이 아래로 이동한 상태를 나타내 보인 도면이다. 도 2 내지 도 4에서 도 1과 동일한 참조부호는 동일한 요소를 나타내며, 이에 따라 중복되는 설명은 생략하기로 한다. 먼저 도 2를 참조하면, 대상물, 예컨대 기판(200)이 반도체 제조장치(100) 내에 로딩되면 리프트 핀(171, 172)에 의해 지지된다. 이때 기판(200)의 상부면과 상부 덮개(130)의 하부면은 제1 간격(D1)으로 상호 이격되며, 기판(200)의 하부면과 히팅 척(160)의 상부면은 제2 간격(D2)으로 상호 이격된다. 다음에 도 3을 참조하면, 기판(200)을 로딩한 후에, 리프트 핀(171, 172)을 위로 이동시키면 기판(200)의 상부면과 상부 덮개(130)의 하부면은 제1 간격(D1)보다 작은 제3 간격(D3)으로 이격되며, 기판(200)의 하부면과 히팅 척(160)의 상부면은 제2 간격(D2)보다 큰 제4 간격(D4)으로 이격된다. 리프트 핀(171, 172)의 이동은, 도면에서 화살표(301)로 나타낸 바와 같이, 리프트 핀 구동부(177)를 이동시킴으로써 수행될 수 있다. 다음에 도 4를 참조하면, 도면에서 화살표(302)로 나타낸 바와 같이, 기판(200)을 로딩한 후에, 리프트 핀(171, 172)의 위치를 유지한 상태에서 히팅 척(160)을 아래로 이동시킨다. 이에 따라 기판(200)의 상부면과 상부 덮개(130)의 하부면은 제1 간격(D1)을 유지하는 반면, 기판(200)의 하부면과 히팅 척(160)의 상부면은 제2 간격(D2)보다 큰 제5 간격(D5)으로 이격된다.FIG. 2 is a view showing a state where an object is loaded in the semiconductor manufacturing apparatus of FIG. 1, and FIG. 3 is a diagram showing a state in which a lift pin is moved upward in the semiconductor manufacturing apparatus of FIG. FIG. 4 is a view showing a state in which the heating chuck moves downward in the semiconductor manufacturing apparatus of FIG. 1. FIG. 2 to 4, the same reference numerals as those in FIG. 1 denote the same elements, and a duplicate description will be omitted. First, referring to FIG. 2, when an object such as a substrate 200 is loaded into the semiconductor manufacturing apparatus 100, it is supported by lift pins 171 and 172. At this time, the upper surface of the substrate 200 and the lower surface of the upper lid 130 are spaced apart from each other by a first distance D1, and the lower surface of the substrate 200 and the upper surface of the heating chuck 160 are spaced apart from each other by a second distance D2. Referring to FIG. 3, when the lift pins 171 and 172 are moved upward after the substrate 200 is loaded, the upper surface of the substrate 200 and the lower surface of the upper lid 130 are spaced apart from each other by a first distance D1 The lower surface of the substrate 200 and the upper surface of the heating chuck 160 are spaced apart from each other by a fourth gap D4 that is larger than the second gap D2. Movement of the lift pins 171 and 172 can be performed by moving the lift pin driving portion 177, as indicated by the arrow 301 in the drawing. Referring to FIG. 4, after the substrate 200 is loaded, as shown by the arrow 302 in the drawing, the heating chuck 160 is moved downward while maintaining the positions of the lift pins 171 and 172 . The upper surface of the substrate 200 and the lower surface of the upper lid 130 maintain the first distance D1 while the lower surface of the substrate 200 and the upper surface of the heating chuck 160 are spaced apart from each other by the second gap (D5), which is larger than the second gap (D2).

이와 같이 히팅 척(160)과 리프트 핀(171, 172) 중 어느 하나를 수직 방향으로 이동시킴으로써 기판(200)의 위치를 수직 방향으로 자유롭게 조절할 수 있다. 경우에 따라서는 히팅 척(160)과 리프트 핀(171, 172)을 모두 같은 방향 또는 반대 방향으로 이동시킬 수도 있다. 일 예에서 히팅 척(160)의 이동을 통해 기판(200)과 히팅 척(160) 사이의 간격을 서로 접촉되는 0mm에서 100mm까지 제어한다. 또한 리프트 핀(171, 172)의 이동을 통해 기판(200)과 상부 덮개(130) 사이의 간격을 1mm에서 100mm까지 제어한다. 이에 따라 히팅 척(160)과 리프트 핀(171, 172)을 반대 방향으로 이동시킬 경우 기판(200)의 위치는 대략 최대 200mm까지 변경시킬 수 있다.As described above, the position of the substrate 200 can be freely adjusted in the vertical direction by moving any one of the heating chuck 160 and the lift pins 171 and 172 in the vertical direction. In some cases, the heating chuck 160 and the lift pins 171 and 172 may be moved in the same or opposite directions. The distance between the substrate 200 and the heating chuck 160 is controlled from 0 mm to 100 mm which are in contact with each other through the movement of the heating chuck 160 in one example. The gap between the substrate 200 and the upper lid 130 is controlled from 1 mm to 100 mm through the movement of the lift pins 171 and 172. Accordingly, when the heating chuck 160 and the lift pins 171 and 172 are moved in opposite directions, the position of the substrate 200 can be changed up to approximately 200 mm.

도 5 내지 도 9는 도 1의 반도체 제조장치를 이용하여 반도체소자를 제조하는 방법을 설명하기 위해 나타내 보인 도면들이다. 본 예에서는 솔더 범프를 갖는 기판에 대한 플럭스리스(fluxless) 솔더링공정과 쿨링 공정을 본 예에 따른 반도체 제조장치(100)를 이용하여 수행하는 경우를 예로 들기로 한다. 먼저 도 5를 참조하면, 솔더 범프를 갖는 기판(200)을 리프트 핀(171, 172) 위에 로딩한다. 이 상태에서 기판(200)의 상부면은 상부 덮개(130)의 하부면과 제6 간격(D6)만큼 이격된다. 다음에 도 6을 참조하면, 도면에서 화살표(303)로 나타낸 바와 같이, 리프트 핀(171, 172)을 위로 이동시켜 기판(200)의 상부면과 상부 덮개(130)의 하부면 사이의 간격이 제6 간격(D6)보다 작은 제7 간격(D7)이 되도록 한다. 다음에 도 7을 참조하면, 도면에서 화살표(400)로 나타낸 바와 같이, 제1 가스공급부(141)를 통해 환원가스를 기판(200)에 공급하여 산화막 제거공정을 수행한다. 기판(200)에 공급되는 환원가스는 기판(200)의 솔더 범프 표면의 산화막, 예컨대 자연산화막을 제거한다. 이 과정에서 기판(200)의 온도는 상부 덮개(130) 내의 히팅 블록(150)을 이용하여 적절한 온도, 예컨대 150℃ 내지 200℃가 되도록 한다. 또한 반응 공간(120) 내의 압력이 대략 0.01torr 내지 200torr가 되도록 한다.FIGS. 5 to 9 are diagrams for explaining a method of manufacturing a semiconductor device using the semiconductor manufacturing apparatus of FIG. In this example, a case where the fluxless soldering process and the cooling process for the substrate having the solder bumps are performed using the semiconductor manufacturing apparatus 100 according to the present embodiment will be exemplified. First, referring to FIG. 5, a substrate 200 having solder bumps is loaded on lift pins 171 and 172. In this state, the upper surface of the substrate 200 is separated from the lower surface of the upper lid 130 by the sixth gap D6. 6, the lift pins 171 and 172 are moved upwards, as indicated by the arrow 303 in the figure, so that the distance between the upper surface of the substrate 200 and the lower surface of the upper lid 130 And a seventh interval (D7) smaller than the sixth interval (D6). Referring to FIG. 7, a reducing gas is supplied to the substrate 200 through the first gas supply unit 141 to perform an oxide film removing process, as indicated by an arrow 400 in the drawing. The reducing gas supplied to the substrate 200 removes an oxide film, for example, a natural oxide film, on the surface of the solder bumps of the substrate 200. In this process, the temperature of the substrate 200 is adjusted to a suitable temperature, for example, 150 to 200 ° C by using the heating block 150 in the upper lid 130. And the pressure in the reaction space 120 is about 0.01 torr to 200 torr.

다음에 도 8을 참조하면, 도면에서 화살표(304)로 나타낸 바와 같이, 히트 척(160)을 위로 이동하여 히트 척(160)의 상부면과 기판(200)의 배면이 서로 접촉되도록 한다. 이 과정에서 리프트 핀(171, 172)의 위치는 변경되지 않았으므로 기판(200)의 상부면과 상부 덮개(130)의 하부면은 제7 간격(D7)을 그대로 유지한다. 이 상태에서 히트 척(160)을 이용하여 기판(200)의 솔더 범프를 리플로우시킨다. 리플로우 공정은 기판(200)의 온도를 대략 200℃ 내지 300℃가 되도록 함으로써 수행할 수 있다. 기판(200)의 온도를 상승시키기 위해 히트 척(160) 외에 상부 덮개(130) 내의 히팅 블록(150)도 함께 이용할 수도 있다.8, the heat chuck 160 is moved upward so that the upper surface of the heat chuck 160 and the back surface of the substrate 200 are brought into contact with each other, as indicated by the arrow 304 in the drawing. In this process, since the positions of the lift pins 171 and 172 are not changed, the upper surface of the substrate 200 and the lower surface of the upper lid 130 maintain the seventh gap D7. In this state, the solder bumps of the substrate 200 are reflowed by using the heat chuck 160. The reflow process can be performed by setting the temperature of the substrate 200 to approximately 200 캜 to 300 캜. The heating block 150 in the upper lid 130 may be used in addition to the heat chuck 160 to increase the temperature of the substrate 200.

다음에 도 9를 참조하면, 도면에서 화살표(305, 306)로 나타낸 바와 같이, 히트 척(160) 및 리프트 핀(171, 172)을 모두 아래로 이동시켜, 기판(200)의 상부면과 상부 덮개(130) 사이의 간격이 제7 간격(D7)보다 큰 제8 간격(D8)이 되도록 하고, 또한 기판(200)의 하부면과 히트 척(160)의 상부면이 제9 간격(D9)만큼 이격되도록 한다. 경우에 따라서 본 단계에서 리프트 핀(171, 172)은 이동시키지 않을 수도 있다. 다음에 도면에서 화살표(500)로 나타낸 바와 같이, 기판(200)에 불활성 가스를 공급하여 쿨링 공정을 수행한다. 일 예에서 불활성 가스는 제2 및 제3 가스공급부(142, 143)를 통해 공급될 수 있다.9, the heat chuck 160 and the lift pins 171 and 172 are all moved downward, as indicated by arrows 305 and 306 in the figure, The lower surface of the substrate 200 and the upper surface of the heat chuck 160 are spaced from each other by the ninth gap D9 so that the interval between the lids 130 is an eighth interval D8 larger than the seventh interval D7, . In some cases, the lift pins 171 and 172 may not be moved at this stage. Next, an inert gas is supplied to the substrate 200 to perform a cooling process, as indicated by an arrow 500 in the drawing. In one example, the inert gas may be supplied through the second and third gas supply portions 142, 143.

100...반도체 제조장치 110...외벽
120...반응공간 130...상부 덮개
141...제1 가스공급부 142...제2 가스공급부
143...제3 가스공급부 150...히팅 블록
160...히팅 척 162...히팅 척 구동부
171, 172...리프트 핀 175...리프트 핀 연결부
177...리프트 핀 구동부
100 ... semiconductor manufacturing apparatus 110 ... outer wall
120 ... reaction space 130 ... upper cover
141 ... first gas supply unit 142 ... second gas supply unit
143 ... third gas supply unit 150 ... heating block
160 ... a heating chuck 162 ... a heating chuck driving part
171, 172 ... Lift pin 175 ... Lift pin connection
177 ... lift pin driving part

Claims (18)

내부의 반응 공간을 한정하는 챔버 외벽 및 상부 덮개;
상기 반응 공간 내에서 대상물을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀; 및
상기 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함하는 반도체 제조장치.
A chamber outer wall and an upper lid defining a reaction space therein;
A lift pin supporting the object in the reaction space, the lift pin being arranged to be movable up and down; And
And a heat chuck arranged to be movable up and down in the lower part of the reaction space.
제1항에 있어서,
상기 상부 덮개 내에 배치되는 히팅 블록을 더 포함하는 반도체 제조장치.
The method according to claim 1,
And a heating block disposed in the upper lid.
제1항에 있어서,
상기 상부 덮개를 관통하여 상기 반응 공간 내로 가스를 공급할 수 있는 가스공급부를 더 포함하는 반도체 제조장치.
The method according to claim 1,
And a gas supply unit that is capable of supplying gas into the reaction space through the upper cover.
제3항에 있어서,
상기 가스공급부는, 상기 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상기 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스공급부를 포함하는 반도체 제조장치.
The method of claim 3,
Wherein the gas supply portion includes a first gas supply portion disposed at a center portion of the upper cover and second and third gas supply portions disposed at both edges of the upper cover.
제1항에 있어서,
상기 리프트 핀을 상하로 이동 가능하도록 하는 리프트 핀 구동부를 더 포함하는 반도체 제조장치.
The method according to claim 1,
Further comprising a lift pin driving unit for moving the lift pin up and down.
제1항에 있어서,
상기 히트 척을 상하로 이동 가능하도록 하는 히트 척 구동부를 더 포함하는 반도체 제조장치.
The method according to claim 1,
And a heat chuck driving unit for moving the heat chuck up and down.
내부의 반응 공간을 한정하는 챔버 외벽 및 상부 덮개와, 상기 반응 공간 내에서 기판을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 그리고 상기 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함하는 반도체 제조장치를 이용한 반도체소자 제조방법에 있어서,
상기 리프트 핀 위에 기판을 로딩하는 단계; 및
상기 리프트 핀을 상하로 이동하여 상기 로딩된 기판과 상기 상부 덮개 사이의 간격을 조절하면서 공정을 수행하는 단계를 포함하는 반도체소자 제조방법..
A reaction chamber having a reaction chamber and a reaction chamber, a chamber outer wall and an upper chamber defining a reaction space inside the reaction space, a lift pin supporting the substrate in the reaction space and being arranged to be movable up and down, A method for manufacturing a semiconductor device using a semiconductor manufacturing apparatus,
Loading a substrate onto the lift pins; And
And moving the lift pin up and down to adjust the spacing between the loaded substrate and the top lid.
제7항에 있어서,
상기 반도체 제조장치는, 상기 상부 덮개 내에 배치되는 히팅 블록을 더 포함하는 반도체소자 제조방법.
8. The method of claim 7,
The semiconductor manufacturing apparatus further comprises a heating block disposed in the upper cover.
제8항에 있어서,
상기 기판에 대한 가열 처리시 상기 히팅 블록으로부터 열을 발생시키고 상기 리프트 핀을 위로 이동하여 상기 기판과 상기 상부 덮개 사이의 간격을 줄인 후에 상기 가열 처리를 수행하는 반도체소자 제조방법.
9. The method of claim 8,
Wherein the heating process is performed after generating heat from the heating block during the heating process for the substrate and moving the lift pin upward to reduce the space between the substrate and the upper cover.
제8항에 있어서,
상기 기판에 대한 쿨링 처리시 상기 리프트 핀을 아래로 이동하여 상기 기판과 상기 상부 덮개 사이의 간격을 높인 후에 상기 쿨링 처리를 수행하는 반도체소자 제조방법.
9. The method of claim 8,
Wherein the cooling fin is performed by moving the lift pin downward during a cooling process for the substrate to increase the space between the substrate and the upper cover.
제7항에 있어서,
상기 반도체 제조장치는, 상기 상부 덮개를 관통하여 상기 반응 공간 내로 가스를 공급할 수 있는 가스공급부를 더 포함하는 반도체소자 제조방법.
8. The method of claim 7,
Wherein the semiconductor manufacturing apparatus further comprises a gas supply unit that can supply gas into the reaction space through the upper cover.
제9항에 있어서,
상기 가스공급부는, 상기 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상기 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스공급부를 포함하는 반도체소자 제조방법.
10. The method of claim 9,
Wherein the gas supply portion includes a first gas supply portion disposed at a center portion of the upper cover and second and third gas supply portions disposed at both edges of the upper cover.
챔버 외벽과, 상기 챔버 외벽과 함께 내부의 반응 공간을 한정하면서 내부에 히팅 블록 및 가스 공급부를 갖는 상부 덮개와, 상기 반응 공간 내에서 기판을 지지하되, 상하로 이동 가능하도록 배치되는 리프트 핀과, 그리고 상기 반응 공간 하부에서 상하로 이동 가능하도록 배치되는 히트 척을 포함하는 반도체 제조장치를 이용한 반도체소자 제조방법에 있어서,
솔더 범프를 갖는 기판을 상기 리프트 핀 위에 로딩하는 단계;
상기 리프트 핀을 위로 이동하여 상기 기판과 상부 덮개 사이의 간격을 줄이는 단계;
상기 기판에 대해 환원가스를 공급하여 상기 솔더 범프 표면의 산화막을 제거하는 단계;
상기 히트 척을 위로 이동하여 상기 기판의 배면에 접촉되도록 하는 단계;
상기 히트 척을 이용하여 상기 솔더 범프를 리플로우시키는 단계;
상기 히트 척을 아래로 이동하여 상기 기판과 이격되도록 하는 단계; 및
상기 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계를 포함하는 반도체소자 제조방법.
An upper cover having a chamber outer wall, a chamber outer wall, and a heating block and a gas supply unit, the inner wall defining a reaction space therein; a lift pin supporting the substrate in the reaction space, And a heat chuck disposed so as to be movable up and down in the lower part of the reaction space, the method comprising the steps of:
Loading a substrate having solder bumps on the lift pins;
Moving the lift pins upward to reduce spacing between the substrate and the top cover;
Supplying a reducing gas to the substrate to remove an oxide film on a surface of the solder bump;
Moving the heat chuck upward so as to contact the back surface of the substrate;
Reflowing the solder bump using the heat chuck;
Moving the heat chuck downward to be spaced apart from the substrate; And
And performing a cooling process by supplying an inert gas to the substrate spaced apart from the heat chuck.
제13항에 있어서,
상기 기판에 대해 환원가스를 공급하여 상기 솔더 범프 표면의 산화막을 제거하는 단계는, 상기 반도체 제조장치의 압력을 0.01torr 내지 200torr로 설정하여 수행하는 반도체소자 제조방법.
14. The method of claim 13,
Wherein the step of supplying a reducing gas to the substrate to remove the oxide film on the surface of the solder bump is performed by setting the pressure of the semiconductor manufacturing apparatus to 0.01 torr to 200 torr.
제13항에 있어서,
상기 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계는, 상기 가스공급부를 통해 불활성 가스를 공급하여 수행하는 반도체소자 제조방법.
14. The method of claim 13,
And performing a cooling process by supplying an inert gas to the substrate spaced apart from the heat chuck is performed by supplying an inert gas through the gas supply unit.
제15항에 있어서,
상기 가스공급부는, 상기 상부 덮개의 중심부에 배치되는 제1 가스공급부와, 상기 상부 덮개의 양 가장자리에 배치되는 제2 및 제3 가스공급부를 포함하는 반도체소자 제조방법.
16. The method of claim 15,
Wherein the gas supply portion includes a first gas supply portion disposed at a center portion of the upper cover and second and third gas supply portions disposed at both edges of the upper cover.
제16항에 있어서,
상기 기판에 대해 환원가스를 공급하여 상기 솔더 범프 표면의 산화막을 제거하는 단계는, 상기 제1 가스공급부를 통해 상기 환원가스를 공급하여 수행하는 반도체소자 제조방법.
17. The method of claim 16,
Wherein the step of supplying the reducing gas to the substrate to remove the oxide film on the surface of the solder bump is performed by supplying the reducing gas through the first gas supplying unit.
제16항에 있어서,
상기 히트 척과 이격된 기판에 불활성 가스를 공급하여 쿨링 공정을 수행하는 단계는, 상기 제2 및 제3 가스공급부를 통해 상기 불활성 가스를 공급하여 수행하는 반도체소자 제조방법.
17. The method of claim 16,
Wherein performing the cooling process by supplying the inert gas to the substrate spaced apart from the heat chuck is performed by supplying the inert gas through the second and third gas supply units.
KR1020140001484A 2014-01-06 2014-01-06 Apparatus for manufacturing semiconductor device and method of fabricating the semiconductor device using the same KR101541392B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140001484A KR101541392B1 (en) 2014-01-06 2014-01-06 Apparatus for manufacturing semiconductor device and method of fabricating the semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140001484A KR101541392B1 (en) 2014-01-06 2014-01-06 Apparatus for manufacturing semiconductor device and method of fabricating the semiconductor device using the same

Publications (2)

Publication Number Publication Date
KR20150081723A true KR20150081723A (en) 2015-07-15
KR101541392B1 KR101541392B1 (en) 2015-08-03

Family

ID=53793481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140001484A KR101541392B1 (en) 2014-01-06 2014-01-06 Apparatus for manufacturing semiconductor device and method of fabricating the semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR101541392B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3999912A4 (en) * 2019-07-17 2023-08-02 Applied Materials, Inc. Methods and apparatus for post exposure processing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010144A (en) * 2007-06-27 2009-01-15 Hitachi Kokusai Electric Inc Substrate treating apparatus
JP5768823B2 (en) 2013-02-12 2015-08-26 富士通セミコンダクター株式会社 Semiconductor device manufacturing equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3999912A4 (en) * 2019-07-17 2023-08-02 Applied Materials, Inc. Methods and apparatus for post exposure processing

Also Published As

Publication number Publication date
KR101541392B1 (en) 2015-08-03

Similar Documents

Publication Publication Date Title
US7538421B2 (en) Flip-chip package structure with stiffener
US9888527B2 (en) Systems for processing semiconductor devices, and methods of processing semiconductor devices
US8177862B2 (en) Thermal compressive bond head
US9721919B2 (en) Solder bumps formed on wafers using preformed solder balls with different compositions and sizes
US9218999B2 (en) Packaging process tools and packaging methods for semiconductor devices
US9741683B2 (en) Device packaging facility and method, and device processing apparatus utilizing phthalate
CN105938790B (en) Method for manufacturing semiconductor device
US20130181040A1 (en) Semiconductor device manufacturing system and semiconductor device manufacturing method
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
US9679861B1 (en) Integrated circuit package with active warpage control printed circuit board mount
KR101541392B1 (en) Apparatus for manufacturing semiconductor device and method of fabricating the semiconductor device using the same
WO2013046991A1 (en) Three-dimensional mounting device
US7416969B2 (en) Void free solder arrangement for screen printing semiconductor wafers
KR20070005329A (en) Manufacturing method for board assembly
TWI566869B (en) Reflow process and tool
US20210199712A1 (en) Electronic device temperature test on strip film frames
TWI699858B (en) Bonding method and bonding apparatus for performing the same
KR20070066482A (en) Fixture of solder ball for fluxless laser soldering
US7871860B1 (en) Method of semiconductor packaging
US20180050425A1 (en) Tool and method of reflow
KR102217826B1 (en) Mounting device and mounting method
DE102014019343A1 (en) SYSTEMS FOR PROCESSING SEMICONDUCTOR COMPONENTS AND PROCESS FOR PROCESSING SEMICONDUCTOR COMPONENTS
KR101051579B1 (en) Liquid Reflow Method
JP4476769B2 (en) Manufacturing method and manufacturing apparatus for wiring board with pins
JP2002261109A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190725

Year of fee payment: 5