KR20150073151A

KR20150073151A - 임피던스를 이용한 엘이디 램프

Info

Publication number: KR20150073151A
Application number: KR1020150079996A
Authority: KR
Inventors: 나원산; 유수엽; 박진표; 한보현
Original assignee: 주식회사 아모센스
Priority date: 2013-11-29
Filing date: 2015-06-05
Publication date: 2015-06-30
Also published as: KR20150068881A

Abstract

입력 베이스에 임피던스를 배치하여 안정기의 방식 및 종류와 관계없이 광출력 편차를 최소화하도록 한 임피던스를 이용한 엘이디 램프가 제시된다. 제시된 임피던스를 이용한 엘이디 램프는 제1단자 및 제2단자가 형성된 제1입력 베이스; 복수의 다이오드로 구성되어 상기 제1입력 베이스의 제1단자 및 제2단자와 연결되는 풀 브리지 회로; 상기 제1단자 및 제2단자와 상기 풀 브리지 회로를 연결하는 선로들에 병렬로 연결되는 임피던스; 하나 이상의 엘이디를 포함하여 구성되어, 상기 풀 브리지 회로와 연결되는 엘이디 회로; 복수의 다이오드로 구성되어 상기 엘이디 회로와 연결되는 하프 브리지 회로; 및 상기 하프 브리지 회로와 연결되는 제3단자 및 제4단자가 형성된 제2입력 베이스를 포함한다.

Description

임피던스를 이용한 엘이디 램프{LED LAMP USING IMPEDANCE}

본 발명은 임피던스를 이용한 엘이디 램프에 관한 것으로, 더욱 상세하게는 안정기의 전원을 이용하여 점등 및 소등하는 임피던스를 이용한 엘이디 램프에 관한 것이다.

일반적으로 가정, 빌딩, 공장 등에서는 경제적이면서 높은 조도를 갖는 형광등이 조명으로 사용되고 있다. 형광등은 내부에 고전압에 의한 전기 방전을 일으키고 이에 따라 발생한 자외선이 램프 내면에 도포된 형광물질과 반응하여 가시광선의 빛을 내는 조명기구이다. 이때, 형광등의 점등방식으로는 밸러스트(Ballast)와, 스타터(Glow Starter 또는 Rapid Starter)와 자기식 안정기를 사용하는 자기식 점등방식과, 전자식 안정기를 사용하는 전자식 점등 방식이 있다.

형광등은 쇼핑몰, 전시장 등에서 상품 또는 전시물을 선명하고 아름답게 연출하고 전시하기 위한 조명이나 인테리어를 위한 다양한 형태의 조명으로 이용되고 있으나, 전력소비에 대비하여 원하는 정도의 밝기를 구현할 수 없는 문제점이 있다.

최근에는 이러한 종래의 문제점을 해결하기 위해서 저전압에서 구동할 수 있으며, 다른 조명장치에 비해 긴 수명과 낮은 소비전력, 빠른 응답속도 및 강한 내충격성을 가지며, 소형 경량화가 가능한 엘이디 램프의 사용이 증가하고 있다.

하지만, 일부 형광등의 경우 별도의 안정기 설치 없이 엘이디 램프로 대체할 수 있지만, 대부분의 형광등은 등기구 자체를 교체하거나, 전용 안정기를 추가로 설치해야하는 문제점이 있다.

이러한 문제점을 해결하기 위해 다양한 형태의 엘이디 램프의 개발이 진행되고 있다. 일례로, 도 1에 도시된 바와 같이, 종래의 엘이디 램프(10)는 엘이디 회로(11), 복수의 다이오드(12), 복수의 커패시터(13)를 포함하여 구성된다. 이때, 복수의 커패시터(13)는 풀 브리지 회로(14)를 구성하는 복수의 다이오드(12) 각각에 병렬 연결된다. 그에 따라, 도 2에 도시된 바와 같이, 종래의 엘이디 램프(10)는 복수의 커패시터(13)를 통해 안정기의 공진 인덕터(L1) 및 공진 콘덴서(C1)와 연결된다.

다른 일례로, 도 3에 도시된 바와 같이, 종래의 엘이디 램프(20)는 엘이디 회로(21), 복수의 다이오드(22)로 구성될 수도 있다. 이때, 복수의 다이오드(12)는 하프 브리지 회로(23)를 구성하며, 하프 브리지 회로(23)를 구성하는 다이오드(22)들과 입력 베이스(24)를 연결하는 선로에는 연결선(25)이 병렬로 각각 연결된다. 그에 따라, 도 4에 도시된 바와 같이, 종래의 엘이디 램프는 연결선(25)을 통해 안정기의 공진 인덕터(L1) 및 공진 콘덴서(C1)와 연결된다.

하지만, 종래의 엘이디 램프는 안정기의 스위칭 주파수에 따라 출력값의 편차(즉, 광출력 편차)가 심해지고, 공진점 동작으로 과전력 위험성이 높아 엘이디 램프의 안정성이 저하되는 문제점이 있다.

선행문헌: 한국공개특허 제10-2010-0049981호(명칭: LED 형광램프)

본 발명은 상기한 종래의 문제점을 해결하기 위해 제안된 것으로, 입력 베이스에 임피던스를 배치하여 안정기의 방식 및 종류와 관계없이 광출력 편차를 최소화하도록 한 임피던스를 이용한 엘이디 램프를 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 임피던스를 이용한 엘이디 램프는, 일측이 안정기와 연결되는 제1단자 및 제2단자를 포함하는 제1입력 베이스; 복수의 다이오드를 포함하여 구성되고, 복수의 연결부를 통해 제1입력 베이스의 제1단자 및 제2단자와 연결되는 풀 브리지 회로; 제1단자 및 제2단자와 풀 브리지 회로를 연결하는 선로들에 병렬로 연결되는 임피던스; 복수의 엘이디를 포함하여 구성되고, 일측이 풀 브리지 회로의 연결부에 연결되는 엘이디 회로; 복수의 다이오드를 포함하여 구성되고, 복수의 연결부를 통해 엘이디 회로의 타측에 연결되는 하프 브리지 회로; 및 일측이 하프 브리지 회로의 연결부에 연결되고 타측이 안정기에 연결되는 제3단자 및 제4단자를 포함하는 제2입력 베이스를 포함한다.

상기한 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 임피던스를 이용한 엘이디 램프는, 일측이 안정기와 연결되는 제1단자 및 제2단자를 포함하는 제1입력 베이스; 복수의 다이오드를 포함하여 구성되고, 복수의 연결부를 통해 제1입력 베이스의 제1단자 및 제2단자와 연결되는 제1풀 브리지 회로; 제1단자 및 제2단자와 제1풀 브리지 회로를 연결하는 선로들에 병렬로 연결되는 임피던스; 복수의 엘이디를 포함하여 구성되고, 일측이 제1풀 브리지 회로의 연결부에 연결되는 엘이디 회로; 복수의 다이오드를 포함하여 구성되고, 복수의 연결부를 통해 엘이디 회로의 타측에 연결되는 제2풀 브리지 회로; 및 일측이 제2풀 브리지 회로의 연결부에 연결되고 타측이 안정기에 연결되는 제3단자 및 제4단자를 포함하는 제2입력 베이스를 포함한다.

본 발명에 의하면, 임피던스를 이용한 엘이디 램프는 입력 베이스에 임피던스를 배치함으로써, 안정기의 방식 및 종류와 관계없이 광출력 편차를 최소화할 수 있는 효과가 있다.

또한, 임피던스를 이용한 엘이디 램프는 입력 베이스에 임피던스를 배치함으로써, 풀 브리지 회로에 포함된 각각의 다이오드에 커패시터를 배치하는 종래의 엘이디 램프에 비해 다이오드의 설치 개수를 줄여 제조원가를 절감할 수 있는 효과가 있다.

또한, 임피던스를 이용한 엘이디 램프는 입력 베이스에 임피던스를 배치하여 광출력 편차를 최소화함으로써, 안정성이 높은 엘이디 램프를 제공할 수 있는 효과가 있다. 즉, 임피던스를 이용한 엘이디 램프는 임피던스에 다이오드를 적용하기만 해도 모든 방식 및 종류의 안정기에서 공진율을 대략 50% 정도로 안정적으로 유지할 수 있는 효과가 있다.

도 1 내지 도 4는 종래의 엘이디 램프를 설명하기 위한 도면.
도 5 및 도 6은 본 발명의 제1실시예에 따른 임피던스를 이용한 엘이디 램프를 설명하기 위한 도면.
도 7 및 도 8은 본 발명의 제2실시예에 따른 임피던스를 이용한 엘이디 램프를 설명하기 위한 도면.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

도 5 및 도 6은 본 발명의 제1실시예에 따른 임피던스를 이용한 엘이디 램프를 설명하기 위한 도면이다.

도 5에 도시된 바와 같이, 본 발명의 제1실시예에 따른 임피던스를 이용한 엘이디 램프는 제1입력 베이스(110), 임피던스(120), 풀 브리지 회로(130), 엘이디 회로(140), 하프 브리지 회로(150), 제2입력 베이스(160)를 포함하여 구성된다.

제1입력 베이스(110)는 제1단자(112) 및 제2단자(114)를 구비한다. 이때, 제1단자(112) 및 제2단자(114)는 일측이 안정기와 연결되고, 타측이 풀 브리지 회로(130)의 연결부들과 각각 연결된다.

임피던스(120)는 풀 브리지 회로(130)와 제1입력 베이스(110)의 제1단자(112) 및 제2단자(114)를 연결하는 선로들에 병렬로 연결된다. 즉, 임피던스(120)는 일측이 제1단자(112)와 풀 브리지 회로(130)의 연결부를 연결하는 선로에 연결되고, 타측이 제2단자(114)와 풀 브리지 회로(130)의 다른 연결부를 연결하는 다른 선로에 연결된다. 이때, 임피던스(120)는 다이오드, FET 등을 포함하는 반도체 소자로 구성된다. 물론, 임피던스(120)는 저항(R), 인덕터(L), 커패시터(C) 등의 수동소자를 단독으로 구성하거나, 수동소자들을 직렬, 병렬, 직병렬 조합하여 구성될 수도 있다.

풀 브리지 회로(130)는 제1입력 베이스(110)와 엘이디 회로(140)의 사이에 배치된다. 풀 브리지 회로(130)는 복수의 다이오드들과, 제1연결부(135) 내지 제4연결부(138)를 포함하여 구성된다. 제1연결부(135)는 제1입력 베이스(110)의 제1단자(112)와 연결되고, 제2연결부(136)는 제1입력 베이스(110)의 제2단자(114)와 연결된다. 제3연결부(137) 및 제4연결부(138)는 엘이디 회로(140)에 각각 연결된다. 이때, 제3연결부(137)는 엘이디 회로(140)의 에노드측 단자와 연결되고, 제4연결부(138)는 캐소드측 단자(144)와 연결된다.

엘이디 회로(140)는 엘이디 드라이브를 포함하는 하나 이상의 엘이디가 직렬 연결되어 구성된다. 엘이디 회로(140)는 직렬연결되는 엘이디들을 보호하기 위한 하나 이상의 제너 다이오드를 포함하여 구성될 수도 있다. 이때, 제너 다이오드는 엘이디와 병렬로 연결된다.

하프 브리지 회로(150)는 복수의 다이오드들과, 제5연결부(153) 내지 제8연결부(156)를 포함하여 구성된다. 제5연결부(153) 및 제6연결부(154)는 엘이디 회로(140)에 각각 연결된다. 이때, 제5연결부(153)는 엘이디 회로(140)의 에노드측 단자와 연결되고, 제6연결부(154)는 캐소드측 단자(144)와 연결된다. 제7연결부(155) 및 제8연결부(156)는 제2입력 베이스(160)의 단자들에 각각 연결된다.

제2입력 베이스(160)는 제3단자(162) 및 제4단자(164)를 구비한다. 이때, 제3단자(162) 및 제4단자(164)는 일측이 하프 브리지 회로(150)의 제7연결부(155) 및 제8연결부(156)에 각각 연결되고, 타측이 안정기와 연결된다.

이하, 제1입력 베이스(110), 임피던스(120), 풀 브리지 회로(130), 엘이디 회로(140), 하프 브리지 회로(150), 제2입력 베이스(160)의 연결 구조를 더욱 상세하게 설명한다.

제1입력 베이스(110)의 제1단자(112)는 풀 브리지 회로(130)의 제1연결부(135)와 연결되고, 제1입력 베이스(110)의 제2단자(114)는 풀 브리지 회로(130)의 제2연결부(136)와 연결된다. 이때, 임피던스(120)는 일측이 제1단자(112)와 제1연결부(135)를 연결하는 선로에 연결되고, 타측이 제2단자(114)와 제2연결부(136)를 연결하는 선로에 연결된다.

풀 브리지 회로(130)는 제1다이오드(131) 내지 제4다이오드(134)를 포함하여 구성된다. 제1다이오드(131)는 캐소드측이 제1연결부(135)와 연결되고 애노드측이 제4연결부(138)와 연결되고, 제2다이오드(132)는 애노드측이 제1연결부(135)와 연결되고 캐소드측이 제3연결부(137)와 연결된다. 제3다이오드(133)는 애노드측이 제2연결부(136)와 연결되고 캐소드측이 제3연결부(137)와 연결되고, 제4다이오드(134)는 캐소드측이 제2연결부(136)와 연결되고 애노드측이 제4연결부(138)와 연결된다. 그에 따라, 제1다이오드(131)의 캐소드측은 제2다이오드(132)의 애노드측과 연결되고 애노드측은 제4다이오드(134)의 애노드측과 연결된다. 제2다이오드(132)의 캐소드측은 제3다이오드(133)의 캐소드측과 연결되고, 제3다이오드(133)의 애노드측은 제4다이오드(134)의 캐소드측과 연결된다. 제4다이오드(134)의 애노드측은 제1다이오드(131)의 애노드측과 연결된다.

엘이디 회로(140)는 애노드측 단자(142)가 풀 브리지 회로(130)의 제3연결부(137) 및 하프 브리지 회로(150)의 제5연결부(153)와 연결되고, 캐소드측 단자(144)가 풀 브리지 회로(130)의 제4연결부(138) 및 하프 브리지 회로(150)의 제6연결부(154)와 연결된다.

하프 브리지 회로(150)는 제5다이오드(151) 및 제6다이오드(152)를 포함하여 구성된다. 제5다이오드(151)는 캐소드측이 제5연결부(153)와 연결되고, 애노드측이 제7연결부(155)와 연결된다. 제6다이오드(152)는 애노드측이 제6연결부(154)와 연결되고, 캐소드측이 제8연결부(156)와 연결된다. 이때, 연결선(157)이 제7연결부(155)와 제8연결부(156)를 연결하며, 제7연결부(155)는 제2입력 베이스(160)의 제3단자(162)와 연결되고, 제8연결부(156)는 제2입력 베이스(160)의 제4단자(164)와 연결된다.

이를 통해, 안정기(Ballast)와 엘이디 램프의 연결 회로는 도 6에 도시된 바와 같이 구성된다. 즉, 엘이디 램프는 제1입력 베이스(110)단과 풀 브리지 회로(130) 사이에 배치되는 임피던스(120)를 조절함으로써, 엘이디 램프와 연결되는 안정기의 내부 회로에 있는 공진 인덕터(L1)와 공진 콘덴서(C1)의 공진점을 제어하여 엘이디 램프에 연결되는 안정기의 방식 및 종류에 관계없이 광출력 편차를 최소화여 안정성이 높은 특성을 갖는다.

도 7 및 도 8은 본 발명의 제2실시예에 따른 임피던스를 이용한 엘이디 램프를 설명하기 위한 도면이다.

도 7에 도시된 바와 같이, 본 발명의 제2실시예에 따른 임피던스를 이용한 엘이디 램프는 제1입력 베이스(210), 제1임피던스(220), 제1풀 브리지 회로(230), 엘이디 회로(240), 제2임피던스(260), 제2풀 브리지 회로(250), 제2입력 베이스(270)를 포함하여 구성된다.

제1입력 베이스(210)는 제1단자(212) 및 제2단자(214)를 구비한다. 이때, 제1단자(212) 및 제2단자(214)는 일측이 안정기와 연결되고, 타측이 풀 브리지 회로의 연결부들과 각각 연결된다.

제1임피던스(220)는 제1풀 브리지 회로(230)와 제1입력 베이스(210)의 제1단자(212) 및 제2단자(214)를 연결하는 선로들에 병렬로 연결된다. 이때, 제1임피던스(220)는 다이오드, FET 등을 포함하는 반도체 소자로 구성된다. 물론, 제1임피던스(220)는 저항(R), 인덕터(L), 커패시터(C) 등의 수동소자를 단독으로 구성하거나, 수동소자들을 직렬, 병렬, 직병렬 조합하여 구성될 수도 있다.

제1풀 브리지 회로(230)는 제1입력 베이스(210)와 엘이디 회로(240)의 사이에 배치된다. 제1풀 브리지 회로(230)는 복수의 다이오드들과, 제1연결부(235) 내지 제4연결부(238)를 포함하여 구성된다. 제1연결부(235)는 제1입력 베이스(210)의 제1단자(212)와 연결되고, 제2연결부(236)는 제1입력 베이스(210)의 제2단자(214)와 연결된다. 제3연결부(237) 및 제4연결부(238)는 엘이디 회로(240)에 각각 연결된다. 이때, 제3연결부(237)는 엘이디 회로(240)의 에노드측 단자와 연결되고, 제4연결부(238)는 캐소드측 단자(244)와 연결된다.

엘이디 회로(240)는 엘이디 드라이브를 포함하는 하나 이상의 엘이디가 직렬 연결되어 구성된다. 엘이디 회로(240)는 직렬연결되는 엘이디들을 보호하기 위한 하나 이상의 제너 다이오드를 포함하여 구성될 수도 있다. 이때, 제너 다이오드는 엘이디와 병렬로 연결된다.

제2풀 브리지 회로(250)는 엘이디 회로(240)와 제2입력 베이스(270)의 사이에 배치된다. 제2풀 브리지 회로(250)는 복수의 다이오드들과, 제5연결부(255) 내지 제8연결부(258)를 포함하여 구성된다. 제5연결부(255)는 엘이디 회로(240)의 애노드측 단자(242)와 연결되고, 제6연결부(256)는 엘이디 회로(240)의 캐소드측 단자(244)와 연결된다. 제7연결부(257) 및 제8연결부(258)는 제2입력 베이스(270)와 연결된다. 이때, 제7연결부(257)는 제2입력 베이스(270)의 제3단자(272)와 연결되고, 제4연결부(238)는 제2입력 베이스(270)의 제4단자(274)와 연결된다.

제2임피던스(260)는 제2풀 브리지 회로(250)와 제2입력 베이스(270)의 제3단자(272) 및 제4단자(274)를 연결하는 선로들에 병렬로 연결된다. 이때, 제2임피던스(260)는 다이오드, FET 등을 포함하는 반도체 소자로 구성된다. 물론, 제2임피던스(260)는 저항(R), 인덕터(L), 커패시터(C) 등의 수동소자를 단독으로 구성하거나, 수동소자들을 직렬, 병렬, 직병렬 조합하여 구성될 수도 있다.

제2입력 베이스(270)는 제3단자(272) 및 제4단자(274)를 구비한다. 이때, 제3단자(272) 및 제4단자(274)는 일측이 제2풀 브리지 회로(250)의 제7연결부(257) 및 제8연결부(258)에 각각 연결되고, 타측이 안정기와 연결된다.

이하, 제1입력 베이스(210), 제1임피던스(220), 제1풀 브리지 회로(230), 엘이디 회로(240), 제2임피던스(260), 제2풀 브리지 회로(250), 제2입력 베이스(270)의 연결 구조를 더욱 상세하게 설명한다.

제1입력 베이스(210)의 제1단자(212)는 제1풀 브리지 회로(230)의 제1연결부(235)와 연결되고, 제1입력 베이스(210)의 제2단자(214)는 제1풀 브리지 회로(230)의 제2연결부(236)와 연결된다. 이때, 제1임피던스(220)는 일측이 제1단자(212)와 제1연결부(235)를 연결하는 선로에 연결되고, 타측이 제2단자(214)와 제2연결부(236)를 연결하는 선로에 연결된다.

제1풀 브리지 회로(230)는 제1다이오드(231) 내지 제4다이오드(234)를 포함하여 구성된다. 제1다이오드(231)는 캐소드측이 제1연결부(235)와 연결되고 애노드측이 제4연결부(238)와 연결되고, 제2다이오드(232)는 애노드측이 제1연결부(235)와 연결되고 캐소드측이 제3연결부(237)와 연결된다. 제3다이오드(233)는 애노드측이 제2연결부(236)와 연결되고 캐소드측이 제3연결부(237)와 연결되고, 제4다이오드(234)는 캐소드측이 제2연결부(236)와 연결되고 애노드측이 제4연결부(238)와 연결된다. 그에 따라, 제1다이오드(231)의 캐소드측은 제2다이오드(232)의 애노드측과 연결되고 애노드측은 제4다이오드(234)의 애노드측과 연결된다. 제2다이오드(232)의 캐소드측은 제3다이오드(233)의 캐소드측과 연결되고, 제3다이오드(233)의 애노드측은 제4다이오드(234)의 캐소드측과 연결된다. 제4다이오드(234)의 애노드측은 제1다이오드(231)의 애노드측과 연결된다.

엘이디 회로(240)는 애노드측 단자(242)가 제1풀 브리지 회로(230)의 제3연결부(237) 및 제2풀 브리지 회로(250)의 제5연결부(255)와 연결되고, 캐소드측 단자(244)가 제1풀 브리지 회로(230)의 제4연결부(238) 및 제2풀 브리지 회로(250)의 제6연결부(256)와 연결된다.

제2풀 브리지 회로(250)는 제5다이오드(251) 내지 제8다이오드(254)를 포함하여 구성된다. 제5다이오드(251)는 캐소드측이 제5연결부(255)와 연결되고 애노드측이 제7연결부(257)와 연결되고, 제6다이오드(252)는 애노드측이 제6연결부(256)와 연결되고 캐소드측이 제7연결부(257)와 연결된다. 제7다이오드(253)는 애노드측이 제6연결부(256)와 연결되고 캐소드측이 제8연결부(258)와 연결되고, 제8다이오드(254)는 캐소드측이 제6연결부(256)와 연결되고 애노드측이 제8연결부(258)와 연결된다. 그에 따라, 제5다이오드(251)의 캐소드측은 제8다이오드(254)의 캐소드측과 연결되고, 애노드측은 제6다이오드(252)의 캐소드측과 연결된다. 제6다이오드(252)의 캐소드측은 제5다이오드(251)의 애노드측과 연결되고, 애노드측은 제7다이오드(253)의 애노드측과 연결된다. 제7다이오드(253)의 캐소드측은 제8다이오드(254)의 애노드측과 연결되고, 애노드측은 제6다이오드(252)의 애노드측과 연결된다. 제8다이오드(254)의 캐소드측은 제5다이오드(251)의 캐소드측과 연결되고, 애노드측은 제7다이오드(253)의 캐소드측과 연결된다.

제2입력베이스의 제3단자(272)는 제2풀 브리지 회로(250)의 제7연결부(257)와 연결되고, 제4단자(274)는 제2풀 브리지 회로(250)의 제8연결부(258)와 연결된다. 이때, 이때, 제2임피던스(260)는 일측이 제3단자(272)와 제7연결부(257)를 연결하는 선로에 연결되고, 타측이 제4단자(274)와 제8연결부(258)를 연결하는 선로에 연결된다.

이를 통해, 안정기(Ballast)와 엘이디 램프의 연결 회로는 도 8에 도시된 바와 같이 구성된다. 엘이디 램프는 제1입력 베이스(210)와 제1풀 브리지 회로(230) 사이에 제1임피던스(220)를 배치하고 제2입력 에이스와 제2풀 브리지 회로(250) 사이에 배치되는 제2임피던스(260)를 조절함으로써, 엘이디 램프와 연결되는 안정기의 내부 회로에 있는 공진 인덕터(L1)와 공진 콘덴서(C1)의 공진점을 제어하여 엘이디 램프에 연결되는 안정기의 방식 및 종류에 관계없이 광출력 편차를 최소화여 안정성이 높은 특성을 갖는다.

상술한 바와 같이, 본 발명의 실시예에 따른 임피던스를 이용한 엘이디 램프는 입력 베이스에 임피던스를 배치함으로써, 안정기의 방식 및 종류와 관계없이 광출력 편차를 최소화할 수 있는 효과가 있다.

또한, 본 발명의 실시예에 따른 임피던스를 이용한 엘이디 램프는 입력 베이스에 임피던스를 배치함으로써, 풀 브리지 회로에 포함된 각각의 다이오드에 커패시터를 배치하는 종래의 엘이디 램프에 비해 다이오드의 설치 개수를 줄여 제조원가를 절감할 수 있는 효과가 있다.

또한, 본 발명의 실시예에 따른 임피던스를 이용한 엘이디 램프는 입력 베이스에 임피던스를 배치하여 광출력 편차를 최소화함으로써, 안정성이 높은 엘이디 램프를 제공할 수 있는 효과가 있다. 즉, 엘이디 램프는 임피던스에 다이오드를 적용하기만 해도 모든 방식 및 종류의 안정기에서 공진율을 대략 50% 정도로 안정적으로 유지할 수 있는 효과가 있다.

이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.

110, 160, 210, 270: 제1입력 베이스
120, 220, 260: 임피던스
130, 230, 250: 풀 브리지 회로
140, 240: 엘이디 회로
150: 하프 브리지 회로

Claims

안정기와 연결되는 제1단자 및 제2단자를 포함하는 제1입력 베이스;
복수의 다이오드를 포함하여 구성되고, 상기 제1입력 베이스의 제1단자 및 제2단자와 연결되는 풀 브리지 회로;
상기 제1단자 및 제2단자와 상기 풀 브리지 회로를 연결하는 선로들에 병렬로 연결되는 임피던스;
복수의 엘이디를 포함하여 구성되고, 상기 풀 브리지 회로에 연결되는 엘이디 회로;
복수의 다이오드를 포함하여 구성되고, 상기 엘이디 회로에 연결되는 하프 브리지 회로; 및
일측이 상기 하프 브리지 회로에 연결되고 타측이 상기 안정기에 연결되는 제3단자 및 제4단자를 포함하는 제2입력 베이스를 포함하는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
제1항에 있어서,
상기 풀 브리지 회로는,
상기 제1입력 베이스의 제1단자와 연결되는 제1연결부;
상기 제1입력 베이스의 제2단자와 연결되는 제2연결부
상기 엘이디 회로의 애노드측 단자에 연결되는 제3연결부; 및
상기 엘이디 회로의 캐소드측 단자에 연결되는 제4연결부를 포함하는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
제2항에 있어서,
상기 풀 브리지 회로는,
캐소드측이 상기 제1연결부와 연결되고, 애노드측이 상기 제4연결부와 연결되는 제1다이오드;
캐소드측이 상기 제3연결부와 연결되고, 애노드측이 상기 제1연결부와 연결되는 제2다이오드;
캐소드측이 상기 제3연결부와 연결되고, 애노드측이 상기 제2연결부와 연결되는 제3다이오드; 및
캐소드측이 상기 제2연결부와 연결되고, 애노드측이 제4연결부와 연결되는 제4다이오드를 더 포함하는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
제1항에 있어서,
상기 하프 브리지 회로는,
상기 엘이디 회로의 애노드측 단자와 연결되는 제5연결부;
상기 엘이디 회로의 캐소드측 단자와 연결되는 제6연결부;
상기 제2입력 베이스의 제3단자와 연결되는 제7연결부;
상기 제2입력 베이스의 제4단자와 연결되는 제8연결부; 및
일측이 상기 제7연결부와 연결되고, 타측이 상기 제8연결부와 연결되는 연결선을 포함하는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
제4항에 있어서,
상기 하프 브리지 회로는,
캐소드측이 상기 제5연결부와 연결되고, 애노드측이 상기 제7연결부와 연결되는 제5다이오드; 및
캐소드측이 상기 제8연결부와 연결되고, 애노드측이 상기 제6연결부와 연결되는 제6다이오드를 더 포함하는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
제1항에 있어서,
상기 임피던스는,
반도체 소자 또는 수동소자로 구성되고, 일측이 상기 제1단자와 상기 풀 브리지 회로를 연결하는 선로에 연결되고, 타측이 상기 제2단자와 상기 풀 브리지 회로를 연결하는 다른 선로에 연결되는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
안정기와 연결되는 제1단자 및 제2단자를 포함하는 제1입력 베이스;
복수의 다이오드를 포함하여 구성되고, 상기 제1입력 베이스의 제1단자 및 제2단자와 연결되는 제1풀 브리지 회로;
상기 제1단자 및 제2단자와 상기 제1풀 브리지 회로를 연결하는 선로들에 병렬로 연결되는 임피던스;
복수의 엘이디를 포함하여 구성되고, 상기 제1풀 브리지 회로에 연결되는 엘이디 회로;
복수의 다이오드를 포함하여 구성되고, 상기 엘이디 회로에 연결되는 제2풀 브리지 회로; 및
일측이 상기 제2풀 브리지 회로에 연결되고 타측이 상기 안정기에 연결되는 제3단자 및 제4단자를 포함하는 제2입력 베이스를 포함하는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
제7항에 있어서,
상기 제1풀 브리지 회로는,
상기 제1입력 베이스의 제1단자와 연결되는 제1연결부;
상기 제1입력 베이스의 제2단자와 연결되는 제2연결부
상기 엘이디 회로의 애노드측 단자에 연결되는 제3연결부; 및
상기 엘이디 회로의 캐소드측 단자에 연결되는 제4연결부를 포함하는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
제8항에 있어서,
상기 제1풀 브리지 회로는,
캐소드측이 상기 제1연결부와 연결되고, 애노드측이 상기 제4연결부와 연결되는 제1다이오드;
캐소드측이 상기 제3연결부와 연결되고, 애노드측이 상기 제1연결부와 연결되는 제2다이오드;
캐소드측이 상기 제3연결부와 연결되고, 애노드측이 상기 제2연결부와 연결되는 제3다이오드; 및
캐소드측이 상기 제2연결부와 연결되고, 애노드측이 제4연결부와 연결되는 제4다이오드를 더 포함하는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
제7항에 있어서,
상기 제2풀 브리지 회로는,
상기 엘이디 회로의 애노드측 단자와 연결되는 제5연결부;
상기 엘이디 회로의 캐소드측 단자와 연결되는 제6연결부;
상기 제2입력 베이스의 제3단자와 연결되는 제7연결부; 및
상기 제2입력 베이스의 제4단자와 연결되는 제8연결부를 포함하는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
제10항에 있어서,
상기 제2풀 브리지 회로는,
캐소드측이 상기 제5연결부와 연결되고 애노드측이 상기 제7연결부와 연결되는 제5다이오드;
애노드측이 상기 제6연결부와 연결되고 캐소드측이 상기 제7연결부와 연결되는 제6다이오드;
애노드측이 상기 제6연결부와 연결되고 캐소드측이 상기 제8연결부와 연결되는 제7다이오드; 및
캐소드측이 상기 제6연결부와 연결되고 애노드측이 상기 제8연결부와 연결되는 제8다이오드를 더 포함하는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.
제7항에 있어서,
상기 임피던스는,
반도체 소자 또는 수동소자로 구성되고, 일측이 상기 제1단자와 상기 제1풀 브리지 회로를 연결하는 선로에 연결되고, 타측이 상기 제2단자와 상기 제1풀 브리지 회로를 연결하는 다른 선로에 연결되는 것을 특징으로 하는 임피던스를 이용한 엘이디 램프.