KR20150062661A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20150062661A
KR20150062661A KR1020130147538A KR20130147538A KR20150062661A KR 20150062661 A KR20150062661 A KR 20150062661A KR 1020130147538 A KR1020130147538 A KR 1020130147538A KR 20130147538 A KR20130147538 A KR 20130147538A KR 20150062661 A KR20150062661 A KR 20150062661A
Authority
KR
South Korea
Prior art keywords
pad
pad portions
region
substrate
display
Prior art date
Application number
KR1020130147538A
Other languages
Korean (ko)
Other versions
KR102356743B1 (en
Inventor
박성언
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130147538A priority Critical patent/KR102356743B1/en
Publication of KR20150062661A publication Critical patent/KR20150062661A/en
Application granted granted Critical
Publication of KR102356743B1 publication Critical patent/KR102356743B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Provided is a display device. According to an embodiment of the present invention, the display device comprises: a substrate including a display area and a non-display area surrounding the display area; a display element located on the display area of the substrate; and a plurality of pad units located on the non-display area of the substrate and receiving a signal transmitted to the display element, wherein the substrate comprises at least partially round one side, and the pad units are arranged along one side.

Description

표시 장치 {Display device}Display device

본 발명은 표시 장치에 관한 것이다.The present invention relates to a display device.

표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치로는 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 및 음극선관 표시 장치(Cathode Ray Display) 등이 있을 수 있다.The display device is a device for visually displaying data. Examples of the display device include a liquid crystal display, an electrophoretic display, an organic light emitting display, an inorganic electroluminescent display, a field emission display, Display, a surface-conduction electron-emitter display, a plasma display, and a cathode ray display (Cathode Ray Display).

이러한 표시 장치는 표시 패널의 일면의 가장자리에 외부로부터의 구동 신호를 인가받기 위한 복수의 패드부를 포함한다. 여기에서, 표시 패널의 일면은 일반적으로 사각형이고, 복수의 패드부는 표시 패널의 일면의 일변과 나란하게 직선 배열된다.Such a display device includes a plurality of pad portions for receiving a drive signal from the outside at the edge of one surface of the display panel. Here, one surface of the display panel is generally rectangular, and the plurality of pad portions are linearly arranged in parallel with one side of one surface of the display panel.

그러나, 표시 패널의 일면이 사각형이 아닌 원형일 경우, 표시 패널의 일면의 가장자리에 복수의 패드부를 직선 배열하면, 표시 패널의 가장자리의 비표시 영역이 증가하게 된다. 이는 베젤 두께 증가에 직접적으로 영향을 미쳐, 표시 장치의 전체적인 개구율이 낮아지게 된다. However, when one surface of the display panel is a circle other than a square, arranging a plurality of pad portions on the edge of one surface of the display panel increases the non-display region of the edge of the display panel. This directly affects the increase in the thickness of the bezel, so that the overall aperture ratio of the display device is lowered.

이에, 본 발명이 해결하고자 하는 과제는 표시 패널의 라운드된 일변을 따라 배열되는 복수의 패드부를 포함함으로써, 비표시 영역의 크기를 감소시킬 수 있는 표시 장치를 제공하고자 하는 것이다.Accordingly, it is an object of the present invention to provide a display device capable of reducing the size of a non-display area by including a plurality of pad portions arranged along a rounded side of a display panel.

본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The present invention has been made in view of the above problems, and it is an object of the present invention to provide a method of manufacturing the same.

상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판, 기판의 표시 영역 상에 위치하는 표시 소자, 및 기판의 비표시 영역 상에 위치하고, 표시 소자에 전달되는 신호를 인가받는 복수의 패드부를 포함하되, 기판은 적어도 부분적으로 라운드된 일변을 포함하고, 복수의 패드부는 일변을 따라 배열된다.According to an aspect of the present invention, there is provided a display device including a substrate including a display region and a non-display region surrounding the display region, a display element located on the display region of the substrate, And a plurality of pad portions which are located on the substrate and are applied with a signal transmitted to the display element, wherein the substrate includes at least partially rounded sides, and the plurality of pad portions are arranged along one side.

상기 복수의 패드부 각각은 일 방향으로 연장된 형상을 가지고, 복수의 패드부는 서로 평행하게 배치될 수 있다.Each of the plurality of pad portions may have a shape extending in one direction, and the plurality of pad portions may be arranged parallel to each other.

여기에서, 상기 복수의 패드부 각각과 일변의 일 방향으로의 이격 거리는 일정할 수 있다.Here, the spacing distance between each of the pad portions in one direction of one side may be constant.

서로 인접한 상기 복수의 패드부는 단차를 형성할 수 있다.The plurality of pad portions adjacent to each other can form a step.

상기 비표시 영역은 제1 패드 영역 및 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고, 복수의 패드부 중 일부는 제1 패드 영역 상에서 직선 배열되고, 복수의 패드부 중 나머지는 제2 패드 영역 상에서 곡선 배열될 수 있다.Wherein the non-display region includes a first pad region and a second pad region adjacent to the first pad region, a portion of the plurality of pad portions is linearly arranged on the first pad region, Can be arranged in a curve on the pad area.

상기 비표시 영역은 제1 패드 영역 및 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고, 복수의 패드부 중 일부는 제1 패드 영역 상에서 제1 방향으로 직선 배열되고, 복수의 패드부 중 나머지는 제2 패드 영역 상에서 제1 방향과 상이한 제2 방향으로 직선 배열될 수 있다.Wherein the non-display region includes a first pad region and a second pad region adjacent to the first pad region, wherein a part of the plurality of pad portions is linearly arranged in a first direction on the first pad region, And the remainder may be arranged linearly in a second direction different from the first direction on the second pad region.

상기 복수의 패드부 각각은 기판의 중심을 향하게 배치될 수 있다.Each of the plurality of pad portions may be disposed to face the center of the substrate.

여기에서, 상기 복수의 패드부 각각과 일변의 최단 이격 거리는 일정할 수 있다.Here, the shortest distance between each of the plurality of pad portions and one side may be constant.

상기 복수의 패드부에 신호를 인가하는 구동 회로 필름을 더 포함하되, 구동 회로 필름은 복수의 패드부와 전기적으로 연결되는 복수의 범프를 포함하고, 복수의 범프는 복수의 패드부에 대응되게 배열될 수 있다.And a driving circuit film for applying a signal to the plurality of pad portions, wherein the driving circuit film includes a plurality of bumps electrically connected to the plurality of pad portions, wherein the plurality of bumps are arranged .

상기 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 일면이 원형인 기판, 및 일면의 일변에 인접하게 배치되고, 외부 신호를 인가받는 복수의 패드부를 포함하되, 복수의 패드부는 일변을 따라 배열된다.According to another aspect of the present invention, there is provided a display device including a substrate having a circular surface, and a plurality of pad portions disposed adjacent to one side of the one surface and adapted to receive an external signal, .

상기 복수의 패드부는 일면의 중심점 및 일변의 일 지점을 잇는 가상의 선을 기준으로 대칭되게 형성될 수 있다.The plurality of pad portions may be formed symmetrically with respect to a virtual line connecting a center point of one surface and a point of one surface.

상기 복수의 패드부 각각은 일 방향으로 연장된 형상을 가지고, 복수의 패드부는 서로 평행하게 배치될 수 있다.Each of the plurality of pad portions may have a shape extending in one direction, and the plurality of pad portions may be arranged parallel to each other.

상기 기판은 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하고, 복수의 패드부는 비표시 영역 상에 위치할 수 있다.The substrate may include a display region and a non-display region surrounding the display region, and the plurality of pad portions may be located on the non-display region.

여기에서, 상기 비표시 영역은 제1 패드 영역 및 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고, 복수의 패드부 중 일부는 제1 패드 영역 상에서 직선 배열되고, 복수의 패드부 중 나머지는 제2 패드 영역 상에서 곡선 배열될 수 있다.Here, the non-display region may include a first pad region and a second pad region adjacent to the first pad region, a portion of the plurality of pad portions may be linearly arranged on the first pad region, May be arranged in a curved shape on the second pad region.

또한, 상기 비표시 영역은 제1 패드 영역 및 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고, 복수의 패드부 중 일부는 제1 패드 영역 상에서 제1 방향으로 직선 배열되고, 복수의 패드부 중 나머지는 제2 패드 영역 상에서 제1 방향과 상이한 제2 방향으로 직선 배열될 수 있다.The non-display region may include a first pad region and a second pad region adjacent to the first pad region, and a portion of the plurality of pad portions may be linearly arranged in a first direction on the first pad region, And the remaining portion may be arranged in a straight line in a second direction different from the first direction on the second pad region.

상기 복수의 패드부 각각은 일면의 중심점을 향하게 배치될 수 있다.Each of the plurality of pad portions may be disposed to face a center point of one surface.

상기 복수의 패드부에 외부 신호를 인가하는 구동 회로 필름을 더 포함하되, 구동 회로 필름은 복수의 패드부와 전기적으로 연결되는 복수의 범프를 포함하고, 복수의 범프는 복수의 패드부에 대응되게 배열될 수 있다.And a drive circuit film for applying an external signal to the plurality of pad portions, wherein the drive circuit film includes a plurality of bumps electrically connected to the plurality of pad portions, wherein the plurality of bumps correspond to the plurality of pad portions Lt; / RTI >

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.The embodiments of the present invention have at least the following effects.

즉, 표시 패널의 라운드된 일변을 따라 배열되는 복수의 패드부를 포함함으로써, 표시 장치의 비표시 영역의 크기를 감소시킬 수 있다.That is, by including the plurality of pad portions arranged along the rounded side of the display panel, the size of the non-display region of the display device can be reduced.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the specification.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.
도 3은 도 1의 표시 장치의 표시 패널의 패드 영역을 확대한 평면도이다.
도 4는 도 1의 표시 장치의 구동 회로 필름을 확대한 평면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다.
도 6은 도 5의 표시 장치의 표시 패널의 패드 영역을 확대한 평면도이다.
도 7은 도 5의 표시 장치의 구동 회로 필름을 확대한 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 9는 도 8의 표시 장치의 표시 패널의 패드 영역을 확대한 평면도이다.
도 10은 도 8의 표시 장치의 구동 회로 필름을 확대한 평면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다.
도 12는 도 11의 표시 장치의 표시 패널의 패드 영역을 확대한 평면도이다.
도 13은 도 11의 표시 장치의 구동 회로 필름을 확대한 평면도이다.1 is a plan view of a display device according to an embodiment of the present invention.
2 is a cross-sectional view taken along line II-II 'of FIG.
3 is an enlarged plan view of a pad region of the display panel of the display device of Fig.
4 is an enlarged plan view of the driving circuit film of the display device of Fig.
5 is a plan view of a display device according to another embodiment of the present invention.
Fig. 6 is an enlarged plan view of a pad region of the display panel of the display device of Fig. 5;
Fig. 7 is an enlarged plan view of the driving circuit film of the display device of Fig. 5; Fig.
8 is a plan view of a display device according to another embodiment of the present invention.
Fig. 9 is an enlarged plan view of a pad region of the display panel of the display device of Fig. 8;
10 is an enlarged plan view of the driving circuit film of the display device of Fig.
11 is a plan view of a display device according to another embodiment of the present invention.
12 is an enlarged plan view of a pad region of the display panel of the display device of Fig.
13 is an enlarged plan view of the driving circuit film of the display device of Fig.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

소자(elements) 또는 층이 다른 소자 또는 층"위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.It is to be understood that elements or layers are referred to as being "on " other elements or layers, including both intervening layers or other elements directly on or in between. Like reference numerals refer to like elements throughout the specification.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various components, it goes without saying that these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, it goes without saying that the first component mentioned below may be the second component within the technical scope of the present invention.

표시 장치는 화상을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display), 전기영동 표시 장치(Electrophoretic Displayl), 유기 발광 표시 장치(Organic Light Emitting Display), 무기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display), 표면 전도 전자 방출 표시 장치(Surface-conduction Electron-emitter Display), 플라즈마 표시 장치(Plasma Display), 음극선관 표시 장치(Cathode Ray Display) 등 일 수 있다. The display device is an apparatus for displaying an image, and includes a liquid crystal display, an electrophoretic display, an organic light emitting display, an inorganic EL display, A cathode ray tube, a field emission display, a surface-conduction electron-emitter display, a plasma display, a cathode ray tube display, or the like.

이하에서는, 본 발명의 일 실시예에 따른 표시 장치로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않으며, 다양한 방식의 표시 장치가 사용될 수 있다.Hereinafter, an OLED display device will be described as an example of a display device according to an embodiment of the present invention, but the display device of the present invention is not limited thereto, and various types of display devices can be used.

이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다. 도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널(100) 및 구동 회로 필름(200)을 포함할 수 있다.1 is a plan view of a display device according to an embodiment of the present invention. 2 is a cross-sectional view taken along line II-II 'of FIG. Referring to FIGS. 1 and 2, a display device according to an exemplary embodiment of the present invention may include a display panel 100 and a driving circuit film 200.

표시 패널(100)은 화상을 표시하는 패널이다. 표시 패널(100)은 제1 기판(102), 반도체 패턴(104), 게이트 절연막(106), 게이트 전극(108), 패드 단자(110), 층간 절연막(112), 소스 전극(114), 드레인 전극(116), 보조 단자(118), 중간막(120), 평탄화막(122), 제1 전극(124), 화소 정의막(126), 유기 발광층(128), 제2 전극(130), 보호막(132), 제2 기판(134), 및 실런트(136)를 포함할 수 있다. 여기에서, 패드 단자(110) 및 보조 단자(118)는 패드부(140)를 이룰 수 있다.The display panel 100 is a panel for displaying an image. The display panel 100 includes a first substrate 102, a semiconductor pattern 104, a gate insulating film 106, a gate electrode 108, a pad terminal 110, an interlayer insulating film 112, a source electrode 114, The first electrode 124, the pixel defining layer 126, the organic light emitting layer 128, the second electrode 130, the protective film 116, the auxiliary terminal 118, the intermediate film 120, the planarization film 122, A first substrate 132, a second substrate 134, and a sealant 136. Here, the pad terminal 110 and the auxiliary terminal 118 may form the pad portion 140.

제1 기판(102)은 적어도 부분적으로 라운드된 일변을 포함할 수 있다. 예시적인 실시예에서, 제1 기판(102)의 일면은 원형일 수 있으나, 이에 한정되는 것은 아니고, 타원형 등일 수 있다. The first substrate 102 may include at least partially rounded sides. In an exemplary embodiment, one side of the first substrate 102 may be circular, but is not limited to, oval, or the like.

제1 기판(102)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 제1 기판(102)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 이루어질 수 있다. 또한, 제1 기판(102)은 고내열성을 갖는 고분자를 포함할 수 있다. 예컨대, 제1 기판(102)은, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르 술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다. The first substrate 102 may include a transparent insulating substrate. For example, the first substrate 102 may be formed of a glass substrate, a quartz substrate, a transparent resin substrate, or the like. In addition, the first substrate 102 may include a polymer having high heat resistance. For example, the first substrate 102 may be formed of a material selected from the group consisting of polyethersulphone (PES), polyacrylate (PAR), polyetherimide (PEI), polyethyelenenaphthalate (PEN), polyethylene terephthalate (PET), polyethyeleneterepthalate, polyphenylene sulfide (PPS), polyallylate, polyimide (PI), polycarbonate (PC), cellulose triacetate, cellulose acetate pro Cellulose acetate propionate (CAP), poly (arylene ether sulfone), and combinations thereof.

제1 기판(102)은 가요성을 가질 수 있다. 즉, 제1 기판(102)은 롤링(rolling), 폴딩(folding), 벤딩(bending) 등으로 형태 변형이 가능한 기판일 수 있다.The first substrate 102 may have flexibility. That is, the first substrate 102 may be a substrate that can be deformed by rolling, folding, bending, or the like.

제1 기판(102)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. The first substrate 102 may include a display area DA and a non-display area NDA.

표시 영역(DA)은 화상이 표시되는 영역일 수 있다. 또한, 표시 영역(DA)은 실질적으로 화상을 표시하는 표시 소자 및 표시 소자와 전기적으로 연결되는 박막 트랜지스터 등이 위치한 영역일 수 있다. 여기에서, 표시 소자는 유기 발광 소자일 수 있지만, 이에 한정되는 것은 아니다. 또한, 표시 영역(DA)은 제1 기판(102)의 중심부에 위치한 영역일 수 있다. 이러한 표시 영역(DA)은 원형일 수 있으나, 이에 한정되는 것은 아니고, 타원형 등일 수 있다.The display area DA may be an area where an image is displayed. Also, the display area DA may be a region where a display element that displays an image and a thin film transistor that is electrically connected to the display element are located. Here, the display element may be an organic light emitting element, but is not limited thereto. Also, the display area DA may be a region located at the center of the first substrate 102. [ The display area DA may be circular, but it is not limited thereto, and may be an oval or the like.

비표시 영역(NDA)은 화상이 표시되지 않는 영역일 수 있다. 또한, 비표시 영역(NDA)은 실런트(136) 및 패드부(140)가 위치한 영역일 수 있다. 또한, 비표시 영역(NDA)은 제1 기판(102)의 에지와 인접한 영역일 수 있다. 즉, 비표시 영역(NDA)은 제1 기판(102)의 가장자리부에 위치한 영역일 수 있다.The non-display area NDA may be an area where an image is not displayed. The non-display area NDA may be an area where the sealant 136 and the pad part 140 are located. In addition, the non-display area NDA may be a region adjacent to the edge of the first substrate 102. [ That is, the non-display area NDA may be a region located at an edge portion of the first substrate 102. [

비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다. 예시적인 실시예에서, 비표시 영역(NDA)은 표시 영역(DA)을 모두 둘러싸는 원형의 도넛 형상일 수 있다. The non-display area NDA may surround the display area DA. In the exemplary embodiment, the non-display area NDA may be a circular donut shape that surrounds all of the display area DA.

도면에 도시되지는 않았지만, 제1 기판(102) 상에는 버퍼막이 위치할 수 있다. 버퍼막은 제1 기판(102)으로부터 금속 원자들, 불순물들 등이 확산되는 현상을 방지하는 기능을 수행할 수 있다. 또한, 버퍼막은 제1 기판(102)의 표면이 균일하지 않을 경우, 제1 기판(102)의 표면의 평탄도를 향상시키는 역할도 수행할 수 있다. 이러한 버퍼막은 실리콘 화합물로 이루어질 수 있다. 예를 들면, 버퍼막은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 버퍼막은 실리콘 화합물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들면, 버퍼막은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 실리콘 산탄화막 및/또는 실리콘 탄질화막을 포함할 수 있다. 이러한 버퍼막은 제1 기판(102)의 표면 평탄도, 구성 물질 등에 따라 생략될 수도 있다.Although not shown in the drawings, the buffer film may be located on the first substrate 102. [ The buffer layer can prevent diffusion of metal atoms, impurities, and the like from the first substrate 102. In addition, the buffer layer can also improve the flatness of the surface of the first substrate 102 when the surface of the first substrate 102 is not uniform. Such a buffer film may be made of a silicon compound. For example, the buffer film may comprise silicon oxide, silicon nitride, silicon oxynitride, silicon oxycarbide, silicon carbonitride, and the like. These may be used alone or in combination with each other. In other exemplary embodiments, the buffer film may have a single-layer structure or a multi-layer structure including a silicon compound. For example, the buffer film may include a silicon oxide film, a silicon nitride film, a silicon oxynitride film, a silicon oxynitride film, and / or a silicon carbide film. Such a buffer film may be omitted depending on the surface flatness of the first substrate 102, constituent materials, and the like.

반도체 패턴(104)은 제1 기판(102) 상에 형성될 수 있다. 구체적으로, 반도체 패턴(104)은 제1 기판(102)의 표시 영역(DA) 상에 위치할 수 있다. 만약, 제1 기판(102) 상에 버퍼막이 형성되었다면, 반도체 패턴(104)은 버퍼막 상에 형성될 수 있다. 반도체 패턴(104)은 비정질 반도체, 미세결정 반도체, 또는 다결정 반도체로 이루어질 수 있으며, 바람직하게는 다결정 반도체로 이루어질 수 있다. 또한, 반도체 패턴(104)은 산화물 반도체로 이루어질 수도 있다. 또한, 반도체 패턴(104)은 불순물이 도핑되지 않은 채널부와, 채널부의 양 옆으로 p+ 도핑되어 형성된 소스부 및 드레인부를 포함할 수 있다. 이때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물로서, 예컨대 B2H6 등이 사용될 수 있다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라질 수 있다.The semiconductor pattern 104 may be formed on the first substrate 102. Specifically, the semiconductor pattern 104 may be located on the display area DA of the first substrate 102. [ If a buffer film is formed on the first substrate 102, the semiconductor pattern 104 may be formed on the buffer film. The semiconductor pattern 104 may be formed of an amorphous semiconductor, a microcrystalline semiconductor, or a polycrystalline semiconductor, and may be formed of a polycrystalline semiconductor. In addition, the semiconductor pattern 104 may be made of an oxide semiconductor. In addition, the semiconductor pattern 104 may include a channel portion which is not doped with impurities, and a source portion and a drain portion which are formed by p + doping both sides of the channel portion. At this time, the ionic material to be doped is a P-type impurity such as boron (B), for example, B 2 H 6 or the like can be used. Here, such impurities may vary depending on the kind of the thin film transistor.

게이트 절연막(106)은 버퍼막 상에 반도체 패턴(104)을 커버하도록 형성될 수 있다. 게이트 절연막(106)은 제1 기판(102)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 위치할 수 있다. 게이트 절연막(106)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 또는 금속 산화물 등으로 이루어질 수 있다. 게이트 절연막(106)에 사용될 수 있는 금속 산화물은, 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx) 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 게이트 절연막(106)은 반도체 패턴(104)의 프로파일(profile)을 따라 버퍼막 상에 실질적으로 균일하게 형성될 수 있다. 게이트 절연막(106)은 상대적으로 얇은 두께를 가질 수 있으며, 게이트 절연막(106)에는 반도체 패턴(104)에 인접하는 단차부가 생성될 수 있다. 다른 예시적인 실시예들에 따르면, 게이트 절연막(106)은 반도체 패턴(104)을 충분히 커버하면서 실질적으로 평탄한 상면을 가질 수 있다. 이 경우, 게이트 절연막(106)은 상대적으로 두꺼운 두께를 가질 수 있다.The gate insulating film 106 may be formed to cover the semiconductor pattern 104 on the buffer film. The gate insulating film 106 may be located on the display area DA and the non-display area NDA of the first substrate 102. [ The gate insulating film 106 may be made of silicon oxide (SiOx), silicon nitride (SiNx), metal oxide, or the like. The metal oxide that can be used for the gate insulating film 106 may include hafnium oxide (HfOx), aluminum oxide (AlOx), zirconium oxide (ZrOx), titanium oxide (TiOx), tantalum oxide (TaOx), and the like. These may be used alone or in combination with each other. The gate insulating film 106 may be formed substantially uniformly on the buffer film along the profile of the semiconductor pattern 104. [ The gate insulating film 106 may have a relatively thin thickness and a stepped portion adjacent to the semiconductor pattern 104 may be formed in the gate insulating film 106. [ According to other exemplary embodiments, the gate insulating film 106 may have a substantially flat upper surface while sufficiently covering the semiconductor pattern 104. [ In this case, the gate insulating film 106 may have a relatively thick thickness.

게이트 전극(108)은 게이트 절연막(106) 상에 형성될 수 있다. 게이트 전극(108)은 제1 기판(102)의 표시 영역(DA) 상에 위치할 수 있다. 게이트 전극(108)은 게이트 절연막(106) 중에서 아래에 반도체 패턴(104)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극(108)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 게이트 전극(108)은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 따르면, 게이트 전극(108)은 상술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질로 이루어진 단층 구조를 가질 수 있다. 이와는 달리, 게이트 전극(108)은 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질로 구성된 다층 구조로 형성될 수도 있다. 예시적인 실시예들에 있어서, 게이트 전극(108)은 반도체 패턴(104)에 비하여 실질적으로 작은 폭을 가질 수 있다. 예를 들면, 게이트 전극(108)은 채널부와 실질적으로 동일하거나 실질적으로 유사한 폭을 가질 수 있다. 또한, 게이트 전극(108)과 채널부는 서로 중첩될 수 있다. 그러나, 게이트 전극(108)의 치수 및/또는 채널부의 치수는 이들을 포함하는 스위칭 소자에 요구되는 전기적인 특성에 따라 변화될 수 있다.A gate electrode 108 may be formed on the gate insulating film 106. The gate electrode 108 may be located on the display area DA of the first substrate 102. The gate electrode 108 may be formed on a portion of the gate insulating film 106 under the semiconductor pattern 104. The gate electrode 108 may include a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like. For example, the gate electrode 108 may be formed of a material such as aluminum (Al), an alloy containing aluminum, aluminum nitride (AlNx), silver (Ag), an alloy containing silver, tungsten (W), tungsten nitride (WNx) (Cu), an alloy containing copper, an alloy containing nickel, chromium (Cr), chromium nitride (CrOx), molybdenum (Mo), molybdenum, titanium (Ti), titanium nitride ), Platinum (Pt), tantalum (Ta), tantalum nitride (TaNx), neodymium (Nd), scandium (Sc), strontium ruthenium oxide (SrRuxOy), zinc oxide (ZnOx), indium tin oxide (SnOx), indium oxide (InOx), gallium oxide (GaOx), indium zinc oxide (IZO), and the like. These may be used alone or in combination with each other. According to exemplary embodiments, the gate electrode 108 may have a single layer structure of a metal, an alloy, a metal nitride, a conductive metal oxide, or a transparent conductive material as described above. Alternatively, the gate electrode 108 may be formed in a multi-layer structure composed of the above-described metals, alloys, metal nitrides, conductive metal oxides, and / or transparent conductive materials. In the exemplary embodiments, the gate electrode 108 may have a substantially smaller width than the semiconductor pattern 104. For example, the gate electrode 108 may have a width that is substantially the same as or substantially similar to the channel portion. Further, the gate electrode 108 and the channel portion may overlap each other. However, the dimensions of the gate electrode 108 and / or the dimensions of the channel portion may be varied depending on the electrical characteristics required for the switching device including them.

패드 단자(110)도 게이트 절연막(106) 상에 형성될 수 있다. 패드 단자(110)는 제1 기판(102)의 비표시 영역(NDA) 상에 위치할 수 있다. 패드 단자(110)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 패드 단자(110)는 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 따르면, 패드 단자(110)는 상술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 또는 투명 도전성 물질로 이루어진 단층 구조를 가질 수 있다. 이와는 달리, 패드 단자(110)는 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물 및/또는 투명 도전성 물질로 구성된 다층 구조로 형성될 수도 있다. 또한, 패드 단자(110)는 게이트 전극(108)과 동일한 물질로 이루어질 수 있다. 또한, 패드 단자(110)는 게이트 전극(108)과 동시에 형성될 수 있다. A pad terminal 110 may also be formed on the gate insulating film 106. The pad terminal 110 may be located on the non-display area NDA of the first substrate 102. [ The pad terminal 110 may include a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like. For example, the pad terminal 110 may be formed of a metal such as aluminum (Al), an alloy containing aluminum, aluminum nitride (AlNx), silver (Ag), an alloy containing silver, tungsten (W), tungsten nitride (WNx) (Cu), an alloy containing copper, an alloy containing nickel, chromium (Cr), chromium nitride (CrOx), molybdenum (Mo), molybdenum, titanium (Ti), titanium nitride ), Platinum (Pt), tantalum (Ta), tantalum nitride (TaNx), neodymium (Nd), scandium (Sc), strontium ruthenium oxide (SrRuxOy), zinc oxide (ZnOx), indium tin oxide (SnOx), indium oxide (InOx), gallium oxide (GaOx), indium zinc oxide (IZO), and the like. These may be used alone or in combination with each other. According to exemplary embodiments, the pad terminal 110 may have a single-layer structure made of the above-described metal, alloy, metal nitride, conductive metal oxide, or a transparent conductive material. Alternatively, the pad terminal 110 may be formed in a multi-layer structure composed of the above-described metal, alloy, metal nitride, conductive metal oxide, and / or transparent conductive material. In addition, the pad terminal 110 may be formed of the same material as the gate electrode 108. In addition, the pad terminal 110 may be formed simultaneously with the gate electrode 108.

층간 절연막(112)은 게이트 절연막(106) 상에 게이트 전극(108) 및 패드 단자(110)를 덮도록 형성될 수 있다. 층간 절연막(112)은 제1 기판(102)의 표시 영역(DA) 및 비표시 영역(NDA) 상에 형성될 수 있다. 층간 절연막(112)은 게이트 전극(108) 및 패드 단자(110)의 프로파일을 따라 게이트 절연막(106) 상에 실질적으로 균일한 두께로 형성될 수 있다. 따라서, 층간 절연막(112)에는 게이트 전극(108) 및 패드 단자(110)에 인접하는 단차부가 생성될 수 있다. 층간 절연막(112)은 실리콘 화합물로 이루어질 수 있다. 예를 들면, 층간 절연막(112)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 층간 절연막(112)은 전술한 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 또한, 층간 절연막(112)은 상술한 게이트 절연막(106)과 실질적으로 동일한 물질로 이루어질 수 있다. 이러한 층간 절연막(112)은 후속하여 형성되는 소스 전극(114)과 드레인 전극(116)으로부터 게이트 전극(108)을 절연시키는 역할을 수행할 수 있다.The interlayer insulating film 112 may be formed to cover the gate electrode 108 and the pad terminal 110 on the gate insulating film 106. The interlayer insulating film 112 may be formed on the display area DA and the non-display area NDA of the first substrate 102. [ The interlayer insulating film 112 may be formed to have a substantially uniform thickness on the gate insulating film 106 along the profile of the gate electrode 108 and the pad terminal 110. [ Therefore, a stepped portion adjacent to the gate electrode 108 and the pad terminal 110 can be formed in the interlayer insulating film 112. The interlayer insulating film 112 may be made of a silicon compound. For example, the interlayer insulating film 112 may include silicon oxide, silicon nitride, silicon oxynitride, silicon carbonitride, silicon oxycarbide, or the like. These may be used alone or in combination with each other. The interlayer insulating film 112 may have a single-layer structure or a multi-layer structure including the above-described silicon oxide, silicon nitride, silicon oxynitride, silicon carbonitride, silicon oxycarbide, and the like. In addition, the interlayer insulating film 112 may be made of substantially the same material as the gate insulating film 106 described above. The interlayer insulating layer 112 may isolate the gate electrode 108 from the source electrode 114 and the drain electrode 116 that are formed subsequently.

층간 절연막(112)은 반도체 패턴(104)의 일부를 노출시키는 제1 콘택홀 및 패드 단자(110)의 일부를 노출시키는 제2 콘택홀을 포함할 수 있다. 제1 콘택홀은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 예시적인 실시예에서, 제1 콘택홀은 반도체 패턴(104)의 소스부 및 드레인부를 노출시킬 수 있다. 도 2에 도시된 예시적인 실시예와 같이, 반도체 패턴(104) 상에 게이트 절연막(106)이 위치할 경우, 제1 콘택홀은 게이트 절연막(106)을 관통하도록 형성될 수 있다. 제1 콘택홀은 제1 기판(102)의 일면에 수직인 방향으로 연장되어 형성될 수 있다. 제2 콘택홀은 제1 기판(102)의 비표시 영역(NDA) 상에 형성될 수 있다. 예시적인 실시예에서, 제2 콘택홀은 패드 단자(110)의 중심부를 노출시킬 수 있다. 제2 콘택홀은 제1 기판(102)의 일면에 수직인 방향으로 연장되어 형성될 수 있다.The interlayer insulating layer 112 may include a first contact hole exposing a part of the semiconductor pattern 104 and a second contact hole exposing a part of the pad terminal 110. The first contact hole may be formed on the display area DA of the first substrate 102. [ In an exemplary embodiment, the first contact hole may expose the source and drain portions of the semiconductor pattern 104. When the gate insulating film 106 is located on the semiconductor pattern 104, the first contact hole may be formed to penetrate the gate insulating film 106, as in the exemplary embodiment shown in Fig. The first contact hole may extend in a direction perpendicular to one surface of the first substrate 102. And the second contact hole may be formed on the non-display area NDA of the first substrate 102. [ In an exemplary embodiment, the second contact hole may expose a central portion of the pad terminal 110. The second contact hole may extend in a direction perpendicular to one surface of the first substrate 102.

소스 전극(114)과 드레인 전극(116)은 층간 절연막(112) 상에 형성될 수 있다. 구체적으로, 소스 전극(114)과 드레인 전극(116)은 제1 콘택홀에 삽입될 수 있다. 즉, 소스 전극(114)과 드레인 전극(116)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 소스 전극(114) 및 드레인 전극(116)은 게이트 전극(108)을 중심으로 소정의 간격으로 이격되며, 게이트 전극(108)에 인접하여 배치될 수 있다. 예를 들면, 소스 전극(114) 및 드레인 전극(116)은 층간 절연막(112) 및 게이트 절연막(106)을 관통하여 반도체 패턴(104)의 소스부 및 드레인부에 각기 접촉될 수 있다. 소스 전극(114) 및 드레인 전극(116)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 소스 전극(114) 및 드레인 전극(116)은 각기 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 한편, 소스 전극(114) 및 드레인 전극(116)은 각기 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어진 단층 구조 또는 다층 구조를 가질 수 있다. The source electrode 114 and the drain electrode 116 may be formed on the interlayer insulating film 112. Specifically, the source electrode 114 and the drain electrode 116 can be inserted into the first contact hole. That is, the source electrode 114 and the drain electrode 116 may be formed on the display region DA of the first substrate 102. [ The source electrode 114 and the drain electrode 116 are spaced apart from each other by a predetermined distance around the gate electrode 108 and may be disposed adjacent to the gate electrode 108. [ For example, the source electrode 114 and the drain electrode 116 may be in contact with the source and drain portions of the semiconductor pattern 104 through the interlayer insulating film 112 and the gate insulating film 106, respectively. The source electrode 114 and the drain electrode 116 may each include a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like. For example, the source electrode 114 and the drain electrode 116 may be formed of aluminum, an alloy containing aluminum, an aluminum nitride, an alloy containing silver, silver, an alloy containing tungsten, tungsten nitride, copper, Titanium, titanium nitride, platinum, tantalum, tantalum nitride, neodymium, scandium, strontium ruthenium oxide, zinc oxide, indium tin oxide, tin oxide, indium oxide, tantalum oxide, chromium nitride, chromium nitride, molybdenum oxide, molybdenum oxide, , Gallium oxide, indium zinc oxide, and the like. These may be used alone or in combination with each other. The source electrode 114 and the drain electrode 116 may each have a single-layer structure or a multi-layer structure of the above-described metal, alloy, metal nitride, conductive metal oxide, transparent conductive material, or the like.

층간 절연막(112) 상에 소스 전극(114) 및 드레인 전극(116)이 형성됨에 따라, 제1 기판(102) 상에는 유기 발광 표시 장치의 스위칭 소자로서 반도체 패턴(104), 게이트 절연막(106), 게이트 전극(108), 소스 전극(114), 및 드레인 전극(116)을 포함하는 박막 트랜지스터가 제공될 수 있다. 여기에서, 박막 트랜지스터는 탑 게이트 방식의 박막 트랜지스터일 수 있다.The source electrode 114 and the drain electrode 116 are formed on the interlayer insulating film 112. The semiconductor pattern 104, the gate insulating film 106, the source electrode 114, and the drain electrode 116 are formed on the first substrate 102, A thin film transistor including a gate electrode 108, a source electrode 114, and a drain electrode 116 may be provided. Here, the thin film transistor may be a top gate type thin film transistor.

보조 단자(118)도 층간 절연막(112) 상에 형성될 수 있다. 구체적으로, 보조 단자(118)는 제2 콘택홀에 삽입될 수 있다. 즉, 보조 단자(118)는 제1 기판(102)의 비표시 영역(DA)(NDA) 상에 형성될 수 있다. 보조 단자(118)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 보조 단자(118)는 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 한편, 보조 단자(118)는 전술한 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어진 단층 구조 또는 다층 구조를 가질 수 있다. 또한, 보조 단자(118)는 소스 전극(114) 및 드레인 전극(116)과 동일한 물질로 이루어질 수 있다. 또한, 보조 단자(118)는 소스 전극(114) 및 드레인 전극(116)과 동시에 형성될 수 있다.The auxiliary terminal 118 may also be formed on the interlayer insulating film 112. Specifically, the auxiliary terminal 118 can be inserted into the second contact hole. That is, the auxiliary terminal 118 may be formed on the non-display area DA (NDA) of the first substrate 102. The auxiliary terminal 118 may include a metal, an alloy, a metal nitride, a conductive metal oxide, a transparent conductive material, or the like. For example, the auxiliary terminal 118 may be formed of one or more materials selected from the group consisting of aluminum, an alloy containing aluminum, aluminum nitride, silver, an alloy containing silver, an alloy containing tungsten, tungsten nitride, copper, copper, nickel, chromium, An alloy containing indium tin oxide, indium tin oxide, indium oxide, gallium oxide, indium zinc oxide, tin oxide, tin oxide, tin oxide, And the like. These may be used alone or in combination with each other. On the other hand, the auxiliary terminal 118 may have a single-layer structure or a multi-layer structure composed of the above-described metals, alloys, metal nitrides, conductive metal oxides, transparent conductive materials and the like. The auxiliary terminal 118 may be formed of the same material as the source electrode 114 and the drain electrode 116. The auxiliary terminal 118 may be formed at the same time as the source electrode 114 and the drain electrode 116.

하나의 패드 단자(110) 및 하나의 보조 단자(118)는 하나의 패드부(140)를 이룰 수 있다. 이러한 패드부(140)는 구동 회로 필름(200)으로부터 표시 소자에 전달되는 신호를 인가받을 수 있다. 이러한 패드부(140)에 대한 상세한 설명은 후술하도록 한다.One pad terminal 110 and one auxiliary terminal 118 may form one pad portion 140. The pad unit 140 may receive a signal transmitted from the driving circuit film 200 to the display device. The pad unit 140 will be described in detail later.

중간막(120)은 소스 전극(114) 및 드레인 전극(116) 상에 형성될 수 있다. 즉, 중간막(120)은 층간 절연막(112) 상에 소스 전극(114) 및 드레인 전극(116)을 커버하도록 형성될 수 있다. 중간막(120)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 중간막(120)은 소스 전극(114) 및 드레인 전극(116)을 완전하게 덮을 수 있는 충분한 두께를 가질 수 있다. 중간막(120)은 유기 물질 또는 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 중간막(120)은 포토레지스트, 아크릴계 폴리머, 폴리이미드계 폴리머, 폴리아미드계 폴리머, 실록산계 폴리머, 감광성 아크릴 카르복실기를 포함하는 폴리머, 노볼락 수지, 알칼리 가용성 수지, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 알루미늄, 마그네슘, 아연, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 마그네슘 산화물, 아연 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 따르면, 후속하여 형성되는 평탄화막(122)의 구성 물질, 치수 등에 따라 박막 트랜지스터를 커버하는 중간막(120)이 제공되지 않을 수도 있다.The interlayer 120 may be formed on the source electrode 114 and the drain electrode 116. That is, the interlayer 120 may be formed to cover the source electrode 114 and the drain electrode 116 on the interlayer insulating film 112. The interlayer 120 may be formed on the display area DA of the first substrate 102. [ The interlayer 120 may have a sufficient thickness to completely cover the source electrode 114 and the drain electrode 116. [ The interlayer 120 may be formed using an organic material, an inorganic material, or the like. For example, the interlayer 120 may be formed of a material selected from the group consisting of photoresist, acrylic polymer, polyimide polymer, polyamide polymer, siloxane polymer, polymer containing photosensitive acrylic carboxyl group, Silicon oxynitride, silicon oxynitride, silicon carbonitride, aluminum, magnesium, zinc, hafnium, zirconium, titanium, tantalum, aluminum oxide, titanium oxide, tantalum oxide, magnesium oxide, zinc oxide, hafnium oxide, zirconium oxide, titanium oxide And the like. These may be used alone or in combination with each other. According to other exemplary embodiments, the intermediate film 120 covering the thin film transistor may not be provided depending on the constituent material, dimensions, etc. of the planarization film 122 formed subsequently.

평탄화막(122)은 중간막(120) 상에 형성될 수 있다. 평탄화막(122)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 평탄화막(122)의 표면은 평평할 수 있다. 즉, 평탄화막(122)은 충분히 두껍게 형성되어, 화소가 위치하는 일면을 평탄하게 할 수 있다. 평탄화막(122)은 절연성 물질로 이루어질 수 있다. 또한, 평탄화막(122)은 유기 물질, 예컨대, 폴리 이미드로 이루어질 수 있다. 또한, 평탄화막(122)은 단층 구조로 형성될 수 있지만, 적어도 두 개 이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. The planarization layer 122 may be formed on the intermediate layer 120. The planarizing film 122 may be formed on the display area DA of the first substrate 102. [ The surface of the planarizing film 122 may be flat. That is, the planarization film 122 is formed sufficiently thick so that one surface on which the pixel is located can be made flat. The planarization layer 122 may be formed of an insulating material. In addition, the planarization film 122 may be made of an organic material, such as polyimide. In addition, the planarization layer 122 may be formed in a single-layer structure, but may be formed in a multi-layer structure including at least two or more insulation layers.

평탄화막(122)은 드레인 전극(116)의 일부를 노출시키는 비아홀을 포함할 수 있다. 예시적인 실시예에서, 비아홀은 드레인 전극(116)의 중심부를 노출시킬 수 있다. 비아홀은 기판의 일면에 수직인 방향으로 연장되어 형성될 수 있다. The planarization layer 122 may include a via hole exposing a part of the drain electrode 116. In an exemplary embodiment, the via hole may expose the center of the drain electrode 116. The via hole may be formed extending in a direction perpendicular to one surface of the substrate.

제1 전극(124)은 평탄화막(122) 상에 위치할 수 있다. 제1 전극(124)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 제1 전극(124)은 비아홀에 삽입되어 드레인 전극(116)과 전기적으로 연결될 수 있다. 제1 전극(124)은 애노드(anode) 전극 또는 캐소드(cathode) 전극일 수 있다. 제1 전극(124)이 애노드 전극일 경우, 제2 전극(130)은 캐소드 전극이 되며, 이하에서는 이와 같이 가정하고 실시예들이 예시적으로 설명된다. 다만, 제1 전극(124)이 캐소드 전극이고, 제2 전극(130)이 애노드 전극일 수도 있다. The first electrode 124 may be located on the planarization layer 122. The first electrode 124 may be formed on the display area DA of the first substrate 102. The first electrode 124 may be inserted into the via hole and electrically connected to the drain electrode 116. The first electrode 124 may be an anode electrode or a cathode electrode. When the first electrode 124 is an anode electrode, the second electrode 130 becomes a cathode electrode. Hereinafter, such assumption and embodiments will be described by way of example. However, the first electrode 124 may be a cathode electrode, and the second electrode 130 may be an anode electrode.

제1 전극(124)이 애노드 전극으로 사용될 경우, 제1 전극(124)은 일함수가 높은 도전성 물질로 이루어질 수 있다. 표시 장치가 배면 발광형 표시 장치일 경우, 제1 전극(124)은 ITO, IZO, ZnO, 또는 In2O3 등의 물질이나, 이들의 적층막으로 형성될 수 있다. 표시 장치가 전면 발광형 표시 장치일 경우, 제1 전극(124)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca 등으로 형성된 반사막을 더 포함할 수 있다. 제1 전극(124)은 이들 중 서로 다른 2 이상의 물질을 이용하여 2층 이상의 구조를 가질 수 있는 등의 다양한 변형이 가능하다.When the first electrode 124 is used as an anode electrode, the first electrode 124 may be made of a conductive material having a high work function. When the display device is a backlight display device, the first electrode 124 may be formed of a material such as ITO, IZO, ZnO, or In 2 O 3 , or a laminated film thereof. When the display device is a front emission type display device, the first electrode 124 may further include a reflective layer formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, . The first electrode 124 may have a structure of two or more layers using two or more different materials.

화소 정의막(126)은 제1 전극(124) 상에 형성될 수 있다. 화소 정의막(126)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 화소 정의막(126)은 제1 전극(124)의 일부 영역들을 노출시킬 수 있다. 화소 정의막(126)은 벤조사이클로부텐(Benzo Cyclo Butene, BCB), 폴리이미드(polyimide, PI), 폴리아마이드(poly amaide, PA), 아크릴 수지 및 페놀수지 등으로부터 선택된 적어도 하나의 유기 물질을 포함하여 이루어지거나, 실리콘 질화물 등과 같은 무기 물질을 포함하여 이루어질 수도 있다. 화소 정의막(126)은 또한 검정색 안료를 포함하는 감광제로 이루어질 수 있는데, 이 경우 화소 정의막(126)은 차광 부재의 역할을 할 수 있다.The pixel defining layer 126 may be formed on the first electrode 124. The pixel defining layer 126 may be formed on the display area DA of the first substrate 102. [ The pixel defining layer 126 may expose portions of the first electrode 124. The pixel defining layer 126 may include at least one organic material selected from the group consisting of benzocyclobutene (BCB), polyimide (PI), polyamide (PA), acrylic resin and phenol resin Or an inorganic material such as silicon nitride or the like. The pixel defining layer 126 may also be formed of a photosensitive agent including a black pigment, in which case the pixel defining layer 126 may serve as a light shielding member.

유기 발광층(128)은 제1 전극(124) 상에 형성될 수 있다. 유기 발광층(128)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 유기 발광층(128)에 전류가 인가되면, 유기 발광층(128) 내의 전자와 정공이 재결합(recombination)하여 여기자(exciton)을 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생한다. The organic light emitting layer 128 may be formed on the first electrode 124. The organic light emitting layer 128 may be formed on the display area DA of the first substrate 102. [ When an electric current is applied to the organic light emitting layer 128, electrons and holes in the organic light emitting layer 128 are recombined to form an exciton, and light of a specific wavelength is generated by the energy from the excitons formed.

유기 발광층(128)은 저분자 유기물 또는 고분자 유기물로 이루어질 수 있다. 이러한 유기 발광층(128)은 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 정공 저지층(hole blocking layer, HBL), 발광층(Emitting layer, EML), 전자 수송층(electron-transporting layer, ETL), 전자 주입층(electron-injection layer, EIL) 및 전자 저지층(electron blocking layer, EBL) 등을 포함할 수 있다.The organic light emitting layer 128 may be formed of a low molecular organic material or a high molecular organic material. The organic light emitting layer 128 may include a hole injection layer (HIL), a hole transport layer (HTL), a hole blocking layer (HBL), an emission layer (EML) An electron-transporting layer (ETL), an electron-injection layer (EIL), and an electron blocking layer (EBL).

제2 전극(130)은 유기 발광층(128) 상에 형성될 수 있다. 제2 전극(130)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 제2 전극(130)이 캐소드 전극으로 사용될 경우, 제2 전극(130)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예시적인 실시예에서, 제2 전극(130)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca 등으로 형성될 수 있다. The second electrode 130 may be formed on the organic light emitting layer 128. The second electrode 130 may be formed on the display area DA of the first substrate 102. When the second electrode 130 is used as a cathode electrode, the second electrode 130 may be formed of a conductive material having a low work function. In an exemplary embodiment, the second electrode 130 may be formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li,

유기 발광층(128) 상에 제2 전극(130)이 형성됨에 따라, 제1 기판(102) 상에는 표시 장치의 표시 소자로서 제1 전극(124), 유기 발광층(128), 및 제2 전극(130)을 포함하는 유기 발광 소자가 제공될 수 있다.The second electrode 130 is formed on the organic light emitting layer 128 and the first electrode 124, the organic light emitting layer 128, and the second electrode 130 ) May be provided.

보호막(132)은 제2 전극(130) 상에 형성될 수 있다. 보호막(132)은 제1 기판(102)의 표시 영역(DA) 상에 형성될 수 있다. 보호막(132)은 외부의 수분이나 산소로부터 표시 소자를 보호하여 표시 소자의 열화를 방지하는 역할을 할 수 있다.The protective layer 132 may be formed on the second electrode 130. The protective film 132 may be formed on the display area DA of the first substrate 102. [ The protective film 132 may protect the display element from external moisture or oxygen to prevent deterioration of the display element.

보호막(132)은 유기막, 무기막 또는 이들의 다중층일 수 있다. 상기 무기막은 절연막인 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiOxNy)일 수 있으며, 또한, 상기 무기막은 LiF 막일 수 있다. 한편, 상기 유기막은 NPB(N,N'-Bis(naphthalen-1-yl)-N,N'-bis(phenyl)benzidine),TNATA, TCTA, TDAPB, TDATA, Alq3, Balq 또는 CBP를 함유하는 막일 수 있다. 보호막(132)은 증발법, CVD 또는 스퍼터링법을 사용하여 형성할 수 있다. The protective film 132 may be an organic film, an inorganic film or a multilayer thereof. The inorganic film may be a silicon oxide film (SiOx), a silicon nitride film (SiNx) or a silicon oxynitride film (SiOxNy) which is an insulating film, and the inorganic film may be a LiF film. On the other hand, the organic film is a film containing NPB (N, N'-bis (naphthalen-1-yl) -N, N'-bis (phenyl) benzidine), TNATA, TCTA, TDAPB, TDATA, Alq3, Balq or CBP . The protective film 132 may be formed by an evaporation method, a CVD method, or a sputtering method.

제2 기판(134)은 보호막(132) 상에 위치할 수 있다. 제2 기판(134)은 보호막(132)과 일정 거리 이격되어 있을 수 있다. 제2 기판(134)과 보호막(132) 사이에는 질소 등이 충진되어 있을 수 있다. 제2 기판(134)은 제1 기판(102)과 대향할 수 있다. 제2 기판(134)은 제1 기판(102)의 표시 영역(DA)의 전부 및 비표시 영역(NDA)의 일부를 커버하도록 위치할 수 있다. 제2 기판(134)은 실런트(136)와 함께 표시 소자 및 박막 트랜지스터 등을 봉지할 수 있다.The second substrate 134 may be located on the protective film 132. The second substrate 134 may be spaced apart from the protective film 132 by a certain distance. The second substrate 134 and the protective film 132 may be filled with nitrogen or the like. The second substrate 134 may be opposed to the first substrate 102. The second substrate 134 may be positioned to cover all of the display area DA of the first substrate 102 and a part of the non-display area NDA. The second substrate 134 may seal the display element, the thin film transistor, and the like together with the sealant 136.

제2 기판(134)은 투명한 절연 유리 또는 플라스틱일 수 있지만, 이에 한정되는 것은 아니고, 외부 물질을 차단할 수 있는 다양한 물질로 이루어질 수 있다. 예시적인 실시예에서, 제2 기판(134)은 제1 기판(102)과 동일한 물질로 이루어질 수 있다. The second substrate 134 may be transparent insulating glass or plastic, but is not limited thereto and may be made of various materials capable of blocking external substances. In an exemplary embodiment, the second substrate 134 may be made of the same material as the first substrate 102.

실런트(136)는 제1 기판(102) 및 제2 기판(134)의 가장자리부에 위치할 수 있다. 예시적인 실시예에서, 실런트(136)는 제1 기판(102)의 비표시 영역(NDA) 상에 위치할 수 있다. 이러한 실런트(136)는 제1 기판(102) 상에 위치한 층간 절연막(112)과 접촉할 수 있지만, 이에 한정되는 것은 아니고, 게이트 절연막(106) 또는 제1 기판(102)과 접촉할 수도 있다. 도 2에 도시된 예시적인 실시예에서, 실런트(136)는 층간 절연막(112) 및 제2 기판(134)과 접촉하여 표시 소자 및 박막 트랜지스터 등을 봉지할 수 있다. The sealant 136 may be located on the edge portions of the first substrate 102 and the second substrate 134. In an exemplary embodiment, the sealant 136 may be located on the non-display area NDA of the first substrate 102. [ The sealant 136 may be in contact with the gate insulating film 106 or the first substrate 102 although the sealant 136 may be in contact with the interlayer insulating film 112 located on the first substrate 102. [ 2, the sealant 136 may contact the interlayer insulating layer 112 and the second substrate 134 to encapsulate the display element, the thin film transistor, and the like.

구동 회로 필름(200)은 표시 패널(100)의 일 단부 상에 위치할 수 있다. 도 1에 도시된 예시적인 실시예에서는 하나의 구동 회로 필름(200)이 표시 패널(100)의 하측에 위치하지만, 이에 한정되는 것은 아니고, 두 개의 구동 회로 필름(200)이 표시 패널(100)의 상측 및 하측에 모두 위치할 수도 있다. 이러한 구동 회로 필름(200)은 표시 패널(100)에 다양한 신호를 인가할 수 있다.The driving circuit film 200 may be positioned on one end of the display panel 100. [ 1, although one drive circuit film 200 is disposed on the lower side of the display panel 100, the present invention is not limited to this, and two drive circuit films 200 may be provided on the display panel 100, Both of which are located on the upper side and the lower side. The driving circuit film 200 can apply various signals to the display panel 100.

구동 회로 필름(200)은 접착 부재(AD)에 의하여 표시 패널(100) 상에 부착될 수 있다. 여기에서, 접착 부재(AD)는 복수의 도전성 입자를 포함하여 표시 패널(100) 및 구동 회로 필름(200)을 전기적으로 연결시킬 수 있다.The driving circuit film 200 can be attached on the display panel 100 by the adhesive member AD. Here, the adhesive member AD may include a plurality of conductive particles to electrically connect the display panel 100 and the driving circuit film 200.

구동 회로 필름(200)에 대한 상세한 설명은 후술하도록 한다.The driving circuit film 200 will be described later in detail.

이하, 도 3을 참조하여, 본 발명의 일 실시예에 따른 표시 장치의 패드부(140)에 대하여 상세히 설명하도록 한다. 도 3은 도 1의 표시 장치의 표시 패널(100)의 패드 영역(PA1)을 확대한 평면도이다.Hereinafter, the pad unit 140 of the display device according to an embodiment of the present invention will be described in detail with reference to FIG. 3 is an enlarged plan view of the pad area PA1 of the display panel 100 of the display device of FIG.

도 3을 참조하면, 패드부(140)는 복수일 수 있다. 도 3에 도시된 예시적인 실시예에서 패드부(140)는 19개 존재하지만, 이는 예시적인 것에 불과할 뿐이다. 복수의 패드부(140) 각각은 서로 상이한 신호를 표시 소자에 전달할 수 있다.Referring to FIG. 3, a plurality of pad portions 140 may be provided. In the exemplary embodiment shown in FIG. 3, there are 19 pad portions 140, but this is only an example. Each of the plurality of pad units 140 may transmit signals different from each other to the display device.

복수의 패드부(140)는 비표시 영역(NDA) 상에 위치할 수 있다. 구체적으로, 비표시 영역(NDA)은 패드 영역(PA1)을 포함할 수 있고, 복수의 패드부(140)는 패드 영역(PA1) 상에 위치할 수 있다. 여기에서, 패드 영역(PA1)은 그와 인접하는 라운드된 일변의 형상과 대응되는 형상을 가질 수 있다. 예시적인 실시예에서, 패드 영역(PA1)의 일변의 곡률은 패드 영역(PA1)과 인접하는 제1 기판(102)의 일변의 곡률과 실질적으로 동일할 수 있다. The plurality of pad portions 140 may be located on the non-display area NDA. Specifically, the non-display area NDA may include a pad area PA1, and the plurality of pad parts 140 may be located on the pad area PA1. Here, the pad region PA1 may have a shape corresponding to the shape of the rounded side adjacent thereto. In an exemplary embodiment, the curvature of one side of the pad region PA1 may be substantially the same as the curvature of one side of the first substrate 102 adjacent to the pad region PA1.

복수의 패드부(140)는 제1 기판(102)의 라운드된 일변에 인접하게 배치될 수 있다. 또한, 복수의 패드부(140)는 라운드된 일변을 따라 배열될 수 있다. 즉, 복수의 패드부(140)는 곡선 배열될 수 있다. 예시적인 실시예에서, 복수의 패드부(140)는 라운드된 일변을 따라 일렬로 배열될 수 있지만, 이에 한정되는 것은 아니다. 또한, 복수의 패드부(140)는 제1 기판(102)의 일면의 중심점(CP) 및 제1 기판(102)의 일변의 일 지점을 잇는 중심선(CL)을 기준으로 대칭되게 형성될 수 있다. The plurality of pad portions 140 may be disposed adjacent to the rounded side of the first substrate 102. In addition, the plurality of pad portions 140 may be arranged along a rounded side. That is, the plurality of pad portions 140 may be arranged in a curved line. In an exemplary embodiment, the plurality of pad portions 140 may be arranged in a row along a rounded side, but are not limited thereto. The plurality of pad portions 140 may be formed symmetrically with respect to a center line CL connecting a center point CP of one surface of the first substrate 102 and a point of one side of the first substrate 102 .

복수의 패드부(140) 각각은 일 방향으로 연장된 형상을 가질 수 있다. 도 3에 도시된 예시적인 실시예에서, 일 방향은 y축 방향일 수 있지만, 이에 한정되는 것은 아니다. 예시적인 실시예에서, 복수의 패드부(140) 각각은 직사각형 형상을 가질 수 있지만, 이에 한정되는 것은 아니고, 타원형 형상을 가질 수도 있다. 이러한 복수의 패드부(140)는 서로 평행하게 배치될 수 있다. Each of the plurality of pad portions 140 may have a shape extending in one direction. In the exemplary embodiment shown in FIG. 3, one direction may be the y-axis direction, but is not limited thereto. In the exemplary embodiment, each of the plurality of pad portions 140 may have a rectangular shape, but is not limited thereto, and may have an oval shape. The plurality of pad portions 140 may be arranged parallel to each other.

복수의 패드부(140)는 서로 일정 간격 이격되어 배치될 수 있다. 여기에서, 서로 인접한 복수의 패드부(140)의 이격 거리(d1)는 모두 일정할 수 있다. 또한, 복수의 패드부(140) 각각의 형상은 모두 동일할 수 있다. 즉, 복수의 패드부(140) 각각의 길이(d2) 및 폭(d3)은 모두 일정할 수 있다. 또한, 복수의 패드부(140)는 라운드된 제1 기판(102)의 일변과 일정 간격 이격되어 배치될 수 있다. 여기에서, 복수의 패드부(140) 각각과 라운드된 제1 기판(102)의 일변의 일 방향으로의 이격 거리(d4)는 모두 일정할 수 있다. 또한, 복수의 패드부(140)는 계단 형상을 가지도록 배치될 수 있다. 여기에서, 서로 인접한 복수의 패드부(140)의 단차(d5)는 모두 일정할 수 있다.The plurality of pad portions 140 may be spaced apart from each other by a predetermined distance. Here, the spacing distance d1 between the plurality of pad portions 140 adjacent to each other can be constant. In addition, the shape of each of the pad portions 140 may be the same. That is, the length d2 and the width d3 of each of the pad portions 140 may be constant. In addition, the plurality of pad units 140 may be spaced apart from the one side of the rounded first substrate 102 by a predetermined distance. Here, the spacing d4 in one direction of one side of the first substrate 102 rounded with each of the plurality of pad portions 140 may be constant. In addition, the plurality of pad portions 140 may be arranged to have a stepped shape. Here, the stepped portions d5 of the plurality of pad portions 140 adjacent to each other can be constant.

이와 같이, 복수의 패드부(140)가 제1 기판(102)의 라운드된 일변의 형상에 대응되도록 배열되면, 비표시 영역(NDA)의 크기가 감소될 수 있다. 만약, 복수의 패드부(140)가 직선 배열된다면, 복수의 패드부(140)는 도 1에 도시된 바와 같은 원형의 표시 패널(100)의 가장자리에 효율적으로 배치될 수 없다. 즉, 직선 배열된 복수의 패드부(140)에 의하여 불필요한 영역이 생성되게 된다. 이에, 복수의 패드부(140)를 원형의 표시 패널(100)의 가장자리 형상에 대응되도록 배열한다면, 상기 불필요한 영역의 생성을 방지함과 동시에 비표시 영역(NDA)의 크기를 감소시킬 수 있어, 네로우 베젤(Narrow Bezel)을 가지는 표시 장치를 얻을 수 있다.As described above, when the plurality of pad portions 140 are arranged to correspond to the rounded shape of the first substrate 102, the size of the non-display area NDA can be reduced. If the plurality of pad portions 140 are arranged in a straight line, the plurality of pad portions 140 can not be efficiently disposed at the edge of the circular display panel 100 as shown in FIG. That is, an unnecessary area is generated by the plurality of linearly arranged pad units 140. Accordingly, if the pad portions 140 are arranged so as to correspond to the edge shapes of the circular display panel 100, it is possible to prevent the generation of the unnecessary regions and reduce the size of the non-display region NDA, A display device having a narrow bezel can be obtained.

이하, 도 4를 참조하여 본 발명의 일 실시예에 따른 표시 장치의 구동 회로 필름(200)에 대하여 상세히 설명하도록 한다. 도 4는 도 1의 표시 장치의 구동 회로 필름(200)을 확대한 평면도이다.Hereinafter, the driving circuit film 200 of the display device according to one embodiment of the present invention will be described in detail with reference to FIG. 4 is an enlarged plan view of the driving circuit film 200 of the display device of Fig.

도 4를 참조하면, 구동 회로 필름(200)은 베이스부(210), 범프(220), 구동 집적 회로(230), 및 배선(240)을 포함할 수 있다.Referring to FIG. 4, the driving circuit film 200 may include a base portion 210, a bump 220, a driving integrated circuit 230, and a wiring 240.

베이스부(210)는 연성이 있는 플라스틱 재질의 필름일 수 있다. 예시적인 실시예에서, 베이스부(210)는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르 술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함할 수 있다. The base 210 may be a film made of a soft plastic material. In an exemplary embodiment, the base portion 210 may be formed of a material selected from the group consisting of polyethersulphone (PES), polyacrylate (PAR), polyetherimide (PEI), polyethyelenene napthalate (PEN) (PET), polyethyleneterephthalate (PET), polyphenylene sulfide (PPS), polyallylate, polyimide (PI), polycarbonate (PC), cellulose triacetate, cellulose Cellulose acetate propionate (CAP), poly (arylene ether sulfone), and combinations thereof.

표시 패널(100)과 연결되는 베이스부(210)의 단부는 만입되어 있을 수 있다. 예시적인 실시예에서, 베이스부(210)의 단부의 형상은 제1 기판(102)의 라운드된 일변의 형상에 대응될 수 있다. The end portion of the base portion 210 connected to the display panel 100 may be recessed. In an exemplary embodiment, the shape of the end of the base portion 210 may correspond to the shape of the rounded side of the first substrate 102.

범프(220)는 베이스부(210)의 배면 상에 위치할 수 있다. 범프(220)는 도전성 물질을 포함할 수 있다. 범프(220)는 복수일 수 있으며, 복수의 범프(220) 각각은 복수의 패드부(140) 각각과 전기적으로 연결될 수 있다. 즉, 복수의 범프(220)는 복수의 패드부(140)와 일대일 대응 관계를 가질 수 있다. The bumps 220 may be positioned on the back surface of the base portion 210. The bumps 220 may comprise a conductive material. The plurality of bumps 220 may be a plurality of bumps 220, and each of the plurality of bumps 220 may be electrically connected to each of the plurality of pad units 140. That is, the plurality of bumps 220 may have a one-to-one correspondence with the plurality of pad units 140.

복수의 범프(220)는 복수의 패드부(140)에 대응되게 배열될 수 있다. 즉, 복수의 범프(220)는 복수의 패드부(140)와 같이 곡선 배열될 수 있다. 또한, 복수의 범프(220) 각각의 크기는 복수의 패드부(140) 각각의 크기보다 작을 수 있다. 즉, 평면도 상에서 복수의 범프(220) 각각은 복수의 패드부(140) 각각에 포함될 수 있다.The plurality of bumps 220 may be arranged corresponding to the plurality of pad portions 140. That is, the plurality of bumps 220 may be arranged in a curved shape like the plurality of pad portions 140. In addition, the size of each of the plurality of bumps 220 may be smaller than the size of each of the plurality of pad portions 140. That is, each of the plurality of bumps 220 on the plan view may be included in each of the plurality of pad portions 140.

구동 집적 회로(230)는 베이스부(210)의 상면 상에 위치할 수 있다. 즉, 구동 집적 회로(230)는 범프(220)와 상이한 층에 형성될 수 있다. 구동 집적 회로(230)는 표시 패널(100)을 구동하는 다양한 신호들을 생성하여 이를 표시 패널(100)에 전달할 수 있다. The driving integrated circuit 230 may be positioned on the upper surface of the base portion 210. That is, the driving integrated circuit 230 may be formed in a different layer from the bumps 220. The driving integrated circuit 230 may generate various signals for driving the display panel 100 and may transmit the various signals to the display panel 100.

배선(240)은 구동 집적 회로(230)에서 생성된 다양한 신호를 전달할 수 있다. 배선(240)은 범프(220)와 같이 도전성 물질을 포함할 수 있다. 예시적인 실시예에서, 배선(240)과 범프(220)는 동일한 물질로 이루어질 수 있다. 배선(240)은 복수의 범프(220) 각각에 연결되어 구동 집적 회로(230)에서 생성된 신호를 복수의 범프(220)에 전달할 수 있다.The wiring 240 may transmit various signals generated in the driving integrated circuit 230. The wiring 240 may include a conductive material such as the bumps 220. In an exemplary embodiment, the wiring 240 and the bumps 220 may be made of the same material. The wiring 240 may be connected to each of the plurality of bumps 220 to transmit a signal generated by the driving integrated circuit 230 to the plurality of bumps 220.

구동 집적 회로(230)에서 생성된 신호는 배선(240), 범프(220), 접착 부재(AD), 보조 단자(118), 및 패드 단자(110)를 거쳐 표시 영역(DA) 상에 위치하는 박막 트랜지스터 및 표시 소자에 전달될 수 있다.The signal generated in the driving integrated circuit 230 is transmitted through the wiring 240, the bump 220, the bonding member AD, the auxiliary terminal 118, and the pad terminal 110, The thin film transistor and the display element.

이와 같이, 구동 회로 필름(200)의 베이스부(210)의 단부 및 복수의 범프(220)의 형상이 표시 패널(100)의 가장자리의 형상, 구체적으로, 복수의 패드부(140)의 형상에 대응됨으로써, 구동 회로 필름(200)이 표시 패널(100) 상에 안정적으로 고정될 수 있다. 이에 의하여, 구동 회로 필름(200)이 표시 패널(100)에 다양한 신호를 안정적으로 제공할 수 있다.The end portions of the base portion 210 of the drive circuit film 200 and the shapes of the plurality of bumps 220 are different from each other in the shape of the edge of the display panel 100, So that the driving circuit film 200 can be stably fixed on the display panel 100. [ Thereby, the driving circuit film 200 can stably provide various signals to the display panel 100. [

도 5는 본 발명의 다른 실시예에 따른 표시 장치의 평면도이다. 설명의 편의 상, 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.5 is a plan view of a display device according to another embodiment of the present invention. For convenience of explanation, elements substantially the same as the elements shown in the above-mentioned drawings are denoted by the same reference numerals, and redundant description will be omitted.

도 5를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 다른 형상의 표시 패널(101) 및 구동 회로 필름(201)을 포함할 수 있다.Referring to FIG. 5, a display device according to another embodiment of the present invention may include a display panel 101 and a driving circuit film 201 having different shapes.

먼저, 본 발명의 다른 실시예에 따른 표시 장치의 표시 패널(101)을 설명하기 위하여 도 6을 참조한다. 도 6은 도 5의 표시 장치의 표시 패널(101)의 패드 영역(PA2)을 확대한 평면도이다.First, referring to FIG. 6, a display panel 101 of a display device according to another embodiment of the present invention will be described. 6 is an enlarged plan view of the pad area PA2 of the display panel 101 of the display device of Fig.

도 6을 참조하면, 비표시 영역(NDA)은 패드 영역(PA2)을 포함할 수 있고, 패드 영역(PA2)은 제1 패드 영역(PA2a) 및 제2 패드 영역(PA2b)을 포함할 수 있다. 여기에서, 제1 패드 영역(PA2a)은 두 개의 제2 패드 영역(PA2b) 사이에 개재될 수 있다. 즉, 제1 패드 영역(PA2a)의 양 단부 상에 제2 패드 영역(PA2b)이 위치할 수 있다.Referring to FIG. 6, the non-display area NDA may include a pad area PA2, and the pad area PA2 may include a first pad area PA2a and a second pad area PA2b . Here, the first pad region PA2a may be interposed between the two second pad regions PA2b. That is, the second pad region PA2b may be positioned on both ends of the first pad region PA2a.

복수의 패드부(141) 중 일부는 제1 패드 영역(PA2a) 상에서 직선 배열될 수 있다. 예시적인 실시예에서, 제1 패드 영역(PA2a) 상에 위치하는 복수의 패드부(141)는 중심선(CL)에 수직하게 직선 배열될 수 있다. 도 6에 도시된 예시적인 실시예에서는, 9개의 패드부(141)가 직선 배열되지만, 이는 예시적인 것에 불과할 뿐이고, 이보다 적거나 많은 수의 패드부(141)가 직선 배열될 수 있다.Some of the plurality of pad portions 141 may be arranged in a straight line on the first pad region PA2a. In the exemplary embodiment, the plurality of pad portions 141 located on the first pad region PA2a may be arranged in a straight line perpendicular to the center line CL. In the exemplary embodiment shown in Fig. 6, the nine pad portions 141 are arranged in a straight line, but this is merely an example, and less or more pad portions 141 can be arranged in a straight line.

복수의 패드부(141) 중 나머지는 제2 패드 영역(PA2b) 상에서 곡선 배열될 수 있다. 예시적인 실시예에서, 제2 패드 영역(PA2b) 상에 위치하는 복수의 패드부(141)는 그와 인접하는 라운드된 제1 기판(102)의 일변을 따라 배열될 수 있다. 즉, 제2 패드 영역(PA2b) 상에 위치하는 복수의 패드부(141)는 도 3에 도시된 복수의 패드부(140)와 동일하게 배열될 수 있다.The rest of the plurality of pad portions 141 may be arranged in a curved shape on the second pad region PA2b. In an exemplary embodiment, a plurality of pad portions 141 located on the second pad region PA2b may be arranged along one side of the first rounded substrate 102 adjacent thereto. That is, the plurality of pad portions 141 located on the second pad region PA2b may be arranged in the same manner as the plurality of pad portions 140 shown in FIG.

다음으로, 본 발명의 다른 실시예에 따른 표시 장치의 구동 회로 필름(201)을 설명하기 위하여 도 7을 참조한다. 도 7은 도 5의 표시 장치의 구동 회로 필름(201)을 확대한 평면도이다.Next, Fig. 7 is referred to explain the driving circuit film 201 of the display device according to another embodiment of the present invention. 7 is an enlarged plan view of the driving circuit film 201 of the display device of Fig.

도 7을 참조하면, 구동 회로 필름(201)의 베이스부(211) 및 복수의 범프(221)는 복수의 패드부(141)의 형상에 대응되도록 형성될 수 있다. 구체적으로, 표시 패널(101)과 연결되는 베이스부(211)의 단부는 제1 패드 영역(PA2a) 및 제2 패드 영역(PA2b)의 형상에 대응되도록 형성될 수 있다. 복수의 범프(221)는 이러한 베이스부(211)의 단부를 따라 배열될 수 있다.Referring to FIG. 7, the base portion 211 and the plurality of bumps 221 of the driving circuit film 201 may be formed to correspond to the shapes of the plurality of pad portions 141. Specifically, the end portion of the base portion 211 connected to the display panel 101 may be formed to correspond to the shapes of the first pad region PA2a and the second pad region PA2b. The plurality of bumps 221 may be arranged along the end portion of the base portion 211.

도 8은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다. 설명의 편의 상, 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.8 is a plan view of a display device according to another embodiment of the present invention. For convenience of explanation, elements substantially the same as the elements shown in the above-mentioned drawings are denoted by the same reference numerals, and redundant description will be omitted.

도 8를 참조하면, 본 발명의 또 다른 실시예에 따른 표시 장치는 다른 형상의 표시 패널(102) 및 구동 회로 필름(202)을 포함할 수 있다.Referring to FIG. 8, the display device according to another embodiment of the present invention may include a display panel 102 and a driving circuit film 202 having different shapes.

먼저, 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 패널(102)을 설명하기 위하여 도 9를 참조한다. 도 9는 도 8의 표시 장치의 표시 패널(102)의 패드 영역(PA3)을 확대한 평면도이다.First, referring to FIG. 9, a display panel 102 of a display device according to another embodiment of the present invention will be described. 9 is an enlarged plan view of the pad area PA3 of the display panel 102 of the display device of Fig.

도 9를 참조하면, 비표시 영역(NDA)은 패드 영역(PA3)을 포함할 수 있고, 패드 영역(PA3)은 제1 패드 영역(PA3a) 및 제2 패드 영역(PA3b)을 포함할 수 있다. 여기에서, 제1 패드 영역(PA3a)은 두 개의 제2 패드 영역(PA3b) 사이에 개재될 수 있다. Referring to FIG. 9, the non-display area NDA may include a pad area PA3, and the pad area PA3 may include a first pad area PA3a and a second pad area PA3b . Here, the first pad region PA3a may be interposed between the two second pad regions PA3b.

복수의 패드부(142) 중 일부는 제1 패드 영역(PA3a) 상에서 제1 방향으로 직선 배열될 수 있다. 예시적인 실시예에서, 제1 방향은 제1 기판(102)의 일면에 평행하고 중심선(CL)에 수직한 방향일 수 있다. 즉, 도 9에 도시된 예시적인 실시예에서는 제1 방향은 x축 방향일 수 있다.Some of the plurality of pad portions 142 may be arranged linearly in the first direction on the first pad region PA3a. In an exemplary embodiment, the first direction may be parallel to one side of the first substrate 102 and perpendicular to the center line CL. That is, in the exemplary embodiment shown in FIG. 9, the first direction may be the x-axis direction.

복수의 패드부(142) 중 나머지는 제2 패드 영역(PA3b) 상에서 제2 방향으로 직선 배열될 수 있다. 여기에서, 제2 방향은 제1 방향과 상이할 수 있다. 도 9에 도시된 예시적인 실시예에서, 제2 방향은 사선 방향일 수 있다.The remaining of the plurality of pad portions 142 may be linearly arranged in the second direction on the second pad region PA3b. Here, the second direction may be different from the first direction. In the exemplary embodiment shown in FIG. 9, the second direction may be diagonal.

다음으로, 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 회로 필름(202)을 설명하기 위하여 도 10을 참조한다. 도 10은 도 8의 표시 장치의 구동 회로 필름(202)을 확대한 평면도이다.Next, referring to FIG. 10, a driving circuit film 202 of a display device according to another embodiment of the present invention will be described. 10 is an enlarged plan view of the driving circuit film 202 of the display device of Fig.

도 10을 참조하면, 구동 회로 필름(202)의 베이스부(212) 및 복수의 범프(222)는 복수의 패드부(142)의 형상에 대응되도록 형성될 수 있다. 구체적으로, 표시 패널(102)과 연결되는 베이스부(212)의 단부는 제1 패드 영역(PA3a) 및 제2 패드 영역(PA3b)의 형상에 대응되도록 형성될 수 있다. 복수의 범프(222)는 이러한 베이스부(212)의 단부를 따라 배열될 수 있다.Referring to FIG. 10, the base portion 212 and the plurality of bumps 222 of the driving circuit film 202 may be formed to correspond to the shapes of the plurality of pad portions 142. Specifically, the end of the base portion 212 connected to the display panel 102 may be formed to correspond to the shapes of the first pad region PA3a and the second pad region PA3b. A plurality of bumps 222 may be arranged along the end of such base portion 212.

도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 평면도이다. 설명의 편의 상, 상술한 도면에 나타낸 각 엘리먼트와 실질적으로 동일한 엘리먼트는 동일 부호로 나타내고, 중복 설명을 생략한다.11 is a plan view of a display device according to another embodiment of the present invention. For convenience of explanation, elements substantially the same as the elements shown in the above-mentioned drawings are denoted by the same reference numerals, and redundant description will be omitted.

도 11을 참조하면, 본 발명의 또 다른 실시예에 따른 표시 장치는 다른 형상의 표시 패널(103) 및 구동 회로 필름(203)을 포함할 수 있다.Referring to FIG. 11, a display device according to another embodiment of the present invention may include a display panel 103 and a driving circuit film 203 having different shapes.

먼저, 본 발명의 또 다른 실시예에 따른 표시 장치의 표시 패널(103)을 설명하기 위하여 도 12를 참조한다. 도 12는 도 11의 표시 장치의 표시 패널(103)의 패드 영역(PA4)을 확대한 평면도이다.12, a display panel 103 of a display device according to another embodiment of the present invention will be described. 12 is an enlarged plan view of the pad area PA4 of the display panel 103 of the display device of Fig.

도 12를 참조하면, 패드 영역(PA4) 상에 위치하는 복수의 패드부(143) 각각은 중심점(CP)을 향하도록 배치될 수 있다. 구체적으로, 복수의 패드부(143) 각각의 장변은 제1 기판(102)의 중심을 향할 수 있다. 즉, 복수의 패드부(143)는 서로 평행하지 않을 수 있다. 바꾸어 말하면, 서로 인접한 복수의 패드부(143)의 두 장변은 일정한 각도를 형성할 수 있다. 예시적인 실시예에서, 복수의 패드부(143) 각각과 이와 인접하는 라운드된 제1 기판(102)의 일변의 최단 이격 거리는 일정할 수 있다. Referring to FIG. 12, each of the plurality of pad portions 143 located on the pad region PA4 may be disposed to face the center point CP. Specifically, the long sides of each of the plurality of pad portions 143 can be directed to the center of the first substrate 102. That is, the plurality of pad portions 143 may not be parallel to each other. In other words, the two long sides of the plurality of pad portions 143 adjacent to each other can form a constant angle. In an exemplary embodiment, the shortest distance of one side of each of the plurality of pad portions 143 and the adjacent rounded first substrate 102 may be constant.

다음으로, 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 회로 필름(203)을 설명하기 위하여 도 13을 참조한다. 도 13은 도 11의 표시 장치의 구동 회로 필름(203)을 확대한 평면도이다.Next, referring to FIG. 13, a driving circuit film 203 of a display device according to another embodiment of the present invention will be described. 13 is an enlarged plan view of the driving circuit film 203 of the display device of Fig.

도 13을 참조하면, 구동 회로 필름(203)의 베이스부(213) 및 복수의 범프(223)는 복수의 패드부(143)의 형상에 대응되도록 형성될 수 있다. 구체적으로, 표시 패널(103)과 연결되는 베이스부(213)의 단부는 패드 영역(PA4)의 형상에 대응되도록 형성될 수 있다. 복수의 범프(223)는 이러한 베이스부(213)의 단부를 따라 배열될 수 있다.Referring to FIG. 13, the base portion 213 and the plurality of bumps 223 of the driving circuit film 203 may be formed to correspond to the shapes of the plurality of pad portions 143. Specifically, the end of the base portion 213 connected to the display panel 103 may be formed to correspond to the shape of the pad region PA4. A plurality of bumps 223 may be arranged along the end of such base portion 213.

이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be appreciated that many variations and applications not illustrated above are possible. For example, each component specifically shown in the embodiments of the present invention can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100, 101, 102, 103: 표시 패널 102: 제1 기판
104: 반도체 패턴 106: 게이트 절연막
108: 게이트 전극 110: 패드 단자
112: 층간 절연막 114: 소스 전극
116: 드레인 전극 118: 보조 단자
120: 중간막 122: 평탄화막
124: 제1 전극 126: 화소 정의막
128: 유기 발광층 130: 제2 전극
132: 보호막 134: 제2 기판
136: 실런트 140, 141, 142, 143: 패드부
200, 201, 202, 203: 구동 회로 필름 210, 211, 212, 213: 베이스부
220, 221, 222, 223: 범프 230: 구동 집적 회로
240: 배선 DA: 표시 영역
NDA: 비표시 영역 CP: 중심점
CL: 중심선 AD: 접착 부재
PA1, PA2, PA3, PA4: 패드 영역 PA2a, PA3a: 제1 패드 영역
PA2b, PA3b: 제2 패드 영역100, 101, 102, 103: display panel 102: first substrate
104: semiconductor pattern 106: gate insulating film
108: gate electrode 110: pad terminal
112: interlayer insulating film 114: source electrode
116: drain electrode 118: auxiliary terminal
120: interlayer 122: planarization film
124: first electrode 126: pixel defining film
128: organic light emitting layer 130: second electrode
132: protective film 134: second substrate
136: sealant 140, 141, 142, 143: pad portion
200, 201, 202, 203: driving circuit films 210, 211, 212, 213:
220, 221, 222, 223: bump 230: drive integrated circuit
240: wiring DA: display area
NDA: Non-display area CP: Center point
CL: Center line AD: Adhesive member
PA1, PA2, PA3, PA4: Pad area PA2a, PA3a: First pad area
PA2b, PA3b: second pad region

Claims (17)

표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 기판;
상기 기판의 상기 표시 영역 상에 위치하는 표시 소자; 및
상기 기판의 상기 비표시 영역 상에 위치하고, 상기 표시 소자에 전달되는 신호를 인가받는 복수의 패드부를 포함하되,
상기 기판은 적어도 부분적으로 라운드된 일변을 포함하고,
상기 복수의 패드부는 상기 일변을 따라 배열되는 표시 장치.A substrate including a display region and a non-display region surrounding the display region;
A display element located on the display region of the substrate; And
And a plurality of pad portions located on the non-display region of the substrate and receiving a signal transmitted to the display element,
Wherein the substrate comprises an at least partially rounded side,
And the plurality of pad portions are arranged along the one side. 제 1항에 있어서,
상기 복수의 패드부 각각은 일 방향으로 연장된 형상을 가지고,
상기 복수의 패드부는 서로 평행하게 배치되는 표시 장치.The method according to claim 1,
Each of the plurality of pad portions has a shape extending in one direction,
Wherein the plurality of pad portions are arranged parallel to each other. 제 2항에 있어서,
상기 복수의 패드부 각각과 상기 일변의 상기 일 방향으로의 이격 거리는 일정한 표시 장치.3. The method of claim 2,
Wherein a distance between each of the plurality of pad portions and the one side in the one direction is constant. 제 1항에 있어서,
서로 인접한 상기 복수의 패드부는 단차를 형성하는 표시 장치.The method according to claim 1,
Wherein the plurality of pad portions adjacent to each other form a step. 제 1항에 있어서,
상기 비표시 영역은 제1 패드 영역 및 상기 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고,
상기 복수의 패드부 중 일부는 상기 제1 패드 영역 상에서 직선 배열되고,
상기 복수의 패드부 중 나머지는 상기 제2 패드 영역 상에서 곡선 배열되는 표시 장치.The method according to claim 1,
Wherein the non-display region includes a first pad region and a second pad region adjacent to the first pad region,
Wherein a portion of the plurality of pad portions is linearly arranged on the first pad region,
And the remainder of the plurality of pad portions is curved on the second pad region. 제 1항에 있어서,
상기 비표시 영역은 제1 패드 영역 및 상기 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고,
상기 복수의 패드부 중 일부는 상기 제1 패드 영역 상에서 제1 방향으로 직선 배열되고,
상기 복수의 패드부 중 나머지는 상기 제2 패드 영역 상에서 상기 제1 방향과 상이한 제2 방향으로 직선 배열되는 표시 장치.The method according to claim 1,
Wherein the non-display region includes a first pad region and a second pad region adjacent to the first pad region,
Wherein a portion of the plurality of pad portions is linearly arranged in a first direction on the first pad region,
And the rest of the plurality of pad portions are arranged in a straight line in a second direction different from the first direction on the second pad region. 제 1항에 있어서,
상기 복수의 패드부 각각은 상기 기판의 중심을 향하게 배치되는 표시 장치.The method according to claim 1,
Wherein each of the plurality of pad portions is disposed to face the center of the substrate. 제 7항에 있어서,
상기 복수의 패드부 각각과 상기 일변의 최단 이격 거리는 일정한 표시 장치.8. The method of claim 7,
Wherein the shortest distance between each of the plurality of pad portions and the one side is constant. 제 1항에 있어서,
상기 복수의 패드부에 상기 신호를 인가하는 구동 회로 필름을 더 포함하되,
상기 구동 회로 필름은 상기 복수의 패드부와 전기적으로 연결되는 복수의 범프를 포함하고,
상기 복수의 범프는 상기 복수의 패드부에 대응되게 배열되는 표시 장치.The method according to claim 1,
And a driving circuit film for applying the signal to the plurality of pad portions,
Wherein the driving circuit film includes a plurality of bumps electrically connected to the plurality of pad portions,
And the plurality of bumps are arranged corresponding to the plurality of pad portions. 일면이 원형인 기판; 및
상기 일면의 일변에 인접하게 배치되고, 외부 신호를 인가받는 복수의 패드부를 포함하되,
상기 복수의 패드부는 상기 일변을 따라 배열되는 표시 장치.A substrate having a circular surface; And
And a plurality of pad portions disposed adjacent to one side of the one surface and adapted to receive an external signal,
And the plurality of pad portions are arranged along the one side. 제 10항에 있어서,
상기 복수의 패드부는 상기 일면의 중심점 및 상기 일변의 일 지점을 잇는 가상의 선을 기준으로 대칭되게 형성되는 표시 장치.11. The method of claim 10,
Wherein the plurality of pad portions are formed symmetrically with respect to a virtual line connecting a center point of the one surface and a point of the one surface. 제 10항에 있어서,
상기 복수의 패드부 각각은 일 방향으로 연장된 형상을 가지고,
상기 복수의 패드부는 서로 평행하게 배치되는 표시 장치.11. The method of claim 10,
Each of the plurality of pad portions has a shape extending in one direction,
Wherein the plurality of pad portions are arranged parallel to each other. 제 10항에 있어서,
상기 기판은 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고,
상기 복수의 패드부는 상기 비표시 영역 상에 위치하는 표시 장치.11. The method of claim 10,
Wherein the substrate includes a display region and a non-display region surrounding the display region,
And the plurality of pad portions are located on the non-display region. 제 13항에 있어서,
상기 비표시 영역은 제1 패드 영역 및 상기 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고,
상기 복수의 패드부 중 일부는 상기 제1 패드 영역 상에서 직선 배열되고,
상기 복수의 패드부 중 나머지는 상기 제2 패드 영역 상에서 곡선 배열되는 표시 장치.14. The method of claim 13,
Wherein the non-display region includes a first pad region and a second pad region adjacent to the first pad region,
Wherein a portion of the plurality of pad portions is linearly arranged on the first pad region,
And the remainder of the plurality of pad portions is curved on the second pad region. 제 13항에 있어서,
상기 비표시 영역은 제1 패드 영역 및 상기 제1 패드 영역과 인접하는 제2 패드 영역을 포함하고,
상기 복수의 패드부 중 일부는 상기 제1 패드 영역 상에서 제1 방향으로 직선 배열되고,
상기 복수의 패드부 중 나머지는 상기 제2 패드 영역 상에서 상기 제1 방향과 상이한 제2 방향으로 직선 배열되는 표시 장치.14. The method of claim 13,
Wherein the non-display region includes a first pad region and a second pad region adjacent to the first pad region,
Wherein a portion of the plurality of pad portions is linearly arranged in a first direction on the first pad region,
And the rest of the plurality of pad portions are arranged in a straight line in a second direction different from the first direction on the second pad region. 제 10항에 있어서,
상기 복수의 패드부 각각은 상기 일면의 중심점을 향하게 배치되는 표시 장치.11. The method of claim 10,
Wherein each of the plurality of pad portions is disposed to face a center point of the one surface. 제 10항에 있어서,
상기 복수의 패드부에 상기 외부 신호를 인가하는 구동 회로 필름을 더 포함하되,
상기 구동 회로 필름은 상기 복수의 패드부와 전기적으로 연결되는 복수의 범프를 포함하고,
상기 복수의 범프는 상기 복수의 패드부에 대응되게 배열되는 표시 장치.
11. The method of claim 10,
And a driving circuit film for applying the external signal to the plurality of pad portions,
Wherein the driving circuit film includes a plurality of bumps electrically connected to the plurality of pad portions,
And the plurality of bumps are arranged corresponding to the plurality of pad portions.
KR1020130147538A 2013-11-29 2013-11-29 Display device KR102356743B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130147538A KR102356743B1 (en) 2013-11-29 2013-11-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130147538A KR102356743B1 (en) 2013-11-29 2013-11-29 Display device

Publications (2)

Publication Number Publication Date
KR20150062661A true KR20150062661A (en) 2015-06-08
KR102356743B1 KR102356743B1 (en) 2022-01-28

Family

ID=53500634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130147538A KR102356743B1 (en) 2013-11-29 2013-11-29 Display device

Country Status (1)

Country Link
KR (1) KR102356743B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170113867A (en) * 2016-03-28 2017-10-13 삼성디스플레이 주식회사 Organic light emitting display device
CN115509049A (en) * 2021-06-22 2022-12-23 株式会社日本显示器 Liquid crystal display device having a plurality of pixel electrodes

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049912A (en) * 2006-12-01 2008-06-05 엘지디스플레이 주식회사 Driving ic and display apparatus having the same
JP2008292995A (en) * 2007-04-27 2008-12-04 Nec Lcd Technologies Ltd Non-rectangular display apparatus
KR20090059661A (en) * 2007-12-07 2009-06-11 엘지디스플레이 주식회사 Circular liquid crystal display
JP2009186737A (en) * 2008-02-06 2009-08-20 Mitsubishi Electric Corp Array substrate and display device
KR20100047219A (en) * 2007-06-15 2010-05-07 로무 가부시키가이샤 Semiconductor light-emitting device
KR101060694B1 (en) * 2008-12-19 2011-08-31 주식회사 하이닉스반도체 Method for forming semiconductor device
KR20120062598A (en) * 2010-12-06 2012-06-14 스태츠 칩팩, 엘티디. Semiconductor device and method of forming high routing density interconnect sites on substrate
KR20120137168A (en) * 2011-06-10 2012-12-20 엘지이노텍 주식회사 The backlight unit and the desplay device having the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080049912A (en) * 2006-12-01 2008-06-05 엘지디스플레이 주식회사 Driving ic and display apparatus having the same
JP2008292995A (en) * 2007-04-27 2008-12-04 Nec Lcd Technologies Ltd Non-rectangular display apparatus
KR20100047219A (en) * 2007-06-15 2010-05-07 로무 가부시키가이샤 Semiconductor light-emitting device
KR20090059661A (en) * 2007-12-07 2009-06-11 엘지디스플레이 주식회사 Circular liquid crystal display
JP2009186737A (en) * 2008-02-06 2009-08-20 Mitsubishi Electric Corp Array substrate and display device
KR101060694B1 (en) * 2008-12-19 2011-08-31 주식회사 하이닉스반도체 Method for forming semiconductor device
KR20120062598A (en) * 2010-12-06 2012-06-14 스태츠 칩팩, 엘티디. Semiconductor device and method of forming high routing density interconnect sites on substrate
KR20120137168A (en) * 2011-06-10 2012-12-20 엘지이노텍 주식회사 The backlight unit and the desplay device having the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170113867A (en) * 2016-03-28 2017-10-13 삼성디스플레이 주식회사 Organic light emitting display device
CN115509049A (en) * 2021-06-22 2022-12-23 株式会社日本显示器 Liquid crystal display device having a plurality of pixel electrodes

Also Published As

Publication number Publication date
KR102356743B1 (en) 2022-01-28

Similar Documents

Publication Publication Date Title
US11233102B2 (en) Organic light-emitting display apparatus having protected emission layer
KR102457251B1 (en) Organic light-emitting display apparatus
CN107887417B (en) display device
KR102253531B1 (en) Display device and method for manufacturing the same
KR102214476B1 (en) Organic light emitting display device and method for manufacturing the same
KR102628849B1 (en) Organic light-emitting display apparatus
KR102126276B1 (en) Organic light emitting display
US9436048B2 (en) Display device and method of manufacturing the same
US8164252B2 (en) Organic light emitting diode display apparatus and method of manufacturing the same
CN108417597B (en) Display device
US9318723B2 (en) Organic light-emitting display device
KR101234228B1 (en) Organic light emitting display apparatus
KR102049369B1 (en) Organic light emitting display device and method for manufacturing the same
KR102426710B1 (en) Organic light-emitting display apparatus and manufacturing the same
US20100033078A1 (en) Organic light emitting display device
KR101029998B1 (en) Polarizer film and organic light emitting display apparatus providing the same
KR102162085B1 (en) Organic light emitting display device and method for manufacturing the same
KR20150100995A (en) Organic light emitting display device
KR102356743B1 (en) Display device
KR20160005174A (en) Organic light emitting diode display device and fabrication method of the same
KR100795815B1 (en) Organic light emitting display apparatus
KR20160121800A (en) Organic light emitting display apparatus and method of manufacturing thereof
KR20230078907A (en) Organic light emitting display device
KR20150058131A (en) Organic light emitting display apparatus and method of manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant