KR20150061167A - Apparatus and method for checking operation integrity on fpga based controller - Google Patents

Apparatus and method for checking operation integrity on fpga based controller Download PDF

Info

Publication number
KR20150061167A
KR20150061167A KR1020130144775A KR20130144775A KR20150061167A KR 20150061167 A KR20150061167 A KR 20150061167A KR 1020130144775 A KR1020130144775 A KR 1020130144775A KR 20130144775 A KR20130144775 A KR 20130144775A KR 20150061167 A KR20150061167 A KR 20150061167A
Authority
KR
South Korea
Prior art keywords
unit
signal
data
processing unit
input
Prior art date
Application number
KR1020130144775A
Other languages
Korean (ko)
Other versions
KR101540975B1 (en
Inventor
김택규
김영기
서용석
Original Assignee
한국원자력연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국원자력연구원 filed Critical 한국원자력연구원
Priority to KR1020130144775A priority Critical patent/KR101540975B1/en
Publication of KR20150061167A publication Critical patent/KR20150061167A/en
Application granted granted Critical
Publication of KR101540975B1 publication Critical patent/KR101540975B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring

Abstract

The present invention relates to an apparatus and a method to monitor operation integrity of an FPGA based controller, and more specifically to an apparatus and a method to monitor operation integrity of an FPGA based controller which decides normality of a controller by a simple comparison between output data of a process unit and copy process data, which is produced by copying and processing a process unit by a monitoring unit.

Description

에프피지에이 기반 제어 장치의 동작 건전성 감시 장치 및 방법 {APPARATUS AND METHOD FOR CHECKING OPERATION INTEGRITY ON FPGA BASED CONTROLLER}FIELD OF THE INVENTION [0001] The present invention relates to an apparatus and method for monitoring the operational integrity of an FPGA,

본 발명은 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치 및 방법에 관한 것으로서, 보다 상세하게는 처리부의 출력데이터와 감시부에서 처리부를 모사처리한 모사처리데이터를 단순 비교하여 제어장치의 정상 유무를 판단하는 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치 및 방법에 관한 것이다.
More particularly, the present invention relates to an apparatus and method for monitoring operational health of an FFP-based control apparatus, and more particularly, to a system and method for monitoring operational health of an FFP-based control apparatus by simply comparing output data of a processing unit and simulation processing data, FIELD OF THE INVENTION [0002] The present invention relates to an operational health monitoring apparatus and method for an FFE-based control apparatus.

중앙 처리 장치(CPU: Central Processing Unit) 기반의 제어기기가 다양한 제어 분야에 널리 사용되고 되고 있다. 중앙 처리 장치 기반의 제어기기에 탑재되는 응용 소프트웨어들은 고속으로 동작하는 중앙 처리 장치의 특성에 의해, 사용자 입장에서는 응용 소프트웨어가 내재하고 있는 각각의 기능들이 OS나 펌웨어의 도움을 받아 병렬적으로 처리되는 것처럼 여겨지나, 중앙 처리 장치 내부적으로는 한 개의 명령어를 처리하고 다른 명령어를 처리하기 때문에 순차적으로 처리가 된다. 즉, 응용 소프트웨어가 포함하고 있는 다양한 기능들 중에서 일부 기능에 존재하는 명령어가 중앙 처리 장치에서 수행되는 동안에 문제가 발생하면, 중앙 처리 장치가 오동작을 일으키게 되고 결론적으로 중앙 처리 장치에 탑재된 모든 응용 소프트웨어에 오동작 영향을 미치게 된다. 그렇기 때문에, 한 개의 명령어에 의해 중앙 처리 장치에 탑재된 모든 응용 프로그램에 영향이 가해질 수 있는 특성에 의해서, 중앙 처리 장치 기반의 제어기기는 외부에 박동 신호의 생성이 주기적으로 발생하는 지를 확인할 수 있는 감시 장치(watch-dog 타이머 등)를 설치하고, 이를 확인하여 중앙 처리 장치의 동작 건전성을 확인하였다.
Control devices based on a central processing unit (CPU) are widely used in various control fields. The application software installed in the central processing unit-based control device is characterized in that the functions of the application software are processed in parallel with the help of the OS or firmware by the characteristics of the central processing unit operating at high speed However, since the central processing unit processes one instruction and processes another instruction internally, it is processed sequentially. That is, if a problem occurs during execution of a command in some functions among the various functions included in the application software in the central processing unit, the central processing unit malfunctions. As a result, all the application software installed in the central processing unit So that the malfunction occurs. Therefore, according to the characteristics that can be influenced by all the applications installed in the central processing unit by a single command, the central processing unit based control device can confirm whether the generation of the beating signal periodically occurs outside A watchdog (watch-dog timer, etc.) was installed and checked to confirm the operational integrity of the central processing unit.

처리 장치의 다양성에 대한 논의가 이루어 지면서 중앙 처리 장치가 기반이 아닌 다른 장치 기반의 제어기기에 대한 연구가 활발하게 이루어짐으로써 에프피지에이(FPGA: Field-Programmable Gate Array)기반 제어기기가 주목 받고 있다. 이렇게 개발되는 FPGA 기반 제어기기들은 동작 건전성 감시를 위해 기존 중앙 처리 장치 기반에서 주로 사용하던 박동 신호 감시를 활용하고 있다. 하지만 탑재되는 제어 기능들이 순차적으로 실행되면서 기능들 간에 영향을 미치는 중앙 처리 장치의 특성과는 다르게, FPGA는 내부에 정의되는 제어 기능들은 병렬적으로 수행되면서 기능들간에 연계가 없는 경우에 기능들 간에 영향을 미치지 않는 특성을 가진다. 서로간에 영향이 미치지 않는 FPGA 특성에 의해 박동 신호 감시 기능만으로는, 구현되는 기능들의 동작 건전성을 확인하기가 어려운 문제점이 있다.
As a result of discussions on the diversity of processing devices, field-programmable gate array (FPGA) -based control devices have been attracting attention due to active research on control devices based on devices other than those based on a central processing unit . FPGA-based controllers developed in this way utilize heartbeat signal monitoring, which is mainly used in the existing central processing unit, to monitor operational health. However, unlike the central processing unit, which implements sequential execution of the control functions that are being implemented, the FPGA has internal functions that are executed in parallel, It has characteristics that do not affect. There is a problem that it is difficult to confirm the operational integrity of functions to be implemented by only the beep signal monitoring function due to the characteristics of the FPGA which have no influence on each other.

한국공개특허 [10-2010-0010390]에서는 마이크로컴퓨터와 마이크로컴퓨터이 제어방법이 개시되어 있다.
Korean Unexamined Patent Publication [10-2010-0010390] discloses a microcomputer and microcomputer control method.

한국공개특허 [10-2010-0010390]Korean Patent Publication [10-2010-0010390]

본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 신호처리 결과와 모사신호 처리 결과를 단순 비교하여 에프피지에이 기반 제어장치의 정상 유무를 판단함으로써 신뢰성 높은 에프피지에이 기반 제어장치의 동작 건전성을 감시하는 장치 및 방법을 제공하는 것이다.
SUMMARY OF THE INVENTION The present invention has been conceived to solve the above-mentioned problems, and it is an object of the present invention to provide a signal processing apparatus and a signal processing method, And to provide an apparatus and a method for monitoring operational integrity of a base control apparatus.

본 발명의 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치는 에프피지에이(FPGA: Field-Programmable Gate Array) 기반의 처리부(100); 상기 처리부(100)에 입력되는 입력데이터를 근거로 상기 처리부(100)를 모사처리한 모사처리데이터를 생성하고, 상기 처리부(100)로부터 출력되는 출력데이터와 상기 모사처리데이터를 비교하여 상기 처리부(100)의 동작 건전성을 감시하는 감시부(200) 및 상기 처리부(100)와 상기 감시부(200) 사이에 구비되어, 상기 처리부(100)로부터 상기 감시부(200)로 단방향 통신을 하는 신호격리기(300);를 포함하는 것을 특징으로 한다.The operational health monitoring apparatus of the FFE-based control apparatus of the present invention includes: a processing unit 100 based on a field-programmable gate array (FPGA); Generates simulation processing data in which the processing unit (100) is processed based on input data input to the processing unit (100), compares the output data output from the processing unit (100) with the simulation processing data, And a monitoring unit 200 provided between the processing unit 100 and the monitoring unit 200 for monitoring the operational integrity of the signal processing unit 100. The signal processing unit 100 includes a monitoring unit 200, (300). ≪ / RTI >

아울러, 본 발명의 에프피지에이 기반 제어 장치의 동작 건전성 감시 방법은 신호송신부(110)가 신호처리부(130)에 입력되는 입력데이터와 상기 신호처리부(130)로부터 출력되는 출력데이터를 수집하는 데이터수집단계(S10); 상기 신호송신부(110)가 수집된 데이터를 신호격리기(300)를 거쳐 단방향 통신으로 신호수신부(210)로 전송하는 데이터전송단계(S20); 감시부(200)가 상기 신호처리부(130)에 입력되는 입력데이터를 근거로 모사신호처리를 하여 모사처리데이터를 생성하고, 상기 신호처리부(130)로부터 출력되는 출력데이터와 상기 모사처리데이터를 비교하는 데이터비교단계(S30); 및 상기 비교부(230)에서 비교한 결과가 다를 경우, 제어이상알림부(240)가 제어장치 오류신호를 발생하는 제어이상알림단계(S40);를 포함하는 것을 특징으로 한다.
In addition, the operational health monitoring method of an FFE-based control apparatus of the present invention is characterized in that the signal transmission unit 110 includes a data acquisition unit 130 for collecting input data input to the signal processing unit 130 and output data output from the signal processing unit 130, Step S10; A data transmitting step (S20) of transmitting the collected data to the signal receiving unit (210) through unidirectional communication through the signal isolator (300); The monitoring unit 200 performs simulation signal processing based on input data input to the signal processing unit 130 to generate simulation processing data and compares the output data output from the signal processing unit 130 with the simulation processing data (S30); And a control error notification step (S40) in which the control error notification unit (240) generates a control device error signal when the comparison result of the comparison unit (230) is different.

본 발명의 일 실시예에 따른 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치 및 방법에 의하면, 처리부의 출력데이터와 감시부에서 처리부의 신호처리부를 모사처리한 모사처리데이터를 단순 비교하여 제어장치의 정상 유무를 판단함으로써 동작 건전성을 보다 정밀하게 확인할 수 있는 효과가 있다.According to the operational health monitoring apparatus and method of an FFE-based control apparatus according to an embodiment of the present invention, the output data of the processing unit and the simulated processing data obtained by simulating the signal processing unit of the processing unit in the monitoring unit are simply compared, It is possible to more accurately confirm the operational integrity by judging whether or not there is a normal state.

또한, 신호격리기를 이용한 단방향 통신을 사용함으로써 감시부의 오류에도 처리부 장치에 전기적 영향이 없으며, 처리부는 정상 동작이 가능한 효과가 있다.Further, by using the unidirectional communication using the signal isolator, there is no electrical influence on the processing unit even if there is an error in the monitoring unit, and the processing unit can be operated normally.

또, 신호지연부를 통해 동기된 입력데이터와 출력데이터를 신호송신부를 이용하여 를 동시에 전송함으로써, 출력신호가 어떤 입력신호에 대한 데이터인지 확인하는 단계를 생략 할 수 있어 보다 빠른 데이터 처리가 가능한 효과가 있다.In addition, since the input data synchronized through the signal delay unit and the output data can be simultaneously transmitted using the signal transmission unit, it is possible to omit the step of confirming which input signal is the output signal, thereby enabling faster data processing have.

또한, 카운터를 이용하여 출력데이터가 해당 입력데이터에 대한 데이터가 맞는지 2중으로 검증하여 신뢰성을 보다 높일 수 있는 효과가 있다.In addition, by using the counter, the output data can be doubly verified whether or not the data for the input data is correct, thereby improving the reliability.

아울러, 처리부에서 사용되는 파이프라인 제어에 의해 신호지연부를 제어함으로써 신호지연부의 파이프라인 제어에 대한 추가 구성을 생략할 수 있어 구성을 간소화 시킬 수 있는 효과가 있다.
Further, by controlling the signal delay unit by the pipeline control used in the processing unit, it is possible to omit the additional configuration for the pipeline control of the signal delay unit, thereby simplifying the configuration.

도 1 내지 도 6은 본 발명의 일 실시예에 따른 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치의 블럭도.
도 7 내지 도 9은 본 발명의 일 실시예에 따른 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치 및 방법의 순서도.FIG. 1 is a block diagram of an operational health monitoring apparatus of an FFE-based control apparatus according to an embodiment of the present invention; FIG.
7 to 9 are flowcharts of an operational health monitoring apparatus and method of an F-zone-based control apparatus according to an embodiment of the present invention.

이하, 도면을 참조하여 본 발명을 보다 상세하게 설명한다. 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한, 명세서 전반에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한, 사용되는 기술 용어 및 과학 용어에 있어서 다른 정의가 없다면, 이 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 통상적으로 이해하고 있는 의미를 가지며, 하기의 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 설명은 생략한다.
Hereinafter, the present invention will be described in more detail with reference to the drawings. The following drawings are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the following drawings, but may be embodied in other forms. In addition, like reference numerals designate like elements throughout the specification. It is to be noted that the same elements among the drawings are denoted by the same reference numerals whenever possible. Further, it is to be understood that, unless otherwise defined, technical terms and scientific terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Descriptions of known functions and configurations that may be unnecessarily blurred are omitted.

도 1 내지 도 6은 본 발명의 일 실시예에 따른 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치의 블록도이고, 도 7 내지 도 9은 본 발명의 일 실시예에 따른 에프피지에이 기반 제어 장치의동작 건전성 감시 장치 및 방법의 순서도 이다.
FIGS. 1 to 6 are block diagrams of an operational health monitoring apparatus of an FFE-based based control apparatus according to an embodiment of the present invention, and FIGS. Fig. 2 is a flowchart of an operational health monitoring apparatus and method of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치(1000)는 처리부(100), 감시부(200) 및 신호격리기(300)를 포함하여 이루어진다.1, an operational health monitoring apparatus 1000 of an FFE-based control apparatus according to an embodiment of the present invention includes a processing unit 100, a monitoring unit 200, and a signal isolator 300 .

처리부(100)는 에프피지에이(FPGA: Field-Programmable Gate Array) 기반 제어장치의 제어역할을 수행하며, 입력데이터를 입력 받아 정해진 신호처리를 한 후 출력데이터를 출력한다. The processor 100 controls a Field-Programmable Gate Array (FPGA) -based controller, receives input data, processes the signal, and outputs output data.

다시 말해, 신호 입력 장치부터 입력데이터를 취득하고, 취득된 입력데이터를 정해진 신호처리 로직을 통해 처리하여, 신호 출력 장치로 출력데이터를 내보내는 기능을 수행한다. In other words, it acquires the input data from the signal input device, processes the acquired input data through the predetermined signal processing logic, and outputs the output data to the signal output device.

여기서, 에프피지에이는 FPGA(Field Programmable Gate Array)는 PAL(Programmable Array Logic)을 저밀도(low density) PLD(Programmable Logic Devices)로 분류함에 비하여 고밀도 PLD로 분류된다. 따라서 FPGA도 PAL과 마찬가지로 전기적인 퓨즈에 의한 사용자 프로그래밍으로 원하는 커스텀(custom) 회로를 빠른 시간에 구현할 수 있게 해준다. 그러나 PAL이 일반적으로 앤드-오아(AND ?? OR) 게이트로 된 구조적인 어레이를 취함에 따른 회로 구현의 효율성이 낮은 것에 비하여, FPGA는 다양한 형태의 디지털 회로를 구현할 수 있는 논리 및 연결 구조로 인하여, 고성능의 회로를 구현할 수 있게 한다.
Here, FPGAs are classified as high-density PLDs, while Field Programmable Gate Array (FPGA) classifies Programmable Array Logic (PAL) as low density PLD (Programmable Logic Devices). Therefore, the FPGA can be customized by the electric fuse like the PAL, and the desired custom circuit can be realized in a short time. However, due to the logic and connection structures that can implement various types of digital circuitry, FPGAs are less efficient in implementing circuitry as PALs typically take a structured array with AND < RTI ID = 0.0 > , Enabling high-performance circuits to be implemented.

감시부(200)는 상기 처리부(100)에 입력되는 입력데이터를 근거로 상기 처리부(100)를 모사처리한 모사처리데이터를 생성하고, 상기 처리부(100)로부터 출력되는 출력데이터와 상기 모사처리데이터를 비교하여 상기 처리부(100)의 동작 건전성을 감시한다.The monitoring unit 200 generates simulation processing data in which the processing unit 100 has been processed based on the input data input to the processing unit 100 and outputs the output data output from the processing unit 100 and the simulation processing data And monitors the operational integrity of the processing unit 100.

다시 말해, 상기 입력데이터와 상기 출력데이터는 상기 감시부(200)로 전달되고, 상기 입력데이터를 이용하여 모사처리데이터를 생성하며, 상기 모사처리데이터와 상기 출력데이터를 단순 비교하여 제어 장치의 정상 유무를 판단한다. 즉, 처리부의 출력데이터와 감시부에서 처리부를 모사처리한 모사처리데이터를 단순 비교하여 제어장치의 정상 유무를 판단함으로써 박동신호를 이용하는 기술 보다 에프피지에이 기반 제어기기의 동작 건전성을 보다 정밀하게 확인할 수 있다.In other words, the input data and the output data are transmitted to the monitoring unit 200, generate simulation processing data using the input data, and simply compare the simulation processing data and the output data, . That is, by comparing the output data of the processing unit with the simulation processing data obtained by simulating the processing unit in the monitoring unit, it is judged whether or not the control device is normal, so that the operational health of the FFP-based control device is confirmed more precisely than the technology using the pulse signal .

또한, 상기 감시부(200)는 다양한 장치(예: 중앙 처리 장치, FPGA, DSP 등)를 이용해 구현이 가능하다. 다시 말해, 상기 처리부(100)는 에프피지에이 기반이지만 상기 감시부(200)는 모사처리데이터를 생성할 수 있다면 중앙 처리 장치, FPGA, DSP 등을 이용하여 구성할 수 있다.
In addition, the monitoring unit 200 can be implemented using various devices (e.g., a central processing unit, an FPGA, a DSP, and the like). In other words, although the processing unit 100 is based on the FFP, the monitoring unit 200 can be configured using a central processing unit, FPGA, DSP, or the like, if it can generate the simulation processing data.

신호격리기(300)는 상기 처리부(100)와 상기 감시부(200) 사이에 구비되어, 상기 처리부(100)로부터 상기 감시부(200)로 단방향 통신을 한다.The signal isolator 300 is provided between the processing unit 100 and the monitoring unit 200 and performs unidirectional communication from the processing unit 100 to the monitoring unit 200.

제어장치의 건전성만을 확인하는 상기 감시부(200)보다, 실제적으로 제어 처리에 사용되는 상기 처리부(100)가 중요하기 때문에, 상기 감시부(200)와 FPGA 기반의 상기 처리부(100) 사이의 통신은 상기 처리부(100)에서 상기 감시부(200)로만 데이터가 전송되도록 단방향 통신을 하는 것이 바람직하다. 다시 말해, 신호 격리기를 설치함으로써 감시부(200)의 오동작이 발생하더라도 이상 신호가 제어 장치에 영향이 미치지 않도록 하였다. 이는, 신호격리기를 이용한 단방향 통신을 사용함으로써 감시부의 오류에도 신호 처리 장치에 전기적 영향이 없으며, 처리부는 정상 동작이 가능하다.Since the processing unit 100 that is actually used for control processing is more important than the monitoring unit 200 that only verifies the integrity of the control device, the communication between the monitoring unit 200 and the FPGA-based processing unit 100 Way communication so that data is transmitted only to the monitoring unit 200 in the processing unit 100. [ In other words, by installing a signal isolator, even if a malfunction of the monitoring unit 200 occurs, an abnormal signal is prevented from affecting the control apparatus. This is because unidirectional communication using the signal isolator is used, so that there is no electrical influence on the signal processing device even in the error of the monitoring part, and the processing part can operate normally.

원자력 산업에는 품질등급에 따른 관리를 하게 되며, 이 중 가장 중요한 장치들에 대해서는 품질등급 Q(안전성 품목: Safety Related Items)로 설계가 되어야 하고, IEEE 603 내부에는 격리요건이 존재하고 이에 의해서 전기적으로격리가 되어야 하며, IEEE 603외에 다양한 요건들을 만족해야 한다.The nuclear industry will be managed according to the quality grade, the most important of which is to be designed with a quality grade Q (Safety Related Items), and there is an isolation requirement in IEEE 603, It must be isolated and must meet various requirements in addition to IEEE 603.

이를 만족하기 위해 처리 장치와 감시 장치간에 격리기를 설치한 것이다.To achieve this, an isolator is installed between the processing unit and the monitoring unit.

원자력발전소안전성에 미치는 영향의 중요도에 따라 다음과 같이 품질등급을 구분하여 운영하고 있으며, 안전성 품목(Q, Safety Related Items)은 According to the importance of the impact on the safety of nuclear power plants, the quality class is classified as follows, and the safety items (Q, Safety Related Items)

1. 원자로 및 원자로의 안전에 관련된 시설로서 고장 또는 결함 발생시 일반인에게 방사선 장해를 직접 또는 간접으로 미칠 가능성이 있는 품목 또는 용역.1. Facilities related to the safety of nuclear reactors and nuclear reactors, which may cause direct or indirect radiation damage to the public in the event of a fault or defect.

2. 원자력발전소 정상운전 및 안전정지 시 안전성 관련기능을 수행하는 기기, 계통 및 구조물로써10CFR50APP.B에 적용을 받는 안전성 관련계통, 기기 및 구조물. 예) 원자로 격납건물, 핵연료건물,원자로 냉각재 계통, 비상노심 냉각계통, 화학 및 체적제어계통.2. Safety related systems, devices and structures subject to 10 CFR50APP.B as devices, systems and structures that perform safety related functions in normal operation and shutdown of nuclear power plants. Ex) reactor containment buildings, nuclear fuel buildings, reactor coolant systems, emergency core cooling systems, chemical and volume control systems.

3. 고장 또는 결함 발생시 일반인에게 방사선 장애를 직접 또는 간접으로 미칠 가능성이 있는 원자로 및 원자로의 안전에 관련된 품목이 이에 해당된다.
3. This includes items related to the safety of reactors and reactors that may cause direct or indirect radiation damage to the public in the event of a fault or defect.

도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치(1000)의 상기 처리부(100)는 입력데이터를 처리해 출력데이터를 생성하는 신호처리부(130) 및 상기 신호처리부(130)와 상기 신호격리기(300) 사이에 구비되어 상기 입력데이터 및 출력데이터를 상기 감시부(200)에 전송하는 신호송신부(110)를 포함하는 것을 특징으로 할 수 있다. 이는, 상기 신호처리부(130)로 입력되는 입력데이터와 상기 신호처리부(130)로부터 출력되는 출력데이터를 모두 상기 감시부(200)로 송신하여야 하며, 상기 출력데이터가 어떤 입력데이터에 대한 결과인지 확인하여야 하기 때문에 상기 신호송신부(110)를 구성하여 입력데이터 및 입력데이터에 맞는 출력데이터를 원활하게 송신할 수 있다.
2, the processing unit 100 of the operational health monitoring apparatus 1000 of an FFE-based control apparatus according to an exemplary embodiment of the present invention includes a signal processing unit 130 for processing input data and generating output data And a signal transmission unit 110 provided between the signal processing unit 130 and the signal isolator 300 and transmitting the input data and output data to the monitoring unit 200 . It is necessary to transmit both the input data input to the signal processing unit 130 and the output data output from the signal processing unit 130 to the monitoring unit 200 and to check which output data is the result of the input data The signal transmitter 110 can be configured to smoothly transmit output data corresponding to input data and input data.

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치(1000)의 상기 처리부(100)는 상기 신호처리부(130)의 입력측과 상기 신호송신부(110) 사이에 구비되어, 상기 신호처리부(130)에 입력된 입력데이터가 상기 신호처리부(130)에 의해 처리되어 출력되는 시간동안 지연시키는 신호지연부(120)를 더 포함하는 것을 특징으로 할 수 있다.3, the processing unit 100 of the operational health monitoring apparatus 1000 of an FFE-based control apparatus according to an embodiment of the present invention includes an input side of the signal processing unit 130, The signal processing unit 130 may further include a signal delay unit 120 provided between the signal processing unit 130 and the signal processing unit 130 for delaying the input data to be processed and output by the signal processing unit 130. have.

상기 처리부(100)의 입력데이터와 출력데이터를 상기 감시부(200)로 전송하는데 있어서, 출력데이터가 어떤 입력에 해당하는 출력데이터 인지 확인이 필요하다. 이를 위해, 입력데이터에도 식별정보를 부가하고 출력데이터에도 식별정보를 부가하여 입력데이터와 출력데이터의 연관성을 확인할 수 있으나, 각각의 식별정보를 부가하여 입력데이터에 해당하는 모사처리데이터와 상기 입력데이터에 해당하는 출력데이터를 찾아 이들을 비교하는 과정은 많은 처리과정을 수반하게 된다. 다른 방법으로는 이러한 과정들을 생략하기 위해 각각의 데이터를 동기시키는 방법이 있다. 즉, 입력데이터를 해당 입력데이터가 출력되는 시간과 동일하게 상기 신호송신부(110)에 입력되도록 입력데이터를 지연시켜 상기 신호송신부(110)에 입력시키면 식별정보를 이용하지 않고 간단하게 데이터의 비교가 가능하다.In transmitting the input data and the output data of the processing unit 100 to the monitoring unit 200, it is necessary to confirm which output data corresponds to which input. To this end, identification information is added to the input data, and identification information is added to the output data to confirm the association between the input data and the output data. However, the identification data may be added to the input data, The process of finding and comparing the output data corresponding to the input data is accompanied by a lot of processing steps. Another method is to synchronize each data to omit these processes. That is, if input data is delayed and input to the signal transmission unit 110 such that the input data is input to the signal transmission unit 110 at the same time as the corresponding input data is outputted, comparison of the data can be easily performed without using the identification information It is possible.

즉, 신호지연부(120)를 통해 출력데이터가 출력되는 시간에 맞추어 입력데이터를 지연시키면, 입력데이터와 출력데이터가 동기화 되며, 상기 신호송신부(110)를 이용하여 입력데이터와 출력데이터를 동시에 전송할 수 있고, 출력신호가 어떤 입력신호에 대한 데이터인지 확인하는 단계를 생략 할 수 있어 보다 빠른 데이터 처리가 가능하다.
That is, when the input data is delayed according to the output time of the output data through the signal delay unit 120, the input data and the output data are synchronized, and simultaneously the input data and the output data are transmitted using the signal transmission unit 110 And it is possible to omit the step of checking whether the output signal is data for which input signal, thereby enabling faster data processing.

도 4에 도시된 바와 같이, 상기 신호지연부(120)는 상기 처리부(100)와 동일한 단수의 파이프라인을 가지며, 상기 처리부(100)에서 사용하는 파이프라인 제어에 의해 동일하게 제어 되는 것을 특징으로 할 수 있다.As shown in FIG. 4, the signal delay unit 120 has the same number of pipelines as the processing unit 100, and is controlled in the same manner by a pipeline control used in the processing unit 100 can do.

에프피지에이 기반의 일반적인 신호 처리 기능은 파이프라인 구조를 지닌다. 파이프라인이란 비동기로 구성된 연산 회로의 결과 값을 클럭에 동기화해서 저장하고, 결과 값을 다음 단으로 출력하는 플립플롭 집단을 의미한다. 파이프라인은 클럭에 동기화되어 데이터를 저장하고 출력하기 때문에, 여러 단이 직렬로 연결되어 있으면, 연결된 파이프라인 단수만큼의 클럭이 소요되어야 입력으로 들어간 값이 출력으로 나오게 된다. 또한, 매 클럭 마다 새로운 입력 값이 파이프라인 구조를 가지는 처리부(100)에 입력될 경우, 처리부(100)의 입력데이터 값은 클럭 변화 시마다 새로운 데이터로 변화되기 때문에, 특정 시간 때에 신호 처리부(100)에 입력된 입력데이터와 해당 입력데이터에 의해 생성된 출력데이터의 동기를 맞추어, 처리부(100)의 입력데이터 및 출력데이터를 신호송신부(110)에서 감시부(200)로 전달하기 위해서는 입력데이터와 출력데이터를 동기화 시키기 위해 입력데이터를 지연시키는 것이 바람직하다.The general signal processing functions based on FFEs have a pipelined architecture. A pipeline is a group of flip-flops that store the result of an asynchronous operation circuit in synchronization with a clock and output the result to the next stage. Because pipelines are synchronized to the clock and store and output data, if multiple stages are connected in series, the clocks as many as the number of connected pipelines require the input to be output to the output. In addition, when a new input value is input to the processing unit 100 having a pipeline structure every clock, the input data value of the processing unit 100 changes to new data every time the clock is changed, In order to synchronize the input data input to the processing unit 100 and the output data generated by the input data and to transmit the input data and the output data of the processing unit 100 from the signal transmitting unit 110 to the monitoring unit 200, It is desirable to delay the input data to synchronize the data.

다시 말해, 상기 신호지연부(120)는 해당 처리부(100)와 동일한 파이프라인 단수를 가지면서 처리부(100)에서 사용되는 파이프라인 제어에 의해 동일하게 제어 되도록 설계하는 것이 바람직하다. 도 4에 도시된 바와 같이, 처리부(100)는 복수 단의 파이프라인으로 구성될 수 있다. 예를 들어, 입력 데이터에 따른 출력 데이터가 나오기 까지는 파이프라인 제어가 원활하다는 가정하에 상기 처리부(100)의 파이프라인이 3단으로 구성되어, 3 클럭이 소모된다면, 신호지연부(120)도 3단 파이프라인으로 구성해 입력 데이터가 3 클럭 뒤에 지연된 입력 데이터를 만듦으로써, 입력데이터와 출력데이터가 동기화되어 입력되도록 할 수 있다. 또한 처리부(100)의 파이프라인 제어 신호를 신호지연부(120)의 파이프라인에 각각의 단마다 동일하게 연결하여, 파이프라인 제어에 따른 신호 지연 요소가 발생하더라도 처리부(100)의 입력데이터와 출력데이터가 동기화되어 신호송신부(110)로부터 감시부(200)에 전송되도록 한다. In other words, it is preferable that the signal delay unit 120 is designed to have the same number of pipeline stages as the corresponding processing unit 100 and be controlled in the same manner by pipeline control used in the processing unit 100. As shown in FIG. 4, the processing unit 100 may be formed of a plurality of stages of pipelines. For example, assuming that pipeline control is smooth until the output data according to the input data is output, if the pipeline of the processing unit 100 is composed of three stages and three clocks are consumed, In this case, the input data and the output data are synchronized by inputting the delayed input data three clocks later. The pipeline control signals of the processing unit 100 are connected to the pipelines of the signal delay unit 120 in the same manner so that the input data of the processing unit 100 and the output So that the data is synchronized and transmitted from the signal transmission unit 110 to the monitoring unit 200.

즉, 처리부에서 사용되는 파이프라인 제어에 의해 신호지연부를 제어함으로써 신호지연부의 파이프라인 제어에 대한 추가 구성을 생략할 수 있어 구성을 간소화 시킬 수 있다.That is, by controlling the signal delay unit by the pipeline control used in the processing unit, the additional configuration for the pipeline control of the signal delay unit can be omitted, and the configuration can be simplified.

도 5에 도시된 바와 같이, 상기 처리부(100)는 상기 신호지연부(120)와 신호송신부(110)에 연결되는 카운터(140)를 포함하는 것을 특징으로 할 수 있다.As shown in FIG. 5, the processing unit 100 may include a counter 140 connected to the signal delay unit 120 and the signal transmission unit 110.

이는, 신호지연부를 이용하여 입력데이터와 출력데이터가 동일한 시간에 상기 신호송신부(110)에 입력되나, 카운터를 이용하여 출력데이터가 해당 입력데이터에 대한 데이터가 맞는지 2중으로 검증하여 신뢰성을 보다 높일 수 있다.
This is because the input data and the output data are input to the signal transmission unit 110 at the same time using the signal delay unit but the output data is verified in duplicate by verifying whether the output data is correct for the input data by using the counter, have.

도 6에 도시된 바와 같이, 상기 감시부(200)는 신호수신부(210), 모사신호처리부(220), 비교부(230) 및 제어이상알림부(240)를 포함할 수 있다.6, the monitoring unit 200 may include a signal receiving unit 210, a simulation signal processing unit 220, a comparison unit 230, and a control error notification unit 240.

신호수신부(210)는 상기 입력데이터 및 상기 출력데이터를 수신한다.The signal receiving unit 210 receives the input data and the output data.

모사신호처리부(220)는 상기 신호수신부(210)에서 수신한 상기 입력데이터를 입력받아 상기 처리부(100)와 동일한 신호처리를 한다.The simulation signal processing unit 220 receives the input data received from the signal receiving unit 210 and performs the same signal processing as that of the processing unit 100.

다시 말해, 상기 신호수신부(210)가 수신한 상기 입력데이터를 전달받아, 상기 처리부(100)를 모사하는 모사 신호 처리 기능을 수행하여 모사처리데이터를 생성한다. 이때 수행되는 모사 신호 처리 기능은 처리부(100)의 신호 처리 기능과 동일하다고 검증된 기능을 말한다.In other words, the signal receiving unit 210 receives the input data received, and performs a simulation signal processing function to simulate the processing unit 100 to generate simulation processing data. The simulation signal processing function performed at this time is a function verified to be the same as the signal processing function of the processing unit 100.

비교부(230)는 상기 모사신호처리부(220)에서 상기 처리부(100)를 모사 처리한 모사처리데이터와 상기 신호수신부(210)에서 수신한 상기 출력데이터를 비교한다.The comparison unit 230 compares the simulation data processed by the simulation unit 220 and the output data received by the signal reception unit 210 with each other.

다시 말해, 모사 신호 처리 기능을 수행해서 얻은 모사처리데이터와 상기 신호수신부(210)로부터 전달받은 출력데이터를 비교해 신호 처리 장치의 동작 건전성을 확인한다. In other words, the simulation processing data obtained by performing the simulation signal processing function is compared with the output data received from the signal receiving unit 210 to check the operational integrity of the signal processing apparatus.

이는, 박동 신호 감시 방법보다 좀더 넓은 범위의 처리부(100)에 대한 동작 건전성 감시가 가능하다.
This makes it possible to monitor the operational integrity of the processing unit 100 over a wider range than the pulse signal monitoring method.

제어이상알림부(240)는 상기 비교부(230)에서 비교한 결과가 다를 경우, 제어장치 오류신호를 발생한다.The control error notification unit 240 generates a controller error signal when the comparison result of the comparison unit 230 is different.

만약, 주기적으로 통신 데이터가 처리부(100)로부터 오지 않거나, 통신 데이터가 유실되거나, 또는 처리부(100)의 신호 처리 기능의 결과(출력데이터)와 감시부(200)의 모사 신호 처리 기능의 결과(모사처리데이터)가 일치하지 않는다면, 제어 이상 알람 기능을 통해서 제어 장치의 건전성에 문제가 발생하였음을 알릴 수 있다.
If the communication data is not periodically received from the processing unit 100 or communication data is lost or the result of the signal processing function of the processing unit 100 (output data) and the result of the simulation signal processing function of the monitoring unit 200 If the simulated data does not match, the control abnormal alarm function can be used to notify that the problem of the integrity of the control device has occurred.

도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 에프피지에이 기반 제어 장치의 동작 건전성 감시 방법은 데이터수집단계(S10), 데이터전송단계(S20), 데이터비교단계(S30) 및 제어이상알림단계(S40)를 포함한다.7, the operational health monitoring method for an F-zone-based control apparatus according to an embodiment of the present invention includes a data collection step S10, a data transmission step S20, a data comparison step S30, And an abnormality notification step S40.

데이터수집단계(S10)는 신호송신부(110)가 신호처리부(130)에 입력되는 입력데이터와 상기 신호처리부(130)로부터 출력되는 출력데이터를 수집한다.In the data collection step S10, the signal transmission unit 110 collects input data input to the signal processing unit 130 and output data output from the signal processing unit 130. [

이때, 상기 신호수신부(210)는 데이터를 기억할 수 있는 저장수단을 포함하며, 입력데이터와 출력데이터가 저장되는 공간을 별도로 구획하는 것이 바람직하다. 이는 입력데이터와 출력데이터를 구분하기 위한 별도의 식별정보를 통한 연산을 필요로 하지 않음으로써 처리 과정을 단축 시킬 수 있다.At this time, the signal receiving unit 210 includes a storage unit that can store data, and it is preferable that the signal receiving unit 210 separately divides the space in which the input data and the output data are stored. This can shorten the processing time by not requiring calculation through separate identification information for distinguishing input data from output data.

이는, 입력데이터를 근거로 생성된 모사신호데이터와 출력데이터를 비교하기 위한 기본 정보를 효과적으로 수집하기 위함이다.This is to effectively collect the basic information for comparing the output data with the simulated signal data generated based on the input data.

데이터전송단계(S20)는 상기 신호송신부(110)가 수집된 데이터를 신호격리기(300)를 거쳐 단방향 통신으로 신호수신부(210)로 전송한다.In the data transmission step S20, the signal transmission unit 110 transmits the collected data to the signal reception unit 210 via the signal isolator 300 in the unidirectional communication.

다시 말해, 신호격리기(300)에 의한 단방향 통신은 감시부(200)의 오동작에 의해 신호처리부(130)가 영향을 받지 않도록 할 수 있다.In other words, unidirectional communication by the signal isolator 300 can prevent the signal processing unit 130 from being affected by a malfunction of the monitoring unit 200.

데이터비교단계(S30)는 감시부(200)가 상기 신호처리부(130)에 입력되는 입력데이터를 근거로 모사신호처리를 하여 모사처리데이터를 생성하고, 상기 신호처리부(130)로부터 출력되는 출력데이터와 상기 모사처리데이터를 비교한다.In the data comparison step S30, the monitoring unit 200 performs simulation signal processing based on the input data input to the signal processing unit 130 to generate simulation processing data, and outputs the output data And the simulation processing data.

서로 간에 연계가 없는 병렬처리가 가능한 에프피지에이 기반 제어기기의 경우, 한 블록의 오동작이 다른 블록에 영향을 미치지 않게 된다. 즉, 박동 신호 생성 기능을 담당하는 블록은 다른 블록과 연계가 없기 때문에, 다른 블록들의 오동작으로 제어 장치에 문제가 발생하더라도 정상적인 박동 신호를 생성할 수 있다. 그렇기 때문에 박동 신호 생성 기능만으로는 에프피지에이 기반 제어기기의 동작 건전성을 확인하기 어렵다. 이는, 에프피지에이 기반 제어기기에서는 중앙 처리 장치 기반의 제어기기에서 제어 장치의 건전성을 확인하기 위해 사용하는 박동 신호를 활용한 감시 장치를 동일하게 적용하여, 에프피지에이 내부에 탑재되는 모든 기능들의 건전성을 확인하기에는 불충분 함을 의미한다.In the case of an FFE-based control device capable of parallel processing without connection with each other, a malfunction of one block does not affect other blocks. That is, since the block that is responsible for the heartbeat signal generation function is not associated with any other block, a normal heartbeat signal can be generated even if a problem occurs in the controller due to malfunction of other blocks. Therefore, it is difficult to confirm the operational soundness of the control device based on the FFE using only the beep signal generating function. This is because, in an FFE-based control device, a monitoring device using a pulse signal used for checking the integrity of the control device in the control device based on the central processing unit is applied in the same manner, It is insufficient to confirm the soundness.

이처럼 에프피지에이를 제어 장치로 사용할 경우, 에프피지에이 내부에 들어가는 기능들은 중앙 처리 장치와는 다르게 상호 기능 간에 영향 없이 독립적으로 수행되는 특성을 가질 수 있기 때문에, 박동 신호를 감시하는 방법을 사용해서는 FPGA 기반 제어기기의 동작 건전성 충분히 확인했다고 판단하기는 어렵다. In this way, when using this as a control device, it is possible to use the method of monitoring the heartbeat signal because the functions incorporated into the FPC can be performed independently without affecting the mutual functions unlike the central processing unit It is difficult to judge that the operational integrity of the FPGA-based control device is sufficiently confirmed.

그렇기 때문에, 에프피지에이 기반 제어기기에 들어가는 신호처리부(130)의 동작 건전성을 감시하기 위해, 제어 장치에 연결되는 감시 장치가 박동 신호가 아닌 제어 장치의 다양한 신호들을 취득하고 분석하여, 에프피지에이 기반 제어기기에 내장되는 신호처리부(130)의 동작 건전성을 정확하게 확인하기 위해 각각의 병렬 처리에 대한 검증이 필요하며, 이를 위해 모사처리데이터와 출력데이터를 비교함으로써 에프피지에잉 기반 제어기기의 동작 건전성을 확인할 수 있다.Therefore, in order to monitor the operational integrity of the signal processing unit 130 incorporated in the FFP-based control device, the monitoring device connected to the control device acquires and analyzes various signals of the control device other than the pulse signal, It is necessary to verify each parallel processing in order to accurately check the operational integrity of the signal processing unit 130 built in the base control device. By comparing the simulation processing data with the output data, can confirm.

제어이상알림단계(S40)는 상기 비교부(230)에서 비교한 결과가 다를 경우, 제어이상알림부(240)가 제어장치 오류신호를 발생한다.
In the control error notification step S40, if the comparison result of the comparison unit 230 is different, the control error notification unit 240 generates a controller error signal.

도 8에 도시된 바와 같이, 상기 데이터수집단계(S10)는 신호지연부(120)가 신호처리부(130)에 입력되는 입력데이터를 상기 신호처리부(130)에 입력된 입력데이터가 출력되는 시간동안 지연시키는 입력신호지연단계(S11)를 포함하며, 입력데이터와 출력데이터를 동기시켜 입력받는 것을 특징으로 할 수 있다.
8, the data collection step S 10 may include inputting data input to the signal processing unit 130 by the signal delay unit 120 during a period of time during which the input data input to the signal processing unit 130 is output And delaying the input signal delayed by the delayed input signal (S11), wherein the input data and the output data are received in synchronization with each other.

도 9에 도시된 바와 같이, 상기 데이터비교단계(S30)는 모사신호처리단계(S31) 및 결과비교단계(S32)를 포함할 수 있다.As shown in FIG. 9, the data comparison step S30 may include a simulation signal processing step S31 and a result comparison step S32.

모사신호처리단계(S31)는 모사신호처리부(220)가 상기 신호수신부(210)에서 수신한 상기 입력데이터를 입력받아 상기 신호처리부(130)와 동일한 신호처리를 한다.In the simulation signal processing step S31, the simulation signal processing unit 220 receives the input data received by the signal receiving unit 210 and performs the same signal processing as that of the signal processing unit 130. [

결과비교단계(S32)는 비교부(230)가 상기 모사신호처리단계(S31)에서 모사 처리한 데이터와 상기 신호수신부(210)에서 수신한 상기 출력데이터를 비교한다.
In the result comparison step S32, the comparing unit 230 compares the data processed in the simulation signal processing step S31 with the output data received in the signal receiving unit 210. [

결론적으로 본 발명의 일 실시예에 따른 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치 및 방법은 모사처리데이터와 출력데이터의 비교를 통해 제어장치 내부의 처리 장치로 에프피지에이가 사용되는 제어 장치의 동작 건전성을 확인할 뿐만 아니라, 신호 처리 장치와 감시 장치간에 신호 격리기를 통한 단방향 통신을 사용함으로써 감시 장치의 오동작에도 신호 처리 장치의 제어 기능이 영향을 받지 않도록 할 수 있다. 다시 말해, 감시부(200)에 박동 신호 감시 기능이 아닌 모사 신호 처리 기능을 구현하고, 처리부(100)로부터 동기화된 입력데이터와 출력데이터를 비교함으로써, 에프피지에이 기반 제어기기의 동작 건전성 유무를 정확하게 확인할 수 있다.
In conclusion, an apparatus and method for monitoring operational health of an FFP-based control apparatus according to an embodiment of the present invention includes a control device that uses FFP as a processing apparatus in a control apparatus through comparison of simulation processing data and output data In addition to confirming the operational integrity, the unidirectional communication between the signal processing device and the monitoring device through the signal isolator can be used to prevent the control function of the signal processing device from being affected by malfunction of the monitoring device. In other words, by implementing the simulated signal processing function instead of the beating signal monitoring function in the monitoring unit 200 and comparing the synchronized input data with the output data from the processing unit 100, the presence / absence of operational integrity of the FFP- Can be confirmed accurately.

본 발명은 상기한 실시예에 한정되지 아니하며, 적용범위가 다양함은 물론이고, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 다양한 변형 실시가 가능한 것은 물론이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100: 처리부
110: 신호송신부 120: 신호지연부
130: 신호처리부 140: 카운터
200: 감시부
210: 신호수신부 220: 모사신호처리부
230: 비교부 240: 제어이상알림부
300: 신호격리기
1000: 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치
S10: 데이터수집단계
S11: 입력신호지연단계
S20: 데이터전송단계
S30: 데이터비교단계
S31: 모사신호처리단계 S32: 결과비교단계
S40: 제어이상알림단계100:
110: Signal transmission unit 120: Signal delay unit
130: signal processor 140: counter
200:
210: signal receiving unit 220:
230: comparison unit 240: control error notification unit
300: Signal isolator
1000: Operational health monitoring device of FFP-based control device
S10: Data collection step
S11: Input signal delay step
S20: Data transfer step
S30: Data comparison step
S31: Simulated signal processing step S32: Result comparison step
S40: Control error notification step

Claims (9)

에프피지에이(FPGA: Field-Programmable Gate Array) 기반의 처리부(100);
상기 처리부(100)에 입력되는 입력데이터를 근거로 상기 처리부(100)를 모사처리한 모사처리데이터를 생성하고, 상기 처리부(100)로부터 출력되는 출력데이터와 상기 모사처리데이터를 비교하여 상기 처리부(100)의 동작 건전성을 감시하는 감시부(200); 및
상기 처리부(100)와 상기 감시부(200) 사이에 구비되어, 상기 처리부(100)로부터 상기 감시부(200)로 단방향 통신을 하는 신호격리기(300);
를 포함하는 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치.
A field-programmable gate array (FPGA) -based processor 100;
Generates simulation processing data in which the processing unit (100) is processed based on input data input to the processing unit (100), compares the output data output from the processing unit (100) with the simulation processing data, A monitoring unit 200 for monitoring the operational integrity of the portable terminal 100; And
A signal isolator 300 provided between the processing unit 100 and the monitoring unit 200 and performing unidirectional communication from the processing unit 100 to the monitoring unit 200;
Wherein the operational health monitor of the FFP-based control apparatus includes:
제1항에 있어서,
상기 처리부(100)는
입력데이터를 처리해 출력데이터를 생성하는 신호처리부(130);
상기 신호처리부(130)와 상기 신호격리기(300) 사이에 구비되어, 상기 입력데이터 및 출력데이터를 상기 감시부(200)에 전송하는 신호송신부(110)
를 포함하는 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치.
The method according to claim 1,
The processing unit (100)
A signal processing unit 130 for processing input data and generating output data;
A signal transmitter 110 provided between the signal processor 130 and the signal isolator 300 for transmitting the input data and output data to the monitor 200,
Wherein the operational health monitor of the FFP-based control apparatus includes:
제2항에 있어서,
상기 처리부(100)는
상기 신호처리부(130)의 입력측과 상기 신호송신부(110) 사이에 구비되어, 상기 신호처리부(130)에 입력된 입력데이터가 상기 신호처리부(130)에 의해 처리되어 출력되는 시간동안 지연시키는 신호지연부(120);
를 포함하는 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치.
3. The method of claim 2,
The processing unit (100)
A signal delay unit that is provided between the input side of the signal processing unit 130 and the signal transmission unit 110 and delays the input data inputted to the signal processing unit 130 for a period of time (120);
Wherein the operational health monitor of the FFP-based control apparatus includes:
제3항에 있어서,
상기 신호지연부(120)는
상기 처리부(100)와 동일한 단수의 파이프라인을 가지며, 상기 처리부(100)에서 사용하는 파이프라인 제어에 의해 동일하게 제어 되는 것을 특징으로 하는 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치.
The method of claim 3,
The signal delay unit 120
Wherein the control unit has the same number of pipelines as the processing unit and is controlled in the same manner by the pipeline control used in the processing unit.
제3항에 있어서,
상기 처리부(100)는
상기 신호지연부(120)와 신호송신부(110)에 연결되는 카운터(140);
를 포함하는 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치.
The method of claim 3,
The processing unit (100)
A counter 140 connected to the signal delay unit 120 and the signal transmission unit 110;
Wherein the operational health monitor of the FFP-based control apparatus includes:
제1항에 있어서,
상기 감시부(200)는
상기 입력데이터 및 상기 출력데이터를 수신하는 신호수신부(210);
상기 신호수신부(210)에서 수신한 상기 입력데이터를 입력받아 상기 처리부(100)와 동일한 신호처리를 하는 모사신호처리부(220);
상기 모사신호처리부(220)에서 상기 처리부(100)를 모사 처리한 모사처리데이터와 상기 신호수신부(210)에서 수신한 상기 출력데이터를 비교하는 비교부(230); 및
상기 비교부(230)에서 비교한 결과가 다를 경우, 제어장치 오류신호를 발생하는 제어이상알림부(240);
를 포함하는 에프피지에이 기반 제어 장치의 동작 건전성 감시 장치.
The method according to claim 1,
The monitoring unit 200
A signal receiving unit 210 for receiving the input data and the output data;
A simulation signal processing unit 220 receiving the input data received by the signal receiving unit 210 and performing the same signal processing as that of the processing unit 100;
A comparison unit 230 for comparing the simulation data processed by the simulation unit 220 and the output data received by the signal reception unit 210; And
A control error notification unit 240 for generating a controller error signal when the comparison result of the comparison unit 230 is different;
Wherein the operational health monitor of the FFP-based control apparatus includes:
신호송신부(110)가 신호처리부(130)에 입력되는 입력데이터와 상기 신호처리부(130)로부터 출력되는 출력데이터를 수집하는 데이터수집단계(S10);
상기 신호송신부(110)가 수집된 데이터를 신호격리기(300)를 거쳐 단방향 통신으로 신호수신부(210)로 전송하는 데이터전송단계(S20);
감시부(200)가 상기 신호처리부(130)에 입력되는 입력데이터를 근거로 모사신호처리를 하여 모사처리데이터를 생성하고, 상기 신호처리부(130)로부터 출력되는 출력데이터와 상기 모사처리데이터를 비교하는 데이터비교단계(S30); 및
상기 비교부(230)에서 비교한 결과가 다를 경우, 제어이상알림부(240)가 제어장치 오류신호를 발생하는 제어이상알림단계(S40);
를 포함하는 에프피지에이 기반 제어 장치의 동작 건전성 감시 방법.
A data collecting step (S10) of collecting input data inputted to the signal processing unit 130 and output data outputted from the signal processing unit 130 by the signal transmitting unit 110;
A data transmitting step (S20) of transmitting the collected data to the signal receiving unit (210) through unidirectional communication through the signal isolator (300);
The monitoring unit 200 performs simulation signal processing based on input data input to the signal processing unit 130 to generate simulation processing data and compares the output data output from the signal processing unit 130 with the simulation processing data (S30); And
A control abnormality notifying step (S40) in which the control abnormality notifying unit (240) generates a control device error signal when the comparison result in the comparing unit (230) is different;
Wherein the method comprises the steps of:
제7항에 있어서,
상기 데이터수집단계(S10)는
신호지연부(120)가 신호처리부(130)에 입력되는 입력데이터를 상기 신호처리부(130)에 입력된 입력데이터가 출력되는 시간동안 지연시키는 입력신호지연단계(S11)를 포함하며,
입력데이터와 출력데이터를 동기시켜 입력받는 것을 특징으로 하는 에프피지에이 기반 제어 장치의 동작 건전성 감시 방법.
8. The method of claim 7,
The data collection step (S10)
And an input signal delaying step (S11) for delaying the input data input to the signal processing unit (130) by the signal delay unit (120) for a time period during which the input data inputted to the signal processing unit (130)
Wherein the input data and the output data are received in synchronization with each other.
제7항에 있어서,
상기 데이터비교단계(S30)는
모사신호처리부(220)가 상기 신호수신부(210)에서 수신한 상기 입력데이터를 입력받아 상기 신호처리부(130)와 동일한 신호처리를 하는 모사신호처리단계(S31); 및
비교부(230)가 상기 모사신호처리단계(S31)에서 모사 처리한 데이터와 상기 신호수신부(210)에서 수신한 상기 출력데이터를 비교하는 결과비교단계(S32);
를 포함하는 에프피지에이 기반 제어 장치의 동작 건전성 감시 방법.8. The method of claim 7,
In the data comparison step S30,
A simulation signal processing step (S31) of receiving the input data received by the signal receiving unit (210) and performing the same signal processing as the signal processing unit (130); And
A result comparing step (S32) of comparing the data simulated in the simulation signal processing step (S31) with the output data received in the signal receiving unit (210) by the comparing unit (230);
Wherein the method comprises the steps of:
KR1020130144775A 2013-11-26 2013-11-26 Apparatus and method for checking operation integrity on fpga based controller KR101540975B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130144775A KR101540975B1 (en) 2013-11-26 2013-11-26 Apparatus and method for checking operation integrity on fpga based controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130144775A KR101540975B1 (en) 2013-11-26 2013-11-26 Apparatus and method for checking operation integrity on fpga based controller

Publications (2)

Publication Number Publication Date
KR20150061167A true KR20150061167A (en) 2015-06-04
KR101540975B1 KR101540975B1 (en) 2015-08-03

Family

ID=53499208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130144775A KR101540975B1 (en) 2013-11-26 2013-11-26 Apparatus and method for checking operation integrity on fpga based controller

Country Status (1)

Country Link
KR (1) KR101540975B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110569162A (en) * 2018-06-06 2019-12-13 大唐移动通信设备有限公司 Automatic testing method and device for FPGA in communication field

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5446229B2 (en) * 2008-12-04 2014-03-19 日本電気株式会社 Electronic device, failure detection method for electronic device, and failure recovery method for electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110569162A (en) * 2018-06-06 2019-12-13 大唐移动通信设备有限公司 Automatic testing method and device for FPGA in communication field
CN110569162B (en) * 2018-06-06 2020-10-16 大唐移动通信设备有限公司 Automatic testing method and device for FPGA in communication field

Also Published As

Publication number Publication date
KR101540975B1 (en) 2015-08-03

Similar Documents

Publication Publication Date Title
KR101552852B1 (en) Triple redundant digital protective relay and operating method thereof
US8418012B2 (en) Method of analyzing the safety of a device employing on target hardware description language based fault injection
CN107957692B (en) Controller redundancy method, device and system
CN105209982B (en) Method and apparatus for the physical location in control automation system
KR101560497B1 (en) Method for controlling reset of lockstep replicated processor cores and lockstep system using the same
JP2005249609A (en) Safety protection instrumentation system and method for handling it
Lim et al. Attack induced common-mode failures on PLC-based safety system in a nuclear power plant: practical experience report
Wäfler et al. Interdependency modeling in smart grid and the influence of ICT on dependability
KR101469179B1 (en) System for diagnosing communication error of nuclear power plant simmulator
KR101540975B1 (en) Apparatus and method for checking operation integrity on fpga based controller
JP6934346B2 (en) Computerized and redundant systems
US9684302B2 (en) Control device and nuclear power plant control system
Kolek et al. Evaluation of control system reliability using combined dynamic fault trees and Markov models
JP2012078166A (en) Control device and nuclear power plant control system
KR101601639B1 (en) Apparatus and method for checking operation integrity on triple modular redundant based fpga controller
KR101581309B1 (en) Airplane Electronic Device for Interlocking Failure Detection and Elimination of Each Board Unit
JP2018155634A (en) Failure detection circuit
Luchetta et al. Implementation of the SPIDER central interlock
WO2020090034A1 (en) Processing device
JP2010085183A (en) Power monitoring device
Werner et al. „Development and commissioning of the Wendelstein 7-X safety control system”
Zaera-Sanz et al. “Design, Development and Implementation of a Dependable Interlocking Prototype for the ITER Superconducting Magnet Powering System
GB2561225A (en) Power distribution node
Di Calafiori et al. Improving the Compact Muon Solenoid electromagnetic calorimeter control and safety systems for the Large Hadron Collider run 2
Diaz et al. The final design of the ITER Interlock Discharge Loop Interface Boxes (DLIB) and its compliance with the IEC 61508 standard

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190626

Year of fee payment: 5