KR20150044788A - Low Power, High Speed Multi-Channel Chip-to-Chip Interface using Dielectric Waveguide - Google Patents

Low Power, High Speed Multi-Channel Chip-to-Chip Interface using Dielectric Waveguide Download PDF

Info

Publication number
KR20150044788A
KR20150044788A KR20140017860A KR20140017860A KR20150044788A KR 20150044788 A KR20150044788 A KR 20150044788A KR 20140017860 A KR20140017860 A KR 20140017860A KR 20140017860 A KR20140017860 A KR 20140017860A KR 20150044788 A KR20150044788 A KR 20150044788A
Authority
KR
South Korea
Prior art keywords
board
waveguide
dielectric waveguide
electrical
present
Prior art date
Application number
KR20140017860A
Other languages
Korean (ko)
Inventor
배현민
김호현
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR20140017860A priority Critical patent/KR20150044788A/en
Publication of KR20150044788A publication Critical patent/KR20150044788A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/16Dielectric waveguides, i.e. without a longitudinal conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/12Hollow waveguides
    • H01P3/121Hollow waveguides integrated in a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)

Abstract

Disclosed is an electrical fiber for board-to-board connection between transmitter I/O or receiver I/O. The electrical fiber includes a dielectric waveguide for propagating a signal to a board of a receiver side from a board of a transmitter side, and a metal cladding which wraps up the dielectric waveguide.

Description

저전력, 고속 멀티-채널 유전체 웨이브가이드를 이용한 칩-대-칩 인터페이스{Low Power, High Speed Multi-Channel Chip-to-Chip Interface using Dielectric Waveguide}[0001] The present invention relates to a chip-to-chip interface using a low-power, high-speed multi-channel dielectric waveguide,

본 발명의 실시예들은 저전력, 고속 멀티-채널 유전체 웨이브가이드를 이용한 칩-대-칩 인터페이스와 관련된 것이다.
Embodiments of the present invention relate to a chip-to-chip interface using a low-power, high-speed multi-channel dielectric waveguide.

유선 통신에서 대역폭에 대한 수요가 증가하고 있고, 이것은 고속, 저전력, 저비용의 I/O를 요구한다. 기존의 구리 상호연결에서 스킨 효과(skin effect) 등에 의한 감쇄는 시스템 성능을 제한한다. 기존의 구리 상호연결에서의 손실을 보전하기 위하여 파워, 비용 등에서의 페널티가 가해지며, 이러한 페널티는 데이터 레이트 또는 전송 거리 등이 증가함에 따라 지수적으로 증가한다. Demand for bandwidth is increasing in wired communications, which requires high speed, low power, and low cost I / O. In conventional copper interconnects, attenuation due to skin effects, etc., limits system performance. In order to preserve the losses in the existing copper interconnects, penalties in terms of power, cost, etc. are applied, and this penalty exponentially increases as the data rate or transmission distance increases.

전송 채널들에 유전체를 사용한 새로운 칩-대-칩 인터페이스는 상술한 문제들을 해결하기 위해 제안된다.
A new chip-to-chip interface using a dielectric for transport channels is proposed to solve the above-mentioned problems.

송신기 I/O 또는 수신기 I/O 사이에서 보드-투-보드 상호 연결을 위한 전기적 파이버는 송신기 측 보드로부터 수신기 측 보드로 신호를 전송(propagate)하기 위한 유전체 웨이브가이드; 및 상기 유전체 웨이브가이드를 마감(wrap up)하는 메탈 클래딩을 포함한다.Electrical fibers for board-to-board interconnections between transmitter I / O or receiver I / O include a dielectric waveguide for propagating signals from the transmitter side board to the receiver side board; And a metal cladding for wrapping up the dielectric waveguide.

상기 유전체 웨이브가이드의 양 종단들 중 적어도 하나는 상기 유전체 웨이브가이드 및 마이크로스트립 회로 사이에서 임피던스 매칭을 위하여 테이퍼링될 수 있다.At least one of both ends of the dielectric waveguide may be tapered for impedance matching between the dielectric waveguide and the microstrip circuit.

상기 유전체 웨이브가이드의 양 종단들 중 적어도 하나는 가장 큰 파워 전달 효율을 갖는 상기 유전체 웨이브가이드의 임피던스를 최적화하기 위하여 선형적으로 쉐이핑될 수 있다.At least one of both ends of the dielectric waveguide can be linearly shaped to optimize the impedance of the dielectric waveguide with the highest power transfer efficiency.

상기 메탈 클래딩은 구리 클래딩을 포함할 수 있다.The metal cladding may include copper cladding.

상기 유전체 웨이브가이드의 양 종단은 송신기 측 보드 및 수신기 측 보드와 수직적으로 커플링될 수 있다.Both ends of the dielectric waveguide can be vertically coupled to the transmitter side board and the receiver side board.

상기 유전체 웨이브가이드의 길이에 대한 상기 메탈 클래딩의 길이의 비례는 전기적 파이버의 길이에 기초하여 설계될 수 있다.The proportion of the length of the metal cladding to the length of the dielectric waveguide can be designed based on the length of the electrical fiber.

상기 메탈 클래딩은 미리 설정된 형태로 상기 유전체 웨이브가이드를 마감할 수 있다.The metal cladding may be finished with the dielectric waveguide in a predetermined form.

전기적 파이버를 갖는 보드-투-보드 상호연결 장치는 송신기 측 보드로부터 수신기 측 보드로 신호를 전송하며, 메탈 클래딩을 갖는 전기적 파이버; 및 상기 전기적 파이버와 연결하고, 마이크로스트립-투-웨이브가이드 트랜지션(MWT)을 갖는 마이크로스트립 회로를 포함한다.A board-to-board interconnect device having an electrical fiber transmits signals from a transmitter side board to a receiver side board, comprising: an electrical fiber having a metal cladding; And a microstrip circuit coupled to the electrical fiber and having a microstrip-to-wave guide transition (MWT).

상기 전기적 파이버의 양 종단들 중 적어도 하나는 상기 전기적 파이버 및 상기 상호연결 장치에 있는 마이크로스트립 회로 사이에서 임피던스 매칭을 위하여 테이퍼링될 수 있다.At least one of both ends of the electrical fiber can be tapered for impedance matching between the electrical fiber and the microstrip circuit in the interconnect device.

상기 전기적 파이버의 양 종단들 중 적어도 하나는 가장 큰 파워 전달 효율을 갖는 전기적 파이버의 임피던스를 최적화하기 위하여 선형적으로 쉐이핑될 수 있다.At least one of both ends of the electrical fiber can be linearly shaped to optimize the impedance of the electrical fiber with the highest power transfer efficiency.

상기 메탈 클래딩은 구리 클래딩을 포함할 수 있다.The metal cladding may include copper cladding.

상기 상호연결 장치는 상기 전기적 파이버를 상기 송신기 측 보드 및 상기 수신기 측 보드 중 적어도 하나와 수직적으로 연결하기 위한 보드-투-파이버 커넥터를 더 포함할 수 있다.The interconnecting device may further comprise a board-to-fiber connector for vertically connecting the electrical fiber to at least one of the transmitter side board and the receiver side board.

상기 전기적 파이버의 길이에 대한 상기 메탈 클래딩의 길이의 비례는 상기 전기적 파이버의 길이에 기초하여 설계될 수 있다.The proportion of the length of the metal cladding to the length of the electrical fiber can be designed based on the length of the electrical fiber.

상기 상호연결 장치는 제1 층에서 상기 마이크로스트립 회로로 상기 신호를 공급하는 마이크로스트립 피딩 라인; 제2층에서 순방향 진행 웨이브에 대한 역방향 진행 웨이브의 비율을 최소화하기 위한 슬롯을 포함하는 슬롯티드 그라운드 플레인; 제3층에서 상기 슬롯티드 그라운드 플레인과 그라운드 플레인 사이의 전기적 연결을 형성하기 위한 비아들의 어레이를 포함하는 그라운드 플레인; 및 공진 주파수에서 상기 신호를 방사하기 위한 패치를 포함할 수 있다.The interconnecting device comprising: a microstrip feeding line for feeding the signal from the first layer to the microstrip circuit; A slotted ground plane including a slot for minimizing the ratio of the reverse traveling wave to the forward traveling wave in the second layer; A ground plane comprising an array of vias for forming an electrical connection between the slotted ground plane and the ground plane in a third layer; And a patch for emitting the signal at a resonant frequency.

상기 메탈 클래딩은 미리 설정된 형태로 상기 유전체 웨이브가이드를 마감할 수 있다.
The metal cladding may be finished with the dielectric waveguide in a predetermined form.

도 1은 본 발명의 일실시예에 따른 칩-대-칩 인터페이스의 구조를 나타낸 도면이다.
도 2a는 본 발명의 일실시예에 따라 2-포트 네트워크로 상호 연결된 모델을 간략히 도시한 것이다.
도 2b는 본 발명의 일실시예에 따라 각 트랜지션에서 반사된 웨이브들과 전송된 웨이브들 사이의 관계를 설명하기 위한 도면이다.
도 3a-d는 본 발명의 일실시예에 따라 상호연결된 구조에서 S 파라미터들에 대한 해석 추정 및 시뮬레이션된 결과들을 나타낸 그래프이다.
도 4a-d는 본 발명의 일실시예에 따라 상호연결된 구조에서 S 파라미터들에 대한 해석 추정 및 시뮬레이션된 결과들을 나타낸 그래프이다.
도 5는 본 발명의 일실시예에 따라 상호연결된 구조에서 그룹 딜레이에 대한 해석 추정 및 시뮬레이션된 결과들을 나타낸 그래프이다.
도 6은 본 발명의 일실시예에 따라 구성된 마이크로스트립 트랜지션에 대한 측면도를 나타낸다.
도 7은 본 발명의 일실시예에 따라 구성된 마이크로스트립 트랜지션에 대한 정면도를 나타낸다.
도 8은 본 발명의 일실시예에 따라 구성된 마이크로스트립-웨이브가이드 트랜지션의 분해도를 나타낸다.
도 9는 본 발명의 일실시예에 따라 구성된 금속 클래딩(cladding)을 갖는 전기적 파이버(fiber)와 테이퍼드(tapered) 웨이브가이드의 서로 다른 길이를 보여주는 도면이다.
도 10은 본 발명의 일실시예에 따라 구성된 보드-투-웨이브가이드 커넥터를 나타낸 도면이다.
도 11은 본 발명의 일실시예에 따라 구성된 상호연결에서 S 파라미터들에 대한 시뮬레이션된 결과를 나타낸 그래프이다
도 12는 65GHz 채널을 통과하고, 복조된 PAM4 28Gbps PRBS

Figure pat00001
의 아이(eye) 다이어그램에 대한 시뮬레이션된 결과를 나타낸 그래프이다.1 is a diagram illustrating a structure of a chip-to-chip interface according to an embodiment of the present invention.
Figure 2a schematically illustrates a model interconnected with a two-port network in accordance with an embodiment of the present invention.
FIG. 2B is a diagram for explaining a relationship between waves reflected from each transition and transmitted waves according to an embodiment of the present invention.
Figures 3a-d are graphs illustrating analytical estimates and simulated results for S parameters in a structure interconnected according to one embodiment of the present invention.
4A-4D are graphs illustrating analytical estimates and simulated results for S parameters in a structure interconnected according to one embodiment of the present invention.
5 is a graph illustrating analytical estimation and simulated results for group delay in a structure interconnected according to an embodiment of the present invention.
Figure 6 shows a side view of a microstrip transition constructed in accordance with one embodiment of the present invention.
7 illustrates a front view of a microstrip transition constructed in accordance with one embodiment of the present invention.
8 illustrates an exploded view of a microstrip-wave guide transition constructed in accordance with one embodiment of the present invention.
9 is a view showing different lengths of an electrical fiber and a tapered waveguide having a metal cladding constructed according to an embodiment of the present invention.
10 illustrates a board-to-wave guide connector constructed in accordance with an embodiment of the present invention.
11 is a graph showing simulated results for S parameters in an interconnect configured in accordance with an embodiment of the present invention
Figure 12 shows a schematic diagram of a PAM4 28Gbps PRBS < RTI ID = 0.0 >
Figure pat00001
FIG. 5 is a graph showing simulated results of an eye diagram of an embodiment of the present invention. FIG.

이하, 본 발명의 실시예들을 첨부된 도면들을 참조하여 설명한다. 아래에서는 한정된 실시예들이 기술되지만, 이러한 실시예들은 본 발명의 예이며, 당업자는 이러한 실시예들을 용이하게 변경할 수 있다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. In the following, although limited embodiments are described, these embodiments are examples of the present invention and those skilled in the art can easily modify these embodiments.

본 발명의 실시예는 전기적 유선 라인 대신에 개선된 상호 연결을 제공할 수 있다. 예를 들어, 새로운 유형의 유전체 웨이브가이드로 칭해지는 전기적 파이버(fiber)는 기존의 구리 라인을 대체할 수 있다. 이러한 전기적 파이버는 금속 클래딩을 갖는 유전체 웨이브가이드로서 정의될 수 있다.Embodiments of the present invention may provide improved interconnects instead of electrical wired lines. For example, an electrical fiber, referred to as a new type of dielectric waveguide, can replace an existing copper line. Such an electrical fiber can be defined as a dielectric waveguide having a metal cladding.

주파수 독립적인 감쇄 특성을 갖는 유전체들은 어떠한 추가적인 수신단 보상이 없이도, 혹은 그러한 수신단 보상이 매우 적더라도 고속의 데이터 레이트를 달성할 수 있게 한다. 병렬적인 채널 데이터 전달은 전기적 파이버와 PCB의 수직적인 결합을 통하여 가능할 수 있다. 트랜시버 I/O 사이의 보드-투-보드 상호연결에 대한 전기적 파이버를 갖는 PCB는 보드-투-보드 상호 연결 장치로 정의될 수 있다. 예를 들어, 이러한 상호연결 장치는 전기적 파이버, 전송단 보드, 수신단 보드, 보드-투-파이버 커넥터, 마이크로스트립 피딩 라인, 슬롯티드(slotted) 그라운드 평면, 그라운드 평면 및 패치를 포함할 수 있다. 이 때, 상호연결 장치는 두 개의 그라운드 평면들을 서로 연결하는 비아를 더 포함할 수 있다.Dielectrics with frequency independent attenuation characteristics enable high data rates to be achieved without any additional receiver stage compensation, or even with very little receiver stage compensation. Parallel channel data transmission may be possible through a vertical combination of electrical fiber and PCB. PCBs with electrical fibers for board-to-board interconnections between transceiver I / O can be defined as board-to-board interconnect devices. For example, such interconnecting devices may include electrical fibers, a transmission stage board, a receiving stage board, a board-to-fiber connector, a microstrip feeding line, a slotted ground plane, a ground plane and a patch. At this time, the interconnecting device may further include vias connecting the two ground planes to one another.

새로운 보드-투-파이버 커넥터는 안전하게 복수의 전기적 파이버들을 PCB에 고정하여 서로를 최대한 가깝게 함으로써 공간(영역) 효율을 최대화하기 위하여 제공된다. 물리적으로, 전기적 파이버의 유연한 특성은 자유 공간에서 임의의 위치에서 임의의 종단을 연결하는 것을 지원할 수 있다. 전기적 파이버의 금속 클래딩은 전기적 파이버의 길이와 무관하게 전체 트랜시버 파워 소모를 일정하게 유지할 수 있다. 또한, 클래딩은 다른 채널들 및 인접한 전기적 파이버들에서 신호들의 간섭을 격리시킬 수 있다. 여기서, 그 간섭은 대역-제한 문제의 원인이 될 수 있다.The new board-to-fiber connectors are provided to securely secure multiple electrical fibers to the PCB and maximize space (area) efficiency by bringing each other as close as possible. Physically, the flexible nature of the electrical fiber can support connecting any terminations at any location in free space. The metal cladding of the electrical fiber can keep the overall transceiver power consumption constant regardless of the length of the electrical fiber. Cladding can also isolate interference of signals in other channels and adjacent electrical fibers. Here, the interference can be a cause of band-limiting problems.

슬롯과 커플링된 패치 타입 마이크로스트립-투-웨이브가이드 트랜지션은 마이크로스트립과 웨이브가이드 사이의 반사를 최소화할 수 있다. 마이크로스트립-투-웨이브가이드 트랜지션은 마이크로스트립 신호를 웨이브가이드 신호로 전송하고, 그것은 저 비용의 장점을 가질 수 있다. 왜냐 하면, 일반적인 PCB 제조 과정을 통하여 제조될 수 있기 때문이다.Slot-coupled patch-type microstrip-to-wave guide transitions can minimize reflection between the microstrip and the waveguide. A microstrip-to-wave guide transition transmits a microstrip signal as a waveguide signal, which can have the advantage of low cost. This is because it can be manufactured through a general PCB manufacturing process.

도 1은 본 발명의 일실시예에 따른 칩-대-칩 인터페이스의 구조를 나타낸 도면이다.1 is a diagram illustrating a structure of a chip-to-chip interface according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일실시예에 따른 상호 연결은 도 1과 같이 보여질 수 있다. 도 1은 보드-투-보드 상호 연결로써 사용되는 전기적 파이버 101을 설명할 수 있다. 입력 신호는 50 옴(Ohm) 매칭된 송신기 다이 102의 출력으로부터 들어와서 전송 선로 103을 따라 전송(propagate)되며, 송신기 측 보드에 있는 마이크로스트립-투-웨이브가이드 트랜지션 104(MWT)는 마이크로스트립 신호를 웨이브가이드 신호로 변환할 수 있다. 상기 웨이브, 예를 들면, 웨이브가이드 신호는 전기적 파이버 101를 따라 전송될 수 있고, 그것은 수신기 측 보드에 있는 MWT 105에서 마이크로스트립 신호로 변환될 수 있다. 유사하게, 신호는 전송 선로 106을 따라 전송될 수 있고, 50 옴 매칭된 수신기 입력 107로 진행할 수 있다. 여기서, 유전체 웨이브가이드는 송신기 측 보드로부터 수신기 측 보드로 신호를 전송할 수 있다.Referring to FIG. 1, an interconnect according to an embodiment of the present invention may be shown in FIG. 1 illustrates an electrical fiber 101 used as a board-to-board interconnect. The input signal comes from the output of a 50 ohm matched transmitter die 102 and is propagated along transmission line 103 and the microstrip-to-wave guide transition 104 (MWT) on the transmitter side board receives the microstrip signal To the waveguide signal. The wave, e.g., a waveguide signal, may be transmitted along the electrical fiber 101, which may be converted to a microstrip signal at the MWT 105 on the receiver side board. Similarly, the signal may be transmitted along the transmission line 106 and may proceed to a 50 ohm matched receiver input 107. Here, the dielectric waveguide can transmit a signal from the transmitter side board to the receiver side board.

도 2a는 본 발명의 일실시예에 따라 2-포트 네트워크로 상호 연결된 모델을 간략히 도시한 것이다. 도 2b는 본 발명의 일실시예에 따라 각 트랜지션에서 반사된 웨이브들과 전송된 웨이브들 사이의 관계를 설명하기 위한 도면이다.Figure 2a schematically illustrates a model interconnected with a two-port network in accordance with an embodiment of the present invention. FIG. 2B is a diagram for explaining a relationship between waves reflected from each transition and transmitted waves according to an embodiment of the present invention.

전기적 파이버의 각 종단에서, 임피던스 불연속은 전송 선로로부터 웨이브가이드로의 에너지 전송 효율 및/또는 웨이브가이드로부터 전송 선로로의 에너지 전송 효율을 낮출 수 있다. 이러한 불연속의 효과를 해석하기 위하여, 전체적인 상호 연결은 도면 2에 도시된 바와 같은 간단한 2-포트 네트워크로서 고려될 수 있으며, 이것은 수학식 1 내지 3을 통해 모델링될 수 있다.At each end of the electrical fiber, the impedance discontinuity can reduce energy transfer efficiency from the transmission line to the waveguide and / or energy transfer efficiency from the waveguide to the transmission line. To interpret the effect of this discontinuity, the overall interconnections can be considered as a simple two-port network as shown in FIG. 2, which can be modeled through Equations 1-3.

[수학식 1] [Equation 1]

Figure pat00002
Figure pat00002

[수학식 2]&Quot; (2) "

Figure pat00003
Figure pat00003

[수학식 3]&Quot; (3) "

Figure pat00004
Figure pat00004

전송 선로로부터 웨이브가이드로의 트랜지션에서, 전송 선로 및 웨이브가이드 측에서의 입력 웨이브들 각각은

Figure pat00005
Figure pat00006
로 표현될 수 있다. 그리고, 반사된 웨이브들은
Figure pat00007
Figure pat00008
Figure pat00009
로 표현될 수 있다. 유사하게, 웨이브가이드로부터 전송 선로로의 트랜지션에서, 웨이브가이드 측 및 전송 선로 측에서의 입력 웨이브들 각각은
Figure pat00010
Figure pat00011
로 표현될 수 있다. 그리고, 반사된 웨이브들은
Figure pat00012
Figure pat00013
Figure pat00014
로 표현될 수 있다. 이러한 간략화된 모델로부터, 반사된 웨이브들 및 전송된 웨이브들 사이의 관계식은 다음을 가정한다. 전송 선로로부터 웨이브가이드로의 트랜지션에서 복소 반사 계수는
Figure pat00015
이고, 복소 전송 계수는
Figure pat00016
이다. 그리고, 웨이브가이드로부터 전송 선로로의 트랜지션에서 복소 반사 계수는
Figure pat00017
이고, 복수 전송 계수는
Figure pat00018
이다.In the transition from the transmission line to the waveguide, each of the input waves at the transmission line and the waveguide side
Figure pat00005
Wow
Figure pat00006
. ≪ / RTI > Then, the reflected waves
Figure pat00007
Figure pat00008
Wow
Figure pat00009
. ≪ / RTI > Similarly, in the transition from the waveguide to the transmission line, each of the input waves at the waveguide side and the transmission line side
Figure pat00010
Wow
Figure pat00011
. ≪ / RTI > Then, the reflected waves
Figure pat00012
Wow
Figure pat00013
Figure pat00014
. ≪ / RTI > From this simplified model, the relationship between reflected waves and transmitted waves assumes the following. The complex reflection coefficient at the transition from the transmission line to the waveguide is
Figure pat00015
, And the complex transmission coefficient is
Figure pat00016
to be. Then, in the transition from the waveguide to the transmission line, the complex reflection coefficient is
Figure pat00017
, And the plurality of transmission coefficients is
Figure pat00018
to be.

다음의 수학식들은 전체적인 상호 연결에 대한 스캐터링 매트릭스(예를 들어, S 파라미터)를 나타낼 수 있다.The following equations may represent a scattering matrix (e.g., S-parameters) for the overall interconnect.

[수학식 4] &Quot; (4) "

Figure pat00019
Figure pat00019

[수학식 5]&Quot; (5) "

Figure pat00020
Figure pat00020

[수학식 6]&Quot; (6) "

Figure pat00021
Figure pat00021

[수학식 7]&Quot; (7) "

Figure pat00022
Figure pat00022

[수학식 8]&Quot; (8) "

Figure pat00023
Figure pat00023

도 3a-d는 본 발명의 일실시예에 따라 상호연결된 구조에서 S 파라미터들에 대한 해석 추정 및 시뮬레이션된 결과들을 나타낸 그래프이다. 도 4a-d는 본 발명의 일실시예에 따라 상호연결된 구조에서 S 파라미터들에 대한 해석 추정 및 시뮬레이션된 결과들을 나타낸 그래프이다. 도 5는 본 발명의 일실시예에 따라 상호연결된 구조에서 그룹 딜레이에 대한 해석 추정 및 시뮬레이션된 결과들을 나타낸 그래프이다.Figures 3a-d are graphs illustrating analytical estimates and simulated results for S parameters in a structure interconnected according to one embodiment of the present invention. 4A-4D are graphs illustrating analytical estimates and simulated results for S parameters in a structure interconnected according to one embodiment of the present invention. 5 is a graph illustrating analytical estimation and simulated results for group delay in a structure interconnected according to an embodiment of the present invention.

도 3, 도 4, 도 5는 본 발명의 일실시예에 따라 구성된 전체적인 상호 연결에서 S 파라미터들에 대한 해석적인 추정 결과들을 나타낸 그래프이다. 예를 들어, 도 3, 도 4, 도 5는 상기 수학식 5 내지 8을 플롯팅한 것일 수 있고, 웨이브가이드 길이의 서로 다른 케이스(예를 들어, 5cm, 10cm)들에 대한 결과를 나타내는 것일 수 있다. 각 결과는 3차원 전자기 시뮬레이션 툴(Ansys, HFSS)로부터 도출된 시뮬레이션 결과들과 비교될 수 있다.3, 4, and 5 are graphs illustrating analytical estimation results for S parameters in an overall interconnect constructed in accordance with an embodiment of the present invention. For example, FIGS. 3, 4, and 5 may be plotted in Equations 5 through 8 and may be representative of results for different cases of waveguide lengths (e.g., 5 cm, 10 cm) . Each result can be compared with the simulation results derived from the three-dimensional electromagnetic simulation tool (Ansys, HFSS).

도 3, 도 4 및 도 5는 전체적인 상호 연결에 관하여 S 파라미터들 및 그룹 딜레이에 대한 결과들에서 웨이브가이드-길이-의존 진동(oscillation)이 존재하는 것을 의미할 수 있다. 웨이브가이드가 길어질수록, 그러한 진동의 영향은 더 심각하게 나타날 수 있다. 만약, 아이(Eye) 다이어그램이 이러한 전송 시스템의 평가를 위한 메트릭으로서 사용된다면, 이러한 진동은 아이 오프닝 및 제로 크로싱에 있어서 심각한 문제를 만들 수 있고, 심지어 비트 에러율(BER)을 증가시키는 주요한 원인이 될 수 있다.Figures 3, 4 and 5 may mean that there is a waveguide-length-dependent oscillation in the results for S parameters and group delay for the overall interconnect. The longer the waveguide, the more severe the impact of such vibration. If an eye diagram is used as a metric for the evaluation of such a transmission system, such vibrations can create serious problems in eye opening and zero crossing, and even become a major cause of increasing bit error rate (BER) .

S 파라미터들 및 그룹 딜레이에 대한 결과들에 존재하는 진동은 다음의 사실로부터 기인한 것일 수 있다. 임피던스 불연속에서 발생하는 반사된 웨이브는 진행(propagation)을 따라 약간의 감쇄를 겪고, 그것은 캐비티 공진기에서 일어나는 것과 유사한 현상을 만들 수 있다. 이러한 웨이브는 전기적 파이버 내에서 앞뒤로 산란할 수 있고, 스탠딩 웨이브를 공고히 할 수 있다.The vibrations present in the results for the S parameters and the group delay may be due to the following facts. A reflected wave that occurs in an impedance discontinuity undergoes some attenuation along the propagation, which can create a phenomenon similar to what happens in a cavity resonator. These waves can scatter back and forth within the electrical fiber, and solidify the standing wave.

이러한 문제를 해결하기 위한 전략은 다음이 있을 수 있다.:Strategies to address these problems may include:

첫째, 가능한 작게 반사 계수(r2)를 만드는 것,First, making the reflection coefficient r2 as small as possible,

둘째, 상대적으로 작은 레벨의 채널 손실을 보증하는 한편, 전기적 파이버에 따른 정확한 감쇄를 만드는 것.Second, to ensure a relatively small level of channel loss while making accurate attenuation along the electrical fiber.

셋째, 낮은 유전율의 물질을 이용하여 웨이브가이드를 구성하는 것Third, to construct a waveguide using materials with low permittivity

이러한 전략들은 상기 수학식 5 내지 8에 의해 입증될 수 있다. 따라서, 본 발명의 일실시예에 의하면, MWT는 더 낮은 반사 계수(r2)를 만들기 위한 목적으로 사용된다.These strategies can be verified by the above equations (5) to (8). Thus, according to one embodiment of the present invention, the MWT is used for the purpose of creating a lower reflection coefficient r2.

도 6은 본 발명의 일실시예에 따라 구성된 마이크로스트립 트랜지션에 대한 측면도를 나타낸다. 도 7은 본 발명의 일실시예에 따라 구성된 마이크로스트립 트랜지션에 대한 정면도를 나타낸다.Figure 6 shows a side view of a microstrip transition constructed in accordance with one embodiment of the present invention. 7 illustrates a front view of a microstrip transition constructed in accordance with one embodiment of the present invention.

도 6은 MWT이 측면도를 보여주며, 도 7은 MWT의 정면도를 보여줄 수 있다. 메탈 클래딩 601, 701을 갖는 전기적 파이버 604, 704는 마이크로스트립 회로와 연결될 수 있고, 특히 보드 상에 배치된 패치 엘리먼트 603, 703과 연결될 수 있다. 여기서, 메탈 클래딩 601, 701은 유전체 웨이브 가이드 602, 702를 마감할 수 있다. 예를 들어, 메탈 클래딩 601, 701은 구리 클래딩을 포함할 수 있고, 패치 엘리먼트 603, 703은 마이크로스트립 라인을 포함할 수 있다. 패치 엘리먼트 603, 703은 공진 주파수에서 신호를 방사할 수 있다.FIG. 6 shows a side view of the MWT, and FIG. 7 shows a front view of the MWT. Electrical fibers 604 and 704 having metal cladding 601 and 701 may be connected to the microstrip circuit and may be connected to the patch elements 603 and 703 disposed on the board. Here, the metal cladding 601, 701 can close the dielectric waveguides 602, 702. For example, the metal cladding 601, 701 may include a copper cladding, and the patch elements 603, 703 may comprise a microstrip line. The patch elements 603 and 703 can emit a signal at a resonant frequency.

본 발명의 일실시예에 따르면, 메탈 클래딩 601, 701은 유전체 웨이브 가이드 602, 702를 미리 결정된 형태로 마무리할 수 있다. 예를 들면, 메탈 클래딩 601, 701의 미리 결정된 형태는 유전체 웨이브가이드 602, 702의 중단부를 노출할 수 있고, 메탈 클래딩 601, 701의 또 다른 형태는 유전체 웨이브가이드 602, 702의 특정 부분을 노출하기 위하여 펑쳐링될 수도 있다. 또한, 메탈 클래딩 601, 701의 미리 결정된 형태들은 다양할 수 있다.According to one embodiment of the present invention, the metal cladding 601, 701 can finish the dielectric waveguides 602, 702 in a predetermined form. For example, a predetermined form of the metal cladding 601, 701 may expose a stop of the dielectric waveguide 602, 702 and another form of the metal cladding 601, 701 may expose a particular portion of the dielectric waveguide 602, May be punctured. In addition, the predetermined shapes of the metal cladding 601, 701 may vary.

도 8은 본 발명의 일실시예에 따라 구성된 마이크로스트립-웨이브가이드 트랜지션의 분해도를 나타낸다.8 illustrates an exploded view of a microstrip-wave guide transition constructed in accordance with one embodiment of the present invention.

도 8은 보드의 각 레이어의 상세한 구조를 보여줄 수 있다. 보드는 3-레이어 구조로 제작될 수 있다. 마이크로스트립 피딩 라인 801은 제1 층에 위치할 수 있고, 개구면(aperture)에 의해 구멍이 뚫린 슬롯티드 그라운드 플레인 802은 제2 층에 배치될 수 있다. 패치 엘리먼트 803과 그라운드 플레인 804는 제3 층에 배치될 수 있다. 예를 들어, 마이크로스트립 피딩 라인 801은 신호를 제1 층에 있는 마이크로스트립 회로로 피딩할 수 있고, 슬롯티드 그라운드 플레인 802는 제2 층에서 순방향 진행 웨이브에 대한 역방향 진행 웨이브의 비율을 최소화하기 위한 슬롯을 포함할 수 있다. 그리고, 그라운드 플레인은 비아 807을 포함하여, 제3층에서 슬롯티드 그라운드 플레인 802와 그라운드 플레인 804 사이의 전기적 연결을 형성한다. 여기서, 비아 807은 어레이로 배치될 수 있다.8 shows the detailed structure of each layer of the board. The board can be fabricated in a three-layer structure. The microstrip feeding line 801 can be located in the first layer and the slotted ground plane 802 punctured by an aperture can be disposed in the second layer. The patch element 803 and the ground plane 804 may be disposed in the third layer. For example, the microstrip feeding line 801 may feed the signal to the microstrip circuit in the first layer, and the slotted ground plane 802 may be used to minimize the ratio of the reverse traveling wave to the forward traveling wave in the second layer Slots. The ground plane, including the via 807, forms an electrical connection between the grounded ground plane 802 and the ground plane 804 in the third layer. Here, the vias 807 may be arranged in an array.

제1 레이어와 제2 레이어 사이의 기판 805는 타코닉(Taconic) 사의 CER-10으로 구성될 수 있다. 여기서, 상기 CER-10은

Figure pat00024
의 크기와
Figure pat00025
의 두께를 갖는다. 제2 레이어와 제3 레이어 사이의 다른 코어 기판 806은 로저스(Rogers) 사의 RO3010 Prepreg로 구성될 수 있으며, 이것은
Figure pat00026
Figure pat00027
의 크기와
Figure pat00028
의 두께를 갖는다.The substrate 805 between the first layer and the second layer may be composed of CER-10 from Taconic. Here, the CER-10
Figure pat00024
The size of
Figure pat00025
. Another core substrate 806 between the second and third layers can be configured with RO3010 Prepreg from Rogers,
Figure pat00026
Figure pat00027
The size of
Figure pat00028
.

비아 807은 제2 그라운드 플레인 및 제3 그라운드 플레인 사이의 전기적인 연결을 만드는 역할을 수행한다. 마이크로스트립 폭(width), 기판 두께, 슬롯 사이즈, 패치 사이즈, 비아 직경, 비아 사이의 거리(spacing), 웨이브가이드 사이즈, 웨이브가이드 재료는 마이크로스트립 회로의 특정한 공진 주파수 및 전기적 파이버를 따르는 프로파게이션 웨이브의 모드에 의존하여 변경될 수 있으며, 이러한 것은 이 기술 분야의 기술자에게 자명하다. The vias 807 serve to make an electrical connection between the second ground plane and the third ground plane. The microstrip width, substrate thickness, slot size, patch size, via diameter, spacing between vias, waveguide size, and waveguide material can be optimized for a specific resonant frequency of the microstrip circuit And may be changed depending on the mode of the wave, which is obvious to those skilled in the art.

특히, 슬롯 및 개구면의 사이즈는 신호의 전송 및 반사에 있어서 중요한 팩터일 수 있다. 슬롯 및 개구면의 사이즈는 반복적인 시뮬레이션에 의하여 순방향 진행 웨이브에 대한 역방향 진행 웨이브의 비율을 최소화할 수 있도록 최적화될 수 있다. 웨이브 가이드의 컷 오프 주파수 및 임피던스는 교차면의 크기 및 사용되는 물질의 종류에 의해 결정될 수 있다. 본 발명에서,

Figure pat00029
의 크기를 갖는 ECCOSTOCK PP (Laird TECHNOLOGIES.)는 60GHz 대역 신호를 MWT에서 최소의 반사를 가지고 통과시키기 위하여 사용될 수 있다. 웨이브가이드의 교차면의 사이즈가 커질수록 전파할 수 있는TE/TM 모드의 수가 증가할 수 있다. 그리고, 그것은 트랜지션의 삽입 손실에서 개선을 가져올 수 있다.In particular, the size of the slot and aperture can be an important factor in signal transmission and reflection. The size of the slot and opening surface can be optimized to minimize the ratio of the backward traveling wave to the forward traveling wave by iterative simulation. The cut-off frequency and impedance of the waveguide can be determined by the size of the intersecting surface and the type of material used. In the present invention,
Figure pat00029
ECCOSTOCK PP (Laird TECHNOLOGIES.) Can be used to pass a 60 GHz band signal with minimal reflection in MWT. The larger the size of the intersection of the waveguide, the larger the number of TE / TM modes that can propagate. And, it can lead to an improvement in insertion loss of transitions.

도 9는 본 발명의 일실시예에 따라 구성된 금속 클래딩(cladding)을 갖는 전기적 파이버(fiber)와 테이퍼드(taperd) 웨이브가이드의 서로 다른 길이를 보여주는 도면이다.Figure 9 is a view showing different lengths of an electrical fiber and a tapered waveguide having a metal cladding constructed in accordance with an embodiment of the present invention.

S 파라미터의 결과에서 진동으로 인한 영향을 감소시키기 위하여, MWT에서 발생하는 반사를 최소화하는 것뿐만 아니라 전기적 파이버 901, 902, 903를 따르는 최적화된 감쇄를 취하는 것이 사용될 수 있다. 이러한 전략은 각 종단에서 전기적 파이버 901, 902, 903의 유전체 웨이브가이드를 마무리짓는 메탈 클래딩의 길이를 짧게 함으로써 구현될 수 있다. 메탈 글래딩은 에너지의 방사 손실을 막는 전자기 웨이브를 완전하게 국한시킬 수 있다. 이러한 이유로 인하여, 짧은 메탈 클래딩을 활용하는 것은 큰 방사 손실을 야기할 수 있다. 이러한 종류의 에너지 손실은 전기적 파이버 901, 902, 903을 따르는 감쇄로서 고려될 수 있고, 그것은 S 파라미터의 결과에서 진동에 상당히 큰 영향을 미칠 수 있다.In order to reduce the effect of vibration in the result of the S-parameter, it may be used to minimize the reflection occurring in the MWT, as well as to take an optimized attenuation along the electrical fibers 901, 902, 903. This strategy can be implemented by shortening the length of the metal cladding finishing the dielectric waveguide of the electrical fibers 901, 902, 903 at each end. Metal gliding can completely limit the electromagnetic wave that prevents the radiation loss of energy. For this reason, utilizing short metal cladding can result in large radiation losses. This type of energy loss can be considered as a damping along the electrical fibers 901, 902, 903, which can have a significant impact on vibration in the result of the S-parameter.

또한, 유전체 손실은 전기적 파이버 901, 902, 903을 따른 감쇄로서 고려될 수 있다. 그것은 유전체 웨이브가이드의 탄젠트 손실로 기인할 수 있고, 웨이브가이드의 길이와 관련될 수 있다. 긴 웨이브가이드를 따라 소모되는 유전체 손실은 진동의 효과를 줄일 수 있다.In addition, the dielectric loss can be considered as the attenuation along the electrical fibers 901, 902, 903. It can be attributed to the tangent loss of the dielectric waveguide and can be related to the length of the waveguide. Dielectric losses consumed along the long waveguide can reduce the effect of vibration.

그래서, 긴 유전체 파이버 903은 동일한 채널 손실을 고려하는 경우에 짧은 전기적 파이버 901보다 더 큰 비례(proportionality)의 메탈 클래딩을 가질 수 있다. 전기적 파이버 904의 한 종단은 테이퍼드(tapered) 웨이브가이드의 등각 투영도를 나타낼 수 있다. 유전체 웨이브가이드를 위하여 사용되는 유전체들과 보드 상의 마이크로스트립 회로 사이에서 임피던스 매칭이 가능할 수 있다. 예를 들어, 유전체 웨이브가이드의 길이에서 메탈 클래딩의 길이의 비례(proportionality)는 전기적 파이버 901, 902, 903의 길이에 기초하여 설계될 수 있다.Thus, a long dielectric fiber 903 can have a greater proportionality of metal cladding than a short electrical fiber 901 when considering the same channel loss. One end of the electrical fiber 904 may exhibit an isometric projection of a tapered waveguide. Impedance matching may be possible between the dielectrics used for the dielectric waveguide and the microstrip circuit on the board. For example, the proportionality of the length of the metal cladding in the length of the dielectric waveguide can be designed based on the length of the electrical fibers 901, 902, 903.

또한, 웨이브가이드의 크기가 그것의 임피던스를 결정한다는 사실에 기초하면, 유전체 웨이브 가이드의 양 종단들 중에서 적어도 하나를 선형적으로 쉐이핑하는 것은 최적의 임피던스를 찾는 데에 효율적일 수 있다. 즉, 유전체 웨이브가이드의 양 종단들 중에서 적어도 하나는 유전체 웨이브가이드 및 마이크로스트립 회로 사이에서 임피던스 매칭을 위하여 테이퍼드될 수 있다(가늘어지게 구성될 수 있다). 예를 들어, 유전체 웨이브가이드의 양 종단들 중에서 적어도 하나는 가장 큰 파워 전달 효율을 갖는 유전체 웨이브가이드의 임피던스를 최적화하기 위하여 선형적으로 쉐이핑될 수 있다.Further, based on the fact that the size of the waveguide determines its impedance, linearly shaping at least one of the two ends of the dielectric waveguide may be efficient in finding an optimal impedance. That is, at least one of both ends of the dielectric waveguide may be tapered (tapered) for impedance matching between the dielectric waveguide and the microstrip circuit. For example, at least one of both ends of the dielectric waveguide can be linearly shaped to optimize the impedance of the dielectric waveguide with the highest power transfer efficiency.

본 발명의 일실시예에 따르면, 전기적 파이버 901. 902. 903을 사용하는 보드-투-보드 상호연결 장치는 송신기 측 보드로부터 수신기 측 보드로 신호를 전송하기 위한, 메탈 클래딩을 갖는 전기적 파이버 901, 902, 903와 이에 맞닿는 마이크로스트립 회로로 구성된다..According to one embodiment of the present invention, a board-to-board interconnect using electrical fibers 901. 902. 903 includes an electrical fiber 901 with metal cladding for transmitting signals from a transmitter side board to a receiver side board, 902, and 903 and a microstrip circuit that contacts them.

도 10은 본 발명의 일실시예에 따라 구성된 보드-투-웨이브가이드 커넥터를 나타낸 도면이다.10 illustrates a board-to-wave guide connector constructed in accordance with an embodiment of the present invention.

도 10은 보드-투-파이버 커넥터 1001의 이소메트릭 뷰를 나타낸다. 전기적 파이버는 보드-투-파이버 커넥터 1001와 함께 보드에 확고히 고정된다. 커넥터 브리지 1002, 1003은 보드에 보드-투-파이버 커넥터1001을 고정하기 위하여 보드에 구멍이 뚫린 홀들로 삽입될 수 있다. 예를 들어, 보드-투-파이버 커넥터 1001을 통해 전기적 파이버를 전송기 측 보드 혹은 수신기 측 보드 중 적어도 한 쪽에 수직으로 연결 할 수 있다FIG. 10 shows an isometric view of the board-to-fiber connector 1001. The electrical fibers are firmly secured to the board with a board-to-fiber connector 1001. The connector bridges 1002 and 1003 can be inserted into holes drilled in the board to secure the board-to-fiber connector 1001 to the board. For example, through the board-to-fiber connector 1001, the electrical fibers can be vertically connected to at least one of the transmitter side board or the receiver side board

또한, 전기적 파이버의 물리적인 고정을 위한 커넥터에서 트랜지션 장치들 1004, 1005, 1006의 어레이가 있을 수 있다. 이러한 커넥터를 이용하여, 전기적 파이버는 보드의 마이크로스트립 회로와 연결될 수 있다. 이와 같이 유전체 웨이브가이드의 양 종단과 송신기 측 및 수신기 측 보드를 수직적으로 연결하는 방식은 커플링에 필요한 면적을 줄이기 위한 효과적인 방법이고, 이것은 도 10에 잘 도시되어 있다. 이러한 구성상의 이유로 인하여, 많은 수의 전기적 파이버가 광대역을 갖는 병렬 시스템을 위한 복수의 채널들을 동시에 연결하기 위하여 사용될 수 있다. 예를 들어, 유전체 웨이브가이드는 송신기 측 보드 및 수신기 측 보드 중 적어도 하나와 수직적으로 커플링될 수 있다.In addition, there may be an array of transition devices 1004, 1005, 1006 in the connector for physical fixation of the electrical fibers. With such a connector, the electrical fiber can be connected to the microstrip circuit of the board. Such a manner of vertically connecting both ends of the dielectric waveguide to the transmitter side and the receiver side board is an effective way to reduce the area required for coupling, which is well illustrated in FIG. Because of this configuration, a large number of electrical fibers can be used to simultaneously connect a plurality of channels for a parallel system with broadband. For example, the dielectric waveguide may be vertically coupled to at least one of the transmitter side board and the receiver side board.

도 11은 본 발명의 일실시예에 따라 구성된 상호연결에서 S 파라미터들에 대한 시뮬레이션된 결과를 나타낸 그래프이다11 is a graph showing simulated results for S parameters in an interconnect configured in accordance with an embodiment of the present invention

도 11을 참조하면, 본 발명의 일실시예에 따라 구성된 전체적인 상호연결의 S파라미터 시뮬레이션 결과는 그래프와 같다. 예를 들어, 그 결과는 50cm 전기적 파이버를 이용하여 달성될 수 있다. 10dB 리턴 로스를 만족하는 대역폭은 54GHz부터 79GHz로 15GHz이다.. 통과 대역 상에서의 삽입 손실은 15dB이하로 나타날 수 있고, 광대역에서 삽입 손실이 일정함을 알 수 있다.Referring to FIG. 11, the S-parameter simulation results of the overall interconnect configured in accordance with an embodiment of the present invention are shown graphically. For example, the result can be achieved using a 50 cm electrical fiber. The bandwidth that satisfies the 10dB return loss is from 54GHz to 79GHz at 15GHz. The insertion loss on the pass band can be less than 15dB, and the insertion loss is constant in the wide band.

도 12는 65GHZ 채널을 통과하고 복조된 PAM4 28Gbps PRBS

Figure pat00030
의 아이(eye) 다이어그램 시뮬레이션 결과를 나타낸 그래프이다.Figure 12 shows a PAM4 28Gbps PRBS < RTI ID = 0.0 >
Figure pat00030
FIG. 7 is a graph showing the eye diagram simulation result of FIG.

전체적인 상호 연결의 성능을 평가하기 위하여, 도 12는 PAM4 28Gbps PRBS

Figure pat00031
의 아이(eye) 다이어그램을 보여줄 수 있다. 아이 다이어그램은 복조된 데이터 패턴을 나타낼 수 있으며, 복조된 데이터 패턴은 65GHz 캐리어로 변조되고, 본 발명의 일실시예에 따라 구성된 상호 연결의 채널을 통하여 통과한 것일 수 있다.To evaluate the performance of the overall interconnect, Figure 12 shows PAM4 28Gbps PRBS
Figure pat00031
Eye diagram of the user. The eye diagram may represent a demodulated data pattern and the demodulated data pattern may be modulated with a 65 GHz carrier and passed through a channel of the interconnect configured in accordance with an embodiment of the present invention.

전기적 파이버는 고속의 데이터 통신을 가능하게 하는 새로운 방법을 제안할 수 있다. MWT 구조는 불연속에서 반사를 최소화하면서 광대역 신호를 전송(transit)할 수 있다. 유전체 웨이브가이드를 마감하는 메탈 클래딩은 방사 손실을 줄일 수 있고, 채널 손실을 줄이는 데에 효과적일 수 있다.Electrical fibers can suggest new ways to enable high-speed data communications. The MWT structure can transit a wideband signal with minimal reflection at discontinuity. Metal cladding that terminates the dielectric waveguide can reduce radiation losses and can be effective in reducing channel loss.

게다가, 중심 주파수가 더 높은 주파수 대역으로 이동할 수 있다면, 더 넓은 대역폭이 어떠한 추가적인 복잡도 또는 비용의 지불 없이 달성될 수 있다. 따라서, 전기적 파이버는 초고속의 스피드로 데이터를 전송하기 위한 요구를 갖는 I/O 채널에 대한 솔루션을 제공할 수 있다. 특히, 전기적 파이버는 IEEE 802.3 bj KR 표준을 기초로 하는 100 Gbps 백플레인 인터페이스에서 모든 구리 유선 라인을 교체할 수 있다. 그리고, 그것은 늘어난 길이의 전송 거리를 갖는 IEEE 802.3 bj SR 표준에도 적용될 수 있다. 보드-투-보드 인터페이스는 데이터센터 시장에서 유망한 솔루션으로서 전기적 파이버를 채용할 수 있다.In addition, if the center frequency can move to a higher frequency band, a wider bandwidth can be achieved without paying any additional complexity or cost. Thus, the electrical fiber can provide a solution to an I / O channel that has a demand to transmit data at a very high speed. In particular, electrical fibers can replace all copper wire lines at the 100 Gbps backplane interface, which is based on the IEEE 802.3 bj KR standard. It can also be applied to the IEEE 802.3 bj SR standard with an extended transmission distance. The board-to-board interface can employ electrical fiber as a promising solution in the data center market.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (1)

송신기 I/O 또는 수신기 I/O 사이에서 보드-투-보드 상호 연결을 위한 전기적 파이버에 있어서,
송신기 측 보드로부터 수신기 측 보드로 신호를 전송(propagate)하기 위한 유전체 웨이브가이드; 및
상기 유전체 웨이브가이드를 마감(wrap up)하는 메탈 클래딩
을 포함하는 전기적 파이버.
An electrical fiber for board-to-board interconnection between a transmitter I / O or a receiver I / O,
A dielectric waveguide for propagating a signal from the transmitter side board to the receiver side board; And
A metal cladding for wrapping up the dielectric waveguide,
≪ / RTI >
KR20140017860A 2014-02-17 2014-02-17 Low Power, High Speed Multi-Channel Chip-to-Chip Interface using Dielectric Waveguide KR20150044788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20140017860A KR20150044788A (en) 2014-02-17 2014-02-17 Low Power, High Speed Multi-Channel Chip-to-Chip Interface using Dielectric Waveguide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140017860A KR20150044788A (en) 2014-02-17 2014-02-17 Low Power, High Speed Multi-Channel Chip-to-Chip Interface using Dielectric Waveguide

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130123344A Division KR101375938B1 (en) 2012-12-27 2013-10-16 Low power, high speed multi-channel chip-to-chip interface using dielectric waveguide

Publications (1)

Publication Number Publication Date
KR20150044788A true KR20150044788A (en) 2015-04-27

Family

ID=53037020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140017860A KR20150044788A (en) 2014-02-17 2014-02-17 Low Power, High Speed Multi-Channel Chip-to-Chip Interface using Dielectric Waveguide

Country Status (1)

Country Link
KR (1) KR20150044788A (en)

Similar Documents

Publication Publication Date Title
KR101375938B1 (en) Low power, high speed multi-channel chip-to-chip interface using dielectric waveguide
JP6534747B2 (en) Chip-to-chip interface using microstrip circuit and dielectric waveguide
JP6417329B2 (en) Connector device and communication system
JP6871944B2 (en) Waveguide for electromagnetic signal transmission
JP7212638B2 (en) Aperture-matched PCB for waveguide transitions
CN111557124B (en) Printed Circuit Board (PCB) having a stub portion coupled to an electromagnetic absorbing material
JP6177349B2 (en) Chip-to-chip interface using low-power, high-speed multi-channel dielectric waveguide
US10658739B2 (en) Wireless printed circuit board assembly with integral radio frequency waveguide
CN114696873A (en) Terahertz carrier wave transmitting device and receiving device
KR20150044788A (en) Low Power, High Speed Multi-Channel Chip-to-Chip Interface using Dielectric Waveguide
Broomall et al. Extending the useful range of copper interconnects for high data rate signal transmission
CN113937450B (en) Coupler, transceiver module and communication system
WO2020041968A1 (en) Surface wave conversion coupling device and surface wave communication system
KR102230313B1 (en) Connector for connecting waveguide and board
Wu Direct Cable Access to Chip Package through Dense Wires Embedded in the Substrate
Wu Micro-Cables out of High-Speed Communication Chip through Embedded Wires in the Package Substrate

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination