KR20150040100A

KR20150040100A - DC-DC Buck Converter

Info

Publication number: KR20150040100A
Application number: KR20130118683A
Authority: KR
Inventors: 구용서
Original assignee: 단국대학교 산학협력단
Priority date: 2013-10-04
Filing date: 2013-10-04
Publication date: 2015-04-14
Also published as: KR101548423B1

Abstract

Disclosed is a DC-DC buck converter which converts variation of inputted battery voltage into constant DC voltage. The DC-DC buck converter activates a linear regulator in accordance with the variation of output current, or activates a switching regulator. When the output current is increased or maintaining a high level, switching power voltage generated by the first linear regulator is used as a power source for performing pulse width modulation operation.

Description

[0001] DC-DC Buck Converter [0002]

본 발명은 디시-디시 벅 컨버터에 관한 것으로 선형 레귤레이션 모드와 PWM(Pulse Width Modulation) 모드를 선택적으로 구동하여 부하전류에 따라 2개의 모드들 중 어느 하나를 선택하고, 고효율을 유지할 수 있는 디시-디시 벅 컨버터에 관한 것이다.The present invention relates to a DC-DC converter, and more particularly, to a DC-DC converter that selectively drives a linear regulation mode and a PWM (Pulse Width Modulation) mode to select any one of two modes according to a load current, Buck converter.

최근 스마트폰 등으로 대표되는 모바일 기기는 휴대용 배터리의 사용이 필수적으로 요구된다. 사용되는 배터리에 따라 모바일 기기에는 전력 관리 회로가 사용되며, 전력 관리 회로의 다기능화와 고기능화가 요구된다. 따라서, 제한된 배터리 전원을 관리하는 회로인 PMIC(Power Management IC)의 중요성이 높아지고 있다. PMIC는 모바일 기기에서의 대기전원을 감소시키기 위한 필수적인 부품이다. PMIC는 크게 두가지 종류로 구분되는데, 선형 레귤레이터인 저 드롭 아웃 레귤레이터(Low DropOut Regulator)와 Switching Mode Power Supply(SMPS)로 구분된다.Recently, mobile devices such as smart phones are required to use portable batteries. Depending on the battery used, power management circuitry is used in mobile devices, and the power management circuitry is required to be multifunctional and highly functional. Therefore, the importance of PMIC (Power Management IC), which is a circuit for managing limited battery power, is increasing. PMIC is an essential part to reduce standby power in mobile devices. PMICs are divided into two types: low dropout regulators (linear regulators) and switching mode power supplies (SMPS).

저 드롭 아웃 레귤레이터는 낮은 전압 강하로 일정한 직류 전압 레벨을 형성할 수 있으며, 빠른 응답속도와 탁월한 노이즈 제거특성을 보인다. 반면, 저 드롭 아웃 레귤레이터는 SMPS에 비해 낮은 전력변환 효율을 보인다. 또한, 스위칭 레귤레이터인 SMPS는 선형 레귤레이터에 비해 높은 전력변환 효율을 가지나, SMPS용 반도체 칩 이외의 외부 소자가 요구되며, 부하에 전압이 전달될 때, 높은 노이즈가 발생하는 문제점이 있다. 따라서, 고성능이 요구되는 아날로그 전력공급 시스템에서는 선형 레귤레이터인 저 들롭 아웃 레귤레이터가 주로 사용된다.Low dropout regulators can produce a constant DC voltage level with low voltage drop, fast response and excellent noise rejection. On the other hand, low dropout regulators exhibit lower power conversion efficiency than SMPS. In addition, the switching regulator SMPS has a higher power conversion efficiency than a linear regulator, but requires an external device other than a semiconductor chip for SMPS, and a high noise is generated when a voltage is transmitted to the load. Therefore, in a high-performance analog power supply system, a low-dropout regulator, which is a linear regulator, is mainly used.

또한, 선형 레귤레이터는 배터리의 충전시 초기에 안정적인 전압을 공급하는 특성이 있으나, 충전이 상당부분 진행된 상태에서는 느린 충전시간을 가지는 단점이 있다. 또한, 스위칭 레귤레이터인 SMPS는 빠른 충전시간을 구현할 수 있는 장점이 있으나, 방전시에 전력변환 효율이 현저히 감소하는 문제가 발생한다.In addition, the linear regulator has a characteristic of supplying a stable voltage at the initial stage of charging the battery, but has a disadvantage in that it has a slow charging time in a state where the charging is considerably advanced. In addition, the switching regulator SMPS has an advantage of realizing a fast charging time, but there is a problem that the power conversion efficiency is significantly reduced at the time of discharging.

따라서, 모바일 기기에서 배터리의 충방전시에 높은 전력변환 효율을 유지할 수 있는 벅 컨버터는 요청된다 할 것이다.Therefore, a buck converter capable of maintaining a high power conversion efficiency at the time of charge / discharge of a battery in a mobile device will be required.

본 발명이 이루고자 하는 기술적 과제는 배터리 전압 또는 출력전류의 변동에도 불구하고 안정적인 동작을 수행하고, 전력변환효율을 향상시킬 수 있는 디시-디시 벅 컨버터를 제공하는데 있다.Disclosure of Invention Technical Problem [8] The present invention provides a DC-DC converter capable of performing stable operation and improving power conversion efficiency despite variations in battery voltage or output current.

상술한 과제를 해결하기 위한 본 발명은, 배터리 출력전압을 수신하고, 스위칭 인에이블 신호에 따라 스위칭 전원전압을 출력하기 위한 제1 선형 레귤레이터; 상기 배터리 출력전압을 수신하고, 선형 인에이블 신호에 따라 출력전압을 형성하고, 전압감지신호를 생성하기 위한 제2 선형 레귤레이터; 상기 스위칭 전원전압을 통해 전력을 공급받고, 스위칭 동작을 통해 구형파 형태의 스위칭 출력신호를 형성하고, 전류감지신호를 생성하기 위한 스위칭 레귤레이터; 상기 전류감지신호 및 상기 전압감지신호를 수신하고, 상기 스위칭 인에이블 신호 또는 상기 선형 인에이블 신호를 활성화하여 스위칭 모드 또는 선형 모드의 동작을 선택하기 위한 모드 선택부; 상기 스위칭 레귤레이터의 출력단과 상기 제2 선형 레귤레이터의 출력단 사이에 연결되고, 상기 스위칭 출력신호에 대한 필터링을 통해 상기 출력전압을 형성하기 위한 필터부; 및 상기 출력전압과 접지 사이에 연결되어 스위칭 궤환전압을 생성하고, 상기 스위칭 궤환전압을 상기 스위칭 레귤레이터에 입력하기 위한 스위칭 궤환부를 포함하는 디시-디시 벅 컨버터를 제공한다.A first linear regulator for receiving the battery output voltage and outputting the switching power supply voltage in accordance with the switching enable signal; A second linear regulator for receiving the battery output voltage, forming an output voltage according to a linear enable signal, and generating a voltage sense signal; A switching regulator receiving power through the switching power supply voltage, forming a switching output signal in the form of a square wave through a switching operation, and generating a current sensing signal; A mode selection unit for receiving the current sense signal and the voltage sense signal and selecting the operation in the switching mode or the linear mode by activating the switching enable signal or the linear enable signal; A filter connected between an output of the switching regulator and an output of the second linear regulator to form the output voltage through filtering of the switching output signal; And a switching feedback unit connected between the output voltage and the ground to generate a switching feedback voltage and input the switching feedback voltage to the switching regulator.

상술한 본 발명에 따르면, 디시-디시 벅 컨버터의 출력단의 부하의 변동에 따라 출력전류가 증가하는 경우, 펄스폭 변조를 수행하는 스위칭 레귤레이터를 동작시킨다. 따라서, 이를 통해 방전 동작시에 높은 전력변환효율을 확보할 수 있다. 또한, 부하의 변동에 의해 출력전류가 감소하는 경우, 스위칭 레귤레이터의 동작을 중지하고, 선형 레귤레이터의 동작을 수행한다. 선형 레귤레이터는 비교적 낮은 출력전류에 높은 효율로 일정한 직류 레벨을 형성할 수 있다. According to the present invention described above, when the output current increases in accordance with the variation of the load of the output stage of the diche-dsyk converter, the switching regulator which performs the pulse width modulation is operated. Therefore, a high power conversion efficiency can be ensured through the discharge operation. Further, when the output current decreases due to the fluctuation of the load, the operation of the switching regulator is stopped and the operation of the linear regulator is performed. Linear regulators can produce a constant DC level with high efficiency at relatively low output currents.

따라서, 배터리 전원을 이용하는 모바일 기기에서 일정한 전원을 공급할 수 있으며, 배터리 전원의 전원전압이 높은 상태에서 출력전류가 증가하는 경우, 제1 선형 레귤레이터를 통한 1차적인 레귤레이션 동작을 수행할 수 있다. 제1 선형 레귤레이터에 의해 레귤레이션된 스위칭 전원전압을 통해 스위칭 레귤레이터는 안정적인 펄스폭변조 동작을 수행할 수 있다. 따라서, 배터리 전원의 높은 전압 상태에서도 출력전압은 안정적으로 설정될 수 있다.Therefore, a constant power can be supplied from the mobile device using the battery power, and when the output current increases while the power supply voltage of the battery power is high, the primary regulation operation through the first linear regulator can be performed. Through the switching power supply voltage regulated by the first linear regulator, the switching regulator can perform stable pulse width modulation operation. Therefore, the output voltage can be stably set even in a high voltage state of the battery power source.

도 1은 본 발명의 바람직한 실시예에 따른 디시-디시 벅 컨버터를 도시한 블록도이다.
도 2는 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 제1 선형 레귤레이터 또는 제2 선형 레귤레이터를 도시한 회로도이다.
도 3은 본 발명의 바람직한 실시예에 따라 상기 도 1의 스위칭 레귤레이터를 도시한 블록도이다.
도 4는 본 발명의 바람직한 실시예에 따른 모드 선택부를 도시한 블록도이다.
도 5는 본 발명의 바람직한 실시예에 따른 도 4의 스위칭 제어부를 도시한 회로도이다.
도 6은 본 발명의 바람직한 실시예에 따른 선형 제어부를 도시한 블록도이다.1 is a block diagram illustrating a dc-dsy buck converter according to a preferred embodiment of the present invention.
FIG. 2 is a circuit diagram showing the first linear regulator or the second linear regulator shown in FIG. 1 according to a preferred embodiment of the present invention.
3 is a block diagram illustrating the switching regulator of FIG. 1 according to a preferred embodiment of the present invention.
4 is a block diagram illustrating a mode selection unit according to a preferred embodiment of the present invention.
5 is a circuit diagram showing the switching control unit of FIG. 4 according to a preferred embodiment of the present invention.
6 is a block diagram illustrating a linear controller according to a preferred embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

실시예Example

도 1은 본 발명의 바람직한 실시예에 따른 디시-디시 벅 컨버터를 도시한 블록도이다.1 is a block diagram illustrating a dc-dsy buck converter according to a preferred embodiment of the present invention.

도 1을 참조하면, 본 실시예의 디시-디시 벅 컨버터는 제1 선형 레귤레이터(100), 모드 선택부(200), 제2 선형 레귤레이터(300), 스위칭 레귤레이터(400), 필터부(500) 및 스위칭 궤환부(600)를 가진다.1, the DC-DC converter of the present embodiment includes a first linear regulator 100, a mode selection unit 200, a second linear regulator 300, a switching regulator 400, a filter unit 500, And a switching feedback unit 600.

제1 선형 레귤레이터(100), 모드 선택부(200) 및 제2 선형 레귤레이터(300)의 공급전원으로는 배터리 출력전압 Vbatt가 사용된다. 또한, 스위칭 레귤레이터(400)의 공급전원으로는 제1 선형 레귤레이터(100)의 출력전압인 스위칭 전원전압 PWM_VDD가 사용된다.The battery output voltage Vbatt is used as the supply voltage of the first linear regulator 100, the mode selection unit 200, and the second linear regulator 300. The switching power supply voltage PWM_VDD, which is the output voltage of the first linear regulator 100, is used as the power supply for the switching regulator 400.

제1 선형 레귤레이터(100)는 제1 기준 전압 Vref1을 수신하고, 배터리 출력전압 Vbatt에 대한 레귤레이션 동작을 수행한다. 상기 제1 선형 레귤레이터(100)는 저 드롭 아웃 레귤레이터임이 바람직하다. 또한, 상기 제1 선형 레귤레이터(100)는 스위칭 인에이블 신호 PWM_EN에 따라 레귤레이션 동작을 수행한다. 즉, 스위칭 인에이블 신호 PWM_EN이 활성화되는 경우, 제1 선형 레귤레이터(100)는 활성화되어 선형 레귤레이션 동작을 수행한다. 따라서, 선형 레귤레이션에 따른 제1 선형 레귤레이터(100)의 출력신호인 스위칭 전원전압 PWM_VDD가 형성된다. 스위칭 전원전압 PWM_VDD는 스위칭 레귤레이터(400)의 전원전압으로 사용된다.The first linear regulator 100 receives the first reference voltage Vref1 and performs a regulation operation on the battery output voltage Vbatt. The first linear regulator 100 is preferably a low dropout regulator. Also, the first linear regulator 100 performs a regulating operation in accordance with the switching enable signal PWM_EN. That is, when the switching enable signal PWM_EN is activated, the first linear regulator 100 is activated to perform the linear regulation operation. Thus, the switching power supply voltage PWM_VDD, which is the output signal of the first linear regulator 100 according to the linear regulation, is formed. The switching power supply voltage PWM_VDD is used as the power supply voltage of the switching regulator 400.

따라서, 스위칭 인에이블 신호 PWM_EN이 활성화되면, 제1 선형 레귤레이터(100)의 동작에 따라 스위칭 레귤레이터(400)는 활성화되고, 펄스폭변조(Pulse Width Modulation:PWM) 동작을 수행하고, 출력전압 Vout을 형성한다. 또한, 스위칭 인에이블 신호 PWM_EN이 활성화되는 경우, 선형 인에이블 신호 LDO_EN은 비활성화된다. 따라서, 제2 선형 레귤레이터(300)는 비활성화되고, 레귤레이션 동작이 수행되지 않는다. 이는 스위칭 인에이블 신호 PWM_EN 및 선형 인에이블 신호 LDO_EN이 상호 상보적인 관계에 있음을 의미한다.Accordingly, when the switching enable signal PWM_EN is activated, the switching regulator 400 is activated according to the operation of the first linear regulator 100, performs a pulse width modulation (PWM) operation, and outputs the output voltage Vout . Further, when the switching enable signal PWM_EN is activated, the linear enable signal LDO_EN is inactivated. Thus, the second linear regulator 300 is inactivated, and the regulation operation is not performed. This means that the switching enable signal PWM_EN and the linear enable signal LDO_EN have a mutually complementary relationship.

모드 선택부(200)는 스위칭 레귤레이터(400)로부터 전류감지신호 I_SENSE를 수신하고, 제2 선형 레귤레이터(300)로부터 전압감지신호 V_SENSE를 수신한다. 수신되는 전류감지신호 I_SENSE 및 전압감지신호 V_SENSE에 따라 상기 모드 선택부(200)는 스위칭 인에이블 신호 PWM_EN 및 선형 인에이블 신호 LDO_EN 중 어느 하나를 활성화한다. 예컨대, 선형 인에이블 신호 LDO_EN이 활성화되는 경우, 제2 선형 레귤레이터(300)는 활성화되고, 제2 기준전압 Vref2를 수신하여 출력전압 Vout을 생성한다. 즉, 제2 선형 레귤레이터(300)는 수신되는 제2 기준전압 Vref2와 내부 궤환 경로를 통해 수신되는 궤환전압에 대한 오차 증폭 동작을 통해 배터리 출력전압 Vbatt에 대한 선형 레귤레이션 동작을 수행하고, 레귤레이션된 전압을 출력전압 Vout으로 생성한다.The mode selection unit 200 receives the current sense signal I_SENSE from the switching regulator 400 and receives the voltage sense signal V_SENSE from the second linear regulator 300. The mode selection unit 200 activates either the switching enable signal PWM_EN or the linear enable signal LDO_EN according to the current sensing signal I_SENSE and the voltage sensing signal V_SENSE. For example, when the linear enable signal LDO_EN is activated, the second linear regulator 300 is activated and receives the second reference voltage Vref2 to generate the output voltage Vout. That is, the second linear regulator 300 performs a linear regulation operation on the battery output voltage Vbatt through the error amplification operation on the received second reference voltage Vref2 and the feedback voltage received through the internal feedback path, To the output voltage Vout.

상기 모드 선택부(200)가 스위칭 인에이블 신호 PWM_EN 또는 선형 인에이블 신호 LDO_EN을 활성화시키는 동작은 전류감지신호 I_SENSE 또는 전압감지신호 V_SENSE에 따른다. 예컨대, 전류감지신호 I_SENSE가 특정 레벨 이상의 톱니파를 형성하는 경우, 선형 인에이블 신호 LDO_EN은 활성화된다. 전류감지신호 I_SENSE는 필터부를 흐르는 전류량이 급격히 감소하는 경우, 일정 레벨 이상의 톱니파를 형성한다. The operation of the mode selection unit 200 to activate the switching enable signal PWM_EN or the linear enable signal LDO_EN depends on the current sense signal I_SENSE or the voltage sense signal V_SENSE. For example, when the current sense signal I_SENSE forms a sawtooth wave above a certain level, the linear enable signal LDO_EN is activated. The current sense signal I_SENSE forms sawtooth waves above a certain level when the amount of current flowing through the filter portion sharply decreases.

또한, 전압감지신호 V_SENSE가 특정 레벨 이하의 값을 가지면, 스위칭 인에이블 신호 PWM_EN이 활성화된다. 예컨대, 출력전압 Vout에 연결된 부하 임피던스에 의한 출력전류가 증가하는 경우, 제2 선형 레귤레이터(300)의 출력인 출력전압 Vout은 감소한다. 따라서, 전압감지신호 V_SENSE도 감소한다. 전압감지신호 V_SENSE의 감소에 의해 스위칭 인에이블 신호 PWM_EN은 활성화되고, 제1 선형 레귤레이터(100)는 활성화된다. 따라서, 제1 선형 레귤레이터(100)는 선형 레귤레이션 동작을 수행하고, 스위칭 전원전압 PWM_VDD는 스위칭 레귤레이터(400)로 공급된다. 따라서, 스위칭 레귤레이터는 동작을 개시한다. 반면, 제2 선형 레귤레이터(300)는 동작을 중지한다.Further, when the voltage sense signal V_SENSE has a value below a certain level, the switching enable signal PWM_EN is activated. For example, when the output current due to the load impedance connected to the output voltage Vout increases, the output voltage Vout, which is the output of the second linear regulator 300, decreases. Therefore, the voltage sense signal V_SENSE also decreases. By the reduction of the voltage sense signal V_SENSE, the switching enable signal PWM_EN is activated and the first linear regulator 100 is activated. Thus, the first linear regulator 100 performs a linear regulation operation, and the switching power supply voltage PWM_VDD is supplied to the switching regulator 400. [ Thus, the switching regulator starts operation. On the other hand, the second linear regulator 300 stops operating.

또한, 스위칭 레귤레이터(400)가 동작을 수행하는 과정에서 부하의 변동에 따라 출력전류가 감소하는 경우, 스위칭 레귤레이터(400)는 출력전류 감소를 감지하고, 이를 전류감지신호 I_SENSE로 변환한다. 따라서, 모드 선택부(200)는 선형 인에이블 신호 LDO_EN을 활성화하고, 제2 선형 레귤레이터(300)는 동작을 개시한다. 또한, 제1 선형 레귤레이터(100)는 동작을 중지한다.Further, when the output current decreases according to the variation of the load in the course of the operation of the switching regulator 400, the switching regulator 400 senses the output current decrease and converts it into the current sensing signal I_SENSE. Therefore, the mode selection unit 200 activates the linear enable signal LDO_EN, and the second linear regulator 300 starts operation. Further, the first linear regulator 100 stops operating.

만일 제1 선형 레귤레이터(100)가 활성화되는 경우, 스위칭 전원전압 PWM_VDD는 스위칭 레귤레이터(400)의 전원으로 공급되고, 스위칭 레귤레이터(400)는 펄스폭변조 동작에 따른 레귤레이션 동작을 수행한다. 따라서, 스위칭 레귤레이터(400)는 구형파 형태의 스위칭 출력신호 Vsr를 형성한다. 또한, 스위칭 출력신호 Vsr가 가지는 시비율(duty rate)은 스위칭 궤환부(600)의 스위칭 궤환전압 FB에 의존하는 특징을 가진다. 예컨대, 스위칭 궤환전압 FB은 스위칭 레귤레이터(400)에 인가되고, 스위칭 궤환전압 FB가 낮은 레벨을 가지는 경우, 스위칭 출력신호 Vsr의 시비율은 증가하는 특성이 있다. 또한, 스위칭 레귤레이터(400)는 필터부(500)를 흐르는 전류량을 감지한다. 만일 필터부(500)를 흐르는 전류량이 감소하는 경우, 톱니파 형태의 신호가 형성되고, 전류감지신호 I_SENSE는 선형 인에이블 신호 LDO_EN을 활성화될 수 있다.If the first linear regulator 100 is activated, the switching power supply voltage PWM_VDD is supplied to the power supply of the switching regulator 400, and the switching regulator 400 performs a regulating operation according to the pulse width modulation operation. Thus, the switching regulator 400 forms a square-wave type switching output signal Vsr. The duty ratio of the switching output signal Vsr has a characteristic that it depends on the switching feedback voltage FB of the switching feedback unit 600. [ For example, when the switching feedback voltage FB is applied to the switching regulator 400 and the switching feedback voltage FB has a low level, the duty ratio of the switching output signal Vsr increases. In addition, the switching regulator 400 senses the amount of current flowing through the filter unit 500. When the amount of current flowing through the filter unit 500 decreases, a sawtooth-shaped signal is formed, and the current sense signal I_SENSE can be activated by the linear enable signal LDO_EN.

필터부(500)는 상기 스위칭 레귤레이터(400)의 출력단과 제2 선형 레귤레이터(300)의 출력단 사이에 연결된다. 구형파 형태를 가지는 스위칭 레귤레이터(400)의 출력인 스위칭 출력신호 Vsr는 필터부(500)를 거치면서 일정한 레벨을 가지도록 형성된다. 또한, 필터부(500)를 흐르는 전류량의 변동은 스위칭 레귤레이터(400)에서 감지된다. 이를 위해 상기 필터부는 인턱터 L 및 커패시터 C를 가지고, 필터용 저항들 Rx1 및 Rx2를 가질 수 있다. 다만, 상기 필터부(500)는 저역통과의 특성을 가진 것이라면 여하한 구성도 가능할 것이다.The filter unit 500 is connected between the output terminal of the switching regulator 400 and the output terminal of the second linear regulator 300. The switching output signal Vsr, which is the output of the switching regulator 400 having a rectangular wave form, is formed to have a constant level through the filter unit 500. The fluctuation of the amount of current flowing through the filter unit 500 is sensed by the switching regulator 400. To this end, the filter section has an inductor L and a capacitor C, and may have resistors Rx1 and Rx2 for the filter. However, the filter unit 500 may have any configuration as long as it has low-pass characteristics.

스위칭 궤환부(600)는 디시-디시 벅 컨버터의 출력단과 접지 사이에 연결된다. 상기 스위칭 궤환부(600)는 서로 직렬연결된 2개의 스위칭 궤환저항들 RF1 및 RF2로 구성되며, 스위칭 궤환부(600)에서 생성된 스위칭 궤환전압 FB는 스위칭 레귤레이터(400)로 피드백된다. 또한, 스위칭 레귤레이터(400)는 제3 기준전압 Vref3을 수신하고, 스위칭 궤환전압 FB와 제3 기준전압 Vfb3의 차이를 증폭하고, 내부에서 발생되는 감지 신호와의 비교동작을 통해 구형파 형태의 스위칭 출력신호 Vsr을 생성한다.The switching feedback unit 600 is connected between the output terminal of the DC-DC converter and the ground. The switching feedback unit 600 is composed of two switching feedback resistors RF1 and RF2 connected in series and the switching feedback voltage FB generated in the switching feedback unit 600 is fed back to the switching regulator 400. [ In addition, the switching regulator 400 receives the third reference voltage Vref3, amplifies the difference between the switching feedback voltage FB and the third reference voltage Vfb3, and outputs a square-wave switching output And generates a signal Vsr.

상기 도 1의 디시-디시 벅 컨버터는 선형 인에이블 신호 LDO_EN이 활성화되는 경우, 제2 선형 레귤레이터(300)가 동작되는 구성을 가진다. 동시에 제1 선형 레귤레이터(100)는 동작을 중지하여 스위칭 레귤레이터(400)는 비활성화된다. 따라서, 선형 인에이블 신호 LDO_EN이 활성화된 상태에서는 제2 선형 레귤레이터(300)의 동작에 따른 출력전압 Vout이 생성된다.The diche-dsyck converter of FIG. 1 has a configuration in which the second linear regulator 300 is operated when the linear enable signal LDO_EN is activated. At the same time, the first linear regulator 100 stops operating so that the switching regulator 400 is inactivated. Therefore, when the linear enable signal LDO_EN is activated, the output voltage Vout according to the operation of the second linear regulator 300 is generated.

또한, 스위칭 인에이블 신호 PWM_EN이 활성화되는 경우, 제1 선형 레귤레이터(100)는 활성화되고, 제2 선형 레귤레이터(300)는 동작을 중지한다. 제1 선형 레귤레이터(100)에 의해 스위칭 전원전압 PWM_VDD는 생성되며, 생성된 스위칭 전원전압 PWM_VDD에 의해 스위칭 레귤레이터(400)는 동작이 개시된다. 따라서 구형파 형태의 스위칭 출력신호 Vsr이 생성되고, 필터부(500)를 거쳐 출력전압 Vout으로 생성된다.Further, when the switching enable signal PWM_EN is activated, the first linear regulator 100 is activated and the second linear regulator 300 stops operating. The switching power supply voltage PWM_VDD is generated by the first linear regulator 100, and the switching regulator 400 is started by the generated switching power supply voltage PWM_VDD. Thus, a square-wave type switching output signal Vsr is generated, and is generated as an output voltage Vout through the filter unit 500. [

상술한 도 1의 동작에서 전압감지신호 V_SENSE와 전류감지신호 I_SENSE는 상보적인 동작을 수행한다. 따라서, 제1 선형 레귤레이터(100)의 활성화에 따라 스위칭 레귤레이터(400)가 스위칭 출력신호 Vsr을 형성하는 기간에서는 제2 선형 레귤레이터(300)는 동작을 중지한다. 또한, 제2 선형 레귤레이터(300)가 활성화되어 출력전압 Vout을 생성하는 기간에서는 제1 선형 레귤레이터(100)는 동작을 중지한다.In the operation of FIG. 1, the voltage sensing signal V_SENSE and the current sensing signal I_SENSE perform a complementary operation. Therefore, in a period in which the switching regulator 400 forms the switching output signal Vsr in accordance with the activation of the first linear regulator 100, the second linear regulator 300 stops operating. Further, in a period in which the second linear regulator 300 is activated and generates the output voltage Vout, the first linear regulator 100 stops operating.

상기 전류감지신호 I_SENSE는 스위칭 출력신호에 의해 필터부를 흐르는 전류량이 감소하는 경우, 선형 인에이블 신호 LDO_EN을 활성화시킨다. 예컨대, 특정 레벨 이하의 전류량이 필터부(500)를 흐르는 경우, 전류감지신호 I_SENSE는 모드 선택부(200)의 카운팅 동작에 의해 카운팅되고 선형 인에이블 신호 LDO_EN으로 활성화된다.The current sense signal I_SENSE activates the linear enable signal LDO_EN when the amount of current flowing through the filter portion by the switching output signal decreases. For example, when a current less than a certain level flows through the filter unit 500, the current sense signal I_SENSE is counted by the counting operation of the mode selection unit 200 and is activated by the linear enable signal LDO_EN.

또한, 전압감지신호 V_SENSE는 제2 선형 레귤레이터(300)의 출력인 출력전압 Vout에 의한 출력전류가 증가하는 경우에 스위칭 인에이블 신호 PWM_EN을 활성화한다. 전압감지신호 V_SENSE는 모드 선택부(200)에서 슈미트리거 동작을 통해 스위칭 인에이블 신호 PWM_EN으로 활성화된다. In addition, the voltage sense signal V_SENSE activates the switching enable signal PWM_EN when the output current by the output voltage Vout, which is the output of the second linear regulator 300, increases. The voltage detection signal V_SENSE is activated by the mode selection unit 200 through the Schmitt trigger operation as the switching enable signal PWM_EN.

도 2는 본 발명의 바람직한 실시예에 따라 상기 도 1에 도시된 제1 선형 레귤레이터 또는 제2 선형 레귤레이터를 도시한 회로도이다.FIG. 2 is a circuit diagram showing the first linear regulator or the second linear regulator shown in FIG. 1 according to a preferred embodiment of the present invention.

도 2를 참조하면, 제1 선형 레귤레이터 또는 제2 선형 레귤레이터는 에러 엠프(110), 버퍼(120), 파워 트랜지스터 QP 및 궤환부(130)를 가진다. 또한, 설명의 편의를 위해 본 도면의 설명에서 제1 선형 레귤레이터 및 제2 선형 레귤레이터는 레귤레이터로 명명키로 한다.Referring to FIG. 2, the first linear regulator or the second linear regulator has an error amplifier 110, a buffer 120, a power transistor QP, and a feedback section 130. Also, for convenience of explanation, the first linear regulator and the second linear regulator in the description of this drawing are referred to as a regulator.

에러 엠프(110)의 음의 입력단에는 기준전압 Vref이 인가된다. 즉, 제1 선형 레귤레이터의 경우, 제1 기준전압 Vref1이 인가되고, 제2 선형 레귤레이터의 경우, 제2 기준전압 Vref2가 인가된다. 또한, 에러 엠프(110)의 양의 입력단에는 궤환부(130)의 궤환전압 Vfb가 인가된다. 에러 엠프(110)에 의해 증폭된 전압차는 버퍼(120)로 인가된다. 상기 버퍼(120)는 통상의 전압버퍼임이 바람직하다. 또한, 상기 버퍼(120) 및 에러 엠프(110)의 전원공급 단자에는 인에이블 신호 EN이 인가된다. 예컨대, 제1 선형 레귤레이터의 경우, 스위칭 인에이블 신호 PWM_EN이 인가되고, 제2 선형 레귤레이터의 경우, 선형 인에이블 신호 LDO_EN이 인가된다. 따라서, 인에이블 신호 EN이 로우 레벨을 유지하는 경우, 버퍼(120) 또는 에러 엠프(110)에는 전원이 실질적으로 공급되지 않아 동작이 중지된다. 이를 인에이블 신호 EN의 비활성화에 따른 선형 레귤레이터의 비활성화라 표현한다. 또한, 인에이블 신호 EN이 하이 레벨을 유지하는 경우, 버퍼(120) 또는 에러 엠프(110)는 동작을 개시하여 입력단자들에 인가된 전압차를 증폭한다.A reference voltage Vref is applied to the negative input terminal of the error amplifier 110. That is, in the case of the first linear regulator, the first reference voltage Vref1 is applied, and in the case of the second linear regulator, the second reference voltage Vref2 is applied. A feedback voltage Vfb of the feedback unit 130 is applied to the positive input terminal of the error amplifier 110. [ The voltage difference amplified by the error amplifier 110 is applied to the buffer 120. The buffer 120 is preferably a conventional voltage buffer. In addition, an enable signal EN is applied to the power supply terminal of the buffer 120 and the error amplifier 110. For example, in the case of the first linear regulator, the switching enable signal PWM_EN is applied, and in the case of the second linear regulator, the linear enable signal LDO_EN is applied. Therefore, when the enable signal EN maintains the low level, the buffer 120 or the error amplifier 110 is not substantially supplied with power and the operation is stopped. This is referred to as inactivation of the linear regulator due to deactivation of the enable signal EN. Further, when the enable signal EN maintains the high level, the buffer 120 or the error amplifier 110 starts operation to amplify the voltage difference applied to the input terminals.

에러 엠프(110)의 출력 또는 버퍼(120)의 출력은 파워 트랜지스터 QP의 게이트 단자에 인가된다. 상기 파워 트랜지스터 QP는 PMOS 트랜지스터임이 바람직하다. 또한, 상기 파워 트랜지스터 QP에는 궤환부(130)가 연결된다. 상기 궤한부(130)는 적어도 2개의 저항들 R1 및 R2을 포함하며, 2개의 저항들 R1 및 R2에 의해 형성되는 분배전압을 궤환전압 Vfb로 출력한다. 궤환전압 Vfb는 에러 엠프(110)의 양의 입력단자에 인가된다.The output of the error amplifier 110 or the output of the buffer 120 is applied to the gate terminal of the power transistor QP. The power transistor QP is preferably a PMOS transistor. A feedback unit 130 is connected to the power transistor QP. The return portion 130 includes at least two resistors R1 and R2, and outputs a divided voltage formed by the two resistors R1 and R2 as a feedback voltage Vfb. The feedback voltage Vfb is applied to the positive input terminal of the error amplifier 110. [

예컨대, 배터리 출력전압 Vbatt가 상승하는 경우, 파워 트랜지스터 QP에 의해 형성되는 구동전류는 증가한다. 따라서, 궤환전압 Vfb도 상승한다. 상승된 궤환전압 Vfb에 의해 에러 엠프(110)의 출력신호는 증가하며, 파워 트랜지스터 QP의 게이트 단자의 전압도 상승한다. 따라서, 파워 트랜지스터 QP의 게이트-소스 간의 전압차는 감소하며, 증가된 구동전류는 감소하여 증가된 출력전압 Vo는 특정의 레벨을 향해 감소하는 경향을 가진다.For example, when the battery output voltage Vbatt rises, the drive current formed by the power transistor QP increases. Therefore, the feedback voltage Vfb also increases. The output signal of the error amplifier 110 increases by the raised feedback voltage Vfb and the voltage at the gate terminal of the power transistor QP also rises. Thus, the voltage difference between the gate and the source of the power transistor QP decreases, and the increased drive current decreases so that the increased output voltage Vo tends to decrease toward a certain level.

또한, 상기 궤환전압 Vfb는 제2 선형 레귤레이터에서는 전압감지신호 V_SENSE로 사용될 수 있다.Also, the feedback voltage Vfb may be used as the voltage sense signal V_SENSE in the second linear regulator.

도 3은 본 발명의 바람직한 실시예에 따라 상기 도 1의 스위칭 레귤레이터를 도시한 블록도이다.3 is a block diagram illustrating the switching regulator of FIG. 1 according to a preferred embodiment of the present invention.

도 3을 참조하면, 스위칭 레귤레이터는 제어부(410), 구동부(420), 전류 감지부(430), 기울기 보상부(440), 가산부(450), 스위칭 에러엠프(460) 및 비교기(470)를 가진다.3, the switching regulator includes a control unit 410, a driving unit 420, a current sensing unit 430, a slope compensating unit 440, an adding unit 450, a switching error amplifier 460 and a comparator 470, .

제어부(410)는 비교기(470)에서 발생되는 펄스 신호 또는 구형파 신호를 수신하고, 구동부(420)를 구성하는 구동 트랜지스터들 MP 및 MN을 순차 구동시킨다. 비교기(470)에서 인가되는 구형파 신호는 하이 레벨과 로우 레벨이 반복되는 신호이며, 이를 내부 클럭을 이용하여 적절한 펄스폭으로 변환한다. 또한, 변환된 신호는 제1 구동 트랜지스터 MP 및 제2 구동 트랜지스터 MN를 선택적으로 턴온시킨다. 이를 위해 상기 제어부(410)는 제1 스위칭 제어신호를 제1 구동 트랜지스터 MP의 게이트 단자에 인가하고, 제2 스위칭 제어신호를 제2 구동 트랜지스터 MN의 게이트 단자에 인가한다. 상기 제1 스위칭 제어신호 및 제2 스위칭 제어신호는 상호간에 상보적인 관계에 있다. 또한, 구동 트랜지스터들 MP 및 MN의 동시 턴온에 따른 오동작의 방지를 위해 각각의 구동 트랜지스터들 MP 및 MN의 게이트 단자에는 데드타임 버퍼가 추가적으로 구비될 수 있다. The controller 410 receives the pulse signal or the square wave signal generated by the comparator 470 and sequentially drives the driving transistors MP and MN included in the driving unit 420. The square wave signal applied from the comparator 470 is a signal in which the high level and the low level are repeated, and converts it into an appropriate pulse width using an internal clock. In addition, the converted signal selectively turns on the first driving transistor MP and the second driving transistor MN. To this end, the controller 410 applies a first switching control signal to the gate terminal of the first driving transistor MP and a second switching control signal to the gate terminal of the second driving transistor MN. The first switching control signal and the second switching control signal are mutually complementary. In addition, a dead time buffer may be additionally provided to gate terminals of the driving transistors MP and MN for preventing malfunction due to simultaneous turn-on of the driving transistors MP and MN.

제1 구동 트랜지스터 MP가 턴온되는 경우, 상기 도 1의 필터부(500)의 인덕터 L에는 하이 레벨의 신호가 인가된다. 따라서, 출력전압 Vout은 설정된 레벨을 유지한다. 또한, 제2 구동 트랜지스터 MN이 턴온되는 경우, 상기 도 1의 인덕터 L에는 로우 레벨의 신호가 인가된다. 이 때, 인덕터 L에 저장된 에너지에 의해 출력전압 Vout은 기존의 레벨을 유지한다. 다만, 출력전압 Vout의 변동은 스위칭 궤환부(600)에서 출력되는 스위칭 궤환전압 FB에 의해 스위칭 에러엠프(460)의 음의 입력단에 인가된다.When the first driving transistor MP is turned on, a high level signal is applied to the inductor L of the filter unit 500 of FIG. Therefore, the output voltage Vout maintains the set level. When the second driving transistor MN is turned on, a low level signal is applied to the inductor L of FIG. At this time, the output voltage Vout is maintained at an existing level by the energy stored in the inductor L. However, the variation of the output voltage Vout is applied to the negative input terminal of the switching error amplifier 460 by the switching feedback voltage FB outputted from the switching feedback unit 600. [

전류 감지부(430)는 도 1의 필터부(500)의 인덕터 L을 흐르는 전류를 감지하고, 인가되는 클럭신호에 상응하여 인턱터 전류를 펄스열의 신호로 변환한다. 펄스열의 신호는 가산부(450)로 인가된다. 또한, 도 1의 출력단자를 통해 흐르는 출력전류가 감소하는 경우, 인덕터 L을 흐르는 전류는 전류 감지부에서 톱니파의 파형으로 변환된다. 이러한 톱니파 파형은 전류감지신호 I_SENSE를 형성한다.The current sensing unit 430 senses a current flowing through the inductor L of the filter unit 500 of FIG. 1, and converts the inductor current into a pulse train signal in accordance with an applied clock signal. The signal of the pulse train is applied to the adder 450. Further, when the output current flowing through the output terminal of Fig. 1 decreases, the current flowing in the inductor L is converted into the waveform of the sawtooth wave in the current sensing portion. This sawtooth waveform forms the current sense signal I_SENSE.

기울기 보상부(440)는 상기 전류 감지부(430)에 인가되는 클럭신호와 동일한 클럭신호를 이용하여 톱니파를 형성한다. 형성된 톱니파는 가산부(450)로 인가된다.The slope compensation unit 440 forms a saw tooth using the same clock signal as the clock signal applied to the current sensing unit 430. The formed sawtooth wave is applied to the adder 450.

가산부(450)에서는 전류 감지부(430)에서 형성된 펄스열의 신호와 기울기 보상부(440)의 톱니파에 대한 합산동작을 수행한다. 따라서, 전류 감지부(430)에서 형성된 펄스열의 신호는 톱니파 형태로 변환된다. 변환된 가산부(450)의 출력 제1 비교신호를 형성하고, 비교기(470)로 인가된다.The summing unit 450 performs a summing operation on the signal of the pulse train formed in the current sensing unit 430 and the sawtooth wave of the slope compensating unit 440. Accordingly, the pulse train signal formed in the current sensing unit 430 is converted into a sawtooth wave form. And forms the output first comparison signal of the converted summing unit 450 and is applied to the comparator 470.

또한, 스위칭 에러엠프(460)의 양의 입력단자에는 제3 기준전압 Vref3이 인가되고, 음의 입력단자에는 스위칭 궤환전압 FB가 인가된다. 만일 스위칭 궤환전압 FB이 상승하는 경우, 스위칭 에러엠프(460)의 출력레벨은 감소된다. 감소된 스위칭 에러엠프(460)의 출력신호는 제2 비교신호를 형성하며, 비교기(470)에 인가되고, 비교기(470)가 출력하는 구형파의 시비율(duty rate)을 증가시킨다. 증가된 시비율에 의해 제1 구동 트랜지스터 MP의 턴온기간은 제2 구동 트랜지스터 MN의 턴온기간에 비해 증가한다. 따라서, 스위칭 궤환전압 FB는 증가한다. 상술한 과정을 통해 스위칭 궤환전압 FB에 의한 부궤환 동작이 수행될 수 있다.The third reference voltage Vref3 is applied to the positive input terminal of the switching error amplifier 460 and the switching feedback voltage FB is applied to the negative input terminal thereof. If the switching feedback voltage FB rises, the output level of the switching error amplifier 460 is reduced. The output signal of the reduced switching error amplifier 460 forms a second comparison signal and is applied to the comparator 470 and increases the duty ratio of the square wave output by the comparator 470. The turn-on period of the first drive transistor MP is increased compared with the turn-on period of the second drive transistor MN due to the increased application ratio. Therefore, the switching feedback voltage FB increases. The negative feedback operation by the switching feedback voltage FB can be performed through the above-described process.

도 4는 본 발명의 바람직한 실시예에 따른 모드 선택부를 도시한 블록도이다.4 is a block diagram illustrating a mode selection unit according to a preferred embodiment of the present invention.

도 4를 참조하면, 모드 선택부는 스위칭 제어부(210) 및 선형 제어부(220)를 가진다.Referring to FIG. 4, the mode selection unit includes a switching control unit 210 and a linear control unit 220.

스위칭 제어부(210)에는 전압감지신호 V_SENSE가 입력되고, 스위칭 인에이블 신호 PWN_EN이 생성된다.A voltage sensing signal V_SENSE is input to the switching controller 210, and a switching enable signal PWN_EN is generated.

또한, 선형 제어부(220)에는 전류감지신호 I_SENSE가 입력되고, 스위칭 인에이블 신호 LDO_EN이 생성된다.The linear control unit 220 receives the current sensing signal I_SENSE and generates the switching enable signal LDO_EN.

도 5는 본 발명의 바람직한 실시예에 따른 도 4의 스위칭 제어부를 도시한 회로도이다.5 is a circuit diagram showing the switching control unit of FIG. 4 according to a preferred embodiment of the present invention.

도 5를 참조하면, 스위칭 제어부는 에미터 폴로워(211), 전류 미러부(212) 및 스위칭 인에이블 생성부(213)를 가진다.Referring to FIG. 5, the switching control unit includes an emitter follower 211, a current mirror unit 212, and a switching enable generator 213.

에미터 폴로워(211)는 입력되는 전압감지신호 V_SENSE의 변동에 따라 출력레벨이 감소된다. 감소된 에미터 폴로워(211)의 출력레벨은 전류 미러부(212)에서 미러링 전류 Icomp의 증가를 유발하고, 스위칭 인에이블 생성부(213)에 인가되는 입력전압을 증가시킨다. 이를 통해 전압감지신호 V_SENSE가 감소하는 경우, 스위칭 인에이블 신호 PWM_EN은 활성화될 수 있다.The output level of the emitter follower 211 is reduced in accordance with the variation of the input voltage sense signal V_SENSE. The output level of the reduced emitter follower 211 causes an increase in the mirroring current Icomp in the current mirror portion 212 and increases the input voltage applied to the switching enable generator 213. [ When the voltage sense signal V_SENSE is thereby reduced, the switching enable signal PWM_EN can be activated.

제2 선형 레귤레이터(300)가 활성화되고 출력전압 Vout을 생성하는 상태에서 출력단에 연결된 부하의 변동 등으로 인해 출력전류가 증가하는 경우, 제2 선형 레귤레이터(300)의 파워 트랜지스터가 가지는 전류 구동 능력의 한계로 인해 출력전압 Vout은 감소한다. 따라서, 상기 도 2의 궤환전압은 감소하며, 궤환전압을 전압감지신호 V_SENSE로 사용하는 경우, 전압감지신호 V_SENSE도 감소한다.When the output current increases due to a change in the load connected to the output terminal in a state where the second linear regulator 300 is activated and generates the output voltage Vout, the current driving capability of the power transistor of the second linear regulator 300 Due to the limit, the output voltage Vout decreases. Therefore, when the feedback voltage is used as the voltage sense signal V_SENSE, the voltage sense signal V_SENSE also decreases.

따라서, 트랜지스터 MP1의 게이트 소스 간의 전압차는 증가하고, 저항 R1로 인해 제1 노드 N1의 전압은 감소한다. 제1 노드 N1 전압의 감소는 트랜지스터 MP2를 흐르는 미러링 전류 Icomp의 증가를 유발한다. 또한, 미러링 전류 Icomp의 증가에 따라 트랜지스터 MN1의 게이트 단자의 전압은 증가한다. 이는 스위칭 인에이블 생성부(213)에 인가되는 입력전압의 증가를 의미한다.Therefore, the voltage difference between the gate sources of the transistor MP1 increases, and the voltage at the first node N1 decreases due to the resistor R1. The reduction of the voltage at the first node N1 causes an increase in the mirroring current Icomp flowing through transistor MP2. Further, as the mirroring current Icomp increases, the voltage at the gate terminal of the transistor MN1 increases. This means an increase in the input voltage applied to the switching enable generator 213. [

상기 스위칭 인에이블 생성부(213)는 슈미트리거의 특성을 가진다. 예컨대, 슈미트리거에서 설정된 문턱 전압들에 의해 슈미트리거는 히스테리시스 특성을 가진다. 즉, 제1 문턱 전압 및 이보다 높은 제2 문턱 전압을 가지며, 입력신호가 제2 문턱 전압을 상회하는 경우, 슈미트리거는 하이 레벨의 신호인 활성화된 스위칭 인에이블 신호 PWM_EN을 형성한다.The switching enable generator 213 has Schmitt trigger characteristics. For example, the Schmitt trigger has a hysteresis characteristic due to the threshold voltages set in the Schmitt trigger. That is, when the input signal has a first threshold voltage and a second threshold voltage higher than the second threshold voltage, the Schmitt trigger generates an activated switching enable signal PWM_EN which is a high level signal.

따라서, 스위칭 인에이블 신호 PWM_EN의 활성화 여부는 슈미트리거에서 기설정된 문턱 전압들에 의존한다.Thus, the activation of the switching enable signal PWM_EN depends on the threshold voltages predetermined in the Schmitt trigger.

도 6은 본 발명의 바람직한 실시예에 따른 선형 제어부를 도시한 블록도이다.6 is a block diagram illustrating a linear controller according to a preferred embodiment of the present invention.

도 6을 참조하면, 선형 제어부는 DC 엠프(221), 반전 전달부(222), 비교기(223) 및 카운터(224)를 가진다.6, the linear control section has a DC amplifier 221, an inversion transfer section 222, a comparator 223, and a counter 224.

DC 엠프(221)에는 전류감지신호 I_SENSE가 인가된다. 만일, 상기 도 1의 출력단에서 부하 등의 영향으로 출력전류가 감소하는 경우, 스위칭 레귤레이터(400)의 전류 감지부(430)는 톱니파 형태의 전류감지신호 I_SENSE를 출력한다. 또한, 출력전류의 감소가 지속되는 경우, 전류감지신호 I_SENSE는 주기적인 형태의 톱니파 신호로 형성된다. 인가되는 전류감지신호 I_SENSE는 DC 엠프(221)에 의해 증폭된다.A current sense signal I_SENSE is applied to the DC amplifier 221. If the output current decreases due to a load or the like at the output stage of FIG. 1, the current sensing unit 430 of the switching regulator 400 outputs a sawtooth-shaped current sense signal I_SENSE. Further, when the decrease of the output current continues, the current sense signal I_SENSE is formed as a periodic sawtooth signal. The applied current sense signal I_SENSE is amplified by the DC amplifier 221.

증폭된 DC 엠프(221)의 출력은 반전 전달부(222)에 의해 반전되고 증폭된다. 이를 위해 상기 반전 전달부(222)는 인버터형 전송게이트 또는 반전동작을 수행하는 통상의 증폭기일 수 있다. 반전된 신호는 비교기(223)에 인가된다. 비교기(223)는 반전된 신호가 비교기준전압 Vrefc을 상회하는 경우, 하이레벨을 출력하고, 반전 전달부(222)에 의해 반전된 신호가 비교기준전압 Vrefc 이하인 경우, 로우레벨을 출력한다. 따라서, 톱니파 형태의 전류감지신호 I_SENSE는 비교기(223)에 의해 반전된 형태의 구형파로 형성된다.The output of the amplified DC amplifier 221 is inverted and amplified by the inversion transfer section 222. For this, the inverting transfer unit 222 may be an inverter type transfer gate or a conventional amplifier performing an inverting operation. The inverted signal is applied to the comparator 223. The comparator 223 outputs a high level when the inverted signal exceeds the comparison reference voltage Vrefc and outputs a low level when the signal inverted by the inverting transfer unit 222 is equal to or lower than the comparison reference voltage Vrefc. Therefore, the sawtooth-shaped current sense signal I_SENSE is formed by the square wave inverted by the comparator 223.

상기 카운터(224)는 비교기(223)로부터 인가되는 구형파를 카운팅하고 특정의 하이레벨의 회수가 경과한 경우, 선형 인에이블 신호 LDO_EN을 하이레벨로 설정하여 활성화한다. 또한, 상기 카운터(224)는 특정 회수의 카운팅을 완료한 후, 리셋되고 다시 카운팅을 수행한다. 새로운 카운팅이 수행되는 동안, 하이레벨로 활성화된 선형 인에이블 신호 LDO_EN은 활성화 상태를 유지한다. 만일 설정된 시간 동안 비교기(224)로부터 인가되는 파형에서 특정 회수의 구형파의 반복이 이루어지지 않으면 카운터(224)는 선형 인에이블 신호 LDO_EN을 로우레벨로 변경하여 비활성화시킨다.The counter 224 counts a square wave applied from the comparator 223 and activates the linear enable signal LDO_EN by setting the linear enable signal LDO_EN to a high level when the number of times of a certain high level has elapsed. Further, the counter 224 is reset and performs counting again after completing the counting of the specific number of times. While the new counting is being performed, the linear enable signal LDO_EN activated to the high level remains active. If a predetermined number of square waves are not repeated in the waveform applied from the comparator 224 for the set time, the counter 224 changes the linear enable signal LDO_EN to a low level and deactivates the linear enable signal LDO_EN.

상술한 본 발명에서는 디시-디시 벅 컨버터의 출력단의 부하의 변동에 따라 출력전류가 증가하는 경우, 펄스폭 변조를 수행하는 스위칭 레귤레이터를 동작시킨다. 따라서, 이를 통해 방전 동작시에 높은 전력변환효율을 확보할 수 있다. 또한, 부하의 변동에 의해 출력전류가 감소하는 경우, 스위칭 레귤레이터의 동작을 중지하고, 선형 레귤레이터의 동작을 수행한다. 선형 레귤레이터는 비교적 낮은 출력전류에 높은 효율로 일정한 직류 레벨을 형성할 수 있다. In the above-described present invention, when the output current increases in accordance with the variation of the load of the output stage of the DC-DC converter, the switching regulator performing the pulse width modulation is operated. Therefore, a high power conversion efficiency can be ensured through the discharge operation. Further, when the output current decreases due to the fluctuation of the load, the operation of the switching regulator is stopped and the operation of the linear regulator is performed. Linear regulators can produce a constant DC level with high efficiency at relatively low output currents.

100 : 제1 선형 레귤레이터 200 : 모드 선택부
300 : 제2 선형 레귤레이터 400 : 스위칭 레귤레이터
500 : 필터부 600 : 스위칭 궤환부100: first linear regulator 200: mode selector
300: Second linear regulator 400: Switching regulator
500: filter unit 600: switching feedback unit

Claims

A first linear regulator for receiving the battery output voltage and outputting the switching power supply voltage in accordance with the switching enable signal;
A second linear regulator for receiving the battery output voltage, forming an output voltage according to a linear enable signal, and generating a voltage sense signal;
A switching regulator receiving power through the switching power supply voltage, forming a switching output signal in the form of a square wave through a switching operation, and generating a current sensing signal;
A mode selection unit for receiving the current sense signal and the voltage sense signal and selecting the operation of the switching mode or the linear mode by activating the switching enable signal or the linear enable signal;
A filter connected between an output of the switching regulator and an output of the second linear regulator to form the output voltage through filtering of the switching output signal; And
And a switching feedback unit coupled between the output voltage and ground to generate a switching feedback voltage and to input the switching feedback voltage to the switching regulator.

The apparatus of claim 1,
A switching controller for receiving the voltage sense signal and generating the switching enable signal to activate the first linear regulator; And
And a linear controller for receiving the current sense signal to generate the linear enable signal to activate the second linear regulator.

3. The apparatus of claim 2,
An emitter follower whose output level decreases as the voltage sense signal decreases;
A current mirror connected to an output terminal of the emitter follower and forming a mirroring current corresponding to a decrease in the output level of the emitter follower and having an output level reduced as the mirroring current increases; And
And a switching enable generator for receiving an output level of the current mirror unit and performing a Schmitt trigger operation through a first threshold voltage and a second threshold voltage higher than the first threshold voltage, Converter.

3. The apparatus of claim 2, wherein the linear control unit comprises:
A DC amplifier for receiving the current sense signal and amplifying the sawtooth-shaped current sense signal;
An inversion transmitter for inverting the output of the DC amplifier and amplifying the output of the DC amplifier;
A comparator for receiving the output of the inverter type transfer gate and the comparison reference voltage and forming the sawtooth current sense signal into an inverted square wave through a comparison operation; And
And a counter for counting the square wave of the comparator to generate a linear enable signal.

2. The switching regulator according to claim 1,
A driving unit for forming the switching output signal in which a high level and a low level are alternately formed through sequential driving;
A current sensing unit for sensing a current flowing through the filter unit by the switching output signal of the driving unit and converting the current into a pulse train signal and generating the current sensing signal;
A slope compensation unit for forming a sawtooth wave to compensate for a pulse train signal applied from the current sensing unit;
An adder for summing a sawtooth wave of the slope compensating unit and a signal of the pulse string of the current sensing unit to form a sawtooth-shaped first comparison signal;
A switching error amplifier for receiving a switching feedback voltage and a third reference voltage of the switching feedback unit and forming a second comparison signal in which an applied signal difference is amplified;
A comparator for receiving and comparing the first comparison signal and the second comparison signal to form a comparison output of the square wave; And
And a controller for receiving a comparison output of the comparator and forming a first switching control signal for sequentially driving the driving unit and a second switching control signal complementary to the first switching control signal, Buck converter.

6. The apparatus according to claim 5,
Connected between the switching power supply voltage and ground,
A first transistor connected to the switching power supply voltage and performing on / off operation according to the first switching control signal of the control unit; And
And a second transistor connected between the first transistor and the ground and performing on / off operation according to the second switching control signal.

The dc-to-dc buck converter according to claim 5, wherein the current sensing unit forms a sawtooth wave when the output current flowing through the filter unit decreases.