KR20150029818A - Semiconductor package and manufacturing method thereof - Google Patents

Semiconductor package and manufacturing method thereof Download PDF

Info

Publication number
KR20150029818A
KR20150029818A KR20130108261A KR20130108261A KR20150029818A KR 20150029818 A KR20150029818 A KR 20150029818A KR 20130108261 A KR20130108261 A KR 20130108261A KR 20130108261 A KR20130108261 A KR 20130108261A KR 20150029818 A KR20150029818 A KR 20150029818A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
lead frame
conductive
pad
Prior art date
Application number
KR20130108261A
Other languages
Korean (ko)
Inventor
이경연
김병진
배재민
전형일
임호정
김기정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR20130108261A priority Critical patent/KR20150029818A/en
Publication of KR20150029818A publication Critical patent/KR20150029818A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

A semiconductor package according to the present invention includes a lead frame, a substrate which is attached on the mounting part of the lead frame, a semiconductor die which is attached on the substrate, a first wire group which is composed of a plurality of conductive wires to connect each end of substrate pads formed on the substrate and each end of die pads on the semiconductor die, and a second wire group which is composed of a via which connects at least one ground conductive wire for a ground signal in the first wire group to a ground pad on the lead frame and a plurality of conductive wires which connects the other ends of the substrate pads to each lead on the lead frame.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a semiconductor package,

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 인터포저와 와이어를 이용하여 반도체 다이(반도체 칩)가 리드 프레임에 탑재되는 반도체 패키지 및 그 제조 방법에 관한 것이다.
The present invention relates to a semiconductor package and a manufacturing method thereof, and more particularly, to a semiconductor package in which a semiconductor die (semiconductor chip) is mounted on a lead frame by using an interposer and a wire, and a manufacturing method thereof.

잘 알려진 바와 같이, 각종 전자 기기, 특히 휴대형 전자기기들(휴대 단말, 스마트폰, 스마트 패드 등)이 점진적으로 소형화되어 감에 따라 전자 기기들에 사용되는 반도체 패키지의 크기도 점진적으로 박형화, 소형화, 다기능화(고기능화)되어 가고 있는 추세이다.As is well known, as electronic devices, especially portable electronic devices (portable terminals, smart phones, smart pads, etc.), have been gradually miniaturized, the size of semiconductor packages used in electronic devices has gradually become thinner, It is a tendency to become multifunctional (high function).

이러한 추세에 따른 요구를 충족시키기 위하여, CSP(chip scale package), QFN(quad flat non-leads) 패키지 등과 같이 두께가 상대적으로 얇으면서 작은 크기를 갖는 반도체 패키지의 사용이 현저하게 증가하고 있다.In order to meet these trends, the use of a semiconductor package having a relatively small thickness and a small size such as a CSP (chip scale package) and a QFN (quad flat non-leads) package has been remarkably increased.

잘 알려진 바와 같이, 리드 프레임을 이용하는 반도체 패키지는 구리, 알루미늄 등과 같은 금속재질로 만들어진 리드 프레임에 인터포저 등과 같은 기판을 부탁하고, 기판 상에 반도체 다이를 부착하며, 반도체 다이상의 각 다이 패드와 기판상의 각 기판 패드의 일단을 와이어(제 1 와이어 그룹)로 각각 연결하고, 각 기판 패드의 타단과 대응하는 각 리드 간을 와이어(제 2 와이어 그룹)로 각각 연결하는 구조를 갖는다. 여기에서, 기판 패드의 일단과 그 타단은 트레이스를 통해 연결되는 형태를 갖는다.As is well known, in a semiconductor package using a lead frame, a lead frame made of a metal such as copper or aluminum is required to have a substrate such as an interposer, a semiconductor die is attached to the substrate, One end of each substrate pad on the substrate pad is connected to a wire (first wire group), and the other end of each substrate pad and each corresponding lead are connected to a wire (second wire group). Here, one end of the substrate pad and the other end are connected through a trace.

여기에서, 종래 패키지는 반도체 다이와의 입출력(I/O) 신호가 제 1 와이어 그룹 내의 와이어(입출력(I/O)용 와이어)와 제 2 와이어 그룹 내의 와이어(입출력(I/O)용 와이어)를 통해 리드 프레임의 각 리드에 연결되고, 그라운드(GND) 신호가 제 1 와이어 그룹 내의 와이어(그라운드 신호용 와이어)와 제 2 와이어 그룹 내의 와이어(그라운드 신호용 와이어)를 통해 리드 프레임의 그라운드 패드로 연결되는 구조를 갖는다.In the conventional package, the input / output (I / O) signal to the semiconductor die is transferred to the wire (I / O) wire in the first wire group and the wire (input / And the ground (GND) signal is connected to the ground pad of the lead frame through the wire (ground signal wire) in the first wire group and the wire (ground signal wire) in the second wire group Structure.

즉, 종래 반도체 패키지 구조에 있어서, 입출력 신호는 다이 패드 ⇒ 와이어 ⇒ 기판 패드의 일단 ⇒ 트레이스 ⇒ 기판 패드의 타단 ⇒ 와이어 ⇒ 리드로 연결되는 접속 구조의 경로를 통해 입출력되고, 그라운드 신호는 다이 패드 ⇒ 와이어 ⇒ 기판 패드의 일단 ⇒ 트레이스 ⇒ 기판 패드의 타단 ⇒ 와이어 ⇒ 그라운드 패드로 연결되는 접속 구조를 갖게 된다.
That is, in the conventional semiconductor package structure, the input / output signal is input / output through the path of the connection structure connected to the die pad, the wire, the one end of the substrate pad, the trace, the other end of the substrate pad, and the wire and lead, Wire ⇒ one end of the substrate pad ⇒ trace ⇒ the other end of the substrate pad ⇒ the wire ⇒ the ground pad.

대한민국 공개특허 제2010-0101918호(공개일 : 2010. 09. 20.)Korean Patent Publication No. 2010-0101918 (Published on Mar. 20, 2010)

일반적으로, 리드 프레임에 형성된 그라운드 패드가 기판과 반도체 다이가 적층되는 탑재부 및 그 주위에 배치될 수 있다는 점을 고려할 때 그라운드 신호 경로를 가능하면 짧게 하는 것이 신호 특성을 잘 유지하는데 바람직하다.Generally, it is desirable to keep the ground signal path as short as possible, in view of the fact that the ground pad formed in the lead frame can be disposed around and around the mount where the substrate and the semiconductor die are stacked.

그러나, 종래의 반도체 패키지의 경우, 그라운드 신호를 위한 경로가 다이 패드 ⇒ 와이어 ⇒ 기판 패드의 일단 ⇒ 트레이스 ⇒ 기판 패드의 타단 ⇒ 와이어 ⇒ 그라운드 패드로 연결되는 접속 구조로 형성되기 때문에 신호 특성이 열화되는 문제가 있으며, 이러한 문제는 결국 반도체 패키지의 제품 신뢰도를 저하시키는 요인으로 작용하고 있다.However, in the case of the conventional semiconductor package, since the path for the ground signal is formed by the connection structure connected to the die pad, the wire, the one end of the substrate pad, the trace, the other end of the substrate pad, and the wire and ground pad, There is a problem, and such a problem is a cause of deteriorating the reliability of the semiconductor package.

또한, 종래의 반도체 패키지는 수많은 와이어들이 형성되어야 하기 때문에 기판의 사이즈가 상대적으로 커져야 하는 문제가 있으며, 이로 인해 리드 프레임 또한 그 사이즈가 커지는 문제를 유발시킨다.
In addition, since a large number of wires must be formed in a conventional semiconductor package, there is a problem that the size of the substrate must be relatively large, which leads to a problem that the size of the lead frame also becomes large.

본 발명은, 일 관점에 따라, 리드 프레임 상의 탑재부에 기판이 부착되고, 상기 기판 상에 반도체 다이가 부착된 반도체 패키지로서, 상기 반도체 다이의 다이 패드와 상기 리드 프레임상의 그라운드 패드 간을 상기 기판상의 비아를 통해 연결하는 접속 구조를 통해 그라운드 신호의 경로가 형성되는 반도체 패키지를 제공한다.According to an aspect of the present invention, there is provided a semiconductor package having a substrate attached to a mount portion on a lead frame, and a semiconductor die mounted on the substrate, wherein a die pad of the semiconductor die and a ground pad on the lead frame are mounted on the substrate And a ground signal path is formed through a connection structure connecting via vias.

본 발명은, 다른 관점에 따라, 리드 프레임과, 상기 리드 프레임 상의 탑재부에 부착된 기판과, 상기 기판 상에 부착된 반도체 다이와, 상기 반도체 다이상의 다이 패드들과 상기 기판 상에 형성된 기판 패드들의 일단을 각각 연결하는 다수의 도전성 와이어로 된 제 1 와이어 그룹과, 상기 제 1 와이어 그룹 중 그라운드 신호를 위한 적어도 하나 이상의 그라운드용 도전성 와이어와 상기 리드 프레임상의 그라운드 패드 간을 연결하는 적어도 하나 이상의 비아와, 상기 기판 패드들의 타단과 상기 리드 프레임상의 각 리드 간을 연결하는 다수의 도전성 와이어로 된 제 2 와이어 그룹을 포함하는 반도체 패키지를 제공한다.According to another aspect of the present invention, there is provided a semiconductor device comprising a lead frame, a substrate attached to a mount portion on the lead frame, a semiconductor die attached on the substrate, and a plurality of semiconductor pads and semiconductor pads formed on the substrate, At least one via connecting the at least one conductive wire for the ground signal of the first wire group to the ground pad on the lead frame, And a plurality of conductive wires connecting the other ends of the substrate pads and the leads on the lead frame.

본 발명은, 또 다른 관점에 따라, 탑재부 상에 도전성 접착제가 형성된 리드 프레임을 준비하는 과정과,배면에 형성된 솔더 마스크의 일부 제거를 통해 적어도 하나 이상의 비아가 오픈되는 기판을 준비하는 과정과, 적어도 하나 이상의 비아가 상기 도전성 접착제를 통해 상기 리드 프레임의 그라운드 패드에 연결되도록 정렬시켜 상기 탑재부에 상기 기판을 부착시키는 과정과, 상기 기판 상에 반도체 다이를 부착하는 과정과, 상기 반도체 다이의 각 다이 패드와 상기 기판 상의 대응하는 각 기판 패드의 일단 및 비아의 일단을 도전성 와이어로 각각 연결하는 과정과, 상기 각 기판 패드의 타단과 상기 리드 프레임상의 각 리드 간을 도전성 와이어로 연결하는 과정을 포함하는 반도체 패키지 제조 방법을 제공한다.
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of preparing a lead frame having a conductive adhesive formed on a mount portion, preparing a substrate on which at least one via is opened by removing a part of a solder mask formed on the back surface, Attaching the substrate to the mounting portion by aligning one or more vias to be connected to the ground pad of the lead frame via the conductive adhesive; attaching a semiconductor die on the substrate; Connecting one end of each of the corresponding substrate pads on the substrate and one end of the via to an electrically conductive wire and connecting the other end of each substrate pad and each lead on the lead frame with a conductive wire, A package manufacturing method is provided.

본 발명은, 리드 프레임 상의 탑재부에 기판이 부착되고, 기판 상에 반도체 다이가 부착된 반도체 패키지의 구조에서, 반도체 다이의 다이 패드와 리드 프레임상의 그라운드 패드 간을 기판상의 비아를 통해 연결하는 접속 구조를 통해 그라운드 신호의 경로를 형성하여, 그라운드 신호의 경로를 상대적으로 짧게 해 줌으로써, 상대적으로 긴 신호 경로로 인해 그라운드 신호의 특성이 열화되는 것을 효과적으로 억제할 수 있다.The present invention relates to a semiconductor package structure in which a substrate is attached to a mount portion on a lead frame and a semiconductor die is mounted on the substrate and a connection structure for connecting the die pad of the semiconductor die and the ground pad on the lead frame via vias on the substrate It is possible to effectively suppress the deterioration of the characteristics of the ground signal due to the relatively long signal path by making the path of the ground signal relatively short by making the path of the ground signal relatively short.

또한, 본 발명은 그라운드 신호를 위한 도전성 와이어의 개수를 절감하여 기판 및 리드 프레임의 사이즈가 커지는 것을 억제함으로써, 반도체 패키지 제품의 스몰 바디(small body)화를 실현할 수 있다.Further, the present invention can reduce the size of the substrate and the lead frame by reducing the number of conductive wires for the ground signal, thereby realizing a small body of the semiconductor package product.

더욱이, 본 발명은 그라운드 신호를 위한 경로로서 도전성 와이어 대신에 기판 내에 형성되는 비아를 활용함으로써, 반도체 패키지의 열적 성능을 개선할 수 있다.
Moreover, the present invention can improve the thermal performance of a semiconductor package by utilizing vias formed in the substrate instead of conductive wires as a path for ground signals.

도 1은 본 발명의 실시 예에 따른 반도체 패키지의 단면도,
도 2는 반도체 패키지용 리드 프레임의 일부 절결 평면도,
도 3a 내지 3e는 본 발명의 실시 예에 따라 반도체 패키지를 제조하는 주요 과정을 도시한 공정 순서도.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention,
2 is a partially cut-away plan view of a lead frame for a semiconductor package,
Figures 3A-3E are process flow diagrams illustrating the main steps in fabricating a semiconductor package in accordance with an embodiment of the present invention.

먼저, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시 예들을 참조하면 명확해질 것이다. 여기에서, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 발명의 범주를 명확하게 이해할 수 있도록 하기 위해 예시적으로 제공되는 것이므로, 본 발명의 기술적 범위는 청구항들에 의해 정의되어야 할 것이다.First, the advantages and features of the present invention, and how to accomplish them, will be clarified with reference to the embodiments to be described in detail with reference to the accompanying drawings. While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. It is to be understood that the following terms are defined in consideration of the functions of the present invention, and may be changed according to intentions or customs of a user, an operator, and the like. Therefore, the definition should be based on the technical idea described throughout this specification.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 반도체 패키지의 단면도로서, 본 실시 예의 반도체 패키지는, 크게 구분해 볼 때, 리드(102a)와 탑재부(102b)로 이루어진 리드 프레임(102)의 탑재부(102b) 상에 기판(106)과 반도체 다이(116)가 순차 적층되는 구조를 가질 수 있다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention. The semiconductor package of the present embodiment is broadly divided into a mounting portion 102b of a lead frame 102 composed of a lead 102a and a mounting portion 102b, The substrate 106 and the semiconductor die 116 may be sequentially stacked on the substrate 106. [

도 1을 참조하면, 예컨대 구리(Cu), 알루미늄(Al) 등과 같은 금속재질로 만들어진 리드 프레임(102)의 탑재부(102b)에는 도전성 접착제(104)를 통해 기판(106)이 부착되는데, 여기에서 도전성 접착제(104)로서는, 예컨대 도전성 에폭시 본드를 사용할 수 있으며, 기판(106)은, 예컨대 인터포저 등을 의미할 수 있다.1, a substrate 106 is attached to a mounting portion 102b of a lead frame 102 made of a metal material such as copper (Cu) or aluminum (Al) through a conductive adhesive 104. Here, As the conductive adhesive 104, for example, a conductive epoxy bond may be used, and the substrate 106 may mean, for example, an interposer.

그리고, 기판(106)에는 상하부를 관통하는 형태의 다수의 비아(108)들이 형성되어 있으며, 그 일단(즉, 하부)에는 각 비아(108)의 타단을 오픈시키는 형태로 솔더 마스크(110)가 형성되어 있다. 즉, 각 비아(108)들은 도전성 접착제(104)를 통해 그 하단에 있는 리드 프레임의 리드 패드들(도시 생략)과 전기적으로 연결될 수 있다. 여기에서, 리드 패드들의 일부는 그라운드 신호의 경로를 위한 그라운드 패드로서 기능할 수 있다.A plurality of vias 108 are formed in the substrate 106 so as to penetrate the upper and lower portions of the substrate 106. A solder mask 110 is formed on one end Respectively. That is, each of the vias 108 can be electrically connected to the lead pads (not shown) of the lead frame at the lower end thereof via the conductive adhesive 104. Here, a part of the lead pads may serve as a ground pad for the path of the ground signal.

이를 위해, 기판(106)의 일단 전면에 솔더 마스크를 형성한 후 선택적인 식각 공정 등을 진행하여 비아(108)들이 형성된 영역의 솔더 마스크를 선택 제거함으로써, 기판(106)에 형성된 각 비아(108)들의 타단을 오픈시킬 수 있다. 그리고, 기판(106)의 타단(즉, 상부)에는 다수의 트레이스(112)들이 형성될 수 있는데, 이러한 각 트레이스(112)들은 도전성 와이어(118)와 도전성 와이어(120)를 전기적으로 연결시켜 주는 금속 배선으로서 기능할 수 있다.For this, a solder mask is formed on one end of the substrate 106, and a selective etching process is performed to selectively remove the solder mask in the area where the vias 108 are formed, ) Can be opened. A plurality of traces 112 may be formed on the other end (i.e., upper portion) of the substrate 106. The traces 112 may electrically connect the conductive wire 118 and the conductive wire 120 to each other. And can function as a metal wiring.

또한, 기판(106)의 상부에는 접착제(114)를 통해 반도체 다이(116)가 부착되는데, 이러한 반도체 다이(116)의 각 다이 패드들(도시 생략)은 도전성 와이어(118)를 통해 각 기판 패드(도시 생략)의 일단 또는 각 비아(108)의 일단에 연결될 수 있다. 여기에서, 단지 하나의 도전성 와이어(118)만을 예시적으로 도시하였으나, 도전성 와이어(118)는, 일례로서 도 2에 도시된 바와 같이, 각 다이 패드와 대응하는 각 기판 패드의 일단 또는 각 비아의 일단을 각각 연결하는 다수의 도전성 와이어를 포함하는 제 1 와이어 그룹(202)으로 정의(호칭)될 수 있다. 즉, 제 1 와이어 그룹(202)은 다수의 입출력(I/O) 신호용 도전성 와이어와 적어도 하나 이상의 그라운드(GND) 신호용 도전성 와이어들로 구성될 수 있다.A semiconductor die 116 is attached to the top of the substrate 106 via an adhesive 114. Each die pad (not shown) of the semiconductor die 116 is electrically connected to each substrate pad (Not shown) or one end of each via 108. Here, although only one conductive wire 118 is shown by way of example, the conductive wire 118 may be formed at one end of each substrate pad or each via corresponding to each die pad, (Referred to as a first wire group 202 including a plurality of conductive wires each connecting one end thereof). That is, the first wire group 202 may include a plurality of conductive wires for input / output (I / O) signals and conductive wires for at least one ground (GND) signal.

즉, 각 트레이스(112)의 일단에 형성된 각 기판 패드의 일단에 연결되는 도전성 와이어들은 입출력 신호를 위한 와이어로서 기능하게 되고, 각 비아(108)의 일단에 연결되는 도전성 와이어들은 그라운드 신호를 위한 와이어로서 기능하게 된다.That is, the conductive wires connected to one end of each substrate pad formed at one end of each trace 112 function as a wire for input / output signals, and the conductive wires connected to one end of each via 108 are connected to a wire .

다시, 각 트레이스(112)의 타단에 형성된 각 기판 패드의 타단은 도전성 와이어(120)를 통해 각 리드에 연결될 수 있다. 즉, 트레이스(112)는 기판 패드의 일단과 타단을 전기적으로 연결시켜 주는 금속 배선으로서 기능한다. 여기에서, 단지 하나의 도전성 와이어(120)만을 예시적으로 도시하였으나, 도전성 와이어(120)는 각 기판 패드의 타단과 대응하는 각 리드를 각각 연결하는 다수의 도전성 와이어를 포함하는 제 2 와이어 그룹(204)으로 정의(호칭)될 수 있다. 즉, 제 2 와이어 그룹(204)은 다수의 입출력(I/O) 신호용 도전성 와이어들로 구성될 수 있다.The other end of each substrate pad formed at the other end of each trace 112 may be connected to each lead via the conductive wire 120. [ That is, the trace 112 functions as a metal wiring for electrically connecting one end of the substrate pad and the other end. Here, although only one conductive wire 120 is illustrated by way of example, the conductive wire 120 may include a second wire group (not shown) including a plurality of conductive wires each connecting each of the corresponding leads to the other end of each substrate pad 204). ≪ / RTI > That is, the second wire group 204 may be composed of a plurality of conductive wires for input / output (I / O) signals.

따라서, 본 실시 예의 반도체 패키지에서는 입출력(I/O) 신호를 위한 경로는 반도체 다이(116)의 다이 패드 ⇒ 도전성 와이어(118) ⇒ 기판(106) 상의 기판 패드의 일단 ⇒ 트레이스(112) ⇒ 기판 패드의 타단 ⇒ 도전성 와이어(120) ⇒ 리드(102a)로 연결되는 접속 구조로 형성되고, 그라운드 신호를 위한 경로는 반도체 다이(116)의 다이 패드 ⇒ 도전성 와이어(118) ⇒ 비아(108) ⇒ 도전성 접착제 ⇒ 리드 프레임(102) 상의 그라운드 패드로 연결되는 접속 구조로 형성된다.Therefore, in the semiconductor package of this embodiment, the path for the input / output (I / O) signal is formed by the die pad of the semiconductor die 116, the conductive wire 118, the end of the substrate pad on the substrate 106, The other end of the pad is connected to the conductive wire 120 to the lid 102a and the path for the ground signal is formed by the die pad of the semiconductor die 116 to the conductive wire 118 to the via 108, To the ground pad on the lead frame 102. [0041]

한편, 본 실시 예의 반도체 패키지에서는 기판 상에 하나의 반도체 다이만을 적층하는 구조에 대해 설명하였으나, 이것은 설명의 편의와 이해의 증진을 위한 예시적인 제시일 뿐, 본 발명이 반드시 이에 한정되는 것은 아니며, 기판 상에 다수의 반도체 다이를 수평 또는 수직 형태로 부착하는 반도체 패키지에도 동일하게 적용할 수 있음은 물론이다.In the semiconductor package of this embodiment, only one semiconductor die is stacked on the substrate. However, the present invention is not limited thereto. For example, It goes without saying that the present invention is equally applicable to a semiconductor package in which a plurality of semiconductor dies are horizontally or vertically mounted on a substrate.

다음에, 상술한 바와 같은 구조를 갖는 본 발명의 반도체 패키지를 제조하는 일련의 과정들에 대하여 상세하게 설명한다.Next, a series of processes for manufacturing the semiconductor package of the present invention having the above-described structure will be described in detail.

도 3a 내지 3e는 본 발명의 실시 예에 따라 반도체 패키지를 제조하는 주요 과정을 도시한 공정 순서도이다.3A to 3E are process flow diagrams illustrating a main process of manufacturing a semiconductor package according to an embodiment of the present invention.

도 3a를 참조하면, 접착제 도포 공정을 실시함으로써, 리드(102a)와 탑재부(102b)로 이루어진 리드 프레임(102)의 탑재부(102b)에 도전성 접착제(104), 예컨대 도전성 에폭시 본드를 형성(도포)한다.3A, a conductive adhesive 104, for example, a conductive epoxy bond is formed (applied) on a mounting portion 102b of a lead frame 102 composed of a lead 102a and a mount portion 102b by performing an adhesive application process, do.

다음에, 일례로서 도 3b에 도시된 바와 같이, 내부에 다수의 비아(108)가 형성되고, 상부에 트레이스(112)가 형성되며, 하부(배면)의 일부분(예컨대, 비아가 형성되지 않은 부분)에 솔더 마스크(110)가 형성된 기판(106), 예컨대 인터포저를 준비하는데, 이를 위해 기판(106)의 일단 전면에 솔더 마스크(110)를 형성한 후 선택적인 식각 공정 등을 진행하여 비아(108)들이 형성된 영역의 솔더 마스크(110)를 선택 제거함으로써, 기판(106)에 형성된 각 비아(108)들의 타단을 오픈시킨다.Next, as an example, as shown in FIG. 3B, a plurality of vias 108 are formed therein, a trace 112 is formed on an upper portion, and a portion of a lower portion (back surface) A solder mask 110 is formed on one end of the substrate 106 and a selective etching process or the like is performed on the substrate 106 to form a via hole 108 of the substrate 106 are selectively removed to open the other end of each of the vias 108 formed in the substrate 106.

이어서, 솔더 마스크(110)가 형성된 기판(106)의 배면을 도전성 접착제(104) 상의 목표 위치(예컨대, 적어도 하나 이상의 비아가 도전성 접착제를 통해 리드 프레임의 그라운드 패드에 연결되도록 하는 위치)에 정렬시킨 후, 부착 공정을 진행함으로써, 일례로서 도 3c에 도시된 바와 같이, 리드 프레임의 탑재부(102b)에 기판(106)을 부착시킨다.Subsequently, the back surface of the substrate 106 on which the solder mask 110 is formed is aligned to a target position on the conductive adhesive 104 (e.g., a position where at least one via is connected to the ground pad of the lead frame through the conductive adhesive) After that, the mounting process is carried out to attach the substrate 106 to the mounting portion 102b of the lead frame as shown in Fig. 3C as an example.

다시, 접착제(114)를 이용하는 본딩 공정을 진행함으로써, 일례로서 도 3d에 도시된 바와 같이, 기판(106) 상의 목표 위치에 반도체 다이(116)를 부착시키다.The semiconductor die 116 is attached to the target position on the substrate 106, as shown in Fig. 3D, as an example, by proceeding with the bonding process using the adhesive 114. [

다음에, 순차적인 와이어 본딩 공정을 진행함으로써, 일례로서 도 3e에 도시된 바와 같이, 반도체 다이(116)의 각 다이 패드와 기판(106) 상의 대응하는 각 기판 패드의 일단 및 비아(108)의 일단을 도전성 와이어(118)로 각각 연결하고, 각 기판 패드의 타단과 리드 프레임(102)상의 각 리드(102a) 간을 도전성 와이어(120)로 각각 연결한다.Subsequently, the sequential wire bonding process is performed to form a plurality of die pads on the semiconductor die 116, one end of each corresponding substrate pad on the substrate 106 and one end of the via 108 And the other end of each substrate pad and the respective leads 102a on the lead frame 102 are connected to the conductive wires 120 respectively.

한편, 본 실시 예의 반도체 패키지는 도면에서의 도시는 생략하였으나, 반도체 다이를 외부로부터 보호하기 위해, 예컨대 몰딩 컴파운드 등과 같은 물질(몰딩 부재)로 반도체 다이와 기판을 완전히 매립(몰딩)하는 공정을 진행할 수 있음은 물론이며, 이 경우 반도체 패키지의 구조는 몰딩 부재가 반도체 다이와 기판 및 도전성 와이어를 완전히 매립하는 형태를 갖게 될 것이다.Although not shown in the drawings, the semiconductor package of the present embodiment can be completely buried (molded) with a semiconductor die and a substrate with a material (molding member) such as a molding compound to protect the semiconductor die from the outside In this case, the structure of the semiconductor package will be such that the molding member completely embeds the semiconductor die, the substrate, and the conductive wire.

이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 등이 가능함을 쉽게 알 수 있을 것이다. 즉, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention as defined by the following claims. It is easy to see that this is possible. That is, the embodiments disclosed in the present invention are not intended to limit the scope of the present invention but to limit the scope of the present invention.

따라서, 본 발명의 보호 범위는 후술되는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
Therefore, the scope of protection of the present invention should be construed in accordance with the following claims, and all technical ideas within the scope of equivalents should be interpreted as being included in the scope of the present invention.

102 : 리드 프레임 102a : 리드
102b : 탑재부 104 : 도전성 접착제
106 : 기판 108 : 비아
110 : 솔더 마스크 112 : 트레이스
114 : 접착제 116 : 반도체 다이
118, 120 : 도전성 와이어102: lead frame 102a: lead
102b: mounting portion 104: conductive adhesive
106: substrate 108: via
110: solder mask 112: trace
114: adhesive 116: semiconductor die
118, 120: conductive wire

Claims (16)

리드 프레임 상의 탑재부에 기판이 부착되고, 상기 기판 상에 반도체 다이가 부착된 반도체 패키지로서,
상기 반도체 다이의 다이 패드와 상기 리드 프레임상의 그라운드 패드 간을 상기 기판상의 비아를 통해 연결하는 접속 구조를 통해 그라운드 신호의 경로가 형성되는
반도체 패키지.
A semiconductor package to which a substrate is attached to a mounting portion on a lead frame and to which a semiconductor die is attached,
A path of a ground signal is formed through a connection structure connecting a die pad of the semiconductor die and a ground pad on the lead frame through a via on the substrate
Semiconductor package.
제 1 항에 있어서,
상기 반도체 패키지는,
상기 다이 패드와 비아의 일단 간을 연결하는 도전성 와이어
를 더 포함하는 반도체 패키지.
The method according to claim 1,
The semiconductor package includes:
A conductive wire connecting one end of the die pad and the via,
Further comprising:
제 1 항에 있어서,
상기 기판은,
인터포저인
반도체 패키지.The method according to claim 1,
Wherein:
Interposer
Semiconductor package. 제 1 항에 있어서,
상기 비아의 타단과 그라운드 패드는,
도전성 접착제를 통해 연결되는
반도체 패키지.
The method according to claim 1,
The other end of the via and the ground pad are connected,
Connected through a conductive adhesive
Semiconductor package.
제 4 항에 있어서,
상기 도전성 접착제는,
도전성 에폭시 본드인
반도체 패키지.
5. The method of claim 4,
The conductive adhesive may be,
Conductive epoxy bond
Semiconductor package.
리드 프레임과,
상기 리드 프레임 상의 탑재부에 부착된 기판과,
상기 기판 상에 부착된 반도체 다이와,
상기 반도체 다이상의 다이 패드들과 상기 기판 상에 형성된 기판 패드들의 일단을 각각 연결하는 다수의 도전성 와이어로 된 제 1 와이어 그룹과,
상기 제 1 와이어 그룹 중 그라운드 신호를 위한 적어도 하나 이상의 그라운드용 도전성 와이어와 상기 리드 프레임상의 그라운드 패드 간을 연결하는 적어도 하나 이상의 비아와,
상기 기판 패드들의 타단과 상기 리드 프레임상의 각 리드 간을 연결하는 다수의 도전성 와이어로 된 제 2 와이어 그룹
을 포함하는 반도체 패키지.
A lead frame,
A substrate attached to a mount portion on the lead frame,
A semiconductor die attached to the substrate;
A first wire group composed of a plurality of conductive wires each connecting one end of the semiconductor pads and the substrate pads formed on the substrate,
At least one via connecting at least one conductive wire for ground for the ground signal among the first wire group and a ground pad on the lead frame,
And a plurality of conductive wires connecting the other ends of the substrate pads and the leads on the lead frame,
≪ / RTI >
제 6 항에 있어서,
상기 리드 프레임은,
구리 또는 알루미늄인
반도체 패키지.
The method according to claim 6,
The lead frame includes:
Copper or aluminum
Semiconductor package.
제 6 항에 있어서,
상기 기판은,
인터포저인
반도체 패키지.
The method according to claim 6,
Wherein:
Interposer
Semiconductor package.
제 6 항에 있어서,
상기 반도체 패키지는,
상기 적어도 하나 이상의 비아와 각 그라운드 패드 간을 연결하는 도전성 접착제
를 더 포함하는
반도체 패키지.
The method according to claim 6,
The semiconductor package includes:
A conductive adhesive for connecting the at least one via and each ground pad
Further comprising
Semiconductor package.
제 9 항에 있어서,
상기 도전성 접착제는,
도전성 에폭시 본드인
반도체 패키지.
10. The method of claim 9,
The conductive adhesive may be,
Conductive epoxy bond
Semiconductor package.
제 6 항에 있어서,
상기 반도체 패키지는,
상기 기판 패드들의 일단과 타단 간을 연결하는 트레이스
를 더 포함하는 반도체 패키지.
The method according to claim 6,
The semiconductor package includes:
And a trace connecting the one end and the other end of the substrate pads
Further comprising:
제 6 항에 있어서,
상기 반도체 패키지는,
상기 반도체 다이, 기판, 제 1 와이어 그룹 및 제 2 와이어 그룹을 매립하는 몰딩부재
를 더 포함하는 반도체 패키지.
The method according to claim 6,
The semiconductor package includes:
A molding member for embedding the semiconductor die, the substrate, the first wire group and the second wire group,
Further comprising:
탑재부 상에 도전성 접착제가 형성된 리드 프레임을 준비하는 과정과,
배면에 형성된 솔더 마스크의 일부 제거를 통해 적어도 하나 이상의 비아가 오픈되는 기판을 준비하는 과정과,
적어도 하나 이상의 비아가 상기 도전성 접착제를 통해 상기 리드 프레임의 그라운드 패드에 연결되도록 정렬시켜 상기 탑재부에 상기 기판을 부착시키는 과정과,
상기 기판 상에 반도체 다이를 부착하는 과정과,
상기 반도체 다이의 각 다이 패드와 상기 기판 상의 대응하는 각 기판 패드의 일단 및 비아의 일단을 도전성 와이어로 각각 연결하는 과정과,
상기 각 기판 패드의 타단과 상기 리드 프레임상의 각 리드 간을 도전성 와이어로 연결하는 과정
을 포함하는 반도체 패키지 제조 방법.
Preparing a lead frame on which a conductive adhesive agent is formed on a mounting portion;
Preparing a substrate on which at least one via is opened by removing a part of a solder mask formed on a back surface;
Aligning the at least one via to be connected to the ground pad of the lead frame through the conductive adhesive to attach the substrate to the mount,
Attaching a semiconductor die to the substrate;
Connecting each of the die pads of the semiconductor die to one end of each corresponding substrate pad on the substrate and one end of the via with a conductive wire,
Connecting the other end of each substrate pad and each lead on the lead frame with a conductive wire
≪ / RTI >
제 13 항에 있어서,
상기 기판은,
인터포저인
반도체 패키지 제조 방법.
14. The method of claim 13,
Wherein:
Interposer
A method of manufacturing a semiconductor package.
제 13 항에 있어서,
상기 도전성 접착제는,
도전성 에폭시 본드인
반도체 패키지 제조 방법.
14. The method of claim 13,
The conductive adhesive may be,
Conductive epoxy bond
A method of manufacturing a semiconductor package.
제 13 항에 있어서,
상기 제조 방법은,
몰딩 공정을 진행하여 상기 반도체 다이, 기판 및 도전성 와이어를 매립하는 과정
을 더 포함하는 반도체 패키지 제조 방법.14. The method of claim 13,
In the above manufacturing method,
The process of embedding the semiconductor die, the substrate, and the conductive wire through a molding process
≪ / RTI >
KR20130108261A 2013-09-10 2013-09-10 Semiconductor package and manufacturing method thereof KR20150029818A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130108261A KR20150029818A (en) 2013-09-10 2013-09-10 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130108261A KR20150029818A (en) 2013-09-10 2013-09-10 Semiconductor package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20150029818A true KR20150029818A (en) 2015-03-19

Family

ID=53024057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130108261A KR20150029818A (en) 2013-09-10 2013-09-10 Semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20150029818A (en)

Similar Documents

Publication Publication Date Title
US10763241B2 (en) Stacked package structure and stacked packaging method for chip
US7808060B2 (en) MEMS microphone module and method thereof
US8455304B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US8664538B2 (en) Terminal-integrated metal base package module and terminal-integrated metal base packaging method
CN104882417B (en) Integrating passive Flip-Chip Using
US8975734B2 (en) Semiconductor package without chip carrier and fabrication method thereof
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
JP2014515187A (en) Exposed die package for direct surface mount
CN104661164A (en) Semiconductor device and a method for forming a semiconductor device
EP3232467B1 (en) Semiconductor package
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
US20170025369A1 (en) Shielded qfn package and method of making
US11854947B2 (en) Integrated circuit chip with a vertical connector
US8994156B2 (en) Semiconductor device packages with solder joint enhancement elements
TW201515166A (en) Semiconductor package and fabricating method thereof
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
US8994157B1 (en) Circuit system in a package
US20090206459A1 (en) Quad flat non-leaded package structure
KR20160047557A (en) Molded lead frame package with embedded die
KR101394647B1 (en) Semiconductor package and method for fabricating the same
US9299646B1 (en) Lead frame with power and ground bars
US9099363B1 (en) Substrate with corner cut-outs and semiconductor device assembled therewith
KR20150029818A (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
E601 Decision to refuse application