KR20150028108A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20150028108A
KR20150028108A KR20130106789A KR20130106789A KR20150028108A KR 20150028108 A KR20150028108 A KR 20150028108A KR 20130106789 A KR20130106789 A KR 20130106789A KR 20130106789 A KR20130106789 A KR 20130106789A KR 20150028108 A KR20150028108 A KR 20150028108A
Authority
KR
South Korea
Prior art keywords
electrode
slit
transistor
substrate
sub
Prior art date
Application number
KR20130106789A
Other languages
English (en)
Inventor
박정민
김지현
박성균
이정수
전준
주진호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR20130106789A priority Critical patent/KR20150028108A/ko
Priority to US14/173,363 priority patent/US9229275B2/en
Publication of KR20150028108A publication Critical patent/KR20150028108A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)

Abstract

본 발명에 따른 액정 표시패널은 비표시영역에 구비된 트랜지스터; 트랜지스터를 커버하는 보호막; 보호막 상에 구비되는 제1 전극; 및 제1 전극 상에 절연되어 배치되며, 표시 영역에 배치되는 슬릿을 구비하는 제2 전극을 포함하며, 제1 전극 및 제2 전극 중 어느 하나는 보호막을 관통하는 컨택홀을 통하여 트랜지스터와 전기적으로 연결되고, 다른 하나는 공통전압을 수신받으며, 컨택홀은 슬릿과 오버랩되지 않는 영역에 위치하는 것을 특징으로 한다. 따라서, 제2 전극의 슬릿 형성시 컨택홀과 슬릿이 중첩되어 발생하는 슬릿의 변형을 방지한다. 따라서, 변형된 슬릿에 의한 액정을 오배열 방지하여 표시품질을 향상시킨다.

Description

표시장치 {Display apparatus}
본 발명은 액정 표시패널에 관한 것으로, 더욱 상세하게는 표시품질이 향상된 표시장치에 관한 것이다.
액정표시장치는 두 기판 사이에 개재되어 있는 액정층에 전계를 인가 하고 이 전계의 세기를 조절하여 외부의 광원으로부터 기판에 투과되는 빛의 양을 조절함으로써 원하는 영상을 얻는 표시 장치이다.
액정표시장치는 일반적으로 시야각이 좁다는 문제점이 있다. 이러한 문제점을 극복하기 위해 액정층에 수평방향으로 전계를 인가하여 액정분자를 평면상에서 재배열시키는 하는 횡전계 구동방법이 제안되었다.
횡전계 구동방법 중에서도 제1 전극과 슬릿을 구비하는 제2 전극을 모두 투명전극으로 제공하여 투과율 및 색재현성 등이 향상된 에프에프에스(Fringe Field Switching) 또는 피엘에스(Plane to Line Switching)모드가 개발되어 상용화되고 있다.
본 발명의 목적은 표시품질이 향상된 표시장치를 제공하는 것이다. 또한, 본 발명의 다른 목적은 화소의 개구율이 향상된 표시장치를 제공하는 것이다.
본 발명에 따른 액정 표시패널은 표시 영역 및 비표시 영역으로 이루어진 화소 영역이 정의된 화소를 구비하는 제1 기판; 상기 제1 기판에 대향하는 제2 기판; 및 상기 제1 기판 및 상기 제2 기판 사이에 개재되는 액정층을 포함하며, 상기 제1 기판은 상기 비표시영역에 구비된 트랜지스터; 상기 트랜지스터를 커버하는 보호막; 상기 보호막 상에 구비되는 제1 전극; 및 상기 제1 전극 상에 절연되어 배치되며, 상기 표시 영역에 배치되는 슬릿을 구비하는 제2 전극을 포함하며, 상기 제1 전극 및 상기 제2 전극 중 어느 하나는 상기 보호막을 관통하는 컨택홀을 통하여 상기 트랜지스터와 전기적으로 연결되고, 다른 하나는 공통전압을 수신받으며,상기 컨택홀은 상기 슬릿과 오버랩되지 않는 영역에 위치하는 것을 특징으로 한다.
상기 슬릿은 제1 방향으로 연장되어 상기 화소의 중앙부를 통과하는 중심선을 기준으로 양의 각으로 기울어져 연장되는 제1 서브 슬릿부 및 상기 중심선을 기준으로 음의 각으로 기울어져 연장되는 제2 서브 슬릿부를 구비하고, 상기 슬릿은 상기 중심선을 기준으로 절곡된 형상을 갖는 것을 특징으로 한다.
상기 제1 전극은 상기 슬릿과 오버랩되는 필드부 및 상기 필드부로부터 연장되어 상기 트랜지스터와 오버랩되는 컨택부를 포함하며,
상기 필드부는 각각 상기 제1 및 제2 서브 슬릿과 평행하게 연장되는 제1 변 및 제2 변을 포함하는 것을 특징으로 하는 액정표시패널.
상기 트랜지스터는 게이트 전극, 게이트 전극과 절연되며, 상기 게이트 전극 상에 배치되는 반도체층, 상기 반도체층 상에 배치되는 소스 전극 및 상기 반도체층 상에 상기 소스 전극과 절연되어 배치되며, 상기 콘택홀을 통해 상기 제1 전극과 연결되는 드레인 전극을 포함하며, 상기 드레인 전극은 평면상에서 볼 때, 각각 상기 제1 서브 슬릿부와 평행한 제1 드레인 전극 변을 갖는 것을 특징으로 한다.
상기 반도체 층은 평면상에서 볼 때, 각각 상기 제1 서브 슬릿부와 평행한 제1 반도체층 변을 갖는 것을 특징으로 한다.
상기 게이트 전극은 평면상에서 볼 때, 각각 상기 제1 서브 슬릿부와 평행한 제1 게이트 전극 변을 갖는 것을 특징으로 한다.
상기 화소는 상기 제1 기판상에 매트릭스 형태로 복수로 배열되며, 상기 드레인 전극은 평면상에서 볼 때, 각각 상기 제2 서브 슬릿부와 평행한 제2 드레인 변을 더 구비하며,상기 제1 드레인 전극 변은 상기 화소에 구비되고, 상기 제2 드레인 전극 변은 상기 화소와 열 방향으로 인접하는 인접 화소측으로 연장되어 상기 인접화소에 구비되는 것을 특징으로 한다.
상기 드레인 전극은 각각 상기 열 방향과 평행하게 연장되는 제3 드레인 전극 변을 더 구비하는 것을 특징으로 한다.
상기 드레인 전극은 평면상에서 볼 때, 삼각형 형상을 갖는 것을 특징으로 한다.
상기 제1 기판은 전기적으로 절연되어 교차하며 상기 트랜지스터와 연결되는 게이트 라인 및 데이터 라인을 포함하며, 상기 데이터 라인은 상기 반도체 층과 적어도 일부가 오버랩 되어 상기 트랜지스터의 상기 소스 전극을 형성하는 것을 특징으로 한다.
상기 제1 전극은 상기 트랜지스터와 전기적으로 연결되며, 상기 제2 전극은 공통전압을 수신 받는 것을 특징으로 한다.
상기 제2 전극은 상기 트랜지스터와 전기적으로 연결되며, 상기 제1 전극은 공통전압을 수신 받는 것을 특징으로 한다.
상기 보호막 및 상기 각 트랜지스터 사이에 개재되는 제1 절연층을 더 포함하며, 상기 컨택홀은 상기 제1 절연층에 형성되며, 상기 제1 전극은 상기 컨택홀을 통해 상기 트랜지스터와 연결되는 것을 특징으로 한다.
상기 제1 전극 및 상기 제2 전극에 개재되는 제2 절연층을 더 포함하는 것을 특징으로 한다.
상기 보호막은 유기막 및/또는 무기막으로 제공되는 것을 특징으로 한다.
상기 제1 전극 및 제2 전극은 투명전극으로 제공되는 것을 특징으로 한다.
상술한 바에 따르면, 본 발명의 일 실시예에 따른 표시장치는 제2 전극의 슬릿 형성시 컨택홀과 슬릿이 중첩되어 발생하는 슬릿의 변형을 방지한다. 따라서, 변형된 슬릿에 의해 화소에서 생성되는 영상이 왜곡되는 것을 방지하여 표시장치의 표시품질을 향상시킨다.
또한, 본 발명의 일 실시예에 따른 표시장치는 화소의 개구율을 향상시켜 표시품질을 향상시킨다.
도 1은 일 실시예에 따른 액정 표시패널의 블록도이다.
도 2는 일 실시예에 따른 제1 기판의 확대 평면도이다.
도 3은 도 2의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 4는 도 2에 도시된 제2 전극의 확대 평면도이다.
도 5는 도 2에 도시된 제1 전극의 확대 평면도이다.
도 6은 도 2에 도시된 박막트랜지스터의 확대 평면도이다.
도 7은 다른 실시예에 따른 제1 기판의 확대 평면도이다.
도 8은 도 7의 Ⅱ-Ⅱ'에 따른 단면도이다.
도 9는 도 7에 도시된 제1 전극의 확대 평면도 이다.
도 10은 도 7에 도시된 제2 전극의 확대 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 일 실시예에 따른 액정 표시패널의 블록도이다.
도 1을 참조하면 상기 액정 표시패널(1000)은 다수의 신호선과 이에 연결되어 있으며 대략 매트릭스 형태로 배열된 다수의 화소(PX)를 포함한다.
상기 다수의 신호선은 게이트 신호를 수신하는 다수의 게이트 라인(GL1~GLn), 데이터 전압을 수신하는 다수의 데이터 라인(DL1~DLm)을 포함한다. 상기 다수의 게이트 라인(GL1~GLn)은 대략 행 방향으로 연장되며 서로 평행하게 열 방향으로 배열된다. 상기 다수의 데이터 라인(DL1~DLm)은 대략 열 방향으로 연장되며 서로 평행하게 행 방향으로 배열된다.
화소(PX)는 다수의 게이트 라인(GL1~GLn) 중 대응 하는 게이트 라인과 다수의 데이터 라인(DL1~DLm) 중 대응 하는 데이터 라인에 연결되어 영상을 생성한다.
액정 표시패널(1000)은 구동부로부터 제공된 신호에 응답하여 백라이트 어셈블리(BA)로부터 수신받은 평면광을 조절하여 영상을 표시한다. 구동부는 타이밍 컨트롤러(TC), 게이트 구동부(GD) 및 데이터 드라이버(DD)를 포함한다.
타이밍 컨트롤러(TC)는 외부로부터 영상 정보를 포함하는 입력 영상신호(RGB) 및 제어 신호(CS)를 수신하고, 상기 액정 액정 표시패널(100)의 동작모드에 부합하게 변환된 영상데이터들(R'G'B') 및 각종 제어신호들(DCS, GCS)을 출력한다. 본 발명의 일 예로, 각종 제어신호들(DCS, GCS)은 데이터 구동제어신호(DCS) 및 게이트 구동제어신호(GCS)를 포함한다.
데이터 구동부(DD)는 타이밍 컨트롤러(TC)로부터 데이터 구동제어신호(DCS) 및 영상데이터들(R'G'B')을 수신한다. 데이터 구동부(DD)는 데이터 구동제어신호(DCS)와 영상데이터들(R'G'B')에 근거하여 계조 정보와 같은 영상정보를 포함하는 다수개의 데이터 신호들을 생성한다. 데이터 신호는 예를 들면, 영상정보에 대응되는 데이터 전압을 갖도록 생성된다. 상기 다수 개의 데이터 신호들은 상기 다수 개의 데이터 라인들(DL1~DLm)에 공급된다.
상기 게이트 구동부(GD)는 타이밍 컨트롤러(TC)로부터 게이트 구동제어신호(GCS)를 수신한다. 상기 게이트 구동제어신호(GCS)를 공급받은 상기 게이트 구동부(GD)는 다수 개의 게이트 신호들을 생성한다. 상기 다수 개의 게이트 신호들은 상기 다수 개의 게이트 라인들(GL1~GLn)에 순차 주기적으로 공급된다.
도 2는 일 실시예에 따른 제1 기판의 확대 평면도이며 도 3은 도 2의 Ⅰ-Ⅰ'에 따른 단면도이다. 각 화소(PX)는 서로 동일한 구조 및 기능을 가지므로, 도 2는 예시적으로 2개의 화소(PX1, PX2)만을 도시하였다.
도 2를 참조하면, 제1 기판(100)은 제1 및 제2 화소(PX1, PX2)를 포함한다. 제1 화소(PX1)에는 비표시 영역(NDA) 및 표시 영역(DA)로 이루어진 화소영역(PXA)이 정의된다. 표시 영역(DA) 및 비표시 영역(NDA)은 서로 오버랩되지 않는다. 제1 화소(PX1)에서 생성된 영상은 표시 영역(DA)을 통해 표시되며, 비표시 영역(NDA)은 영상을 표시되지 않는다.
도 3을 참조하면, 액정 표시패널(100)은 박막트랜지스터(TFT)를 구비하는 제1 기판(100), 액정층(200) 및 제2 기판(300)을 포함한다.
제2 기판(300)은 제2 베이스 기판(310), 블랙 매트릭스(320) 및 컬러필터(330)를 포함한다. 제2 기판(300)은 제1 기판(100)과 대향하여 결합한다. 제2 베이스 기판(310)은 제1 기판(100)과 대향한다.
컬러필터(330)는 제2 베이스 기판(310) 상에 배치된다. 컬러필터(330)는 예를 들어 각각 적색, 녹색광 및 청색광만을 투과시키는 레드, 그린 및 블루 컬러필터 중 어느 하나 일 수 있다. 컬러필터(330)는 복수개로 제공되며, 각 대응되는 화소(PX1, PX2)에 대응하여 배치된다.
블랙 매트릭스(320)는 블랙 매트릭스(320)로 입사되는 광을 차광한다. 따라서, 블랙 매트릭스(320)에 대응되는 영역은 영상을 표시 하지 않는다. 구체적으로, 블랙 매트릭스(320)는 백라이트 어셈블리(BA)로부터 게이트 라인(GL1~GLn) 및 데이터 라인(DL1~DLm)에 입사되는 광을 차광한다. 또한, 블랙 매트릭스(320)는 비표시 영역(NDA)에 형성되어 비표시 영역(NDA)에 구비되는 박막트랜지스터(TFT) 측으로 입사되는 빛을 차광한다. 블랙 매트릭스(320)는 도시되지는 않았으나, 제1 화소(PX1)를 둘러싸도록 형성되며, 평면상에서 보았을 때, 격자 형상으로 배치 되어 제1 화소(PX1)의 표시 영역(DA)을 정의한다. 블랙 매트릭스(320)는 크롬(Cr) 박막, 산화크롬(CrxOy) 박막 또는 크롬 박막과 실질적으로 동일한 광 투과율을 갖는 블랙 유기막 등을 패터닝 하여 형성된다. 따라서, 박막트랜지스터(TFT)가 형성되는 비표시 영역(NDA)에 의하여 화소의 개구율이 결정된다. 즉, 비표시 영역(NDA)을 작게 형성 할수록 표시 영역(DA)이 넓어져 화소의 개구율이 증가한다.
액정층(200)은 제1 기판(100)을 통하여 입사된 광을 제어한다. 액정층(200)은 유전율 이방성을 가지는 복수의 액정분자를 포함한다. 액정분자는 예를 들어, 양의 유전율을 갖고 있어, 액정분자의 장축이 인가된 전계와 평행한 방향으로 배열된다. 또한, 이에 한정되지 않고 액정분자는 음의 유전율 이방성을 갖고 있어, 인가된 전계와 액정분자의 장축이 수직한 방향으로 배열될 수도 있다. 액정분자는 상기 제1 기판(100)과 상기 제2 기판(300) 사이에서 두 기판(100, 300)에 수평한 배향으로 수평 배향(homogeneous)된다.
제1 기판(100)과 상기 제2 기판(300) 사이에 전계가 인가되면 상기 액정분자들이 상기 제1 기판(100)과 상기 제2 기판(300) 사이에서 특정 방향으로 재배열되어 광을 제어한다. 구체적으로, 액정층(200)에 입사된 광의 편광은 액정분자에 제어된다. 따라서, 광은 제1 및 제2 기판(100, 300)에 구비된 편광판(미도시)에 의해 투과되거나 차단된다.
여기서, '재벼열된다'라는 용어는 주로 상기 액정분자들이 상기 제1 기판(100) 또는 상기 제2 기판(300)과 수평한 방향으로 회전하는 것뿐만 아니라 수직 방향으로 기울거나 눕는 것을 의미한다. 그 외에, 상기 전계에 의해 액정분자들의 배향이 바뀐다는 의미를 포함할 수 있다.
제1 기판(100)은 제1 베이스 기판(110), 박막트랜지스터(TFT), 보호막(130), 제1 전극(140), 제2 절연막(150) 및 제2 전극(160)을 포함한다.
제1 기판은(100)은 제1 방향(D1)으로 연장되는 제1 및 제2 게이트 라인(GL1, GL2) 및 제2 방향(D2)으로 연장되는 제1 및 제2 데이터 라인(DL1, DL2)을 포함한다.
박막트랜지스터(TFT)는 비표시 영역(NDA)에 배치되며, 제1 전극(140)에 데이터 전압을 제공하여 액정층(200)에 형성된 전계를 조절함으로써, 제1 화소(PX1)에서 생성되는 영상을 제어한다. 트랜지스터(TFT)는 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)를 포함한다.
구체적으로, 박막트랜지스터(TFT)는 제2 게이트 라인(GL2) 및 제1 데이터 라인(DL1) 및 제1 전극(140) 과 전기적으로 연결되어 제1 화소(PX1)에 구동전압을 제공한다. 게이트 전극(GE)은 게이트 라인으로부터 분기되어 제1 베이스 기판(110) 상에 형성된다. 게이트 전극(GE) 상에는 게이트 절연막(GI)이 구비되어 게이트 전극(GE)를 커버한다. 게이트 절연막(GI)은 유기막 및/또는 무기막을 포함한다.
반도체층(AL)은 상기 게이트 절연막(GI)을 사이에 두고 게이트 전극(GE) 상에 배치된다. 소스 전극(SE)은 반도체층(AL)을 사이에 두고 게이트 전극(GE) 상에 배치된다. 드레인 전극(DE)은 소스 전극(SE)과 이격되어 절연되게 배치되며, 반도체층(AL)을 사이에 두고 게이트 전극(GE) 상에 배치된다.
컨택홀(CNT)은 드레인 전극(DE) 상의 보호막(130)을 관통하여 드레인 전극(DE)을 노출시킨다. 박막트랜지스터(TFT) 및 보호막(130) 사이에 제1 절연층(미도시)이 더 개재될 수 있다. 이 경우 컨택홀(CNT)은 제1 절연층에도 형성되어 드레인 전극(DE)을 노출 시킨다.
제1 전극(140)은 컨택홀(CNT)을 따라 구비되어 드레인 전극(DE)과 전기적으로 연결된다. 제1 전극(140)은 박막트랜지스터(TFT)로부터 데이터 전압을 수신받아 제1 화소(PX1) 상에 생성되는 영상을 제어 할 수 있다.
제1 전극(140)은 제1 화소(PX1)에서 생성되는 영상을 제어한다. 구체적으로, 제1 전극(140)은 박막트랜지스터(TFT) 로부터 데이터 전압을 수신받아 제2 전극(160)과 함께 액정층(200)에 전계를 인가하여 액정 분자들을 재배열 시킨다. 제1 전극(140)은 예를 들면, ITO(indium tin oxide)와 같은 투명 전도체로 이루어 질 수 있다.
제2 절연막(150)은 제1 전극(140) 및 제2 전극(160) 사이에 개재되어 제1 전극(140) 및 제2 전극(160)을 전기적으로 절연시킨다.
제2 전극(160)은 공통전압을 수신하여 제1 전극(140)과 함께 전계를 형성 시켜 액정층(200)의 액정분자를 재배열 시킨다. 제2 전극(160) 제1 베이스 기판(110) 전면에 구비되는 통판으로 제공되며, 표시 영역(DA)에 배치되는 슬릿(165)을 포함한다. 슬릿(165)은 예를 들어, 표시 영역(DA)뿐만 아니라 데이터 라인(DL1~DLm) 또는 게이트 라인(GL1~GLn)이 형성된 영역에도 형성될 수 있다.
제1 전극(160)에 데이터 전압이 인가되는 경우, 제1 전극(140) 및 제2 전극(160)은 슬릿(165)에 의한 수평 전계 및 비수평 전계를 포함하는 강한 프린지 필드(fringe field)를 발생시킨다. 이 경우, 초기에는 수평 전계가 인가되는 액정분자들이 수평 전계에 의해 제1 베이스 기판(110)에 평행하게 회전하여 재배열 된다. 이후, 수직 전계가 인가된 액정분자들이 수평전계에 의해 재벼열된 액정분자들에 의한 탄성력에 의해 제1 베이스 기판(110)과 평행한 평면상에서 회전하여 재배열 된다.
제2 전극(160)은 예를 들면, ITO(indium tin oxide)와 같은 투명 전도체로 이루어 질 수 있다.
도 4는 도 2에 도시된 제2 전극의 확대 평면도이다. 제2 전극(160)의 슬릿(165)은 화소(PX, 도 1)에 대응하여 주기적으로 반복되므로 제1 및 제2 화소(PX1, PX2)의 제1 및 제2 표시 영역(DA1, DA2)에 대응되는 부분만 예시적으로 도시하였다.
도 4를 참조하면, 제1 슬릿(165)은 제1 표시 영역(DA1)에 구비되며, 제2 슬릿(166)은 제2 표시 영역(DA2)에 구비된다.
제1 표시 영역(DA1)은 복수의 도메인을 포함한다. 예를 들어, 복수의 도메인은 제1 방향(D1)으로 연장되어 상기 제1 표시 영역(DA1)의 중앙부를 통과하는 중심선(CL)을 중심으로 제1 표시 영역(DA1) 내에서 제2 방향(D2)을 따라 구분되는 제1 도메인(DM1) 및 제2 도메인(DM2)을 포함할 수 있다.
슬릿(165)은 대응되는 도메인(DM1, DM2) 내에서 서로 다른 방향으로 연장되어 절곡된 형상을 갖는다. 예를 들면, 슬릿(165)은 제1 도메인(DM1) 내에서 연장되는 제1 서브 슬릿부(165-a) 및 제2 도메인(DM2)내에서 연장되는 제2 서브 슬릿부(165-b)를 포함한다. 이 경우, 서브 슬릿부(165-a)는 제1 방향(D1)으로 연장되어 상기 화소영역(PXA)의 중앙부를 통과하는 중심선(CL)을 기준으로 양의 각으로 기울어져 연장되며, 제2 서브 슬릿부(165-b)는 상기 중심선을 기준으로 음의 각으로 기울어져 연장된다. 따라서, 제1 전극(140)에 데이터 전압이 인가되어 액정층(200)에 전압이 인가 되는 경우, 각 도메인(DM1, DM2)내의 액정분자들은 각 서브 슬릿부(165-a, 165-b)의 연장방향에 대응하여 재배열되므로, 제1 화소(PX1)의 시인성이 향상된다.
콘택홀(CNT)은 보호막(130) 및 제1 절연층(120)을 관통하여 드레인 전극(DE)를 노출 시킨다. 제1 전극(140)은 콘택홀(CNT)을 통하여 드레인 전극(DE)과 연결된다.
콘택홀(CNT)은 슬릿(165)과 오버랩되지 않는 영역에 위치한다. 콘택홀(CNT)은 예를 들어, 비표시 영역(NDA) 상에 형성된 드레인 전극(DE) 상에 형성되며, 슬릿(165)은 비표시 영역(NDA) 상에 형성 되지 않으므로, 콘택홀(CNT)은 슬릿(165)과 오버랩 되지 않는 영역에 위치한다. 따라서, 슬릿(165) 형성시 슬릿(165)의 변형이 발생하는 것을 방지 할 수 있다.
즉, 기존에는 슬릿(165)을 형성하기 위해, 제2 절연막(150)상에 포토레지스트(photo resist)를 코팅하여 노광하는 리소그래피(lithography)를 수행하였다. 이 경우, 포토레지스트는 컨택홀(CNT) 상에는 두껍게 도포되고, 보호막(120) 상에는 상대적으로 얇게 도포된다. 따라서, 포토레지스트의 도포된 두께에 따라 포토레지스트가 노광에 반응하는 정도가 달라서, 포토레지스트 상에 형성된 슬릿(165)의 패턴을 디벨롭(develop) 하는 경우, 컨택홀(CNT) 상의 포토레지스트에 형성되는 슬릿(165)의 패턴은 변형된다. 이와 같은 패턴에 의해 변형된 형상의 슬릿에 전계가 형성되는 경우, 전계가 왜곡되어 액정분자들은 오배열 하여 해당 영역에서 생성되는 영상이 왜곡되며, 액정 표시장치(1000, 도 1)의 표시품질은 저하된다.
따라서, 콘택홀(CNT)을 슬릿(165)과 오버랩되지 않게 함으로써, 상기와 같은 변형된 슬릿의 패턴에 인한 영상의 왜곡을 방지하고, 액정 표시장치(1000)의 표시품질을 향상 시킬 수 있다.
도 5는 도 2에 도시된 제1 전극의 확대 평면도이다. 제1 전극(160)은 각 화소(PX, 도 1)에 대응하여 주기적으로 반복되므로 제1 및 제2 화소(PX1, PX2)에 대응되는 부분만 예시적으로 도시하였다.
도 5를 참조하면, 제1 기판(100)은 열 방향을 따라 배열된 제1 및 제2 화소(PX1, PX2)를 포함한다. 화소(PX)의 구성 및 기능은 동일하므로 제1 및 제2 화소(PX1, PX2)만 예시적으로 도시하였다.
제1 화소(PX1)은 필드부(141) 및 컨택부(142)를 구비하는 제1 전극(141)을 포함한다. 필드부(141)는 슬릿(165, 도 2)과 오버랩되도록 형성되며, 슬릿(165)의 형상과 대응되어 연장되는 변을 구비하여 균일한 프린지 필드를 생성한다. 구체적으로, 제1 전극(140)은 제1 및 제2 서브 슬릿(165-a, 165-b)와 평행하게 연장되는 제1 변(141-a) 및 제2 변(141-b)을 포함한다. 제1 변(141-a) 및 제1 서브 슬릿(165-a)는 서로 평행하게 연장되므로, 제1 변(141-a) 및 제1 서브 슬릿(165-a)간의 간격은 일정하다. 따라서, 제1 변(141-a) 및 제1 서브 슬릿(165-a)에 의하여 생성되는 프린지 필드는 균일하다. 이와 마찬가지로, 제2 변(141-b) 및 제2 서브 슬릿(165-b)간의 간격은 일정하므로, 제2 변(141-b) 및 제2 서브 슬릿(165-b)에 의하여 생성되는 전계는 균일하다. 균일하게 형성된 전계에 의하여 제1 화소(PX1)은 왜곡되지 않는 영상을 생성한다.
비록, 도 5에서는 제2 변(141-b)이 짧게 도시되었으나, 이에 한정되지 않으며, 표시 영역(DA) 및 비표시 영역(NDA)에 따라, 제2 서브 슬릿(165-b)과 평행하게 더 연장되어 형성 될 수 있다.
도 6은 도 2에 도시된 박막트랜지스터의 확대 평면도이다. 박막트랜지스터의 구조 및 기능은 동일하므로 각 화소(PX, 도1)의 각 트랜지스터 중 제1 화소(PX)에 대응되는 박막트랜지스터(TFT, 도 2)만을 예시적으로 도시하였다.
도 2, 3 및 6을 참조하면, 박막트랜지스터(TFT)는 제1 및 제2 화소(PX1, PX2)의 개구율을 향상시키는 형상을 갖는다. 구체적으로, 박막트랜지스터(TFT)는 제1 화소(PX1) 및 제2 화소(PX2) 사이에 제공되며, 박막트랜지스터(TFT)의 데이터 전극(DE), 반도체층(AL) 및 게이트 전극(GE) 중 적어도 하나는 인접하는 화소(PX1, PX2)의 슬릿(165, 166)과 평행하게 연장된 변을 갖는다.
예를 들면, 데이터 전극(DE)은 평면상에서 볼 때, 제1 화소(PX1)의 제1 서브 슬릿(165-a)와 평행하게 연장되는 제1 데이터 전극 변(DS1) 및 제2 화소(PX2)의 제2 서브 슬릿(166-b)와 평행하게 연장되는 제2 데이터 전극 변(DS2)을 포함한다. 제1 및 제2 데이터 전극 변(DS1, DS2)는 제2 게이트선(GL2) 상에서 각각 제1 및 제2 화소(PX1, PX2)측으로 연장되어 제1 및 제2 화소(PX1, PX2)에 구비된다. 데이터 전극(DE)은 또한, 제1 데이터 라인(DL1)과 평행하게 연장되는 제3 데이터 전극 변(DS3)를 구비한다.
반도체층(AL)도 데이터 전극(DE)과 마찬가지로 평면상에서 볼 때, 각 서브 슬릿(165-b, 166-a)과 평행하게 연장되는 변을 갖는다. 반도체층(AL)은 각각 제1 및 제2 서브 슬릿(165-b, 166-a)와 평행한 제1 및 제2 반도체층 변(AS1, AS2)를 갖는다.
게이트 전극(GE)도 데이터 전극(DE)과 마찬가지로 평면상에서 볼 때, 제1 및 제2 서브 슬릿(165-a, 166-b)과 평행하게 연장되는 변을 갖는다. 게이트 전극(GE)은 각각 제1 및 제2 서브 슬릿(165-b, 166-a)와 평행한 제1 및 제2 게이트 전극 변(AS1, AS2)를 갖는다.
데이터 전극(DE), 반도체층(AL) 및 게이트 전극(GE)은 삼각형 형상을 갖는 것이 바람직하다.
이와 같이, 박막트랜지스터(TFT)의 데이터 전극(DE), 반도체층(AL) 및 게이트 전극(GE)이 대응하는 서브 슬릿(165-b, 166-a)과 평행하게 연장되는 변들을 갖는 경우, 제1 및 제2 화소(PX1, PX2)의 개구율은 향상된다. 즉, 각 서브 슬릿(165-b, 166-a)의 형상에 대응하여 박막트랜지스터(TFT) 및 제1 전극(140, 도 2)의 제1 및 제2 변(141-a, 141-b, 도 5)이 형성되므로, 영상을 표시하는 표시 영역(DA)이 차지 하는 영역은 증가 되고, 영상을 표시 하지 않는 비표시 영역(NDA)은 감소 하여, 제1 및 제2 화소(PX1, PX2)의 개구율은 향상된다.
소스 전극(SE)은 제1 데이터 라인(DL1)에 의하여 형성된다. 구체적으로, 제1 데이터 라인(DL1)은 반도체층(AL)과 적어도 일부가 오버랩 되어 소스 전극(SE)을 형성된다.
도 7은 다른 실시예에 따른 제1 기판의 확대 평면도이며 도 8은 도 7의 Ⅱ-Ⅱ'에 따른 단면도이다. 각 화소(PX, 도 1)는 서로 동일한 구조 및 기능을 가지므로, 도 7은 예시적으로 제1 화소(PX1)만을 도시하였다. 또한 도 7 및 8의 도면 부호 중 도 2 및 도 3의 도면 부호와 유사한 도면 부호를 갖는 구성은 해당 부호가 인용하는 구성과 유사한 구성이므로 이에 대한 중복되는 설명은 생략한다.
도 8을 참조하면, 제1 기판(100)은 제1 베이스 기판(110), 박막트랜지스터(TFT), 유기막(130), 제1 전극(140), 제2 절연막(150) 및 제2 전극(160)을 포함한다.
제1 기판은(100)은 제1 방향으로 연장되는 제1 게이트 라인(GL1) 및 제2 방향으로 연장되는 제1 및 제2 데이터 라인(DL1, DL2)을 포함한다.
박막트랜지스터(TFT)는 비표시 영역(NDA)에 배치되며, 제1 전극(140)에 데이터 전압을 제공하여 액정층(200)에 형성된 전계를 조절함으로써, 화소(PX1) 상에서 생성되는 영상을 제어한다. 트랜지스터(TFT)는 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)를 포함한다.
구체적으로, 박막트랜지스터(TFT)는 제2 게이트 라인(GL1) 및 제1 데이터 라인(DL1) 및 제2 전극(160)과 전기적으로 연결되어 제1 화소(PX1)에 구동전압을 제공한다. 게이트 전극(GE)은 게이트 라인으로부터 분기되어 제1 베이스 기판(110) 상에 형성된다. 게이트 전극(GE) 상에는 게이트 절연막(GI)이 구비되어 게이트 전극(GE)를 커버한다. 게이트 절연막(GI)은 유기막 및/또는 무기막을 포함한다.
반도체층(AL)은 상기 게이트 절연막(GI)을 사이에 두고 게이트 전극(GE) 상에 배치된다. 소스 전극(SE)은 데이터 반도체층(AL)을 사이에 두고 게이트 전극(GE) 상에 배치된다. 드레인 전극(DE)은 소스 전극(SE)과 이격되어 절연되게 배치되며, 반도체층(AL)을 사이에 두고 게이트 전극(GE) 상에 배치된다.
제1 전극(140)은 공통전압을 수신하여 제2 전극(160)과 함께 액정층에(200) 전계를 형성 시켜 액정층(200)의 액정분자를 재배열 시킨다. 제1 전극(140) 제1 베이스 기판(110) 전면에 구비되는 통판으로 제공되며, 후술할 콘택홀(CNT)에 대응하여 개구부(HA)가 형성되어 있다. 제1 전극(140)은 예를 들면, ITO(indium tin oxide)와 같은 투명 전도체로 이루어 질 수 있다.
제2 절연층(150)은 제1 전극(140) 및 제2 전극(160) 사이에 개재되어 제1 전극(140) 및 제2 전극(160)을 전기적으로 절연시킨다.
컨택홀(CNT)은 드레인 전극(DE) 상의 보호막(130), 제1 전극(140) 및 제2 절연층(150)을 관통하여 드레인 전극(DE)을 노출시킨다. 박막트랜지스터(TFT) 및 보호막(130) 사이에 제1 절연층(미도시)이 더 개재될 수 있다. 이 경우 컨택홀(CNT)은 제1 절연층에도 형성되어 드레인 전극(DE)을 노출 시킨다.
제2 전극(160)은 컨택홀(CNT)을 따라 구비되어 드레인 전극(DE)과 전기적으로 연결된다. 제2 전극은(160) 화소(PX)에서 생성되는 영상을 제어한다. 제2 전극(160)은 박막트랜지스터(TFT)로부터 데이터 전압을 수신받아 제1 전극(140)과 함께 액정층(200)에 전계를 인가하여 액정 분자들을 재배열 시킨다. 제2 전극(140)은 예를 들면, ITO(indium tin oxide)와 같은 투명 전도체로 이루어 질 수 있다.
제2 전극(160)은 표시 영역(DA)에 배치되는 슬릿(165)을 포함한다. 슬릿(165)은 예를 들어, 표시 영역(DA)뿐만 아니라 데이터 라인(DL1~DLm) 또는 게이트 라인(GL1~GLn)이 형성된 영역에도 형성될 수 있다.
제2 전극(160)에 데이터 전압이 인가되는 경우, 제1 전극(140) 및 제2 전극(160)은 슬릿(165)에 의한 수평 전계 및 비수평 전계를 포함하는 강한 프린지 필드(fringe field)를 발생시킨다. 이 경우, 초기에는 수평 전계가 인가되는 액정분자들이 수평 전계에 의해 제1 베이스 기판(110)과 평행한 평면상에서 회전하여 재배열 된다. 이후, 수직 전계가 인가된 액정분자들이 수평전계에 의해 재벼열된 액정분자들에 의한 탄성력에 의해 제1 베이스 기판(110)에 평행하게 회전하여 재배열 된다.
도 9는 도 7에 도시된 제1 전극의 확대 평면도이다. 제1 전극(140)의 구조는 화소(PX, 도 1)에 대응하여 주기적으로 반복되므로 제1 화소(PX1)에 대응하는 부분만 예시적으로 도시하였다.
제1 화소(PX1)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 비표시 영역(NDA)에는 드레인 전극(DE)을 포함하는 트랜지스터(TFT, 도 7)가 배치된다.
제1 전극(140)은 제1 베이스 기판(110) 전면에 통판으로 제공된다. 제1 전극(140)은 드레인 전극 상에 제공되는 콘택홀(CNT, 도 7)에 대응하여 개구된 개구부(HA)를 포함한다. 드레인 전극(DE, 도 8)은 개구부(HA) 및 콘택홀(CNT)에 의해 노출된다. 제2 전극(160)은 개구부(HA)를 통하여 드레인 전극(DE)과 전기적으로 연결된다.
도 10은 도 7에 도시된 제2 전극의 확대 평면도이다. 제2 전극(160)의 슬릿(165)은 화소(PX, 도 1)에 대응하여 주기적으로 반복되므로 제1 화소(PX1, PX2)에 대응되는 부분만 예시적으로 도시하였다.
도 10을 참조하면, 슬릿(165)은 표시 영역(DA)에 구비된다. 표시 영역(DA)은 복수의 도메인을 포함한다. 예를 들어, 복수의 도메인은 제1 방향(D1)으로 연장되어 표시 영역(DA)의 중앙부를 통과하는 중심선(CL)을 중심으로 표시 영역(DA1) 내에서 제2 방향(D2)을 따라 구분되는 제1 도메인(DM1) 및 제2 도메인(DM2)을 포함할 수 있다.
슬릿(165)은 대응되는 도메인(DM1, DM2) 내에서 서로 다른 방향으로 연장되어 절곡된 형상을 갖는다. 예를 들면, 슬릿(165)은 제1 도메인(DM1) 내에서 연장되는 제1 서브 슬릿부(165-a) 및 제2 도메인(DM2)내에서 연장되는 제2 서브 슬릿부(165-b)를 포함한다. 이 경우, 제1 서브 슬릿부(165-a)는 제1 방향(D1)으로 연장되어 상기 화소영역(PXA)의 중앙부를 통과하는 중심선을 기준으로 양의 각으로 기울어져 연장되며, 제2 서브 슬릿부(165-b)는 상기 중심선을 기준으로 음의 각으로 기울어져 연장된다. 따라서, 제1 전극(140)에 데이터 전압이 인가되어 액정층(200)에 전압이 인가 되는 경우, 각 도메인(DM1, DM2)내의 액정분자들은 각 서브 슬릿부(165-a, 165-b)의 연장방향에 대응하여 재배열되므로, 제1 화소(PX1)의 시인성이 향상된다.
다시 도 7을 참조하면, 콘택홀(CNT)은 슬릿(165)과 오버랩되지 않는 영역에 위치한다. 콘택홀(CNT)은 예를 들어, 비표시 영역(NDA) 상에 형성된 드레인 전극(DE) 상에 형성되며, 슬릿(165)은 비표시 영역(NDA) 상에 형성 되지 않으므로, 콘택홀(CNT)은 슬릿(165)과 오버랩 되지 않는 영역에 위치한다. 따라서, 슬릿(165) 형성시 슬릿(165)의 변형이 발생하는 것을 방지 할 수 있다.
즉, 기존에는 슬릿(165)을 형성하기 위해, 제2 절연막(150)상에 포토레지스트(photo resist)를 코팅하여 노광하는 리소그래피(lithography)를 수행하였다. 이 경우, 포토레지스트는 컨택홀(CNT) 상에는 두껍게 도포되고, 보호막(120) 상에는 상대적으로 얇게 도포된다. 따라서, 포토레지스트의 도포된 두께에 따라 노광에 반응하는 정도가 달라서, 포토레지스트 상에 형성된 슬릿(165)의 패턴을 디벨롭(develop) 하는 경우, 컨택홀(CNT) 상의 포토레지스트에 형성되는 슬릿(165)의 패턴은 변형된다. 이와 같은 패턴에 의해 변형된 형상의 슬릿에 전계가 형성되는 경우 전계가 왜곡되어 액정분자들은 오배열 하여 해당 영역에서 생성되는 영상이 왜곡된다.
따라서, 콘택홀(CNT)을 슬릿(165)과 오버랩되지 않게 함으로써, 상기와 같은 변형된 슬릿의 패턴에 인한 영상의 왜곡을 방지하고, 표시 표시품질을 향상 시킬 수 있다.
이상에서는 본 발명의 바람직한 실험예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
1000: 액정 표시장치 100: 제1 기판
140: 제1 전극 150: 제2 절연막
160: 제2 전극 165: 슬릿
200: 액정층 300: 제2 기판
TFT: 박막트랜지스터 CNT: 콘택홀

Claims (17)

  1. 표시 영역 및 비표시 영역으로 이루어진 화소 영역이 정의된 화소를 구비하는 제1 기판; 상기 제1 기판에 대향하는 제2 기판; 및 상기 제1 기판 및 상기 제2 기판 사이에 개재되는 액정층을 포함하며,
    상기 제1 기판은
    상기 비표시영역에 구비된 트랜지스터;
    상기 트랜지스터를 커버하는 보호막;
    상기 보호막 상에 구비되는 제1 전극; 및
    상기 제1 전극 상에 절연되어 배치되며, 상기 표시 영역에 배치되는 슬릿을 구비하는 제2 전극을 포함하며,
    상기 제1 전극 및 상기 제2 전극 중 어느 하나는 상기 보호막을 관통하는 컨택홀을 통하여 상기 트랜지스터와 전기적으로 연결되고, 다른 하나는 공통전압을 수신받으며,
    상기 컨택홀은 상기 슬릿과 오버랩되지 않는 영역에 위치하는 것을 특징으로 하는 표시장치.
  2. 제1 항에 있어서,
    상기 슬릿은 제1 방향으로 연장되어 상기 화소의 중앙부를 통과하는 중심선을 기준으로 양의 각으로 기울어져 연장되는 제1 서브 슬릿부 및 상기 중심선을 기준으로 음의 각으로 기울어져 연장되는 제2 서브 슬릿부를 구비하고,
    상기 슬릿은 상기 중심선을 기준으로 절곡된 형상을 갖는 것을 특징으로 하는 표시장치.
  3. 제2 항에 있어서,
    상기 제1 전극은 상기 슬릿과 오버랩되는 필드부 및 상기 필드부로부터 연장되어 상기 트랜지스터와 오버랩되는 컨택부를 포함하며,
    상기 필드부는 각각 상기 제1 및 제2 서브 슬릿과 평행하게 연장되는 제1 변 및 제2 변을 포함하는 것을 특징으로 하는 표시장치.
  4. 제2 항에 있어서,
    상기 트랜지스터는 게이트 전극, 게이트 전극과 절연되며, 상기 게이트 전극 상에 배치되는 반도체층, 상기 반도체층 상에 배치되는 소스 전극 및 상기 반도체층 상에 상기 소스 전극과 절연되어 배치되며, 상기 콘택홀을 통해 상기 제1 전극과 연결되는 드레인 전극을 포함하며,
    상기 드레인 전극은 평면상에서 볼 때, 각각 상기 제1 서브 슬릿부와 평행한 제1 드레인 전극 변을 갖는 것을 특징으로 하는 표시장치.
  5. 제4 항에 있어서,
    상기 반도체 층은 평면상에서 볼 때, 각각 상기 제1 서브 슬릿부와 평행한 제1 반도체층 변을 갖는 것을 특징으로 하는 표시장치.
  6. 제5 항에 있어서,
    상기 게이트 전극은 평면상에서 볼 때, 각각 상기 제1 서브 슬릿부와 평행한 제1 게이트 전극 변을 갖는 것을 특징으로 하는 표시장치.
  7. 제4 항에 있어서,
    상기 화소는 상기 제1 기판상에 매트릭스 형태로 복수로 배열되며,
    상기 드레인 전극은 평면상에서 볼 때, 각각 상기 제2 서브 슬릿부와 평행한 제2 드레인 변을 더 구비하며,
    상기 제1 드레인 전극 변은 상기 화소에 구비되고,
    상기 제2 드레인 전극 변은 상기 화소와 열 방향으로 인접하는 인접 화소측으로 연장되어 상기 인접화소에 구비되는 것을 특징으로 하는 표시장치.
  8. 제7 항에 있어서,
    상기 드레인 전극은 각각 상기 열 방향과 평행하게 연장되는 제3 드레인 전극 변을 더 구비하는 것을 특징으로 하는 표시장치.
  9. 제8 항에 있어서,
    상기 드레인 전극은 평면상에서 볼 때, 삼각형 형상을 갖는 것을 특징으로 하는 표시장치.
  10. 제4 항에 있어서,
    상기 제1 기판은 전기적으로 절연되어 교차하며 상기 트랜지스터와 연결되는 게이트 라인 및 데이터 라인을 포함하며,
    상기 데이터 라인은 상기 반도체 층과 적어도 일부가 오버랩 되어 상기 트랜지스터의 상기 소스 전극을 형성하는 것을 특징으로 하는 표시장치.
  11. 제1 항에 있어서,
    상기 제1 전극은 상기 트랜지스터와 전기적으로 연결되며, 상기 제2 전극은 공통전압을 수신 받는 것을 특징으로 하는 표시장치.
  12. 제1 항에 있어서,
    상기 제2 전극은 상기 트랜지스터와 전기적으로 연결되며, 상기 제1 전극은 공통전압을 수신 받는 것을 특징으로 하는 표시장치.
  13. 제1 항에 있어서,
    상기 보호막 및 상기 각 트랜지스터 사이에 개재되는 제1 절연층을 더 포함하며,
    상기 컨택홀은 상기 제1 절연층에 형성되며, 상기 제1 전극은 상기 컨택홀을 통해 상기 트랜지스터와 연결되는 것을 특징으로 하는 표시장치.
  14. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극에 개재되는 제2 절연층을 더 포함하는 것을 특징으로 하는 표시장치.
  15. 제1 항에 있어서,
    상기 보호막은 유기막 및/또는 무기막으로 제공되는 것을 특징으로 하는 표시장치.
  16. 제1 항에 있어서,
    상기 제1 전극 및 제2 전극은 투명전극으로 제공되는 것을 특징으로 하는 표시장치.
  17. 제1 항에 있어서,
    상기 표시장치는 액정표시장치, 유기발광표시장치, 플라즈마 표시장치 및 전기영동 표시장치 중 어느 하나인 것을 특징으로 하는 표시장치.
KR20130106789A 2013-09-05 2013-09-05 표시장치 KR20150028108A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130106789A KR20150028108A (ko) 2013-09-05 2013-09-05 표시장치
US14/173,363 US9229275B2 (en) 2013-09-05 2014-02-05 Display panel and display apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130106789A KR20150028108A (ko) 2013-09-05 2013-09-05 표시장치

Publications (1)

Publication Number Publication Date
KR20150028108A true KR20150028108A (ko) 2015-03-13

Family

ID=52582475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130106789A KR20150028108A (ko) 2013-09-05 2013-09-05 표시장치

Country Status (2)

Country Link
US (1) US9229275B2 (ko)
KR (1) KR20150028108A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050348B1 (ko) 2004-05-31 2011-07-19 엘지디스플레이 주식회사 횡전계 액정표시장치
KR101201324B1 (ko) 2005-12-30 2012-11-14 엘지디스플레이 주식회사 Ｉｐｓ 모드 액정표시소자
JP4645488B2 (ja) 2006-03-15 2011-03-09 ソニー株式会社 液晶装置及び電子機器
KR20080062641A (ko) 2006-12-29 2008-07-03 엘지디스플레이 주식회사 수평전계형 박막 트랜지스터 어레이 기판
KR20080062647A (ko) 2006-12-29 2008-07-03 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR100835112B1 (ko) 2007-01-30 2008-06-03 전북대학교산학협력단 프린지 필드 스위칭 액정 표시 소자
KR101264715B1 (ko) 2007-02-22 2013-05-16 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP4442684B2 (ja) * 2007-11-29 2010-03-31 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR101278558B1 (ko) 2008-12-17 2013-06-25 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR20110012111A (ko) 2009-07-29 2011-02-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치의 제조방법
KR101323477B1 (ko) * 2009-09-30 2013-10-31 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP5513859B2 (ja) 2009-11-25 2014-06-04 株式会社ジャパンディスプレイ 液晶表示パネル
US8760595B2 (en) 2011-09-09 2014-06-24 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101896547B1 (ko) 2011-09-16 2018-09-10 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Also Published As

Publication number Publication date
US20150061984A1 (en) 2015-03-05
US9229275B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
US11126041B2 (en) Liquid crystal device and electronic apparatus
US10310337B2 (en) Liquid crystal display apparatus
TWI381231B (zh) 液晶顯示裝置
US8339557B2 (en) Liquid crystal display panel
US9389464B2 (en) Liquid crystal display device
KR20190016591A (ko) 시야각 전환이 가능한 액정 디스플레이 장치 및 그 시야각 전환 방법
KR20100006527A (ko) 액정 디스플레이 디바이스
KR20040080778A (ko) 4색 구동 액정 표시 장치 및 이에 사용하는 표시판
KR20160130061A (ko) 액정 표시 장치
US10768495B2 (en) Display device having a first electrode with an opening overlapping with a second electrode
WO2010131552A1 (ja) 液晶表示装置
US20100045915A1 (en) Liquid crystal display
KR20100032074A (ko) 액정 표시 장치
KR20210073807A (ko) 이형 액정 표시 패널
JP2011158690A (ja) 液晶表示パネル及び電子機器
KR100851743B1 (ko) 시야각 조절이 가능한 패턴된 수직배향 액정표시장치
US8432501B2 (en) Liquid crystal display with improved side visibility
KR20150110962A (ko) 액정 표시 장치
KR100873025B1 (ko) 시야각 조절이 가능한 프린지 필드 스위칭 액정표시장치
US8054427B2 (en) Liquid crystal display device
KR102294632B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
US20200050036A1 (en) Display device
KR20150028108A (ko) 표시장치
KR20150021404A (ko) 액정 표시 패널 및 이를 제조하는 방법
JP2014041243A (ja) 液晶表示装置及び液晶プロジェクター

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid