KR20150020424A - Image sensor including row drivers, and image processing system having the image sensor - Google Patents

Image sensor including row drivers, and image processing system having the image sensor Download PDF

Info

Publication number
KR20150020424A
KR20150020424A KR20130096453A KR20130096453A KR20150020424A KR 20150020424 A KR20150020424 A KR 20150020424A KR 20130096453 A KR20130096453 A KR 20130096453A KR 20130096453 A KR20130096453 A KR 20130096453A KR 20150020424 A KR20150020424 A KR 20150020424A
Authority
KR
South Korea
Prior art keywords
pixel
pixels
row
control
control signals
Prior art date
Application number
KR20130096453A
Other languages
Korean (ko)
Inventor
김병조
신지훈
이원백
서진호
함석헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20130096453A priority Critical patent/KR20150020424A/en
Publication of KR20150020424A publication Critical patent/KR20150020424A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

The present invention relates to an image sensor including row drivers and to an image processing system having the same. The image sensor includes: a plurality of pixel groups which is arranged in a row in a pixel array; a plurality of row drivers which controls the operation of a plurality of pixels to be allocated to each of the pixel groups; and a plurality of lead out circuits which leads out pixel signals to be outputted from the pixels allocated to each of the pixel groups.

Description

로우 드라이버들을 포함하는 이미지 센서와 이를 포함하는 이미지 처리 시스템{IMAGE SENSOR INCLUDING ROW DRIVERS, AND IMAGE PROCESSING SYSTEM HAVING THE IMAGE SENSOR}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an image sensor including row drivers and an image processing system including the image sensor,

본 발명의 개념에 따른 실시 예는 이미지 센서에 관한 것으로, 특히 로우 드라이버들 각각에 할당된 복수의 픽셀들을 독립적으로 제어할 수 있는 이미지 센서와, 이를 포함하는 이미지 처리 시스템에 관한 것이다.An embodiment according to the concept of the present invention relates to an image sensor, and more particularly to an image sensor capable of independently controlling a plurality of pixels assigned to each row driver, and an image processing system including the same.

이미지 센서는 광학 이미지를 전기 신호로 변환하는 장치이다.An image sensor is an apparatus for converting an optical image into an electrical signal.

상기 이미지 센서는 CCD(charged coupled device) 이미지 센서와 CMOS (complementary metal-oxide-semiconductor (CMOS)) 이미지 센서로 분류된다.The image sensor is classified into a charged coupled device (CCD) image sensor and a complementary metal-oxide-semiconductor (CMOS) image sensor.

CMOS 이미지 센서 칩은 CMOS 반도체 공정을 이용하여 제조되는 액티브 픽셀 센서의 일종이다. 상기 CMOS 이미지 센서 칩은 복수의 픽셀들을 포함하는 픽셀 어레이를 포함한다.A CMOS image sensor chip is a type of active pixel sensor manufactured using a CMOS semiconductor process. The CMOS image sensor chip includes a pixel array including a plurality of pixels.

상기 복수의 픽셀들 각각은 광신호를 전기 신호로 변환하는 광전 변환 소자와, 상기 전기 신호를 디지털 데이터로 변환하는 부가적인 회로(additional circuitry)를 포함한다.Each of the plurality of pixels includes a photoelectric conversion element for converting an optical signal into an electric signal, and an additional circuit for converting the electric signal into digital data.

본 발명이 이루고자 하는 기술적인 과제는 픽셀 어레이에 포함된 픽셀들을 컬럼 방향으로 복수의 픽셀 그룹으로 그룹핑하고, 각 픽셀 그룹에 포함된 픽셀들을 상기 각 픽셀 그룹에 할당된 로우 드라이버를 이용하여 독립적으로 제어할 수 있는 이미지 센서, 상기 이미지 센서의 동작 방법, 상기 이미지 센서의 제조 방법, 및 상기 이미지 센서를 포함하는 이미지 처리 시스템을 제공하는 것이다.According to an aspect of the present invention, there is provided an image processing method comprising: grouping pixels included in a pixel array into a plurality of pixel groups in a column direction, and independently controlling pixels included in each pixel group using a row driver An operation method of the image sensor, a method of manufacturing the image sensor, and an image processing system including the image sensor.

본 발명의 실시 예에 따른 이미지 센서는 픽셀 어레이에 포함된 로우(row)에 배치된 복수의 픽셀 그룹들과, 각각이 상기 복수의 픽셀 그룹들 각각에 할당된 복수의 픽셀들의 동작을 제어하기 위한 복수의 로우 드라이버들과, 각각이 상기 복수의 픽셀 그룹들 각각에 할당된 상기 복수의 픽셀들로부터 출력된 픽셀 신호들을 리드아웃하는 복수의 리드아웃 회로들을 포함한다.An image sensor according to an embodiment of the present invention includes a plurality of groups of pixels arranged in a row included in a pixel array and a plurality of groups of pixels arranged in rows arranged in a row for controlling the operation of a plurality of pixels each assigned to each of the plurality of pixel groups A plurality of row drivers and a plurality of lead-out circuits for reading out pixel signals output from the plurality of pixels, each of which is assigned to each of the plurality of pixel groups.

상기 복수의 픽셀 그룹들 중 제1픽셀 그룹에 포함된 제1픽셀들의 종류와 상기 복수의 픽셀 그룹들 중 제2픽셀 그룹에 포함된 제2픽셀들의 종류는 서로 동일하거나 또는 서로 다를 수 있다.The types of the first pixels included in the first pixel group and the types of the second pixels included in the second pixel group among the plurality of pixel groups may be the same or different from each other.

실시 예에 따라 상기 이미지 센서는 각각이 상기 복수의 로우 드라이버들 각각의 동작을 제어하는 복수의 제어 회로들을 더 포함하며, 상기 복수의 로우 드라이버들 각각은 상기 복수의 제어 회로들 중 어느 하나로부터 출력된 픽셀 제어 신호들을 공유한다.According to an embodiment, the image sensor further comprises a plurality of control circuits, each of which controls the operation of each of the plurality of row drivers, wherein each of the plurality of row drivers receives an output Pixel control signals.

상기 복수의 리드아웃 회로들 각각의 동작은 상기 어느 하나로부터 출력된 리드아웃 제어 신호들에 응답하여 제어된다.The operation of each of the plurality of readout circuits is controlled in response to the readout control signals output from any of the plurality of readout circuits.

다른 실시 예에 따라 상기 이미지 센서는 각각이 상기 복수의 로우 드라이버들 각각의 동작을 독립적으로 제어하기 위해 대응되는 픽셀 제어 신호들을 생성하는 복수의 제어 회로들을 더 포함한다.According to another embodiment, the image sensor further comprises a plurality of control circuits each generating corresponding pixel control signals for independently controlling the operation of each of the plurality of row drivers.

상기 복수의 리드아웃 회로들 각각의 동작은 상기 복수의 제어 회로들 각각으로부터 출력된 대응되는 리드아웃 제어 신호들에 응답하여 제어된다.The operation of each of the plurality of lead-out circuits is controlled in response to corresponding lead-out control signals output from each of the plurality of control circuits.

상기 픽셀 제어 신호들 중에서 하나는 노출 시간의 제어에 관련된다.One of the pixel control signals is related to the control of the exposure time.

상기 복수의 로우 드라이버들 각각은 서로 다른 프레임에 활성화될 수 있다.Each of the plurality of row drivers may be activated in different frames.

실시 예에 따라 상기 이미지 센서는 각각이 상기 복수의 로우 드라이버들 각각의 동작을 제어하는 복수의 제어 회로들을 더 포함하며, 상기 복수의 제어 회로들 중 제1제어 회로로부터 출력된 픽셀 제어 신호들의 타이밍과 상기 복수의 제어 회로들 중 제2제어 회로로부터 출력된 픽셀 제어 신호들의 타이밍은 서로 일치한다.According to an embodiment, the image sensor further includes a plurality of control circuits, each of which controls the operation of each of the plurality of row drivers, and the timing of the pixel control signals output from the first one of the plurality of control circuits And the timing of the pixel control signals output from the second one of the plurality of control circuits coincide with each other.

다른 실시 예에 따라 상기 이미지 센서는 각각이 상기 복수의 로우 드라이버들 각각의 동작을 제어하는 복수의 제어 회로들을 더 포함하며, 상기 복수의 제어 회로들 중 제1제어 회로로부터 출력된 픽셀 제어 신호들의 타이밍과 상기 복수의 제어 회로들 중 제2제어 회로로부터 출력된 픽셀 제어 신호들의 타이밍은 서로 다르다.According to another embodiment, the image sensor further comprises a plurality of control circuits, each controlling the operation of each of the plurality of row drivers, wherein the pixel control signals outputted from the first one of the plurality of control circuits And the timing of the pixel control signals output from the second control circuit among the plurality of control circuits are different from each other.

본 발명의 실시 예에 따른 이미지 처리 시스템은 이미지 센서와, 상기 이미지 센서의 동작을 제어하는 프로세서를 포함한다. 상기 이미지 센서는 픽셀 어레이에 포함된 로우(row)에 배치된 제1픽셀 그룹과 제2픽셀 그룹과, 상기 제1픽셀 그룹에 포함된 제1픽셀들의 동작을 제어하기 위한 제1로우 드라이버와, 상기 제2픽셀 그룹에 포함된 제2픽셀들의 동작을 제어하기 위한 제2로우 드라이버와, 상기 제1픽셀들의 출력 신호들을 리드아웃하는 제1리드아웃 회로와, 상기 제2픽셀들의 출력 신호들을 리드아웃하는 제2리드아웃 회로를 포함한다.An image processing system according to an embodiment of the present invention includes an image sensor and a processor for controlling the operation of the image sensor. The image sensor includes a first row of pixels arranged in a row included in a pixel array, a second row of pixels arranged in a row of the pixel array, a first row driver for controlling the operation of first pixels included in the first row of pixels, A second row driver for controlling the operation of second pixels included in the second pixel group; a first readout circuit for reading out the output signals of the first pixels; And a second readout circuit for outputting the readout signal.

상기 제1픽셀들의 종류는 상기 제2픽셀들의 종류와 서로 다르다.The type of the first pixels is different from the type of the second pixels.

실시 예에 따라 상기 이미지 처리 시스템은 제1어드레스와 픽셀 제어 신호들을 생성하는 제1제어 회로와, 제2어드레스를 생성하는 제2제어 회로를 더 포함하며, 상기 제1로우 드라이버는 상기 제1어드레스와 상기 픽셀 제어 신호들에 기초하여 상기 제1픽셀들의 동작을 제어하고, 상기 제2로우 드라이버는 상기 제2어드레스와 상기 픽셀 제어 신호들에 기초하여 상기 제2픽셀들의 동작을 제어한다.According to an embodiment, the image processing system further comprises a first control circuit for generating a first address and pixel control signals, and a second control circuit for generating a second address, wherein the first row driver comprises: And controls the operation of the first pixels based on the pixel control signals and the second row driver controls the operation of the second pixels based on the second address and the pixel control signals.

다른 실시 예에 따라 상기 이미지 처리 시스템은 제1어드레스와 제1픽셀 제어 신호들을 생성하는 제1제어 회로와, 제2어드레스와 제2픽셀 제어 신호들을 생성하는 제2제어 회로를 더 포함하며, 상기 제1로우 드라이버는 상기 제1어드레스와 상기 제1픽셀 제어 신호들에 기초하여 상기 제1픽셀들의 동작을 제어하고, 상기 제2로우 드라이버는 상기 제2어드레스와 상기 제2픽셀 제어 신호들에 기초하여 상기 제2픽셀들의 동작을 제어한다.According to another embodiment the image processing system further comprises a first control circuit for generating a first address and first pixel control signals and a second control circuit for generating a second address and second pixel control signals, The first row driver controls the operation of the first pixels based on the first address and the first pixel control signals and the second row driver controls the operation of the first pixels based on the second address and the second pixel control signals Thereby controlling the operation of the second pixels.

본 발명의 실시 예에 따른 이미지 센서를 제조하는 방법은 픽셀 어레이의 로우에 A(A은 자연수)개의 픽셀들을 형성하는 단계와, 상기 로우에 형성된 상기 A개의 픽셀들을 컬럼 방향으로 B(1<B<A)개의 픽셀 그룹들로 그룹핑하는 단계와, B개의 로우 드라이버 회로들을 형성하는 단계와, B개의 픽셀 그룹들 각각에 할당된 픽셀들과 상기 B개의 로우 드라이버 회로들 각각을 해당되는 제1신호 라인들을 통해 접속하는 단계를 포함한다.A method of manufacturing an image sensor according to an embodiment of the present invention includes the steps of: forming A (A is a natural number) pixels in a row of a pixel array; forming A pixels in the row in the column direction by B (A) group of pixel groups, forming B row driver circuits, and assigning each of the B row driver circuits and the pixels assigned to each of the B pixel groups to a corresponding first signal Lt; RTI ID = 0.0 &gt; lines. &Lt; / RTI &gt;

본 발명의 실시 예에 따른 이미지 센서의 동작 방법은 픽셀 어레이의 로우에 배치된 복수의 픽셀들 중에서 복수의 로우 드라이버들 중 제1로우 드라이버에 할당된 제1리드아웃 픽셀들을 선택하는 단계와, 복수의 리드아웃 회로들 중 제1리드아웃 회로를 이용하여, 상기 제1리드아웃 픽셀들로부터 출력된 제1픽셀 신호들을 처리하는 단계를 포함한다.A method of operating an image sensor in accordance with an embodiment of the present invention includes selecting first readout pixels assigned to a first row driver of a plurality of row drivers among a plurality of pixels arranged in rows of a pixel array, And processing the first pixel signals output from the first readout pixels using a first readout circuit among the readout circuits of the first readout circuit.

상기 이미지 센서의 동작 방법은 상기 복수의 픽셀들 중에서 상기 복수의 로우 드라이버들 중 제2로우 드라이버에 할당된 제2리드아웃 픽셀들을 선택하는 단계와, 상기 복수의 리드아웃 회로들 중 제2리드아웃 회로를 이용하여, 상기 제2리드아웃 픽셀들로부터 출력된 제2픽셀 신호들을 처리하는 단계를 더 포함한다.Wherein the method of operating the image sensor further comprises selecting second readout pixels assigned to a second row driver of the plurality of row drivers among the plurality of pixels, Processing the second pixel signals output from the second lead-out pixels using a circuit.

상기 제1픽셀 신호들의 처리와 상기 제2픽셀 신호들의 처리는 동시에 또는 서로 다른 타이밍에 수행된다.The processing of the first pixel signals and the processing of the second pixel signals are performed simultaneously or at different timings.

본 발명의 실시 예에 따른 로우 드라이버들을 포함하는 이미지 센서는 픽셀 어레이에 포함된 픽셀들을 컬럼 방향으로 복수의 픽셀 그룹으로 그룹핑하고, 각 픽셀 그룹에 포함된 픽셀들을 상기 로우 드라이버들 중에서 상기 각 픽셀 그룹에 할당된 로우 드라이버를 이용하여 독립적으로 제어할 수 있는 효과가 있다.An image sensor including row drivers according to an embodiment of the present invention groups pixels included in a pixel array into a plurality of pixel groups in a column direction and groups pixels included in each pixel group in each pixel group So that it is possible to independently control by using the row driver assigned to the driver.

상기 이미지 센서는 동일 프레임 내에서 동일 로우에 포함된 픽셀 그룹을 상기 픽셀 그룹에 할당된 로우 드라이버를 이용하여 제어할 수 있으므로, 상기 이미지 센서는 다양한 패턴의 데이터 비닝(data binning)을 수행할 수 있는 효과가 있다.Since the image sensor can control pixel groups included in the same row in the same frame using a row driver assigned to the pixel group, the image sensor can perform data binning of various patterns It is effective.

상기 이미지 센서는 동일한 픽셀 어레이 상에서 픽셀 그룹별로 서로 다른 노출 시간을 제어할 수 있는 효과가 있다.The image sensor has the effect of controlling different exposure times for different pixel groups on the same pixel array.

상기 이미지 센서는 픽셀 어레이에 포함된 서로 다른 종류의 픽셀들의 출력 신호들을 선택적으로 리드아웃할 수 있는 효과가 있다.The image sensor has the effect of selectively outputting output signals of different kinds of pixels included in the pixel array.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 복수의 로우 드라이버들을 포함하는 이미지 센서의 개략적인 블록도이다.
도 2는 도 1의 이미지 센서의 동작을 설명하기 위한 타이밍 도이다.
도 3부터 도 6은 도 1의 이미지 센서에 포함된 픽셀의 실시 예들을 나타낸다.
도 7은 본 발명의 다른 실시 예에 따른 복수의 로우 드라이버들을 포함하는 이미지 센서의 개략적인 블록도이다.
도 8은 도 7의 이미지 센서의 동작을 설명하기 위한 타이밍 도이다.
도 9는 도 1 또는 도 7에 도시된 이미지 센서의 동작을 설명하기 위한 개념도이다.
도 9는 도 1 또는 도 7에 도시된 이미지 센서의 동작의 일 실시 예를 설명하기 위한 개념도이다.
도 10은 도 1 또는 도 7에 도시된 이미지 센서의 동작의 다른 실시 예를 설명하기 위한 개념도이다.
도 11은 도 1 또는 도 7에 도시된 이미지 센서의 동작의 또 다른 실시 예를 설명하기 위한 개념도이다.
도 12는 본 발명의 또 다른 실시 예에 따른 복수의 로우 드라이버들을 포함하는 이미지 센서의 개략적인 블록도이다.
도 13은 도 1, 도 7, 또는 도 12의 이미지 센서를 포함하는 이미지 처리 시스템의 블록도를 나타낸다.
도 14는 도 1, 도 7, 또는 도 12의 이미지 센서를 제조하는 방법을 설명하기 위한 플로우차트이다.
도 15는 도 1, 도 7, 또는 도 12의 이미지 센서의 동작 방법을 설명하기 위한 플로우차트이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to more fully understand the drawings recited in the detailed description of the present invention, a detailed description of each drawing is provided.
1 is a schematic block diagram of an image sensor including a plurality of row drivers according to an embodiment of the present invention.
2 is a timing chart for explaining the operation of the image sensor of FIG.
Figures 3 to 6 illustrate embodiments of pixels included in the image sensor of Figure 1.
7 is a schematic block diagram of an image sensor including a plurality of row drivers according to another embodiment of the present invention.
8 is a timing chart for explaining the operation of the image sensor of Fig.
Fig. 9 is a conceptual diagram for explaining the operation of the image sensor shown in Fig. 1 or Fig.
FIG. 9 is a conceptual diagram for explaining an embodiment of the operation of the image sensor shown in FIG. 1 or FIG. 7. FIG.
FIG. 10 is a conceptual diagram for explaining another embodiment of the operation of the image sensor shown in FIG. 1 or FIG. 7;
11 is a conceptual diagram for explaining another embodiment of the operation of the image sensor shown in Fig. 1 or Fig.
12 is a schematic block diagram of an image sensor including a plurality of row drivers according to another embodiment of the present invention.
Figure 13 shows a block diagram of an image processing system including the image sensor of Figure 1, Figure 7, or Figure 12;
Fig. 14 is a flowchart for explaining a method of manufacturing the image sensor of Fig. 1, Fig. 7, or Fig. 12;
FIG. 15 is a flowchart for explaining an operation method of the image sensor of FIG. 1, FIG. 7, or FIG. 12;

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.It is to be understood that the specific structural or functional description of embodiments of the present invention disclosed herein is for illustrative purposes only and is not intended to limit the scope of the inventive concept But may be embodied in many different forms and is not limited to the embodiments set forth herein.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.The embodiments according to the concept of the present invention can make various changes and can take various forms, so that the embodiments are illustrated in the drawings and described in detail herein. It should be understood, however, that it is not intended to limit the embodiments according to the concepts of the present invention to the particular forms disclosed, but includes all modifications, equivalents, or alternatives falling within the spirit and scope of the invention.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.The terms first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms may be named for the purpose of distinguishing one element from another, for example, without departing from the scope of the right according to the concept of the present invention, the first element may be referred to as a second element, The component may also be referred to as a first component.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, the terms "comprises" or "having" and the like are used to specify that there are features, numbers, steps, operations, elements, parts or combinations thereof described herein, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the meaning of the context in the relevant art and, unless explicitly defined herein, are to be interpreted as ideal or overly formal Do not.

이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings attached hereto.

도 1은 본 발명의 일 실시 예에 따른 복수의 로우 드라이버들을 포함하는 이미지 센서의 개략적인 블록도이다.1 is a schematic block diagram of an image sensor including a plurality of row drivers according to an embodiment of the present invention.

도 1을 참조하면, 이미지 센서, 예컨대 CMOS 이미지 센서(100A)는 픽셀 어레이(110), 제1로우 드라이버(130), 제2로우 드라이버(150), 제1제어 회로(160), 제2제어 회로(165), 복수의 아날로그 리드아웃 회로들(170-1~170-4), 및 수평 디코더 (180)를 포함한다.1, an image sensor, for example, a CMOS image sensor 100A includes a pixel array 110, a first row driver 130, a second row driver 150, a first control circuit 160, Circuitry 165, a plurality of analogue lead-out circuits 170-1 through 170-4, and a horizontal decoder 180. [

CMOS 이미지 센서(100A)는 광학 이미지를 전기 신호로 변환하는 장치로서 집적 회로(integrated circuit(IC))로 구현될 수 있고, 디지털 카메라, 카메라 모듈, 이미징(imaging) 장치, 스마트폰, 태블릿 PC, 캠코더, PDA(Personal Digital Assistant), 또는 모바일 인터넷 장치(mobile internet device(MID))에 사용될 수 있다.The CMOS image sensor 100A may be implemented as an integrated circuit (IC) as an apparatus for converting an optical image into an electrical signal and may be a digital camera, a camera module, an imaging device, a smart phone, a tablet PC, A camcorder, a PDA (Personal Digital Assistant), or a mobile internet device (MID).

픽셀 어레이(110)는 복수의 픽셀들을 포함한다. 상기 복수의 픽셀들은 액티브 픽셀 센서들로 불릴 수도 있다. 상기 복수의 픽셀들은 매트릭스 형태로 구현될 수 있다.The pixel array 110 includes a plurality of pixels. The plurality of pixels may be referred to as active pixel sensors. The plurality of pixels may be implemented in a matrix form.

도 1에서는 설명의 편의를 위해, 4*4 픽셀들(P11~P14, P21~P24, P31~P34, 및 P41~P44)을 포함하는 픽셀 어레이(110)가 도시되어 있으나, 본 발명의 기술적 사상이 픽셀 어레이(110)에 포함된 픽셀들의 개수에 한정되는 것은 아니다.1, a pixel array 110 including 4 * 4 pixels (P11 to P14, P21 to P24, P31 to P34, and P41 to P44) is shown for convenience of description. However, But is not limited to the number of pixels included in the pixel array 110.

픽셀 그룹들은 컬럼 방향을 따라 정의될 수 있다.The pixel groups can be defined along the column direction.

도 1, 도 7, 및 도 8에 도시된 바와 같이 하나의 컬럼에 포함된 모든 픽셀들이 하나의 픽셀 그룹에 포함될 수 있다. 또한, 도 10과 도 11에 도시된 바와 같이 하나의 컬럼에 포함된 픽셀들의 일부는 어느 하나의 픽셀 그룹에 포함되고 상기 픽셀들의 나머지 일부는 다른 하나의 픽셀 그룹에 포함될 수 있다.1, 7, and 8, all the pixels included in one column may be included in one pixel group. In addition, as shown in FIGS. 10 and 11, a part of pixels included in one column may be included in one pixel group, and the remaining part of the pixels may be included in another pixel group.

예컨대, 제1픽셀 그룹은 제1로우(row)에 구현된 픽셀들(P11과 P13), 제2로우에 구현된 픽셀들(P21과 P23), 제3로우에 구현된 픽셀들(P31과 P33), 및 제4로우에 구현된 픽셀들(P41과 P43)을 포함할 수 있다.For example, the first group of pixels may include pixels P11 and P13 implemented in a first row, pixels P21 and P23 implemented in a second row, pixels P31 and P33 implemented in a third row, ), And pixels (P41 and P43) implemented in the fourth row.

제2픽셀 그룹은 제1로우에 구현된 픽셀들(P12와 P14), 제2로우에 구현된 픽셀들(P22와 P24), 제3로우에 구현된 픽셀들(P32와 P34), 및 제4로우에 구현된 픽셀들(P42와 P44)을 포함할 수 있다.The second group of pixels includes the pixels P12 and P14 implemented in the first row, the pixels P22 and P24 implemented in the second row, the pixels P32 and P34 implemented in the third row, And pixels P42 and P44 implemented in the row.

제1로우에서, 제1픽셀 그룹은 픽셀들(P11과 P13)을 포함하고 제2픽셀 그룹은 픽셀들(P12와 P14)을 포함한다. 제4로우에서, 상기 제1픽셀 그룹은 픽셀들(P41과 P43)을 포함하고 상기 제2픽셀 그룹은 픽셀들(P42와 P44)을 포함한다.In the first row, the first group of pixels includes pixels P11 and P13 and the second group of pixels includes pixels P12 and P14. In the fourth row, the first group of pixels includes pixels P41 and P43 and the second group of pixels includes pixels P42 and P44.

즉, 픽셀 어레이(110)는 로우에 배치된 제1픽셀 그룹과 제2픽셀 그룹을 포함한다.That is, the pixel array 110 includes a first pixel group and a second pixel group arranged in a row.

상기 제1픽셀 그룹에 포함된 픽셀들의 종류와 상기 제2픽셀 그룹에 포함된 픽셀들의 종류는 서로 동일하게 구현될 수도 있고 서로 다르게 구현될 수도 있다.The types of pixels included in the first pixel group and the types of pixels included in the second pixel group may be the same or different from each other.

예컨대, 제1픽셀 그룹에 포함된 픽셀들은 컬러 검출을 위한 픽셀들(이하, '컬러 픽셀들'이라 한다)일 수 있고, 제2픽셀 그룹에 포함된 픽셀들은 특수한 목적을 위한 픽셀들(이하, '특수 목적 픽셀들'이라 한다)일 수 있다.For example, the pixels included in the first pixel group may be pixels for color detection (hereinafter, referred to as 'color pixels'), and the pixels included in the second pixel group may be pixels for special purposes Quot; special purpose pixels &quot;).

상기 컬러 픽셀들은 레드 픽셀(red pixel), 그린 픽셀(green pixel), 및 블루 픽셀(blue pixel)을 포함할 수 있다. 실시 예에 따라, 상기 컬러 픽셀들은 화이트 픽셀(white pixel)을 더 포함할 수도 있다.The color pixels may include a red pixel, a green pixel, and a blue pixel. According to an embodiment, the color pixels may further comprise white pixels.

실시 예에 따라, 상기 특수 목적 픽셀들은 촛점 검출(focus detection)을 위한 픽셀들일 수 있다.According to an embodiment, the special purpose pixels may be pixels for focus detection.

다른 실시 예에 따라, 상기 특수 목적 픽셀들은 자동 촛점(autofocus)을 수행할 수 있는 위상 차이 검출 픽셀들(phase difference detection pixels), 또는 컨트라스트(contrast) 검출을 위한 픽셀들을 포함할 수 있다.According to another embodiment, the special purpose pixels may comprise phase difference detection pixels capable of performing autofocus, or pixels for contrast detection.

또 다른 실시 예에 따라, 상기 특수 목적 픽셀들은 깊이(또는 거리)를 검출하기 위한 픽셀들, 움직임(motion)을 검출하기 위한 픽셀들, 또는 동적 비전 센서들(dynamic vision sensors)일 수 있다.According to another embodiment, the special purpose pixels may be pixels for detecting depth (or distance), pixels for detecting motion, or dynamic vision sensors.

제1로우 드라이버(130)는 홀수 번째 컬럼들(COL1과 COL3)에 포함된 제1픽셀 그룹의 픽셀들(P11, P13, P21, P23, P31, P33, P41, 및 P43)의 동작을 제어할 수 있다.The first row driver 130 controls the operation of the pixels P11, P13, P21, P23, P31, P33, P41, and P43 of the first pixel group included in the odd-numbered columns COL1 and COL3 .

이때, 제1로우 드라이버(130)는 제1픽셀 그룹을 위한 수직 디코더와 로우 드라이버의 기능을 수행할 수 있다.At this time, the first row driver 130 may perform a function of a vertical decoder and a row driver for the first pixel group.

제2로우 드라이버(150)는 짝수 번째 컬럼들(COL2과 COL4)에 포함된 제2픽셀 그룹의 픽셀들(P12, P14, P22, P24, P32, P34, P42, 및 P44)의 동작을 제어할 수 있다.The second row driver 150 controls the operation of the pixels P12, P14, P22, P24, P32, P34, P42, and P44 of the second pixel group included in the even-numbered columns COL2 and COL4 .

이때, 제2로우 드라이버(150)는 제2픽셀 그룹을 위한 수직 디코더와 로우 드라이버의 기능을 수행할 수 있다.At this time, the second row driver 150 may perform a function of a vertical decoder and a row driver for the second pixel group.

도 1에서는 제2로우 드라이버(150)가 픽셀 어레이(110)를 중심으로 제1로우 드라이버(130)의 반대쪽에 도시되어 있으나 실시 예에 따라 각 로우 드라이버(130과 150)의 구현 위치는 설계에 따라 다양하게 변경될 수 있다.Although the second row driver 150 is shown on the opposite side of the first row driver 130 about the pixel array 110 in FIG. 1, the implementation locations of the respective row drivers 130 and 150, according to an embodiment, And can be variously changed.

제1제어 회로(160)는 제1로우 드라이버(130)의 동작을 제어하고, 제2제어 회로(165)는 제2로우 드라이버(150)의 동작을 제어한다.The first control circuit 160 controls the operation of the first row driver 130 and the second control circuit 165 controls the operation of the second row driver 150. [

제1제어 회로(160)는 타이밍 생성기의 기능을 수행하고, 시작 신호(SS)에 기초하여 제1어드레스(ADD1)와 픽셀 제어 신호들(PCS)을 생성한다. 제1어드레스 (ADD1)는 픽셀 어레이(110)의 복수의 로우들 중에서 대응되는 로우를 선택하기 위한 어드레스일 수 있다. 예컨대, 픽셀 제어 신호들(PCS) 중에서 하나는 노출 시간의 제어에 관련된 신호일 수 있다.The first control circuit 160 performs the function of the timing generator and generates the first address ADD1 and the pixel control signals PCS based on the start signal SS. The first address ADD1 may be an address for selecting a corresponding row among a plurality of rows of the pixel array 110. [ For example, one of the pixel control signals PCS may be a signal related to control of exposure time.

따라서 제1로우 드라이버(130)는, 제1어드레스(ADD1)와 픽셀 제어 신호들 (PCS)에 기초하여, 제1로우에 포함된 제1픽셀 그룹의 픽셀들(P11과 P13)을 제어하기 위한 로우 제어 신호들(RCS1)을 생성한다.Accordingly, the first row driver 130 is configured to control the pixels P11 and P13 of the first pixel group included in the first row based on the first address ADD1 and the pixel control signals PCS And generates the row control signals RCS1.

또한, 제1로우 드라이버(130)는, 제1어드레스(ADD1)와 픽셀 제어 신호들 (PCS)에 기초하여, 각 로우에 포함된 제1픽셀 그룹의 픽셀들(P21과 P23, P31과 P33, 및 P41과 P43)을 제어하기 위한 로우 제어 신호들을 생성할 수 있다.Further, the first row driver 130 generates the pixels P21 and P23, P31 and P33, P33 and P33 of the first pixel group included in each row based on the first address ADD1 and the pixel control signals PCS, And P41 and P43).

제2제어 회로(165)는 타이밍 생성기의 기능을 수행하고, 시작 신호(SS)에 기초하여 제2어드레스(ADD2)를 생성한다. 제2어드레스(ADD2)는 픽셀 어레이(110)의 복수의 로우들 중에서 대응되는 로우를 선택하기 위한 어드레스일 수 있다.The second control circuit 165 performs the function of the timing generator and generates the second address ADD2 based on the start signal SS. The second address ADD2 may be an address for selecting a corresponding row among a plurality of rows of the pixel array 110. [

따라서 제2로우 드라이버(150)는, 제2어드레스(ADD2)와 제1제어 회로(160)로부터 출력된 픽셀 제어 신호들(PCS)에 기초하여, 제1로우에 포함된 제2픽셀 그룹의 픽셀들(P12과 P14)을 제어하기 위한 로우 제어 신호들(RCS2)을 생성한다.Therefore, the second row driver 150 outputs the pixel control signals PCS of the second group of pixels included in the first row, based on the second address ADD2 and the pixel control signals PCS output from the first control circuit 160, Lt; RTI ID = 0.0 &gt; RCS2 &lt; / RTI &gt;

로우 제어 신호들(RCS1 또는 RCS2)은 도 3부터 도 6을 참조하여 설명될 것이다.The row control signals RCS1 or RCS2 will be described with reference to FIGS.

예컨대, 제1어드레스(ADD1)의 생성과 전송에 관련된 타이밍과 제2어드레스 (ADD2)의 생성과 전송에 관련된 타이밍을 조절하기 위해, 제1제어 회로(160)와 제2제어 회로(165)는 시작 신호(SS)에 기초하여 동작할 수 있다.For example, the first control circuit 160 and the second control circuit 165 may control the timing associated with the generation and transmission of the first address ADD1 and the timing associated with the generation and transmission of the second address ADD2 And may operate based on the start signal SS.

또한, 제2로우 드라이버(150)는, 제2어드레스(ADD2)와 픽셀 제어 신호들 (PCS)에 기초하여, 각 로우에 포함된 제2픽셀 그룹의 픽셀들(P22와 P24, P32와 P34, 및 P42와 P44)을 제어하기 위한 로우 제어 신호들을 생성할 수 있다.The second row driver 150 also outputs the pixels P22 and P24, P32 and P34 of the second pixel group included in each row based on the second address ADD2 and the pixel control signals PCS, And P42 and P44).

제1로우 드라이버(130)와 제2로우 드라이버(150)는 제1제어 회로(160)에 의해 생성된 픽셀 제어 신호들(PCS)을 공유할 수 있다.The first row driver 130 and the second row driver 150 may share the pixel control signals PCS generated by the first control circuit 160. [

복수의 아날로그 리드아웃 회로들(170-1~170-4) 중에서 홀수 번째 리드아웃 회로들(170-1과 170-3)은 각 로우의 제1픽셀 그룹에 포함된 픽셀들의 출력 신호들을 리드아웃할 수 있다.Out of the plurality of analog lead-out circuits 170-1 to 170-4, the odd-numbered lead-out circuits 170-1 and 170-3 output the output signals of the pixels included in the first pixel group of each row to the lead- can do.

복수의 아날로그 리드아웃 회로들(170-1~170-4) 중에서 짝수 번째 리드아웃 회로들(170-2와 170-4)은 각 로우의 제2픽셀 그룹에 포함된 픽셀들의 출력 신호들을 리드아웃할 수 있다.Among the plurality of analog lead-out circuits 170-1 to 170-4, the even-numbered lead-out circuits 170-2 and 170-4 output the output signals of the pixels included in the second pixel group of each row to the lead- can do.

복수의 아날로그 리드아웃 회로들(170-1~170-4) 각각은 아날로그-디지털 변환 동작을 수행할 수 있다. 또한, 복수의 아날로그 리드아웃 회로들(170-1~170-4) 각각은 상관 이중 샘플링(correlated double sampling) 동작과 아날로그-디지털 변환 동작을 수행할 수 있다.Each of the plurality of analog lead-out circuits 170-1 to 170-4 can perform an analog-to-digital conversion operation. In addition, each of the plurality of analogue readout circuits 170-1 to 170-4 may perform a correlated double sampling operation and an analog-to-digital conversion operation.

복수의 아날로그 리드아웃 회로들(170-1~170-4)은, 제1제어 회로(160)로부터 출력된 리드아웃 제어 신호들(ACS)에 기초하여, 아날로그 리드아웃 동작 또는 아날로그-디지털 변환 동작을 수행하고, 수평 디코더(180)로부터 출력된 출력 제어 신호들에 따라 상기 동작의 결과에 상응하는 데이터(Dout)를 출력할 수 있다.The plurality of analog lead-out circuits 170-1 to 170-4 perform analog lead-out operation or analog-to-digital conversion operation based on the lead-out control signals ACS output from the first control circuit 160 And may output the data Dout corresponding to the result of the operation in accordance with the output control signals output from the horizontal decoder 180. [

상기 출력 제어 신호들은 픽셀 어레이(110)의 컬럼 라인들을 선택하기 위한 신호들이다.The output control signals are signals for selecting the column lines of the pixel array 110.

수평 디코더(180)는 제1제어 회로(160)로부터 출력된 컬럼 어드레스(HADD1)에 기초하여 출력 제어 신호들을 생성하고, 생성된 출력 제어 신호들을 복수의 아날로그 리드아웃 회로들(170-1~170-4)로 출력할 수 있다.The horizontal decoder 180 generates output control signals based on the column address HADD1 output from the first control circuit 160 and outputs the generated output control signals to the plurality of analogue leadout circuits 170-1 to 170 -4).

도 1에서는 설명의 편의를 위해, 두 개의 픽셀 그룹들과 두 개의 로우 드라이버들(130과 150)이 도시되고 설명되었으나, 픽셀 어레이(110)의 로우에 A(A은 자연수) 개의 픽셀들이 배치되고, 상기 A개의 픽셀들이 컬럼 방향을 따라 B(1<B<A, B은 자연수)의 픽셀 그룹들로 그룹핑되면, B개의 픽셀 그룹들 각각의 동작을 독립적으로 제어하기 위해서는 B개의 로우 드라이버들이 이미지 센서(100A)에 배치될 수 있다.Although two pixel groups and two row drivers 130 and 150 are shown and described in FIG. 1 for convenience of explanation, the pixels A (where A is a natural number) are arranged in the row of the pixel array 110 , When the A pixels are grouped into B (1 < B < A, B is a natural number) group of pixels along the column direction, B row drivers can control the operation of each of the B pixel groups independently And may be disposed in the sensor 100A.

본 발명은, 하나의 로우 드라이버를 이용하여 로우별로 하나의 로우에 포함된 모든 픽셀들의 동작을 한꺼번에 제어하는 것이 아니고, 하나의 로우에 포함된 픽셀 그룹별로 할당된 로우 드라이버를 이용하여 픽셀 그룹에 포함된 픽셀들의 동작을 독립적으로 제어할 수 있다. The present invention is not limited to controlling the operation of all the pixels included in one row for each row at a time using one row driver but may be performed in a pixel group using a row driver allocated for each pixel group included in one row So that the operation of the pixels can be independently controlled.

도 2는 도 1의 이미지 센서의 동작을 설명하기 위한 타이밍 도이다.2 is a timing chart for explaining the operation of the image sensor of FIG.

도 1과 도 2를 참조하면, 1H-TIME은 하나의 라인 시간(line time)을 의미하고, 제어 신호 세트(CSS)는 픽셀 제어 신호들(PCS)과 리드아웃 제어 신호들(ACS)을 포함한다.1 and 2, 1H-TIME denotes one line time, and the control signal set CSS includes pixel control signals PCS and lead-out control signals ACS. do.

각 라인 시간(1H, 2H, 3H, 및 4H) 동안, 각 제어 신호 세트(CSS-1, CSS-2, CSS-3, 및 CSS-4)가 생성될 수 있다.During each line time (1H, 2H, 3H, and 4H), each set of control signals CSS-1, CSS-2, CSS-3, and CSS-4 may be generated.

각 로우에 포함된 제1픽셀 그룹을 제어하기 위한 제1어드레스(ROW1, ROW2, ROW3, 및 ROW4)의 생성(또는 시작) 타이밍은 각 제어 신호 세트(CSS-1, CSS-2, CSS-3, 및 CSS-4)의 생성(또는 시작) 타이밍과 서로 일치할 수 있다.The generation (or start) timing of the first address (ROW1, ROW2, ROW3, and ROW4) for controlling the first group of pixels included in each row is controlled by each control signal set (CSS-1, CSS-2, , And CSS-4).

또한, 각 로우에 포함된 제2픽셀 그룹을 제어하기 위한 제2어드레스(ROW1과 ROW2)의 생성(또는 시작) 타이밍은 각 제어 신호 세트(CSS-3과 CSS-4)의 생성(또는 시작) 타이밍과 서로 일치할 수 있다.In addition, the generation (or start) timing of the second address (ROW1 and ROW2) for controlling the second group of pixels included in each row is the generation (or start) of each control signal set (CSS-3 and CSS- Timing can coincide with each other.

도 1과 도 2에 예시적으로 도시된 바와 같이, 첫 번째 라인 시간(1H) 동안, 제어 신호 세트(CSS-1)와 제1어드레스(ADD1=ROW1)에 응답하여, 첫 번째 로우의 제1픽셀 그룹에 포함된 픽셀들(P11과 P13)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-1과 170-3)을 통해 리드아웃될 수 있다.1 and 2, in response to the control signal set CSS-1 and the first address ADD1 = ROW1 during the first line time (1H), the first row of the first row Pixel signals output from the pixels P11 and P13 included in the pixel group can be led out through the lead-out circuits 170-1 and 170-3.

두 번째 라인 시간(2H) 동안, 제어 신호 세트(CSS-2)와 제1어드레스 (ADD1=ROW2)에 응답하여, 두 번째 로우의 제1픽셀 그룹에 포함된 픽셀들(P21과 P23)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-1과 170-3)을 통해 리드아웃될 수 있다.In response to the control signal set CSS-2 and the first address ADD1 = ROW2 during the second line time 2H, the output from the pixels P21 and P23 included in the first pixel group of the second row Pixel signals may be read out through the lead-out circuits 170-1 and 170-3.

세 번째 라인 시간(3H) 동안, 제어 신호 세트(CSS-3)와 제1어드레스 (ADD1=ROW3)에 응답하여, 세 번째 로우의 제1픽셀 그룹에 포함된 픽셀들(P31과 P33)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-1과 170-3)을 통해 리드아웃될 수 있다.During the third line time 3H, in response to the control signal set CSS-3 and the first address ADD1 = ROW3, the output from the pixels P31 and P33 included in the first pixel group of the third row Pixel signals may be read out through the lead-out circuits 170-1 and 170-3.

이와 동시에, 제어 신호 세트(CSS-3)와 제2어드레스(ADD2=ROW1)에 응답하여, 첫 번째 로우의 제2픽셀 그룹에 포함된 픽셀들(P12과 P14)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-2와 170-4)을 통해 리드아웃될 수 있다.At the same time, in response to the control signal set CSS-3 and the second address ADD2 = ROW1, the pixel signals output from the pixels P12 and P14 included in the second pixel group of the first row are read out Can be led out through circuits 170-2 and 170-4.

네 번째 라인 시간(4H) 동안, 제어 신호 세트(CSS-4)와 제1어드레스 (ADD1=ROW4)에 응답하여, 네 번째 로우의 제1픽셀 그룹에 포함된 픽셀들(P41과 P43)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-1과 170-3)을 통해 리드아웃될 수 있다.(P41 and P43) included in the first pixel group of the fourth row in response to the control signal set CSS-4 and the first address ADD1 = ROW4 during the fourth line time 4H, Pixel signals may be read out through the lead-out circuits 170-1 and 170-3.

이와 동시에, 제어 신호 세트(CSS-4)와 제2어드레스(ADD2=ROW2)에 응답하여, 두 번째 로우의 제2픽셀 그룹에 포함된 픽셀들(P22과 P24)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-2와 170-4)을 통해 리드아웃될 수 있다.At the same time, in response to the control signal set CSS-4 and the second address ADD2 = ROW2, the pixel signals output from the pixels P22 and P24 included in the second pixel group of the second row are read out Can be led out through circuits 170-2 and 170-4.

도 3부터 도 6은 도 1의 이미지 센서에 포함된 픽셀의 실시 예들을 나타낸다.Figures 3 to 6 illustrate embodiments of pixels included in the image sensor of Figure 1.

도 3을 참조하면, 도 1의 픽셀 어레이(110)에 포함된 픽셀(111)의 일 실시 예에 따른 픽셀(111A)은 3-TR 구조(structure) 이다. 픽셀(111A)은 하나의 포토 다이오드(PD)와 3개의 트랜지스터들(RX, DX, 및 SX)을 포함한다.Referring to FIG. 3, a pixel 111A according to one embodiment of a pixel 111 included in the pixel array 110 of FIG. 1 is a 3-TR structure. The pixel 111A includes one photodiode PD and three transistors RX, DX, and SX.

도 1의 로우 제어 신호들(RCS1)은 리셋 트랜지스터(RX)의 동작을 제어하는 리셋 신호(RS)와 선택 트랜지스터(SX)의 동작을 제어하는 선택 신호(SEL)를 포함한다.The row control signals RCS1 in Fig. 1 include a reset signal RS for controlling the operation of the reset transistor RX and a selection signal SEL for controlling the operation of the selection transistor SX.

도 4를 참조하면, 도 1의 픽셀 어레이(110)에 포함된 픽셀(111)의 다른 실시 예에 따른 픽셀(111B)은 4-TR 구조이다. 픽셀(111B)은 하나의 포토 다이오드(PD)와 4개의 트랜지스터들(RX, DX, SX, 및 TX)을 포함한다.Referring to FIG. 4, a pixel 111B according to another embodiment of the pixel 111 included in the pixel array 110 of FIG. 1 is a 4-TR structure. Pixel 111B includes one photodiode PD and four transistors RX, DX, SX, and TX.

도 1의 로우 제어 신호들(RCS1)은 리셋 트랜지스터(RX)의 동작을 제어하는 리셋 신호(RS), 선택 트랜지스터(SX)의 동작을 제어하는 선택 신호(SEL), 및 전송 트랜지스터(TX)의 동작을 제어하기 위한 전송 제어 신호(TG)를 포함한다.The row control signals RCS1 of FIG. 1 are a reset signal RS for controlling the operation of the reset transistor RX, a selection signal SEL for controlling the operation of the selection transistor SX, And a transmission control signal TG for controlling the operation.

도 5를 참조하면, 도 1의 픽셀 어레이(110)에 포함된 픽셀(111)의 또 다른 실시 예에 따른 픽셀(111C)은 5-TR 구조이다. 픽셀(111C)은 하나의 포토 다이오드 (PD)와 5개의 트랜지스터들(RX, DX, SX, TX1, 및 TX2)을 포함한다.Referring to FIG. 5, a pixel 111C according to another embodiment of the pixel 111 included in the pixel array 110 of FIG. 1 is a 5-TR structure. The pixel 111C includes one photodiode PD and five transistors RX, DX, SX, TX1, and TX2.

도 1의 로우 제어 신호들(RCS1)은 리셋 트랜지스터(RX)의 동작을 제어하는 리셋 신호(RS), 선택 트랜지스터(SX)와 제1전송 트랜지스터(TX1) 각각의 동작을 제어하는 선택 신호(SEL), 및 제1전송 트랜지스터(TX1)로 공급되는 전송 제어 신호 (TG)를 포함한다.The row control signals RCS1 shown in FIG. 1 include a reset signal RS for controlling the operation of the reset transistor RX, a selection signal SEL for controlling the operation of each of the selection transistor SX and the first transfer transistor TX1, And a transfer control signal TG supplied to the first transfer transistor TX1.

도 6을 참조하면, 도 1의 픽셀 어레이(110)에 포함된 픽셀(111)의 또 다른 실시 예에 따른 픽셀(111D)은 포토게이트(photogate) 구조이다. 픽셀(111D)은 하나의 포토게이트(PD)와 4개의 트랜지스터들(RX, DX, SX, 및 TX)을 포함한다.Referring to FIG. 6, a pixel 111D according to another embodiment of the pixel 111 included in the pixel array 110 of FIG. 1 is a photogate structure. Pixel 111D includes one photogate PD and four transistors RX, DX, SX, and TX.

도 1의 로우 제어 신호들(RCS1)은 리셋 트랜지스터(RX)의 동작을 제어하는 리셋 신호(RS), 선택 트랜지스터(SX)의 동작을 제어하는 선택 신호(SEL), 전송 트랜지스터(TX)의 동작을 제어하는 전송 제어 신호(TG), 및 포토게이트(PD)의 동작을 제어하는 포토게이트 제어 신호(PG)를 포함한다.The row control signals RCS1 shown in FIG. 1 include a reset signal RS for controlling the operation of the reset transistor RX, a selection signal SEL for controlling the operation of the selection transistor SX, A transfer control signal TG for controlling the photogate PD and a photogate control signal PG for controlling the operation of the photogate PD.

도 3부터 도 6에 도시된 바와 같이, VDD는 동작 전압을 의미하고, VSS는 접지를 의미하고, OUT는 각 픽셀(111A, 111B, 111C, 및 111D, 집합적으로 111)의 출력 신호를 의미한다.3 to 6, VDD denotes an operating voltage, VSS denotes a ground, and OUT denotes an output signal of each of the pixels 111A, 111B, 111C, and 111D (collectively, 111) do.

픽셀(111)이 어떤 기능을 하고 어떻게 구현되는지에 따라, 로우 제어 신호들 (RCS1)에 포함된 신호들은 다양하게 변경될 수 있다.Depending on how the pixel 111 functions and how it is implemented, the signals contained in the row control signals RCS1 may be varied in various ways.

그러나, 각 드라이버(130과 150)는 픽셀 제어 신호들(PCS)과 어드레스(ADD1 또는 ADD2)에 기초하여 제1픽셀 그룹에 포함된 픽셀 또는 제2픽셀 그룹에 포함된 픽셀의 동작을 제어할 수 있는 로우 제어 신호들(RCS1 또는 RCS2)을 생성할 수 있다.However, each driver 130 and 150 can control the operation of the pixels included in the first pixel group or the pixels included in the second pixel group based on the pixel control signals PCS and the address ADD1 or ADD2 RCS1 &lt; / RTI &gt; or &lt; RTI ID = 0.0 &gt; RCS2. &Lt; / RTI &gt;

도 7은 본 발명의 다른 실시 예에 따른 복수의 로우 드라이버들을 포함하는 이미지 센서의 개략적인 블록도이다.7 is a schematic block diagram of an image sensor including a plurality of row drivers according to another embodiment of the present invention.

도 7을 참조하면, 이미지 센서, 예컨대 CMOS 이미지 센서(100B)는 픽셀 어레이(110), 제1로우 드라이버(130), 제2로우 드라이버(150), 제1제어 회로(160), 제2제어 회로(166), 복수의 아날로그 리드아웃 회로들(170-1~170-4), 및 수평 디코더 (180)를 포함한다.7, an image sensor, such as a CMOS image sensor 100B, includes a pixel array 110, a first row driver 130, a second row driver 150, a first control circuit 160, Circuitry 166, a plurality of analogue lead-out circuits 170-1 through 170-4, and a horizontal decoder 180. [

제1제어 회로(160), 제2제어 회로(166), 및 복수의 아날로그 리드아웃 회로들(170-1~170-4)을 제외하면, 도 1의 CMOS 이미지 센서(100B)의 구조와 동작은 도 7의 CMOS 이미지 센서(100B)의 구조와 동작과 실질적으로 동일하다.Except for the first control circuit 160, the second control circuit 166 and the plurality of analog lead-out circuits 170-1 to 170-4, the structure and operation of the CMOS image sensor 100B of FIG. Is substantially the same as the structure and operation of the CMOS image sensor 100B of Fig.

제1제어 회로(160)는 타이밍 생성기의 기능을 수행하고, 시작 신호(SS)에 기초하여 제1어드레스(ADD1)와 제1픽셀 제어 신호들(PCS1)을 생성한다.The first control circuit 160 performs the function of the timing generator and generates the first address ADD1 and the first pixel control signals PCS1 based on the start signal SS.

따라서 제1로우 드라이버(130)는, 제1어드레스(ADD1)와 제1픽셀 제어 신호들 (PCS)에 기초하여, 제1로우에 포함된 제1픽셀 그룹의 픽셀들(P11과 P13)을 제어하기 위한 로우 제어 신호들(RCS1)을 생성한다.The first row driver 130 controls the pixels P11 and P13 of the first pixel group included in the first row based on the first address ADD1 and the first pixel control signals PCS The row control signals RCS1 and RCS2.

또한, 제1로우 드라이버(130)는, 제1어드레스(ADD1)와 제1픽셀 제어 신호들 (PCS1)에 기초하여, 각 로우에 포함된 제1픽셀 그룹의 픽셀들(P21과 P23, P31과 P33, 및 P41과 P43)을 제어하기 위한 로우 제어 신호들을 생성할 수 있다.Also, the first row driver 130 generates the pixels P21 and P23, P31 and P31 of the first pixel group included in each row based on the first address ADD1 and the first pixel control signals PCS1, P33, and P41 and P43).

제2제어 회로(165)는 타이밍 생성기의 기능을 수행하고, 시작 신호(SS)에 기초하여 제2어드레스(ADD2)와 제2픽셀 제어 신호들(PCS2)을 생성한다.The second control circuit 165 performs the function of the timing generator and generates the second address ADD2 and the second pixel control signals PCS2 based on the start signal SS.

예컨대, 픽셀 제어 신호들(PCS1 및/또는 PCS2) 중에서 하나는 노출 시간의 제어에 관련된 신호일 수 있다.For example, one of the pixel control signals PCS1 and / or PCS2 may be a signal related to control of exposure time.

따라서 제2로우 드라이버(150)는, 제2어드레스(ADD2)와 제2픽셀 제어 신호들 (PCS2)에 기초하여, 제1로우에 포함된 제2픽셀 그룹의 픽셀들(P12과 P14)을 제어하기 위한 로우 제어 신호들(RCS2)을 생성한다.The second row driver 150 controls the pixels P12 and P14 of the second pixel group included in the first row based on the second address ADD2 and the second pixel control signals PCS2 To generate the row control signals RCS2.

또한, 제2로우 드라이버(150)는, 제2어드레스(ADD2)와 제2픽셀 제어 신호들 (PCS2)에 기초하여, 각 로우에 포함된 제2픽셀 그룹의 픽셀들(P22와 P24, P32와 P34, 및 P42와 P44)을 제어하기 위한 로우 제어 신호들을 생성할 수 있다.Further, the second row driver 150 generates the pixels P22 and P24, P32 and P32 of the second pixel group included in each row based on the second address ADD2 and the second pixel control signals PCS2 P34, and P42 and P44).

복수의 아날로그 리드아웃 회로들(170-1~170-4) 중에서 홀수 번째 리드아웃 회로들(170-1과 170-3)은 각 로우의 제1픽셀 그룹에 포함된 픽셀들의 출력 신호들을 리드아웃할 수 있다.Out of the plurality of analog lead-out circuits 170-1 to 170-4, the odd-numbered lead-out circuits 170-1 and 170-3 output the output signals of the pixels included in the first pixel group of each row to the lead- can do.

복수의 아날로그 리드아웃 회로들(170-1~170-4) 중에서 짝수 번째 리드아웃 회로들(170-2와 170-4)은 각 로우의 제2픽셀 그룹에 포함된 픽셀들의 출력 신호들을 리드아웃할 수 있다.Among the plurality of analog lead-out circuits 170-1 to 170-4, the even-numbered lead-out circuits 170-2 and 170-4 output the output signals of the pixels included in the second pixel group of each row to the lead- can do.

복수의 아날로그 리드아웃 회로들(170-1~170-4) 각각은 아날로그-디지털 변환 동작을 수행할 수 있다. 또한, 복수의 아날로그 리드아웃 회로들(170-1~170-4) 각각은 상관 이중 샘플링(correlated double sampling) 동작과 아날로그-디지털 변환 동작을 수행할 수 있다.Each of the plurality of analog lead-out circuits 170-1 to 170-4 can perform an analog-to-digital conversion operation. In addition, each of the plurality of analogue readout circuits 170-1 to 170-4 may perform a correlated double sampling operation and an analog-to-digital conversion operation.

홀수 번째 리드아웃 회로들(170-1과 170-3)은, 제1제어 회로(160)로부터 출력된 제1리드아웃 제어 신호들(ACS1)에 기초하여, 아날로그 리드아웃 동작 또는 아날로그-디지털 변환 동작을 수행하고, 수평 디코더(180)로부터 출력된 제1출력 제어 신호들에 따라 상기 동작의 결과에 상응하는 데이터(Dout)를 출력할 수 있다.The odd-numbered read-out circuits 170-1 and 170-3 perform the analog lead-out operation or the analog-to-digital conversion based on the first readout control signals ACS1 output from the first control circuit 160 And output data Dout corresponding to the result of the operation in accordance with the first output control signals output from the horizontal decoder 180. [

수평 디코더(180)는 제1제어 회로(160)로부터 출력된 제1컬럼 어드레스 (HADD1)에 기초하여 제1출력 제어 신호들을 생성하고, 생성된 제1출력 제어 신호들을 홀수 번째 리드아웃 회로들(170-1과 170-3)로 출력할 수 있다.The horizontal decoder 180 generates first output control signals based on the first column address HADD1 output from the first control circuit 160 and outputs the generated first output control signals to odd-numbered readout circuits 170-1 and 170-3.

짝수 번째 리드아웃 회로들(170-2와 170-4)은, 제2제어 회로(166)로부터 출력된 제2리드아웃 제어 신호들(ACS2)에 기초하여, 아날로그 리드아웃 동작 또는 아날로그-디지털 변환 동작을 수행하고, 수평 디코더(180)로부터 출력된 제2출력 제어 신호들에 따라 상기 동작의 결과에 상응하는 데이터(Dout)를 출력할 수 있다.The even-numbered lead-out circuits 170-2 and 170-4 perform the analog lead-out operation or the analog-to-digital conversion based on the second read-out control signals ACS2 output from the second control circuit 166 And may output data Dout corresponding to the result of the operation in accordance with second output control signals output from the horizontal decoder 180. [

수평 디코더(180)는 제2제어 회로(166)로부터 출력된 제2컬럼 어드레스 (HADD2)에 기초하여 제2출력 제어 신호들을 생성하고, 생성된 제2출력 제어 신호들을 짝수 번째 리드아웃 회로들(170-2와 170-4)로 출력할 수 있다.The horizontal decoder 180 generates second output control signals based on the second column address HADD2 output from the second control circuit 166 and outputs the generated second output control signals to the even-numbered readout circuits 170-2 and 170-4.

상기 제1출력 제어 신호들과 상기 제2출력 제어 신호들은 픽셀 어레이(110)의 컬럼 라인들을 선택하기 위한 신호들이다.The first output control signals and the second output control signals are signals for selecting the column lines of the pixel array 110.

도 8은 도 7의 이미지 센서의 동작을 설명하기 위한 타이밍 도이다.8 is a timing chart for explaining the operation of the image sensor of Fig.

도 7과 도 8을 참조하면, 1H-TIME1과 1H-TIME2 각각은 하나의 라인 시간 (line time)을 의미하고, 1H-TIME1과 1H-TIME2 각각은 서로 동일하다.Referring to FIGS. 7 and 8, each of 1H-TIME1 and 1H-TIME2 means one line time, and 1H-TIME1 and 1H-TIME2 are equal to each other.

제1제어 신호 세트(CSS1)는 제1픽셀 제어 신호들(PCS1)과 제1리드아웃 제어 신호들(ACS1)을 포함하고, 제2제어 신호 세트(CSS2)는 제2픽셀 제어 신호들(PCS2)과 제2리드아웃 제어 신호들(ACS2)을 포함한다.The first control signal set CSS1 includes first pixel control signals PCS1 and first readout control signals ACS1 and the second control signal set CSS2 includes second pixel control signals PCS2 And second read-out control signals ACS2.

1H-TIME1의 각 라인 시간(1H, 2H, 3H, 및 4H) 동안, 각 제1제어 신호 세트 (CSS1-1, CSS1-2, CSS1-3, 및 CSS1-4)가 생성되고, 각 로우에 포함된 제1픽셀 그룹을 제어하기 위한 제1어드레스(ROW1, ROW2, ROW3, 및 ROW4)의 생성(또는 시작) 타이밍은 각 제1제어 신호 세트(CSS1-1, CSS1-2, CSS1-3, 및 CSS1-4)의 생성(또는 시작) 타이밍과 서로 일치한다.During the respective line times (1H, 2H, 3H and 4H) of 1H-TIME1, the first set of control signals CSS1-1, CSS1-2, CSS1-3 and CSS1-4 are generated, The generation (or start) timing of the first address (ROW1, ROW2, ROW3, and ROW4) for controlling the included first group of pixels is determined by the first control signal set (CSS1-1, CSS1-2, CSS1-3, And the generation (or start) timing of the CSS1-4.

또한, 1H-TIME2의 각 라인 시간(1H과 2H) 동안, 각 제2제어 신호 세트(CSS2-1과 CSS2-2)가 생성되고, 각 로우에 포함된 제2픽셀 그룹을 제어하기 위한 각 제2어드레스(ROW1과 ROW2)의 생성(또는 시작) 타이밍은 각 제2제어 신호 세트 (CSS2-1과 CSS2-2)의 생성(또는 시작) 타이밍과 서로 일치한다.Also, during each line time (1H and 2H) of 1H-TIME2, each second control signal set (CSS2-1 and CSS2-2) is generated, and each pixel The timing of generation (or start) of the two addresses (ROW1 and ROW2) coincides with the generation (or start) timing of each second control signal set (CSS2-1 and CSS2-2).

그러나, 도 8에 도시된 바와 같이, 제1제어 신호 세트(CSS1)의 생성 타이밍은 제2제어 신호 세트(CSS2)의 생성 타이밍과 서로 일치하지 않을 수 있다.However, as shown in Fig. 8, the generation timing of the first control signal set CSS1 may not coincide with the generation timing of the second control signal set CSS2.

도 7과 도 8에 예시적으로 도시된 바와 같이, 1H-TIME1의 첫 번째 라인 시간(1H) 동안, 제어 신호 세트(CSS1-1)와 제1어드레스(ADD1=ROW1)에 응답하여, 첫 번째 로우의 제1픽셀 그룹에 포함된 픽셀들(P11과 P13)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-1과 170-3)을 통해 리드아웃될 수 있다.7 and 8, in response to the control signal set CSS1-1 and the first address ADD1 = ROW1 during the first line time 1H of 1H-TIME1, The pixel signals output from the pixels P11 and P13 included in the first pixel group of the row can be read out through the readout circuits 170-1 and 170-3.

1H-TIME1의 두 번째 라인 시간(2H) 동안, 제어 신호 세트(CSS1-2)와 제1어드레스(ADD1=ROW2)에 응답하여, 두 번째 로우의 제1픽셀 그룹에 포함된 픽셀들(P21과 P23)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-1과 170-3)을 통해 리드아웃될 수 있다.In response to the control signal set CSS1-2 and the first address ADD1 = ROW2, during the second line time 2H of 1H-TIME1, pixels P21 and P21 included in the first pixel group of the second row P23 may be led out through the lead-out circuits 170-1 and 170-3.

1H-TIME1의 세 번째 라인 시간(3H) 동안, 제어 신호 세트(CSS1-3)와 제1어드레스(ADD1=ROW3)에 응답하여, 세 번째 로우의 제1픽셀 그룹에 포함된 픽셀들(P31과 P33)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-1과 170-3)을 통해 리드아웃될 수 있다.P31 and P31 included in the first pixel group of the third row in response to the control signal set CSS1-3 and the first address ADD1 = ROW3 during the third line time 3H of 1H-TIME1 P33 may be led out through the lead-out circuits 170-1 and 170-3.

이때, 1H-TIME2의 첫 번째 라인 시간(1H) 동안, 제어 신호 세트(CSS2-1)와 제2어드레스(ADD2=ROW1)에 응답하여, 첫 번째 로우의 제2픽셀 그룹에 포함된 픽셀들(P12과 P14)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-2와 170-4)을 통해 리드아웃될 수 있다.At this time, in response to the control signal set CSS2-1 and the second address ADD2 = ROW1 during the first line time (1H) of 1H-TIME2, the pixels included in the second pixel group of the first row P12 and P14 may be lead out through the lead-out circuits 170-2 and 170-4.

즉, 제1픽셀 그룹의 픽셀들(P31과 P33)로부터 출력된 픽셀 신호들과 제2픽셀 그룹의 픽셀들(P12과 P14)로부터 출력된 픽셀 신호들은 일정한 시간 차이를 두고 리드아웃 회로들(170-1~170-4)로부터 출력될 수 있다.That is, the pixel signals output from the pixels P31 and P33 of the first pixel group and the pixels P12 and P14 of the second pixel group are output to the readout circuits 170 -1 to 170-4.

1H-TIME1의 네 번째 라인 시간(4H) 동안, 제어 신호 세트(CSS1-4)와 제1어드레스(ADD1=ROW4)에 응답하여, 네 번째 로우의 제1픽셀 그룹에 포함된 픽셀들(P41과 P43)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-1과 170-3)을 통해 리드아웃될 수 있다.P41 and P4 included in the first pixel group of the fourth row in response to the control signal set CSS1-4 and the first address ADD1 = ROW4 during the fourth line time 4H of 1H-TIME1 P43 may be read out through the lead-out circuits 170-1 and 170-3.

이때, 1H-TIME2의 두 번째 라인 시간(2H) 동안, 제어 신호 세트(CSS2-2)와 제2어드레스(ADD2=ROW2)에 응답하여, 두 번째 로우의 제2픽셀 그룹에 포함된 픽셀들(P22과 P24)로부터 출력된 픽셀 신호들은 리드아웃 회로들(170-2와 170-4)을 통해 리드아웃될 수 있다.At this time, in response to the control signal set CSS2-2 and the second address ADD2 = ROW2, during the second line time 2H of 1H-TIME2, the pixels included in the second pixel group of the second row P22 and P24 may be read out through the lead-out circuits 170-2 and 170-4.

즉, 제1픽셀 그룹의 픽셀들(P41과 P43)로부터 출력된 픽셀 신호들과 제2픽셀 그룹의 픽셀들(P22과 P24)로부터 출력된 픽셀 신호들은 일정한 시간 차이를 두고 리드아웃 회로들(170-1~170-4)로부터 출력될 수 있다.That is, the pixel signals output from the pixels P41 and P43 of the first pixel group and the pixels P22 and P24 of the second pixel group are output to the readout circuits 170 -1 to 170-4.

도 7과 도 8을 참조하여 설명한 바와 같이, 제1제어 신호 세트(CSS1)의 생성 타이밍과 제2제어 신호 세트(CSS2)의 생성 타이밍이 적절히 조절되면, 리드아웃 회로들(170-1~170-4)의 출력 신호들의 출력 타이밍이 적절히 조절될 수 있다.As described with reference to Figs. 7 and 8, when the generation timing of the first control signal set CSS1 and the generation timing of the second control signal set CSS2 are appropriately adjusted, the readout circuits 170-1 to 170 -4 can be appropriately adjusted.

도 9는 도 1 또는 도 7에 도시된 이미지 센서의 동작을 설명하기 위한 개념도이다.Fig. 9 is a conceptual diagram for explaining the operation of the image sensor shown in Fig. 1 or Fig.

픽셀 어레이(110)는 복수의 컬럼들(COL1~COLN; N은 2보다 큰 자연수)을 포함하고, 각 컬럼(COL1~COLN)은 복수의 픽셀들을 포함한다.The pixel array 110 includes a plurality of columns (COL1 to COLN, where N is a natural number greater than 2), and each column (COL1 to COLN) includes a plurality of pixels.

제1픽셀 그룹은 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))을 포함하고, 제2픽셀 그룹은 짝수 번째 컬럼들(COL2, COL4, ..., COLN)을 포함한다.The first pixel group includes odd-numbered columns COL1, COL3, ..., CLO (N-1) and the second pixel group includes even-numbered columns COL2, COL4, ..., .

도 1, 도 7, 및 도 9를 참조하면, K(K는 자연수)-번째 프레임에서는, 제1로우 드라이버(130)가 활성화되고 제2로우 드라이버(150)는 비활성화된다.Referring to FIGS. 1, 7, and 9, in the K (K is a natural number) -th frame, the first row driver 130 is activated and the second row driver 150 is inactivated.

따라서, 활성화된 제1로우 드라이버(130)는 로우별로 제1픽셀 그룹에 포함된 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))에 포함된 픽셀들의 동작을 제어한다.Accordingly, the activated first row driver 130 controls the operation of the pixels included in the odd-numbered columns COL1, COL3, ..., CLO (N-1) included in the first pixel group for each row .

예컨대, 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))은 리드아웃 컬럼들이고, 짝수 번째 컬럼들(COL2, COL4, ..., COLN)은 스킵 컬럼들이다.For example, odd-numbered columns COL1, COL3, ..., CLO (N-1) are lead-out columns and even-numbered columns COL2, COL4, ..., COLN are skip columns.

(K+1)-번째 프레임에서는, 제1로우 드라이버(130)는 비활성화되고 제2로우 드라이버(150)는 활성화된다.In the (K + 1) -th frame, the first row driver 130 is deactivated and the second row driver 150 is activated.

따라서, 활성화된 제2로우 드라이버(150)는 로우별로 제2픽셀 그룹에 포함된 짝수 번째 컬럼들(COL2, COL4, ..., COLN)에 포함된 픽셀들의 동작을 제어한다. Accordingly, the activated second row driver 150 controls the operation of the pixels included in the even-numbered columns COL2, COL4, ..., COLN included in the second pixel group for each row.

예컨대, 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))은 스킵 컬럼들이고, 짝수 번째 컬럼들(COL2, COL4, ..., COLN)은 리드아웃 컬럼들이다.For example, odd-numbered columns COL1, COL3, ..., CLO (N-1) are skip columns and even-numbered columns COL2, COL4, ..., COLN are lead-out columns.

(K+2)-번째 프레임에서는, 제1로우 드라이버(130)가 활성화되고 제2로우 드라이버(150)는 비활성화된다.In the (K + 2) -th frame, the first row driver 130 is activated and the second row driver 150 is inactivated.

따라서, 활성화된 제1로우 드라이버(130)는 로우별로 제1픽셀 그룹에 포함된 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))에 포함된 픽셀들의 동작을 제어한다. Accordingly, the activated first row driver 130 controls the operation of the pixels included in the odd-numbered columns COL1, COL3, ..., CLO (N-1) included in the first pixel group for each row .

예컨대, 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))은 리드아웃 컬럼들이고, 짝수 번째 컬럼들(COL2, COL4, ..., COLN)은 스킵 컬럼들이다.For example, odd-numbered columns COL1, COL3, ..., CLO (N-1) are lead-out columns and even-numbered columns COL2, COL4, ..., COLN are skip columns.

상술한 바와 같이, 프레임마다 대응되는 로우 드라이버(130과 150)에 의해 서로 다른 픽셀 그룹이 선택될 수 있다.As described above, different pixel groups can be selected by the row drivers 130 and 150 corresponding to each frame.

도 10은 도 1 또는 도 7에 도시된 이미지 센서의 동작의 다른 실시 예를 설명하기 위한 개념도이다.FIG. 10 is a conceptual diagram for explaining another embodiment of the operation of the image sensor shown in FIG. 1 or FIG. 7;

도 1, 도 7, 및 도 10을 참조하면, 픽셀 어레이(110)는 복수의 컬럼들 (COL1~COLN; N은 2보다 큰 자연수)을 포함하고, 각 컬럼(COL1~COLN)은 복수의 픽셀들을 포함한다.1, 7, and 10, the pixel array 110 includes a plurality of columns (COL1 to COLN, where N is a natural number greater than 2), and each column (COL1 to COLN) .

제1픽셀 그룹은 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))에 포함된 픽셀들 중에서 일부의 픽셀들을 포함한다.The first group of pixels includes some of the pixels included in the odd-numbered columns COL1, COL3, ..., CLO (N-1).

제2픽셀 그룹은 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))에 포함된 픽셀들 중에서 나머지 일부의 픽셀들과 짝수 번째 컬럼들(COL2, COL4, ..., COLN)에 포함된 픽셀들을 포함한다.The second group of pixels includes pixels of the remaining pixels among the pixels included in the odd-numbered columns COL1, COL3, ..., CLO (N-1) and pixels of the even-numbered columns COL2, COL4, COLN).

프리뷰(preview) 또는 실시간 프리뷰(real-time preview)를 위해, 제1제어 회로(160)의 제어에 따라 제1로우 드라이버(130)가 활성화되고 제2제어 회로(165 또는 166)의 제어에 따라 제2로우 드라이버(150)는 비활성화된다.For the preview or real-time preview, the first row driver 130 is activated under the control of the first control circuit 160 and is controlled according to the control of the second control circuit 165 or 166 The second row driver 150 is inactivated.

활성화된 제1로우 드라이버(130)는 제1픽셀 그룹에 포함된 홀수 번째 컬럼들 (COL1, COL3, ..., CLO(N-1))에 포함된 픽셀들 중에서 일부의 픽셀들의 동작을 제어한다.The activated first row driver 130 controls the operation of some pixels among the pixels included in the odd-numbered columns COL1, COL3, ..., CLO (N-1) included in the first pixel group do.

스틸 프레임(still frame) 또는 이미지 캡쳐(image capture)를 위해, 제1제어 회로(160)의 제어에 따라 제1로우 드라이버(130)는 비활성화되고 제2제어 회로 (165 또는 166)의 제어에 따라 제2로우 드라이버(150)는 활성화된다.The first row driver 130 is deactivated and under the control of the second control circuit 165 or 166 in accordance with the control of the first control circuit 160 for still frame or image capture The second row driver 150 is activated.

활성화된 제2로우 드라이버(150)는 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))에 포함된 픽셀들 중에서 나머지 일부의 픽셀들의 동작과 짝수 번째 컬럼들 (COL2, COL4, ..., COLN)에 포함된 픽셀들의 동작을 제어할 수 있다.The activated second row driver 150 operates the pixels of the remaining pixels among the pixels included in the odd-numbered columns COL1, COL3, ..., CLO (N-1) COL4, ..., COLN).

도 10에 도시된 실시 예는 예시적인 것에 불과하므로, 스틸 프레임 또는 이미지 캡쳐를 위해, 제1제어 회로(160)의 제어에 따라 제1로우 드라이버(130)가 활성화되고 제2제어 회로(165 또는 166)의 제어에 따라 제2로우 드라이버(150)가 활성화될 때, 각 로우 드라이버(130 및 150)는 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))에 포함된 픽셀들 전부의 동작과 짝수 번째 컬럼들(COL2, COL4, ..., COLN)에 포함된 픽셀들 전부의 동작을 제어할 수도 있다.The embodiment shown in Figure 10 is merely illustrative and therefore the first row driver 130 is activated and the second control circuit 165 or &lt; RTI ID = 0.0 &gt; The row drivers 130 and 150 are included in the odd-numbered columns COL1, COL3, ..., CLO (N-1) when the second row driver 150 is activated under the control of the control unit 166 The operation of all of the pixels and the operation of all of the pixels included in the even-numbered columns COL2, COL4, ..., COLN may be controlled.

도 11은 도 1 또는 도 7에 도시된 이미지 센서의 동작의 또 다른 실시 예를 설명하기 위한 개념도이다.11 is a conceptual diagram for explaining another embodiment of the operation of the image sensor shown in Fig. 1 or Fig.

도 1, 도 7, 및 도 11을 참조하면, 픽셀 어레이(110)는 복수의 컬럼들(COL1~COLN; N은 2보다 큰 자연수)을 포함하고, 각 컬럼(COL1~COLN)은 복수의 픽셀들을 포함한다.1, 7, and 11, the pixel array 110 includes a plurality of columns (COL1 to COLN, where N is a natural number greater than 2), and each column (COL1 to COLN) .

제1픽셀 그룹은 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))에 포함된 픽셀들 중에서 일부의 픽셀들(SF)을 포함한다.The first group of pixels includes some of the pixels SF among the pixels included in the odd-numbered columns COL1, COL3, ..., CLO (N-1).

제2픽셀 그룹은 홀수 번째 컬럼들(COL1, COL3, ..., CLO(N-1))에 포함된 픽셀들 중에서 나머지 일부의 픽셀들(P)과 짝수 번째 컬럼들(COL2, COL4, ..., COLN)에 포함된 픽셀들(P)을 포함한다.The second pixel group includes pixels P and even columns COL2, COL4, COL4, and COL5 among the pixels included in the odd-numbered columns COL1, COL3, ..., CLO (N-1). ..., COLN).

다른 실시 예에 따라, 제1픽셀 그룹은 홀수 번째 컬럼들(According to another embodiment, the first group of pixels includes odd-numbered columns COL1COL1 , , COL3COL3 , ..., CLO(N-1))에 포함된 픽셀들 중에서 일부의 픽셀들(, ..., CLO (N-1)) of the pixels SFSF )을 포함하고, 제2픽셀 그룹은 홀수 번째 컬럼들(), And the second group of pixels includes odd-numbered columns ( COL1, COL3, ..., CLOCOL1, COL3, ..., CLO (N-1))에 포함된 픽셀들 중에서 (N-1)) among the pixels included in the pixel 나머지 일The rest days 부의 픽셀들(P)을 포함할 수 있다. 이때, 짝수 번째 컬럼들(And may include negative pixels (P). At this time, even-numbered columns ( COL2COL2 , , COL4COL4 , ..., COLN)에 포함된 픽셀들(P)의 동작은 , ..., COLN) of the pixel P 제1로우First row 드라이버(130)와  The driver 130 and 제2로우Second row 드라이버(150) 중에서 어느 하나에 의해 제어될 수 있다. Driver 150 may be controlled by any one of them.

예컨대, 픽셀들(SF)은 특수 목적 픽셀들로 구현될 수 있고, 픽셀들(P)은 컬러 픽셀들로 구현될 수 있다.For example, the pixels SF may be implemented with special purpose pixels, and the pixels P may be implemented with color pixels.

활성화된 제1로우 드라이버(130)는 제1픽셀 그룹에 포함된 픽셀들(SF)의 동작을 제어할 수 있고, 활성화된 제2로우 드라이버(150)는 제1픽셀 그룹에 포함된 픽셀들(P)의 동작뿐만 아니라 제2픽셀 그룹에 포함된 픽셀들(P)의 동작을 제어할 수 있다.The activated first row driver 130 may control the operation of the pixels SF included in the first pixel group and the activated second row driver 150 may control the operation of the pixels included in the first pixel group P as well as the operation of the pixels P included in the second pixel group.

각 제어 회로(160, 165, 및 166)가 각 로우 드라이버(130과 150)의 활성화 타이밍을 어떻게 제어하는지의 여부에 따라, 각 로우 드라이버(130과 150)는 픽셀들(SF)의 동작 타이밍과 픽셀들(P)의 동작 타이밍을 제어할 수 있다.Depending on how each control circuit 160, 165, and 166 controls the activation timing of each row driver 130 and 150, each row driver 130 and 150 determines the operation timing of the pixels SF, The operation timing of the pixels P can be controlled.

즉, 픽셀들(SF)의 동작 타이밍과 픽셀들(P)의 동작 타이밍은 서로 일치할 수도 있고 서로 다를 수도 있다.That is, the operation timing of the pixels SF and the operation timing of the pixels P may coincide with each other or may be different from each other.

제1로우 드라이버(130)와 픽셀들(SF)은 대응되는 제1신호 라인들을 통해 서로 접속될 수 있고, 제2로우 드라이버(150)와 픽셀들(P)은 대응되는 제2신호 라인들을 통해 서로 접속될 수 있다.The first row driver 130 and the pixels SF may be connected to each other via corresponding first signal lines and the second row driver 150 and the pixels P may be connected to each other through corresponding second signal lines Can be connected to each other.

도 12는 본 발명의 또 다른 실시 예에 따른 복수의 로우 드라이버들을 포함하는 이미지 센서의 개략적인 블록도이다.12 is a schematic block diagram of an image sensor including a plurality of row drivers according to another embodiment of the present invention.

도 12의 이미지 센서, 예컨대 CMOS 이미지 센서(100C)는 픽셀 어레이(110), 제1로우 드라이버(130), 제2로우 드라이버(150), 제3로우 드라이버(131), 제4로우 드라이버(151), 제1제어 회로 세트(161), 제2제어 회로 세트(167), 및 복수의 아날로그 리드아웃 회로들(170-1~170-4)을 포함한다.12 includes a pixel array 110, a first row driver 130, a second row driver 150, a third row driver 131, a fourth row driver 151 A first control circuit set 161, a second control circuit set 167, and a plurality of analogue readout circuits 170-1 to 170-4.

도 12에서는 설명의 편의를 위해, 4개의 로우 드라이버들(130, 130, 150, 및 151)과 4개의 픽셀 그룹들이 도시되나, 본 발명의 기술적 사상은 컬럼을 기준으로 픽셀들을 복수의 픽셀 그룹들로 그룹핑하고 그룹핑된 픽셀 그룹들 각각을 복수의 로우 드라이버들 각각을 이용하여 독립적으로 제어하는 CMOS 이미지 센서의 구조에 적용될수 있다.Although four row drivers 130, 130, 150, and 151 and four pixel groups are shown in FIG. 12 for convenience of explanation, the technical idea of the present invention is that the pixels are divided into a plurality of pixel groups And independently control each of the grouped pixel groups using each of a plurality of row drivers.

픽셀 어레이(110)에 포함된 픽셀들은 네 개의 픽셀 그룹들로 그룹핑될 수 있다. 상기 픽셀들을 네 개의 픽셀 그룹들로 그룹핑하는 방법은 CMOS 이미지 센서의 설계 방법에 따라 다양하게 변경될 수 있다.Pixels included in the pixel array 110 may be grouped into four pixel groups. The method of grouping the pixels into four groups of pixels can be variously changed according to the design method of the CMOS image sensor.

예컨대, 제1픽셀 그룹은 i(i는 자연수)번째 컬럼들에 포함된 픽셀들을 포함할 수 있고, 제2픽셀 그룹은 (i+1)번째 컬럼들에 포함된 픽셀들을 포함할 수 있고, 제3픽셀 그룹은 (i+2)번째 컬럼들에 포함된 픽셀들을 포함할 수 있고, 제4픽셀 그룹은 (i+3)번째 컬럼들에 포함된 픽셀들을 포함할 수 있다.For example, the first pixel group may include pixels included in i (i is a natural number) columns, the second pixel group may include pixels included in (i + 1) th columns, The three pixel group may include pixels included in the (i + 2) th columns, and the fourth pixel group may include pixels included in the (i + 3) th columns.

제1로우 드라이버(130)는 상기 제1픽셀 그룹의 동작을 제어할 수 있고, 제2로우 드라이버(150)는 상기 제2픽셀 그룹의 동작을 제어할 수 있고, 제3로우 드라이버(131)는 상기 제3픽셀 그룹의 동작을 제어할 수 있고, 제4로우 드라이버(151)는 상기 제4픽셀 그룹의 동작을 제어할 수 있다.The first row driver 130 may control the operation of the first group of pixels and the second row driver 150 may control the operation of the second group of pixels and the third row driver 131 may control the operation of the second group of pixels The fourth row driver 151 can control the operation of the fourth pixel group, and the fourth row driver 151 can control the operation of the fourth pixel group.

제1제어 회로 세트(161)는 제1로우 드라이버(130)와 제3로우 드라이버(131)의 동작을 제어할 수 있고, 제2제어 회로 세트(167)는 제2로우 드라이버(150)와 제4로우 드라이버(151)의 동작을 제어할 수 있다.The first control circuit set 161 may control the operation of the first row driver 130 and the third row driver 131 and the second control circuit set 167 may control the operation of the second row driver 150 and the third row driver 131. [ 4 row driver 151 can be controlled.

각 로우 드라이버(130, 131, 150, 및 151)를 제어하는 스킴은 각 제어 회로 (160, 165, 및 166)가 각 로우 드라이버(130과 150)를 제어하는 스킴과 실질적으로 동일 또는 유사하다.The scheme for controlling each row driver 130, 131, 150, and 151 is substantially the same or similar to the scheme in which each control circuit 160, 165, and 166 controls each row driver 130 and 150.

각 아날로그 리드아웃 회로(170-1~170-4)는 각 픽셀 그룹으로부터 출력된 픽셀 신호들을 처리하고 처리된 픽셀 신호들을 출력할 수 있다.Each analog lead-out circuit 170-1 to 170-4 can process the pixel signals output from each pixel group and output the processed pixel signals.

도 13은 도 1, 도 7, 또는 도 12의 이미지 센서를 포함하는 이미지 처리 시스템의 블록도를 나타낸다.Figure 13 shows a block diagram of an image processing system including the image sensor of Figure 1, Figure 7, or Figure 12;

도 1, 도 7, 도 12, 및 도 13을 참조하면, 이미지 처리 시스템(300)은 MIPI®(mobile industry processor interface)를 사용 또는 지원할 수 있는 휴대용 전자 장치로 구현될 수 있다.1, 7, 12, if and 13, the image processing system 300 may be implemented with or using a portable electronic device that can support the MIPI ® (mobile industry processor interface) .

상기 휴대용 전자 장치는 랩탑 컴퓨터, PDA(personal digital assistant), PMP(portable media player), 이동 전화기, 스마트폰(smartphone), 태블릿 PC (tablet computer), 모바일 인터넷 장치(mobile internet device(MID)), 또는 디지털 카메라로 구현될 수 있다.The portable electronic device may be a laptop computer, a personal digital assistant (PDA), a portable media player (PMP), a mobile phone, a smartphone, a tablet computer, a mobile internet device (MID) Or a digital camera.

이미지 처리 시스템(300)은 애플리케이션 프로세서(application processor (AP); 310), 이미지 센서(100), 및 디스플레이(330)를 포함한다.The image processing system 300 includes an application processor (AP) 310, an image sensor 100, and a display 330.

이미지 센서(100)의 구조와 동작은 상술한 이미지 센서(100A, 100B, 또는 100C)의 구조와 동작과 실질적으로 동일하다.The structure and operation of the image sensor 100 are substantially the same as the structure and operation of the image sensor 100A, 100B, or 100C described above.

AP(310)에 구현된 CSI(camera serial interface) 호스트(313)는 카메라 시리얼 인터페이스(CSI)를 통하여 이미지 센서(100)의 CSI 장치(101)와 시리얼 통신할 수 있다.The camera serial interface (CSI) host 313 implemented in the AP 310 can perform serial communication with the CSI device 101 of the image sensor 100 via the camera serial interface (CSI).

실시 예에 따라, CSI 호스트(313)에는 디시리얼라이저(DES)가 구현될 수 있고, CSI 장치(101)에는 시리얼라이저(SER)가 구현될 수 있다.According to an embodiment, a deserializer (DES) may be implemented in the CSI host 313, and a serializer (SER) may be implemented in the CSI device 101. [

AP(310)에 구현된 DSI(display serial interface(DSI)) 호스트(311)는 디스플레이 시리얼 인터페이스를 통하여 디스플레이(330)의 DSI 장치(331)와 시리얼 통신할 수 있다.A DSI (Display Serial Interface (DSI)) host 311 implemented in the AP 310 can communicate with the DSI device 331 of the display 330 through the display serial interface.

실시 예에 따라, DSI 호스트(311)에는 시리얼라이저(SER)가 구현될 수 있고, DSI 장치(331)에는 디시리얼라이저(DES)가 구현될 수 있다. 디시리얼라이저(DES)와 시리얼라이저(SER) 각각은 전기적인 신호 또는 광학적인 신호를 처리할 수 있다.According to the embodiment, a serializer SER may be implemented in the DSI host 311, and a deserializer (DES) may be implemented in the DSI device 331. [ Each deserializer (DES) and serializer (SER) can process electrical signals or optical signals.

이미지 처리 시스템(300)은 AP(310)와 통신할 수 있는 RF(radio frequency) 칩(340)을 더 포함할 수 있다. AP(310)의 PHY(physical layer; 315)와 RF 칩(340)의 PHY(341)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.The image processing system 300 may further include a radio frequency (RF) chip 340 capable of communicating with the AP 310. The physical layer 315 of the AP 310 and the PHY 341 of the RF chip 340 can exchange data according to the MIPI DigRF.

이미지 처리 시스템(300)은 GPS(350) 수신기, DRAM(dynamic random access memory)과 같은 메모리(351), NAND 플래시 메모리와 같은 불휘발성 메모리로 구현된 데이터 저장 장치(353), 마이크(355), 또는 스피커(357)를 더 포함할 수 있다.The image processing system 300 includes a GPS 350 receiver, a memory 351 such as a dynamic random access memory (DRAM), a data storage 353 implemented as a non-volatile memory such as a NAND flash memory, a microphone 355, Or a speaker 357. [0050]

이미지 처리 시스템(300)은 적어도 하나의 통신 프로토콜(또는 통신 표준), 예컨대, WiMAX(worldwide interoperability for microwave access; 359), WLAN (Wireless LAN; 361), UWB(ultra-wideband; 363), 또는 LTETM(long term evolution; 365) 등을 이용하여 외부 장치와 통신할 수 있다.The image processing system 300 may include at least one communication protocol (or communication standard), for example, worldwide interoperability for microwave access (WiMAX) 359, wireless LAN 361, ultra wideband 363, And a long term evolution ( TM ) 365 or the like.

이미지 처리 시스템(300)은 블루투스 또는 WiFi를 이용하여 외부 무선 통신 장치와 통신할 수 있다.The image processing system 300 may communicate with an external wireless communication device using Bluetooth or WiFi.

도 14는 도 1, 도 7, 또는 도 12의 이미지 센서를 제조하는 방법을 설명하기 위한 플로우차트이다.Fig. 14 is a flowchart for explaining a method of manufacturing the image sensor of Fig. 1, Fig. 7, or Fig. 12;

이미지 센서(100A, 100B, 또는 100C, 집합적으로 100)는 표면 조사(front-side illumination(FSI)) 이미지 센서 또는 후면 조사(backside illumination(BSI)) 이미지 센서로 제조될 수 있다.The image sensor 100A, 100B or 100C, collectively 100 may be manufactured with a front-side illumination (FSI) image sensor or a backside illumination (BSI) image sensor.

픽셀 어레이(110)의 로우(row)에 A(A은 자연수)개의 픽셀들이 반도체 기판에 형성된다(S110).A (A is a natural number) pixels are formed on the semiconductor substrate in a row of the pixel array 110 (S110).

픽셀 어레이(110)의 상기 로우에 형성된 상기 A개의 픽셀들을 컬럼 방향으로 B(1<B<A)개의 픽셀 그룹들로 그룹핑한다. 그룹핑하는 방법은 제조업자에 따라 다양하게 변경될 수 있다.The A pixels grouped in the row of the pixel array 110 are grouped into B (1 < B < A) pixel groups in the column direction. The method of grouping can be variously changed according to the manufacturer.

B개의 로우 드라이버 회로들이 상기 반도체 기판에 형성된다(S120).B row driver circuits are formed on the semiconductor substrate (S120).

B개의 픽셀 그룹들 각각에 포함된 픽셀들과 상기 B개의 로우 드라이버 회로들 각각이 해당되는 제1신호 라인들을 통해 접속된다. 즉, B개의 로우 드라이버들 중에서 대응되는 로우 드라이버와 B개의 픽셀 그룹들 중에서 대응되는 픽셀 그룹이 전기적으로 접속된다(S130).The pixels included in each of the B pixel groups and each of the B row driver circuits are connected through corresponding first signal lines. That is, corresponding row drivers and B pixel groups among the B row drivers are electrically connected (S130).

도 1에 도시된 이미지 센서(100A)를 제조하기 위해, B개의 제어 회로들이 상기 반도체 기판에 형성되고, 상기 B개의 제어 회로들 중 어느 하나로부터 출력된 픽셀 제어 신호들을 상기 B개의 로우 드라이버 회로들 각각으로 공급하기 위해, 상기 어느 하나와 상기 B개의 로우 드라이버들 각각은 제2신호 라인들을 통해 접속된다.To manufacture the image sensor 100A shown in Fig. 1, B control circuits are formed on the semiconductor substrate, and pixel control signals output from any one of the B control circuits are connected to the B row driver circuits Each of the one and the B row drivers are connected through the second signal lines.

도 7에 도시된 이미지 센서(100B)를 제조하기 위해, B개의 제어 회로들이 상기 반도체 기판에 형성되고, 상기 B개의 제어 회로들 각각으로부터 출력된 픽셀 제어 신호들을 상기 B개의 로우 드라이버 회로들 각각으로 공급하기 위해, 상기 B개의 제어 회로들 각각과 상기 B개의 로우 드라이버들 각각은 대응되는 제2신호 라인들을 통해 접속된다.In order to manufacture the image sensor 100B shown in Fig. 7, B control circuits are formed on the semiconductor substrate, and pixel control signals output from each of the B control circuits are supplied to each of the B row driver circuits To supply, each of the B control circuits and the B row drivers are connected through corresponding second signal lines.

도 15는 도 1, 도 7, 또는 도 12의 이미지 센서의 동작 방법을 설명하기 위한 플로우차트이다.FIG. 15 is a flowchart for explaining an operation method of the image sensor of FIG. 1, FIG. 7, or FIG. 12;

도 1부터 도 13, 및 도 15를 참조하며, 픽셀 어레이(110)의 로우에 배치된 복수의 픽셀들 중에서 복수의 로우 드라이버들 중 제1로우 드라이버에 할당된 복수의 제1리드아웃 픽셀들이 상기 제1로우 드라이버에 의해 선택된다(S210).Referring to FIGS. 1 to 13 and 15, a plurality of first lead-out pixels assigned to a first row driver among a plurality of row drivers among a plurality of pixels arranged in a row of the pixel array 110, And is selected by the first row driver (S210).

복수의 리드아웃 회로들 중 제1리드아웃 회로는 상기 복수의 제1리드아웃 픽셀들로부터 출력된 제1픽셀 신호들을 처리한다(S220).A first one of the plurality of read-out circuits processes the first pixel signals output from the plurality of first lead-out pixels (S220).

상기 복수의 픽셀들 중에서 상기 복수의 로우 드라이버들 중 제2로우 드라이버에 할당된 복수의 제2리드아웃 픽셀들이 상기 제2로우 드라이버에 의해 선택된다.And a plurality of second lead-out pixels allocated to a second row driver among the plurality of row drivers among the plurality of pixels are selected by the second row driver.

상기 복수의 리드아웃 회로들 중 제2리드아웃 회로는 상기 복수의 제2리드아웃 픽셀들로부터 출력된 제2픽셀 신호들을 처리한다.A second one of the plurality of lead-out circuits processes the second pixel signals output from the plurality of second lead-out pixels.

상기 제1픽셀 신호들의 처리와 상기 제2픽셀 신호들의 처리는 동시에 또는 서로 다른 타이밍에 수행될 수 있다.The processing of the first pixel signals and the processing of the second pixel signals may be performed simultaneously or at different timings.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

100A, 100B, 100C, 및 100; 이미지 센서
110; 픽셀 어레이
111, 111A, 111B, 111C, 및 111D; 픽셀
130; 제1로우 드라이버
131; 제3로우 드라이버
150; 제2로우 드라이버
151; 제4로우 드라이버
160; 제1제어 회로
165, 166; 제2제어 회로
170-1~170-4; 아날로그 리드아웃 회로
180; 수평 디코더100A, 100B, 100C, and 100; Image sensor
110; Pixel array
111, 111A, 111B, 111C, and 111D; pixel
130; The first row driver
131; Third row driver
150; The second row driver
151; Fourth row driver
160; The first control circuit
165, 166; The second control circuit
170-1 to 170-4; Analog lead-out circuit
180; Horizontal decoder

Claims (20)

픽셀 어레이에 포함된 로우(row)에 배치된 복수의 픽셀 그룹들;
각각이 상기 복수의 픽셀 그룹들 각각에 할당된 복수의 픽셀들의 동작을 제어하기 위한 복수의 로우 드라이버들; 및
각각이 상기 복수의 픽셀 그룹들 각각에 할당된 상기 복수의 픽셀들로부터 출력된 픽셀 신호들을 리드아웃하는 복수의 리드아웃 회로들을 포함하는 이미지 센서.A plurality of pixel groups arranged in a row included in the pixel array;
A plurality of row drivers each for controlling operation of a plurality of pixels assigned to each of the plurality of pixel groups; And
And a plurality of lead-out circuits each for reading out pixel signals output from the plurality of pixels assigned to each of the plurality of pixel groups. 제1항에 있어서,
상기 복수의 픽셀 그룹들 중 제1픽셀 그룹에 포함된 제1픽셀들의 종류와 상기 복수의 픽셀 그룹들 중 제2픽셀 그룹에 포함된 제2픽셀들의 종류는 서로 동일하거나 또는 서로 다른 이미지 센서.The method according to claim 1,
Wherein the type of first pixels included in the first pixel group of the plurality of pixel groups and the type of the second pixels included in the second pixel group of the plurality of pixel groups are the same or different from each other. 제1항에 있어서,
각각이 상기 복수의 로우 드라이버들 각각의 동작을 제어하는 복수의 제어 회로들을 더 포함하며,
상기 복수의 로우 드라이버들 각각은 상기 복수의 제어 회로들 중 어느 하나로부터 출력된 픽셀 제어 신호들을 공유하는 이미지 센서.The method according to claim 1,
Further comprising a plurality of control circuits, each of which controls operation of each of the plurality of row drivers,
Each of the plurality of row drivers sharing pixel control signals output from any one of the plurality of control circuits. 제3항에 있어서,
상기 복수의 리드아웃 회로들 각각의 동작은 상기 어느 하나로부터 출력된 리드아웃 제어 신호들에 응답하여 제어되는 이미지 센서.The method of claim 3,
Wherein the operation of each of the plurality of readout circuits is controlled in response to the readout control signals output from any one of the plurality of readout circuits. 제1항에 있어서,
각각이 상기 복수의 로우 드라이버들 각각의 동작을 독립적으로 제어하기 위해 대응되는 픽셀 제어 신호들을 생성하는 복수의 제어 회로들을 더 포함하는 이미지 센서.The method according to claim 1,
Further comprising a plurality of control circuits each generating corresponding pixel control signals for independently controlling operation of each of the plurality of row drivers. 제5항에 있어서,
상기 복수의 리드아웃 회로들 각각의 동작은, 상기 복수의 제어 회로들 각각으로부터 출력된 대응되는 리드아웃 제어 신호들에 응답하여 제어되는 이미지 센서.6. The method of claim 5,
Wherein the operation of each of the plurality of lead-out circuits is controlled in response to corresponding lead-out control signals output from each of the plurality of control circuits. 제3항에 있어서,
상기 픽셀 제어 신호들 중에서 하나는 노출 시간의 제어에 관련된 이미지 센서.The method of claim 3,
Wherein one of the pixel control signals is related to control of exposure time. 제1항에 있어서,
상기 복수의 로우 드라이버들 각각은 서로 다른 프레임에 활성화되는 이미지 센서.The method according to claim 1,
Wherein each of the plurality of row drivers is activated in a different frame. 제1항에 있어서,
각각이 상기 복수의 로우 드라이버들 각각의 동작을 제어하는 복수의 제어 회로들을 더 포함하며,
상기 복수의 제어 회로들 중 제1제어 회로로부터 출력된 픽셀 제어 신호들의 타이밍과 상기 복수의 제어 회로들 중 제2제어 회로로부터 출력된 픽셀 제어 신호들의 타이밍은 서로 일치하는 이미지 센서.The method according to claim 1,
Further comprising a plurality of control circuits, each of which controls operation of each of the plurality of row drivers,
Wherein the timing of the pixel control signals output from the first control circuit among the plurality of control circuits and the timing of the pixel control signals output from the second control circuit among the plurality of control circuits coincide with each other. 제1항에 있어서,
각각이 상기 복수의 로우 드라이버들 각각의 동작을 제어하는 복수의 제어 회로들을 더 포함하며,
상기 복수의 제어 회로들 중 제1제어 회로로부터 출력된 픽셀 제어 신호들의 타이밍과 상기 복수의 제어 회로들 중 제2제어 회로로부터 출력된 픽셀 제어 신호들의 타이밍은 서로 다른 이미지 센서.The method according to claim 1,
Further comprising a plurality of control circuits, each of which controls operation of each of the plurality of row drivers,
Wherein the timing of the pixel control signals output from the first control circuit among the plurality of control circuits and the timing of the pixel control signals output from the second control circuit among the plurality of control circuits are different from each other. 이미지 센서; 및
상기 이미지 센서의 동작을 제어하는 프로세서를 포함하며,
상기 이미지 센서는,
픽셀 어레이에 포함된 로우(row)에 배치된 제1픽셀 그룹과 제2픽셀 그룹;
상기 제1픽셀 그룹에 포함된 제1픽셀들의 동작을 제어하기 위한 제1로우 드라이버;
상기 제2픽셀 그룹에 포함된 제2픽셀들의 동작을 제어하기 위한 제2로우 드라이버;
상기 제1픽셀들의 출력 신호들을 리드아웃하는 제1리드아웃 회로; 및
상기 제2픽셀들의 출력 신호들을 리드아웃하는 제2리드아웃 회로를 포함하는 이미지 처리 시스템.Image sensor; And
And a processor for controlling the operation of the image sensor,
Wherein the image sensor comprises:
A first pixel group and a second pixel group disposed in a row included in the pixel array;
A first row driver for controlling an operation of first pixels included in the first pixel group;
A second row driver for controlling the operation of second pixels included in the second pixel group;
A first readout circuit for reading out output signals of the first pixels; And
And a second readout circuit for reading out the output signals of the second pixels. 제11항에 있어서,
상기 제1픽셀들의 종류는 상기 제2픽셀들의 종류와 서로 다른 이미지 처리 시스템.12. The method of claim 11,
Wherein the type of the first pixels is different from the type of the second pixels. 제11항에 있어서,
제1어드레스와 픽셀 제어 신호들을 생성하는 제1제어 회로; 및
제2어드레스를 생성하는 제2제어 회로를 더 포함하며,
상기 제1로우 드라이버는 상기 제1어드레스와 상기 픽셀 제어 신호들에 기초하여 상기 제1픽셀들의 동작을 제어하고,
상기 제2로우 드라이버는 상기 제2어드레스와 상기 픽셀 제어 신호들에 기초하여 상기 제2픽셀들의 동작을 제어하는 이미지 처리 시스템.12. The method of claim 11,
A first control circuit for generating a first address and pixel control signals; And
And a second control circuit for generating a second address,
Wherein the first row driver controls operation of the first pixels based on the first address and the pixel control signals,
And the second row driver controls the operation of the second pixels based on the second address and the pixel control signals. 제13항에 있어서,
상기 제1리드아웃 회로와 상기 제2리드 아웃 회로는 상기 제1제어 회로와 상기 제2제어 회로 중 어느 하나에 의해 제어되는 이미지 처리 시스템.14. The method of claim 13,
Wherein the first readout circuit and the second readout circuit are controlled by either the first control circuit or the second control circuit. 제13항에 있어서,
상기 제1어드레스의 타이밍과 상기 제2어드레스의 타이밍은 서로 일치하는 이미지 처리 시스템.14. The method of claim 13,
Wherein the timing of the first address and the timing of the second address coincide with each other. 제11항에 있어서,
제1어드레스와 제1픽셀 제어 신호들을 생성하는 제1제어 회로; 및
제2어드레스와 제2픽셀 제어 신호들을 생성하는 제2제어 회로를 더 포함하며,
상기 제1로우 드라이버는 상기 제1어드레스와 상기 제1픽셀 제어 신호들에 기초하여 상기 제1픽셀들의 동작을 제어하고,
상기 제2로우 드라이버는 상기 제2어드레스와 상기 제2픽셀 제어 신호들에 기초하여 상기 제2픽셀들의 동작을 제어하는 이미지 처리 시스템.12. The method of claim 11,
A first control circuit for generating a first address and first pixel control signals; And
And a second control circuit for generating a second address and second pixel control signals,
Wherein the first row driver controls operation of the first pixels based on the first address and the first pixel control signals,
And the second row driver controls the operation of the second pixels based on the second address and the second pixel control signals. 제16항에 있어서,
상기 제1리드아웃 회로와 상기 제2리드 아웃 회로 각각은 상기 제1제어 회로 상기 제2제어 회로 각각에 의해 제어되는 이미지 처리 시스템.17. The method of claim 16,
Wherein each of the first readout circuit and the second leadout circuit is controlled by the first control circuit and the second control circuit, respectively. 제16항에 있어서,
상기 제1픽셀 제어 신호들의 타이밍과 상기 제2픽셀 제어 신호들의 타이밍은 서로 다른 이미지 처리 시스템.17. The method of claim 16,
Wherein the timing of the first pixel control signals and the timing of the second pixel control signals are different. 제16항에 있어서,
상기 제1어드레스의 타이밍과 상기 제2어드레스의 타이밍은 서로 다른 이미지 처리 시스템.17. The method of claim 16,
Wherein the timing of the first address is different from the timing of the second address. 제11항에 있어서, 상기 이미지 센서는,
상기 제1픽셀 그룹과 제2픽셀 그룹을 포함하는 복수의 픽셀 그룹들; 및
상기 제1로우 드라이버와 상기 제2로우 드라이버를 포함하는 복수의 로우 드라이버들을 더 포함하는 이미지 처리 시스템.The image sensor according to claim 11,
A plurality of pixel groups including the first pixel group and the second pixel group; And
Further comprising a plurality of row drivers including the first row driver and the second row driver.
KR20130096453A 2013-08-14 2013-08-14 Image sensor including row drivers, and image processing system having the image sensor KR20150020424A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130096453A KR20150020424A (en) 2013-08-14 2013-08-14 Image sensor including row drivers, and image processing system having the image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130096453A KR20150020424A (en) 2013-08-14 2013-08-14 Image sensor including row drivers, and image processing system having the image sensor

Publications (1)

Publication Number Publication Date
KR20150020424A true KR20150020424A (en) 2015-02-26

Family

ID=52579224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130096453A KR20150020424A (en) 2013-08-14 2013-08-14 Image sensor including row drivers, and image processing system having the image sensor

Country Status (1)

Country Link
KR (1) KR20150020424A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170050340A (en) * 2015-10-30 2017-05-11 삼성전자주식회사 Data transfer circuit using digital transfer and image sensor including same
KR20170052315A (en) * 2015-11-04 2017-05-12 삼성전자주식회사 Image sensor, electronic device comprising the same and method of operating the same
US10649544B2 (en) 2016-09-01 2020-05-12 Samsung Electronics Co., Ltd. Data output device
US11665445B2 (en) 2021-03-03 2023-05-30 SK Hynix Inc. Image sensing device for cancelling a horizontal banding noise
US11722792B2 (en) 2021-04-12 2023-08-08 SK Hynix Inc. Image sensing device
US12028634B2 (en) 2021-05-18 2024-07-02 Samsung Electronics Co., Ltd. Image sensor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170050340A (en) * 2015-10-30 2017-05-11 삼성전자주식회사 Data transfer circuit using digital transfer and image sensor including same
KR20170052315A (en) * 2015-11-04 2017-05-12 삼성전자주식회사 Image sensor, electronic device comprising the same and method of operating the same
US10649544B2 (en) 2016-09-01 2020-05-12 Samsung Electronics Co., Ltd. Data output device
US11665445B2 (en) 2021-03-03 2023-05-30 SK Hynix Inc. Image sensing device for cancelling a horizontal banding noise
US11722792B2 (en) 2021-04-12 2023-08-08 SK Hynix Inc. Image sensing device
US12028634B2 (en) 2021-05-18 2024-07-02 Samsung Electronics Co., Ltd. Image sensor

Similar Documents

Publication Publication Date Title
US10211245B2 (en) Image sensor including a pixel having photoelectric conversion elements and image processing device having the image sensor
US9232161B2 (en) Unit pixels configured to output different pixel signals through different lines and image sensors including the same
US9973682B2 (en) Image sensor including auto-focusing pixel and image processing system including the same
US10469773B2 (en) Image sensor, data processing system including the same
US9210330B2 (en) Image sensor and electronic device including the same
US9602749B2 (en) Image sensor, control method, and electronic apparatus
US20120188392A1 (en) Imaging system with multiple sensors for producing high-dynamic-range images
KR102292136B1 (en) Image sensor including a pixel having photoelectric conversion elements and image processing device having the image sensor
KR20130009427A (en) Cmos image sensor
KR20150020424A (en) Image sensor including row drivers, and image processing system having the image sensor
US11528439B2 (en) Image sensor, image processing system including the same, and operating method of the same
US20090046187A1 (en) Solid-state imaging device
US9961290B2 (en) Image sensor including row drivers and image processing system having the image sensor
US9723238B2 (en) Image processing device having attenuation control circuit, and image processing system including the same
KR20160086135A (en) Image sensor, and image processing system including the same
US20150373289A1 (en) Image Sensors Including Pixel Arrays
US20120262622A1 (en) Image sensor, image processing apparatus and manufacturing method
US11284026B2 (en) Image sensor
US9794469B2 (en) Image signal processor with image replacement and mobile computing device including the same
CN111835989A (en) Image sensor with a plurality of pixels
US12022221B2 (en) Image sensor
CN111953908B (en) Imaging system for generating high dynamic range images
EP4344243A1 (en) Image sensor comprising pixels usable in both rolling shutter and global shutter mode and image processing device including the same
US20240205566A1 (en) Image processing device and operation method thereof
US20220394219A1 (en) Image device, image sensor, and operation method of image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment