KR20150018447A - 엠에이치엘/에이치디엠아이 연결 장치 및 이를 이용한 신호 변환 방법 - Google Patents
엠에이치엘/에이치디엠아이 연결 장치 및 이를 이용한 신호 변환 방법 Download PDFInfo
- Publication number
- KR20150018447A KR20150018447A KR1020140101517A KR20140101517A KR20150018447A KR 20150018447 A KR20150018447 A KR 20150018447A KR 1020140101517 A KR1020140101517 A KR 1020140101517A KR 20140101517 A KR20140101517 A KR 20140101517A KR 20150018447 A KR20150018447 A KR 20150018447A
- Authority
- KR
- South Korea
- Prior art keywords
- hdmi
- mhl
- signal
- clock
- input
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Television Systems (AREA)
Abstract
본 발명은 엠에이치엘/에이치디엠아이 연결 장치에 관한 것으로서, 본 발명에서는 HDCP 인증된 MHL 클럭과 데이터를MHL 디먹스를 이용하여 병렬 HDMI 신호를 변환하고, 이후 단계에서는 HDMI 신호와 구분없이 처리하여 HDMI Tx PHY를 생성하는 것을 특징으로 한다.
본 발명에 따른 엠에이치엘/에이치디엠아이 연결 장치는 HDMI Link Rx 전단에서 먼저 MHL 신호를 HDMI 신호를 변환하여 사용하기 때문에 하드웨어 오버헤드를 줄일 수 있게 되었다.
본 발명에 따른 엠에이치엘/에이치디엠아이 연결 장치는 HDMI Link Rx 전단에서 먼저 MHL 신호를 HDMI 신호를 변환하여 사용하기 때문에 하드웨어 오버헤드를 줄일 수 있게 되었다.
Description
본 발명은 엠에이치엘/에이치디엠아이 연결 장치 및 이를 이용한 신호 변환 방법에 관한 것으로서, 보다 구체적으로는 엠에이치엘 및 에이치디엠아이 입력 소스를 에이치아이 출력단자로 출력하는 엠에이치엘/에이치디엠아이 연결 장치 및 이를 이용한 신호 변환 방법에 관한 것이다.
다양한 멀티미디어 환경이 발달됨에 따라 영상 및 오디오 포맷도 고화질의 다양한 포맷이 사용되고 있다.
기존의 모니터나 디지털 텔레비젼에는 컴퓨터나 DVD 플레이어 등의 다른 기기들로부터 대량의 디지털 자료를 받기 위해 비디오 인터페이스로서 HDMI(High Definition Multimedia Interface) 등의 단자를 가지는 경우가 많다.
하지만 HDMI 단자는 고주파수에서 동작하고 개인용 컴퓨터들을 위해 표준화되었으며, 이들 기기는 소비전력에 대한 염려가 크지 않은 상황에서 정의되어 있으므로 대개 많은 전력을 필요로 하고, 저 전력 구동이 필요한 휴대형 단말기기에는 적합하지 않다.
이러한 문제를 극복하기 위해 휴대형 단말기기에서 외부 컴퓨터 모니터나 고해상도 디지털 텔레비젼과 같은 HDMI 단자를 가지는 기기에 고해상도 동영상 구현을 위한 데이타를 보낼 때 사용하도록 휴대형 단말기기의 인터페이스로 MHL(Mobile High-definition Link) 인터페이스가 개발되었다.
따라서, 개인용 컴퓨터나 디지털 텔레비젼은 HDMI 소스로부터 입력되는 데이터뿐만 아니라 MHL 소스로부터 입력되는 데이터도 입력받을 필요가 있다. 그런데 도 1에 도시된 바와 같이 HDMI 신호와 MHL 신호는 데이터는 형태가 상이하다. HDMI 신호(도 1(a))는 네 개 신호선으로 데이터가 입력되며 각각 클럭, 데이터 스트림 0, 데이터 스트림 1, 및 데이터 스트림 2인 반면, MHL 신호(도 1(b))는 하나의 데이터 스트림 형태로 입력된다. 이를 파이(PHY)를 통해 병렬 데이터로 변환된 데이이터를 클럭에 따라 비교하면 HDMI 신호는 도 1(c)에 도시된 바와 같이 한 개의 픽셀 클럭에 블루, 그린, 및 레드에 해당하는 데이터가 네 개의 신호선을 따라 입력되는 반면 MHL신호는 도 1(d)에 도시된 바와 같이 픽셀 클럭보다 3배 빠른 클럭에 동기되어 블루, 그린 및 레드 픽셀에 관한 데이터가 시리얼하게 입력됨을 알 수 있다.
도 2는 종래 엠에이치엘/에이치디엠아이 연결 장치의 블록도이다. 엠에이치엘/에이치디엠아이 연결 장치는 MHL 소스로부터 MHL 입력을 받고, HDMI 소스로부터 HDMI 입력을 받은 후, 이를 직렬 데이터로 변환된 HDMI 신호로 출력하는 장치이다. HDMI/MHL Rx PHY(11, 21)는 입력되는 시리얼 MHL 또는 HDMI 신호를 병렬 신호로 변환하는 모듈이며, HDCP(High-bandwidth Digital Content Protection, 13, 23)는 MHL 입력을 제공하는 MHL 장치와 HDMI 입력을 제공하는 HDMI 장치를 인증하는 모듈이며, MHL 링크 Rx(15)는 입력되는 병렬 변환된 MHL 신호에서 비디오, 오디오, 및 제어신호를 분리하는 모듈이며, MHL 링크 Tx(17)는 비디오, 오디오 및 제어신호를 전송용 MHL 신호를 생성하는 모듈이다. HDMI 링크 Rx(25)는 입력되는 병렬 변환된 HDMI 신호에서 비디오, 오디오, 및 제어신호를 분리하는 모듈이며, HDMI 링크 Tx(27)는 비디오, 오디오 및 제어신호를 결합하여 전송용 HDMI 신호를 생성하는 모듈이다. 클럭 변환부(29)는 MHL 클럭(3배의 픽셀 클럭)을 픽셀 클럭으로 변환하는 모듈이며, 다중 선택기(42)는 클럭 변환된 MHL 링크 Tx 신호와 HDMI 링크 Tx 중에 하나를 선택하는 먹스(MUX)이며, HDMI Tx PHY(41)는 병렬 HDMI 신호를 직렬화하는 모듈이다. 도 2에 도시된 바와 같이 종래 엠에이치엘/에이치디엠아이 연결 장치는 MHL 링크 Tx 후단에서 HDMI 신호와 동일한 클럭으로 변환되므로 그 이전 단계에서는 픽셀 클럭의 3배가 되는 주파수를 사용하여야 되는 문제점이 있었으며, 또한, MHL 링크 Rx(15), HDMI 링크 Rx(25), MHL 링크 Tx(17), HDMI 링크 Tx(27)를 별개로 구성하여야 하므로 하드웨어 복잡도가 증가하는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로서, 중복되는 하드웨어 구성을 최소화하여 하드웨어 복잡도를 감소시킬 수 있으며, 픽셀 클럭의 3배가 되는 주파수를 가능한 적게 사용할 수 있는 엠에이치엘/에이치디엠아이 연결 장치 및 이를 이용한 신호 변환 방법DMF 제공하는 것을 목적으로 한다.
본 발명의 상기 목적은 MHL 신호를 제공하는 MHL 장치 및 HDMI 신호를 제공하는 HDMI 장치로부터 입력되는 MHL 입력 및 HDMI 입력을 받은 후 이를 HDMI 출력신호로 출력하는 엠에이치엘/에이치디엠아이 연결 장치로서, 시리얼로 입력되는 HDMI 신호 또는 MHL 신호를 클럭과 데이터 형태로 분리된 병렬 신호를 변환하는 HDMI/MHL Rx PHY와, MHL 장치와 상기 HDMI 장치를 인증하는 HDCP와, HDCP로부터 출력되는 병렬 변환된 MHL 신호의 클럭과 데이터를 입력받은 후, 이를 HDMI 클럭과 데이터 형태로 변환하는 MHL 디먹스와, HDCP를 통해 인증된 HDMI 신호의 클럭과 데이터와 상기 MHL 디먹스의 출력 신호 중에 하나를 선택하는 다중 선택기와, 다중 선택기에 의해 선택된 병렬 변환된 HDMI 신호에서 비디오, 오디오, 및 제어신호를 분리하는 HDMI Link Rx와, HDMI Link Rx로부터 출력되는 상기 비디오, 오디오, 및 제어신호를 결합하여 전송용 병렬 HDMI 신호로 생성하는 HDMI Link Tx 및 HDM Link Tx로부터 출력되는 병렬 HDMI 신호를 직렬 신호를 변환하여 출력하는 HDMI Tx PHY를 포함하는 것을 특징으로 하는 엠에이치엘/에이치디엠아이 연결 장치에 의해서 달성 가능하다.
본 발명의 또 다른 목적은 MHL 신호를 제공하는 MHL 장치 및 HDMI 신호를 제공하는 HDMI 장치로부터 입력되는 MHL 입력 및 HDMI 입력을 받은 후 이를 HDMI 출력신호로 출력하는 엠에이치엘/에이치디엠아이 신호 변환 방법으로서, 시리얼로 입력되는 HDMI 신호 또는 MHL 신호를 클럭과 데이터 형태로 분리된 병렬 신호를 변환하는 제1단계와, MHL 장치와 상기 HDMI 장치를 인증하는 제2단계와, 제2단계의 인증 후에 출력되는 병렬 변환된 MHL 신호의 클럭과 데이터를 입력받은 후, 이를 HDMI 클럭과 데이터 형태로 변환하는 제3단계와, HDCP를 통해 인증된 HDMI 신호의 클럭과 데이터와 상기 제3단계의 출력 신호 중에 하나를 선택하여 출력하는 제4단계와, 제4단계에 의해 선택된 병렬 변환된 HDMI 신호에서 비디오, 오디오, 및 제어신호를 분리하는 제5단계와, 제5단계로부터 출력되는 상기 비디오, 오디오, 및 제어신호를 결합하여 전송용 병렬 HDMI 신호로 생성하는 제6단계 및 제6단계로부터 출력되는 병렬 HDMI 신호를 직렬 신호를 변환하여 출력하는 제7단계를 포함하는 것을 특징으로 하는 엠에이치엘/에이치디엠아이 신호 변환 방법에 의해서 달성 가능하다.
종래 엠에이치엘/에이치디엠아이 연결 장치는 입력받은 MHL 신호를 처리하기 위해 HDMI Tx PHY 전단까지 HDMI 신호를 처리하는 픽셀 클럭보다 3배 빠른 클럭을 이용하여 처리함으로써 하드웨어 오버헤드가 심하였으나 본 발명에 따른 엠에이치엘/에이치디엠아이 연결 장치는 HDMI Link Rx 전단에서 먼저 MHL 신호를 HDMI 신호를 변환하여 사용하기 때문에 하드웨어 오버헤드를 줄일 수 있게 되었다.
도 1은 HDMI 신호와 MHL 신호의 예시도.
도 2는 종래 엠에이치엘/에이치디엠아이 연결 장치의 블록도.
도 3은 본 발명에 따른 엠에이치엘/에이치디엠아이 연결 장치의 블록도.
도 4는 MHL Demux(30)의 기능을 설명하는 블록도.
도 5는 MHL Demux(30)에서 수행되는 클럭 및 데이터 변환 흐름을 설명하는 타이밍도.
도 2는 종래 엠에이치엘/에이치디엠아이 연결 장치의 블록도.
도 3은 본 발명에 따른 엠에이치엘/에이치디엠아이 연결 장치의 블록도.
도 4는 MHL Demux(30)의 기능을 설명하는 블록도.
도 5는 MHL Demux(30)에서 수행되는 클럭 및 데이터 변환 흐름을 설명하는 타이밍도.
이하에서, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예, 장점 및 특징에 대하여 상세히 설명하도록 한다.
도 3은 본 발명에 따른 엠에이치엘/에이치디엠아이 연결 장치의 블록도이다. 본 발명에 따른 엠에이치엘/에이치디엠아이 연결 장치는 HDMI/MHL Rx PHY(11, 21), HDCP(13, 23), MHL Demux(30), 다중선택기(42), HDMI 링크 Rx(35), HDMI 링크 Tx(47) 및 HDMI Tx PHY(41)로 구성된다. 도면에 도시된 바와 같이 MHL Demux(30) 전(前) 단계에서는 픽셀 클럭의 3배가 되는 주파수의 클럭을 사용하고, 나머지 단계에서는 픽셀 클럭 주파수를 사용함을 알 수 있다.
HDMI/MHL Rx PHY(11, 21)는 입력되는 시리얼 MHL 또는 HDMI 신호를 병렬 신호로 변환하는 모듈이며, HDCP(High-bandwidth Digital Content Protection, 13, 23)는 MHL 입력을 제공하는 MHL 장치와 HDMI 입력을 제공하는 HDMI 장치를 인증하는 모듈이며, HDMI 링크 Rx(35)는 입력되는 병렬 변환된 HDMI 신호에서 비디오, 오디오, 및 제어신호를 분리하는 모듈이며, HDMI 링크 Tx(47)는 비디오, 오디오 및 제어신호를 결합하여 전송용 HDMI 신호를 생성하는 모듈이다. 다중 선택기(42)는 클럭 변환된 MHL 신호와 HDMI 신호 중에 하나를 선택하는 먹스(MUX)이며, HDMI Tx PHY(41)는 병렬 HDMI 신호를 직렬화하는 모듈이다. 도 4는 MHL Demux(30)의 기능을 설명하는 블록도이다. MHL Demux(30)는 HDCP(13)로부터 출력되는 3배의 픽셀 클럭에 동기화되어 시리얼로 입력되는 B, G, 및 R 신호를 픽셀 클럭으로 변환하고, MHL 신호를 HDMI 신호 형태로 변환하는 모듈이다.
도 5는 MHL Demux(30)에서 수행되는 클럭 및 데이터 변환 흐름을 설명하는 타이밍도이다. 도 5의 MHL 클럭 마스크(MHL Clock Mask)은 도 4의 HDCP(13)의 출력 신호 중 하나인 'clock*3'에 대응되는 클럭을 나타내고, 도 5의 MHL Data[0]는 도 4의 'B, G, R'에 해당되는 데이터 신호를 나타내는 것이다. 도 5의 최상단에 도시된 MHL Clock은 픽셀 클럭(Pixel Clock)보다 3배 빠르게 생성된 클럭을 나타낸다. 입력되는 MHL 클럭을 이용하여 순차적으로 여기되는 MHL Clock Mask C0, MHL Clock C1 및 MHL Clock C2를 생성하고, 각각 해당되는 마스크 클럭의 주기 동안 각각의 마스크된 데이터 신호(MHL Masked Data[])를 생성한다. 이렇게 생산된 마스크 클럭 및 마스크된 데이터를 MHL Clock Mask C0, MHL Clock Mask C1, 및 MHL Clock Mask C2로 표시하고, 마스크된 데이터 신호를 MHL Masked Data[0], MHL Masked Data[1], 및 MHL Masked Data[2]으로 도시하였다.
다음으로 생성된 MHL Clock Mask와 MHL Masked Data[]를 이용하여 HDMI Clock과 HDMI Data[0], HDMI Data[1] 및 HDMI Data[2]를 생성한다. 도 5에 도시된 HDMI Clock은 도 4의 MHL Demux(30)의 출력 'clock'에 대응되며, 도 5에 도시된 HDMI Data[0], HDMI Data[1] 및 HDMI Data[2]는 도 4의 MHL Demux(30)의 출력 'B', 'G', 및 'R' 데이터 신호에 각각 대응된다.
HDMI 표준 1.4에 따르면 HDMI Tx PHY 클럭의 듀티비는 50%가 되어야 한다고 규정되어 있다. 이러한 규정을 만족하는 HDMI 클럭을 생성하기 위해서 도 5의 상단에 표시된 MHL 클럭에서 원으로 표시한 상승 에지와 하강 에지에서 각각 타이밍을 생성하여 원하는 듀티비를 갖는 HDMI 클럭을 생성할 수 있었다.
지금까지 설명한 도 3의 엠에이치엘/에이치디엠아이 연결 장치를 이용한 데이터 변환 방식에 대해 간략하게 설명하기로 한다. HDMI/MHL Rx PHY는 시리얼로 입력되는 HDMI 신호 또는 MHL 신호를 클럭과 데이터 형태로 분리된 병렬 신호를 변환한다(제1단계). 다음으로 HDCP는 상기 MHL 장치와 상기 HDMI 장치를 인증한다(제2단계). 다음으로 MHL 디먹스에서는 제2단계의 HDCP 인증 후에 출력되는 병렬 변환된 MHL 신호의 클럭과 데이터를 입력받은 후, 이를 HDMI 클럭과 데이터 형태로 변환한다(제3단계). 다중 선택기는 HDCP를 통해 인증된 HDMI 신호의 클럭과 데이터와 상기 제3단계의 출력 신호 중에 하나를 선택하여 출력한다(제4단계). 이후 HDMI Link Rx는 제4단계에 의해 선택된 병렬 변환된 HDMI 신호에서 비디오, 오디오, 및 제어신호를 분리하고(제5단계), HDMI Link Tx는 HDMI Link Rx로부터 출력되는 비디오, 오디오, 및 제어신호를 결합하여 전송용 병렬 HDMI 신호로 생성하며(제6단계), HDMI Tx PHY는 제6단계로부터 출력되는 병렬 HDMI 신호를 직렬 신호를 변환하여 출력한다(제7단계.
상기에서 본 발명의 바람직한 실시예가 특정 용어들을 사용하여 설명 및 도시 되었지만 그러한 용어는 오로지 본 발명을 명확히 설명하기 위한 것일 뿐이며, 본 발명의 실시예 및 기술된 용어는 다음의 청구범위의 기술적 상상 및 범위로부터 이탈되지 않고서 여려가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.
11, 21: HDMI/MHL Rx PHY 13, 23: HDCP
15: MHL Link Rx 17: MHL Link Tx
29: 클럭 변환부 30: MHL Demux
35: HDMI Link Rx 42: 다중 선택기
41: HDMI Tx PHY 47: HDMI Link Tx
15: MHL Link Rx 17: MHL Link Tx
29: 클럭 변환부 30: MHL Demux
35: HDMI Link Rx 42: 다중 선택기
41: HDMI Tx PHY 47: HDMI Link Tx
Claims (4)
- MHL 신호를 제공하는 MHL 장치 및 HDMI 신호를 제공하는 HDMI 장치로부터 입력되는 MHL 입력 및 HDMI 입력을 받은 후 이를 HDMI 출력신호로 출력하는 엠에이치엘/에이치디엠아이 연결 장치로서,
시리얼로 입력되는 HDMI 신호 또는 MHL 신호를 클럭과 데이터 형태로 분리된 병렬 신호를 변환하는 HDMI/MHL Rx PHY와,
상기 MHL 장치와 상기 HDMI 장치를 인증하는 HDCP와,
상기 HDCP로부터 출력되는 병렬 변환된 MHL 신호의 클럭과 데이터를 입력받은 후, 이를 HDMI 클럭과 데이터 형태로 변환하는 MHL 디먹스와,
상기 HDCP를 통해 인증된 HDMI 신호의 클럭과 데이터와 상기 MHL 디먹스의 출력 신호 중에 하나를 선택하는 다중 선택기와,
상기 다중 선택기에 의해 선택된 병렬 변환된 HDMI 신호에서 비디오, 오디오, 및 제어신호를 분리하는 HDMI Link Rx와,
상기 HDMI Link Rx로부터 출력되는 상기 비디오, 오디오, 및 제어신호를 결합하여 전송용 병렬 HDMI 신호로 생성하는 HDMI Link Tx 및
상기 HDM Link Tx로부터 출력되는 병렬 HDMI 신호를 직렬 신호를 변환하여 출력하는 HDMI Tx PHY를 포함하는 것을 특징으로 하는 엠에이치엘/에이치디엠아이 연결 장치.
- 제 1항에 있어서,
상기 HDMI/MHL Rx PHY는 시리얼로 입력되는 HDMI 신호를 클럭과 데이터 형태로 분리된 병렬 신호로 변환하는 제1 HDMI/MHL Rx PHY 및 시리얼로 입력되는 MHL 신호를 클럭과 데이터 형태로 분리된 병렬 신호로 변환하는 제2 HDMI/MHL Rx PHY로 구성되고,
상기 HDCP는 상기 MHL 장치를 인증하는 제1 HDCP 및 상기 HDMI 장치를 인증하는 제2 HDCP으로 구성되고,
상기 MHL 디먹스는 상기 제1 HDCP로부터 출력되는 병렬 변환된 MHL 신호의 클럭과 데이터를 입력받은 후, 이를 HDMI 클럭과 데이터 형태로 변환하는 것을 특징으로 하는 엠에이치엘/에이치디엠아이 연결 장치.
- 제 2항에 있어서,
상기 제1 HDMI/MHL Rx PHY, 상기 제2 HDMI/MHL Rx PHY, 상기 제1 HDCP 및 상기 제2 HDCP의 동작 클럭은 상기 HDMI Link Rx, 상기 HDMI Link Tx 및 HDMI Tx PHY의 동작 클럭보다 세 배 빠른 클럭을 사용하는 것을 특징으로 하는 엠에이치엘/에이치디엠아이 연결 장치.
- MHL 신호를 제공하는 MHL 장치 및 HDMI 신호를 제공하는 HDMI 장치로부터 입력되는 MHL 입력 및 HDMI 입력을 받은 후 이를 HDMI 출력신호로 출력하는 엠에이치엘/에이치디엠아이 신호 변환 방법으로서,
시리얼로 입력되는 HDMI 신호 또는 MHL 신호를 클럭과 데이터 형태로 분리된 병렬 신호를 변환하는 제1단계와,
상기 MHL 장치와 상기 HDMI 장치를 인증하는 제2단계와,
상기 제2단계의 인증 후에 출력되는 병렬 변환된 MHL 신호의 클럭과 데이터를 입력받은 후, 이를 HDMI 클럭과 데이터 형태로 변환하는 제3단계와,
상기 HDCP를 통해 인증된 HDMI 신호의 클럭과 데이터와 상기 제3단계의 출력 신호 중에 하나를 선택하여 출력하는 제4단계와,
상기 제4단계에 의해 선택된 병렬 변환된 HDMI 신호에서 비디오, 오디오, 및 제어신호를 분리하는 제5단계와,
상기 제5단계로부터 출력되는 상기 비디오, 오디오, 및 제어신호를 결합하여 전송용 병렬 HDMI 신호로 생성하는 제6단계 및
상기 제6단계로부터 출력되는 병렬 HDMI 신호를 직렬 신호를 변환하여 출력하는 제7단계를 포함하는 것을 특징으로 하는 엠에이치엘/에이치디엠아이 신호 변환 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130093903 | 2013-08-08 | ||
| KR1020130093903 | 2013-08-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150018447A true KR20150018447A (ko) | 2015-02-23 |
| KR101550810B1 KR101550810B1 (ko) | 2015-09-07 |
Family
ID=53046832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140101517A KR101550810B1 (ko) | 2013-08-08 | 2014-08-07 | 엠에이치엘/에이치디엠아이 연결 장치 및 이를 이용한 신호 변환 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101550810B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160112571A (ko) * | 2015-03-20 | 2016-09-28 | 주식회사 와이젯 | 인터페이스 규격에 상관없는 무선 인터페이스 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7873980B2 (en) | 2006-11-02 | 2011-01-18 | Redmere Technology Ltd. | High-speed cable with embedded signal format conversion and power control |
| US8272023B2 (en) | 2006-11-02 | 2012-09-18 | Redmere Technology Ltd. | Startup circuit and high speed cable using the same |
-
2014
- 2014-08-07 KR KR1020140101517A patent/KR101550810B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160112571A (ko) * | 2015-03-20 | 2016-09-28 | 주식회사 와이젯 | 인터페이스 규격에 상관없는 무선 인터페이스 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101550810B1 (ko) | 2015-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8913196B2 (en) | Video processing device and video processing method including deserializer | |
| US8108567B2 (en) | Method and apparatus for connecting HDMI devices using a serial format | |
| CN201608820U (zh) | 用于大型led显示屏的音视频控制系统 | |
| WO2017032081A1 (zh) | 一种音视频播放设备、数据显示方法与存储介质 | |
| CN102737614A (zh) | 在拼接屏上实现多层图像显示的方法及其拼接屏 | |
| US20120314777A1 (en) | Method and apparatus for generating a display data stream for transmission to a remote display | |
| CN103903568A (zh) | Led显示屏控制卡 | |
| US20100020245A1 (en) | Image displaying apparatus and image processing apparatus | |
| CN101102487A (zh) | 基于vga和hdmi两种显示模式的视频传输系统及方法 | |
| US9386193B2 (en) | Signal transmitting device, signal transmitting/receiving device, and image display device | |
| TW201418987A (zh) | 採用雷霆介面之電子裝置、其連接方法及底座設備 | |
| US7480012B1 (en) | Multiplexed video digitization system and method | |
| KR20140022001A (ko) | 단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱 | |
| KR101550810B1 (ko) | 엠에이치엘/에이치디엠아이 연결 장치 및 이를 이용한 신호 변환 방법 | |
| CN106878650B (zh) | 一种dvi到vga视频转换装置及其方法 | |
| CN201623792U (zh) | 一种led显示屏音视频控制装置及led显示屏 | |
| CN101212583A (zh) | 一种数模一体电视终端中的解码电路 | |
| CN113225509B (zh) | 一种将ceds视频格式信号转换成hdmi接口信号的装置及方法 | |
| TW200522726A (en) | Connection device capable of mixing RGB graphic signal and YUV video signal and related method | |
| CN203181061U (zh) | 一种级联式扩展多画面无缝切换高清视频处理装置 | |
| KR20160011841A (ko) | 디피/에이치디엠아이 변환기 및 변환방법 | |
| CN217496042U (zh) | 用于汽车中控导航头枕的多功能显示转接板 | |
| US8786778B2 (en) | Timing control apparatus and video processing system | |
| TWI774629B (zh) | 可應用於在顯示裝置中進行多重顯示處理之顯示控制積體電路 | |
| CN102523418B (zh) | 一种接口转换装置、视频信号转换方法及音视频设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180904 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191211 Year of fee payment: 5 |