KR20150015363A - Primary Side Regulator - Google Patents

Primary Side Regulator Download PDF

Info

Publication number
KR20150015363A
KR20150015363A KR1020140083322A KR20140083322A KR20150015363A KR 20150015363 A KR20150015363 A KR 20150015363A KR 1020140083322 A KR1020140083322 A KR 1020140083322A KR 20140083322 A KR20140083322 A KR 20140083322A KR 20150015363 A KR20150015363 A KR 20150015363A
Authority
KR
South Korea
Prior art keywords
voltage
current
average
signal
power switch
Prior art date
Application number
KR1020140083322A
Other languages
Korean (ko)
Other versions
KR102195245B1 (en
Inventor
김태성
양승욱
박영배
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to US14/446,273 priority Critical patent/US9401652B2/en
Publication of KR20150015363A publication Critical patent/KR20150015363A/en
Application granted granted Critical
Publication of KR102195245B1 publication Critical patent/KR102195245B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Abstract

According to an embodiment of the present invention, a primary regulator comprises: a power switch connected to a primary winding; a secondary winding insulated and coupled to the first winding; a diode connected between the secondary winding and an output terminal; and an auxiliary winding coupled to the first winding and insulated and coupled to the secondary winding. The primary regulator controls a switching operation of the power switch using a voltage filtering at least one of a prediction voltage signal corresponding to an output voltage of the output terminal and a prediction current signal corresponding to an output current supplied to the diode.

Description

일차측 레귤레이터{Primary Side Regulator}[0001] Primary Side Regulator [0002]

실시 예들은 일차측 레귤레이터(Primary Side Regulator)에 관한 것이다.Embodiments relate to a primary side regulator.

역률 보상에서, 출력 전압은 라인 입력 전압의 주파수에 대해 큰 리플(ripple)을 가진다. 라인 입력 전압은 교류 입력이 정류된 전압이고, 다이오드 전류는 라인 입력 전압의 제곱의 함수이므로, 다이오드 전류는 사인 제곱의 함수이다. 인덕터 전류가 다이오드를 통해 정류되고, 정류된 전류를 다이오드 전류라 한다.In power factor compensation, the output voltage has a large ripple with respect to the frequency of the line input voltage. Since the line input voltage is the rectified voltage of the AC input and the diode current is a function of the square of the line input voltage, the diode current is a function of the sine square. The inductor current is rectified through the diode, and the rectified current is called the diode current.

출력 전류 및 출력 전압을 레귤레이션하기 위한 일차측 레귤레이터는 다이오드 전류와 출력 전압을 예측한다. 이 때, 라인 입력 전압의 리플의 제곱이 출력 전류 예측에 영향을 미쳐 큰 전류 리플이 출력 전류 예측 결과에 포함될 수 있다. 또한, 라인 입력 전압의 리플은 출력 전압 예측에도 영향을 미쳐 큰 전압 리플이 출력 전압 예측 결과에 포함될 수 있다.A primary-side regulator for regulating output current and output voltage predicts diode current and output voltage. At this time, the square of the ripple of the line input voltage affects the output current prediction, and a large current ripple can be included in the output current prediction result. Further, the ripple of the line input voltage also affects the output voltage prediction, and a large voltage ripple may be included in the output voltage prediction result.

그러면, 예측된 출력 전압의 리플에 의해 오차 증폭기의 출력이 큰 전압 리플을 가지고, 듀티비가 라인 입력 전압의 한 주기 동안에도 일정하지 않은 문제가 발생한다. 이는 낮은 역률을 초래한다. 또한, 예측된 출력 전류의 리플에 의해 CC(Constant Current) 수행(performance)이 저하되고 킥-인(kick-in) 및 킥-아웃(kick-out) 현상이 발생한다.Then, due to the ripple of the predicted output voltage, the output of the error amplifier has a large voltage ripple, and the duty ratio is not constant even during one period of the line input voltage. This results in a low power factor. Also, due to the predicted output current ripple, the performance of the constant current (CC) is degraded and a kick-in and a kick-out phenomenon occur.

출력 전압 및 출력 전류의 예측 정확도를 향상시킬 수 있는 일차측 레귤레이터를 제공하고자 한다. Side regulator capable of improving the prediction accuracy of the output voltage and the output current.

실시 예에 따른 일차측 레귤레이터는, 1차측 권선에 연결되어 있는 전력 스위치, 상기 1차측 권선과 절연 커플링되어 있는 2차측 권선, 상기 2차측 권선과 출력단 사이에 연결되어 있는 다이오드, 및 상기 1차측 권선과 커플링되어 있고, 상기 2차측 권선과 절연 커플링되어 있는 보조 권선을 포함한다. 상기 일차측 레귤레이터는, 상기 출력단의 출력 전압에 대응하는 예측 전압 신호 및 상기 다이오드에 흐르는 출력 전류에 대응하는 예측 전류 신호 중 적어도 하나를 필터링한 전압을 이용하여 상기 전력 스위치의 스위칭 동작을 제어한다. A primary side regulator according to an embodiment includes a power switch connected to a primary side winding, a secondary side winding insulated from the primary side winding, a diode connected between the secondary side winding and the output side, And an auxiliary winding coupled to the winding and insulated from the secondary winding. The primary side regulator controls the switching operation of the power switch using a voltage obtained by filtering at least one of a predicted voltage signal corresponding to an output voltage of the output terminal and a predictive current signal corresponding to an output current flowing to the diode.

상기 일차측 레귤레이터는, 상기 전력 스위치에 흐르는 전류에 따르는 제1 감지 전압의 피크 전압을 상기 전력 스위치의 스위칭 주기마다 검출하는 피크 검출기, 및 상기 피크 전압, 상기 전력 스위치의 스위칭 주기, 및 상기 다이오드의 도통 기간에 대응하는 도통 신호를 곱하여 상기 예측 전류 신호를 생성하는 전류 연산부를 더 포함한다.Wherein the primary side regulator includes a peak detector for detecting a peak voltage of a first sensing voltage according to a current flowing in the power switch for each switching period of the power switch and a peak detector for detecting the switching period of the power switch, And a current operation unit for multiplying the conduction signal corresponding to the conduction period to generate the predicted current signal.

상기 일차측 레귤레이터는, 상기 전력 스위치의턴 오프 후 상기 다이오드에 전류가 흐르지 않는 시점에 상기 보조 권선의 보조 전압에 따르는 제2 감지 전압을 샘플링 및 홀딩하여 상기 예측 전압 신호를 생성하는 샘플링/홀더를 더 포함한다.The primary side regulator includes a sampling / holder for sampling and holding a second sensing voltage corresponding to an auxiliary voltage of the auxiliary winding at a time when no current flows through the diode after the power switch is turned off to generate the predictive voltage signal .

상기 일차측 레귤레이터는, 상기 예측 전류 신호를 로패스 필터링하여 전류 평균을 생성하는 제1 필터를 더 포함한다. 상기 일차측 레귤레이터는, 상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하는 제1 오차 증폭기를 더 포함한다.The primary side regulator further includes a first filter for low-pass-filtering the predictive current signal to generate a current average. The primary side regulator further includes a first error amplifier for amplifying a difference between the current average and a predetermined first reference voltage to generate a current average error.

상기 일차측 레귤레이터는, 상기 예측 전류 신호를 디지털 신호로 변환하고, 상기 디지털 신호의 평균치를 산출하며, 산출된 평균치를 아날로그 신호로 변환하여 전류 평균을 생성하는 디지털 필터를 더 포함한다.The primary side regulator further includes a digital filter that converts the predictive current signal into a digital signal, calculates an average value of the digital signal, and converts the calculated average value into an analog signal to generate a current average.

상기 일차측 레귤레이터는, 상기 예측 전압 신호를 로패스 필터링하여 전압 평균을 생성하는 제2 필터를 더 포함한다. 상기 일차측 레귤레이터는, 상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하는 제2 오차 증폭기를 더 포함한다.The primary side regulator further includes a second filter that low-pass filters the predicted voltage signal to generate a voltage average. The primary side regulator further includes a second error amplifier for amplifying a difference between the voltage average and a predetermined second reference voltage to generate a voltage average error.

상기 일차측 레귤레이터는, 상기 예측 전압 신호를 디지털 신호로 변환하고, 상기 디지털 신호의 평균치를 산출하며, 산출된 평균치를 아날로그 신호로 변환하여 전압 평균을 생성하는 디지털 필터를 더 포함한다.The primary side regulator further includes a digital filter which converts the predicted voltage signal into a digital signal, calculates an average value of the digital signal, and converts the calculated average value into an analog signal to generate a voltage average.

상기 일차측 레귤레이터는, 상기 예측 전류 신호를 로패스 필터링하여 전류 평균을 생성하고, 상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하며, 상기 예측 전압 신호를 로패스 필터링하여 전압 평균을 생성하고, 상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하며, 상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 한다. The primary side regulator generates a current average by low-pass filtering the predictive current signal, generates a current average error by amplifying a difference between the current average and a predetermined first reference voltage, And generating a voltage average error by amplifying a difference between the voltage average and a predetermined second reference voltage to generate a voltage average error, wherein a current flowing in the power switch to at least one of the current average error and the voltage average error is Upon reaching, the power switch is turned off.

상기 일차측 레귤레이터는, 상기 예측 전류 신호를 로패스 필터링하여 전류 평균을 생성하고, 상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하며, 상기 예측 전압 신호와 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하고, 상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 한다.Wherein the primary side regulator generates a current average by low-pass filtering the predictive current signal, generates a current average error by amplifying a difference between the current average and a predetermined first reference voltage, Amplifies the difference between the second reference voltages to generate a voltage average error, and turns off the power switch when the current flowing to the power switch reaches at least one of the current average error and the voltage average error.

상기 일차측 레귤레이터는, 상기 예측 전류 신호와 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하고, 상기 예측 전압 신호를 로패스 필터링하여 전압 평균을 생성하며, 상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하고,상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 한다.The primary side regulator amplifies a difference between the predicted current signal and a predetermined first reference voltage to generate a current average error, low-pass filters the predicted voltage signal to generate a voltage average, Amplifies the difference between the second reference voltages to generate a voltage average error, and turns off the power switch when the current flowing to the power switch reaches at least one of the current average error and the voltage average error.

상기 일차측 레귤레이터는, 상기 예측 전류 신호를 디지털 변환하여 디지털 평균치를 산출하고, 산출된평균치를 아날로그 변환하여 전류 평균을 생성하며, 상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하고, 상기 예측 전압 신호를 디지털 변환하여 디지털 평균치를 산출하고, 산출된평균치를 아날로그 변환하여 전압 평균을 생성하며, 상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하고, 상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 한다.Wherein the primary side regulator generates a digital average by digitally converting the predictive current signal, generates a current average by analog-converting the calculated average value, amplifies a difference between the current average and a predetermined first reference voltage, Generates an error, digitally converts the predicted voltage signal to calculate a digital average value, generates a voltage average by analog-converting the calculated average value, amplifies a difference between the voltage average and a predetermined second reference voltage, And turns off the power switch when the current flowing to the power switch reaches at least one of the current mean error and the voltage mean error.

상기 일차측 레귤레이터는, 상기 예측 전류 신호를 디지털 변환하여 디지털 평균치를 산출하고, 산출된평균치를 아날로그 변환하여 전류 평균을 생성하며, 상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하고, 상기 예측 전압 신호와 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하며, 상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 한다.Wherein the primary side regulator generates a digital average by digitally converting the predictive current signal, generates a current average by analog-converting the calculated average value, amplifies a difference between the current average and a predetermined first reference voltage, And generates a voltage average error by amplifying a difference between the predicted voltage signal and a predetermined second reference voltage to generate a voltage averaging error and a current flowing in the power switch to at least one of the current averaging error and the voltage averaging error , The power switch is turned off.

상기 일차측 레귤레이터는, 상기 예측 전류 신호와 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하며, 상기 예측 전압 신호를 디지털 변환하여 디지털 평균치를 산출하고, 산출된평균치를 아날로그 변환하여 전압 평균을 생성하며, 상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하고, 상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 한다.The primary side regulator amplifies a difference between the predicted current signal and a predetermined first reference voltage to generate a current average error, converts the predicted voltage signal to a digital value to calculate a digital average value, and converts the calculated average value into an analog value Generating a voltage average by amplifying a difference between the voltage average and a predetermined second reference voltage to generate a voltage average error and determining whether a current flowing in the power switch reaches at least one of the current average error and the voltage average error , The power switch is turned off.

출력 전압 및 출력 전류의 예측 정확도가 개선된 일차측 레귤레이터를 제공한다. Side regulator with improved prediction accuracy of output voltage and output current.

도 1은 본 발명의 실시 예에 따른 일차측 레귤레이터를 나타낸 도면이다.
도 2는 다른 실시 예에 따른 일차측 레귤레이터를 나타낸 도면이다.
도 3은 또 다른 실시 예에 따른 일차측 레귤레이터를 나타낸 도면이다.
도 4는 디지털 필터를 나타낸 도면이다.1 is a view illustrating a primary side regulator according to an embodiment of the present invention.
2 is a view illustrating a primary side regulator according to another embodiment.
3 is a diagram illustrating a primary side regulator according to another embodiment.
4 is a diagram showing a digital filter.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between . Also, when an element is referred to as "comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.

도 1은 본 발명의 실시 예에 따른 일차측 레귤레이터를 나타낸 도면이다.1 is a view illustrating a primary side regulator according to an embodiment of the present invention.

일차측 레귤레이터(1)는 플라이백 컨버터(flyback converter)로 구현되어 있으나 실시 예를 설명하기 위한 예로, 발명이 이에 한정되는 것은 아니다. The primary side regulator 1 is implemented as a flyback converter, but the present invention is not limited thereto.

일차측 레귤레이터(1)는 교류 입력(AC)이 정류된 라인 입력 전압(Vin)을 이용하여 출력 전압(VOUT) 및 출력 전류(IOUT)을 생성한다. 라인 입력 전압(Vin)을 이하 입력 전압(VIN)이라 한다. The primary side regulator 1 generates the output voltage VOUT and the output current IOUT using the line input voltage Vin whose AC input AC is rectified. The line input voltage Vin is hereinafter referred to as an input voltage VIN.

전력 스위치(M)는 스위치 제어 회로(10)로부터 출력되는 게이트 전압(VG)에 따라 스위칭 동작한다. 전력 스위치(M)는 n 채널 타입의 트랜지스터이므로, 게이트 전압(VG)의 인에이블 레벨은 하이 레벨이고, 디스에이블 레벨은 로우 레벨이다.The power switch M switches according to the gate voltage VG output from the switch control circuit 10. [ Since the power switch M is an n-channel type transistor, the enable level of the gate voltage VG is a high level and the disable level is a low level.

입력 전압(Vin)은 1차측 권선(W1)의 일단에 공급되고, 1차측 권선(W1)의 타단은 전력 스위치(M)의 드레인에 연결되어 있다. 전력 스위치(M)의 온 기간 동안 입력 전압(Vin)에 따르는 기울기로 1차측 권선(W1)에 흐르는 전류가 증가한다. 전력 스위치(M)의 온 기간 동안 1차측 권선(W1)에 에너지가 저장된다. 전력 스위치(M)가 턴 오프 되면, 다이오드(D1)가 도통되어 2차측 권선(W2)에 전류가 흐른다. The input voltage Vin is supplied to one end of the primary winding W1 and the other end of the primary winding W1 is connected to the drain of the power switch M. [ The current flowing in the primary winding W1 increases at a slope corresponding to the input voltage Vin during the ON period of the power switch M. [ Energy is stored in the primary winding (W1) during the ON period of the power switch (M). When the power switch M is turned off, the diode D1 is conducted and a current flows in the secondary winding W2.

감지 저항(RCS)은 전력 스위치(M)의 소스와 1차측 그라운드 사이에 연결되어 있다. 전력 스위치(M)에 흐르는 드레인-소스 전류(Ids)가 감지 저항(RCS)에 흐른다. 감지 저항(RCS)에 발생하는 전압을 제1 감지 전압(CS)이라 한다. The sense resistor RCS is connected between the source of the power switch M and the primary ground. The drain-source current Ids flowing to the power switch M flows to the sense resistor RCS. A voltage generated in the sense resistor RCS is referred to as a first sense voltage CS.

2차측 권선(W2)은 1차측 권선(W1)과 절연 커플링되어 있고, 1차측 권선(W1)과 2차측 권선(W2)간의 권선비(n)는 2차측 권선의 권선수(NS)/1차측 권선의 권선수(NP)이다. 2차측 권선(W2)의 일단은 다이오드(D1)에 연결되어 있고, 2차측 권선(W2)의 타단은 2차측 그라운드에 연결되어 있다.The secondary side winding W2 is insulated from the primary side winding W1 and the winding ratio n between the primary side winding W1 and the secondary side winding W2 is smaller than the winding side NS of the secondary side winding (NP) of the main winding. One end of the secondary winding W2 is connected to the diode D1 and the other end of the secondary winding W2 is connected to the secondary ground.

다이오드(D1)는 2차측 권선(W2)과 출력단 사이에 연결되어 있다. 다이오드(D1)의 캐소드는 출력단과 출력 커패시터(C1)에 연결되어 있다.The diode D1 is connected between the secondary winding W2 and the output terminal. The cathode of the diode D1 is connected to the output terminal and the output capacitor C1.

출력 커패시터(C1)는 출력단과 2차측 그라운드 사이에 연결되어 출력 전류(IOUT)의 리플 및 출력 전압(VOUT)의 리플을 감소시킨다. 출력 커패시터(C1)는 다이오드(D1)를 통과한 전류에 의해 충전된다.The output capacitor C1 is connected between the output stage and the secondary ground to reduce the ripple of the output current IOUT and the ripple of the output voltage VOUT. The output capacitor C1 is charged by the current passing through the diode D1.

보조 권선(W3)은 1차측 권선(W1)과 1차측 그라운드에서 커플링되어 있고, 2차측 권선(W2)과는 절연 커플링되어 있다. 보조 권선(W3)의 권선수(NA)와 1차측 권선(W1)의 권선수(NP) 사이의 권선비(n1)는 NA/NP이다. The auxiliary winding W3 is coupled to the primary side winding W1 and the primary side ground, and is insulated from the secondary side winding W2. The winding ratio n1 between the winding number NA of the auxiliary winding W3 and the winding number NP of the primary winding W1 is NA / NP.

2차측 권선(W2)은 다이오드(D1)를 통해 출력 전압(VOUT)에 연결되어 있고, 2차측 권선(W2)의 권선수(NS)와 보조 권선(W3)의 권선수(Na) 사이의 권선비(n2)는 NA/NS이다. The secondary side winding W2 is connected to the output voltage VOUT via the diode D1 and has a ratio of the winding ratio between the winding NS of the secondary winding W2 and the winding Na of the auxiliary winding W3 (n2) is NA / NS.

보조 권선(W3)와 1차측 그라운드 사이에는 두 개의 저항(RS1, RS2)이 직렬 연결되어 있고, 두 저항(RS1, RS2)이 연결되는 노드(N1)의 전압을 제2 감지 전압(VS)이라 한다. Two resistors RS1 and RS2 are connected in series between the auxiliary winding W3 and the primary ground and the voltage of the node N1 to which the two resistors RS1 and RS2 are connected is referred to as a second sense voltage VS do.

전력 스위치(M)가 온일 때 1차측 권선(W1)의 전압은 입력 전압(Vin)이 되고, 입력 전압(Vin)에 권선비 n1을 곱한 음의 전압(-n1*Vin)이 보조 권선(W3)의 전압(이하, 보조 전압)(VA)으로 발생한다. When the power switch M is on, the voltage of the primary winding W1 becomes the input voltage Vin and the negative voltage -n1 * Vin obtained by multiplying the input voltage Vin by the winding ratio n1 becomes the auxiliary winding W3, (Hereinafter referred to as an auxiliary voltage) VA.

전력 스위치(M)가 오프일 때, 2차측 권선(W2)의 전압은 출력 전압(VOUT)에 다이오드(D1)의 포워드 전압(VF)을 더한 전압이 된다. 보조 전압(VA)은 2차측 권선(W2)의 전압에 권선비 n2를 곱한 양의 전압(VOUT+VF)*n2이 된다. 포워드 전압(VF)은 출력 전압(VOUT)에 비해 매우 낮은 전압으로, 보조 전압(VA)은 실질적으로 VOUT*n2이다. 따라서 제2 감지 전압(VS)은 VOUT*n2*RS1/(RS1+RS2)이다.When the power switch M is off, the voltage of the secondary winding W2 becomes a voltage obtained by adding the forward voltage VF of the diode D1 to the output voltage VOUT. The auxiliary voltage VA is a positive voltage (VOUT + VF) * n2 obtained by multiplying the voltage of the secondary winding W2 by the winding ratio n2. The forward voltage VF is a very low voltage relative to the output voltage VOUT and the auxiliary voltage VA is substantially VOUT * n2. Therefore, the second sensing voltage VS is VOUT * n2 * RS1 / (RS1 + RS2).

스위치 제어 회로(10)는 제1 감지 전압(CS) 및 제2 감지 전압(VS)에 따라 게이트 전압(VG)을 생성한다. The switch control circuit 10 generates the gate voltage VG in accordance with the first sense voltage CS and the second sense voltage VS.

게이트 구동기(100)는 게이트 제어 신호(GC)에 따라 게이트 전압(VG)을 생성한다. 예를 들어, 게이트 구동기(100)는 하이 레벨의 게이트 제어 신호(GC)에 따라 하이 레벨의 게이트 전압(VG)을 생성하고, 로우 레벨의 게이트 제어 신호(GC)에 따라 로우 레벨의 게이트 전압(VG)을 생성한다.The gate driver 100 generates the gate voltage VG in accordance with the gate control signal GC. For example, the gate driver 100 generates a high-level gate voltage VG in response to a high-level gate control signal GC, and generates a low-level gate voltage Vg in response to a low-level gate control signal GC VG).

AND 게이트(101)는 최대 듀티 신호(MD)와 스위칭 신호(QS)를 논리 곱 연산하여 게이트 제어 신호(GC)를 생성한다. 최대 듀티 신호(MD)와 스위칭 신호(QS)가 하이 레벨일 때, AND 게이트(101)는 하이 레벨의 게이트 제어 신호(GC)를 생성한다.The AND gate 101 ANDs the maximum duty signal MD and the switching signal QS to generate a gate control signal GC. When the maximum duty signal MD and the switching signal QS are at a high level, the AND gate 101 generates a high level gate control signal GC.

최대 듀티부(102)는 전력 스위치(M)의 온 기간이 소정의 임계 기간에 도달할 때, 전력 스위치(M)를 턴 오프 시키기 위한 최대 듀티 신호(MD)를 출력한다. 예를 들어, 온 기간이 임계 기간에 도달할 때, 최대 듀티부(102)는 로우 레벨의 최대 듀티 신호(MD)를 출력할 수 있다.The maximum duty section 102 outputs the maximum duty signal MD for turning off the power switch M when the ON period of the power switch M reaches a predetermined threshold period. For example, when the on period reaches a critical period, the maximum duty unit 102 may output a maximum duty signal MD of a low level.

SR 래치(103)는 비교 신호(CP) 및 클록 신호(CLK)에 따라 스위칭 신호(QS)를 생성한다. 셋단(S)에 입력되는 클록 신호(CLK)의 상승 레지에 동기되어 SR 래치(103)는 하이 레벨의 스위칭 신호(QS)를 출력한다. 리셋단(R)에 입력되는 비교 신호(CP)의 상승 레벨에 동기되어 SR 래치(103)는 로우 레벨의 스위칭 신호(QS)를 출력한다. The SR latch 103 generates the switching signal QS in accordance with the comparison signal CP and the clock signal CLK. The SR latch 103 outputs a high-level switching signal QS in synchronization with the rising edge of the clock signal CLK input to the set S, The SR latch 103 outputs the low level switching signal QS in synchronization with the rising level of the comparison signal CP input to the reset terminal R.

오실레이터(104)는 스위칭 주파수를 결정하는 클록 신호(CLK)를 생성한다. The oscillator 104 generates a clock signal CLK that determines the switching frequency.

OR 게이트(105)는 제1 비교 신호(CP1) 및 제2 비교 신호(CP2)를 논리 합 연산하여 비교 신호(CP)를 생성한다. 제1 비교 신호(CP1) 및 제2 비교 신호(CP2) 중 적어도 하나가 하이 레벨일 때 OR 게이트(105)는 하이 레벨의 비교 신호(CP)를 생성한다.The OR gate 105 performs a logical sum operation on the first comparison signal CP1 and the second comparison signal CP2 to generate a comparison signal CP. When at least one of the first comparison signal CP1 and the second comparison signal CP2 is at a high level, the OR gate 105 generates a high-level comparison signal CP.

제1 비교기(106)는 제1 감지 전압(CS)과 전류 평균 오차(ECAE)를 비교한 결과에 따라 제1 비교 신호(CP1)를 생성한다. 예를 들어, 제1 비교기(106)의 반전 단자(-)에 전류 평균 오차(ECAE)가 입력되고, 제1 비교기(106)의 비반전 단자(+)에 제1 감지 전압(CS1)이 입력되며, 제1 비교기(106)는 비반전 단자(+)의 입력이 반전 단자(-)의 입력 이상일 때 하이 레벨의 제1 비교 신호(CP1)를 출력하고, 그 반대의 경우 로우 레벨의 제1 비교 신호(CP1)를 출력한다.The first comparator 106 generates the first comparison signal CP1 according to the result of comparing the first sense voltage CS and the current average error ECAE. For example, when the current average error ECAE is input to the inverting terminal (-) of the first comparator 106 and the first sensing voltage CS1 is input to the non-inverting terminal (+) of the first comparator 106 And the first comparator 106 outputs a first comparison signal CP1 of a high level when the input of the non-inverting terminal (+) is an input of the inverting terminal (-) or more, and in the opposite case, And outputs the comparison signal CP1.

제2 비교기(107)는 제1 감지 전압(CS)과 전압 평균 오차(EVAE)를 비교한 결과에 따라 제2 비교 신호(CP2)를 생성한다. 예를 들어, 제2 비교기(107)의 반전 단자(-)에 전압 평균 오차(EVAE)가 입력되고, 제2 비교기(107)의 비반전 단자(+)에 제1 감지 전압(CS1)이 입력되며, 제2 비교기(107)는 비반전 단자(+)의 입력이 반전 단자(-)의 입력 이상일 때 하이 레벨의 제2 비교 신호(CP2)를 출력하고, 그 반대의 경우 로우 레벨의 제2 비교 신호(CP2)를 출력한다.The second comparator 107 generates the second comparison signal CP2 according to the result of comparing the first sensing voltage CS and the voltage average error EVAE. For example, when the voltage average error EVAE is input to the inverting terminal (-) of the second comparator 107 and the first sensing voltage CS1 is input to the non-inverting terminal (+) of the second comparator 107 And the second comparator 107 outputs a second comparison signal CP2 of a high level when the input of the non-inverting terminal (+) is an input of the inverting terminal (-) or more, and in the opposite case, And outputs the comparison signal CP2.

제1 오차 증폭기(108)는 제1 기준 전압(VR1)과 전류 평균(ECA) 간의 차를 증폭하여 전류 평균 오차(ECAE)를 생성한다. 제1 오차 증폭기(108)의 출력단에는 커패시터(C2)가 연결되어 있어 전류 평균 오차(ECAE)의 노이즈를 필터링한다. 제1 오차 증폭기(108)의 비반전 단자(+)에 제1 기준 전압(VR1)이 입력되고, 반전 단자(-)에 전류 평균(ECA)가 입력된다. 제1 오차 증폭기(108)는 비반전 단자(+)의 입력에서 반전 단자(-)의 입력을 차감한 결과를 소정 게인으로 증폭하여 전류 평균 오차(ECAE)를 생성한다. The first error amplifier 108 amplifies the difference between the first reference voltage VR1 and the current average ECA to generate a current average error ECAE. A capacitor C2 is connected to the output terminal of the first error amplifier 108 to filter the noise of the current average error ECAE. The first reference voltage VR1 is input to the non-inverting terminal (+) of the first error amplifier 108 and the current average ECA is input to the inverting terminal (-). The first error amplifier 108 amplifies the result of subtracting the input of the inverting terminal (-) from the input of the non-inverting terminal (+) by a predetermined gain to generate a current average error ECAE.

제2 오차 증폭기(109)는 제2 기준 전압(VR2)과 전압 평균(EVA) 간의 차를 증폭하여 전압 평균 오차(EVAE)를 생성한다. 제2 오차 증폭기(109)의 출력단에는 커패시터(C3)가 연결되어 있어 전압 평균 오차(EVAE)의 노이즈를 필터링한다. 제2 오차 증폭기(109)의 비반전 단자(+)에 제2 기준 전압(VR2)이 입력되고, 반전 단자(-)에 전압 평균(EVA)가 입력된다. 제2 오차 증폭기(109)는 비반전 단자(+)의 입력에서 반전 단자(-)의 입력을 차감한 결과를 소정 게인으로 증폭하여 전압 평균 오차(EVAE)를 생성한다. The second error amplifier 109 amplifies the difference between the second reference voltage VR2 and the voltage average EVA to generate a voltage average error EVAE. A capacitor C3 is connected to the output terminal of the second error amplifier 109 to filter the noise of the voltage average error EVAE. The second reference voltage VR2 is input to the non-inverting terminal (+) of the second error amplifier 109 and the voltage average (EVA) is input to the inverting terminal (-). The second error amplifier 109 amplifies the result of subtracting the input of the inverting terminal (-) from the input of the non-inverting terminal (+) by a predetermined gain to generate a voltage average error EVAE.

이하, 전류 평균(ECA) 및 전압 평균(EVA)을 생성하는 구성에 대해서 설명한다.Hereinafter, a configuration for generating the current average ECA and the voltage average EVA will be described.

먼저, 피크 검출기(111)는 전력 스위치(M)의 스위칭 주기마다 제1 감지 전압(CS)의 피크를 검출한다. 이렇게 검출된 피크 전압(PD)은 전류 연산부(112)로 전달된다.First, the peak detector 111 detects a peak of the first sense voltage CS every switching cycle of the power switch M. The detected peak voltage PD is transmitted to the current calculator 112.

샘플링/홀더(121)는 전력 스위치(M)의 스위칭 주기마다 제2 감지 전압(VS)을 이용해 다이오드(D1)의 도통 기간을 검출하고, 출력 전압(VOUT)에 대응하는 예측 전압 신호(EV)를 샘플링한다. The sampling / holder 121 detects the conduction period of the diode D1 using the second sense voltage VS every switching cycle of the power switch M and outputs the predicted voltage signal EV corresponding to the output voltage VOUT. .

예를 들어 전력 스위치(M)가 턴 오프 되고 다이오드(D1)에 전류가 흐르기 시작한 후, 다이오드(D1)에 전류가 흐르지 않는 시점부터 2차측 권선(W2)에 공진이 발생한다. For example, after the power switch M is turned off and a current starts to flow through the diode D1, resonance occurs in the secondary winding W2 from when no current flows through the diode D1.

도통 기간은 다이오드(D1)에 전류가 흐르는 기간으로 제2 감지 전압(VS)을 통해 감지될 수 있다. 다이오드(D1)이 도통된 시점에 보조 전압(VA)이 급격히 상승하고, 공진이 시작한 시점에 보조 전압(VA)이 급격히 하강한다. 따라서 샘플링/홀더(121)는 제2 감지 전압(VS)의 리딩 에지와 폴링 에지를 검출하여 도통 기간(Tdis)를 검출할 수 있다.The conduction period can be sensed through the second sense voltage VS during a period in which a current flows through the diode D1. The auxiliary voltage VA sharply rises at the time when the diode D1 is turned on and the auxiliary voltage VA sharply drops when the resonance starts. Therefore, the sampling / holder 121 can detect the conduction period Tdis by detecting the leading edge and the falling edge of the second sense voltage VS.

또한, 출력 전압(VOUT)에 대응하는 예측 전압 신호(EV)는 공진이 시작하는 시점의 출력 전압(VOUT)에 대응하는 제2 감지 전압(VS)이 샘플링된 전압이다. 즉, 샘플링/홀더(121)는 제2 감지 전압(VS)의 폴링 에지 시점이 검출될 때, 홀딩된 전압을 예측 전압 신호(EV)로 출력한다. The predicted voltage signal EV corresponding to the output voltage VOUT is a sampled voltage of the second sensing voltage VS corresponding to the output voltage VOUT at the start of resonance. That is, the sampling / holder 121 outputs the held voltage as the predicted voltage signal EV when the polling edge point of the second sensing voltage VS is detected.

샘플링/홀더(121)는 검출된 도통 기간을 나타내는 도통 신호(Tdis)를 생성하여 전류 연산부(112)로 전달한다. 도통 신호(Tdis)는 도통 기간 동안 인에이블 레벨인 하이 레벨을 가지는 신호일 수 있다.The sampling / holder 121 generates a conduction signal Tdis indicative of the detected conduction period and transfers it to the current calculation unit 112. The conduction signal Tdis may be a signal having a high level which is an enable level during the conduction period.

전류 연산부(112)는 피크 전압(PD), 스위칭 주기(TS), 및 도통 신호(Tdis)를 이용하여 예측 전류 신호(EC)로 출력한다. 전류 연산부(112)는 곱셈기(113)를 포함하고, 곱셈기(113)는 피크 전압(PD), 스위칭 주기(TS), 및 도통 신호(Tdis)를 곱하여 예측 전류 신호(EC)를 생성한다. 스위칭 주기(TS)는 전력 스위치(M)의 스위칭 주기이다.The current calculator 112 outputs the predicted current signal EC using the peak voltage PD, the switching period TS, and the conduction signal Tdis. The current calculator 112 includes a multiplier 113 and the multiplier 113 multiplies the peak voltage PD, the switching period TS and the conduction signal Tdis to generate a predicted current signal EC. The switching period (TS) is the switching period of the power switch (M).

제1 필터(110)는 저항(RF1) 및 커패시터(CF1)로 구현된 로패스 필터일 수 있다. 제2 필터(120)는 저항(RF2) 및 커패시터(CF2)로 구현된 로패스 필터일 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니다.The first filter 110 may be a low-pass filter implemented with a resistor RF1 and a capacitor CF1. The second filter 120 may be a low pass filter implemented with a resistor RF2 and a capacitor CF2. However, the embodiment is not limited thereto.

제1 필터(110)는 예측된 출력 전류를 나타내는 에측 전류 신호(EC)를 로패스 필터링하여 리플을 제거한다. 제2 필터(120)는 예측된 출력 전압을 나타내는 예측 전압 신호(EV)를 로패스 필터링하여 리플을 제거한다. The first filter 110 low-pass-filters the counter current signal EC representing the predicted output current to remove the ripple. The second filter 120 low-pass filters the predicted voltage signal EV representing the predicted output voltage to remove the ripple.

제1 필터(110)에서 저항(RF1)의 일단은 예측 전류 신호(EC)가 연결되어 있고, 커패시터(CF1)은 저항(RF1)의 타단과 1차측 그라운드 사이에 연결되어 있다. 커패시터(CF1)와 저항(RF1)이 연결되는 노드의 전압은 예측 전류 신호(EC)를 로패스 필터링한 결과이며, 그 결과가 전류 평균(ECA)이다.One end of the resistor RF1 in the first filter 110 is connected to the predicted current signal EC and the capacitor CF1 is connected between the other end of the resistor RF1 and the primary ground. The voltage at the node to which the capacitor CF1 and the resistor RF1 are connected is the result of low-pass filtering the predicted current signal EC and the result is the current average (ECA).

제2 필터(120)에서 저항(RF2)의 일단은 예측 전압 신호(EV)가 연결되어 있고, 커패시터(CF2)는 저항(RF2)의 타단과 1차측 그라운드 사이에 연결되어 있다. 커패시터(CF2)와 저항(RF2)이 연결되는 노드의 전압은 예측 전압 신호(EV)를 로패스 필터링한 결과이며, 그 결과가 전압 평균(EVA)이다.One end of the resistor RF2 in the second filter 120 is connected to the predicted voltage signal EV and the capacitor CF2 is connected between the other end of the resistor RF2 and the primary ground. The voltage at the node to which the capacitor CF2 and the resistor RF2 are connected is the result of low-pass filtering the predicted voltage signal EV, and the result is the voltage average EVA.

전류 평균 오차(ECAE) 및 전압 평균 오차(EVAE) 중 적어도 하나에 제1 감지 전압(CS)이 도달하면, 제1 및 제2 비교 신호(CP1, CP2) 중 하나라 하이 레벨이 되어 비교 신호(CP)가 하이 레벨이 된다. SR 래치(103)는 비교 신호(CP)의 상승 에지에 동기되어 로우 레벨의 스위치 신호(QS)를 출력한다. 그러면, 게이트 신호(GC)는 로우 레벨이 되고 게이트 구동기(100)는 로우 레벨의 게이트 전압(VG)을 생성한다. 따라서 전력 스위치(M)는 턴 오프 된다.When the first sensing voltage CS reaches at least one of the current average error ECAE and the voltage average error EVAE, one of the first and second comparison signals CP1 and CP2 becomes a high level, Becomes a high level. The SR latch 103 outputs a low-level switch signal QS in synchronization with the rising edge of the comparison signal CP. Then, the gate signal GC becomes low level and the gate driver 100 generates a low level gate voltage VG. Therefore, the power switch M is turned off.

그 후, 클록 신호(CLK)의 상승 에지 시점에 SR 래치(103)는 하이 레벨의 스위치 신호(QS)를 출력한다. 그러면, 게이트 신호(GC)는 하이 레벨이 되고 게이트 구동기(100)는 하이 레벨의 게이트 전압(VG)을 생성한다. 따라서 전력 스위치(M)는 턴 온 된다. Thereafter, at the rising edge of the clock signal CLK, the SR latch 103 outputs the switch signal QS of the high level. Then, the gate signal GC becomes a high level, and the gate driver 100 generates a gate voltage VG of a high level. Therefore, the power switch M is turned on.

실시 예와 같이, 일차측 레귤레이션에 있어서 예측된 다이오드 전류에 포함될 수 있는 전류 리플이 제거되고, 예측된 출력 전압에 포함될 수 있는 전압 리플이 제거되면, 역률이 상승하고, 킥-인 및 킥-아웃의 발생을 억제할 수 있다.As in the embodiment, when the current ripple that may be included in the predicted diode current in the primary side regulation is removed and the voltage ripple that may be included in the predicted output voltage is removed, the power factor rises and the kick-in and kick- Can be suppressed.

예측 전압 신호(EV) 및 예측 전류 신호(EC) 모두를 로패스 필터링하여 전류 평균(EC) 및 전압 평균(EV)를 생성하였으나, 실시 예가 이에 한정되는 것은 아니다.The current average EC and the voltage average EV are generated by low-pass filtering both the predictive voltage signal EV and the predictive current signal EC, but the embodiment is not limited thereto.

예측된 출력 전압의 리플이 크지 않은 경우 일차측 레귤레이터에 다른 실시 예가 적용될 수 있다. 예를 들어, 예측 전류 신호(EC)만 로패스 필터링하여 전류 평균(ECA)만을 생성할 수 있다.Other embodiments may be applied to the primary side regulator if the expected output voltage ripple is not large. For example, only the current average ECA can be generated by pass-filtering only the predicted current signal EC.

도 2는 다른 실시 예에 따른 일차측 레귤레이터를 나타낸 도면이다.2 is a view illustrating a primary side regulator according to another embodiment.

도 1의 실시 예와 비교해 동일한 구성에 대해서는 동일한 도면 부호를 사용하고, 중복되는 설명은 생략한다.The same reference numerals are used for the same components as those in the embodiment of FIG. 1, and redundant explanations are omitted.

제2 오차 증폭기(139)는 제2 기준 전압(VR2)과 예측 전압 신호(EV) 간의 차를 증폭하여 전압 평균 오차(EVAE)를 생성한다. 제2 오차 증폭기(139)의 출력단에는 커패시터(C3)가 연결되어 있어 전압 평균 오차(EVAE)의 노이즈를 필터링한다. 제2 오차 증폭기(139)의 비반전 단자(+)에 제2 기준 전압(VR2)이 입력되고, 반전 단자(-)에 예측 전압 신호(EV)이 입력된다. 제2 오차 증폭기(139)는 비반전 단자(+)의 입력에서 반전 단자(-)의 입력을 차감한 결과를 소정 게인으로 증폭하여 전압 평균 오차(EVAE)를 생성한다. The second error amplifier 139 amplifies the difference between the second reference voltage VR2 and the predicted voltage signal EV to generate a voltage average error EVAE. A capacitor C3 is connected to the output terminal of the second error amplifier 139 to filter the noise of the voltage average error EVAE. The second reference voltage VR2 is input to the non-inverting terminal (+) of the second error amplifier 139 and the predicted voltage signal (EV) is input to the inverting terminal (-). The second error amplifier 139 amplifies the result obtained by subtracting the input of the inverting terminal (-) from the input of the non-inverting terminal (+) by a predetermined gain to generate a voltage average error EVAE.

또한, 예측된 출력 전류의 리플이 크지 않은 경우 일차측 레귤레이터에 또 다른 실시 예가 적용될 수 있다. 예를 들어, 예측 전압 신호(EV)만 로패스 필터링하여 전압 평균(EVA)만을 생성할 수 있다.Further, another embodiment may be applied to the primary side regulator if the ripple of the predicted output current is not large. For example, only the voltage average EVA can be generated by pass-filtering only the predicted voltage signal EV.

도 3은 또 다른 실시 예에 따른 일차측 레귤레이터를 나타낸 도면이다.3 is a diagram illustrating a primary side regulator according to another embodiment.

도 1의 실시 예와 비교해 동일한 구성에 대해서는 동일한 도면 부호를 사용하고, 중복되는 설명은 생략한다.The same reference numerals are used for the same components as those in the embodiment of FIG. 1, and redundant explanations are omitted.

제1 오차 증폭기(138)는 제1 기준 전압(VR1)과 예측 전류 신호(EC) 간의 차를 증폭하여 전류 평균 오차(ECAE)를 생성한다. 제1 오차 증폭기(138)의 출력단에는 커패시터(C2)가 연결되어 있어 전류 평균 오차(ECAE)의 노이즈를 필터링한다. 제1 오차 증폭기(138)의 비반전 단자(+)에 제1 기준 전압(VR1)이 입력되고, 반전 단자(-)에 예측 전류 신호(EC)가 입력된다. 제1 오차 증폭기(138)는 비반전 단자(+)의 입력에서 반전 단자(-)의 입력을 차감한 결과를 소정 게인으로 증폭하여 전류 평균 오차(ECAE)를 생성한다. The first error amplifier 138 amplifies the difference between the first reference voltage VR1 and the predicted current signal EC to generate a current average error ECAE. A capacitor C2 is connected to the output terminal of the first error amplifier 138 to filter the noise of the current average error ECAE. The first reference voltage VR1 is input to the non-inverting terminal (+) of the first error amplifier 138 and the predicted current signal EC is input to the inverting terminal (-). The first error amplifier 138 amplifies the result of subtracting the input of the inverting terminal (-) from the input of the non-inverting terminal (+) with a predetermined gain to generate a current average error ECAE.

지금까지 설명한 실시 예들에서 필터의 일 예로 아날로그 회로로 구현된 로패스 필터가 이용되었다. 그러나 실시 예가 이에 한정되는 것은 아니다.In the embodiments described so far, a low-pass filter implemented as an analog circuit is used as an example of a filter. However, the embodiment is not limited thereto.

앞서 도 1 내지 3에 도시된 실시 예들에서 제1 필터 및 제2 필터(110, 120) 대신 디지털 필터가 사용될 수 있다.A digital filter may be used in place of the first and second filters 110 and 120 in the embodiments shown in Figs. 1 to 3 above.

도 4는 디지털 필터를 나타낸 도면이다.4 is a diagram showing a digital filter.

도 4에 도시된 바와 같이, 디지털 필터(200)는 ADC(Analog-Digital Converter)(201), 디지털 평균기(202), 및 DAC(Digital-Analog Converter)(203)를 포함한다. 4, the digital filter 200 includes an analog-to-digital converter (ADC) 201, a digital averager 202, and a digital-analog converter (DAC) 203.

ADC(201)는 입력되는 아날로그 신호(IN)를 디지털 신호로 변환한다. 신호(IN)은 예측 전류 신호(EC) 및 예측 전압 신호(EV) 중 적어도 어느 하나일 수 있다.The ADC 201 converts the input analog signal IN into a digital signal. The signal IN may be at least one of the predicted current signal EC and the predicted voltage signal EV.

디지털 평균기(202)는 연속적으로 입력되는 디지털 신호들의 평균값을 산출하여 평균치를 산출한다. 스위칭 주기마다 예측 전압 신호(EV) 및 예측 전류 신호(EC)가 변하므로, 디지털 신호들도 스위칭 주기마다 변한다. 따라서 디지털 평균기(202)는 스위칭 주기마다 변하는 디지털 신호의 평균치를 산출한다.The digital averager 202 calculates the average value of the continuously input digital signals to calculate an average value. Since the predicted voltage signal EV and the predicted current signal EC change every switching cycle, the digital signals also change every switching cycle. Therefore, the digital averager 202 calculates the average value of the digital signal that changes every switching cycle.

DAC(202)는 디지털 평균기(202)의 출력인 평균치를 아날로그 신호(OUT)으로 변환하여 출력한다. 신호(OUT)은 전류 평균 신호(ECA) 및 전압 평균 신호(EVA) 중 적어도 하나일 수 있다. The DAC 202 converts the average value, which is the output of the digital averager 202, into an analog signal OUT and outputs it. The signal OUT may be at least one of a current average signal ECA and a voltage average signal EVA.

이상에서 본 발명의 실시 예들As described above, according to the embodiments of the present invention

에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한본 발명의 권리범위에 속하는 것이다.It is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims.

1: 일차측 레귤레이터
10: 스위치 제어 회로
100: 게이트 구동기
101: AND 게이트
102: 최대 듀티부
103: SR 래치
104: 오실레이터
105: OR 게이트
106: 제1 비교기
107: 제2 비교기
108: 제1 오차 증폭기
109: 제2 오차 증폭기
110: 제1 필터
120: 제2 필터
111: 피크 검출기
112: 전류 연산부
121: 샘플링/홀더
200: 디지털 필터1: Primary side regulator
10: Switch control circuit
100: Gate driver
101: AND gate
102: maximum duty cycle
103: SR latch
104: Oscillator
105: OR gate
106: first comparator
107: second comparator
108: first error amplifier
109: second error amplifier
110: first filter
120: second filter
111: peak detector
112:
121: Sampling / Holder
200: Digital filter

Claims (17)

1차측 권선에 연결되어 있는 전력 스위치,
상기 1차측 권선과 절연 커플링되어 있는 2차측 권선,
상기 2차측 권선과 출력단 사이에 연결되어 있는 다이오드, 및
상기 1차측 권선과 커플링되어 있고, 상기 2차측 권선과 절연 커플링되어 있는 보조 권선을 포함하고,
상기 출력단의 출력 전압에 대응하는 예측 전압 신호 및 상기 다이오드에 흐르는 출력 전류에 대응하는 예측 전류 신호 중 적어도 하나를 필터링한 전압을 이용하여 상기 전력 스위치의 스위칭 동작을 제어하는 일차측 레귤레이터.A power switch connected to the primary winding,
A secondary winding insulated from the primary winding,
A diode connected between the secondary winding and an output terminal, and
And an auxiliary winding coupled to the primary winding and insulated from the secondary winding,
Wherein the switching operation of the power switch is controlled using a voltage obtained by filtering at least one of a predictive voltage signal corresponding to an output voltage of the output terminal and a predictive current signal corresponding to an output current flowing to the diode. 제1항에 있어서,
상기 전력 스위치에 흐르는 전류에 따르는 제1 감지 전압의 피크 전압을 상기 전력 스위치의 스위칭 주기마다 검출하는 피크 검출기, 및
상기 피크 전압, 상기 전력 스위치의 스위칭 주기, 및 상기 다이오드의 도통 기간에 대응하는 도통 신호를 곱하여 상기 예측 전류 신호를 생성하는 전류 연산부를 더 포함하는 일차측 레귤레이터.The method according to claim 1,
A peak detector for detecting a peak voltage of a first sensing voltage according to a current flowing through the power switch at every switching cycle of the power switch,
Further comprising a current operation unit for multiplying the peak voltage, the switching period of the power switch, and the conduction period corresponding to the conduction period of the diode to generate the prediction current signal. 제1항에 있어서,
상기 전력 스위치의턴 오프 후 상기 다이오드에 전류가 흐르지 않는 시점에 상기 보조 권선의 보조 전압에 따르는 제2 감지 전압을 샘플링 및 홀딩하여 상기 예측 전압 신호를 생성하는 샘플링/홀더를 더 포함하는 일차측 레귤레이터.The method according to claim 1,
And a sampling / holder further comprising a sampling / holder for sampling and holding a second sensing voltage corresponding to an auxiliary voltage of the auxiliary winding at a time when no current flows through the diode after the power switch is turned off to generate the predictive voltage signal, . 제1항에 있어서,
상기 예측 전류 신호를 로패스 필터링하여 전류 평균을 생성하는 제1 필터를 더 포함하는 일차측 레귤레이터.The method according to claim 1,
Further comprising: a first filter that low-pass filters the predictive current signal to generate a current average. 제4항에 있어서,
상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하는 제1 오차 증폭기를 더 포함하는 일차측 레귤레이터.5. The method of claim 4,
Further comprising: a first error amplifier for amplifying a difference between the current average and a predetermined first reference voltage to generate a current average error. 제1항에 있어서,
상기 예측 전류 신호를 디지털 신호로 변환하고, 상기 디지털 신호의 평균치를 산출하며, 산출된 평균치를 아날로그 신호로 변환하여 전류 평균을 생성하는 디지털 필터를 더 포함하는 일차측 레귤레이터.The method according to claim 1,
Further comprising a digital filter for converting the predictive current signal into a digital signal, calculating an average value of the digital signal, and converting the calculated average value to an analog signal to generate a current average. 제6항에 있어서,
상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하는 제1 오차 증폭기를 더 포함하는 일차측 레귤레이터.The method according to claim 6,
Further comprising: a first error amplifier for amplifying a difference between the current average and a predetermined first reference voltage to generate a current average error. 제1항에 있어서,
상기 예측 전압 신호를 로패스 필터링하여 전압 평균을 생성하는 제2 필터를 더 포함하는 일차측 레귤레이터.The method according to claim 1,
Further comprising a second filter for low-pass filtering the predicted voltage signal to generate a voltage average. 제8항에 있어서,
상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하는 제2 오차 증폭기를 더 포함하는 일차측 레귤레이터.9. The method of claim 8,
Further comprising a second error amplifier for amplifying a difference between the voltage average and a predetermined second reference voltage to generate a voltage average error. 제1항에 있어서,
상기 예측 전압 신호를 디지털 신호로 변환하고, 상기 디지털 신호의 평균치를 산출하며, 산출된 평균치를 아날로그 신호로 변환하여 전압 평균을 생성하는 디지털 필터를 더 포함하는 일차측 레귤레이터.The method according to claim 1,
Further comprising a digital filter for converting the predicted voltage signal into a digital signal, calculating an average value of the digital signal, and converting the calculated average value into an analog signal to generate a voltage average. 제10항에 있어서,
상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하는 제2 오차 증폭기를 더 포함하는 일차측 레귤레이터.11. The method of claim 10,
Further comprising a second error amplifier for amplifying a difference between the voltage average and a predetermined second reference voltage to generate a voltage average error. 제1항에 있어서,
상기 예측 전류 신호를 로패스 필터링하여 전류 평균을 생성하고, 상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하며,
상기 예측 전압 신호를 로패스 필터링하여 전압 평균을 생성하고, 상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하며,
상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 하는 일차측 레귤레이터.The method according to claim 1,
Generating a current average by low-pass filtering the predictive current signal, generating a current average error by amplifying a difference between the current average and a predetermined first reference voltage,
Generating a voltage average by low-pass filtering the predicted voltage signal, generating a voltage average error by amplifying a difference between the voltage average and a predetermined second reference voltage,
And turns off the power switch when at least one of the current average error and the voltage average error reaches a current flowing in the power switch. 제1항에 있어서,
상기 예측 전류 신호를 로패스 필터링하여 전류 평균을 생성하고, 상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하며,
상기 예측 전압 신호와 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하고,
상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 하는 일차측 레귤레이터.The method according to claim 1,
Generating a current average by low-pass filtering the predictive current signal, generating a current average error by amplifying a difference between the current average and a predetermined first reference voltage,
Generating a voltage average error by amplifying a difference between the predicted voltage signal and a predetermined second reference voltage,
And turns off the power switch when at least one of the current average error and the voltage average error reaches a current flowing in the power switch. 제1항에 있어서,
상기 예측 전류 신호와 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하고,
상기 예측 전압 신호를 로패스 필터링하여 전압 평균을 생성하며, 상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하고,
상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 하는 일차측 레귤레이터.The method according to claim 1,
Amplifies a difference between the predicted current signal and a predetermined first reference voltage to generate a current average error,
Generating a voltage average by low-pass filtering the predicted voltage signal, generating a voltage average error by amplifying a difference between the voltage average and a predetermined second reference voltage,
And turns off the power switch when at least one of the current average error and the voltage average error reaches a current flowing in the power switch. 제1항에 있어서,
상기 예측 전류 신호를 디지털 변환하여 디지털 평균치를 산출하고, 산출된평균치를 아날로그 변환하여 전류 평균을 생성하며, 상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하고,
상기 예측 전압 신호를 디지털 변환하여 디지털 평균치를 산출하고, 산출된평균치를 아날로그 변환하여 전압 평균을 생성하며, 상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하고,
상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 하는 일차측 레귤레이터.The method according to claim 1,
Generating a current average by amplifying a difference between the current average and a predetermined first reference voltage to generate a current average error;
Generating a voltage average by amplifying a difference between the voltage average and a predetermined second reference voltage, and generating a voltage average error by amplifying a difference between the voltage average and a predetermined second reference voltage,
And turns off the power switch when at least one of the current average error and the voltage average error reaches a current flowing in the power switch. 제1항에 있어서,
상기 예측 전류 신호를 디지털 변환하여 디지털 평균치를 산출하고, 산출된평균치를 아날로그 변환하여 전류 평균을 생성하며, 상기 전류 평균과 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하고,
상기 예측 전압 신호와 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하며,
상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 하는 일차측 레귤레이터.The method according to claim 1,
Generating a current average by amplifying a difference between the current average and a predetermined first reference voltage to generate a current average error;
Generating a voltage average error by amplifying a difference between the predicted voltage signal and a predetermined second reference voltage,
And turns off the power switch when at least one of the current average error and the voltage average error reaches a current flowing in the power switch. 제1항에 있어서,
상기 예측 전류 신호와 소정의 제1 기준 전압 간의 차를 증폭하여 전류 평균 오차를 생성하고,
상기 예측 전압 신호를 디지털 변환하여 디지털 평균치를 산출하며, 산출된 평균치를 아날로그 변환하여 전압 평균을 생성하고, 상기 전압 평균과 소정의 제2 기준 전압 간의 차를 증폭하여 전압 평균 오차를 생성하며,
상기 전류 평균 오차 및 상기 전압 평균 오차 중 적어도 하나에 상기 전력 스위치에 흐르는 전류가 도달할 때, 상기 전력 스위치를 턴 오프 하는 일차측 레귤레이터.The method according to claim 1,
Amplifies a difference between the predicted current signal and a predetermined first reference voltage to generate a current average error,
Generating a voltage average by amplifying a difference between the voltage average and a predetermined second reference voltage to produce a voltage average error;
And turns off the power switch when at least one of the current average error and the voltage average error reaches a current flowing in the power switch.
KR1020140083322A 2013-07-31 2014-07-03 Primary Side Regulator KR102195245B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/446,273 US9401652B2 (en) 2013-07-31 2014-07-29 Primary side regulator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361860488P 2013-07-31 2013-07-31
US61/860,488 2013-07-31

Publications (2)

Publication Number Publication Date
KR20150015363A true KR20150015363A (en) 2015-02-10
KR102195245B1 KR102195245B1 (en) 2020-12-24

Family

ID=52571871

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020140083322A KR102195245B1 (en) 2013-07-31 2014-07-03 Primary Side Regulator
KR1020140092152A KR102159250B1 (en) 2013-07-31 2014-07-21 Mode selection circuit, switch control circuit comprising the mode selection circuit and multi functions pin
KR1020140094251A KR20150015376A (en) 2013-07-31 2014-07-24 Charge pump and switch control circuit

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020140092152A KR102159250B1 (en) 2013-07-31 2014-07-21 Mode selection circuit, switch control circuit comprising the mode selection circuit and multi functions pin
KR1020140094251A KR20150015376A (en) 2013-07-31 2014-07-24 Charge pump and switch control circuit

Country Status (1)

Country Link
KR (3) KR102195245B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20159821A1 (en) 2015-12-31 2017-07-01 St Microelectronics Srl ELECTRONIC CIRCUIT TO DRIVE LED STRINGS INCLUDING A PLURALITY OF ADJUSTMENT MODULES THAT OPERATE IN SEQUENCE
US9867245B2 (en) 2015-12-31 2018-01-09 Stmicroelectronics S.R.L. Electronic circuit for driving LED strings so as to reduce the light flicker

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112227A1 (en) * 2003-06-18 2004-12-23 System General Corp. Primary-side regulated pulse width modulation controller with improved load regulation
US20110157922A1 (en) * 2009-12-30 2011-06-30 Pavel Konecny Primary side sensing for isolated fly-back converters
US20120281438A1 (en) * 2011-05-05 2012-11-08 Lieyi Fang Systems and methods for constant current control with primary-side sensing and regulation in various operation modes
US20130057173A1 (en) * 2011-02-01 2013-03-07 Hangzhou Silan Microelectronics Co., Ltd. Primary-side controlled switch-mode power supply controller for driving led with constant current and method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859768A (en) 1997-06-04 1999-01-12 Motorola, Inc. Power conversion integrated circuit and method for programming
CN101592965B (en) 2009-05-27 2014-07-02 成都芯源系统有限公司 Multi-mode control circuit and method and AC-DC conversion circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112227A1 (en) * 2003-06-18 2004-12-23 System General Corp. Primary-side regulated pulse width modulation controller with improved load regulation
US20110157922A1 (en) * 2009-12-30 2011-06-30 Pavel Konecny Primary side sensing for isolated fly-back converters
US20130057173A1 (en) * 2011-02-01 2013-03-07 Hangzhou Silan Microelectronics Co., Ltd. Primary-side controlled switch-mode power supply controller for driving led with constant current and method thereof
US20120281438A1 (en) * 2011-05-05 2012-11-08 Lieyi Fang Systems and methods for constant current control with primary-side sensing and regulation in various operation modes

Also Published As

Publication number Publication date
KR102159250B1 (en) 2020-09-23
KR20150015371A (en) 2015-02-10
KR20150015376A (en) 2015-02-10
KR102195245B1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
US9954450B2 (en) Control circuit, control method and primary-controlled flyback converter using the same
JP5163283B2 (en) Power factor correction circuit
US8670255B2 (en) Utilization of a multifunctional pin combining voltage sensing and zero current detection to control a switched-mode power converter
US9647562B2 (en) Power conversion with switch turn-off delay time compensation
US9054597B2 (en) Boost PFC controller
US9812856B2 (en) Modulation mode control circuit, switch control circuit including the modulation mode control circuit and power supply device including the switch control circuit
KR101677728B1 (en) Power factor correction circuit and driving method thereof
US20160373011A1 (en) Apparatus and method for controlling switching power supply
US10826385B2 (en) Power factor correction circuit with calculated duty compensation and driving method thereof
US9917503B2 (en) Overcurrent protection circuit and power factor correction circuit comprising the same
US9225250B2 (en) Control circuit with current sampling mechanism for reducing current error of output of power converter and control method thereof
US9941797B2 (en) Switch control circuit and power supply device including the same
KR20120079763A (en) Switch control circuit, converter using the same, and switch controlling method
KR20100011836A (en) Switch controller, switch control method, and converter using the same
US20110194316A1 (en) Switching power supply device
KR20100048769A (en) Power factor correction circuit and driving method thereof
US10627455B2 (en) Capacitor life diagnosis apparatus and capacitor life diagnosis method
KR101812703B1 (en) Over voltage repetition prevention circuit, method thereof, and power factor compensation circuit using the same
US9059637B2 (en) System and method for calibrating a power supply
US9716427B2 (en) Power factor correction circuit having bottom skip controller
KR102195245B1 (en) Primary Side Regulator
US9401652B2 (en) Primary side regulator
US20190196527A1 (en) Maximum power point tracking circuit
EP3424140B1 (en) Buck-boost controller achieving high power factor and valley switching
KR20150006307A (en) Switch control device, power supply device comprising the same, and driving method of power supply device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant