KR20150005409A - transmitting apparatus and receiving apparatus and signal processing method thereof - Google Patents

transmitting apparatus and receiving apparatus and signal processing method thereof Download PDF

Info

Publication number
KR20150005409A
KR20150005409A KR1020130115741A KR20130115741A KR20150005409A KR 20150005409 A KR20150005409 A KR 20150005409A KR 1020130115741 A KR1020130115741 A KR 1020130115741A KR 20130115741 A KR20130115741 A KR 20130115741A KR 20150005409 A KR20150005409 A KR 20150005409A
Authority
KR
South Korea
Prior art keywords
information
frame
signaling
field
transmitting
Prior art date
Application number
KR1020130115741A
Other languages
Korean (ko)
Other versions
KR102087216B1 (en
Inventor
양현구
황성희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US14/273,630 priority Critical patent/US9838748B2/en
Priority to PCT/KR2014/006017 priority patent/WO2015002504A1/en
Publication of KR20150005409A publication Critical patent/KR20150005409A/en
Application granted granted Critical
Publication of KR102087216B1 publication Critical patent/KR102087216B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61Network physical structure; Signal processing
    • H04N21/6106Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • H04N21/6112Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving terrestrial transmission, e.g. DVB-T
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/235Processing of additional data, e.g. scrambling of additional data or processing content descriptors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/435Processing of additional data, e.g. decrypting of additional data, reconstructing software from modules extracted from the transport stream

Abstract

Disclosed is a transmitting apparatus. The transmitting apparatus includes: a frame generator configured to map data included in an input stream to at least one signal processing path to generate a frame; an information inserter configured to insert signaling information to a signaling region of the frame; and a transmitter configured to transmit the frame with the signaling information inserted therein. The signaling information includes input stream synchronizer (ISSY) mode information, receiver buffer size information required according to the ISSY mode information, and time information representing a time between a P1 symbol of a preset frame for transmitting user packets and an output of a preset bit of a first user packet among the user packets.

Description

송신 장치, 수신 장치 및 그 신호 처리 방법 { TRANSMITTING APPARATUS AND RECEIVING APPARATUS AND SIGNAL PROCESSING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a transmitting apparatus, a receiving apparatus, and a signal processing method therefor,

본 발명은 송신 장치, 수신 장치 및 그 신호 처리 방법에 관한 것으로, 더욱 상세하게는 데이터를 적어도 하나의 신호 처리 경로에 매핑시켜 전송하는 송신 장치, 수신 장치 및 그 신호 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmitting apparatus, a receiving apparatus, and a signal processing method thereof, and more particularly, to a transmitting apparatus, a receiving apparatus, and a signal method thereof for mapping data to at least one signal processing path for transmission.

최근 방송 통신 서비스는 다기능, 광대역 고품질화되고 있다. 특히 전자 기술의 발전에 따라 고화질 디지털 TV, 고사양의 스마트 폰 등과 같은 휴대 방송 기기의 보급이 늘어나고 있으며, 이에 따라 방송 서비스에 대해 다양한 수신 방식, 다양한 서비스 지원에 대한 요구가 증대되고 있다.Recently, broadcasting communication services are becoming multifunctional and broadband high quality. Particularly, with the development of electronic technology, the spread of mobile broadcasting devices such as high-definition digital TVs and high-end smartphones is increasing, and accordingly, there is a growing demand for various receiving methods and various services for broadcasting services.

이러한 요구에 따라, 하나의 예로서, DVB-T2(Digital Video Broadcasting the Second Generation Terrestrial)와 같은 방송 통신 규격이 개발되었다. DVB-T2(Digital Video Broadcasting the Second Generation Terrestrial)는 현재 유럽을 포함한 전세계의 35여개 이상의 국가에서 표준으로 채택하여 서비스가 시작중인 DVB-T의 성능을 개선시킨 2세대 유럽 지상파 디지털 방송 표준으로서, DVB-T2는 LDPC(Low Density Parity Check) 부호와 256QAM 변조 방식 등과 같은 최신 기술들을 적용하여 전송 용량의 증대 및 높은 대역폭 효율을 실현하였으며, 이에 따라 HDTV와 같은 고품질의 다양한 서비스를 한정된 대역에서 제공할 수 있는 장점을 갖고 있다.In accordance with this demand, a broadcasting communication standard such as DVB-T2 (Digital Video Broadcasting Second Generation Terrestrial) has been developed as an example. DVB-T2 is a second-generation European terrestrial digital broadcasting standard that improves the performance of DVB-T, which is being adopted as a standard in more than 35 countries around the world including Europe. DVB- -T2 adopts the latest technologies such as LDPC (Low Density Parity Check) code and 256QAM modulation method to realize transmission capacity increase and high bandwidth efficiency, and thus it is possible to provide various high quality services such as HDTV in a limited bandwidth It has the advantage of being.

한편, DVB-T2는 송신 장치에서의 데이터 프로세싱에 의해 발생되는 가변적인 딜레이를 보장해 주기 위한 정보를 전송 프레임의 헤더 영역에 포함시켜 전송함으로써 수신기에서 해당 정보를 이용하기 위하여 데이터 프레임 자체를 처리해야 한다는 문제점이 있었다. Meanwhile, the DVB-T2 includes information for ensuring a variable delay caused by data processing in the transmitting apparatus, and transmits the data frame itself in order to use the information in the header area of the transmission frame There was a problem.

본 발명은 상술한 필요성에 따라 안출된 것으로, 본 발명의 목적은 송신 장치에서의 데이터 프로세싱에 의해 발생되는 가변적인 딜레이를 보장해 주기 위한 정보를 시그널링 정보에 포함시켜 전송하는 송신 장치, 수신 장치 및 그 제어 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned needs, and it is an object of the present invention to provide a transmitting apparatus, a receiving apparatus, and a receiving apparatus for transmitting information included in signaling information for ensuring variable delay generated by data processing in a transmitting apparatus, And a control method.

이상과 같은 목적을 달성하기 위한 일 실시 예에 따르면 송신 장치는 입력된 스트림에 포함된 데이터를 적어도 하나의 신호 처리 경로에 매핑시켜 프레임을 생성하는 프레임 생성부, 상기 프레임의 시그널링 영역에 시그널링 정보를 삽입하는 정보 삽입부 및, 상기 시그널링 정보가 삽입된 프레임을 전송하는 송신부를 포함하며, 상기 시그널링 정보는, ISSY(Input Stream SYnchronizer) 모드 정보, 상기 ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보를 포함한다. According to an embodiment of the present invention, a transmitter includes a frame generator for generating a frame by mapping data included in an input stream to at least one signal processing path, a signal generator for generating signaling information in a signaling area of the frame, Wherein the signaling information includes ISSY (Input Stream Synchronizer) mode information, receiver buffer size information requested according to the ISSY mode information, Time information between a P1 symbol of a predetermined frame for transmitting a user packet and a time at which a predetermined bit of the first user packet of the user packet is outputted.

여기서, 상기 기설정된 프레임은 상기 유저 패킷을 전송하는 인터리빙 프레임이 매핑된 첫 번째 프레임이 될 수 있다. Here, the predetermined frame may be the first frame to which the interleaving frame for transmitting the user packet is mapped.

또한, 상기 시그널링 영역은, 컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함하며, 상기 컨피규러블 필드는, 상기 ISSY 모드 정보를 포함하고, 상기 다이내믹 필드는, 상기 수신기 버퍼 사이즈 및 상기 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 상기 시간 정보를 포함할 수 있다. Wherein the signaling region includes a configurable field and a dynamic field, the configurable field includes the ISSY mode information, and the dynamic field includes a size of the receiver buffer size And the time information between a P1 symbol of a predetermined frame transmitting the user packet and a time at which a predetermined bit of the first user packet of the user packet is outputted.

또한, 상기 다이내믹 필드는, ISCR(Input Stream Clock Reference) 정보를 더 포함할 수 있다. In addition, the dynamic field may further include ISCR (Input Stream Clock Reference) information.

또한, 상기 시그널링 정보는, 프리 시그널링(pre signalling) 정보 및 포스트 시그널링(post signalling) 정보를 포함하며, 상기 컨피규러블 필드 및 다이내믹 필드는 상기 포스트 시그널링 정보에 포함될 수 있다. Also, the signaling information may include pre-signaling information and post signaling information, and the configurable field and the dynamic field may be included in the post-signaling information.

또한, 상기 송신 장치는 DVB-T2 송신 시스템으로 구현되고, 상기 프레임의 시그널링 영역은 L1 시그널링을 전송하는 영역이 될 수 있다. Also, the transmitting apparatus may be implemented as a DVB-T2 transmission system, and the signaling region of the frame may be an area for transmitting L1 signaling.

또한, 상기 송신 장치는 DVB-T2 송신 시스템으로 구현되고, 상기 수신기 버퍼 사이즈는 BUFS(BUFfer Size)이고, 상기 시간 정보는 TTO(Time To Output)이 될 수 있다. Also, the transmitting apparatus is implemented as a DVB-T2 transmission system, the receiver buffer size is BUFS (BUFFER Size), and the time information is TTO (Time To Output).

또한, 본 발명의 일 실시 예에 따른 수신 장치는, 시그널링 정보 및 적어도 하나의 신호 처리 경로에 매핑된 데이터를 포함하는 프레임을 수신하는 수신부, 상기 수신된 프레임에서 상기 시그널링 정보를 추출하는 시그널링 처리부 및, 상기 추출된 시그널링 정보에 기초하여 상기 프레임에 포함된 데이터를 신호 처리하는 신호 처리부를 포함하며, 상기 신호 처리부는, 상기 시그널링 정보에 포함된 ISSY(Input Stream SYnchronizer) 모드 정보, 상기 ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보에 기초하여 상기 데이터를 신호 처리할 수 있다. According to another aspect of the present invention, there is provided a receiving apparatus including a receiving unit for receiving a frame including signaling information and data mapped to at least one signal processing path, a signaling processing unit for extracting the signaling information from the received frame, And a signal processing unit for performing signal processing on data included in the frame based on the extracted signaling information, wherein the signal processing unit includes ISSY (Input Stream Synchronizer) mode information included in the signaling information, Can process the data based on the receiver buffer size information required and the time information between the P1 symbol of the predetermined frame transmitting the user packet and the time when the predetermined bit of the first user packet of the user packet is outputted have.

여기서, 상기 기설정된 프레임은 상기 유저 패킷을 전송하는 인터리빙 프레임이 매핑된 첫 번째 프레임이 될 수 있다. Here, the predetermined frame may be the first frame to which the interleaving frame for transmitting the user packet is mapped.

또한, 상기 시그널링 영역은, 컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함하며, 상기 컨피규러블 필드는, 상기 ISSY 모드 정보를 포함하고, 상기 다이내믹 필드는, 상기 수신기 버퍼 사이즈 및 상기 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 상기 시간 정보를 포함할 수 있다. Wherein the signaling region includes a configurable field and a dynamic field, the configurable field includes the ISSY mode information, and the dynamic field includes a size of the receiver buffer size And the time information between a P1 symbol of a predetermined frame transmitting the user packet and a time at which a predetermined bit of the first user packet of the user packet is outputted.

또한, 상기 다이내믹 필드는, ISCR(Input Stream Clock Reference) 정보를 더 포함할 수 있다. In addition, the dynamic field may further include ISCR (Input Stream Clock Reference) information.

또한, 상기 시그널링 정보는, 프리 시그널링(pre signalling) 정보 및 포스트 시그널링(post signalling) 정보를 포함하며, 상기 컨피규러블 필드 및 다이내믹 필드는 상기 포스트 시그널링 정보에 포함될 수 있다. Also, the signaling information may include pre-signaling information and post signaling information, and the configurable field and the dynamic field may be included in the post-signaling information.

또한, 상기 수신 장치는 DVB-T2 수신 시스템으로 구현되고, 상기 프레임의 시그널링 영역은 L1 시그널링을 전송하는 영역이 될 수 있다. Also, the receiving apparatus may be implemented as a DVB-T2 receiving system, and the signaling region of the frame may be an area for transmitting L1 signaling.

또한, 상기 수신 장치는 DVB-T2 수신 시스템으로 구현되고, 상기 수신기 버퍼 사이즈는 BUFS(BUFfer Size)이고, 상기 시간 정보는 TTO(Time To Output)이 될 수 있다. Also, the receiving apparatus may be implemented as a DVB-T2 receiving system, the receiver buffer size may be BUFS (Buffer Size), and the time information may be a time to output (TTO).

한편, 본 발명의 일 실시 예에 따른 송신 장치의 신호 처리 방법은, 입력된 스트림에 포함된 데이터를 적어도 하나의 신호 처리 경로에 매핑시켜 프레임을 생성하는 단계, 상기 프레임의 시그널링 영역에 시그널링 정보를 삽입하는 단계 및, 상기 시그널링 정보가 삽입된 프레임을 전송하는 단계를 포함하며, 상기 시그널링 정보는, ISSY(Input Stream SYnchronizer) 모드 정보, 상기 ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보를 포함할 수 있다. According to another aspect of the present invention, there is provided a signal processing method for a transmission apparatus, including: generating a frame by mapping data included in an input stream to at least one signal processing path; generating signaling information in a signaling region of the frame; And transmitting the frame in which the signaling information is inserted, wherein the signaling information includes ISSY (Input Stream Synchronizer) mode information, receiver buffer size information requested according to the ISSY mode information, And a time at which a predetermined bit of the first user packet among the user packets is output.

여기서, 상기 기설정된 프레임은 상기 유저 패킷을 전송하는 인터리빙 프레임이 매핑된 첫 번째 프레임이 될 수 있다. Here, the predetermined frame may be the first frame to which the interleaving frame for transmitting the user packet is mapped.

또한, 상기 시그널링 영역은, 컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함하며, 상기 컨피규러블 필드는, 상기 ISSY 모드 정보를 포함하고, 상기 다이내믹 필드는, 상기 수신기 버퍼 사이즈 및 상기 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 상기 시간 정보를 포함할 수 있다. Wherein the signaling region includes a configurable field and a dynamic field, the configurable field includes the ISSY mode information, and the dynamic field includes a size of the receiver buffer size And the time information between a P1 symbol of a predetermined frame transmitting the user packet and a time at which a predetermined bit of the first user packet of the user packet is outputted.

또한, 상기 다이내믹 필드는, ISCR(Input Stream Clock Reference) 정보를 더 포함할 수 있다. In addition, the dynamic field may further include ISCR (Input Stream Clock Reference) information.

또한, 상기 시그널링 정보는, 프리 시그널링(pre signalling) 정보 및 포스트 시그널링(post signalling) 정보를 포함하며, 상기 컨피규러블 필드 및 다이내믹 필드는 상기 포스트 시그널링 정보에 포함될 수 있다. Also, the signaling information may include pre-signaling information and post signaling information, and the configurable field and the dynamic field may be included in the post-signaling information.

또한, 본 발명의 일 실시 예에 따른 수신 장치의 신호 처리 방법은, 시그널링 정보 및 적어도 하나의 신호 처리 경로에 매핑된 데이터를 포함하는 프레임을 수신하는 단계, 상기 수신된 프레임에서 상기 시그널링 정보를 추출하는 단계 및, 상기 추출된 시그널링 정보에 기초하여 상기 프레임에 포함된 데이터를 신호 처리하는 단계를 포함하며, 상기 신호 처리하는 단계는, 상기 시그널링 정보에 포함된 ISSY(Input Stream SYnchronizer) 모드 정보, 상기 ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보에 기초하여 상기 데이터를 신호 처리할 수 있다.According to another aspect of the present invention, there is provided a signal processing method of a receiving apparatus, the method including receiving a frame including signaling information and data mapped to at least one signal processing path, extracting the signaling information from the received frame, And signal processing the data included in the frame based on the extracted signaling information, wherein the signal processing step comprises ISSY (Input Stream Synchronizer) mode information included in the signaling information, Based on the receiver buffer size information required according to the ISSY mode information and the time information between the P1 symbol of the predetermined frame for transmitting the user packet and the time at which the predetermined bit of the first user packet in the user packet is output, Signal processing can be performed.

이상과 같이 본 발명의 다양한 실시 예에 따르면, 송신 장치에서의 데이터 프로세싱에 의해 발생되는 가변적인 딜레이를 보장해 주기 위한 정보를 시그널링 정보에서 획득할 수 있으므로 수신기의 스트림 처리 성능이 향상된다. As described above, according to various embodiments of the present invention, information for ensuring a variable delay caused by data processing in a transmission apparatus can be obtained from the signaling information, thereby improving the stream processing performance of the receiver.

도 1은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 나타낸 블록도.
도 2는 송신측 DVB-T2 시스템의 구성을 설명하기 위한 블록도.
도 3은 본 발명의 일 실시 예에 따른 시그널링 정보를 생성하는 구성을 설명하기 위한 블록도.
도 4a 내지 4d는 본 발명의 일 실시 예에 따른 전송 프레임의 단위 구조를 설명하는 도면이다.
도 5a 및 도 5b는 본 발명의 다양한 실시 예에 따른 ISSY 모드를 설명하기 위한 도면이다.
도 6a 내지 도 6f는 본 발명의 다양한 실시 예에 따른 시그널링 필드의 구성을 설명하기 위한 도면들이다.
도 7은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 나타낸 블록도이다.
도 8은 본 발명의 일 실시 예에 따른 신호 처리부를 구체적으로 설명하기 위한 블록도이다.
도 9는 본 발명의 일 실시 예에 따른 시그널링 처리부의 구성을 나타내는 블럭도이다.
도 10은 본 발명의 일 실시 예에 따른 수신 장치의 신호 처리 방법을 설명하기 위한 흐름도이다.
도 11은 본 발명의 일 실시 예에 따른 수신 장치의 신호 처리 방법을 설명하기 위한 흐름도이다.
도 12a 내지 도 12f는 본 발명의 일 실시 예에 따른 시스템 구성과 시그널링 필드의 구성을 설명하기 위한 도면들이다.
1 is a block diagram showing the configuration of a transmitting apparatus according to an embodiment of the present invention;
2 is a block diagram for explaining a configuration of a transmission side DVB-T2 system;
3 is a block diagram illustrating a configuration for generating signaling information according to an embodiment of the present invention;
4A to 4D are views for explaining a unit structure of a transmission frame according to an embodiment of the present invention.
5A and 5B illustrate an ISSY mode according to various embodiments of the present invention.
6A to 6F are diagrams for explaining a configuration of a signaling field according to various embodiments of the present invention.
7 is a block diagram illustrating a configuration of a receiving apparatus according to an embodiment of the present invention.
8 is a block diagram for explaining a signal processing unit according to an embodiment of the present invention.
9 is a block diagram showing the configuration of a signaling processing unit according to an embodiment of the present invention.
10 is a flowchart illustrating a signal processing method of a receiving apparatus according to an embodiment of the present invention.
11 is a flowchart illustrating a signal processing method of a receiving apparatus according to an embodiment of the present invention.
12A to 12F are diagrams for explaining the configuration of a system configuration and a signaling field according to an embodiment of the present invention.

이하 본 발명의 다양한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Various embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention, and these may be changed according to the intention of the user, the operator, or the like. Therefore, the definition should be based on the contents throughout this specification.

도 1은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 나타낸 블록도이다. 도 1에 따르면 송신 장치(100)는 프레임 생성부(110), 정보 삽입부(120) 및 송신부(130)를 포함한다.1 is a block diagram illustrating a configuration of a transmitting apparatus according to an embodiment of the present invention. Referring to FIG. 1, a transmitting apparatus 100 includes a frame generating unit 110, an information inserting unit 120, and a transmitting unit 130.

프레임 생성부(110)는 입력된 스트림에 포함된 데이터를 적어도 하나의 신호 처리 경로에 매핑시켜 프레임을 생성한다. 일 실시 예로서, DVB-T2 시스템은 하나의 방송 채널에 각각 서로 다른 변조 방식, 채널 부호화율, 시간 및 셀 인터리빙 길이 등을 가지는 다양한 방송 서비스 제공이 가능하도록 하는 PLP 개념을 적용한다. The frame generation unit 110 generates a frame by mapping the data included in the input stream to at least one signal processing path. In one embodiment, the DVB-T2 system applies the PLP concept to enable various broadcasting services to be provided having different modulation schemes, channel coding rates, time, and cell interleaving lengths in one broadcast channel.

여기서, PLP는 독립적으로 처리되는 신호 경로를 뜻한다. 즉, 각각의 서비스(예를 들면, 비디오, 확장 비디오, 오디오, 데이터 스트림 등)는 다수의 RF 채널을 통해 송수신될 수 있는데, PLP는 이러한 서비스가 전송되는 경로 또는 그 경로를 통해서 전송되는 데이터를 포함하는 스트림이다. 또한, PLP는 다수의 RF 채널들 상에서 시간적인 간격을 가지고 분포하는 슬롯들에 위치할 수도 있고, 하나의 RF 채널 상에 시간적인 간격을 가지고 분포할 수도 있다. 즉, 하나의 PLP는 하나의 RF 채널 또는 다수의 RF 채널들 상에 시간적인 간격을 가지고 분포되어 전송될 수 있다.Here, PLP refers to a signal path that is processed independently. In other words, each service (e.g., video, extended video, audio, data stream, etc.) can be transmitted and received through a plurality of RF channels, and the PLP can transmit data ≪ / RTI > In addition, the PLP may be located in slots that are distributed with a time interval on a plurality of RF channels, or may be distributed with a time interval on one RF channel. That is, one PLP can be distributed over one RF channel or multiple RF channels with a time interval.

PLP 구조는 하나의 PLP를 제공하는 Input mode A와 다수의 PLP를 제공하는 Input mode B로 구성되며, 특히 Input mode B를 지원할 경우 강인한 특정 서비스 제공을 할 수 있을 뿐만 아니라 하나의 스트림을 분산 전송시킴으로써 시간 인터리빙 길이를 증가시켜 시간 다이버시티(Time Diversity) 이득을 얻을 수 있다. 또한, 특정 스트림만을 수신할 경우 나머지 시간 동안에는 수신기 전원을 off함으로써 저전력으로 사용할 수 있어 휴대 및 이동방송서비스 제공에 적합하다.The PLP structure is composed of an input mode A that provides one PLP and an input mode B that provides a plurality of PLPs. In particular, when the input mode B is supported, not only a robust specific service can be provided, Time diversity gain can be obtained by increasing the time interleaving length. In addition, when only a specific stream is received, the power of the receiver can be turned off during the remaining time, so that it can be used with low power, which is suitable for providing portable and mobile broadcast service.

여기서, 시간 다이버시티는 이동 통신 전송로에서 전송 품질의 열화를 줄이기 위해 송신 측에서 일정 시간 간격을 두고 동일 신호를 여러 번 송신하면 수신 측에서 이들 수신 신호를 다시 합성하여 양호한 전송 품질을 얻도록 하는 기술이다.In order to reduce the deterioration of transmission quality in the mobile communication transmission path, time diversity is performed so that when the same signal is transmitted several times at a predetermined time interval at the transmitting side, the receiving side synthesizes the received signals again to obtain a good transmission quality Technology.

또한, 복수의 PLP에 공통적으로 전송될 수 있는 정보를 하나의 PLP에 포함시켜 전송함으로써 전송 효율을 높일 수 있는데, 이러한 PLP를 커먼 PLP(common PLP)라 하고, PLP0를 제외한 나머지 PLP들은 데이터 전송을 위해서 사용될 수 있으며 이러한 PLP를 데이터 PLP라고 한다.In addition, it is possible to increase the transmission efficiency by including information that can be commonly transmitted to a plurality of PLPs in one PLP. Such PLPs are referred to as common PLPs, and other PLPs other than PLP0 transmit data And this PLP is referred to as a data PLP.

즉, 프레임 생성부(110)는 입력된 스트림에 포함된 데이터를 적어도 하나의 신호 처리 경로에 각각 매핑시켜 프레임을 생성하고, 각 경로 별로 신호 처리를 수행한다. 예를 들어, 신호 처리는 입력 신호 동기화(Input Stream Synchronization), 딜레이 보상(Delay Compensation), 널 패킷 제거(Null packet deletion), CRC 인코딩(CRC Encoding), 헤더 삽입(Header Insertion), 부호화(Coding), 인터리빙(Interleaving), 변조(Modulation) 중 적어도 하나의 과정을 포함할 수 있다. 각 경로 별로 신호 처리된 프레임들은 시그널링 정보와 함께 하나의 전송 프레임으로 생성되고, 생성된 전송 프레임은 수신 장치(미도시)로 전송된다.That is, the frame generation unit 110 generates the frames by mapping the data included in the input stream to at least one signal processing path, and performs signal processing for each path. For example, the signal processing includes input stream synchronization, delay compensation, null packet deletion, CRC encoding, header insertion, coding, , Interleaving, and / or modulation. The frames processed by each path are generated as one transmission frame together with the signaling information, and the generated transmission frame is transmitted to a receiving device (not shown).

정보 삽입부(120)는 프레임의 시그널링 영역에 시그널링 정보를 삽입한다. The information inserting unit 120 inserts the signaling information into the signaling area of the frame.

여기서, 시그널링 정보는 프레임 동기를 위한 L1 신호를 전송하는 L1(Layer 1) 시그널링 신호가 될 수 있으며, 컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함할 수 있고, 시그널링 영역은 프레임 동기를 위한 P2 심볼이 될 수 있다. 시그널링 영역이 프레임의 시작 부분에 부가되어 전송 신호가 생성될 수 있다. 일 실시 예로서, DVB-T2 시스템에서 프레임에 P1 심볼 및 시그널링 영역이 부가된 전송 프레임의 한 단위를 T2 프레임이라고 한다. Here, the signaling information may be an L1 (Layer 1) signaling signal for transmitting an L1 signal for frame synchronization, and may include a configurable field and a dynamic field, And may be a P2 symbol for frame synchronization. A signaling region may be added at the beginning of the frame to generate a transmission signal. In one embodiment, a unit of a transmission frame to which a P1 symbol and a signaling region are added to a frame in a DVB-T2 system is referred to as a T2 frame.

P2 심볼은 프리 시그널링(pre signalling) 정보 영역과 포스트 시그널링(post signalling) 정보 영역을 나눌 수 있다. 또한, 포스트 시그널링 영역은 컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함할 수 있다. The P2 symbol may divide the pre-signaling information region and the post signaling information region. In addition, the post-signaling region may comprise a configurable field and a dynamic field.

P1, P2 심볼은 DVB-T2예에서의 용어이며 P1 심볼은 프레임의 시작을 알리는 심볼이고 P2 심볼은 시그널링 영역을 포함하는 심볼로 이해될 수 있다. 또 다른 실시 예로서, 시그널링 영역을 포함하는 하나의 프리엠블 심볼을 사용하여 프레임의 시작을 알릴 수 있다. The P1 and P2 symbols are terms in the DVB-T2 example, the P1 symbol is a symbol indicating the start of a frame, and the P2 symbol can be understood as a symbol including a signaling area. As another embodiment, one preamble symbol including a signaling region may be used to inform the start of a frame.

한편, 본 발명의 일 실시 예에 따라 시그널링 영역에 삽입되는 시그널링 정보는 ISSY(Input Stream SYnchronizion) 모드 정보, ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보(이하에서 BUFS(BUFfer Size)라 함) 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼(그 밖에 프리앰블 등 프레임의 시작을 알리는 심볼) 및 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보(이하에서 TTO(Time To Output)라 함)를 포함할 수 있다. 여기서, 기설정된 프레임은 유저 패킷을 전송하는 인터리빙 프레임이 매핑된 첫 번째 프레임이며, 기설정된 비트는 MSB(Most Significant Bit)가 될 수 있다.상기 P1, P2 심볼은 DVB-T2예에서의 용어이며 상기 P1 심볼은 프레임의 시작을 알리는 심볼이고 상기 P2 심볼은 시그널링 영역을 포함하는 심볼로 이해될 수 있다. 또 다른 실시 예로서, 시그널링 영역을 포함하는 하나의 프리엠블 심볼을 사용하여 프레임의 시작을 알릴 수 있다. 여기서, TTO의 정확한 정의는 프레임의 시작 심볼의 구성 및 유저 패킷의 정의에 따라 달라질 수 있으며 후술할 실시 예에서 설명하도록 한다. Meanwhile, the signaling information inserted into the signaling region according to an embodiment of the present invention includes ISSY (Input Stream Synchronization) mode information, receiver buffer size information (hereinafter referred to as BUFS (Buffer Size)) required according to ISSY mode information, Time information (hereinafter, referred to as " TTO ") between a P1 symbol of a predetermined frame for transmitting a user packet (another symbol indicating the start of a frame such as a preamble) and a time at which a predetermined bit of the first user packet is output, Output). Here, the predetermined frame is the first frame to which the interleaving frame for transmitting the user packet is mapped, and the predetermined bit may be the MSB (Most Significant Bit). The P1 and P2 symbols are terms in the DVB-T2 example The P1 symbol is a symbol indicating the start of a frame and the P2 symbol can be understood as a symbol including a signaling region. As another embodiment, one preamble symbol including a signaling region may be used to inform the start of a frame. Here, the precise definition of the TTO depends on the configuration of the start symbol of the frame and the definition of the user packet, and will be described in the following embodiments.

ISSY는 송신 장치에서의 데이터 프로세싱에 의해 발생되는 가변적인 딜레이를 보장해 주기 위한 것으로, ISSY가 이용되는 경우 수신기에서는 출력 스트림을 복원하기 위한 정확한 타이밍을 재생성할 수 있게 된다. ISSY를 위한 variable로는 상술한 BUFS, TTO, ISCR 이 있다. 여기서, ISCR 이란 수신기에서 서비스 복원시 원래의 타이밍에 서비스가 복원될 수 있도록 채널과 전송 프로세스에서 발생하는 모든 딜레이를 고려하여 생성된 싱크 타이밍 정보를 의미한다.  The ISSY is intended to ensure a variable delay caused by data processing at the transmitting device so that when the ISSY is used, the receiver can regenerate the correct timing for recovering the output stream. Variables for ISSY are BUFS, TTO, and ISCR described above. Here, ISCR means sink timing information generated considering the channel and all the delays generated in the transmission process so that the service can be restored at the original timing at the time of service restoration in the receiver.

ISCR 정보는 L1 패킷 및 L2 패킷 중 적어도 하나에 포함될 수 있는데, ISSY 모드에 따라 시그널링 정보는 ISCR(Input Stream Clock Reference) 인터벌 정보를 더 포함할 수 있다. 여기서, ISCR(Input Stream Clock Reference) 인터벌 정보는 ISCR 값이 L1 패킷의 일부에 전송되는 ISSY 모드의 경우에 필요한 정보로서, ISSY 필드가 존재하는 L1 패킷들의 간격을 나타낸다. The ISCR information may be included in at least one of the L1 packet and the L2 packet. Depending on the ISSY mode, the signaling information may further include ISCR (Input Stream Clock Reference) interval information. Here, the ISCR (Input Stream Clock Reference) interval information is information necessary for the ISSY mode in which the ISCR value is transmitted in a part of the L1 packet, and indicates the interval of the L1 packets in which the ISSY field exists.

한편, ISSY 모드 정보는 L1 시그널링의 컨피규러블 필드에 포함되고, BUFS, TTO는 L1 시그널링의 다이내믹 필드에 포함될 수 있다. Meanwhile, the ISSY mode information may be included in the configurable field of the L1 signaling, and the BUFS and TTO may be included in the dynamic field of the L1 signaling.

또한, 다이내믹 필드는 ISCR(Input Stream Clock Reference) 인터벌 정보를 더 포함할 수 있다. In addition, the dynamic field may further include ISCR (Input Stream Clock Reference) interval information.

한편, 상술한 ISSY(Input Stream SYnchronizer), BUFS(BUFfer Size), TO(Time To Output) 및 ISCR(Input Stream Clock Reference)에 대해서는 "Digital Video Broadcasting (DVB); Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system (DVB-T2)"에 자세히 설명되어 있으므로 자세한 설명은 생략하도록 한다. On the other hand, for the above-mentioned Input Stream Synchronizer (ISSY), BUFS (BUF), TO (Time To Output) and ISCR (Input Stream Clock Reference), Digital Video Broadcasting (DVB) generation digital terrestrial television broadcasting system (DVB-T2) ".

송신부(130)는 시그널링 정보가 삽입된 프레임을 전송한다. 송신 장치(100)는 서비스 데이터를 데이터의 위치 및 크기 정보를 포함하는 시그널링 정보와 함께 수신 장치(미도시)로 전송할 수 있다.The transmission unit 130 transmits a frame in which signaling information is inserted. The transmitting apparatus 100 may transmit the service data to the receiving apparatus (not shown) together with the signaling information including the position and size information of the data.

도 2는 본 발명의 기반이 되는 DVB-T2의 구성을 설명하기 위한 블록도이다.2 is a block diagram illustrating a configuration of a DVB-T2 on which the present invention is based.

도 2에 따르면, DVB-T2 송신 시스템(1000)은 입력 프로세서(1100), BICM 인코더(1200), 프레임 빌더(1300) 및 모듈레이터(1400)를 포함할 수 있다.2, the DVB-T2 transmission system 1000 may include an input processor 1100, a BICM encoder 1200, a frame builder 1300, and a modulator 1400.

이러한 DVB-T2 송신 시스템(1000)은 유럽 디지털 방송 표준의 하나인 DVB-T2에서 정의된 내용과 동일하다는 점에서 각 구성에 대해서 개략적으로 설명하도록 한다. 구체적인 내용은 "Digital Video Broadcasting (DVB); Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system (DVB-T2)"를 참조하길 바란다.The configuration of the DVB-T2 transmission system 1000 is the same as that defined in DVB-T2, which is one of the European digital broadcasting standards. For details, refer to "Digital Video Broadcasting (DVB) Frame Structure Channel Coding and Modulation for a Second Generation Digital Terrestrial Television Broadcasting System (DVB-T2) ".

입력 프로세서(1100)는 서비스될 데이터에 대한 입력 스트림으로부터 BBFRAME(Baseband Frame)을 생성한다. 여기에서, 입력 스트림을 MPEG-2 TS(Transport Stream), GS(Generic Stream) 등이 될 수 있다.The input processor 1100 generates a BBFRAME (Baseband Frame) from the input stream for the data to be served. Here, the input stream may be an MPEG-2 TS (Transport Stream), a GS (Generic Stream), or the like.

입력 프로세서(1100)는 상술한 Input Stream SYnchronizer(ISSY) 모듈을 포함할 수 있으며, ISSY 모듈에 의해 상술한 ISSY variables가 생성될 수 있다. ISSY variable 중 ISCR의 구체적인 실시 예로 특정 유저 패킷의 첫번째 비트 (혹은 바이트)가 입력 프로세서(1100)에 입력되는 순간의 카운터 값일 수 있다. 상기 카운터는 송신기와 수신기에 공지된 주기로 동작하는 카운터이다.The input processor 1100 may include the Input Stream Synchronizer (ISSY) module described above, and the ISSY variables described above may be generated by the ISSY module. As a concrete example of the ISCR among the ISSY variables, the first bit (or byte) of a specific user packet may be a counter value at the moment of input to the input processor 1100. The counter is a counter operating at a period known to the transmitter and receiver.

BICM 인코더(1200)는 서비스될 데이터가 전송될 영역(Fixed PHY Frame 또는 Mobile PHY Frame)에 따라 FEC 코딩 레이트와 성상도 차수(constellation order)를 결정하여 부호화를 수행한다. 서비스될 데이터에 대한 시그널링 정보는 구현에 따라 별도의 BICM 인코더(미도시)를 통하여 부호화 되거나 상기 BICM 인코더(1200)를 서비스될 데이터와 공유하여 부호화 될 수 있다.The BICM encoder 1200 determines an FEC coding rate and a constellation order according to a region (Fixed PHY Frame or Mobile PHY Frame) to which data to be transmitted is to be transmitted, and performs coding. The signaling information for the data to be served may be encoded through a separate BICM encoder (not shown) or may be encoded by sharing the BICM encoder 1200 with the data to be served.

프레임 빌더(1300) 및 모듈레이터(1400)은 시그널링 영역을 위한 OFDM 파라미터와 서비스될 데이터가 전송될 영역에 대한 OFDM 파라미터를 결정하여 프레임을 구성하고, 싱크 영역을 추가하여 프레임을 생성한다. 그리고, 생성된 프레임을 RF 신호로 변조하기 위한 변조를 수행하고, RF 신호를 수신기로 전송하게 된다.The frame builder 1300 and the modulator 1400 determine an OFDM parameter for a signaling region and an OFDM parameter for an area to which data to be transmitted is to be transmitted to construct a frame and add a sink area to generate a frame. Then, modulation is performed to modulate the generated frame with the RF signal, and the RF signal is transmitted to the receiver.

한편, 도 1에서 설명한 프레임 생성은 입력 프로세서(1100)에서 수행될 수 있고, 정보 삽입은 프레임 빌더(1300)에서 수행될 수 있다.1 may be performed in the input processor 1100, and information insertion may be performed in the frame builder 1300. [

도 3은 본 발명의 일 실시 예에 따른 시그널링 정보를 생성하는 구성을 설명하기 위한 블록도이다.3 is a block diagram illustrating a configuration for generating signaling information according to an embodiment of the present invention.

도 3을 참조하면, 입력 프로세서(1100) 및 BICM 인코더(1200)가 도시되어 있다. 입력 프로세서(1100)는 스케쥴러(1110)를 포함할 수 있다. BICM 인코더(1200)는 L1 시그널링 제너레이터(1210), FEC 인코더(1220-1, 1220-2), 비트 인터리버(1230-2), 디먹스(1240-2), 성상도 매퍼(1250-1, 1250-2)를 포함할 수 있다. BICM 인코더(1200)는 타임 인터리버(미도시)를 더 포함할 수 있다. 그리고, L1 시그널링 제너레이터(1210)는 입력 프로세서(1100)에 포함될 수도 있다.Referring to FIG. 3, an input processor 1100 and a BICM encoder 1200 are shown. The input processor 1100 may include a scheduler 1110. The BICM encoder 1200 includes an L1 signaling generator 1210, FEC encoders 1220-1 and 1220-2, a bit interleaver 1230-2, a demux 1240-2, constellation mapers 1250-1 and 1250 -2). ≪ / RTI > The BICM encoder 1200 may further include a time interleaver (not shown). The L1 signaling generator 1210 may also be included in the input processor 1100.

n개의 서비스 데이터들은 각각 PLP0 내지 PLPn에 매핑된다. 스케쥴러(1110)는 여러 개의 PLP를 T2의 물리 계층에 매핑하기 위해 각 PLP 별로 위치, 변조 및 코드 레이트들을 결정한다. 즉, 스케쥴러(1110)는 L1 시그널링 정보를 생성한다. 경우에 따라, 스케쥴러(1110)는 현재 프레임의 L1 포스트 시그널링 정보 중 다이내믹 필드 정보를 프레임 빌더(1300)로 출력할 수 있다. 또한, 스케쥴러(1110)는 L1 시그널링 정보를 BICM 인코더(1200)로 전송할 수 있다. L1 시그널링 정보는 L1 프리 시그널링(L1-pre signalling) 정보와 L1 포스트 시그널링(L1-post signalling) 정보를 포함한다.n service data are mapped to PLP0 to PLPn, respectively. The scheduler 1110 determines the position, modulation, and code rates for each PLP in order to map a plurality of PLPs to the physical layer of T2. That is, the scheduler 1110 generates the L1 signaling information. In some cases, the scheduler 1110 may output the dynamic field information among the L1 post signaling information of the current frame to the frame builder 1300. In addition, the scheduler 1110 may send the L1 signaling information to the BICM encoder 1200. The L1 signaling information includes L1 pre-signaling information and L1 post-signaling information.

L1 시그널링 제너레이터(1210)는 L1 프리 시그널링 정보와 L1 포스트 시그널링 정보를 구별하여 출력한다. FEC 인코더(1220-1, 1220-2)들은 L1 프리 시그널링 정보와 L1 포스트 시그널링 정보에 대해 각각 쇼트닝과 펑쳐링을 포함하는 FEC 인코딩을 수행한다. 비트 인터리버(1230-2)는 인코딩된 L1 포스트 시그널링 정보에 대해 비트 단위로 인터리빙을 수행한다. 디먹스(1240-2)는 셀을 구성하는 비트들의 순서를 조절하여 비트의 강인성(robustness)을 제어하고, 비트들을 포함하는 셀을 출력한다. 두 개의 성상도 매퍼(1250-1, 1250-2)들은 각각 L1 프리 시그널링 정보와 L1 포스트 시그널링 정보의 셀들을 성상도에 매핑한다. 상술한 과정을 통해 처리된 L1 프리 시그널링 정보와 L1 포스트 시그널링 정보는 프레임 빌더(1230)로 출력된다. 이에 따라 L1 프리 시그널링 정보와 L1 포스트 시그널링 정보는 프레임 내에 삽입될 수 있게 된다. The L1 signaling generator 1210 outputs L1 pre-signaling information and L1 post signaling information separately. FEC encoders 1220-1 and 1220-2 perform FEC encoding including shortening and puncturing for L1 pre-signaling information and L1 post-signaling information, respectively. The bit interleaver 1230-2 performs bit interleaving on the encoded L1 post signaling information. The demux 1240-2 controls the order of the bits constituting the cell to control the robustness of the bits and outputs the cells including the bits. The two constellation mappers 1250-1 and 1250-2 map the cells of the L1 pre-signaling information and the L1 post-signaling information to the constellation, respectively. The L1 pre-signaling information and the L1 post signaling information processed through the above-described process are output to the frame builder 1230. Thus, the L1 pre-signaling information and the L1 post-signaling information can be inserted into the frame.

도 4a 내지 4d는 본 발명의 일 실시 예에 따른 전송 프레임의 단위 구조를 설명하는 도면이다.4A to 4D are views for explaining a unit structure of a transmission frame according to an embodiment of the present invention.

도 4a에 도시된 바와 같이 입력 스트림이 L1 패킷으로 처리되는 입력 프로세싱 모듈은 데이터 파이프 레벨에서 동작할 수 있다. The input processing module in which the input stream is processed as an L1 packet, as shown in FIG. 4A, may operate at the data pipe level.

도 4a는 입력 스트림이 L1 패킷으로 처리되는 과정을 도시한 것으로, 복수의 입력 스트림(411 내지 413)은 Input pre-processing 과정을 통해 복수의 L2 패킷에 대한 데이터 파이프(421 내지 423)로 처리되고, 복수의 L2 패킷에 대한 데이터 파이프(421 내지 423)는 Input processing 과정을 통해 복수의 L1 패킷에 대한 데이터 파이프(431 내지 433)로 인캡슐레이션되고 전송 프레임으로 스케쥴링된다(도 3, 1110). 여기서, L2 패킷은 TS(Transport Stream) 스트림과 같은 고정 스트림 및 GSE(General Stream Encapsulation) 스트림과 같은 가변 스트림의 두 가지 타입이 있을 수 있다. 4A shows a process in which an input stream is processed as an L1 packet, and a plurality of input streams 411 to 413 are processed by data pipes 421 to 423 for a plurality of L2 packets through an input pre-processing process , Data pipes 421 to 423 for a plurality of L2 packets are encapsulated into data pipes 431 to 433 for a plurality of L1 packets through an input processing process, and are scheduled in a transmission frame (FIG. 3, 1110). Here, the L2 packet may be of two types: a fixed stream such as a TS (Transport Stream) stream and a variable stream such as a GSE (General Stream Encapsulation) stream.

도 4b는 각 PLP에 대한 로컬 프레임 구조를 설명하기 위한 도면이다. 4B is a diagram for explaining a local frame structure for each PLP.

도 4b에 도시된 바와 같이 L1 패킷(430)은 헤더, 데이터 필드 및 패딩 필드를 포함한다. As shown in FIG. 4B, the L1 packet 430 includes a header, a data field, and a padding field.

L1 패킷(430)은 FEC 인코딩 과정을 통해 패리티(432)가 추가되어 L1 FEC 패킷(440)으로 처리된다. The L1 packet 430 is processed by the L1 FEC packet 440 by adding the parity 432 through the FEC encoding process.

L1 FEC 패킷(440)은 비트 인터리빙 및 성상 매핑 과정을 통해 FEC 블럭(450)으로 처리되고, 복수의 FEC 블럭은 셀 인터리빙 과정을 통해 타임 인터리빙 블럭(460)으로 처리되고, 복수의 타임 인터리빙 블럭은 인터리빙 프레임(470)을 구성하게 된다. The L1 FEC packet 440 is processed by a FEC block 450 through a bit interleaving and a constellation mapping process, a plurality of FEC blocks are processed through a cell interleaving process into a time interleaving block 460, and a plurality of time interleaving blocks Thereby constructing an interleaving frame 470.

도 4c는 인터리빙 프레임의 구조를 설명하기 위한 도면이다. 4C is a diagram for explaining a structure of an interleaving frame.

도 4c를 참조하면, 인터리빙 프레임(410)은 서로 다른 전송 프레임(421, 422)을 통해 전송될 수 있고, 복수 개의 전송 프레임은 하나의 슈퍼 프레임(430)을 형성할 수 있다. Referring to FIG. 4C, an interleaving frame 410 may be transmitted through different transmission frames 421 and 422, and a plurality of transmission frames may form a single super frame 430.

한편, 하나의 전송 프레임(421)은 프레임의 시작 위치를 알려주는 P1 심볼(10)과 L1 신호를 전송하는 P2 심볼(20) 및 데이터를 전송하는 데이터 심볼(30)들로 구성될 수 있다.Meanwhile, one transmission frame 421 may be composed of a P1 symbol 10 indicating a start position of a frame, a P2 symbol 20 transmitting an L1 signal, and data symbols 30 transmitting data.

P1 심볼(10)은 전송 프레임(421)의 첫 부분에 위치하며, T2 프레임(500)의 시작점을 검출하는데 사용될 수 있다. 예를 들어, P1 심볼(10)은 7비트의 정보를 전송할 수 있다.The P1 symbol 10 is located at the beginning of the transmission frame 421 and can be used to detect the starting point of the T2 frame 500. [ For example, the P1 symbol 10 may transmit 7 bits of information.

P2 심볼(20)은 T2 프레임(500)의 P1 심볼(10) 다음에 위치한다. 하나의 전송 프레임(421)에는 FFT 크기에 따라 복수 개의 P2 심볼(20)이 포함될 수 있다. FFT 크기에 따라 포함되는 P2 심볼(20)의 갯수는 다음과 같다.The P2 symbol 20 is located after the P1 symbol 10 of the T2 frame 500. In one transmission frame 421, a plurality of P2 symbols 20 may be included according to the FFT size. The number of P2 symbols 20 included according to the FFT size is as follows.

FFT 크기FFT size P2 심볼 갯수P2 symbol number 1K1K 1616 2K2K 88 4K4K 44 8K8K 22 16K16K 1One 32K32K 1One

P2 심볼(20)은 L1 프리 시그널링 정보(21)와 L1 포스트 시그널링 정보(23)를 포함한다. L1 프리 시그널링 정보(21)는 L1 포스트 시그널링의 수신 및 디코딩하기 위해 요구되는 파라미터들을 포함하는 기본 전송 파라미터를 제공한다.The P2 symbol 20 includes L1 pre-signaling information 21 and L1 post-signaling information 23. The L1 pre-signaling information 21 provides the basic transmission parameters including the parameters required to receive and decode the L1 post signaling.

L1 포스트 시그널링 정보(23)는 컨피규러블 필드(configurable field)(23-1) 및 다이내믹 필드(dynamic field)(23-2)를 포함한다. 또한, L1 포스트 시그널링 정보(23)는 선택적으로 확장 필드(extension field)(23-3)를 포함할 수 있다. 또한, 도면에는 도시되지 않았지만, L1 포스트 시그널링 정보(23)는 CRC 필드 및, 필요에 따라 L1 패딩 필드(padding field)를 더 포함할 수 있다.The L1 post-signaling information 23 includes a configurable field 23-1 and a dynamic field 23-2. In addition, the L1 post signaling information 23 may optionally include an extension field 23-3. Also, although not shown in the figure, the L1 post signaling information 23 may further include a CRC field and, if necessary, an L1 padding field.

도 4d는 L1 패킷의 헤더 구조를 나타내는 도면이다. 4D is a diagram showing the header structure of the L1 packet.

도 4d에 도시된 바와 같이 L1 패킷의 헤더(431)는 ISSYI 필드(431-1), PADI 필드(431-2), SYNCD 필드(431-3), ISSY 필드(431-4)를 포함한다. As shown in FIG. 4D, the header 431 of the L1 packet includes an ISSYI field 431-1, a PADI field 431-2, a SYNCD field 431-3, and an ISSY field 431-4.

ISSYI 필드(431-1)는 ISSY 필드의 존부를 나타내는 1 비트 필드로서, 표 2에 기재된 바와 같이 0으로 설정되는 경우 ISSY 필드가 존재하지 않음을 나타내고, 1로 설정되는 경우 ISCR 정보를 시그널링하기 위한 ISSY 필드가 존재함을 나타낸다.The ISSYI field 431-1 is a 1-bit field indicating the presence or absence of the ISSY field. When the ISSYI field 431-1 is set to 0 as shown in Table 2, it indicates that the ISSY field is not present. Indicates that the ISSY field is present.

00 No ISSY fieldNo ISSY field 1One There is ISSY field to signal ISCR information There is ISSY field to signal ISCR information

PADI 필드(431-2)는 2 비트 필드로서, 표 3에 기재된 바와 같이 패딩 서브 영역의 상태를 나타낸다. The PADI field 431-2 is a 2-bit field and indicates the state of the padding sub-area as shown in Table 3. [

0000 No PaddingNo Padding 0101 1 byte Padding(No PADL field)1 byte Padding (No PADL field) 1010 Padding equal or more than 2 bytes(2 bytes PADL field)Padding equal or more than 2 bytes (2 bytes PADL field) 1111 Reserved Reserved

SYNCD 필드(431-3)는 13 비트 필드로서, 데이터 서브 영역의 시작으로부터 첫번째 L1 패킷의 시작까지의 바이트 거리를 나타낸다. The SYNCD field 431-3 is a 13-bit field indicating the byte distance from the beginning of the data sub-area to the beginning of the first L1 packet.

ISSY 필드(431-4)는 24 비트 필드로서, 첫번째 L1 패킷에 대한 ISCR 값을 나타낸다. ISSY 필드(431-4)는 ISSYI 필드(431-1)가 1로 설정된 경우에만 값을 가질 수 있다. The ISSY field 431-4 is a 24-bit field indicating the ISCR value for the first L1 packet. The ISSY field 431-4 may have a value only when the ISSYI field 431-1 is set to " 1 ".

도 5a 및 도 5b는 본 발명의 다양한 실시 예에 따른 ISSY 모드를 설명하기 위한 도면이다. 5A and 5B illustrate an ISSY mode according to various embodiments of the present invention.

본 발명의 실시 예에 따른 ISSY 모드 즉, PLP_ISSY_mode는 PLP에 대한 입력 심볼 동기화 모드를 나타낸다. ISSY 모드 정보는 L1 포스트 시그널링 필드의 컨피규러블 필드에 포함될 수 있다.The ISSY mode according to the embodiment of the present invention, that is, PLP_ISSY_mode represents an input symbol synchronization mode for the PLP. The ISSY mode information may be included in the configurable field of the L1 post signaling field.

일 예로, PLP_ISSY_mode는 도 5a에 도시된 바와 같이 2비트로 구성될 수 있으며, 아래 표 4에 기재된 바와 같은 값을 가질 수 있다. As an example, the PLP_ISSY_mode may be composed of 2 bits as shown in FIG. 5A, and may have a value as shown in Table 4 below.

0000 ISSY is not used.ISSY is not used. 0101 ReservedReserved 1010 the ISCR value is carried as part of particular L1 packet The ISCR value is carried as part of the particular L1 packet 1111 the ISCR value is appended to each L2 packetThe ISCR value is appended to each L2 packet

다른 예로, PLP_ISSYI는 도 5b에 도시된 바와 같이 1비트로 구성될 수 있으며, 아래 표 5에 기재된 바와 같은 값을 가질 수 있다. As another example, PLP_ISSYI may be composed of 1 bit as shown in FIG. 5B, and may have a value as shown in Table 5 below.

00 No ISSY fieldNo ISSY field 1One There is ISSY field to signal ISCR informationThere is ISSY field to signal ISCR information

다만, 이에 한정되는 것은 아니며, PLP_ISSYI가 1비트로 구성되는 경우 PLP_ISSYI 필드가 1로 설정되는 경우 TTO 및 BUFS 값이 다이내믹 필드에 제공되고, ISCR 값이 L2 패킷의 ISSY 필드(도 4d 참고)에서 제공됨을 나타내고, PLP_ISSYI 필드가 0으로 설정되는 경우 ISSY 가 이용되지 않음을 나타낼 수 있다. 일 예로 PLP가 어떠한 스트림도 전송하지 않거나 딜레이 및 지터를 물리계층 보다 상위계층에서 보정할 수 있는 스트림을 전송한다면, 해당 필드는 O으로 설정될 수 있다. 이에 대해서는 도면을 참조하여 후술하도록 한다. However, the present invention is not limited thereto, If the PLP_ISSYI field is set to 1 when the PLP_ISSYI field is set to 1, the TTO and BUFS values are provided to the dynamic field, the ISCR value is provided in the ISSY field of the L2 packet (see FIG. 4D), and the PLP_ISSYI field is set to 0 The ISSY is not used. For example, if the PLP does not transmit any stream or transmits a stream that can correct delay and jitter at a higher layer than the physical layer, the corresponding field may be set to O. [ This will be described later with reference to the drawings.

도 5c는 본 발명의 일 실시 예에 따른 TTO, BUFS, ISCR_Interval 정보를 설 명하기 위한 도면이다. 5C is a diagram for explaining TTO, BUFS, and ISCR_Interval information according to an embodiment of the present invention.

일 예로, TTO는 32 비트로, BUFS는 12 비트로, ISCR_Interval은 10 비트로 구성될 수 있다. 여기서, ISCR_Interval은 PLP_ISSY_mode의 값이 "10"인 경우 의 가지는 것으로, 해당 필드의 값이 0으로 설정된 경우 헤더 영역의 ISSYI에 의해 ISSY 필드의 존재 유무가 결정되며, 해당 필드의 값이 0이 아닌 다른 값로 설정되는 경우 헤더 영역에서 ISSY 필드가 존재하는 L1 패킷들의 인터벌을 나타내며, 인터리빙 프레임의 첫번째 L1 패킷부터 시작한다. 예를 들어, 해당 필드의 값이 0으로 설정된 경우 인터리빙 프레임의 첫 번째 L1 패킷, 11번째 L1 패킷, 21번째 L1 패킷.. 등에 ISSY 필드가 존재한다. For example, the TTO may be composed of 32 bits, the BUFS may be composed of 12 bits, and the ISCR_Interval may be composed of 10 bits. Here, ISCR_Interval has a value of PLP_ISSY_mode of "10". When the value of the corresponding field is set to 0, the presence or absence of the ISSY field is determined by the ISSYI of the header area. If the value of the corresponding field is not 0 Value indicates the interval of L1 packets in which the ISSY field is present in the header area and starts from the first L1 packet of the interleaving frame. For example, if the value of the corresponding field is set to 0, there is an ISSY field in the first L1 packet, the 11th L1 packet, the 21st L1 packet, etc. of the interleaving frame.

한편, 헤더 영역에 존재하는 ISSYI(도 4d 참고)는 ISSY 필드의 존부를 나타내는 1비트 필드로서, 0으로 설정되는 경우 ISSY 필드가 존재하지 않음을 나타내고, 1로 설정되는 경우 ISCR 정보를 시그널링하기 위한 ISSY 필드가 존재함을 나타낸다. The ISSYI field (see FIG. 4D) present in the header field is a 1-bit field indicating the presence or absence of the ISSY field. When set to 0, it indicates that the ISSY field does not exist. Indicates that the ISSY field is present.

여기서, TTO, BUFS, ISCR_Interval에 대한 설명은 상술한 바 있으므로 더 이상의 설명은 생략하도록 한다. Here, the description of TTO, BUFS, and ISCR_Interval has been described above, so that further description is omitted.

도 6a 내지 도 6f는 본 발명의 다양한 실시 예에 따른 시그널링 필드의 구성을 설명하기 위한 도면들이다. 6A to 6F are diagrams for explaining a configuration of a signaling field according to various embodiments of the present invention.

도 6a에 도시된 바와 같이 본 발명의 일 실시 예에 따른 시그널링 필드의 컨피규러블 필드는 PLP_ISSYI 필드(1 비트)를 포함하고, 다이내믹 필드는 TTO 필드(32 비트) 및 BUFS 필드(12 비트)를 포함할 수 있다. 6A, the configurable field of the signaling field according to an embodiment of the present invention includes a PLP_ISSYI field (1 bit), a dynamic field includes a TTO field (32 bits) and a BUFS field (12 bits) .

여기서, PLP_ISSYI 필드(1 비트)는 ISSY 메커니즘에 대한 값이 존재하는지 여부를 나타내며 구체적으로 아래 표 6과 같은 값을 가질 수 있다. Here, the PLP_ISSYI field (1 bit) indicates whether a value for the ISSY mechanism exists or not, and may have a value as shown in Table 6 below in detail.

1One TTO and BUFS values shall be provided in the PLP loop of the dynamic L1-post signaling and ISCR value shall be provided in the ISSY field of a L2 packet carrying TS packetsTTO and BUFS values shall be provided in the PLP loop of the dynamic L1-post signaling and the ISCR value shall be provided in the ISSY field of a L2 packet carrying TS packets 00 ISSY use is not activatedISSY use is not activated

즉, PLP_ISSYI 필드가 1로 설정되는 경우 TTO 및 BUFS 값이 다이내믹 필드에 제공되고, ISCR 값이 L2 패킷의 ISSY 필드(도 4d 참고)에서 제공됨을 나타낸다. 또한, PLP_ISSYI 필드가 0으로 설정되는 경우 ISSY 가 활성화되지 않음을 나타낸다. PLP가 어떠한 스트림도 전송하지 않는다면, 해당 필드는 O으로 설정될 수 있다. That is, if the PLP_ISSYI field is set to 1, the TTO and BUFS values are provided in the dynamic field and the ISCR value is provided in the ISSY field of the L2 packet (see FIG. 4D). Also, when the PLP_ISSYI field is set to 0, it indicates that the ISSY is not activated. If the PLP does not transmit any stream, the corresponding field may be set to O. [

TTO 필드(32 비트)는 전송 프레임을 포함하는 인터리빙 프레임의 첫번째 L1 패킷의 데이터 서브 영역에서 시작하는 첫번째 L2 패킷에 대한 TTO 값을 나타낸다. 만약, PLP_ISSYI 필드가 0으로 설정되는 경우에는 해당 필드로 0으로 설정될 수 있다. The TTO field (32 bits) represents the TTO value for the first L2 packet starting in the data subarea of the first L1 packet of the interleaving frame including the transmission frame. If the PLP_ISSYI field is set to '0', the corresponding field may be set to '0'.

BUFS 필드(12 비트)는 PLP에 대해 모듈레이터에 의해 가정되는 수신기 버퍼 차이즈를 나타내는 것으로, ISSY 가 이용되지 않는다면, 즉, PLP_ISSYI 필드가 0으로 설정되는 경우 해당 필드로 0으로 설정될 수 있다. The BUFS field (12 bits) indicates the receiver buffer difference assumed by the modulator for the PLP, and may be set to zero if the ISSY is not used, i. E. The PLP_ISSYI field is set to zero.

도 6b에 도시된 바와 같이 본 발명의 다른 실시 예에 따른 시그널링 필드는PLP_ISSYI 필드(1 비트), TTO 필드(32 비트) 및 BUFS 필드(12 비트)를 포함할 수 있다. 즉, 컨피규러블 필드 및 다이내믹 필드의 구분이 없는 경우의 실시 예로서, TO 필드 및 BUFS 필드는 PLP_ISSYI 가 활성화되지 않으면 의미가 없는 필드이므로 이러한 종속성에 기초하여 PLP_ISSYI 필드가 1인 경우에만 시그널링 필드에 포함시켜 전송할 수 있다.As shown in FIG. 6B, the signaling field according to another embodiment of the present invention may include a PLP_ISSYI field (1 bit), a TTO field (32 bits), and a BUFS field (12 bits). That is, as an example in which there is no distinction between the configurable field and the dynamic field, the TO field and the BUFS field are meaningless unless PLP_ISSYI is activated. Therefore, based on this dependency, only when the PLP_ISSYI field is 1, Can be included and transmitted.

도 6c에 도시된 바와 같이 본 발명의 또 다른 실시 예에 따른 시그널링 필드의 컨피규러블 필드는 PLP_ISSYI_mode 필드(2 비트)를 포함하고, 다이내믹 필드는 TTO 필드(32 비트), BUFS 필드(12 비트), ISCR Interval 필드(10 비트), ISCR_IF 필드(24비트)를 포함할 수 있다. 여기서, ISCR Interval 필드는 PLP_ISSYI_mode 가 10인 경우 즉, ISCR 값이 L1 패킷의 일부로서 전송되는 경우에 값을 가지게 된다. 6C, the configurable field of the signaling field according to another embodiment of the present invention includes a PLP_ISSYI_mode field (2 bits), a dynamic field includes a TTO field (32 bits), a BUFS field (12 bits) , An ISCR Interval field (10 bits), and an ISCR_IF field (24 bits). Here, the ISCR Interval field has a value when the PLP_ISSYI_mode is 10, that is, when the ISCR value is transmitted as a part of the L1 packet.

여기서, PLP_ISSYI_mode 필드(2 비트)는 아래 표 7과 같은 값을 가질 수 있다. Here, the PLP_ISSYI_mode field (2 bits) can have the values shown in Table 7 below.

00B 00 B ISSY is not used.ISSY is not used. 01B 01 B the ISCR value is carried as part of each L1 packet (header)The ISCR value is carried as part of each L1 packet (header) 10B 10 B the ISCR value is carried as part of particular L1 packet (header)The ISCR value is carried as part of the particular L1 packet (header) 11B 11 B the ISCR value is appended to each user packet (or reserved)The ISCR value is appended to each user packet (or reserved)

한편, 도 6c에 도시된 바와 같은 다이내믹 필드는 인터리빙 프레임이 매핑된 모든 전송 프레임에 대해 동일한 값을 가지게 되며, TTO 필드 및, BUFS 필드는 항상 존재하고, 리저브 영역으로 이용될 수 있다. On the other hand, the dynamic field as shown in FIG. 6C has the same value for all transmission frames to which the interleaving frame is mapped, and the TTO field and the BUFS field always exist and can be used as a reserved area.

구체적으로, TTO는 인터리빙 프레임의 첫번째 L1 패킷의 데이터 필드에서 시작하는 첫번째 유저 패킷에 대한 TTO 값을 직접적으로 시그널링 한다. Specifically, the TTO directly signals the TTO value for the first user packet beginning in the data field of the first L1 packet of the interleaving frame.

BUFS는 PLP에 대해 모듈레이터에서 가정되는 수신기 버퍼 사이즈를, ISCR_Interval은 ISCR 값을 전송하는 두 개의 L1 패킷 사이의 L1 패킷 수를 나타낸다. 해당 값이 0으로 설정되면, ISCR 값을 전송하는지 여부는 L1 패킷의 헤더에서 나타내어질 수 있다. 0 < ISCR_Interval < 1023D 이면, 인터리빙 프레임의 첫번째 L1 패킷이 ISCR 값을 나른다. 해당 필드는 PLP_ISSY_mode 10B인 경우에 나타난다. BUFS represents the assumed receiver buffer size for the PLP and ISCR_Interval represents the number of L1 packets between the two L1 packets transmitting the ISCR value. If the value is set to 0, whether to transmit the ISCR value can be indicated in the header of the L1 packet. 0 < ISCR_Interval < 1023D, the first L1 packet of the interleaving frame carries the ISCR value. The field is displayed in the case where PLP_ISSY_mode 10 B.

ISCR_IF는 인터리빙 프레임에서 첫번째 L1 패킷의 데이터 필드에서 시작하는 첫번째 유저 패킷에 대한 ISCR 값을 전송한다. 해당 필드는 ISCR_Interval이 1023D인 경우에만 나타난다. 또한, 해당 필드는 ISCR_Interval > 0인 경우, 인터리빙 프레임의 첫번째 L1 패킷이 ISCR 값을 전송한다면 생략될 수 있다. ISCR_IF transmits the ISCR value for the first user packet beginning in the data field of the first L1 packet in the interleaving frame. This field appears only if the ISCR_Interval is 1023 D. Also, if the field is ISCR_Interval > 0, the first L1 packet of the interleaving frame may be omitted if it transmits an ISCR value.

도 6d에 도시된 바와 같이 본 발명의 또 다른 실시 예에 따른 시그널링 필드의 컨피규러블 필드는 PLP_ISSYI_mode 필드(1 비트)를 포함하고, 다이내믹 필드는 TTO 필드(32 비트), BUFS 필드(12 비트), ISCR Interval 필드(10 비트)를 포함할 수 있다. 여기서, TTO 필드, BUFS 필드 및 ISCR Interval 필드는 PLP_ISSYI 가 활성화되는 경우, 즉 PLP_ISSYI_mode 가 1인 경우에 값을 가질 수 있다. 6D, the configurable field of the signaling field according to another embodiment of the present invention includes a PLP_ISSYI_mode field (1 bit), a dynamic field includes a TTO field (32 bits), a BUFS field (12 bits) , And an ISCR Interval field (10 bits). Here, the TTO field, the BUFS field, and the ISCR Interval field can have values when PLP_ISSYI is activated, that is, when PLP_ISSYI_mode is 1.

여기서, PLP_ISSYI_mode 필드(1 비트)는 아래 표 8과 같은 값을 가질 수 있다. Here, the PLP_ISSYI_mode field (1 bit) may have the values shown in Table 8 below.

0B0B ISSY is not used.ISSY is not used. 1B1B the ISCR value is carried as part of L1 packet (header)The ISCR value is carried as part of the L1 packet (header)

한편, 도 6d에 도시된 바와 같은 다이내믹 필드는 인터리빙 프레임이 매핑된 모든 전송 프레임에 대해 동일한 값을 가지게 된다. Meanwhile, the dynamic field as shown in FIG. 6D has the same value for all transmission frames to which the interleaving frame is mapped.

도 6e에 도시된 바와 같이 본 발명의 또 다른 실시 예에 따른 시그널링 필드의 컨피규러블 필드는 PLP_ISSYI_mode 필드(1 비트)를 포함하고, 다이내믹 필드는 TTO 필드(32 비트), BUFS 필드(12 비트), ISCR Interval 필드(10 비트)를 포함할 수 있다. 6E, the configurable field of the signaling field according to another embodiment of the present invention includes a PLP_ISSYI_mode field (1 bit), a dynamic field includes a TTO field (32 bits), a BUFS field (12 bits) , And an ISCR Interval field (10 bits).

여기서, PLP_ISSYI_mode 가 O인 경우 TTO 필드, BUFS 필드 및 ISCR Interval 필드의 값은 "0"으로 설정되거나, 리저브 영역으로 이용될 수 있다. Here, when the PLP_ISSYI_mode is 0, the values of the TTO field, the BUFS field, and the ISCR Interval field may be set to "0" or used as reserved areas.

또한, PLP_ISSYI_mode 가 1인 경우 인터리빙 프레임의 첫번째 L1 패킷이 ISCR 값을 전송할 수 있다. Also, if PLP_ISSYI_mode is 1, the first L1 packet of the interleaving frame can transmit the ISCR value.

여기서, PLP_ISSYI_mode 필드(1 비트)은 아래 표와 같은 값을 가질 수 있다. Here, the PLP_ISSYI_mode field (1 bit) may have a value as shown in the following table.

0B0B ISSY is not used.ISSY is not used. 1B1B the ISCR value is carried as part of L1 packet (header)The ISCR value is carried as part of the L1 packet (header)

ISCR_Interval은 ISCR 값을 전송하는 L1 패킷의 간격을 나타내는 것으로, 인터리빙 프레임의 첫번째 L1 패킷은 ISCR 값을 전송한다. 해당 값이 O으로 설정되는 경우, ISCR 값을 전송하는지 여부를 나타내는 값이 L1 패킷의 헤더에 포함된다. 또한, 해당 값이‘1023B'로 설정되는 경우, 인터리빙 프레임의 첫번째 L1 패킷만이 ISCR 값을 전송한다. ISCR_Interval represents the interval of the L1 packet transmitting the ISCR value, and the first L1 packet of the interleaving frame transmits the ISCR value. If the value is set to O, a value indicating whether to transmit the ISCR value is included in the header of the L1 packet. Also, if the value is set to '1023 B ', only the first L1 packet of the interleaving frame transmits the ISCR value.

도 6f에 도시된 바와 같이 본 발명의 또 다른 실시 예에 따른 시그널링 필드의 컨피규러블 필드는 PLP_ISSYI_mode 필드(2 비트)를 포함하고, 다이내믹 필드는 TTO 필드(32 비트), BUFS 필드(12 비트), ISCR Interval 필드(10 비트)를 포함할 수 있다. 6F, the configurable field of the signaling field according to another embodiment of the present invention includes a PLP_ISSYI_mode field (2 bits), a dynamic field includes a TTO field (32 bits), a BUFS field (12 bits) , And an ISCR Interval field (10 bits).

여기서, PLP_ISSYI_mode 필드(2 비트)는 아래 표와 같은 값을 가질 수 있다. Here, the PLP_ISSYI_mode field (2 bits) may have a value as shown in the following table.

00B 00 B ISSY is not used.ISSY is not used. 01B 01 B reservedreserved 10B 10 B the ISCR value is carried as part of L1 packet (header)The ISCR value is carried as part of the L1 packet (header) 11B 11 B the ISCR value is appended to each user packetThe ISCR value is appended to each user packet

이 경우, PLP_ISSYI_mode가 00B 또는 01B인 경우, TTO 및 BUFS 필드의 값은 '0'으로 설정되거나, 리저브 영역으로 이용될 수 있다. In this case, if PLP_ISSYI_mode is a 00 B or 01 B, the value of TTO and BUFS fields, or set to "0", it can be used as a reserved area.

또한, PLP_ISSYI_mode가 10B가 아닌 경우, ISCR Interval 필드의 값은 '0'으로 설정되거나, 리저브 영역으로 이용될 수 있다. In addition, when a non-PLP_ISSYI_mode 10 B, the value of Interval field ISCR is either set to zero, can be used as a reserved area.

ISCR_Interval이 0으로 설정되면, ISCR 값을 전송하는지 여부는 L1 패킷의 헤더에서 나타내어질 수 있다. 그렇지 않으면, 인터리빙 프레임의 첫번째 L1 패킷은 ISCR 값을 전송할 수 있다. If ISCR_Interval is set to 0, whether to transmit the ISCR value can be indicated in the header of the L1 packet. Otherwise, the first L1 packet of the interleaving frame may transmit the ISCR value.

도 7은 본 발명의 일 실시 예에 따른 수신 장치의 구성을 나타낸 블록도이다.7 is a block diagram illustrating a configuration of a receiving apparatus according to an embodiment of the present invention.

도 7을 참조하면, 수신 장치(200)는 수신부(210), 시그널링 처리부(220) 및 신호 처리부(230)를 포함한다. 7, a receiving apparatus 200 includes a receiving unit 210, a signaling processing unit 220, and a signal processing unit 230. [

수신부(210)는 시그널링 정보 및 적어도 하나의 신호 처리 경로에 매핑된 데이터를 포함하는 프레임을 수신한다. 여기서, 시그널링 정보는, ISSY(Input Stream SYnchronizer) 모드 정보, ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보(이하, BUFS), 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보(이하, TTO)를 포함할 수 있다. The receiving unit 210 receives a frame including signaling information and data mapped to at least one signal processing path. Herein, the signaling information includes information on receiver buffer size (hereinafter referred to as BUFS) required according to ISSY (Input Stream Synchronizer) mode information, ISSY mode information, P1 symbol of a predetermined frame for transmitting a user packet, (Hereinafter referred to as &quot; TTO &quot;).

시그널링 처리부(220)는 수신된 프레임에서 시그널링 정보를 추출한다. 특히, 시그널링 처리부(220)는 L1 시그널링을 추출하고, 디코딩하여 ISSY 모드, BUFS, TTO 값을 획득할 수 있다. 이를 위해 시그널링 처리부(220)는 L1 시그널링이 포함된 P1 심볼을 검출하여 디코딩할 수 있다. The signaling processing unit 220 extracts signaling information from the received frame. In particular, the signaling processor 220 may extract and decode the L1 signaling to obtain the ISSY mode, BUFS, and TTO values. For this, the signaling processing unit 220 can detect and decode P1 symbols including L1 signaling.

또한, 시그널링 처리부(220)는 필요에 따라 L1 시그널링을 추출하고, 디코딩하여 ISCR 값을 획득할 수 있다. 다만, 경우에 따라서는 ISCR 값은 포함된 위치에 따라 신호 처리부(230)를 통해 획득될 수도 있다. In addition, the signaling processing unit 220 may extract and decode the L1 signaling as needed to obtain the ISCR value. However, in some cases, the ISCR value may be obtained through the signal processing unit 230 according to the included position.

신호 처리부(230)는 추출된 시그널링 정보에 기초하여 프레임에 포함된 데이터를 신호 처리할 수 있다. The signal processing unit 230 can process the data included in the frame based on the extracted signaling information.

신호 처리부(230)는 시그널링 처리부(220)에서 획득된 ISSY 모드, BUFS 값, TTO 값을 이용하여 수신된 프레임을 신호처리할 수 있다. 예를 들어, 신호 처리는 복조(Demodulation), 프레임 디빌더(Frame De-builder), BICM 디코딩, 입력 디-프로세싱(Input De-processing) 과정을 수행할 수 있다.The signal processing unit 230 may process the received frame using the ISSY mode, the BUFS value, and the TTO value acquired by the signaling processing unit 220. [ For example, signal processing can perform demodulation, frame de-builder, BICM decoding, and input de-processing.

특히, 신호 처리부(230)는 PLP를 추출하여 FEC 디코딩하고, 시그널링 처리부(220)에서 제공된 ISSY 모드, BUFS, TTO 값 및 ISCR 값 등에 기초하여 에러 정정된 L1 패킷으로부터 L2 패킷을 생성할 수 있다. In particular, the signal processor 230 extracts the PLP and decodes the PLP, and generates the L2 packet from the error-corrected L1 packet based on the ISSY mode, BUFS, TTO value, and ISCR value provided by the signaling processor 220.

도 8은 본 발명의 일 실시 예에 따른 신호 처리부를 구체적으로 설명하기 위한 블록도이다.  8 is a block diagram for explaining a signal processing unit according to an embodiment of the present invention.

도 8에 따르면, 신호 처리부(230)는 디모듈레이터(231), 디코더(232) 및 스트림 제너레이터(233)을 포함한다. 8, the signal processing unit 230 includes a demodulator 231, a decoder 232, and a stream generator 233. [

디모듈레이터(231)는 수신된 RF 신호로부터 OFDM 파라미터에 따라 복조를 수행하여, 싱크 디텍션을 수행하고 싱크가 디텍션되면 싱크 영역에 저장된 정보로부터 Mobil 프레임이 수신되고 있는지 Fixed 프레임이 수신되고 있는지를 인식한다.The demodulator 231 demodulates the received RF signal according to the OFDM parameter to perform sync detection. If the sync is detected, the demodulator 231 recognizes whether a mobile frame is received or a fixed frame is received from the information stored in the sink area.

이 경우, 시그널링 영역과 데이터 영역에 대한 OFDM 파라미터가 미리 정해져 있지 않은 경우, 싱크 영역에 저장되어 있는 시그널링 영역과 데이터 영역에 대한 OFDM 파라미터를 획득하여 싱크 영역 바로 다음에 오는 시그널링 영역과 데이터 영역에 대한 OFDM 파라미터 정보를 획득하여 복조를 수행할 수 있다.In this case, if the OFDM parameters for the signaling area and the data area are not predetermined, the OFDM parameters for the signaling area and the data area stored in the sink area are obtained and the signaling area and the data area OFDM parameter information and perform demodulation.

디코더(232)는 입력받은 데이터에 대한 복호화를 수행한다. 이 경우, 디코더(232)는 시그널링 정보를 이용하여 각 데이터 영역에 저장된 데이터에 대한 FEC 방식, 변조 방식 등의 파라미터를 획득하여 복호화를 수행할 수 있다. 또한, 디코더(223)는 컨피규러블 필드 및 다이내믹 필드에 포함된 데이터 정보에 기초하여 데이터의 시작 위치를 산출할 수 있다. 즉, 해당 PLP가 프레임의 어느 위치에서 전송되는지 산출할 수 있다. The decoder 232 decodes the input data. In this case, the decoder 232 can obtain parameters such as the FEC scheme and the modulation scheme for the data stored in the respective data areas using the signaling information, and perform decoding. In addition, the decoder 223 can calculate the start position of the data based on the data information included in the configurable field and the dynamic field. That is, it is possible to calculate at which position of the frame the corresponding PLP is transmitted.

스트림 제너레이터(233)는 디코더(232)로부터 입력받은 BB 프레임(BB FRAME)을 처리하여 서비스될 데이터를 생성할 수 있다. The stream generator 233 can process the BB frame (BB FRAME) input from the decoder 232 to generate data to be served.

스트림 제너레이터(233)는 시그널링 처리부(220)에서 제공된 ISSY 모드, BUFS, TTO 값 및 ISCR 값 등에 기초하여 에러 정정된 L1 패킷으로부터 L2 패킷을 생성할 수 있다. The stream generator 233 can generate an L2 packet from the error-corrected L1 packet based on the ISSY mode, the BUFS, the TTO value, and the ISCR value provided by the signaling processing unit 220. [

구체적으로, 스트림 제너레이터(233)는 디-지터 버퍼들을 포함할 수 있는데 디-지터 버퍼들은 시그널링 처리부(220)에서 제공된 ISSY 모드, BUFS, TTO 값 및 ISCR 값 등에 기초하여 출력 스트림을 복원하기 위한 정확한 타이밍을 재생성할 수 있다. 이에 따라 복수 개의 PLP들 간의 싱크를 위한 딜레이가 보상될 수 있다. In particular, the stream generator 233 may include de-jitter buffers that are accurate to recover the output stream based on the ISSY mode, BUFS, TTO value, and ISCR value provided in the signaling processing section 220 The timing can be regenerated. Thus, a delay for synchronization between a plurality of PLPs can be compensated.

도 9는 본 발명의 일 실시 예에 따른 시그널링 처리부의 구성을 나타내는 블럭도이다. 9 is a block diagram showing the configuration of a signaling processing unit according to an embodiment of the present invention.

도 9에 따르면, 시그널링 처리부(220)는 디모듈레이터(221), 먹스(222), 디인터리버(223) 및 디코더(224)를 포함한다. 9, the signaling processing unit 220 includes a demodulator 221, a multiplexer 222, a deinterleaver 223, and a decoder 224. [

디모듈레이터(221)는 송신 장치(100)에서 전송한 신호를 수신하여 복조한다. 구체적으로, 디모듈레이터(221)는 수신된 신호를 복조하여 LDPC 부호어에 대응되는 값을 생성하고 이를 먹스(222)로 출력한다.The demodulator 221 receives and demodulates the signal transmitted from the transmitting apparatus 100. Specifically, the demodulator 221 demodulates the received signal to generate a value corresponding to the LDPC codeword, and outputs the value to the multiplexer 222.

이 경우, LDPC 부호어에 대응되는 값은 수신된 신호에 대한 채널 값으로 표현될 수 있다. 여기에서, 채널 값을 결정하는 방법은 다양하게 존재할 수 있으며, 일 예로, LLR(Log Likelihood Ratio) 값을 결정하는 방법이 될 수 있다. In this case, the value corresponding to the LDPC codeword can be represented by the channel value for the received signal. Here, the channel value may be determined in various ways, for example, a method of determining a log likelihood ratio (LLR) value.

여기에서, LLR 값은 송신 장치(100)에서 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또는, LLR 값은 경판정(hard decision)에 따라 결정된 비트 값 자체가 될 수 있으며, 또한, LLR 값은 송신 장치(100)에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다. Here, the LLR value can be represented by a value obtained by taking a log as a ratio of the probability that the bits transmitted from the transmitting apparatus 100 are 0 and the probability of one day. Alternatively, the LLR value may be a bit value determined according to a hard decision, and the LLR value may be a representative value determined according to a period in which the probability that the bit transmitted from the transmitting apparatus 100 is 0 or 1 .

먹스(222)는 디모듈레이터(221)의 출력 값을 멀티플렉싱하고, 이를 디인터리버(223)로 출력한다. 여기에서, 디모듈레이터(221)의 출력 값은 LDPC 부호어에 대응되는 값으로 일 예로, LLR 값이 될 수 있다.The multiplexer 222 multiplexes the output value of the demodulator 221 and outputs it to the deinterleaver 223. Here, the output value of the demodulator 221 corresponds to the LDPC codeword, and may be an LLR value, for example.

구체적으로, 먹스(222)는 송신 장치(100)에 구비된 디먹스(도 3, 1240-2)에 대응되는 구성요소로, 디먹스(1240-2)에서 수행된 디멀티플렉싱 동작을 역으로 수행할 수 있다. 즉, 먹스(222)는 디모듈레이터(221)에서 출력된 LDPC 부호어에 대응되는 값을 패러렐-투-시리얼(parallel-to-serial) 변환하여 LDPC 부호어에 대응되는 값을 멀티플렉싱한다. Specifically, the MUX 222 is a component corresponding to the DEMUX (FIG. 3, 1240-2) provided in the transmission apparatus 100, and performs the demultiplexing operation performed in the DEMUX 1240-2 inversely can do. That is, the multiplexer 222 performs a parallel-to-serial conversion on the value corresponding to the LDPC codeword output from the demodulator 221 to multiplex the value corresponding to the LDPC codeword.

디인터리버(223)는 먹스(222)의 출력 값을 디인터리빙하여 디코더(224)로 출력한다. The deinterleaver 223 deinterleaves the output value of the MUX 222 and outputs it to the decoder 224. [

구체적으로, 디인터리버(223)는 송신 장치(100)에 구비된 인터리버(도 3, 1230-2)에 대응되는 구성요소로서, 인터리버(도 3, 1230-2)에서 수행된 동작을 역으로 수행할 수 있다. 즉, 디인터리버(223)는 인터리버(도 3, 1230-2)에서 수행된 인터리빙 동작에 대응되도록 LDPC 부호어에 대응되는 값에 대해 디인터리빙을 수행할 수 있다. 여기에서, LDPC 부호어에 대응되는 값은 일 예로 LLR 값이 될 수 있다.Specifically, the deinterleaver 223 is a component corresponding to the interleaver (FIG. 3, 1230-2) provided in the transmitting apparatus 100, and performs inverse operations performed in the interleaver (FIG. 3, 1230-2) can do. That is, the deinterleaver 223 can deinterleave the values corresponding to the LDPC codeword so as to correspond to the interleaving operation performed in the interleaver (FIGS. 3 and 1230-2). Here, the value corresponding to the LDPC codeword can be an LLR value as an example.

디코더(224)는 송신 장치(100)에 구비된 FEC 인코더(1220-2)에 대응되는 구성요소로, FEC 인코더(1220-2)에서 수행된 동작을 역으로 수행할 수 있다. 구체적으로, 디코더(224)는 디인터리빙된 LLR 값에 기초하여 디코딩을 수행하여 L1 시그널링을 출력할 수 있다. The decoder 224 is a component corresponding to the FEC encoder 1220-2 included in the transmission apparatus 100 and can perform an operation performed by the FEC encoder 1220-2 inversely. Specifically, the decoder 224 may perform decoding based on the deinterleaved LLR value to output L1 signaling.

도 10은 본 발명의 일 실시 예에 따른 수신 장치의 신호 처리 방법을 설명하기 위한 흐름도이다. 10 is a flowchart illustrating a signal processing method of a receiving apparatus according to an embodiment of the present invention.

도 10에 도시된 송신 장치의 신호 처리 방법에 따르면, 우선, 입력된 스트림에 포함된 데이터를 적어도 하나의 신호 처리 경로에 매핑시켜 프레임을 생성한다(S1010).According to the signal processing method of the transmitting apparatus shown in FIG. 10, first, a frame is generated by mapping data included in an input stream to at least one signal processing path (S1010).

이어서, 프레임의 시그널링 영역에 시그널링 정보를 삽입한다(S1020). 여기서, 시그널링 정보는, ISSY(Input Stream SYnchronizer) 모드 정보, ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보를 포함할 수 있다. 여기서, 기설정된 프레임은 유저 패킷을 전송하는 인터리빙 프레임이 매핑된 첫 번째 프레임이 될 수 있다. Then, the signaling information is inserted into the signaling area of the frame (S1020). Herein, the signaling information includes information on an ISSY (Input Stream Synchronizer) mode, receiver buffer size information requested according to ISSY mode information, P1 symbol of a predetermined frame for transmitting a user packet, and predetermined bits May be included in the time information. Here, the predetermined frame may be the first frame to which the interleaving frame for transmitting the user packet is mapped.

이후, 시그널링 정보가 삽입된 프레임을 전송한다(S1O30).Thereafter, the frame in which the signaling information is inserted is transmitted (S1O30).

또한, 시그널링 정보가 삽입되는 프레임의 시그널링 영역은, 컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함할 수 있다. 이 경우, ISSY 모드 정보는 컨피규러블 필드에 포함되고, 수신기 버퍼 사이즈 및 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보는 다이내믹 필드에 포함될 수 있다. In addition, the signaling region of the frame into which the signaling information is inserted may include a configurable field and a dynamic field. In this case, the ISSY mode information is included in the configurable field, and the time information between the receiver buffer size and the P1 symbol of the predetermined frame transmitting the user packet and the time when the predetermined bit of the first user packet among the user packets is output is May be included in the dynamic field.

또한, 다이내믹 필드는, ISCR(Input Stream Clock Reference) 정보를 더 포함할 수 있다. In addition, the dynamic field may further include ISCR (Input Stream Clock Reference) information.

또한, 시그널링 정보는, 프리 시그널링(pre signalling) 정보 및 포스트 시그널링(post signalling) 정보를 포함하며, 컨피규러블 필드 및 다이내믹 필드는 포스트 시그널링 정보에 포함될 수 있다. Also, the signaling information may include pre-signaling information and post signaling information, and the configurable field and the dynamic field may be included in the post-signaling information.

도 11은 본 발명의 일 실시 예에 따른 수신 장치의 신호 처리 방법을 설명하기 위한 흐름도이다.11 is a flowchart illustrating a signal processing method of a receiving apparatus according to an embodiment of the present invention.

도 11에 도시된 수신 장치의 신호 처리 방법에 따르면, 시그널링 정보 및 적어도 하나의 신호 처리 경로에 매핑된 데이터를 포함하는 프레임을 수신한다(S1110).According to the signal processing method of the receiving apparatus shown in Fig. 11, a frame including signaling information and data mapped to at least one signal processing path is received (S1110).

이어서, 수신된 프레임에서 시그널링 정보를 추출한다(S1120).Subsequently, signaling information is extracted from the received frame (S1120).

이 후, 추출된 시그널링 정보에 기초하여 프레임에 포함된 데이터를 신호 처리한다(S1130). 이 경우, 시그널링 정보에 포함된 ISSY(Input Stream SYnchronizer) 모드 정보, ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보에 기초하여 데이터를 신호 처리할 수 있다. Thereafter, based on the extracted signaling information, the data included in the frame is subjected to signal processing (S1130). In this case, the ISSY (Input Stream Synchronizer) mode information included in the signaling information, the receiver buffer size information requested according to the ISSY mode information, and the P1 symbol of the predetermined frame for transmitting the user packet and the first user packet The data can be signal-processed based on the time information between the time when the set bit is outputted.

또한, 시그널링 정보가 삽입되는 프레임의 시그널링 영역은, 컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함할 수 있다. 이 경우, ISSY 모드 정보는 컨피규러블 필드에 포함되고, 수신기 버퍼 사이즈 및 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보는 다이내믹 필드에 포함될 수 있다. In addition, the signaling region of the frame into which the signaling information is inserted may include a configurable field and a dynamic field. In this case, the ISSY mode information is included in the configurable field, and the time information between the receiver buffer size and the P1 symbol of the predetermined frame transmitting the user packet and the time when the predetermined bit of the first user packet among the user packets is output is May be included in the dynamic field.

또한, 다이내믹 필드는, ISCR(Input Stream Clock Reference) 정보를 더 포함할 수 있다. In addition, the dynamic field may further include ISCR (Input Stream Clock Reference) information.

또한, 시그널링 정보는, 프리 시그널링(pre signalling) 정보 및 포스트 시그널링(post signalling) 정보를 포함하며, 컨피규러블 필드 및 다이내믹 필드는 포스트 시그널링 정보에 포함될 수 있다. Also, the signaling information may include pre-signaling information and post signaling information, and the configurable field and the dynamic field may be included in the post-signaling information.

도 12a 내지 도 12f는 본 발명의 다른 실시 예로 L2 패킷에 ISSY 필드가 존재하는 경우를 나타내는 도면이다.12A to 12F are diagrams illustrating a case where an ISSY field exists in an L2 packet according to another embodiment of the present invention.

도 12a는 입력 프로세서(1100)의 다른 실시 예를 나타낸 도면이다. 상기 도 12a에서 입력 프로세서(1100)은 Baseband packet (BBP) 생성기(S1210)와 Baseband packet (BBF) 생성기(S1220)를 포함한다. 상기 BBP는 상술한 실시 예에서 L2 패킷에 해당하며 상기 BBF는 상술한 실시 예에서 L1 패킷에 해당한다. 상기 BBP 생성기(S1210)은 TS, IP 혹은 다른 형태의 스트림을 입력으로하여 BBP를 생성한다. 이 때 TS 스트림은 BBP의 형태로 변환되지 않고 원래의 형태로 출력될 수 있으며 이 때 상기 TS 스트림을 구성하는 TS 패킷이 상술한 실시 예에서 L2 패킷에 해당함에 유의한다. 상기 BBF 생성기 (S1220)는 상기 BBP들을 입력으로 하여 BBF를 생성한다.12A is a diagram showing another embodiment of the input processor 1100. In Fig. 12A, the input processor 1100 includes a Baseband Packet (BBP) generator S1210 and a Baseband Packet (BBF) generator S1220. The BBP corresponds to the L2 packet in the above-described embodiment and the BBF corresponds to the L1 packet in the above-described embodiment. The BBP generator S1210 generates a BBP by inputting TS, IP, or other types of streams. At this time, the TS stream can be output in its original form without being converted into the BBP format, and it is noted that the TS packet constituting the TS stream corresponds to the L2 packet in the above-described embodiment. The BBF generator S1220 receives the BBPs and generates a BBF.

도 12b는 상기 BBP(S1230)와 BBF(S1240)의 관계를 나타낸 도면이다. 도 12b에서 상기 BBP(S1230)의 BBP Payload는 TS, IP 혹은 다른 형태의 스트림을 구성하는 패킷이다. 또한 BBF(S1240)는 복수개의 완전한 BBP 혹은 그 일부를 포함할 수 있음에 유의한다. 12B is a diagram showing a relationship between the BBP (S1230) and the BBF (S1240). In FIG. 12B, the BBP Payload of the BBP (S1230) is a packet that constitutes a TS, an IP, or another type of stream. It is noted that the BBF (S1240) may also include a plurality of complete BBPs or portions thereof.

도 12c는 해당 PLP의 입력 스트림이 TS 스트림일 경우의 BBP(S1230)의 포맷의 예를 도시한 도면이다.12C is a diagram showing an example of the format of the BBP (S1230) when the input stream of the PLP is a TS stream.

도 12d는 해당 PLP의 입력 스트림이 TS 스트림을 포함하고 상기 TS 스트림 이외에 IP혹은 다른 종류의 스트림을 포함할 경우에 상기 TS 스트림을 구성하는 TS 패킷으로 구성된 BBP(S1230)의 포맷의 예를 도시한 도면이다.12D shows an example of a format of a BBP (S1230) composed of TS packets constituting the TS stream when the input stream of the corresponding PLP includes a TS stream and includes an IP or other kinds of streams in addition to the TS stream FIG.

상기 도 12c와 12d에서 BBP의 Extension/Variable header에 ISSY 필드가 포함되어있으며, 상기 ISSY 필드에는 상기 BBP(S1230)에 포함된 첫 번째 TS 패킷이 상기 BBP 생성기(S1210)에 입력되는 순간의 카운터 값을 나타내는 ISCR 값이 전송될 수 있다. 상기 카운터는 송신기와 수신기에 공지된 주기로 동작하는 카운터이다. 상기 ISSY 필드는 BBF(S1240)를 구성하는 하나 혹은 그 이상의 BBP(S1230) 중에서 상기 BBF(S1240)에서 시작되는 첫 번째 BBP(S1230)에만 포함 될 수 있다.12C and 12D, an ISSY field is included in the Extension / Variable header of the BBP. The ISSY field includes a counter value at the moment when the first TS packet included in the BBP (S1230) is input to the BBP generator S1210 Lt; / RTI &gt; may be transmitted. The counter is a counter operating at a period known to the transmitter and receiver. The ISSY field may be included only in the first BBP (S1230) starting from the BBF (S1240) among the one or more BBPs (S1230) constituting the BBF (S1240).

도 12e는 상기 도 12a 내지 12d에 나타낸 실시 예에 따른 시그널링 필드의 구성을 설명하기 위한 도면이다. 상기 도 12e의 configurable L1-post에서 PLP_ISSY_IND는 해당 PLP에 ISSY가 적용되어있는지를 시그널링하는 필드이다. 상기 도 12e의 dynamic L1-post에서 PLP_BUFS는 해당 PLP를 위해 요청하는 최대 버퍼 크기를 나타내며, PLP_TTO는 상기 시그널링 필드들이 전송된 프레임을 포함하는 인터리빙 프레임을 구성하는 첫 번째 프레임의 프리엠블부터 상기 인터리빙 프레임의 첫 번째 BBF에 포함된 완전한 첫 번째 BBP의 첫 번째 TS 패킷이 출력되어야하는 시간 사이의 시간 정보이다. 상기 PLP_TTO는 상기 ISCR을 결정하기 위해 설정한 카운터의 주기의 배수로 계산된다.FIG. 12E is a diagram for explaining a configuration of a signaling field according to the embodiment shown in FIGS. 12A to 12D. In the configurable L1-post of FIG. 12E, PLP_ISSY_IND is a field for signaling whether an ISSY is applied to the corresponding PLP. The PLP_BUFS indicates a maximum buffer size requested for the corresponding PLP in the dynamic L1-post shown in FIG. 12E. The PLP_TTO indicates a size of the interleaving frame from the preamble of the first frame constituting the interleaving frame including the frame in which the signaling fields are transmitted, Is the time information between the time when the first TS packet of the first full BBP included in the first BBF of the first BBF is output. The PLP_TTO is calculated as a multiple of the period of the counter set to determine the ISCR.

상기 실시 예에서는 해당 PLP의 상기 PLP_ISSY_IND가 ‘1’로 설정되었을 경우에만 상기 BBP(S1230)의 ISSY 필드와 dynamic L1-post에 PLP_TTO, PLP_BUFS 필드가 존재하지만 구현에 따라 이들 필드가 항상 존재하지만 그 값은 reserved로 처리할 수 있음은 명백하다.In the above embodiment, only when the PLP_ISSY_IND of the corresponding PLP is set to '1', there are PLP_TTO and PLP_BUFS fields in the ISSY field and the dynamic L1-post of the BBP (S1230). However, It is obvious that it can be treated as reserved.

도 12f는 상기 도 12a 내지 12d에 나타낸 실시 예에 따른 시그널링 필드의 구성을 설명하기 위한 다른 도면이다. 상기 도 12f는 해당 PLP를 위해 요청하는 최대 버퍼 크기를 PLP_BUFS_UNIT 과 PLP_BUFS라는 2개의 필드로 시그널링한다는 점을 제외하면 도 12e와 동일하다. 상기 PLP_BUFS_UNIT 필드는 상기 PLP_BUFS의 단위를 시그널링하는 필드로 아래의 표 11과 같이 정의된다. 따라서 도 12f에 나타낸 실시 예에서 해당 PLP를 위해 요청하는 최대 버퍼 크기는 PLP_BUFS 필드에 나타낸 숫자에 PLP_BUFS_UNIT으로 시그널된 단위를 곱한 값으로 계산된다.12F is another diagram for explaining the configuration of a signaling field according to the embodiment shown in FIGS. 12A to 12D. 12F is the same as FIG. 12E except that the maximum buffer size requested for the corresponding PLP is signaled by two fields of PLP_BUFS_UNIT and PLP_BUFS. The PLP_BUFS_UNIT field is a field for signaling the unit of the PLP_BUFS, and is defined as shown in Table 11 below. Therefore, in the embodiment shown in FIG. 12F, the maximum buffer size requested for the corresponding PLP is calculated by multiplying the number indicated in the PLP_BUFS field by the unit signaled as PLP_BUFS_UNIT.

0000 1Kbits1Kbits 0101 8Kbits8Kbits 1010 64Kbits64Kbits 1111 1Mbits1Mbits

이상과 같이 본 발명의 다양한 실시 예에 따르면, 송신 장치에서의 데이터 프로세싱에 의해 발생되는 가변적인 딜레이를 보장해 주기 위한 정보를 시그널링 정보에서 획득할 수 있으므로 수신기의 스트림 처리 성능이 향상된다. As described above, according to various embodiments of the present invention, information for ensuring a variable delay caused by data processing in a transmission apparatus can be obtained from the signaling information, thereby improving the stream processing performance of the receiver.

한편, 본 발명에 따른 신호 처리 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다. Meanwhile, a non-transitory computer readable medium may be provided in which a program for sequentially performing the signal processing method according to the present invention is stored.

비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.A non-transitory readable medium is a medium that stores data for a short period of time, such as a register, cache, memory, etc., but semi-permanently stores data and is readable by the apparatus. In particular, the various applications or programs described above may be stored on non-volatile readable media such as CD, DVD, hard disk, Blu-ray disk, USB, memory card, ROM,

또한, 송신 장치 및 수신 장치에 대해 도시한 상술한 블록도에서는 버스(bus)를 미도시하였으나, 송신 장치 및 수신 장치에서 각 구성요소 간의 통신은 버스를 통해 이루어질 수도 있다. 또한, 각 장치에는 상술한 다양한 단계를 수행하는 CPU, 마이크로 프로세서 등과 같은 프로세서가 더 포함될 수도 있다. Although the buses are not shown in the above-described block diagrams for the transmitting apparatus and the receiving apparatus, the communication between the respective elements in the transmitting apparatus and the receiving apparatus may be performed via the bus. Further, each apparatus may further include a processor such as a CPU, a microprocessor, or the like that performs the various steps described above.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes and modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.

100 : 송신 장치 110 : 프레임 생성부
120 : 정보 삽입부 130 : 송신부
200 : 수신 장치
210 : 수신부 220 : 시그널링 처리부
230: 신호 처리부
100: transmitting apparatus 110: frame generating unit
120: information insertion unit 130:
200: Receiver
210: Receiver 220: Signaling processor
230: Signal processor

Claims (20)

송신 장치에 있어서,
입력된 스트림에 포함된 데이터를 적어도 하나의 신호 처리 경로에 매핑시켜 프레임을 생성하는 프레임 생성부;
상기 프레임의 시그널링 영역에 시그널링 정보를 삽입하는 정보 삽입부; 및
상기 시그널링 정보가 삽입된 프레임을 전송하는 송신부;를 포함하며,
상기 시그널링 정보는,
ISSY(Input Stream SYnchronizer) 모드 정보, 상기 ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보를 포함하는 것을 특징으로 하는 송신 장치.
In the transmitting apparatus,
A frame generation unit for generating a frame by mapping data included in an input stream to at least one signal processing path;
An information inserter for inserting signaling information in a signaling area of the frame; And
And a transmitter for transmitting the frame in which the signaling information is inserted,
Wherein the signaling information comprises:
(ISSY) mode information, a receiver buffer size information requested according to the ISSY mode information, a P1 symbol of a predetermined frame for transmitting a user packet, and a time when a predetermined bit of a first user packet among the user packets is outputted And time information between the time information and the time information.
제1항에 있어서,
상기 기설정된 프레임은 상기 유저 패킷을 전송하는 인터리빙 프레임이 매핑된 첫 번째 프레임이며,
상기 기설정된 비트는 MSB(Most Significant Bit)인 것을 특징으로 하는 송신 장치.
The method according to claim 1,
Wherein the predetermined frame is a first frame to which an interleaving frame for transmitting the user packet is mapped,
Wherein the predetermined bit is an MSB (Most Significant Bit).
제1항에 있어서,
상기 시그널링 영역은,
컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함하며,
상기 컨피규러블 필드는, 상기 ISSY 모드 정보를 포함하고,
상기 다이내믹 필드는, 상기 수신기 버퍼 사이즈 및 상기 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 상기 시간 정보를 포함하는 것을 특징으로 하는 송신 장치.
The method according to claim 1,
Wherein the signaling region comprises:
Comprising a configurable field and a dynamic field,
Wherein the configurable field includes the ISSY mode information,
Wherein the dynamic field includes the time information between the receiver buffer size and a P1 symbol of a predetermined frame transmitting the user packet and a time at which a predetermined bit of a first user packet of the user packet is output Transmitting apparatus.
제3항에 있어서,
상기 다이내믹 필드는,
ISCR(Input Stream Clock Reference) 정보를 더 포함하는 것을 특징으로 하는 송신 장치.
The method of claim 3,
Wherein the dynamic field comprises:
And an input stream clock reference (ISCR) information.
제3항에 있어서,
상기 시그널링 정보는,
프리 시그널링(pre signalling) 정보 및 포스트 시그널링(post signalling) 정보를 포함하며,
상기 컨피규러블 필드 및 다이내믹 필드는 상기 포스트 시그널링 정보에 포함되는 것을 특징으로 하는 송신 장치.
The method of claim 3,
Wherein the signaling information comprises:
Pre-signaling information and post-signaling information,
Wherein the configurable field and the dynamic field are included in the post signaling information.
제1항에 있어서,
상기 송신 장치는 DVB-T2 송신 시스템으로 구현되고,
상기 프레임의 시그널링 영역은 L1 시그널링을 전송하는 영역인 것을 특징으로 하는 송신 장치.
The method according to claim 1,
The transmitting apparatus is implemented as a DVB-T2 transmitting system,
Wherein the signaling region of the frame is an area for transmitting L1 signaling.
제1항에 있어서,
상기 송신 장치는 DVB-T2 송신 시스템으로 구현되고,
상기 수신기 버퍼 사이즈는 BUFS(BUFfer Size)이고, 상기 시간 정보는 TTO(Time To Output)인 것을 특징으로 하는 송신 장치.
The method according to claim 1,
The transmitting apparatus is implemented as a DVB-T2 transmitting system,
Wherein the receiver buffer size is BUFS (Buffer Size), and the time information is TTO (Time To Output).
시그널링 정보 및 적어도 하나의 신호 처리 경로에 매핑된 데이터를 포함하는 프레임을 수신하는 수신부;
상기 수신된 프레임에서 상기 시그널링 정보를 추출하는 시그널링 처리부; 및
상기 추출된 시그널링 정보에 기초하여 상기 프레임에 포함된 데이터를 신호 처리하는 신호 처리부;를 포함하며,
상기 신호 처리부는,
상기 시그널링 정보에 포함된 ISSY(Input Stream SYnchronizer) 모드 정보, 상기 ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보에 기초하여 상기 데이터를 신호 처리하는 것을 특징으로 하는 수신 장치.
A receiving unit for receiving a frame including signaling information and data mapped to at least one signal processing path;
A signaling processor for extracting the signaling information from the received frame; And
And a signal processing unit for signal processing the data included in the frame based on the extracted signaling information,
The signal processing unit,
An ISSY (Input Stream Synchronizer) mode information included in the signaling information, a receiver buffer size information requested according to the ISSY mode information, a P1 symbol of a predetermined frame for transmitting a user packet, and a P1 symbol of a first user packet Wherein the signal processing section performs signal processing on the data based on time information between a time when a set bit is output.
제8항에 있어서,
상기 기설정된 프레임은 상기 유저 패킷을 전송하는 인터리빙 프레임이 매핑된 첫 번째 프레임이며, 상기 기설정된 비트는 MSB(Most Significant Bit)인 것을 특징으로 하는 수신 장치.
9. The method of claim 8,
Wherein the predetermined frame is a first frame to which an interleaving frame for transmitting the user packet is mapped, and the predetermined bit is an MSB (Most Significant Bit).
제8항에 있어서,
상기 시그널링 영역은,
컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함하며,
상기 컨피규러블 필드는, 상기 ISSY 모드 정보를 포함하고,
상기 다이내믹 필드는, 상기 수신기 버퍼 사이즈 및 상기 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 상기 시간 정보를 포함하는 것을 특징으로 하는 수신 장치.
9. The method of claim 8,
Wherein the signaling region comprises:
Comprising a configurable field and a dynamic field,
Wherein the configurable field includes the ISSY mode information,
Wherein the dynamic field includes the time information between the receiver buffer size and a P1 symbol of a predetermined frame transmitting the user packet and a time at which a predetermined bit of a first user packet of the user packet is output Receiving device.
제10항에 있어서,
상기 다이내믹 필드는,
ISCR(Input Stream Clock Reference) 정보를 더 포함하는 것을 특징으로 하는 수신 장치.
11. The method of claim 10,
Wherein the dynamic field comprises:
Further comprising: ISCR (Input Stream Clock Reference) information.
제10항에 있어서,
상기 시그널링 정보는,
프리 시그널링(pre signalling) 정보 및 포스트 시그널링(post signalling) 정보를 포함하며,
상기 컨피규러블 필드 및 다이내믹 필드는 상기 포스트 시그널링 정보에 포함되는 것을 특징으로 하는 수신 장치.
11. The method of claim 10,
Wherein the signaling information comprises:
Pre-signaling information and post-signaling information,
Wherein the configurable field and the dynamic field are included in the post signaling information.
제9항에 있어서,
상기 수신 장치는 DVB-T2 수신 시스템으로 구현되고,
상기 프레임의 시그널링 영역은 L1 시그널링을 전송하는 영역인 것을 특징으로 하는 수신 장치.
10. The method of claim 9,
The receiving apparatus is implemented as a DVB-T2 receiving system,
Wherein the signaling region of the frame is an area for transmitting L1 signaling.
제9항에 있어서,
상기 수신 장치는 DVB-T2 수신 시스템으로 구현되고,
상기 수신기 버퍼 사이즈는 BUFS(BUFfer Size)이고, 상기 시간 정보는 TTO(Time To Output)인 것을 특징으로 하는 수신 장치.
10. The method of claim 9,
The receiving apparatus is implemented as a DVB-T2 receiving system,
Wherein the receiver buffer size is BUFS (Buffer Size), and the time information is TTO (Time To Output).
송신 장치의 신호 처리 방법에 있어서,
입력된 스트림에 포함된 데이터를 적어도 하나의 신호 처리 경로에 매핑시켜 프레임을 생성하는 단계;
상기 프레임의 시그널링 영역에 시그널링 정보를 삽입하는 단계; 및
상기 시그널링 정보가 삽입된 프레임을 전송하는 단계;를 포함하며,
상기 시그널링 정보는,
ISSY(Input Stream SYnchronizer) 모드 정보, 상기 ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보를 포함하는 것을 특징으로 하는 신호 처리 방법.
A signal processing method of a transmitting apparatus,
Generating a frame by mapping data included in an input stream to at least one signal processing path;
Inserting signaling information in a signaling region of the frame; And
And transmitting a frame in which the signaling information is inserted,
Wherein the signaling information comprises:
(ISSY) mode information, a receiver buffer size information requested according to the ISSY mode information, a P1 symbol of a predetermined frame for transmitting a user packet, and a time when a predetermined bit of a first user packet among the user packets is outputted Wherein the time information includes time information between the time information and the time information.
제15항에 있어서,
상기 기설정된 프레임은 상기 유저 패킷을 전송하는 인터리빙 프레임이 매핑된 첫 번째 프레임이며, 상기 기설정된 비트는 MSB(Most Significant Bit)인 것을 특징으로 하는 신호 처리 방법.
16. The method of claim 15,
Wherein the predetermined frame is a first frame to which an interleaving frame for transmitting the user packet is mapped, and the predetermined bit is an MSB (Most Significant Bit).
제15항에 있어서,
상기 시그널링 영역은,
컨피규러블 필드(configurable field) 및 다이내믹 필드(dynamic field)를 포함하며,
상기 컨피규러블 필드는, 상기 ISSY 모드 정보를 포함하고,
상기 다이내믹 필드는, 상기 수신기 버퍼 사이즈 및 상기 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 상기 시간 정보를 포함하는 것을 특징으로 하는 신호 처리 방법.
16. The method of claim 15,
Wherein the signaling region comprises:
Comprising a configurable field and a dynamic field,
Wherein the configurable field includes the ISSY mode information,
Wherein the dynamic field includes the time information between the receiver buffer size and a P1 symbol of a predetermined frame transmitting the user packet and a time at which a predetermined bit of a first user packet of the user packet is output Signal processing method.
제17항에 있어서,
상기 다이내믹 필드는,
ISCR(Input Stream Clock Reference) 정보를 더 포함하는 것을 특징으로 하는 신호 처리 방법.
18. The method of claim 17,
Wherein the dynamic field comprises:
Further comprising: ISCR (Input Stream Clock Reference) information.
제17항에 있어서,
상기 시그널링 정보는,
프리 시그널링(pre signalling) 정보 및 포스트 시그널링(post signalling) 정보를 포함하며,
상기 컨피규러블 필드 및 다이내믹 필드는 상기 포스트 시그널링 정보에 포함되는 것을 특징으로 하는 신호 처리 방법.
18. The method of claim 17,
Wherein the signaling information comprises:
Pre-signaling information and post-signaling information,
Wherein the configurable field and the dynamic field are included in the post signaling information.
수신 장치의 신호 처리 방법에 있어서,
시그널링 정보 및 적어도 하나의 신호 처리 경로에 매핑된 데이터를 포함하는 프레임을 수신하는 단계;
상기 수신된 프레임에서 상기 시그널링 정보를 추출하는 단계; 및
상기 추출된 시그널링 정보에 기초하여 상기 프레임에 포함된 데이터를 신호 처리하는 단계;를 포함하며,
상기 신호 처리하는 단계는,
상기 시그널링 정보에 포함된 ISSY(Input Stream SYnchronizer) 모드 정보, 상기 ISSY 모드 정보에 따라 요구되는 수신기 버퍼 사이즈 정보 및, 유저 패킷을 전송하는 기설정된 프레임의 P1 심볼 및 상기 유저 패킷 중 첫번째 유저 패킷의 기설정된 비트가 출력되는 시간 사이의 시간 정보에 기초하여 상기 데이터를 신호 처리하는 것을 특징으로 하는 신호 처리 방법.
A signal processing method of a receiving apparatus,
Receiving a frame including signaling information and data mapped to at least one signal processing path;
Extracting the signaling information in the received frame; And
And signal processing the data included in the frame based on the extracted signaling information,
Wherein the signal processing step comprises:
An ISSY (Input Stream Synchronizer) mode information included in the signaling information, a receiver buffer size information requested according to the ISSY mode information, a P1 symbol of a predetermined frame for transmitting a user packet, and a P1 symbol of a first user packet Wherein the signal processing section performs signal processing on the data based on time information between a time when a set bit is output.
KR1020130115741A 2013-07-05 2013-09-27 Transmitting apparatus and receiving apparatus and signal processing method thereof KR102087216B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/273,630 US9838748B2 (en) 2013-07-05 2014-05-09 Transmitting apparatus and receiving apparatus, and signal processing method thereof
PCT/KR2014/006017 WO2015002504A1 (en) 2013-07-05 2014-07-04 Transmitting apparatus and receiving apparatus, and signal processing method thereof

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201361843115P 2013-07-05 2013-07-05
US201361843095P 2013-07-05 2013-07-05
US61/843,115 2013-07-05
US61/843,095 2013-07-05
US201361875246P 2013-09-09 2013-09-09
US61/875,246 2013-09-09

Publications (2)

Publication Number Publication Date
KR20150005409A true KR20150005409A (en) 2015-01-14
KR102087216B1 KR102087216B1 (en) 2020-04-14

Family

ID=52477267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130115741A KR102087216B1 (en) 2013-07-05 2013-09-27 Transmitting apparatus and receiving apparatus and signal processing method thereof

Country Status (1)

Country Link
KR (1) KR102087216B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124532A (en) * 2015-03-04 2017-11-10 소니 주식회사 Transmitting apparatus, transmitting method, receiving apparatus, and receiving method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100044280A (en) * 2007-08-30 2010-04-29 엘지전자 주식회사 Apparatus for transmitting and receiving a signal and method of transmtiing and receiving a signal
KR20110129380A (en) * 2009-03-03 2011-12-01 엘지전자 주식회사 Apparatus for transmitting and receiving a signal and method of tranmsitting and receiving a signal
US20120327955A1 (en) * 2010-02-26 2012-12-27 Frank Herrmann Physical layer signalling for digital broadcast system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100044280A (en) * 2007-08-30 2010-04-29 엘지전자 주식회사 Apparatus for transmitting and receiving a signal and method of transmtiing and receiving a signal
KR20110129380A (en) * 2009-03-03 2011-12-01 엘지전자 주식회사 Apparatus for transmitting and receiving a signal and method of tranmsitting and receiving a signal
US20120327955A1 (en) * 2010-02-26 2012-12-27 Frank Herrmann Physical layer signalling for digital broadcast system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124532A (en) * 2015-03-04 2017-11-10 소니 주식회사 Transmitting apparatus, transmitting method, receiving apparatus, and receiving method
US11451315B2 (en) 2015-03-04 2022-09-20 Saturn Licenssing LLC Transmission device, transmission method, reception device, and reception method

Also Published As

Publication number Publication date
KR102087216B1 (en) 2020-04-14

Similar Documents

Publication Publication Date Title
US11457098B2 (en) Transmitting apparatus, receiving apparatus, and signal processing method thereof
KR102217176B1 (en) Transmitting apparatus and receiving apparatus and signal processing method thereof
US9838748B2 (en) Transmitting apparatus and receiving apparatus, and signal processing method thereof
KR102386821B1 (en) Technique for transmitting and receiving system time information in broadcasting system
US9571318B2 (en) Transmitting apparatus, receiving apparatus, and method of controlling the same
CA3130152C (en) Transmitter, receiver, and control method thereof
US9231807B2 (en) Transmitting apparatus, receiving apparatus and control methods thereof
US20150033279A1 (en) Transmitting apparatus, receiving apparatus and control methods thereof
US10090949B2 (en) Transmitting apparatus and receiving apparatus, and signal processing method thereof
US9379843B2 (en) Transmitting apparatus and receiving apparatus and signal processing method thereof
KR102278520B1 (en) Apparatus and method for transmitting and receiving signaling information in digital broadcast system
KR102087216B1 (en) Transmitting apparatus and receiving apparatus and signal processing method thereof
KR102163746B1 (en) Transmitting apparatus and receiving apparatus and signal processing method thereof
KR102113789B1 (en) Transmitting apparatus and receiving apparatus and controlling method thereof
KR102178718B1 (en) Transmitting apparatus and receiving apparatus and controlling method thereof
KR102190823B1 (en) Transmitting apparatus and receiving apparatus and controlling method thereof
KR102178261B1 (en) Transmitting apparatus and receiving apparatus and signal processing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant