KR20140129110A - 1 mhz 롱 트레이닝 필드 디자인을 위한 방법과 장치 - Google Patents

1 mhz 롱 트레이닝 필드 디자인을 위한 방법과 장치 Download PDF

Info

Publication number
KR20140129110A
KR20140129110A KR20147024899A KR20147024899A KR20140129110A KR 20140129110 A KR20140129110 A KR 20140129110A KR 20147024899 A KR20147024899 A KR 20147024899A KR 20147024899 A KR20147024899 A KR 20147024899A KR 20140129110 A KR20140129110 A KR 20140129110A
Authority
KR
South Korea
Prior art keywords
blocks
bandwidth
preamble sequence
packet
predetermined number
Prior art date
Application number
KR20147024899A
Other languages
English (en)
Other versions
KR101576847B1 (ko
Inventor
샤르나즈 아지지
토마스 제이 케니
엘다드 페라히아
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20140129110A publication Critical patent/KR20140129110A/ko
Application granted granted Critical
Publication of KR101576847B1 publication Critical patent/KR101576847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2602—Signal structure
    • H04L27/261—Details of reference signals
    • H04L27/2613—Structure of the reference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2666—Acquisition of further OFDM parameters, e.g. bandwidth, subcarrier spacing, or guard interval length
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

패킷의 1MHz 프리앰블을 정의하는 접근 방법이 제공된다. 접근 방법은 패킷의 프리앰블 시퀀스를 결정하는 단계를 포함하고, 프리앰블 시퀀스는 패킷의 결정가능한 길이를 갖는다. 접근 방법은 또한, 적어도 부분적으로, 프리앰블 시퀀스가 사전결정된 수의 블록들로 분할되도록 하는 단계를 포함한다. 접근 방법은, 적어도 부분적으로, 사전결정된 수의 블록들 및 대응하는 수의 수신된 블록들에 대한 수학적 연산과 합산을 발생시키는 단계를 더 포함한다. 접근 방법은 또한, 적어도 부분적으로, 프리앰블 시퀀스가 제 1 대역폭 또는 제 1 대역폭보다 큰 제 2 대역폭 중의 하나에 대응하는지를 결정하도록 합산이 최대화되게 하여 패킷의 타입을 결정하는 단계를 포함한다.

Description

1 MHZ 롱 트레이닝 필드 디자인을 위한 방법과 장치{METHOD AND APPARATUS FOR A 1 MHZ LONG TRAINING FIELD DESIGN}
서비스 제공자와 장치 제조자(예를 들면, 무선, 셀룰러 등)는, 예를 들면, 강력한 네트워크 서비스를 제공함으로써, 가치와 편리함을 소비자에게 제공하도록 지속적으로 도전받고 있다. IEEE 802.11(예를 들면, 2012년 3월 29일에 발행된, IEEE 802.11 표준, IEEE std. 802.11-2012)은 다양한 주파수 대역의 무선 지역 네트워크 통신(예를 들면, WiFi)을 구현하기 위한 일련의 표준들이다. 802.11 표준은 동일한 기본 프로토콜을 사용하는 일련의 변조 기법을 포함하지만, 다양한 전송률을 갖는 대역폭 패밀리로 분산된다. 예를 들면, .11a/g 에서 20MHz 채널 폭이 정의되고, .11n 에서 40MHz 채널 폭이 정의되고, .11ac 에서 80과 160MHz 채널 폭이 정의된다.
WiFi의 발달은 역사적으로 데이터율을 증가시켜왔다. 그러나 최근에 개발된 .11ah는 실제로 상대적으로 더 낮은 속도 서비스를 목표로 한다. 802.11ah 에서, 매우 낮은 데이터율 동작이 가능하다. .11ah 에서, 정의되는 대역폭은 1MHz이고, 또한, 일련의 다운-클록된 .11ah 대역폭, 즉 2, 4, 8, 8 및 16MHz이며, 이 경우 다운-클록킹은 10x로 정의된다. 1MHz 속도는 .11n/ac 속도로부터 도출되지 않으며, 따라서 대역폭 모드는 다소 독립적으로 디자인된다. 독립적인 개발을 위하여, 1MHz 시스템은, 11ac에서 요구되는 최소 64와는 대조적으로, 32 포인트 고속 푸리에 전송(fast fourier transform, FFT)을 사용할 수 있다.
주파수 대역에 대응하는 데이터 패킷은 전형적으로 프리앰블(preamble) 부분을 갖고 전송된다. 32 포인트 FFT를 갖는 1MHz 대역폭의 적용으로 인해, 새로운 프리앰블 구조가 디자인되어야 한다. 프리앰블의 개발시, 주요한 고려사항 중의 하나는, 예를 들면, 위에서 논의된 2, 4, 8 및 16 MHz 대역을 갖는, 다른 동작 대역폭의 공존과 탐지이다. 전송에서, 이러한 어느 대역폭도 가능하며, 수신기는 패킷의 프리앰블 부분 동안 패킷의 타입을 결정하기 위한 메커니즘이 필요하다.
그러므로, 패킷의 다양한 시퀀스 간의 직교성(orthogonality)을 성취하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하는 접근방법이 필요하다.
일 실시예에 따르면, 방법은 패킷의 프리앰블 시퀀스를 결정하는 단계를 포함하되, 프리앰블 시퀀스는 결정가능한 길이를 갖는다. 방법은 또한, 적어도 부분적으로, 프리앰블 시퀀스가 사전결정된 수의 블록들로 분할되도록 하는 단계를 포함한다. 방법은 또한, 적어도 부분적으로, 사전결정된 수의 블록들 및 대응하는 수의 수신된 블록들에 대한 수학적 연산과 합산을 발생시키는 단계를 포함한다. 방법은 또한, 적어도 부분적으로, 프리앰블 시퀀스가 제 1 대역폭 또는 제 1 대역폭보다 큰 제 2 대역폭 중의 하나에 대응하는지를 결정하도록 합산이 최대화되게 하여 패킷의 타입을 결정하는 단계를 포함한다.
다른 실시예에 따르면, 장치는 적어도 하나의 프로세서와, 하나 이상의 컴퓨터 프로그램에 대한 컴퓨터 프로그램 코드를 포함하는 적어도 하나의 메모리를 포함하고, 적어도 하나의 메모리와 컴퓨터 프로그램 코드는, 적어도 하나의 프로세서와 함께, 적어도 부분적으로, 장치로 하여금, 패킷의 프리앰블 시퀀스를 결정하도록 구성되며, 여기서, 프리앰블 시퀀스는 결정가능한 길이를 갖는다. 장치는 또한, 적어도 부분적으로, 프리앰블 시퀀스가 사전결정된 수의 블록들로 분할되도록 한다. 장치는 또한 적어도 부분적으로, 사전결정된 수의 블록들 및 대응하는 수의 수신된 블록들에 대한 수학적 연산과 합산을 초래하도록 유발된다. 장치는 또한, 적어도 부분적으로, 프리앰블 시퀀스가 제 1 대역폭 또는 제 1 대역폭보다 큰 제 2 대역폭 중의 하나에 대응하는지를 결정하도록 합산이 최대화되도록 하여 패킷의 타입을 결정하도록 유발된다.
다른 실시예에 따르면, 컴퓨터-판독가능한 저장 매체는 하나 이상의 명령어의 하나 이상의 시퀀스를 담고 있으며, 이 명령어는 하나 이상의 프로세서에 의해서 실행될 때, 패킷의 프리앰블 시퀀스를 결정하도록 유발하되, 프리앰블 시퀀스는 결정가능한 길이를 갖는다. 장치는 또한, 적어도 부분적으로, 프리앰블 시퀀스가 사전결정된 수의 블록으로 분할되게 유발된다. 장치는 또한, 적어도 부분적으로, 사전결정된 수의 블록들 및 대응하는 수의 수신된 블록들에 대한 수학적 연산과 합산을 초래하도록 유발된다. 장치는 또한, 적어도 부분적으로, 프리앰블 시퀀스가 제 1 대역폭 또는 제 1 대역폭보다 큰 제 2 대역폭 중의 하나에 대응하는지를 결정하도록 합산이 최대화되게 하여 패킷의 타입을 결정하도록 유발된다.
예시적인 실시예가 본 명세서에서 기술된다. 그러나, 본 명세서에서 설명되는 장치, 방법 및/또는 시스템의 특징을 포함하는 어느 시스템이라도 예시적인 실시예의 범위와 정신에 의해 포함된다고 생각된다.
실시예는 한정의 방식이 아닌 예를 드는 방식으로 첨부 도면에서 예시된다.
도 1은 일 실시예에 따른, 패킷의 다양한 시퀀스 간의 직교성을 성취하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정할 수 있는 시스템의 도면이다.
도 2는 일 실시예에 따른, 패킷의 다양한 시퀀스 간의 직교성을 성취하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하는 프로세스의 흐름도이다.
도 3은 실시예를 구현하는 데 사용될 수 있는 칩셋의 도면이다.
패킷의 다양한 시퀀스 간의 직교성을 성취하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하는 방법, 장치 및 컴퓨터 프로그램의 예가 개시된다. 다음의 설명에서, 설명의 목적으로, 많은 세부사항이 실시예의 전반적인 이해를 돕기 위하여 제공될 것이다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게는 실시예들이 이러한 세부사항이 없이도 또는 동등한 방식으로 실시될 수 있다는 것이 명백하다. 다른 예에서, 잘-알려진 구조와 장치는 실시예를 불필요하게 모호하게 하지 않도록 하기 위해서 블록도의 형태로 도시된다.
도 1은 일 실시예에 따른, 패킷의 다양한 시퀀스 간의 직교성을 성취하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정할 수 있는 시스템의 다이어그램이다. IEEE 802.11는 다양한 주파수 대역에서의 무선 지역 네트워크 통신(예를 들면, WiFi)을 구현하기 위한 일련의 표준이다. 802.11 표준은 동일한 기본 프로토콜을 사용하는 일련의 변조 기법을 포함한다. 예를 들면, .11a/g 에서 20MHz 채널 폭이 정의되고, .11n 에서 40MHz 채널 폭이 정의되고, .11ac 에서 80과 160MHz 채널 폭이 정의된다.
WiFi의 발달은 역사적으로 데이터율을 증가시켜왔다. 그러나 최근에 개발된 .11ah는 실제로 상대적으로 더 낮은 속도 서비스를 목표로 한다. 802.11ah에서, 매우 낮은 데이터율 동작이 가능하다. .11ah에서, 정의되는 대역폭은 1MHz이고, 또한 일련의 다운-클록된 .11ah 대역폭, 즉 2, 4, 8, 8 및 16MHz이며, 다운-클록킹은 10x로 정의된다. 1MHz 속도는 .11n/ac 속도로부터 도출되지 않으며, 따라서 대역폭 모드는 다소 독립적으로 디자인된다. 독립적인 개발을 위하여, 1MHz 시스템은, 11ac에서 요구되는 최소 64와는 대조적으로, 32 포인트 고속 푸리에 전송(fast fourier transform, FFT)을 사용할 수 있다.
이하 좀 더 자세하게 논의되는 것처럼, 주파수 대역에 대응하는 데이터 패킷은 전형적으로 프리앰블(preamble) 부분을 갖고 전송된다. 32 포인트 FFT를 갖는 1MHz 대역폭의 적용으로 인해, 새로운 프리앰블 구조가 디자인되어야 한다. 프리앰블의 개발시, 주요한 고려사항 중의 하나는, 예를 들면, 위에서 논의된 2, 4, 8 및 16 MHz 대역을 갖는, 다른 동작 대역폭의 공존과 탐지이다. 전송에서, 이러한 어느 대역폭도 가능하며, 수신기는 패킷의 프리앰블 부분 동안 패킷의 타입을 결정하기 위한 메커니즘이 필요하다.
이러한 목적을 달성하기 위한 두 가지 상이한 접근방법이 있다. 첫 번째 방법은 탐지 기준에 가장 잘 맞으면서 .11ac의 그것으로부터 변하지 않는 2, 4, 8 및 16 MHz 프리앰블을 유지하는 신호를 생성하는 것이다. 두 번째 방법은 모든 대역폭에 대한 프리앰블 시퀀스를 정의하는 것이다. 그러나, 2, 4, 8, 16MHz 프리앰블이 디자인의 복잡도를 최소화하도록 .11ac의 그것으로부터 변하지 않고 유지되는 것이 상당히 바람직하다. 따라서, 설명되는 시스템은 프리앰블의 2, 4, 8 및 16 MHz 롱 트레이닝 필드(long training field, LTF) 부분과 0의 상호 상관(zero cross correlation)을 갖는 1MHz 프리앰블을 사용한다.
모든 대역폭(예를 들면, 1, 2, 4, 8, 16 MHz)에 대하여 새로운 프리앰블을 정의하거나, 또는 새로운 1MHz 프리앰블을 정의하는 한편 변하지 않는 2, 4, 8, 16MHz 대역폭 프리앰블을 유지하는 .11ah에 대한 어떤 제안들은 시퀀스와의 직교성을 성취하지 못한다.
이러한 문제를 해결하기 위하여, 도 1의 시스템(100)은 패킷의 다양한 시퀀스 간의 직교성을 유지하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하는 능력을 소개한다. 이하 논의되는 접근 방법은 2, 4, 8, 16MHz 프리앰블이 .11ac 표준의 그것으로부터 온전하게 유지되게 하고, 또한 직교성을 성취하고 낮은 첨두 전력-대-평균 전력률(peak-to-average power ratio)을 갖는 1MHz 접근방법과 시퀀스를 정의한다. 첨두 전력-대-평균 전력률을 감소시키면 전류 소비가 감소하고 전반적인 디자인 비용이 감소한다.
도 1에 도시된 것처럼, 시스템(100)은 (일괄하여 UE(101)로 지칭함) 하나 이상의 사용자 장비(UE)(101a-101n)를 포함하고, 이들은 통신 네트워크(105)를 통해서 (일괄하여 패킷 결정 플랫폼(103)으로 지칭함) 하나 이상의 패킷 결정 플랫폼(103a-103n)과 하나 이상의 송신기(107a-107n)로 연결된다. 일부 실시예에서, 패킷 결정 플랫폼(103)은 시스템(100)의 스탠드얼론 컴포넌트이거나, 또는 UE(101) 및/또는 송신기(107)에 통합될 수 있다.
예를 들면, 앞에서 802.11ah 통신 표준과 연관되는 패킷 타입을 결정하기 위한 주요 해법으로서 논의되었지만, 시스템(100)의 통신 네트워크(105)는 유선 데이터 네트워크, 무선 네트워크, 전화 네트워크 또는 이들의 조합과 같은 하나 이상의 네트워크를 포함할 수 있고, 또한 시스템(100)은 특정 통신 표준이나 대역에 상관없이 패킷 타입을 결정하도록 적용될 수 있다. 이와 같이, 데이터 네트워크는 여느 근거리 네트워크(LAN), 도시지역 네트워크(MAN), 광역 네트워크(WAN), 공중 데이터 네트워크(예를 들면, 인터넷), 근거리 무선 네트워크, 또는 상업적으로 소유되는, 사유 패킷-스위칭 네트워크, 예를 들면, 사유 케이블이나 광섬유 네트워크 같은 기타 적합한 패킷-스위칭 네트워크 등이나, 또는 이들의 조합일 수 있다는 것이 고려된다. 또한, 무선 네트워크는, 예를 들면, 셀룰러 네트워크일 수 있고, 또한 다양한 기술을 채용할 수 있는데, 기술은 글로벌 진화를 위하여 강화된 데이터 레이트(enhanced data rates for global evolution, EDGE), 범용 패킷 라디오 서비스(general packet radio service, GPRS), 모바일 통신을 위한 글로벌 시스템(GSM), 인터넷 프로토콜 멀티미디어 서브시스템(IMS), 범용 모바일 전기통신 시스템(UMTS) 등과, 기타 다른 적합한 무선 매체, 예를 들면, 마이크로파 접근을 위한 세계적 상호운용성(WiMAX), 롱텀 에볼루션(LTE) 네트워크, 코드 분할 다중 접속(CDMA), 광대역 코드 분할 다중 접속(WCDMA), 와이파이(wireless fidelity, WiFi), WiGig, 무선 LAN(WLAN), 블루투스＠, 인터넷 프로토콜(IP) 데이터 캐스팅, 위성, 모바일 애드-혹 네트워크(MANET), 등이나 이들의 임의의 조합을 포함한다.
다양한 실시예에 따라, UE(101)는 모바일 터미널, 고정 터미널, 또는 휴대용 터미널의 어떠한 타입도 될 수 있는데, 이 타입은 모바일 핸드셋, 스테이션, 유닛, 장치, 멀티미디어 컴퓨터, 멀티미디어 태블릿, 인터넷 노드, 통신기, 데스크톱 컴퓨터, 랩톱 컴퓨터, 노트북 컴퓨터, 넷북 컴퓨터, 태블릿 컴퓨터, 개인용 통신 시스템(PCS) 장치, 개인용 네비게이션 장치, 개인용 디지털 보조기(PDA), 오디오/비디오 플레이어, 디지털 카메라/캠코더, 포지셔닝 장치, 텔레비전 수신기, 라디오 브로드캐스트 수신기, 전자책 장치, 게임 장치, 또는 이들의 조합을 포함할 수 있고, 더불어 이들 장치의 액세서리와 주변장치, 또는 그 조합을 포함할 수 있다. UE(101)는 ("입을 수 있는" 회로 등과 같은) 여타 종류의 사용자 인터페이스를 지원할 수 있다는 것이 예상된다.
예를 들면, UE(101)는, 잘 알려지거나, 새로운, 또는 개발 중인 프로토콜을 사용하여, 서로 통신하거나, 또는 송신기(107) 및 통신 네트워크(105)의 타 컴포넌트와 통신할 수 있다. 이러한 맥락에서, 프로토콜은 통신 네트워크(105) 내의 네트워크 노드가 통신 링크를 통해 전송된 정보에 기초하여 서로 인터랙션하는 방법을 정의하는 일련의 규칙을 포함한다. 프로토콜은, 다양한 타입의 물리적 신호를 생성하고 수신하는 것에서부터, 신호를 그 신호에 의해 지시되는 정보의 포맷으로 전송하는 링크를 선택하고, 그 정보를 송신하거나 수신하는 컴퓨터 시스템에서 실행하는 소프트웨어 애플리케이션을 식별하는 것까지, 각 노드 내의 상이한 동작 계층에서 효과적이다. 네트워크를 통해 정보를 교환하는 개념적으로 상이한 프로토콜 계층이 개방형 시스템 상호접속(OSI) 참조 모델에서 설명된다.
전술한 바와 같이, 네트워크 노드 간의 통신은 전형적으로 불연속 데이터 패킷을 교환함으로써 발효된다. 각 패킷은 전형적으로 (1) 특정 프로토콜과 연관된 프리앰블 정보, (2) 특정 프로토콜과 연관된 헤더 정보, (3) 헤더 정보에 후속하고, 특정 프로토콜과 독립적으로 처리되는 정보를 갖고 있는 페이로드 정보를 포함한다. 어떤 프로토콜에서, 패킷은 (4) 페이로드 정보에 후속하고 페이로드 정보의 끝을 지시하는 트레일러 정보를 포함한다. 프리앰블은 패킷과 프로토콜의 타입을 지시하는 정보를 포함하거나, 또는 패킷과 프로토콜을 지시하도록 도출될 수 있는 정보를 갖는다. 헤더는 패킷의 소스, 목적지, 페이로드의 길이 및 프로토콜에 의해 사용되는 기타 속성들과 같은 정보를 포함한다. 종종, 특정 프로토콜을 위한 페이로드 내의 데이터는 프리앰블, 헤더, 그리고 OSI 참조 모델의 상이한, 더 높은 계층과 연관되는 상이한 프로토콜에 대한 페이로드를 포함한다. 특정 프로토콜을 위한 헤더는 전형적으로 페이로드 내에 포함되는 다음 프로토콜에 대한 타입을 지시한다. 더 높은 계층 프로토콜은 더 낮은 계층 프로토콜 내에 압축된다고 한다. 인터넷 같은, 복수의 이종 네트워크를 횡단하는 패킷 내에 포함되는 헤더는 전형적으로, OSI 참조 모델에 의해 정의되는, 물리적(계층 1) 헤더, 데이터-링크(계층 2) 헤더, 인터네트워크(계층 3) 헤더 및 수송 (계층 4) 헤더, 그리고 다양한 애플리케이션(계층 5, 계층 6 및 계층 7) 헤더를 포함한다.
하나 이상의 실시예에서, 패킷 결정 플랫폼(103)은 1MHz(32FFT) 롱 트레이닝 필드(LTF) 시퀀스가 2MHz(64FFT) LTF 시퀀스의 각각의 절반에 직교되게 하여 1MHz 대 2MHz 모드 분류를 허용한다. 제안된 시퀀스가 갖는 문제는 2MHz 시퀀스와의 상호상관은 0이 아니라는 것이다. 패킷 결정 플랫폼(103)은, 그러나, 블록단위로 차동적으로 직교하는 1MHz LTF 시퀀스 디자인을 유발하는데, 이는 저 전력 아키텍처 플랫폼 기준(power architecture platform reference, PAPR) 같은 다른 디자인 요구사항에 부합하면서 2, 4, 8MHz LTF와의 완벽한 직교성을 제공한다. 만일 무선 채널이 각 블럭에 대하여 플랫(flat) 이라면, 블록-방식(block-wise)의 직교성이, 이하 기술되는, 동작 BDD를 통해 보존된다. 따라서, 블록-방식의 직교성은 802.11ah 내의 상술한 문제를 해결하기 위한 현재의 대안에 비하여, (예를 들면, 1MHz 통신이 2, 4, 8, 16 MHz 통신과 공존하는 것을 허용하면서) 직교성을 능가할 것으로 기대된다.
예를 들면, 패킷 결정 플랫폼(103)은 UE((101)들)와 송신기(107) 간의 패킷 통신의 타입을 결정하여, 제 1 대역폭을 제 2 대역폭과 구분하는 일련의 연산을 수행함으로써 시퀀스의 프리앰블에 기초하여 특정 대역폭과 연관되도록 할 수 있다. 예를 들면, 제 1 대역폭은 1MHz 대역폭일 수 있고, 한편 제2 대역폭은, 2MHz 대역폭 또는 제 1 대역폭보다 더 큰 어떤 값과 같은, 기타 다른 대역폭일 수 있다. 따라서, 패킷 결정 플랫폼(103)은 전송된 이진 프리앰블 시퀀스 P를 고려한다. 전송된 이진 프리앰블 시퀀스 P는 대응하는 수신한 프리앰블 R을 가지며, 이는 채널 H를 통과하고, N-포인트 FFT 동작을 거친 이후에 전송된 이진 바이너리 프리앰블 시퀀스 P이다. 패킷 결정 플랫폼(103)은, 어느 실시예에서, 다음과 같이 정의되는 주파수 도메인 차동 탐지기를 갖는다.
Figure pct00001
이진 시퀀스에 대하여,
Figure pct00002
이다.
본 예에 대하여, DD(R,P)는, 만일 심볼 R이 시퀀스 P를 포함한다면,
Figure pct00003
를 조사함으로써, 전송된 프리앰블 P를 다른 프리앰블 시퀀스로부터 분류하도록 허용한다는 것을 나타낸다.
본 예는, 길이 N의 시퀀스가 크기 A1과 A2의 두 개의 블록으로 나뉘는 블록 단위의 차동 탐지기를 보여주지만, 블록 단위의(block-by-block) 차동 탐지기는 길이 N을 갖는 시퀀스를, 예를 들면, 일반적으로, A1, A2, ..., AL 같은, 어떤 수의 블록으로도 나눌 수 있다. 어느 실시예에서, 블록들은 동일한 길이를 가질 수 있고, 다른 실시예에서는, 블록들이 동일하지 않은 사전결정된 또는 임의의 길이를 가질 수 있다.
본 예에서, 프리앰블이 연관된 대역폭의 타입을 결정하기 위한 탐지 메트릭은 블록 A1, A2 및 그들의 대응하는 수신된 블록 R1, R2에 대하여
Figure pct00004
의 합산이다.
상기한 예의 분류 문제에서, 전송된 프리앰블 P는, 만일 그것이 새로운 블록-방식의 메트릭, 즉
Figure pct00005
을 가정하는
Figure pct00006
을 최대화한다면, 다른 프리앰블 Q(예를 들면, 기타 다른 대역폭과 연관된 프리앰블)와 구별된다.
만일, 1MHz 프리앰블이 전송되고, 그리고 만일 수신한 시퀀스가 1MHz 프리앰블에 의해 최대화한다면, 최대화는 프리앰블이 1MHz 대역과 연관된다는 것을 나타내고, 만일 그렇지 않다면, 프리앰블은 2MHz 대역과 같은 다른 대역과 연관된다는 것을 나타낸다.
실시예에서, (좌측에서 우측으로 읽는) 예제 시퀀스가 다음과 같이 디자인될 수 있다.
시퀀스는 길이가 32로: 3개의 0(가드톤(guard tone)), 13개의 임의의 값, (DC 서브캐리어를 위한) 1개의 0, 13개의 임의의 값, 2개의 0(가드톤)으로 구성된다.
주파수 도메인 OFDM 심볼 구조는:
3개의 가장 좌측 서브캐리어는 널(null)이다(서브캐리어 0 - 2).
- 블록 A1은 주파수 도메인 신호 a0 ,1, a1 ,1, ..., a11 ,1, a12 , 1를 각각 포함하는 13개의 서브캐리어 3 - 15로 구성된다.
- 블록 A2는 DC 서브캐리어(서브캐리어 16)에 의해 후속된다.
- 블록 A1은 주파수 도메인 신호 a0 ,2, a1 ,2, ..., a11 ,2, a12 ,2를 각각 포함하는 13개의 서브캐리어 17 - 31로 구성된다.
- 2개의 가장 우측 서브캐리어는 널이다.
실시예에서, A 블록은, {-1,1}로부터 값을 선택하는 컴퓨터 검색 프로그램을 사용하여 패킷 결정 플랫폼(103)에 의해 파퓰레이팅되는(populated) 길이 13의 블록 A1과 블록 A2로 구성될 수 있다. 어느 실시예에서, 전체 시퀀스의 PAPR은 (종래의 시퀀스의 3.7 dB와 비교되고, 또한 각각 4.8, 7 및 5.2dB을 갖는 종래의 64, 128 및 256 FFT 시퀀스보다 훨씬 낮은) 3.9dB 미만으로 제어될 수 있다. 하나 이상의 실시예에서, 패킷 결정 플랫폼은, 1이나 -1로 이루어진 값이 연속해서 5개를 넘지 않도록 하면서 프리앰블 시퀀스가 랜덤화되도록 유발한다. 하나 이상의 추가적인 실시예에서, 패킷 결정 플랫폼(103)은 숏 트레이닝 필드(Short Training Field, STF) 이후에 자기상관 드롭(autocorrelation drop)의 속도를 최대화한다.
직교성을 유지하는 전술한 블록 단위의 차동 탐지(differential detection) 를 수행함으로써, 패킷 결정 플랫폼(103)은 2, 4 및 8MHz 전송을 위한 재-작업을 최소화하는데, 이것은 상기 전송이 1MHz 전송과 공존하기 때문이다. 또한, 가설 P와 Q(또는, 예를 들면 좀 더 많은 가설)를 이중으로 스캐닝해도 곱셈의 수를 증가시키지 않는데(오직 덧셈만), 이는
Figure pct00007
이 한번 계산되기 때문이다.
도 2는 일 실시예에 따른, 패킷의 다양한 시퀀스 간의 직교성을 성취하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하는 프로세스의 흐름도이다. 일 실시예에서, 패킷 결정 플랫폼(103)은 프로세서(200)를 수행하고, 예를 들면, 도 3에 도시된 것처럼, 프로세서와 메모리를 포함하는 칩셋 내에 구현된다. 단계(201)에서, 패킷 결정 플랫폼(103)은 N-길이의 패킷의 프리앰블 시퀀스를 결정하고 그 길이를 결정한다. 단계(203)에서, 패킷 결정 플랫폼(103)은, 적어도 부분적으로, 프리앰블 시퀀스가 사전결정된 수의 블록으로 분리되도록 한다. 어느 실시예에서, 블록의 분할은, 적어도 부분적으로, 제 1 대역폭에 대응하는 프리앰블 시퀀스가 제2 대역폭에 대응하는 프리앰블 시퀀스와 직교가 되도록 하기에 충분한 수이다. 전술한 바와 같이, 블록의 수는 동일하거나 동일하지 않은 길이를 갖는 어느 수일 수 있다. 그러나, 상술한 예에서, 사전결정된 수의 블록은 두 개의 블록을 지시한다. 하나 이상의 실시예에서, 사전결정된 수의 블록은 +1과 -1을 조합하여 사전결정된 수의 블록을 파퓰레이팅하도록 구성되는 검색 프로그램을 사용하여 파퓰레이팅될 수 있다. 어느 실시예에서, 사전결정된 수의 블록은, 적어도 부분적으로, 검색 프로그램이 파퓰레이팅되는 값을 연속적인 동일한 값이 5개가 넘지 않도록 한정하게 함으로써 랜덤화되어 파퓰레이팅될 수 있다.
프로세스는 단계(205)로 진행하고, 패킷 결정 플랫폼(103)은, 적어도 부분적으로, 사전결정된 수의 블록과 이에 대응하는 수의 수신된 블록에 대한 산술적 연산과 합산을 유발한다. 일부 실시예에서, 사전결정된 수의 각 블록은 많은 서브캐리어를 포함하고, 사전결정된 수의 서브캐리어는 합산시 일련의 가드톤을 생성하도록 하기 위해서 널이 되게 한다.
다음으로, 단계(207)에서, 패키 결정 플랫폼(103)은, 적어도 부분적으로, 합산이 제 1 대역폭이나, 제 1 대역폭보다 큰, 제 2 대역폭 중의 하나에 대응하는 프리앰플 시퀀스를 결정하도록 최대화되게 하여, 패깃의 타입을 결정한다. 앞에서 논의한 것처럼, 만일 합산이 최대화되면, 프리앰블은 제 1 대역폭에 대응하고, 만일 그렇지 않다면, 프리앰블은 제2 대역폭에 대응한다. 예를 들면, 제 1 대역폭은 1MHz이고, 제2 대역폭은 2MHz이고, 또는 기타 다른 대역폭은 4MHz, 8MHz 또는 16MHz일 수 있지만, 이에 한정되지 않는다. 앞에서 논의한 것처럼, 패킷 결정 플랫폼(103)은, 어느 실시예에서, 패킷의 타입 결정과 연관되는 PAPR이 3.9dB 미만이 되도록 유발하고, 또한 STF 이후의 자가상관 드롭의 속도가 최대화되도록 유발한다.
본 명세서에서 설명된 프로세스들이 패킷의 다양한 시퀀스 간의 직교성을 성취하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하는 것은, 소프트웨어, 하드웨어, 펌웨어 또는 소프트웨어 및/또는 하드웨어 및/또는 펌웨어의 조합을 통해 유리하게 구현될 수 있다. 예를 들면, 여기 설명되는 프로세스들은, 프로세서(들), 디지털 신호 프로세싱(DSP) 칩, 애플리케이션 특정 집적 회로(ASIC), 필드 프로그래밍 게이트 어레이(FPGAs) 등을 통해 유리하게 구현될 수 있다. 전술한 기능을 수행하는 예시적인 하드웨어가 아래에서 설명된다.
도 3은 실시예가 구현되는 칩셋이나 칩(300)을 예시한다. 칩셋(300)은 패킷의 다양한 시퀀스 간의 직교성을 성취하는 한편 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하도록 프로그래밍되며, 예를 들면, 버스(301), 프로세서(303), 메모리(305), DSP(307) 그리고 ASIC(309) 컴포넌트를 포함할 수 있다.
프로세서(303)와 메모리(305)는 하나 이상의 물리적 패키지(예를 들면, 칩)내에 병합될 수 있다. 예를 들면, 물리적 패키지는, 물리적 강도, 크기의 보존 및/또는 전기적 인터랙션의 한정과 같은 하나 이상의 특징을 제공하기 위하여, 구조적 어셈블리(예를 들면, 베이스보드) 상의 하나 이상의 재료, 컴포넌트 및/또는 와이어의 배열을 포함한다. 특정 실시예에서, 칩셋(300)은 싱글 칩 내에 구현될 수 있다는 것이 고려된다. 특정 실시예에서, 칩셋이나 칩(300)은 싱글 "시스템 온 칩"으로서 구현될 수 있다고 예상된다. 특정 실시예에서, 예를 들면, 별도의 ASIC가 사용되지 않고, 본 명세서에서 설명된 모든 관련된 기능이 프로세서나 프로세서들에 의해 수행될 수 있다고 예상된다. 칩셋이나 칩(300), 또는 그 부분은 패킷의 다양한 시퀀스 간의 직교성을 성취하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하는 하나 이상의 단계를 수행하는 수단을 구성한다.
하나 이상의 실시예에서, 칩셋이나 칩(300)은 버스(301)가 칩셋(300)의 컴포넌트 간의 정보를 전달하는 것과 같은 통신 메커니즘을 포함한다. 프로세서(303)는 버스(301)와 연결되어, 명령을 실행하고, 또한, 예를 들면, 메모리(305)에 저장된 정보를 처리한다. 프로세서(303)는 하나 이상의 프로세싱 코어를 포함하고, 각 코어는 독립적으로 수행하도록 구성된다. 멀티-코어 프로세서는 하나의 물리적 패키지 내에서 멀티프로세싱을 가능하게 한다. 멀티-코어 프로세서는 둘, 넷, 여덟, 또는 더 많은 수의 프로세싱 코어를 포함한다. 대안으로 또는 부가적으로, 프로세서(303)는 하나 이상의 마이크로프로세서를 포함하고, 이는 버스(301)를 통해 직렬로 구성되어 명령, 파이프라인 및 멀티스레드의 독립적인 실행을 가능하게 한다. 프로세서(303)는 또한 하나 이상의 디지털 신호 프로세서(DSP)(307)나 또는 하나 이상의 주문형 집적 회로(ASIC)(309)와 같은 특정 프로세싱 기능과 태스크를 수행하는, 하나 이상의 특수한 컴포넌트를 수반할 수 있다. DSP(307)는 전형적으로 프로세서(303)와는 독립적으로 실-세계 신호(예를 들면, 소리)를 실시간으로 처리하도록 구성될 수 있다. 유사하게, ASIC(309)는 하나 이상의 범용 프로세서에 의해 쉽게 수행되지 않는 특수한 기능을 수행하도록 구성될 수 있다. 본 명세서에서 기술되는 진보한 기능의 수행을 돕기 위한 다른 특수한 컴포넌트들은 하나 이상의 필드 프로그래머블 게이트 어레이(FPGA), 하나 이상의 컨트롤러 또는 하나 이상의 다른 특수-목적 컴퓨터 칩을 포함할 수 있다.
하나 이상의 실시예에서, 프로세서(또는 복수의 프로세서)(303)는 패킷의 다양한 시퀀스 간의 직교성을 수행하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하는 것에 관련된 컴퓨터 프로그램 코드에 의해 명시되는 것과 같은 정보에 관한 한 셋의 동작을 수행한다. 컴퓨터 프로그램 코드는 명시된 기능을 수행하도록 프로세서 및/또는 컴퓨터 시스템의 동작에 대한 명령을 제공하는 일련의 명령어 또는 문장이다. 코드는, 예를 들면, 컴퓨터 프로그래밍 언어로 작성되어 프로세서 고유의 일련의 명령어로 컴파일될 수 있다. 코드는 또한 직접 일련의 고유의 명령어 (예를 들면, 기계어)를 사용하여 작성될 수 있다. 일련의 동작은 버스(301)로부터 정보를 가져오는 것과 버스(301)에 정보를 배치하는 것을 포함한다. 일련의 동작은 또한 전형적으로 두 개 이상의 정보의 유닛을 비교하고, 정보의 유닛의 위치를 이동하고, 그리고, 예를 들면, 덧셈이나 곱셈, 또는 OR, 배타적 OR(XOR) 및 AND 같은 논리 연산에 의해서, 두 개 이상의 정보의 유닛을 결합하는 것을 포함한다. 프로세서에 의해 수행될 수 있는 일련의 각각의 동작이, 하나 이상의 디지트의 동작 코드와 같은, 명령이라 불리는 정보에 의해 프로세서에게 제공된다. 프로세서(303)에 의해 실행되는 동작의 순서, 예를 들면 동작 코드의 시퀀스는, 컴퓨터 시스템 명령, 또는 단순히 컴퓨터 명령이라고도 불리는, 프로세서 명령을 구성한다. 프로세서는 기계적, 전기적, 자성의, 광학적, 화학적 또는 양자 컴포넌트로 구현될 수 있고, 그 중에서도, 단독으로 또는 조합하여 구현될 수 있다.
프로세서(303) 및 이에 동반하는 컴포넌트는 버스(301)를 통해 메모리(305)에 연결된다. 메모리(305)는, 실행가능한 명령을 저장하도록, 하나 이상의 동적 메모리(예를 들면, RAM, 마그네틱 디스크, 쓰기가능한 광 디스크, 등)와 정적 메모리(예를 들면, ROM, CD-ROM, 등)를 포함할 수 있고, 상기 명령은, 실행될 때, 패킷의 다양한 시퀀스 간의 직교성을 성취하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하도록, 본 명세서에서 설명되는 본 발명의 단계들을 수행한다. 메모리(305)는 또한 본 발명의 단계들과 연관되거나, 또는 본 발명의 단계들의 실행에 의해 생성되는 데이터를 저장한다.
하나 이상의 실시예에서, 랜덤 액세스 메모리(RAM)나 기타 다른 다이나믹 저장 장치와 같은, 메모리(305)는, 패킷의 다양한 시퀀스 간에 직교성을 성취하면서 패킷의 프리앰블 부분에 기초하여 패킷 타입을 결정하는, 프로세서 명령을 포함하는 정보를 저장한다. 다이나믹 메모리는 저장된 정보가 시스템(100)에 의해 변경되는 것을 허용한다. RAM은 메모리 어드레스라고 불리는 위치에 저장된 정보의 유닛이 이웃 어드레스에 있는 정보와는 독립적으로 저장되고 검색되는 것을 허용한다. 메모리(305)는 또한 프로세서 명령의 실행 동안 일시적인 값을 저장하도록 프로세서(303)에 의해서 사용된다. 메모리(305)는 읽기 전용 메모리(ROM)이거나, 또는 시스템(100)에 의해 변경되지 않는 명령을 포함하는 정적 정보를 저장하도록 버스(301)에 결합되는 기타 다른 다이나믹 저장 장치일 수 있다. 어떤 메모리는 동력이 상실되면 저장된 정보를 손실하는 휘발성 저장소를 구성한다. 메모리(305)는 또한 시스템(100)이 꺼지거나 또는 동력이 상실되더라도 지속되는 명령을 포함하는 정보를 저장하기 위한, 비-휘발성(지속적인) 저장 장치, 예를 들면, 마그네틱 디스크, 광 디스크나 플래시 카드일 수 있다.
본 명세서에서 사용된 바와 같은 용어 "컴퓨터-판독가능한 매체"는 실행을 위한 명령을 포함하여, 프로세서(303)로 정보를 제공하는 것에 참여하는 매체를 지칭한다. 이러한 매체는, 컴퓨터 판독 가능한 저장 매체(예를 들면, 비-휘발성 매체, 휘발성 매체)와 전송 매체를 포함하지만, 이에 한정되지 않는, 많은 형태를 취할 수 있다. 비-휘발성 매체는, 예를 들면, 광학 또는 마그네틱 디스크를 포함한다. 휘발성 매체는, 예를 들면, 동적 메모리를 포함한다. 전송 매체는, 예를 들면, 꼬임 쌍선, 동축 케이블, 구리선, 광섬유 케이블, 그리고, 음파 및, 라디오, 광학 및 적외선 파를 포함하는 전자기파 같은, 전선이나 케이블 없이 공간으로 이동하는 반송파를 포함한다. 신호는, 진폭, 주파수, 위상, 분극 또는 전송 매체를 통해 전송되는 기타 물리적 속성에 대하여, 사람이 만들어 내는 일시적 변화를 포함한다. 컴퓨터-판독가능한 매체의 통상적인 형태는, 예를 들면, 플로피 디스크, 플렉시블 디스크, 하드 디스크, 마그네틱 테입, 기타 다른 마그네틱 매체, CD-ROM, CDRW, DVD, 기타 다른 광학 매체, 펀치 카드, 종이 테입, 광학 마크 시트, 홀이나 광학적으로 인식 가능한 표식의 패턴을 갖는 기타 다른 물리적 매체, RAM, PROM, EPROM, FLASH-EPROM, EEPROM, 플래시 메모리, 기타 다른 메모리칩이나 카트리지, 반송파 또는 컴퓨터가 읽을 수 있는 기타 다른 매체를 포함한다. 본 명세서에서 사용되는 용어 컴퓨터-판독가능한 저장 매체는 전송 매체를 제외한 여느 컴퓨터-판독 가능한 매체를 지칭한다.
많은 실시예와 구현이 서술되었지만, 본 개시는 그에 한정되지 않고 다만, 첨부된 청구범위의 범위 내에 속하는, 여러가지 명백한 변경과 동등한 배열을 망라한다. 비록 다양한 실시예의 특징이 청구항들 간의 특정 조합으로 표현되었지만, 이러한 특징은 어떠한 조합이나 순서로도 배치될 수 있다고 생각된다.

Claims (29)

  1. 패킷의 프리앰블 시퀀스(preamble sequence)를 결정하는 단계 - 상기 프리앰블 시퀀스는 결정가능한 길이를 가짐 - 와,
    적어도 부분적으로, 상기 프리앰블 시퀀스가 사전결정된 수의 블록들로 분할되도록 하는 단계와,
    적어도 부분적으로, 상기 사전결정된 수의 블록들 및 대응하는 수의 수신된 블록들에 대한 수학적 연산과 합산을 발생시키는 단계와,
    적어도 부분적으로, 상기 프리앰블 시퀀스가 제 1 대역폭 또는 상기 제 1 대역폭보다 큰 제 2 대역폭 중의 하나에 대응하는지를 판정하도록 상기 합산이 최대화되게 하여 상기 패킷의 타입을 결정하는 단계를 포함하는
    방법.
  2. 제 1 항에 있어서,
    상기 사전결정된 수의 블록들은 두 개 이상의 블록들을 포함하는
    방법.
  3. 제 2 항에 있어서,
    상기 사전결정된 수의 블록들은 동일한 길이를 갖는
    방법.
  4. 제 1 항에 있어서,
    적어도 부분적으로, 상기 사전결정된 수의 블록들이 검색 프로그램을 사용하여 파퓰레이팅되도록(populated) 하는 단계를 더 포함하되,
    상기 검색 프로그램은 상기 사전결정된 블록들을 +1과 -1을 조합하여 파퓰레이팅하도록 구성되는
    방법.
  5. 제 4 항에 있어서,
    적어도 부분적으로, 상기 검색 프로그램이 상기 파퓰레이팅된 값들을 최대 5 개의 연속하는 동일한 값들로 한정하도록 함으로써, 적어도 부분적으로, 상기 사전결정된 수의 블록들의 파퓰레이션이 랜덤화되게하는 단계를 더 포함하는
    방법.
  6. 제 4 항에 있어서,
    적어도 부분적으로, 상기 데이터 패킷의 타입 결정과 연관되는 전력 아키텍처 성능 기준이 3.9 dB 미만이 되도록 하는 단계를 더 포함하는
    방법.
  7. 제 4 항에 있어서,
    적어도 부분적으로, 숏 트레이닝 필드(short training field) 이후에 자기상관 드롭(autocorrelation drop)의 속도가 최대화되도록 하는 단계를 더 포함하는
    방법.
  8. 제 1 항에 있어서,
    상기 제 1 대역폭은 1 MHz인
    방법.
  9. 제 1 항에 있어서,
    상기 사전결정된 수의 블록들의 각각은 다수의 서브캐리어를 포함하고, 사전결정된 수의 상기 서브캐리어들은 가드톤(guard tone)들을 생성하도록 널(null)이 되도록 유발되는
    방법.
  10. 제 1 항에 있어서,
    상기 블록들의 분할은, 적어도 부분적으로, 상기 제 1 대역폭에 대응하는 프리앰블 시퀀스가 상기 제 2 대역폭에 대응하는 프리앰블 시퀀스와 직교하도록 하되, 각각의 블록은 차동 센스 직교하는(differential sense orthogonal)
    방법.
  11. 제 1 항에 있어서,
    적어도 부분적으로, 상기 패킷이 송신원으로부터 수신되도록 하는 단계를 더 포함하는
    방법.
  12. 제 1 항에 있어서,
    적어도 부분적으로, 상기 패킷이 송신원으로부터 수신기로 전송되도록 하는 단계를 더 포함하는
    방법.
  13. 장치로서,
    적어도 하나의 프로세서와,
    하나 이상의 프로그램을 위한 컴퓨터 프로그램 코드를 포함하는 적어도 하나의 메모리를 포함하되,
    상기 적어도 하나의 메모리 및 상기 컴퓨터 프로그램 코드는, 상기 적어도 하나의 프로세서와 함께, 상기 장치로 하여금 적어도,
    패킷의 프리앰블 시퀀스를 결정 - 상기 프리앰블 시퀀스는 결정가능한 길이를 가짐 - 하게 하고,
    적어도 부분적으로, 상기 프리앰블 시퀀스가 사전결정된 수의 블록들로 분할되도록 하며,
    적어도 부분적으로, 상기 사전결정된 수의 블록들 및 대응하는 수의 수신된 블록들에 대한 수학적 연산과 합산을 발생시키고,
    적어도 부분적으로, 상기 프리앰블 시퀀스가 제 1 대역폭 또는 상기 제 1 대역폭보다 큰 제 2 대역폭 중의 하나에 대응하는지를 판정하도록 상기 합산이 최대화되게 하여 상기 패킷의 타입을 결정하도록 하는
    장치.
  14. 제 13 항에 있어서,
    상기 사전결정된 수의 블록들은 두 개 이상의 블록들을 포함하는
    장치.
  15. 제 14 항에 있어서,
    상기 사전결정된 수의 블록들은 동일한 길이를 갖는
    장치.
  16. 제 13 항에 있어서,
    상기 장치는 또한,
    적어도 부분적으로, 상기 사전결정된 수의 블록들이 검색 프로그램을 사용하여 파퓰레이팅되도록 하고, 상기 검색 프로그램은 상기 사전결정된 블록들을 +1과 -1을 조합하여 파퓰레이팅하도록 구성되는
    장치.
  17. 제 16 항에 있어서,
    상기 장치는 또한,
    적어도 부분적으로, 상기 검색 프로그램이 상기 파퓰레이팅된 값들을 최대 5 개의 연속하는 동일한 값들로 한정하도록 함으로써, 적어도 부분적으로, 상기 사전결정된 수의 블록들의 파퓰레이션이 랜덤화되게 하는
    장치.
  18. 제 16 항에 있어서,
    상기 장치는 또한,
    적어도 부분적으로, 상기 데이터 패킷의 타입 결정과 연관되는 전력 아키텍처 성능 기준이 3.9dB 미만이 되도록 하는
    장치.
  19. 제 16 항에 있어서,
    상기 장치는 또한,
    적어도 부분적으로, 숏 트레이닝 필드 후에 자기상관 드롭의 속도가 최대화 되도록 하는
    장치.
  20. 제 13 항에 있어서,
    상기 제 1 대역폭은 1MHz인
    장치.
  21. 제 13 항에 있어서,
    상기 사전결정된 수의 블록들의 각각은 다수의 서브캐리어를 포함하며, 사전결정된 수의 상기 서브캐리어들은 가드톤(guard tone)들을 생성하도록 널(null)이 되도록 유발되는
    장치.
  22. 제 13 항에 있어서,
    상기 블록들의 분할은, 적어도 부분적으로, 상기 제 1 대역폭에 대응하는 프리앰블 시퀀스가 상기 제 2 대역폭에 대응하는 프리앰블 시퀀스와 직교하도록 하되, 각각의 블록은 차동 센스 직교하는
    장치.
  23. 제 13 항에 있어서,
    송수신기(transceiver)를 더 포함하되,
    상기 장치는 또한, 적어도 부분적으로, 상기 패킷이 송신원으로부터 수신되도록 하는
    장치.
  24. 제 13 항에 있어서,
    송수신기를 더 포함하되,
    상기 장치는 또한, 적어도 부분적으로, 상기 패킷이 송신원으로부터 수신기로 전송되도록 하는
    장치.
  25. 패킷의 프리앰블 시퀀스를 결정하는 단계 - 상기 프리앰블 시퀀스는 결정가능한 길이를 가짐 - 와,
    적어도 부분적으로, 상기 프리앰블 시퀀스가 사전결정된 수의 블록으로 분할되도록 하는 단계를 포함하되,
    상기 블록들의 분할은, 적어도 부분적으로, 제 1 대역폭에 대응하는 프리앰블 시퀀스가 제 2 대역폭에 대응하는 프리앰블 시퀀스와 직교하도록 하되, 상기 블록들의 각각은 차동 센스 직교하는
    방법.
  26. 제 25 항에 있어서,
    상기 각각의 블록의 직교성은, 적어도 부분적으로, 방정식
    Figure pct00008
    에 기초하는
    방법.
  27. 하나 이상의 명령어의 하나 이상의 시퀀스를 가진 컴퓨터-판독가능한 저장 매체로서, 상기 명령어는 하나 이상의 프로세서에 의해서 실행될 때, 장치로 하여금 적어도,
    패킷의 프리앰블 시퀀스를 결정 - 상기 프리앰블 시퀀스는 결정가능한 길이를 가짐 - 하도록 하고,
    적어도 부분적으로, 상기 프리앰블 시퀀스가 사전결정된 수의 블록들로 분할되도록 하며,
    적어도 부분적으로, 상기 사전결정된 수의 블록들 및 대응하는 수의 수신된 블록들에 대한 수학적 연산과 합산을 발생시키고,
    적어도 부분적으로, 상기 프리앰블 시퀀스가 제 1 대역폭 또는 상기 제 1 대역폭보다 큰 제 2 대역폭 중의 하나에 대응하는지를 판정하도록 상기 합산이 최대화되게 하여 상기 패킷의 타입을 결정하도록 하는
    컴퓨터-판독가능한 저장 매체.
  28. 제 27 항에 있어서,
    상기 블록들의 분할은, 적어도 부분적으로, 상기 제 1 대역폭에 대응하는 프리앰블 시퀀스가 상기 제 2 대역폭에 대응하는 프리앰블 시퀀스와 직교하도록 하되, 각각의 블록은 차동 센스 직교하는
    컴퓨터-판독가능한 저장 매체.
  29. 제 28 항에 있어서,
    상기 각각의 블록의 직교성은, 적어도 부분적으로, 방정식
    Figure pct00009
    에 기초하는
    컴퓨터-판독가능한 저장 매체.
KR1020147024899A 2012-03-06 2013-03-04 1 mhz 롱 트레이닝 필드 디자인을 위한 방법과 장치 KR101576847B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261607179P 2012-03-06 2012-03-06
US61/607,179 2012-03-06
US13/532,056 US8750215B2 (en) 2012-03-06 2012-06-25 Method and apparatus for a 1 MHz long training field design
US13/532,056 2012-06-25
PCT/US2013/028905 WO2013134143A1 (en) 2012-03-06 2013-03-04 Method and apparatus for a 1 mhz long training field design

Publications (2)

Publication Number Publication Date
KR20140129110A true KR20140129110A (ko) 2014-11-06
KR101576847B1 KR101576847B1 (ko) 2015-12-11

Family

ID=49114044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147024899A KR101576847B1 (ko) 2012-03-06 2013-03-04 1 mhz 롱 트레이닝 필드 디자인을 위한 방법과 장치

Country Status (5)

Country Link
US (2) US8750215B2 (ko)
EP (1) EP2823615A4 (ko)
KR (1) KR101576847B1 (ko)
CN (1) CN104335543B (ko)
WO (1) WO2013134143A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8750215B2 (en) * 2012-03-06 2014-06-10 Intel Corporation Method and apparatus for a 1 MHz long training field design
US9078237B2 (en) 2012-04-13 2015-07-07 Intel Corporation Methods and arrangements for orthogonal training sequences in wireless networks
KR102068282B1 (ko) * 2012-06-13 2020-01-20 한국전자통신연구원 다중 대역폭을 지원하는 무선랜 시스템의 통신 방법 및 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070060162A1 (en) * 2005-07-21 2007-03-15 Xhafa Ariton E Methods and apparatus to perform transmission bandwidth detection in wireless local area networks
US7813421B2 (en) * 2006-01-17 2010-10-12 Marvell World Trade Ltd. Order recursive computation for a MIMO equalizer
US20070189412A1 (en) * 2006-02-15 2007-08-16 Samsung Electronics Co., Ltd. Method and system for sounding packet exchange in wireless communication systems
KR101226819B1 (ko) 2006-08-21 2013-01-25 삼성전자주식회사 광대역 무선 통신 시스템에서 역방향 접근채널의 프리앰블송수신 방법 및 장치
US20100046656A1 (en) 2008-08-20 2010-02-25 Qualcomm Incorporated Preamble extensions
US8837524B2 (en) * 2011-08-29 2014-09-16 Marvell World Trade Ltd. Coexistence of a normal-rate physical layer and a low-rate physical layer in a wireless network
US9077594B2 (en) * 2009-07-23 2015-07-07 Marvell International Ltd. Coexistence of a normal-rate physical layer and a low-rate physical layer in a wireless network
US8625690B2 (en) * 2011-03-04 2014-01-07 Qualcomm Incorporated Systems and methods for wireless communication in sub gigahertz bands
US9113490B2 (en) * 2011-04-24 2015-08-18 Broadcom Corporation Short training field (STF) for use within single user, multiple user, multiple access, and/or MIMO wireless communications
US8923282B2 (en) * 2011-04-29 2014-12-30 Qualcomm Incorporated Systems and methods for wireless communication of long data units
US9154363B2 (en) * 2011-05-13 2015-10-06 Qualcomm Incorporated Systems and methods for wireless communication of packets having a plurality of formats
KR101933738B1 (ko) * 2011-06-24 2018-12-28 인터디지탈 패튼 홀딩스, 인크 광대역 및 다중 대역폭 전송 프로토콜을 지원하는 방법 및 장치
US9049155B2 (en) * 2011-09-06 2015-06-02 Qualcomm Incorporated Dual interpretation of a length field of a signal unit
US9241335B2 (en) * 2011-10-31 2016-01-19 Qualcomm Incorporated Channel selection rules for sub-1-GHz basic service sets
US8767873B2 (en) * 2011-12-02 2014-07-01 Qualcomm Incorporated Systems and methods for communication over a plurality of frequencies and streams
US9750018B2 (en) * 2011-12-16 2017-08-29 Futurewei Technologies, Inc. System and method for multiple channel bandwidth modes coexistence
US20130176998A1 (en) * 2012-01-06 2013-07-11 Nokia Corporation Mechanism For Coexistence Between Wireless Networks
US9088504B2 (en) * 2012-01-06 2015-07-21 Qualcomm Incorporated Systems and methods for wireless communication of long data units
EP3557830A1 (en) * 2012-01-13 2019-10-23 Marvell World Trade Ltd. Data unit format for single user beamforming in long-range wireless local area networks (wlans)
US8750215B2 (en) * 2012-03-06 2014-06-10 Intel Corporation Method and apparatus for a 1 MHz long training field design
US10158511B2 (en) * 2012-05-07 2018-12-18 Qualcomm Incorporated Systems and methods for wireless communication in sub gigahertz bands

Also Published As

Publication number Publication date
US20130235714A1 (en) 2013-09-12
WO2013134143A1 (en) 2013-09-12
US9288291B2 (en) 2016-03-15
CN104335543B (zh) 2018-06-08
US20140233589A1 (en) 2014-08-21
EP2823615A4 (en) 2015-12-30
EP2823615A1 (en) 2015-01-14
US8750215B2 (en) 2014-06-10
CN104335543A (zh) 2015-02-04
KR101576847B1 (ko) 2015-12-11

Similar Documents

Publication Publication Date Title
CA2706470C (en) Methods and apparatus for identifying a preamble sequence and for estimating an integer carrier frequency offset
RU2721757C1 (ru) Способ и устройство для передачи информации
US9065630B1 (en) Systems and methods for detecting secondary synchronization signals in a wireless communication system
RU2734100C1 (ru) Способ передачи сигнала, оконечное устройство и сетевое устройство
KR101576847B1 (ko) 1 mhz 롱 트레이닝 필드 디자인을 위한 방법과 장치
EP1969756A2 (en) Methods and apparatus for noise estimation in a communication system
WO2011008740A2 (en) Constructing very high throughput short training field sequences
US20090158120A1 (en) Hierarchical crc scheme
WO2018040645A1 (zh) 传输信息的方法及其设备
US10849102B2 (en) Signal transmission method, network device, and terminal device
CN102833849A (zh) 定位的方法和用户设备
US20200280473A1 (en) Method, apparatus, and device for determining phase tracking reference signal resource location
CN111034103A (zh) 一种控制信息的发送、接收方法及设备
US11032042B2 (en) Candidate control channel resource determining method and apparatus
ES2738492T3 (es) Dispositivo y procedimiento para calcular una estimación de canal
CN115065986B (zh) Wi-Fi信号处理方法、装置、电子设备及存储介质
CN102647389B (zh) 观察到达时间差定位中处理相关的方法和设备
CN111181884B (zh) 参考信号发送方法和设备
RU2734104C1 (ru) Способ демодуляции совместно используемого опорного сигнала, оконечное устройство и сетевое устройство
US9948546B2 (en) Efficient auto detection for next generation WLAN
US8351343B1 (en) Efficient change recognition algorithm
WO2015110008A1 (zh) 一种数据传输、数据接收检测方法及基站、用户设备
CN109525524B (zh) 一种信号同步方法及装置
CN110471616B (zh) 用于接收器的写块
CN112311710B (zh) 一种数据处理方法及通信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 4