KR20140128636A - High-sensitivity cmos image sensor device with controllable reset voltage - Google Patents

High-sensitivity cmos image sensor device with controllable reset voltage Download PDF

Info

Publication number
KR20140128636A
KR20140128636A KR20130047281A KR20130047281A KR20140128636A KR 20140128636 A KR20140128636 A KR 20140128636A KR 20130047281 A KR20130047281 A KR 20130047281A KR 20130047281 A KR20130047281 A KR 20130047281A KR 20140128636 A KR20140128636 A KR 20140128636A
Authority
KR
South Korea
Prior art keywords
image sensor
cmos image
transistor
voltage
unit pixel
Prior art date
Application number
KR20130047281A
Other languages
Korean (ko)
Inventor
조규성
배준형
이정태
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR20130047281A priority Critical patent/KR20140128636A/en
Publication of KR20140128636A publication Critical patent/KR20140128636A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Abstract

An embodiment of the present invention relates to a pixel structure and a CMOS image sensor with the 2D arrangement thereof and, more particularly, to a CMOS image sensor composed of an active pixel capable of obtaining high sensitivity, widening a linear operation range, and controlling the reset voltage of a photodiode. In a high sensitivity CMOS image sensor structure including a unit pixel with a 2D arrangement, the unit pixel includes the photodiode which generates a charge by corresponding to input light, a feedback capacitor and a charge amplification transistor to change the generated charge to a voltage, a reset transistor which resets the feedback capacitor and the charge amplification transistor, and a selection transistor which has a low threshold voltage for selecting the unit pixel.

Description

리셋 전압 조절 가능한 고감도 ＣＭＯＳ 영상 센서 장치{HIGH-SENSITIVITY CMOS IMAGE SENSOR DEVICE WITH CONTROLLABLE RESET VOLTAGE}TECHNICAL FIELD [0001] The present invention relates to a high-sensitivity CMOS image sensor device capable of adjusting a reset voltage,

본 발명의 일실시예는 픽셀 구조 및 이를 2차원 배열로 구성한 CMOS 영상 센서에 관한 것으로, 더욱 상세하게는 감도가 높고, 선형 동작 범위가 넓으며, 포토 다이오드의 리셋 전압을 조절할 수 있는 능동 픽셀로 구성되는 CMOS 영상 센서에 관한 것이다.An embodiment of the present invention relates to a pixel structure and a CMOS image sensor having a two-dimensional array. More particularly, the present invention relates to a CMOS image sensor having a high sensitivity and a wide linear operation range and capable of adjusting a reset voltage of a photodiode To a CMOS image sensor.

영상 센서는 빛에 반응하는 반도체의 특성을 이용하여 전기적으로 영상을 만들어내는 장치를 말한다. 일반적으로 영상 센서는 수만에서 수천만 개에 이르는 단위 픽셀의 2차원 배열로 구성되며, 각 단위 픽셀은 입사하는 빛의 세기와 파장에 따라 각기 다른 전기적 신호를 발생시킨다.An image sensor is a device that produces an image electrically using the characteristics of a semiconductor that reacts with light. Generally, an image sensor is composed of a two-dimensional array of pixels ranging from tens of thousands to tens of millions, and each unit pixel generates different electrical signals depending on the intensity and wavelength of incident light.

이러한 전기적 신호는 통상적으로 아날로그 형태로 출력되고, ADC(Analog to Digital Converter)를 거치면서 디지털 신호로 변환되어 컴퓨터 모니터나 소형 액정 장치 등에 영상으로 표현된다. 반도체를 이용한 영상 센서는 디지털 카메라, 캠코더, 휴대폰 카메라 등의 근간이 되는 장치이며, 최근에는 진단 의료나 산업용 비파괴 검사 등 엑스선 영상 분야에도 많이 적용되고 있다.These electrical signals are usually output in analog form, converted into digital signals through an ADC (Analog to Digital Converter), and displayed as images on a computer monitor or a small liquid crystal device. Image sensors using semiconductors are fundamental devices for digital cameras, camcorders, mobile phone cameras, etc. Recently, they have also been applied to x-ray image fields such as diagnostic medical and industrial non-destructive inspection.

현재 가장 많이 사용되는 영상 센서는 크게 두 가지 기술로 제조되며, CCD(Charge Coupled Device) 방식과 CMOS(Complementary Metal-Oxide-Silicon) 방식이 그것이다. CCD 영상 센서는 구동 전압이 상대적으로 높고 전력 소모가 많으며, 신호처리 회로를 센서 내부에 탑재할 수 없어 시스템 집적화가 어렵다는 단점이 있다.Currently, the most widely used image sensors are manufactured with two technologies, namely CCD (Charge Coupled Device) method and CMOS (Complementary Metal-Oxide-Silicon) method. The CCD image sensor has a disadvantage that it is difficult to integrate the system because the driving voltage is relatively high and power consumption is high and the signal processing circuit can not be mounted inside the sensor.

반면, CMOS 영상 센서는 저전압으로 동작이 가능하며 전력 소모가 적으며, 또한 기존의 CMOS 반도체 공정을 그대로 사용하여 제조되기 때문에 공정 스텝이 CCD에 비해 간단하고, 신호처리 회로를 집적설계 하여 시스템-온-칩(System-on-Chip)을 달성할 수 있다. 그러나 CMOS 영상 센서는 CCD 영상 센서에 비해 잡음과 암전류가 다소 높아 감도가 낮고 다이나믹 레인지가 좁다는 단점이 있어, 이를 향상시킬 수 있는 공정 기술과 픽셀 구조에 대한 연구가 활발히 진행되고 있다.On the other hand, since the CMOS image sensor can be operated at a low voltage and has low power consumption and is manufactured using the conventional CMOS semiconductor process as it is, the processing steps are simpler than the CCD, the signal processing circuit is integrated, - System-on-Chip can be achieved. However, the CMOS image sensor has a lower sensitivity and a narrow dynamic range due to a higher noise and dark current than a CCD image sensor. Therefore, a process technique and a pixel structure that can improve the sensitivity and sensitivity are being actively studied.

도 1은 종래의 고감도 CMOS CTIA(Capacitive Trans-Impedance Amplifier) 픽셀의 구성도이다. CTIA 픽셀(110)은 광 감지 수단인 포토 다이오드(111), 3개의 NMOS 트랜지스터, 그리고 피드백 커패시터(115)로 구성된다. 상기 3개의 트랜지스터 중 리셋 트랜지스터(112)는 포토 다이오드를 소정의 전압으로 리셋(Reset) 시키는 역할을 하고, 전하증폭 트랜지스터(113)는 컬럼 출력 라인(120)을 통해 2차원 픽셀 배열의 각 컬럼(Column)마다 배치되어 있는 전류원(130)에 연결되어 공통 소스(Common Source) 증폭기 역할을 수행한다.1 is a block diagram of a conventional high-sensitivity CMOS capacitive trans-impedance amplifier (CTIA) pixel. The CTIA pixel 110 is composed of a photodiode 111 which is photo sensing means, three NMOS transistors, and a feedback capacitor 115. The reset transistor 112 of the three transistors serves to reset the photodiode to a predetermined voltage and the charge amplification transistor 113 is connected to each column of the two- Columns thereof are connected to a current source 130 arranged in each column to serve as a common source amplifier.

공통 소스 증폭기의 입력(IN 노드)과 출력(OUT 노드) 사이에는 피드백 커패시터(115)가 연결되고, 포토 다이오드(111)에서 생성된 전하는 피드백 커패시터(115)에 축적된다. 셀렉트 트랜지스터(114)는 전하증폭 트랜지스터(113)의 드레인(즉, OUT 노드)과 컬럼 출력 라인(120) 사이에 연결되어 픽셀의 어드레싱(Addressing)을 담당한다.A feedback capacitor 115 is connected between the input (IN node) and the output (OUT node) of the common source amplifier, and the charge generated in the photodiode 111 is accumulated in the feedback capacitor 115. The select transistor 114 is connected between the drain (i.e., OUT node) of the charge amplification transistor 113 and the column output line 120 to perform addressing of the pixel.

도 2는 CTIA 픽셀의 동작을 설명하기 위한 신호도이다. CTIA 픽셀의 동작은 리셋(Reset), 전하축적(Integration), 신호출력(Readout)의 세 부분으로 나눌 수 있다.2 is a signal diagram for explaining the operation of the CTIA pixel. The operation of a CTIA pixel can be divided into three parts: reset, charge accumulation (Integration), and signal output (Readout).

먼저, 행(row) 선택 제어 신호에 의해 셀렉트 트랜지스터가 온(ON) 상태가 되면 CTIA가 형성된다. 이때, 리셋 트랜지스터가 온(ON) 상태가 되면, IN 노드와 OUT 노드의 전압은 VSS + VGS . DR으로 리셋 된다(VSS는 음(-)의 전원 전압으로써 주로 접지(Ground)에 연결되며, VGS . DR은 전하증폭 트랜지스터의 게이트-소스(Gate-Source) 전압이다.).First, CTIA is formed when the select transistor is turned on by a row selection control signal. At this time, when the reset transistor is turned on, the voltages of the IN node and the OUT node are VSS + V GS . Is reset to DR (VSS is a negative (- power supply voltage by a) is mainly connected to the ground (Ground), V GS is the gate of the charge amplification transistor DR - a source (Gate-Source) voltage).

포토 다이오드와 피드백 커패시터를 리셋한 후 리셋 트랜지스터가 오프(OFF) 상태가 되면, 픽셀에 입사하는 빛에 의한 전하가 피드백 커패시터에 축적되기 시작한다. 이러한 전하 축적에 의해 OUT 노드의 전압은 선형적으로 증가하며, 광량이 많을수록 기울기가 커진다.When the reset transistor is turned off after resetting the photodiode and the feedback capacitor, charge due to light incident on the pixel begins to accumulate in the feedback capacitor. As a result of such charge accumulation, the voltage at the OUT node increases linearly, and as the amount of light increases, the slope increases.

도 2의 VOUT 그래프에서 점선은 셀렉트 트랜지스터가 온 상태 일 때 VOUT에 출력되는 신호이며, 실제 동작에서는 셀렉트 트랜지스터가 오프 상태이므로 실선과 같은 신호가 출력된다. 소정의 전하축적 시간이 끝나면 빛에 의한 신호 전압과 리셋 전압을 모두 읽어 들이는데, 이 두 신호를 뺀 값이 최종 출력이 된다. 이러한 과정을 CDS(Correlated Double Sampling)라고 하며, 이를 통해 픽셀의 오프셋이나 flicker 잡음 등을 제거할 수 있다.In the V OUT graph of FIG. 2, the dotted line is a signal output to V OUT when the select transistor is on, and in the actual operation, the select transistor is in an off state, so that a signal similar to a solid line is output. When the predetermined charge accumulation time is over, both the signal voltage due to light and the reset voltage are read, and the value obtained by subtracting the two signals becomes the final output. This process is called CDS (Correlated Double Sampling), which can eliminate pixel offsets and flicker noise.

일반적인 3-트랜지스터(3-Tr) 구조의 CMOS 픽셀에서는 포토 다이오드의 커패시턴스(CPD)에 의해 감도와 다이나믹 레인지(DR)가 결정된다. 픽셀의 감도는 CPD에 반비례하고, 다이나믹 레인지는 CPD의 제곱근에 비례한다. 따라서 포토 다이오드의 커패시턴스가 크면 감도는 낮아지지만 다이나믹 레인지가 증가하며, 픽셀의 감도를 높이기 위해 포토 다이오드의 커패시턴스를 작게 하면 다이나믹 레인지가 감소한다.In a CMOS pixel of a general 3-transistor (3-Tr) structure, the sensitivity and the dynamic range (DR) are determined by the capacitance (C PD ) of the photodiode. The sensitivity of the pixel is inversely proportional to C PD , and the dynamic range is proportional to the square root of C PD . Therefore, if the capacitance of the photodiode is high, the sensitivity is low but the dynamic range is increased. If the capacitance of the photodiode is made small to increase the sensitivity of the pixel, the dynamic range is decreased.

반면, 도 1의 CTIA 픽셀에서는 피드백 커패시턴스(CFB)에 의해 감도가 결정되며, 3-Tr 구조의 픽셀에 비해 잡음이 매우 적다. 따라서 작은 값의 CFB를 선택하여 픽셀의 감도를 높였을 때, 다이나믹 레인지도 높게 유지할 수 있다는 장점이 있다. 한편, 다이나믹 레인지는 픽셀 잡음 레벨에 대한 신호 포화 레벨의 비율로서 일반적으로 다음과 같이 수학식 1로 정의된다.On the other hand, in the CTIA pixel of FIG. 1, the sensitivity is determined by the feedback capacitance (C FB ), and noise is very small as compared with the pixel of the 3-Tr structure. Therefore, when the sensitivity of the pixel is increased by selecting a small value of C FB , the dynamic range can be maintained high. On the other hand, the dynamic range is a ratio of the signal saturation level to the pixel noise level, and is generally defined by Equation 1 as follows.

Figure pat00001
Figure pat00001

도 3은 도 1에 나타낸 CTIA 픽셀의 광량에 따른 출력 전압(VOUT)을 그래프로 나타낸 것이다. 그래프에서 VOUT이 VDD - VTH . SEL(셀렉트 트랜지스터의 문턱 전압)에 도달하면, 이후에 광량이 증가하더라도 픽셀의 출력이 선형적으로 나타나지 않는 것을 알 수 있다.FIG. 3 is a graph showing an output voltage (V OUT ) according to the light amount of the CTIA pixel shown in FIG. In the graph, V OUT is VDD - V TH . It can be seen that, when reaching the SEL (threshold voltage of the select transistor), the output of the pixel does not appear linearly even if the light amount subsequently increases.

또한, 셀렉트 트랜지스터의 소스(Source) 단자의 전압이 높아지기 때문에 몸체 효과(body effect)에 의해 문턱 전압은 더욱 높아지기 때문에 선형 동작 범위는 더욱 좁아지게 되고, 신호 포화 레벨이 낮아지므로 다이나믹 레인지는 감소하게 된다.Further, since the voltage at the source terminal of the select transistor becomes higher, the threshold voltage becomes higher due to the body effect, so that the linear operation range becomes narrower, and the signal saturation level becomes lower, resulting in a decrease in the dynamic range .

더불어, 일반적인 3-Tr 구조에서 포토 다이오드의 리셋 전압은 전원 전압보다 리셋 트랜지스터의 문턱 전압만큼 작은 값으로 결정된다. 따라서, 전원 전압이 3.3V일 경우, 포토 다이오드에 걸리는 역방향 전압(Reverse Bias)은 대략 2.3 ~ 2.7V 정도가 된다.In addition, in a general 3-Tr structure, the reset voltage of the photodiode is determined to be smaller than the power supply voltage by the threshold voltage of the reset transistor. Therefore, when the power supply voltage is 3.3 V, the reverse bias (reverse bias) applied to the photodiode is approximately 2.3 to 2.7 V or so.

그러나 도 1의 CTIA 픽셀에서는 포토 다이오드의 리셋 전압이 음의 전원 전압 보다 전하증폭 트랜지스터의 게이트-소스 전압만큼 높은 값으로 결정되며, 음의 전원 전압이 접지일 경우 포토 다이오드에 걸리는 역방향 전압은 대략 0.5 ~ 0.8V 정도가 된다.However, in the CTIA pixel of FIG. 1, the reset voltage of the photodiode is determined to be higher than the negative power supply voltage by the gate-source voltage of the charge amplification transistor. When the negative power supply voltage is grounded, the reverse voltage applied to the photodiode is approximately 0.5 To about 0.8V.

정해진 실리콘 공정에 대해 포토 다이오드의 특성은 역방향 전압에 의해 결정된다. CTIA 픽셀의 경우 3-Tr 구조에 비해 포토 다이오드에 걸리는 역방향 전압이 낮기 때문에 공핍 영역(Depletion Region)이 좁게 형성된다. 이에 따라 입사 광(특히 긴 파장의 빛)에 대한 양자 효율(Quantum Efficiency)이 감소하는 문제가 발생하게 된다.The characteristics of the photodiode for a given silicon process are determined by the reverse voltage. In the case of CTIA pixels, the depletion region is formed narrower because the reverse voltage applied to the photodiode is lower than that of the 3-Tr structure. As a result, there arises a problem that the quantum efficiency of the incident light (especially the light of a long wavelength) is reduced.

본 발명의 실시예는 기존의 CMOS 영상 센서의 문제점을 해결하기 위한 것으로서, 낮은 감도와 좁은 다이나믹 레인지를 가지는 CMOS 영상 센서의 셀렉트 트랜지스터를 문턱 전압이 낮은 트랜지스터로 대체함으로써, 문턱 전압에 의한 신호 손실을 없애고 선형 동작 범위를 증가시키며 넓은 다이나믹 레인지를 가지는 고감도의 CTIA 픽셀의 2차원 배열로 구성되는 CMOS 영상 센서 구조를 제공하고자 한다.An embodiment of the present invention is to solve a problem of a conventional CMOS image sensor. By replacing a select transistor of a CMOS image sensor having a low sensitivity and a narrow dynamic range with a transistor having a low threshold voltage, And a two-dimensional array of high-sensitivity CTIA pixels having a wide dynamic range and increasing the linear motion range.

또한, 전하증폭 트랜지스터의 소스 단자에 기판 전압과 분리된 별도의 전압을 연결함으로써 포토 다이오드의 리셋 전압을 조절할 수 있도록 한다.Further, the reset voltage of the photodiode can be adjusted by connecting a separate voltage separated from the substrate voltage to the source terminal of the charge amplification transistor.

2차원 배열로 구성되는 단위 픽셀을 포함하는 고감도 CMOS 영상 센서 구조에 있어서, 단위 픽셀은, 입력 광에 대응하여 전하를 생성하는 포토 다이오드; 생성된 전하를 전압으로 바꾸는 전하증폭 트랜지스터와 피드백 커패시터; 전하증폭 트랜지스터와 피드백 커패시터를 리셋시키기 위한 리셋 트랜지스터; 및 단위 픽셀을 선택하기 위한 낮을 문턱 전압을 가지는 셀렉트 트랜지스터를 포함하는 고감도 CMOS 영상 센서 구조가 제공될 수 있다.A high-sensitivity CMOS image sensor structure including a unit pixel composed of a two-dimensional array, the unit pixel including: a photodiode for generating charges corresponding to input light; A charge amplification transistor and a feedback capacitor for converting the generated charge into a voltage; A reset transistor for resetting the charge amplification transistor and the feedback capacitor; And a select transistor having a low threshold voltage for selecting a unit pixel can be provided.

일측에 있어서, 단위 픽셀의 컬럼을 연결하는 컬럼 출력 라인; 및 컬럼 출력 라인을 통해 단위 픽셀에 전류를 공급하는 전류원을 더 포함할 수 있다.A column output line for connecting the columns of unit pixels in one side; And a current source supplying current to the unit pixel through the column output line.

또 다른 측면에 있어서, 전하증폭 트랜지스터와 전류원을 연결하여 공통 소스 증폭기(Common Source Amplifier) 구조를 형성할 수 있다.In another aspect, a charge amplifier transistor and a current source may be connected to form a common source amplifier structure.

또 다른 측면에 있어서, 공통 소스 증폭기 구조의 입력과 출력 사이에는 피드백 커패시터가 연결되며, 포토 다이오드에서 생성된 전하는 피드백 커패시터에 축적될 수 있다.In another aspect, a feedback capacitor is connected between the input and the output of the common source amplifier structure, and the charge generated in the photodiode can be accumulated in the feedback capacitor.

또 다른 측면에 있어서, 전류원은 하나의 PMOS 트랜지스터로 구성되며, PMOS 트랜지스터의 W/L(Width/Length) 비율에 따라 단위 픽셀의 공통 소스 증폭기에 공급되는 전류의 양이 결정될 수 있다.In another aspect, the current source is composed of one PMOS transistor, and the amount of current supplied to the common source amplifier of the unit pixel can be determined according to the W / L (Width / Length) ratio of the PMOS transistor.

또 다른 측면에 있어서, 전류원은 둘 이상의 PMOS 트랜지스터의 캐스코드(Cascode) 형태로 연결되어 구성함으로써 전류원의 출력 저항을 증가시킬 수 있다.In another aspect, the current source may be connected in the form of a cascode of two or more PMOS transistors to increase the output resistance of the current source.

또 다른 측면에 있어서, 셀렉트 트랜지스터는 네이티브 트랜지스터(Native TR) 또는 문턱 전압 조절(Threshold Voltage Adjustment) 임플란트 과정(Implant Step)을 거친 트랜지스터로 구현될 수 있다.In another aspect, the select transistor may be implemented as a transistor that has undergone a native transistor (Native TR) or a threshold voltage adjustment implant process (Implant Step).

또 다른 측면에 있어서, 리셋 제어 단자는 전하증폭 트랜지스터의 소스 단자에 연결되며, 단위 픽셀에 입력되는 기판 전압과 분리된 별도의 전압에 연결함으로써 포토 다이오드의 리셋 전압을 조절할 수 있다.In another aspect, the reset control terminal is connected to the source terminal of the charge amplification transistor, and the reset voltage of the photodiode can be adjusted by connecting the reset control terminal to a separate voltage separated from the substrate voltage input to the unit pixel.

또 다른 측면에 있어서, 포토 다이오드는 넓은 공핍 영역을 가지기 위해 비저항이 큰 에피텍셜(Epitaxial) 웨이퍼(Wafer) 상에 구현될 수 있다.In another aspect, the photodiode may be implemented on an epitaxial wafer having a large resistivity to have a wide depletion region.

또 다른 측면에 있어서, 피드백 커패시터는 CMOS 공정에서 구현할 수 있는 MiM(Metal-insulator-Metal), PiP(Poly-insulator-Poly), 또는 MOS(Metal-Oxide-Semiconductor) 커패시터에 해당할 수 있다.In another aspect, the feedback capacitor may correspond to a metal-insulator-metal (MiM), poly-insulator-poly (PiP), or metal-oxide-semiconductor (MOS) capacitor that can be implemented in a CMOS process.

본 발명의 실시예에 따르면, 기존 셀렉트 트랜지스터를 문턱 전압이 낮은 트랜지스터로 대체함으로써 문턱 전압의 영향을 없애고 픽셀의 선형 동작 범위를 넓혀 고감도를 유지하면서도 다이나믹 레인지가 넓은 CMOS CTIA 픽셀을 구현할 수 있다.According to the embodiment of the present invention, by replacing the conventional select transistor with a transistor having a low threshold voltage, it is possible to realize a CMOS CTIA pixel having a wide dynamic range while maintaining the high sensitivity by eliminating the influence of the threshold voltage and widening the linear operation range of the pixel.

또한, 포토 다이오드의 리셋 전압을 외부에서 조절할 수 있게 하여 고감도를 유지하면서도 양자 효율이 높은 CMOS 픽셀을 구현할 수 있으며, 기판 전압과 전하증폭 트랜지스터의 소스 단자를 분리된 별도의 전압에 연결함으로써 단위 픽셀 내부에서 발생하는 기판 연동 잡음(Substrate Coupling Noise)을 제거할 수 있다.In addition, a reset voltage of the photodiode can be externally adjusted to realize a CMOS pixel with high quantum efficiency while maintaining a high sensitivity. By connecting the source terminal of the substrate voltage and the charge amplification transistor to separate separate voltages, It is possible to eliminate a substrate coupling noise generated in the substrate.

도 1은 종래의 고감도 CMOS CTIA 픽셀의 구조를 보여주는 블록도이다.
도 2는 도 1에 도시된 CMOS CTIA 픽셀의 동작을 설명하기 위한 신호도이다.
도 3은 도 1에 도시된 CMOS CTIA 픽셀의 광량에 따른 출력 전압을 보여주는 그래프이다.
도 4는 본 발명의 일실시예에 있어서, 고감도 CMOS 영상 센서의 단위 픽셀 구조를 도시한 블록도이다.
도 5는 본 발명의 일실시예에 있어서, 도 4의 단위 픽셀 구조의 광량에 따른 출력 전압을 도시한 그래프이다.
도 6은 본 발명의 일실시예에 있어서, 단위 픽셀의 리셋 제어 단자의 전압을 변화시킬 때의 광량에 따른 출력 전압을 도시한 그래프이다.
도 7은 본 발명의 일실시예에 있어서, 전류원으로 하나의 PMOS 트랜지스터를 이용한 영상 센서의 단위 픽셀을 도시한 블록도이다.
도 8은 본 발명의 일실시예에 있어서, 전류원으로 두 개 이상의 PMOS 트랜지스터를 캐스코드 형태로 사용한 영상 센서의 단위 픽셀을 도시한 블록도이다.1 is a block diagram showing the structure of a conventional high-sensitivity CMOS CTIA pixel.
2 is a signal diagram illustrating the operation of the CMOS CTIA pixel shown in FIG.
3 is a graph showing an output voltage according to the light amount of the CMOS CTIA pixel shown in FIG.
4 is a block diagram illustrating a unit pixel structure of a high-sensitivity CMOS image sensor according to an exemplary embodiment of the present invention.
5 is a graph showing an output voltage according to the amount of light of the unit pixel structure of FIG. 4 according to an embodiment of the present invention.
6 is a graph showing an output voltage according to an amount of light when a voltage of a reset control terminal of a unit pixel is changed according to an embodiment of the present invention.
7 is a block diagram showing unit pixels of an image sensor using one PMOS transistor as a current source in an embodiment of the present invention.
8 is a block diagram showing unit pixels of an image sensor using two or more PMOS transistors in a cascode form as a current source in an embodiment of the present invention.

이하, 고감도 CMOS 영상 센서의 단위 픽셀 구조와 그 동작에 대해서 첨부된 도면을 참조하여 자세히 설명한다.Hereinafter, the unit pixel structure of the high-sensitivity CMOS image sensor and its operation will be described in detail with reference to the accompanying drawings.

본 발명은 고감도 CMOS 영상 센서의 선형 동작 범위를 넓혀 다이나믹 레인지(Dynamic Range)를 넓힐 수 있는 능동 픽셀 구조를 제공하며, 전하증폭 트랜지스터의 소스 단자에 기판 전압과 분리된 별도의 전압을 연결함으로써, 포토 다이오드의 리셋 전압을 조절할 수 있는 고감도 CMOS 영상 센서 장치에 관한 것이다.The present invention provides an active pixel structure capable of widening a dynamic range by widening a linear operation range of a high-sensitivity CMOS image sensor. By connecting a substrate voltage and a separate voltage to a source terminal of a charge amplification transistor, Sensitive CMOS image sensor device capable of adjusting a reset voltage of a diode.

도 4는 본 발명의 일실시예에 있어서, 고감도 CMOS 영상 센서의 단위 픽셀(410) 구조를 도시한 블록도이다. 도시된 바에 따르면, CMOS 영상 센서 장치의 단위 픽셀(410)은 2차원 배열로 구성되며, 포토 다이오드(411), 전하증폭 트랜지스터(413), 피드백 커패시터(415), 리셋 트랜지스터(412), 리셋 제어 단자(416), 셀렉트 트랜지스터(414)를 포함하여 구성될 수 있다.4 is a block diagram illustrating the structure of a unit pixel 410 of a high-sensitivity CMOS image sensor according to an exemplary embodiment of the present invention. The unit pixel 410 of the CMOS image sensor device is configured in a two-dimensional array and includes a photodiode 411, a charge amplification transistor 413, a feedback capacitor 415, a reset transistor 412, A terminal 416, and a select transistor 414. [

먼저, 포토 다이오드(411)는 단위 픽셀로 입력되는 입력 광에 대응하여 전하를 생성하고, 이렇게 생성된 전하는 전하증폭 트랜지스터(413)와 피드백 커패시터(415)를 통해 전압으로 바뀐다. 리셋 트랜지스터(412)는 포토 다이오드(411)와 피드백 커패시터(415)를 리셋시키며, 리셋 제어 단자(416)는 포토 다이오드(411)의 리셋 전압을 조절할 수 있다. 단위 픽셀에 대해 선택하는 셀렉트 트랜지스터(414)는 종래의 구성과 달리 낮은 문턱 전압(Threshold Voltage)을 가질 수 있다.First, the photodiode 411 generates charge corresponding to the input light input to the unit pixel, and the generated charge is converted into a voltage through the charge amplification transistor 413 and the feedback capacitor 415. The reset transistor 412 resets the photodiode 411 and the feedback capacitor 415 and the reset control terminal 416 can regulate the reset voltage of the photodiode 411. The select transistor 414 for selecting a unit pixel may have a low threshold voltage unlike the conventional structure.

이러한 구성 요소를 포함하는 단위 픽셀(410)을 2차원적으로 배열함으로써 넓은 다이나믹 레인지를 가지면서 리셋 전압의 조절 가능한 고감도 CMOS 영상 센서를 구현할 수 있다.By arranging the unit pixels 410 including these components two-dimensionally, a high-sensitivity CMOS image sensor having a wide dynamic range and capable of adjusting a reset voltage can be realized.

실시예에 있어서, 포토 다이오드(411)는 CMOS 공정에서 구현할 수 있는 종래의 다양한 pn 접합으로 구성될 수 있으며, 공핍 영역을 넓히기 위해 주로 비저항이 큰 에피텍셜(Epitaxial) 웨이퍼(Wafer) 상에 구현될 수 있다. 또한, 수광 효율을 최대화하기 위해 샐리사이드(Salicide) 형성을 방지하는 마스크(Mask)를 사용할 수 있다.In an embodiment, the photodiode 411 may be comprised of various conventional pn junctions that may be implemented in a CMOS process, and may be implemented on an epitaxial wafer, which typically has a large resistivity to widen the depletion region . In order to maximize the light-receiving efficiency, a mask for preventing the formation of salicide may be used.

또한, 피드백 커패시터(415)는 CMOS 공정에서 구현할 수 있는 MiM(Metal-insulator-Metal), PiP (Poly-insulator-Poly), MOS(Metal-Oxide-Semiconductor) 커패시터 등 종래의 다양한 구조로 구성될 수 있다.The feedback capacitor 415 may be formed of various conventional structures such as a metal-insulator-metal (MiM), a poly-insulator-poly (PiP), and a metal-oxide-semiconductor have.

단위 픽셀(410) 배열의 컬럼은 컬럼 출력 라인(420)을 통해 전류원(430)으로 연결되고, 단위 픽셀(410)의 전하증폭 트랜지스터(413)가 전류원(430)에 연결됨으로써 공통 소스 증폭기(Common Source Amplifier) 구조가 형성된다. 이러한 공통 소스 증폭기 구조의 입력과 출력 사이에는 피드백 커패시터(415)가 연결되고, 포토 다이오드(411)에서 생성된 전하는 피드백 커패시터(415)에 축적될 수 있다.The column of the unit pixel 410 array is connected to the current source 430 through the column output line 420 and the charge amplification transistor 413 of the unit pixel 410 is connected to the current source 430, Source Amplifier) structure is formed. A feedback capacitor 415 is connected between the input and the output of this common source amplifier structure, and the charge generated in the photodiode 411 can be accumulated in the feedback capacitor 415.

여기서, 단위 픽셀을 선택하는 셀렉트 트랜지스터(44)는 피드백 커패시터(415)의 한 쪽 단자와 컬럼 출력 라인(420) 사이에 연결되며, 네이티브 트랜지스터(Native Transistor) 또는 문턱 전압 조절(Threshold Voltage Adjustment) 임플란트 과정(Implant Step)을 거친 트랜지스터로 구현한다. 이렇게 문턱 전압이 낮은 셀렉트 트랜지스터(414)를 사용함으로써, 픽셀의 출력의 선형 동작 영역을 넓히고, 넓은 다이나믹 레인지를 얻을 수 있는 것이다.The select transistor 44 for selecting the unit pixel is connected between the one terminal of the feedback capacitor 415 and the column output line 420 and is connected to the gate of the NAND transistor or the threshold voltage adjustment implant (Implant Step). By using the select transistor 414 having a low threshold voltage, the linear operation region of the output of the pixel can be widened and a wide dynamic range can be obtained.

전하증폭 트랜지스터(413)의 소스 단자에 연결되어 포토 다이오드(411)의 리셋 전압을 조절하는 역할을 하는 리셋 제어 단자(416)에는 포토 다이오드(411)의 리셋 전압을 조절하기 위한 별도의 전압(VREF)이 연결되며, 상기 리셋 전압은 외부에서 조절할 수 있게 하여, 고감도를 유지하면서도 양자 효율이 높은 CMOS 픽셀을 구현하도록 한다.The reset control terminal 416 connected to the source terminal of the charge amplification transistor 413 and controlling the reset voltage of the photodiode 411 is supplied with a separate voltage VREF The reset voltage can be adjusted externally, thereby realizing a CMOS pixel with high quantum efficiency while maintaining a high sensitivity.

또한, 기판 전압과 전하증폭 트랜지스터(413)의 소스 단자, 즉 리셋 제어 단자(416)를 분리된 별도의 전압에 연결함으로써 단위 픽셀 내부에서 발생하는 기판 연동 잡음(Substrate Coupling Noise)을 없앨 수 있으며, 이와 같이 포토 다이오드(411)의 리셋 전압을 조절할 수 있다.Further, by connecting the substrate voltage to the source terminal of the charge amplification transistor 413, that is, the reset control terminal 416, to separate and separate voltages, it is possible to eliminate the substrate coupling noise generated in the unit pixel, Thus, the reset voltage of the photodiode 411 can be adjusted.

도 4와 같이 구성되는 CMOS 영상 센서의 동작 특성은 도 2에 도시된 종래 CTIA 픽셀의 동작 특성과 동일하게 나타날 수 있다. 도 2를 참조하여 설명하면, 본 발명에 따른 단위 픽셀의 동작은 리셋(Reset), 전하축적(Integration), 신호출력(Readout)의 세 부분으로 나눌 수 있다.The operation characteristics of the CMOS image sensor constructed as shown in FIG. 4 can be the same as the operation characteristics of the conventional CTIA pixel shown in FIG. Referring to FIG. 2, the operation of a unit pixel according to the present invention can be divided into three parts: reset, charge accumulation (Integration), and signal output (Readout).

먼저, 행(Row) 선택 제어 신호에 의해 셀렉트 트랜지스터가 온(ON) 상태가 되면 CTIA가 형성된다. 이 때 리셋 트랜지스터가 온(ON) 상태가 되면, IN 노드와 OUT 노드의 전압은 VSS + VGS . DR으로 리셋 된다(VSS는 음(-)의 전원 전압으로써 주로 접지에 연결되며, VGS . DR은 전하증폭 트랜지스터의 게이트-소스(Gate-Source) 전압이다.).First, CTIA is formed when the select transistor is turned on by a row selection control signal. At this time, when the reset transistor is turned on, the voltages of the IN node and the OUT node are VSS + V GS . Is reset to DR (VSS is a negative (- is connected to the ground mainly by the power supply voltage in), V GS is the gate of the charge amplification transistor DR - a source (Gate-Source) voltage).

포토 다이오드와 피드백 커패시터를 리셋한 후 리셋 트랜지스터가 오프(OFF) 상태가 되면, 픽셀에 입사하는 빛에 의한 전하가 피드백 커패시터(415)에 축적되기 시작한다. 이러한 전하 축적에 의해 OUT 노드의 전압은 선형적으로 증가하며, 광량이 많을수록 기울기가 커진다.When the reset transistor is turned off after resetting the photodiode and the feedback capacitor, charge due to light incident on the pixel starts to accumulate in the feedback capacitor 415. As a result of such charge accumulation, the voltage at the OUT node increases linearly, and as the amount of light increases, the slope increases.

도 2의 VOUT 그래프에서 점선은 셀렉트 트랜지스터가 온 상태 일 때 VOUT에 출력되는 신호이며, 실제 동작에서는 셀렉트 트랜지스터가 오프 상태이므로 실선과 같은 신호가 출력된다. 소정의 전하축적 시간이 끝나면 빛에 의한 신호 전압과 리셋 전압을 모두 읽어 들이는데, 이 두 신호를 뺀 값이 최종 출력이 된다.In the V OUT graph of FIG. 2, the dotted line is a signal output to V OUT when the select transistor is on, and in the actual operation, the select transistor is in an off state, so that a signal similar to a solid line is output. When the predetermined charge accumulation time is over, both the signal voltage due to light and the reset voltage are read, and the value obtained by subtracting the two signals becomes the final output.

이러한 과정을 CDS(Correlated Double Sampling)라고 하며, 이를 통해 픽셀의 오프셋이나 flicker 잡음 등을 제거할 수 있다. 다만, 영상 센서의 응용 분야에 따라 CDS를 하지 않고 신호 전압만 읽어 들이는 것도 가능하다. This process is called CDS (Correlated Double Sampling), which can eliminate pixel offsets and flicker noise. However, depending on the application of the image sensor, it is also possible to read only the signal voltage without CDS.

도 5는 본 발명의 일실시예에 있어서, 단위 픽셀의 광량에 따른 출력 전압(VOUT)을 보여주는 그래프이다. 비교를 위해 종래의 CTIA 픽셀의 광량에 따른 출력 전압을 점선으로 나타내었다.5 is a graph showing an output voltage (V OUT ) according to the amount of light of a unit pixel in an embodiment of the present invention. For comparison, the output voltage according to the amount of light of a conventional CTIA pixel is shown by a dotted line.

종래의 픽셀에서 발생할 수 있는 셀렉트 트랜지스터의 문턱 전압에 의한 왜곡을 없애줌으로써 선형적으로 동작하는 구간을 증가시킬 수 있다. 이때, 문턱 전압의 크기가 작아질수록 그래프가 화살표 방향으로 옮겨가며, 네이티브 트랜지스터와 같이 문턱 전압이 0V에 가까운 소자를 셀렉트 트랜지스터로 사용할 경우 선형 동작 구간을 VOUT _ SAT까지 증가시킬 수 있다.By eliminating the distortion caused by the threshold voltage of the select transistor which may occur in the conventional pixel, the section that operates linearly can be increased. At this time, as the threshold voltage decreases, the graph shifts in the direction of the arrow. When a device having a threshold voltage near 0 V such as a native transistor is used as the select transistor, the linear operation period can be increased to V OUT _ SAT .

VOUT _ SAT은 전류원의 동작 특성에 의해서 결정되는 값인데, 트랜지스터로 구현되는 전류원이 포화 영역에서 동작하여 일정한 전류를 공급할 수 있도록 하는 최대 전압을 말한다.V OUT _ SAT is a value determined by the operating characteristics of the current source, which is the maximum voltage that allows the current source implemented in the transistor to operate in the saturation region to supply a constant current.

도 6은 본 발명이 제안하는 단위 픽셀(410)에서 리셋 제어 단자(416)의 전압(VREF)을 변화시킬 때의 광량에 따른 출력 전압을 보여주는 그래프이다. 인가 전압(VREF)을 변화 시키면, 피드백 커패시터(415)의 값에 의해 결정되는 기울기는 그대로 유지되지만, y 절편 값이 변화하는 것을 볼 수 있다.6 is a graph showing an output voltage according to the amount of light when the voltage VREF of the reset control terminal 416 is changed in the unit pixel 410 proposed by the present invention. When the applied voltage VREF is changed, the slope determined by the value of the feedback capacitor 415 is maintained, but the y intercept value changes.

또한, VREF를 증가시키면 픽셀의 선형 동작 영역이 줄어드는 반면, 포토 다이오드(411)의 역방향 전압이 커지므로 공핍 영역이 넓어진다. 그리고, VREF를 감소시키면 선형 동작 영역이 늘어나는 반면, 포토 다이오드(411)의 역방향 전압이 작아지므로 공핍 영역이 좁아진다.In addition, increasing the VREF reduces the linear operation region of the pixel, while the reverse voltage of the photodiode 411 increases, so that the depletion region widens. When the VREF is decreased, the linear operation region is enlarged, while the reverse voltage of the photodiode 411 becomes smaller, so that the depletion region becomes narrower.

이와 같은 트레이드 오프(Trade-off)를 이용하여 하나의 영상 센서를 요구 성능이 다른 여러 응용 분야에 활용할 수 있다.By using such a trade-off, one image sensor can be utilized in various applications requiring different performance.

도 7은 본 발명의 실시예에 있어서, CMOS 영상 센서의 전류원(730)으로 하나의 PMOS 트랜지스터를 사용한 영상 센서의 구조를 보여주는 블록도이다. 전류원으로 PMOS 트랜지스터의 W/L 비율에 따라 각 단위 픽셀의 공통 소스 증폭기에 공급되는 전류의 양이 결정되며, 상기 전하증폭 트랜지스터의 게이트-소스 전압도 상기의 W/L 값에 영향을 받는다.7 is a block diagram illustrating a structure of an image sensor using one PMOS transistor as a current source 730 of a CMOS image sensor in an embodiment of the present invention. The amount of current supplied to the common source amplifier of each unit pixel is determined according to the W / L ratio of the PMOS transistor as a current source, and the gate-source voltage of the charge amplification transistor is also affected by the W / L value.

또한, 전류원(730)인 PMOS 트랜지스터의 L 값에 따라 드레인-소스 저항, 즉 출력 저항이 결정되며 이 값이 클수록 공통 소스 증폭기의 개루프 이득이 커지게 되어 빛에 대한 반응이 선형적으로 나타나며 잡음이 적어진다는 특징이 있다.In addition, the drain-source resistance, that is, the output resistance, is determined according to the L value of the PMOS transistor which is the current source 730. The larger the value is, the larger the open loop gain of the common source amplifier becomes, .

도 8은 본 발명의 일실시예에 있어서, 전류원(830)으로 두 개 이상의 PMOS 트랜지스터를 캐스코드(Cascode) 형태로 사용한 영상 센서의 단위 픽셀을 도시한 블록도이다.8 is a block diagram showing unit pixels of an image sensor using two or more PMOS transistors in a cascode form as a current source 830 according to an embodiment of the present invention.

전류원(830)을 도시된 바와 같이 캐스코드 형태로 사용하게 되면, 공통 소스 증폭기의 개루프 이득을 증가시킬 수 있다. 트랜지스터를 직렬로 연결하여 캐스코드 형태로 전류원(830)을 구성할 경우, 트랜지스터를 하나만 사용할 때보다 전류원의 출력 저항이 크게 증가하게 되므로 공통 소스 증폭기의 개루프 이득이 크게 증가할 수 있다. 따라서 상당히 선형적이고 잡음이 적은 고감도 픽셀을 구현할 수 있다.Using the current source 830 in the form of a cascode as shown can increase the open loop gain of the common source amplifier. When the current source 830 is formed in the form of a cascode by connecting the transistors in series, the output resistance of the current source greatly increases as compared with when only one transistor is used, so that the open loop gain of the common source amplifier can be greatly increased. As a result, it is possible to realize a highly linear, low-noise, high-sensitivity pixel.

본 발명의 실시예에 따른 CMOS 영상 센서 구조는 기존 셀렉트 트랜지스터를 문턱 전압이 낮은 트랜지스터로 대체함으로써 문턱 전압의 영향을 없애고 픽셀의 선형 동작 범위를 넓혀 고감도를 유지하면서도 다이나믹 레인지가 넓은 CMOS CTIA 픽셀을 구현할 수 있다.A CMOS image sensor structure according to an embodiment of the present invention can replace a conventional select transistor with a transistor having a low threshold voltage, thereby eliminating the influence of a threshold voltage and enlarging a linear operation range of a pixel to realize a CMOS CTIA pixel having a high dynamic range while maintaining high sensitivity. .

따라서, 넓은 다이나믹 레인지를 가지는 고감도 영상 센서는 배경이 어두운 환경에서도 대상 물체를 선명하게 표현할 수 있을 뿐만 아니라 밝은 빛에 대한 퍼짐 현상도 없앨 수 있으며, 차량용 블랙박스나 CCTV 등 어두운 환경에서도 물체를 선명하게 판별해야 하는 응용, 또는 섬광체를 이용한 간접 방식의 X선 영상 장치 등에 적합하게 적용할 수 있다.Therefore, a high-sensitivity image sensor having a wide dynamic range can not only clarify a target object in a dark background environment but also can prevent the spread of a bright light. In addition, in a dark environment such as a vehicle black box or CCTV, An X-ray imaging apparatus, an indirect X-ray imaging apparatus using a scintillator, or the like.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

410: 단위 픽셀
411: 포토 다이오드
412: 리셋 트랜지스터
413: 전하증폭 트랜지스터
414: 셀렉트 트랜지스터
415: 피드백 커패시터
416: 리셋 제어 단자
420: 컬럼 출력 라인
430, 730, 830: 전류원410: unit pixel
411: Photodiode
412:
413: charge amplifying transistor
414: Select transistor
415: Feedback capacitor
416: Reset control terminal
420: column output line
430, 730, 830: current source

Claims (13)

2차원 배열로 구성되는 단위 픽셀을 포함하는 고감도 CMOS 영상 센서 구조에 있어서,
상기 단위 픽셀은,
입력 광에 대응하여 전하를 생성하는 포토 다이오드;
상기 생성된 전하를 전압으로 바꾸는 전하증폭 트랜지스터와 피드백 커패시터;
상기 전하증폭 트랜지스터와 피드백 커패시터를 리셋시키기 위한 리셋 트랜지스터; 및
상기 단위 픽셀을 선택하기 위한 낮을 문턱 전압을 가지는 셀렉트 트랜지스터
를 포함하는 고감도 CMOS 영상 센서 구조.In a high-sensitivity CMOS image sensor structure including unit pixels composed of a two-dimensional array,
The unit pixel includes:
A photodiode for generating charges corresponding to input light;
A charge amplification transistor and a feedback capacitor for converting the generated charge into a voltage;
A reset transistor for resetting the charge amplification transistor and the feedback capacitor; And
A select transistor having a low threshold voltage for selecting the unit pixel;
Sensitive CMOS image sensor structure. 제1항에 있어서,
상기 단위 픽셀의 컬럼을 연결하는 컬럼 출력 라인; 및
상기 컬럼 출력 라인을 통해 상기 단위 픽셀에 전류를 공급하는 전류원을 더 포함하는 것
을 특징으로 하는 고감도 CMOS 영상 센서 구조.The method according to claim 1,
A column output line connecting the columns of the unit pixels; And
And a current source for supplying a current to the unit pixel through the column output line
A high sensitivity CMOS image sensor structure. 제2항에 있어서,
상기 전하증폭 트랜지스터와 상기 전류원을 연결하여 공통 소스 증폭기(Common Source Amplifier) 구조를 형성하는 것
을 특징으로 하는 고감도 CMOS 영상 센서 구조.3. The method of claim 2,
And connecting the charge amplification transistor and the current source to form a common source amplifier structure
A high sensitivity CMOS image sensor structure. 제3항에 있어서,
상기 공통 소스 증폭기 구조의 입력과 출력 사이에는 상기 피드백 커패시터가 연결되며,
상기 포토 다이오드에서 생성된 전하는 상기 피드백 커패시터에 축적되는 것
을 특징으로 하는 고감도 CMOS 영상 센서 구조.The method of claim 3,
The feedback capacitor is connected between the input and the output of the common source amplifier structure,
The charge generated in the photodiode is accumulated in the feedback capacitor
A high sensitivity CMOS image sensor structure. 제2항에 있어서,
상기 전류원은 하나의 PMOS 트랜지스터로 구성되며, 상기 PMOS 트랜지스터의 W/L(Width/Length) 비율에 따라 상기 단위 픽셀의 공통 소스 증폭기에 공급되는 전류의 양이 결정되는 것
을 특징으로 하는 고감도 CMOS 영상 센서 구조.3. The method of claim 2,
The current source is constituted by one PMOS transistor, and the amount of current supplied to the common source amplifier of the unit pixel is determined according to a W / L (Width / Length) ratio of the PMOS transistor
A high sensitivity CMOS image sensor structure. 제2항에 있어서,
상기 전류원은 둘 이상의 PMOS 트랜지스터의 캐스코드(Cascode) 형태로 연결되어 구성함으로써 상기 전류원의 출력 저항을 증가시키는 것
을 특징으로 하는 고감도 CMOS 영상 센서 구조.3. The method of claim 2,
The current source may be connected in a cascode form of two or more PMOS transistors to increase the output resistance of the current source
A high sensitivity CMOS image sensor structure. 제1항에 있어서,
상기 셀렉트 트랜지스터는 네이티브 트랜지스터(Native TR) 또는 문턱 전압 조절(Threshold Voltage Adjustment) 임플란트 과정(Implant Step)을 거친 트랜지스터로 구현되는 것
을 특징으로 하는 고감도 CMOS 영상 센서 구조.The method according to claim 1,
The select transistor may be implemented as a transistor through a native transistor (Native TR) or a threshold voltage adjustment (Implant Step) implant process
A high sensitivity CMOS image sensor structure. 제1항에 있어서,
상기 리셋 제어 단자는 상기 전하증폭 트랜지스터의 소스 단자에 연결되며, 상기 단위 픽셀에 입력되는 기판 전압과 분리된 별도의 전압에 연결함으로써 상기 포토 다이오드의 리셋 전압을 조절하는 것
을 특징으로 하는 고감도 CMOS 영상 센서 구조.The method according to claim 1,
The reset control terminal is connected to a source terminal of the charge amplification transistor and adjusts a reset voltage of the photodiode by connecting the substrate voltage to a separate voltage separated from a substrate voltage input to the unit pixel
A high sensitivity CMOS image sensor structure. 제1항에 있어서,
상기 포토 다이오드는 넓은 공핍 영역을 가지기 위해 비저항이 큰 에피텍셜(Epitaxial) 웨이퍼(Wafer) 상에 구현되는 것
을 특징으로 하는 고감도 CMOS 영상 센서 구조.The method according to claim 1,
The photodiodes are implemented on an epitaxial wafer having a large resistivity to have a wide depletion region
A high sensitivity CMOS image sensor structure. 제1항에 있어서,
상기 피드백 커패시터는 CMOS 공정에서 구현할 수 있는 MiM(Metal-insulator-Metal), PiP(Poly-insulator-Poly), 또는 MOS(Metal-Oxide-Semiconductor) 커패시터에 해당하는 것
을 특징으로 하는 고감도 CMOS 영상 센서 구조.The method according to claim 1,
The feedback capacitor corresponds to a metal-insulator-metal (MiM), a poly-insulator-poly (PiP), or a metal-oxide-semiconductor (MOS)
A high sensitivity CMOS image sensor structure. 2차원 배열로 구성되는 단위 픽셀;
상기 단위 픽셀의 컬럼을 연결하는 컬럼 출력 라인; 및
상기 컬럼 출력 라인을 통해 상기 단위 픽셀에 전류를 공급하는 하나의 PMOS 트랜지스터로 구성되는 전류원을 포함하는 고감도 CMOS 영상 센서 구조에 있어서,
상기 단위 픽셀은,
입력 광에 대응하여 전하를 생성하는 포토 다이오드;
상기 생성된 전하를 전압으로 바꾸는 전하증폭 트랜지스터와 피드백 커패시터;
상기 전하증폭 트랜지스터와 피드백 커패시터를 리셋시키기 위한 리셋 트랜지스터; 및
상기 단위 픽셀을 선택하기 위한 낮을 문턱 전압을 가지는 셀렉트 트랜지스터
를 포함하는 고감도 CMOS 영상 센서 구조.A unit pixel composed of a two-dimensional array;
A column output line connecting the columns of the unit pixels; And
And a current source constituted by one PMOS transistor for supplying a current to the unit pixel through the column output line. In the high-sensitivity CMOS image sensor structure,
The unit pixel includes:
A photodiode for generating charges corresponding to input light;
A charge amplification transistor and a feedback capacitor for converting the generated charge into a voltage;
A reset transistor for resetting the charge amplification transistor and the feedback capacitor; And
A select transistor having a low threshold voltage for selecting the unit pixel;
Sensitive CMOS image sensor structure. 2차원 배열로 구성되는 단위 픽셀;
상기 단위 픽셀의 컬럼을 연결하는 컬럼 출력 라인; 및
상기 컬럼 출력 라인을 통해 상기 단위 픽셀에 전류를 공급하는 둘 이상의 PMOS 트랜지스터의 캐스코드 형태로 구성되는 전류원을 포함하는 고감도 CMOS 영상 센서 구조에 있어서,
상기 단위 픽셀은,
입력 광에 대응하여 전하를 생성하는 포토 다이오드;
상기 생성된 전하를 전압으로 바꾸는 전하증폭 트랜지스터와 피드백 커패시터;
상기 전하증폭 트랜지스터와 피드백 커패시터를 리셋시키기 위한 리셋 트랜지스터; 및
상기 단위 픽셀을 선택하기 위한 낮을 문턱 전압을 가지는 셀렉트 트랜지스터
를 포함하는 고감도 CMOS 영상 센서 구조.A unit pixel composed of a two-dimensional array;
A column output line connecting the columns of the unit pixels; And
And a current source configured in a cascode form of two or more PMOS transistors for supplying a current to the unit pixel through the column output line,
The unit pixel includes:
A photodiode for generating charges corresponding to input light;
A charge amplification transistor and a feedback capacitor for converting the generated charge into a voltage;
A reset transistor for resetting the charge amplification transistor and the feedback capacitor; And
A select transistor having a low threshold voltage for selecting the unit pixel;
Sensitive CMOS image sensor structure. 제11항 내지 제12항 중 어느 한 항에 있어서,
상기 전하증폭 트랜지스터와 상기 전류원을 연결하여 공통 소스 증폭기(Common Source Amplifier) 구조를 형성하는 것
을 특징으로 하는 고감도 CMOS 영상 센서 구조.13. The method according to any one of claims 11 to 12,
And connecting the charge amplification transistor and the current source to form a common source amplifier structure
A high sensitivity CMOS image sensor structure.
KR20130047281A 2013-04-29 2013-04-29 High-sensitivity cmos image sensor device with controllable reset voltage KR20140128636A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130047281A KR20140128636A (en) 2013-04-29 2013-04-29 High-sensitivity cmos image sensor device with controllable reset voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130047281A KR20140128636A (en) 2013-04-29 2013-04-29 High-sensitivity cmos image sensor device with controllable reset voltage

Publications (1)

Publication Number Publication Date
KR20140128636A true KR20140128636A (en) 2014-11-06

Family

ID=52454469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130047281A KR20140128636A (en) 2013-04-29 2013-04-29 High-sensitivity cmos image sensor device with controllable reset voltage

Country Status (1)

Country Link
KR (1) KR20140128636A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200055602A (en) * 2018-11-13 2020-05-21 실리콘 디스플레이 (주) Sensor pixel, fingerprint and image sensor, and driving method thereof
US10755070B2 (en) 2017-12-12 2020-08-25 Silicon Display Technology Sensor pixel, fingerprint and image sensor including the same, and driving method thereof
CN112640433A (en) * 2019-01-08 2021-04-09 松下知识产权经营株式会社 Image pickup apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755070B2 (en) 2017-12-12 2020-08-25 Silicon Display Technology Sensor pixel, fingerprint and image sensor including the same, and driving method thereof
KR20200055602A (en) * 2018-11-13 2020-05-21 실리콘 디스플레이 (주) Sensor pixel, fingerprint and image sensor, and driving method thereof
CN112640433A (en) * 2019-01-08 2021-04-09 松下知识产权经营株式会社 Image pickup apparatus

Similar Documents

Publication Publication Date Title
US10171760B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus using an amplifier and signal lines for low and high gain
US9106851B2 (en) Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
US9729808B2 (en) Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
US6747264B2 (en) Changeable gain amplifier, solid-state imaging device and optical signal reading method
US20060081957A1 (en) Solid-state imaging device
JP2005536930A (en) CMOS APS with stacked avalanche multiplication layer and low voltage readout electronics
US8199236B2 (en) Device and pixel architecture for high resolution digital
KR20010034765A (en) Low-noise active pixel sensor for imaging arrays with global reset
US20040169740A1 (en) Photodiode CMOS imager with column-feedback soft-reset for imaging under ultra-low illumination and with high dynamic range
TW201519420A (en) Buffered direct injection pixel for infrared detector arrays
WO2019073883A1 (en) Differential amplifier, pixel circuit and solid-state imaging device
US20130215308A1 (en) Solid-state image sensing device
WO2014192989A1 (en) High sensitivity cmos image sensor device
JP3664035B2 (en) Solid-state imaging device
Kawahito et al. Noise reduction effects of column-parallel correlated multiple sampling and source-follower driving current switching for CMOS image sensors
KR20140128636A (en) High-sensitivity cmos image sensor device with controllable reset voltage
US10298860B2 (en) Radiation detection devices and methods
KR101194873B1 (en) High-senditivety cmos image sensor device with wide dynamic range
KR101340839B1 (en) High-sensitivity cmos image sensor device
US7573017B2 (en) Pixel sensors using nonlinear capacitance with logarithmic characteristics
JP5267497B2 (en) Solid-state imaging device
JP2019071580A (en) Pixel circuit and solid-state imaging device
Park et al. Active pixel sensor using a 1× 16 nano-wire photodetector array for complementary metal oxide semiconductor imagers
KR20140128637A (en) High-sensitivity cmos image sensor with wide linear operation range
JP3824965B2 (en) Solid-state image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application