KR20140101977A - Flexible Silicon Interposer and Method for Manufacturing Thereof - Google Patents

Flexible Silicon Interposer and Method for Manufacturing Thereof Download PDF

Info

Publication number
KR20140101977A
KR20140101977A KR1020130015266A KR20130015266A KR20140101977A KR 20140101977 A KR20140101977 A KR 20140101977A KR 1020130015266 A KR1020130015266 A KR 1020130015266A KR 20130015266 A KR20130015266 A KR 20130015266A KR 20140101977 A KR20140101977 A KR 20140101977A
Authority
KR
South Korea
Prior art keywords
silicon wafer
silicon
bent portion
insulating layer
forming
Prior art date
Application number
KR1020130015266A
Other languages
Korean (ko)
Other versions
KR101439306B1 (en
Inventor
김동수
박세훈
육종민
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020130015266A priority Critical patent/KR101439306B1/en
Publication of KR20140101977A publication Critical patent/KR20140101977A/en
Application granted granted Critical
Publication of KR101439306B1 publication Critical patent/KR101439306B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The present invention relates to a flexible silicon interposer and a method for manufacturing the same and, more specifically, to a silicon wafer based integrated passive device having a bent portion which resolves a limitation of a conventional second-dimensional packaging by providing the bent portion on the silicon wafer; is able to form a portion to be bent during a process of forming a silicon-through-via, at the same time, by using a conventional deep reactive ion etching (DRIE) process; is able to easily provide the bent portion since the silicon interposer, which forms an insulating layer by a conventional spin-coating, uses a polymer laminate process; and is able to provide the flexible silicon interposer capable of being three-dimensionally bent or folded.

Description

연성 실리콘 인터포저 및 이의 제작방법 {Flexible Silicon Interposer and Method for Manufacturing Thereof}Technical Field [0001] The present invention relates to a flexible silicon interposer,

본 발명은 연성 실리콘 인터포저 및 이의 제작 방법에 관한 것으로, 보다 상세하게는 절곡부를 구비한 실리콘 웨이퍼(Si wafer) 기반의 수동 집적 회로(integrated passive device)에 관한 것이다.
The present invention relates to a flexible silicon interposer and a manufacturing method thereof, and more particularly to a silicon wafer-based passive integrated circuit having a bending portion.

일반적으로 실리콘 인터포저는 반도체 소자와 배선 기판을 전기적으로 연결시키기 위한 것으로, 실리콘 기판에 비아 구멍을 형성하고 비아 구멍의 내벽에 절연 물질의 시드층을 형성한 후 비아 구멍 내에 전도성 물질을 모두 채워 넣음으로써 형성된다.
Generally, a silicon interposer is used to electrically connect a semiconductor element and a wiring substrate. The silicon interposer is formed by forming a via hole in a silicon substrate, forming a seed layer of an insulating material on the inner wall of the via hole, filling the via hole with a conductive material .

도 1은 종래의 실리콘 관통비아를 이용한 실리콘 인터포저를 나타낸 블록도이다. 도 1을 참조하면, 종래의 실리콘 관통비아를 이용한 실리콘 인터포저는 실리콘 웨이퍼(110); 실리콘 웨이퍼(110) 상에 형성된 절연층(120); 절연층(120)이 형성된 실리콘 웨이퍼(110)를 관통하여 형성된 관통 실리콘 비아(130); 및 절연층(120) 상에 그리고 관통 실리콘 비아(130)를 채운 금속 회로층(140)을 포함하도록 구성된다.
1 is a block diagram showing a conventional silicon interposer using a silicon via via. Referring to FIG. 1, a conventional silicon interposer using silicon through vias includes a silicon wafer 110; An insulating layer 120 formed on the silicon wafer 110; Through silicon vias (130) formed through a silicon wafer (110) having an insulating layer (120) formed thereon; And a metal circuit layer 140 on insulating layer 120 and filled with through silicon vias 130.

이러한 종래의 실리콘 관통비아를 이용한 실리콘 인터포저는 실리콘의 경성때문에 3차원으로 구부러지 어려운 문제점이 있다.
The silicon interposer using the conventional silicon through vias has a problem in that it is difficult to bend in three dimensions due to the hardness of the silicon.

또한, 종래의 실리콘 관통비아를 이용한 실리콘 인터포저는 3차원으로 구성하기 위해 도2에 도시된 바와 같이 솔더(150) 등을 이용하여 수직으로 적층시켜야 하는 한계점이 있다.
In addition, the silicon interposer using the conventional silicon through vias has a limitation in vertically stacking them using the solder 150 or the like as shown in FIG. 2 in order to construct the three-dimensional silicon interposer.

본 발명의 목적은 기존의 실리콘 소재 기반의 인터포저를 연성 소재를 실리콘 웨이퍼 공정에서 사용하여 절곡부를 구비하도록 함으로써 자유롭게 휨이 가능하는 연성 실리콘 인터포저 및 이의 제작방법을 제공함에 있다.
It is an object of the present invention to provide a flexible silicon interposer capable of flexing freely by using a conventional silicon material-based interposer using a flexible material in a silicon wafer process so as to have a bent portion, and a method of manufacturing the same.

상기의 목적을 달성하기 위하여 실리콘 웨이퍼; 상기 실리콘 웨이퍼 상에 형성된 절연층; 상기 절연층이 형성된 실리콘 웨이퍼를 관통하여 형성된 관통비아; 상기 절연층이 형성된 실리콘 웨이퍼를 관통하여 형성되고, 연성 폴리머 필름으로 채워진 절곡부;를 포함하는 연성 실리콘 인터포저가 제공된다.
In order to achieve the above object, a silicon wafer; An insulating layer formed on the silicon wafer; A through-hole formed through the silicon wafer on which the insulating layer is formed; And a bent portion formed through the silicon wafer on which the insulating layer is formed and filled with a soft polymer film.

또한, 실리콘 웨이퍼를 에칭하여 관통비아 및 절곡부의 위치에 단차를 형성하는 제1단계; 에칭한 상기 실리콘 웨이퍼 상에 절연층을 증착하는 제2단계; 상기 절곡부를 형성할 위치를 마스킹하고 상기 관통비아의 위치에 형성된 단차를 금속으로 채우는 제3단계; 상기 절곡부의 위치에 형성된 단차를 연성 폴리머 필름으로 채우는 제4단계;를 포함하는 연성 실리콘 인터포저의 제작방법이 제공된다.A first step of etching a silicon wafer to form a step on the positions of the through vias and the bent parts; A second step of depositing an insulating layer on the etched silicon wafer; A third step of masking a position at which the bent portion is to be formed and filling a step formed at the position of the through via with metal; And a fourth step of filling the step formed at the bent portion with the soft polymer film.

바람직하게는, 상기 제1단계는, 상기 관통비아의 위치 및 상기 절곡부의 위치에 포토레지스트를 형성하는 단계; 및 심도 반응성 이온 에칭(DRIE, deep reacitve ion etching) 공정을 통해 상기 실리콘 웨이퍼를 에칭하여 상기 단차를 형성하는 단계;를 포함하는 것을 특징으로 한다.Preferably, the first step includes the steps of: forming a photoresist at the position of the through vias and the bent portion; And etching the silicon wafer through a deep reactive ion etching (DRIE) process to form the step.

바람직하게는, 상기 제3단계는, 상기 금속을 채운 후, 상기 마스킹을 제거하고 화학적 기계적 연마(CMP, Chemical Mechanical Planarization)공정을 통해 표면 평탄화하는 단계;를 더 포함하는 것을 특징으로 한다.Preferably, the third step further comprises: filling the metal, removing the masking, and planarizing the surface through a chemical mechanical planarization (CMP) process.

바람직하게는, 제4단계 이후, 상기 실리콘 웨이퍼의 상하면을 평탄화하는 단계; 및 상기 실리콘 웨이퍼의 상하면에 회로를 형성시키는 단계;를 더 포함하는 것을 특징으로 한다.
Preferably, after the fourth step, planarizing the upper and lower surfaces of the silicon wafer; And forming a circuit on upper and lower surfaces of the silicon wafer.

또한, 실리콘 웨이퍼 상에 회로를 형성하는 제1단계; 레이져 또는 다이싱 공정을 통해 상기 실리콘 웨이퍼절곡부의 위치를 제거하는 제2단계; 연성 폴리머 필름을 열압착하여 분리된 상기 실리콘 웨이퍼를 덮는 제3단계; 및 상기 연성 폴리머 필름 상에 상기 회로와 연결되는 회로 및 상기 실리콘 웨이퍼를 관통하는 관통비아를 형성하는 제4단계;를 포함하는 연성 실리콘 인터포저의 제작방법이 제공된다.Also, there is provided a method of manufacturing a semiconductor device, comprising: a first step of forming a circuit on a silicon wafer; A second step of removing a position of the silicon wafer bending portion through a laser or a dicing process; A third step of thermally compressing the soft polymer film to cover the separated silicon wafer; And a fourth step of forming a circuit connected to the circuit on the flexible polymer film and a through via penetrating the silicon wafer.

바람직하게는, 상기 제1단계는 상기 실리콘 웨이퍼를 20 내지 100 마이크로미터로 그라인딩하는 단계;를 더 포함하고, 상기 제4단계는 레이저 드릴을 이용하여 관통비아를 형성하는 단계인 것을 특징으로 한다.
Preferably, the first step further comprises grinding the silicon wafer to 20 to 100 micrometers, and the fourth step is a step of forming a through-hole via a laser drill.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
The details of other embodiments are included in the detailed description and drawings.

본 발명은 기존의 실리콘 기반의 인터포저와 다르게 실리콘 웨이퍼 상에 절곡부를 구비하여 종래 2차원적인 패키징만 가능한 한계점을 해결한 효과가 있다.
Unlike the conventional silicon-based interposer, the present invention has a bending part on a silicon wafer, which solves the limitations of conventional two-dimensional packaging.

또한, 본 발명은 기존의 DRIE(deep reacitve ion etching)공정을 이용하여 실리콘 관통 비아를 형성하는 공정중 절곡이 될 부분을 동시에 형성할 수 있는 효과가 있다.
In addition, the present invention has the effect of simultaneously forming a portion to be bent in a process of forming a silicon through via via a conventional deep reacitve ion etching (DRIE) process.

그리고, 본 발명은 기존의 스핀코팅으로 절연층을 형성하는 실리콘 인터포저와는 폴리머 라미네이트 공정을 사용하므로 절곡부를 용이하게 구현할수 있으며 3차원적으로 휘거나 접을수 있는 플렉시블 실리콘 인터포저 구현이 가능한 효과가 있다.
In addition, since the present invention uses a polymer lamination process with a silicon interposer that forms an insulating layer by a conventional spin coating, a bending part can be easily realized and a flexible silicon interposer capable of three-dimensionally bent or folded can be realized .

도 1은 종래의 실리콘 관통비아를 이용한 실리콘 인터포저를 나타낸 블록도.
도 2는 종래의 실리콘 관통비아를 이용한 실리콘 인터포저를 3차원으로 적층한 패키지를 나타낸 블록도.
도 3은 본 발명의 일 실시예에 따른 연성 실리콘 인터포저를 나타낸 블록도.
도4는 본 발명의 일 실시예에 따른 연성 실리콘 인터포저를 이용하여 다층 패키지를 구현한 예.
도 5a 내지 도 5i는 본 발명의 일 실시예에 따른 연성 실리콘 인터포저를 제작하는 공정을 나타낸 블록도.
도 6은 본 발명의 일 실시예에 따라 제작한 연성 실리콘 인터포저의 입체도.
도 7은 본 발명의 다른 실시예에 따른 연성 실리콘 인터포저를 제작하는 공정을 나타낸 블록도.
도 8a 내지 도 8e은 본 발명의 또 다른 실시예에 따른 연성 실리콘 인터포저를 제작하는 공정을 나타낸 블록도.BRIEF DESCRIPTION OF THE DRAWINGS Figure 1 is a block diagram of a conventional silicon interposer using a silicon via via.
FIG. 2 is a block diagram showing a package in which a silicon interposer using a conventional silicon through via is stacked in three dimensions. FIG.
3 is a block diagram illustrating a soft silicon interposer according to one embodiment of the present invention.
4 is an example of a multi-layer package implemented using a soft silicon interposer according to an embodiment of the present invention.
5A through 5I are block diagrams illustrating a process for fabricating a flexible silicon interposer according to an embodiment of the present invention.
6 is a perspective view of a flexible silicon interposer fabricated in accordance with an embodiment of the present invention.
7 is a block diagram illustrating a process for fabricating a flexible silicon interposer according to another embodiment of the present invention.
8A to 8E are block diagrams showing a process for fabricating a flexible silicon interposer according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. It is to be understood that the terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention.

도 3은 본 발명의 일 실시예에 따른 연성 실리콘 인터포저를 나타낸 블록도이다. 도 3을 참조하면, 본 발명의 일 실시예에 따른 연성 실리콘 인터포저는 실리콘 웨이퍼(310); 실리콘 웨이퍼(310) 상에 형성된 절연층(미도시); 절연층이 형성된 실리콘 웨이퍼(310)를 관통하여 형성된 관통비아(340); 절연층이 형성된 실리콘 웨이퍼를 관통하여 형성되고, 연성 폴리머 필름(330)으로 채워진 절곡부(360);을 포함하도록 구성된다.
3 is a block diagram illustrating a soft silicon interposer according to one embodiment of the present invention. Referring to FIG. 3, a flexible silicon interposer according to an embodiment of the present invention includes a silicon wafer 310; An insulating layer (not shown) formed on the silicon wafer 310; Through vias (340) formed through a silicon wafer (310) having an insulating layer formed thereon; And a bent portion 360 formed through the silicon wafer having the insulating layer formed thereon and filled with the flexible polymer film 330.

바람직하게는, 본 발명의 일 실시예에 따른 연성 실리콘 인터포저는 관통비아(340)를 채우며, 실리콘 웨이퍼(310) 상에 형성된 회로부(350)를 더 포함한다.
Preferably, the flexible silicon interposer according to one embodiment of the present invention further includes circuitry 350 formed on silicon wafer 310, filling through vias 340.

이러한 본 발명의 일 실시예에 따른 연성 실리콘 인터포저는 연성 폴리머 필름(330)의 플렉서블한 특성에 의하여 도 4에 도시된 바와 같이 다층 패키지를 구현할 수 있다.
The flexible silicon interposer according to an embodiment of the present invention can realize a multi-layer package as shown in FIG. 4 by the flexible characteristics of the flexible polymer film 330.

도 5a 내지 도 5i는 본 발명의 일 실시예에 따른 연성 실리콘 인터포저를 제작하는 공정을 나타낸 블록도이다. 도 5a 내지 도 5i를 참조하여 본 발명의 일 실시예에 따른 연성 실리콘 인터포저의 제작방법을 설명할 수 있다.
5A through 5I are block diagrams illustrating a process for fabricating a flexible silicon interposer according to an embodiment of the present invention. 5A to 5I, a method of fabricating a flexible silicon interposer according to an embodiment of the present invention can be described.

먼저, 도 5a를 참조하면, 실리콘 웨이퍼(510) 상에 관통비아를 형성할 위치 및 절곡부를 형성할 위치에 포토공정으로 노출시켜 포토레지스트(511)를 형성한다.
First, referring to FIG. 5A, a photoresist 511 is formed on a silicon wafer 510 by a photolithography process at a position where a through-via is to be formed and a position where a bent portion is to be formed.

도 5b를 참조하면, 심도 반응성 이온 에칭(DRIE, deep reacitve ion etching) 공정을 이용하여 실리콘 웨이퍼(510)를 에칭하여 관통비아를 형성할 위치(541) 및 절곡부를 형성할 위치(561)에 단차를 형성한다.
5B, the silicon wafer 510 is etched by using a deep reactive ion etching (DRIE) process to form a step 541 at which the through vias are to be formed and a step 561 at which the bent part is to be formed. .

바람직하게는, 단차의 깊이는 약 10 내지 100 마이크로미터의 범위를 가진다.
Preferably, the depth of the step has a range of about 10 to 100 micrometers.

도 5c를 참조하면, 포토레지스트(511)를 제거하고, 실리콘 웨이퍼(510) 상에 절연층(520)을 형성한다. 바람직하게는, 절연층(520)은 실리콘 옥사이드 층이며, 진공증착 CVD 등의 방범을 이용하여 형성한다.
Referring to FIG. 5C, the photoresist 511 is removed, and an insulating layer 520 is formed on the silicon wafer 510. Preferably, the insulating layer 520 is a silicon oxide layer, and is formed by means of crime prevention such as vacuum vapor deposition CVD.

또한, 실리콘 옥사이드 증착공정은 수백 내지 수천도의 높은 온도에서 이뤄지므로 본 단계에서 실시하는 것이 바람직하다.
Further, since the silicon oxide deposition process is performed at a high temperature of several hundreds to several thousands degrees, it is preferable to carry out this step.

도 5d를 참조하면, 절곡부가 형성될 위치에 마스킹(551)하고, 실리콘 웨이퍼(510) 상에 금속층을 증착한다. 마스킹(551)을 통해 금속층 증착과정에서 절곡부가 형성될 위치에 금속층이 형성되는 것을 방지한다.
Referring to FIG. 5D, a masking 551 is formed at a position where the bent portion is to be formed, and a metal layer is deposited on the silicon wafer 510. The metal layer is prevented from being formed at a position where the bent portion is to be formed in the metal layer deposition process through the masking 551. [

바람직하게는, 금속층의 증착은 도금공정으로 이루어지며 구리도금으로 실시하는 것이 일반적이다.
Preferably, the deposition of the metal layer is performed by a plating process, and is generally performed by copper plating.

도 5e를 참조하면, 마스킹(551)을 제거하고 화학적 기계적 연마(CMP, Chemical Mechanical Planarization)공정을 통해 표면을 평탄화한다.
Referring to FIG. 5E, the masking 551 is removed and the surface is planarized through a chemical mechanical planarization (CMP) process.

도 5f를 참조하면, 연성이 좋은 연성 폴리머 필름(530)을 열압착하여 절곡부가 형성될 위치의 단차를 채운다. 바람직하게는, 연성 폴리머 필름(530)의 두께는 수 마이크로미터 내지 50 마이크로미터의 범위를 가지며, 절곡부가 형성될 위치의 단차를 완전히 채울 수 있는 충분한 두께를 가진다. 또한, 열압착을 진공에서 실시하여 기포나 보이드(void)의 형성을 방지한다.
Referring to FIG. 5F, the flexible polymer film 530 having good ductility is thermally pressed to fill the step at the position where the bent portion is to be formed. Preferably, the thickness of the flexible polymer film 530 is in the range of a few micrometers to 50 micrometers and has a sufficient thickness to fully fill in the step at which the bend will be formed. Also, thermocompression is performed in vacuum to prevent the formation of bubbles or voids.

도 5g를 참조하면, 연성 폴리머 필름(530)에 관통비아가 형성될 위치에 맞추어 비아를 형성한다.
Referring to FIG. 5G, a via is formed in the flexible polymer film 530 in accordance with the position where the through via is to be formed.

도 5h를 참조하면, 도 5g에서 형성한 비아를 채우도록 회로부(550)를 형성한다.
Referring to FIG. 5H, a circuit portion 550 is formed to fill the via formed in FIG. 5G.

도 5i를 참조하면, 실리콘 웨이퍼(510)의 반대면을 글라인딩하여 관통비아(540)와 절곡부(560)를 형성한다. 바람직하게는, 실리콘 웨이퍼의 두께를 10 내지 100 마이크로미터의 범위를 가지도록 글라인딩한다.
Referring to FIG. 5I, the opposite surface of the silicon wafer 510 is ground to form the through vias 540 and the bent portions 560. Preferably, the thickness of the silicon wafer is in the range of 10 to 100 micrometers.

도 6은 본 발명의 일 실시예에 따라 제작한 연성 실리콘 인터포저의 입체도이다. 도 6의 왼편에 있는 입체도가 위에서 본 정면도이고, 오른편에 있는 입체도가 아래에서 본 배면도이다.
6 is a perspective view of a flexible silicon interposer manufactured according to an embodiment of the present invention. The stereoscopic view on the left side of Fig. 6 is a front view seen from above, and the stereoscopic view on the right side is a rear view from below.

도 6을 참조하면, 본 발명의 일 실시예에 따라 제작한 연성 실리콘 인터포저는 실리콘 웨이퍼(610); 실리콘 웨이퍼(610)를 관통하도록 형성된 관통비아(640); 관통비아(640)의 벽면에 증착된 절연층(620); 및 실리콘 웨이퍼(610)를 관통하도록 형성되고 연성 폴리머 필름(630)으로 채워진 절곡부(660);를 포함하도록 구성된다.
Referring to FIG. 6, a flexible silicon interposer manufactured according to an embodiment of the present invention includes a silicon wafer 610; Through vias 640 formed to penetrate the silicon wafer 610; An insulating layer 620 deposited on the wall surface of the through vias 640; And a bent portion 660 formed to penetrate the silicon wafer 610 and filled with the flexible polymer film 630.

도 7은 본 발명의 다른 실시예에 따른 연성 실리콘 인터포저를 제작하는 공정을 나타낸 블록도이다. 도 7에서 나타낸 공정은 도 5f에서 설명된 공정 이후의 단계를 대체할 수 있는 공정이다.
7 is a block diagram illustrating a process for fabricating a flexible silicon interposer according to another embodiment of the present invention. The process shown in Fig. 7 is a process that can replace the process after the process described in Fig. 5f.

도 7을 참조하면, 절곡부(760)가 형성될 위치의 단차를 연성 폴리머 필름(730)으로 채운 실리콘 웨이퍼(710)의 상하면을 모두 글라인딩하여 평탄화하고, 평탄화한 면상에 회로부(750)를 형성한다.
Referring to FIG. 7, the upper and lower surfaces of the silicon wafer 710 filled with the soft polymer film 730 at the positions where the bent portions 760 are to be formed are all ground and planarized, and the circuit portions 750 are formed on the planarized surface. .

도 8a 내지 도 8e은 본 발명의 또 다른 실시예에 따른 연성 실리콘 인터포저를 제작하는 공정을 나타낸 블록도이다.
8A to 8E are block diagrams showing a process for fabricating a flexible silicon interposer according to another embodiment of the present invention.

도 8a를 참조하면, 실리콘 웨이퍼(810) 상에 회로부(850)를 형성한다.
Referring to FIG. 8A, a circuit portion 850 is formed on a silicon wafer 810.

도 8b를 참조하면, 실리콘 웨이퍼(810)를 글라인딩하여 얇게한다. 바람직하게는, 실리콘 웨이퍼(810)의 두께는 20 내지 100 마이크로미터의 범위를 가진다.
Referring to FIG. 8B, the silicon wafer 810 is thinned by glinding. Preferably, the thickness of the silicon wafer 810 ranges from 20 to 100 micrometers.

도 8c를 참조하면, 레이저 또는 다이싱 공정을 이용하여 절곡부(860)의 위치를 제거한다.
Referring to FIG. 8C, the bending portion 860 is removed using a laser or a dicing process.

도 8d를 참조하면, 절곡부(860)의 위치가 제거된 실리콘 웨이퍼(810)를 연성 폴리머 필름(830)으로 덮는다.
Referring to FIG. 8D, the silicon wafer 810 from which the bent portion 860 has been removed is covered with the flexible polymer film 830.

도 8e를 참조하면, 연성 폴리머 필름(830)이 덮인 실리콘 웨이퍼 상에 관통비아(830)와 회로부(850)를 형성한다. 바람직하게는, 실리콘 웨이퍼(810)가 레이저로 커팅할 수 있도록 얇게(20 내지 100 마이크로미터) 글라인딩된 것을 이용하여 레이저 드릴을 통해 관통비아(830)를 형성한다.
Referring to FIG. 8E, a through-via 830 and a circuit portion 850 are formed on a silicon wafer covered with a flexible polymer film 830. Preferably, the silicon wafer 810 is thinned (20 to 100 micrometers) so that it can be cut with a laser, and the through vias 830 are formed through the laser drill.

이상에서는 본 발명의 바람직한 실시예 및 응용예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예 및 응용예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention.

310 : 실리콘 웨이퍼 320 : 절연층
330 : 연성 폴리머 필름 340 : 관통비아
350 : 회로부 360 : 절곡부310: Silicon wafer 320: Insulating layer
330: soft polymer film 340: through vias
350: circuit part 360: bent part

Claims (7)

실리콘 웨이퍼;
상기 실리콘 웨이퍼 상에 형성된 절연층;
상기 절연층이 형성된 실리콘 웨이퍼를 관통하여 형성된 관통비아;
상기 절연층이 형성된 실리콘 웨이퍼를 관통하여 형성되고, 연성 폴리머 필름으로 채워진 절곡부;를 포함하는 연성 실리콘 인터포저.
Silicon wafers;
An insulating layer formed on the silicon wafer;
A through-hole formed through the silicon wafer on which the insulating layer is formed;
And a bent portion formed through the silicon wafer on which the insulating layer is formed and filled with the flexible polymer film.
실리콘 웨이퍼를 에칭하여 관통비아 및 절곡부의 위치에 단차를 형성하는 제1단계;
에칭한 상기 실리콘 웨이퍼 상에 절연층을 증착하는 제2단계;
상기 절곡부를 형성할 위치를 마스킹하고 상기 관통비아의 위치에 형성된 단차를 금속으로 채우는 제3단계;
상기 절곡부의 위치에 형성된 단차를 연성 폴리머 필름으로 채우는 제4단계;를 포함하는 연성 실리콘 인터포저의 제작방법.

Etching the silicon wafer to form steps in the positions of the through vias and the bent portions;
A second step of depositing an insulating layer on the etched silicon wafer;
A third step of masking a position at which the bent portion is to be formed and filling a step formed at the position of the through via with metal;
And filling the step formed at the bent portion with a soft polymer film.

제2항에 있어서,
상기 제1단계는,
상기 관통비아의 위치 및 상기 절곡부의 위치에 포토레지스트를 형성하는 단계; 및
심도 반응성 이온 에칭(DRIE, deep reacitve ion etching) 공정을 통해 상기 실리콘 웨이퍼를 에칭하여 상기 단차를 형성하는 단계;를 포함하는 것을 특징으로 하는 연성 실리콘 인터포저의 제작방법.
3. The method of claim 2,
In the first step,
Forming a photoresist at a position of the through vias and a position of the bent portion; And
And etching the silicon wafer through a deep reactive ion etching (DRIE) process to form the stepped portion.
제2항에 있어서,
상기 제3단계는,
상기 금속을 채운 후, 상기 마스킹을 제거하고 화학적 기계적 연마(CMP, Chemical Mechanical Planarization)공정을 통해 표면 평탄화하는 단계;를 더 포함하는 것을 특징으로 하는 연성 실리콘 인터포저의 제작방법.
3. The method of claim 2,
In the third step,
Further comprising the step of removing the masking after the filling of the metal and performing surface planarization through a chemical mechanical planarization (CMP) process.
제2항에 있어서,
제4단계 이후,
상기 실리콘 웨이퍼의 상하면을 평탄화하는 단계; 및
상기 실리콘 웨이퍼의 상하면에 회로를 형성시키는 단계;를 더 포함하는 것을 특징으로 하는 연성 실리콘 인터포저의 제작방법.
3. The method of claim 2,
After the fourth step,
Planarizing the upper and lower surfaces of the silicon wafer; And
And forming a circuit on upper and lower surfaces of the silicon wafer.
실리콘 웨이퍼 상에 회로를 형성하는 제1단계;
레이져 또는 다이싱 공정을 통해 상기 실리콘 웨이퍼절곡부의 위치를 제거하는 제2단계;
연성 폴리머 필름을 열압착하여 분리된 상기 실리콘 웨이퍼를 덮는 제3단계; 및
상기 연성 폴리머 필름 상에 상기 회로와 연결되는 회로 및 상기 실리콘 웨이퍼를 관통하는 관통비아를 형성하는 제4단계;를 포함하는 연성 실리콘 인터포저의 제작방법.
A first step of forming a circuit on a silicon wafer;
A second step of removing a position of the silicon wafer bending portion through a laser or a dicing process;
A third step of thermally compressing the soft polymer film to cover the separated silicon wafer; And
And a fourth step of forming a circuit connected to the circuit on the flexible polymer film and a through via penetrating the silicon wafer.
제6항에 있어서,
상기 제1단계는 상기 실리콘 웨이퍼를 20 내지 100 마이크로미터로 그라인딩하는 단계;를 더 포함하고,
상기 제4단계는 레이저 드릴을 이용하여 관통비아를 형성하는 단계인 것을 특징으로 하는 연성 실리콘 인터포저의 제작방법.The method according to claim 6,
Wherein the first step further comprises grinding the silicon wafer at 20 to 100 micrometers,
Wherein the fourth step is a step of forming a through-hole via a laser drill.
KR1020130015266A 2013-02-13 2013-02-13 Flexible Silicon Interposer and Method for Manufacturing Thereof KR101439306B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130015266A KR101439306B1 (en) 2013-02-13 2013-02-13 Flexible Silicon Interposer and Method for Manufacturing Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130015266A KR101439306B1 (en) 2013-02-13 2013-02-13 Flexible Silicon Interposer and Method for Manufacturing Thereof

Publications (2)

Publication Number Publication Date
KR20140101977A true KR20140101977A (en) 2014-08-21
KR101439306B1 KR101439306B1 (en) 2014-09-11

Family

ID=51747037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130015266A KR101439306B1 (en) 2013-02-13 2013-02-13 Flexible Silicon Interposer and Method for Manufacturing Thereof

Country Status (1)

Country Link
KR (1) KR101439306B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104591074A (en) * 2015-01-22 2015-05-06 华东师范大学 Flexible silicon film based on sandwich structure and preparation method of flexible silicon film
US9859526B2 (en) 2015-02-11 2018-01-02 Samsung Display Co., Ltd. Flexible display device
US10847750B2 (en) 2015-02-16 2020-11-24 Samsung Display Co., Ltd. Bendable display apparatus utilizing an organic layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343245B2 (en) * 2008-05-15 2013-11-13 新光電気工業株式会社 Manufacturing method of silicon interposer
KR101215648B1 (en) * 2011-02-11 2012-12-26 에스케이하이닉스 주식회사 Semiconductor chip and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104591074A (en) * 2015-01-22 2015-05-06 华东师范大学 Flexible silicon film based on sandwich structure and preparation method of flexible silicon film
US9859526B2 (en) 2015-02-11 2018-01-02 Samsung Display Co., Ltd. Flexible display device
US10847750B2 (en) 2015-02-16 2020-11-24 Samsung Display Co., Ltd. Bendable display apparatus utilizing an organic layer

Also Published As

Publication number Publication date
KR101439306B1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
CN102420210B (en) Device with through-silicon via (tsv) and method of forming the same
Zoschke et al. TSV based silicon interposer technology for wafer level fabrication of 3D SiP modules
JP5497756B2 (en) Semiconductor device manufacturing method and semiconductor device
US9472504B2 (en) Semiconductor having a high aspect ratio via
US8148824B2 (en) Semiconductor device with through substrate via
US20110089572A1 (en) Method for fabricating through substrate vias
TWI587470B (en) Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus
TW201608646A (en) Integrated interposer solutions for 2D and 3D IC packaging
TW201306218A (en) Optimized annular copper TSV
US8623762B2 (en) Semiconductor device and a method for making the semiconductor device
US20120175789A1 (en) Alignment marks to enable 3d integration
CN103367285A (en) Through via structure and manufacturing method thereof
KR101439306B1 (en) Flexible Silicon Interposer and Method for Manufacturing Thereof
CN111968953A (en) Through silicon via structure and preparation method thereof
US8535977B2 (en) Semiconductor device manufacturing method
JP2015532790A (en) Electronic device and contact method using contact pad with protrusion
KR102161793B1 (en) Semiconductor devices and methods of manufacturing the same
Civale et al. A novel concept for ultra-low capacitance via-last TSV
US10886196B2 (en) Semiconductor devices having conductive vias and methods of forming the same
US20220375892A1 (en) Chip packaging method and chip packaging structure
CN106206502B (en) Semiconductor device and method for manufacturing the same
KR100548578B1 (en) Method for forming via pattern of system in packge
KR101507228B1 (en) Fabricating Method of Semiconductor Device and the Semiconductor Device
KR101299217B1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 5