KR20140091628A - Method for wet edge isolation - Google Patents
Method for wet edge isolation Download PDFInfo
- Publication number
- KR20140091628A KR20140091628A KR1020130003197A KR20130003197A KR20140091628A KR 20140091628 A KR20140091628 A KR 20140091628A KR 1020130003197 A KR1020130003197 A KR 1020130003197A KR 20130003197 A KR20130003197 A KR 20130003197A KR 20140091628 A KR20140091628 A KR 20140091628A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor layer
- depth
- wet
- edge isolation
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 230000002250 progressing effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000007598 dipping method Methods 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0236—Special surface textures
- H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
본 발명은 태양전지의 습식 아이솔레이션 방법에 관한 것으로서, 보다 상세하게는 습식 아이솔레이션 공정 진행시 기판 후면의 반도체층을 제거함과 함께 텍스쳐링 요철의 형상을 곡선화하여 빛의 투과특성 및 전극 접촉특성을 개선할 수 있는 태양전지의 습식 아이솔레이션 방법에 관한 것이다.
The present invention relates to a wet isolation method for a solar cell, and more particularly, to a wet isolation method for a solar cell, which removes a semiconductor layer on a rear surface of a substrate during a wet isolation process and curves the shape of the texturing irregularities to improve light transmission characteristics and electrode contact characteristics The present invention relates to a wet isolation method of a solar cell.
태양전지는 태양광을 직접 전기로 광전변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(diode)라 할 수 있다. 태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 p-n 접합부에 태양광이 입사되면 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 이 때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다. A solar cell is a core element of photovoltaic generation that converts photovoltaic power directly to electricity. It is basically a diode made of p-n junction. When the solar light is converted into electricity by the solar cell, when sunlight is incident on the pn junction of the solar cell, an electron-hole pair is generated, and the electric field moves the electrons to the n layer and the holes to the p layer Photovoltaic power is generated between the pn junctions. At this time, if both ends of the solar cell are connected to each other, current flows and the power can be produced.
일반적으로 태양전지 제조공정은 기판 표면에 요철을 형성하여 광흡수율을 향상시키는 텍스쳐링 공정, 반도체층을 형성하는 확산 공정, 광 반사율을 저감시키기 위한 반사방지막 공정, 반도체층을 분리시키는 아이솔레이션(isolation) 공정, 전후면 전극 인쇄 공정 등으로 이루어진다. Generally, the solar cell manufacturing process includes a texturing process of forming irregularities on a surface of a substrate to improve the light absorptivity, a diffusion process of forming a semiconductor layer, an antireflection film process for reducing a light reflectance, an isolation process for separating a semiconductor layer , Front and back electrode printing processes, and the like.
상기 제조공정 중 확산 공정은 p형(또는 n형) 기판에 불순물 이온을 확산시켜 n형(또는 p형) 반도체층을 형성하는 공정으로서, 공정 특성상 도 1a에 도시한 바와 같이 기판 전면, 후면 및 후면에 일정 깊이로 n형 반도체층이 형성된다. 기판의 측부 및 하부에 형성된 n형 반도체층은 전면전극과 후면전극을 단락(short)시켜 태양전지의 광전변환 효율을 저하시키는 요인으로 작용한다. 따라서, 측부 및 하부의 n형 반도체층에 의한 전면전극과 후면전극 사이의 전기적 연결은 방지되어야 하며, 이를 위해 아이솔레이션 공정이 적용된다. The diffusion process in the manufacturing process is a process of forming an n-type (or p-type) semiconductor layer by diffusing impurity ions into a p-type (or n-type) substrate. An n-type semiconductor layer is formed at a certain depth on the back surface. The n-type semiconductor layer formed on the side and the bottom of the substrate shortens the front electrode and the rear electrode, thereby reducing the photoelectric conversion efficiency of the solar cell. Accordingly, the electrical connection between the front electrode and the rear electrode by the side and bottom n-type semiconductor layers should be prevented, and an isolation process is applied for this purpose.
아이솔레이션 공정은 플라즈마를 이용한 방법과 습식식각을 이용한 방법이 있다. 습식식각을 이용한 아이솔레이션 공정은 반도체층이 형성된 기판을 식각액에 담궈 기판 하부의 일부 두께를 제거하는 방식으로 진행된다(한국공개특허 2010-110422호 참조). 식각, 제거되는 기판 두께는 통상, 반도체층의 두께에 상응한다. 즉, 반도체층의 두께가 1㎛이면 식각되는 기판 두께는 1∼1.2㎛ 정도이다. The isolation process can be a plasma process or a wet process. The wet etching process is carried out in such a manner that a substrate on which a semiconductor layer is formed is immersed in an etchant to remove a part of the thickness of a lower portion of the substrate (see Korean Patent Publication No. 2010-110422). The substrate thickness to be etched and removed usually corresponds to the thickness of the semiconductor layer. That is, if the thickness of the semiconductor layer is 1 mu m, the thickness of the substrate to be etched is about 1 to 1.2 mu m.
한편, 텍스쳐링 공정에 의해 기판에 형성되는 요철의 깊이는 약 3㎛ 정도이다. 이에 따라, 습식 아이솔레이션 공정에 의해 제거되는 기판 두께는 텍스쳐링 요철의 일부분에 해당되며, 습식 아이솔레이션 공정 후에도 텍스쳐링 요철은 그 형태를 거의 그대로 유지하게 된다. 도 1b는 습식 아이솔레이션 공정 후의 기판을 나타낸 것이며, 확대된 부분(A)의 점선 부분은 식각 전의 텍스쳐링 요철에 해당된다. On the other hand, the depth of the irregularities formed on the substrate by the texturing process is about 3 mu m. Thus, the substrate thickness removed by the wet isolation process corresponds to a portion of the texturing irregularities, and even after the wet isolation process, the texturing irregularities maintain their shape substantially. 1B shows the substrate after the wet isolation process, and the dotted line portion of the enlarged portion A corresponds to the texturing irregularities before the etching.
이와 같이, 습식 아이솔레이션 공정 후에도 텍스쳐링 요철이 그 형태를 유지함에 따라, 기판 전면에 수광된 빛이 기판 후면의 요철을 통해 빠져 나가게되는 문제점이 발생된다. 또한, 기판 후면에 요철이 유지됨으로 인해 후속의 전극 인쇄시 기판과 전극의 접촉 특성이 나빠지는 문제점이 있다.
As described above, even after the wet-type isolation process, the texturing irregularities maintain their shape, so that light received on the entire surface of the substrate is escaped through the irregularities on the rear surface of the substrate. In addition, since unevenness is maintained on the rear surface of the substrate, the contact characteristics between the substrate and the electrode are deteriorated during the subsequent electrode printing.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 습식 아이솔레이션 공정 진행시 기판 후면의 반도체층을 제거함과 함께 텍스쳐링 요철의 형상을 곡선화하여 빛의 투과특성 및 전극 접촉특성을 개선할 수 있는 태양전지의 습식 아이솔레이션 방법을 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a method and apparatus for removing a semiconductor layer on the rear surface of a substrate during a wet isolation process and curving the shape of the texturing irregularities to improve light transmission characteristics and electrode contact characteristics The present invention provides a wet isolation method for a solar cell.
상기의 목적을 달성하기 위한 본 발명에 따른 태양전지의 습식 아이솔레이션 방법은 기판 전면 및 후면에 텍스쳐링 요철을 형성하는 단계와, 제 1 도전형의 기판에 제 2 도전형의 반도체층을 형성하는 단계 및 상기 기판 후면을 식각액에 담궈 상기 기판 후면의 반도체층을 제거하는 습식 아이솔레이션 단계를 포함하여 이루어지며, 상기 습식 아이솔레이션 단계에서, 상기 반도체층 깊이의 2∼3배에 해당되는 기판이 식각, 제거되는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a wet isolation method for a solar cell, comprising: forming texturing irregularities on a front surface and a rear surface of a substrate; forming a second conductive semiconductor layer on a substrate of a first conductivity type; And a wet isolation step of immersing the rear surface of the substrate in the etchant to remove the semiconductor layer on the rear surface of the substrate. In the wet isolation step, the substrate corresponding to two to three times the depth of the semiconductor layer is etched and removed .
상기 습식 아이솔레이션 단계의 진행 후, 텍스쳐링 요철의 철부의 총단면적이 요부의 총단면적보다 클 수 있다.
After proceeding with the wet isolation step, the total cross-sectional area of the convex portions of the texturing irregularities may be greater than the total cross-sectional area of the concave portions.
본 발명에 따른 태양전지의 습식 아이솔레이션 방법은 다음과 같은 효과가 있다. The wet isolation method of the solar cell according to the present invention has the following effects.
습식 아이솔레이션 방법에 의해 반도체층이 제거됨과 함께 텍스쳐링 요철의 형상이 곡면화됨에 따라 빛의 투과를 억제할 수 있고, 기판 후면과 전극 사이의 접촉 특성이 향상되어 면저항이 감소시킬 수 있다. 또한, 기판 후면과 전극 사이의 접촉 특성이 향상되어 직렬 저항을 감소시킬 수 있고, 후면 전계 형성 개선으로 개방 전압이 상승하는 효과가 있다.
As the semiconductor layer is removed by the wet isolation method and the shape of the texturing irregularities is curved, the transmission of light can be suppressed and the contact property between the rear surface of the substrate and the electrode can be improved and the sheet resistance can be reduced. In addition, the contact characteristics between the rear surface of the substrate and the electrode are improved, so that the series resistance can be reduced and the open-circuit voltage can be increased by improving the formation of the rear electric field.
도 1a 및 도 1b는 종래 기술에 따른 습식 아이솔레이션 방법을 설명하기 위한 참고도.
도 2는 본 발명에 따른 습식 아이솔레이션 공정이 완료된 기판을 나타낸 것.1A and 1B are reference views for explaining a wet isolation method according to the prior art.
2 shows a substrate on which a wet isolation process according to the present invention has been completed.
본 발명은 습식 아이솔레이션 공정시 기판 후면을 충분히 제거하여 기판 후면의 반도체층을 제거함과 함께 기판 후면에 형성되어 있는 텍스쳐링 요철의 형태를 완화시키는 것을 특징으로 한다. The present invention is characterized in that the backside of the substrate is sufficiently removed in the wet isolation process to remove the semiconductor layer on the backside of the substrate and alleviate the shape of the texturing irregularities formed on the back surface of the substrate.
통상, 텍스쳐링 공정에 의해 형성되는 텍스쳐링 요철의 깊이는 반도체층의 깊이에 대비하여 3∼4배 정도 크다. 즉, 반도체층의 깊이가 1㎛이면 텍스쳐링 요철의 깊이는 3∼4㎛ 정도이다. Generally, the depth of the texturing irregularities formed by the texturing process is about 3 to 4 times larger than the depth of the semiconductor layer. That is, if the depth of the semiconductor layer is 1 mu m, the depth of the texturing irregularities is about 3 to 4 mu m.
본 발명에서는 반도체층의 깊이 대비 2∼3배 두께의 기판을 식각하여 각진 형상의 텍스쳐링 요철을 곡면 형태로 완화되도록 유도함으로써 텍스쳐링 요철을 통해 빛이 빠져나가는 것을 억제함과 함께 기판 후면과 후면전극의 접촉 특성을 개선하는 기술을 제시한다. In the present invention, the substrate having a thickness of 2 to 3 times the thickness of the semiconductor layer is etched to induce the angled texturing irregularities to be relieved in a curved shape, thereby suppressing light escape through the texturing irregularities, A technique for improving contact characteristics is proposed.
본 발명에 따른 습식 아이솔레이션 공정은 확산 공정을 통해 반도체층이 형성된 상태에서 진행되며, 구체적으로 식각액에 기판 후면을 담궈 기판 후면의 일부 두께 즉, 반도체층 깊이의 2∼3배 정도 두께가 식각되도록 진행된다. 반도체층 깊이의 2∼3배를 식각하는 이유는, 텍스쳐링 형상의 변모 여부와 공정 효율성 때문이다. 반도체층 깊이 대비 2배 이하로 식각되면 기존의 각진 형태의 텍스쳐링 형상에 변화가 없으며, 반도체층 깊이 대비 3배 이상으로 식각되면 상당한 식각시간이 요구되어 공정효율성이 저하된다. In the wet isolation process according to the present invention, the semiconductor layer is formed through the diffusion process. Specifically, the rear surface of the substrate is immersed in the etchant to etch a part of the back surface of the substrate, that is, do. The reason for etching two to three times the depth of the semiconductor layer is due to the change in texturing shape and process efficiency. If the etching depth is less than 2 times the depth of the semiconductor layer, there is no change in the texturing shape of the conventional angled pattern. If the etching depth is more than 3 times the depth of the semiconductor layer, a considerable etching time is required.
한편, 반도체층 깊이의 2∼3배는 텍스쳐링 요철 깊이의 절반 이상에 해당되며, 반도체층 깊이의 2∼3배에 상응하는 기판 두께를 식각, 제거하는 것은 달리 표현하여 기판 후면의 텍스쳐링 요철에 있어서 철부의 총단면적이 요부의 총단면적보다 크도록 설계됨을 의미한다. 철부의 총단면적이 요부의 총단면적보다 크면 빛이 텍스쳐링 요철을 통해 투과되는 것을 억제할 수 있게 된다. On the other hand, two to three times the depth of the semiconductor layer corresponds to more than half of the depth of the textured concavity and convexity, and etching and removal of the substrate thickness corresponding to two to three times the depth of the semiconductor layer are expressed differently, The total cross-sectional area of the convex portion is designed to be larger than the total cross-sectional area of the concave portion. If the total cross-sectional area of the convex portion is larger than the total cross-sectional area of the concave portion, the light can be prevented from being transmitted through the texturing concavity and convexity.
도 2는 본 발명에 따른 습식 아이솔레이션 공정이 완료된 기판을 나타낸 것으로서, 반도체층(202) 깊이의 2∼3배에 해당되는 기판이 식각, 제거되었으며, 그에 따라 텍스쳐링 요철(201a)의 형태가 각진 형태에서 곡면화된 형태로 변모됨을 나타낸다. 도 2에서 확대된 부분(B)의 점선 부분은 식각 전의 텍스쳐링 요철에 해당된다.
FIG. 2 shows a substrate on which a wet isolation process is completed according to the present invention. The substrate corresponding to two to three times the depth of the
201 : 기판 201a : 텍스쳐링 요철
202 : 반도체층201:
202: semiconductor layer
Claims (2)
제 1 도전형의 기판에 제 2 도전형의 반도체층을 형성하는 단계; 및
상기 기판 후면을 식각액에 담궈 상기 기판 후면의 반도체층을 제거하는 습식 아이솔레이션 단계를 포함하여 이루어지며,
상기 습식 아이솔레이션 단계에서, 상기 반도체층 깊이의 2∼3배에 해당되는 기판이 식각, 제거되는 것을 특징으로 하는 태양전지의 습식 아이솔레이션 방법.
Forming texturing irregularities on the front and back sides of the substrate;
Forming a second conductive semiconductor layer on the substrate of the first conductivity type; And
And a wet isolation step of immersing the rear surface of the substrate in an etchant to remove the semiconductor layer on the rear surface of the substrate,
Wherein the substrate is etched and removed in the wet isolation step to a depth of about 2 to 3 times the depth of the semiconductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130003197A KR20140091628A (en) | 2013-01-11 | 2013-01-11 | Method for wet edge isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130003197A KR20140091628A (en) | 2013-01-11 | 2013-01-11 | Method for wet edge isolation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140091628A true KR20140091628A (en) | 2014-07-22 |
Family
ID=51738662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130003197A KR20140091628A (en) | 2013-01-11 | 2013-01-11 | Method for wet edge isolation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140091628A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016054917A1 (en) * | 2014-10-08 | 2016-04-14 | 上海神舟新能源发展有限公司 | Wet-etching method for n-type double-sided battery |
-
2013
- 2013-01-11 KR KR1020130003197A patent/KR20140091628A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016054917A1 (en) * | 2014-10-08 | 2016-04-14 | 上海神舟新能源发展有限公司 | Wet-etching method for n-type double-sided battery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101387718B1 (en) | Solar cell and method for manufactruing the same | |
| KR101383395B1 (en) | Method for fabricating back contact solar cell | |
| US20140073081A1 (en) | Solar Cell Having Selective Emitter | |
| JP5817046B2 (en) | Manufacturing method of back contact type crystalline silicon solar cell | |
| KR20100089473A (en) | High efficiency back contact solar cell and method for manufacturing the same | |
| KR20140091628A (en) | Method for wet edge isolation | |
| KR101198430B1 (en) | Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof | |
| KR20140136555A (en) | PERL type bi-facial solar cell and method for the same | |
| KR101024322B1 (en) | Method of manufacturing wafer for solar cell, a wafer for solar cell manufactured by the method and method of manufacturing solar cell using the wafer | |
| KR20120129016A (en) | Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof | |
| KR101181625B1 (en) | Localized Emitter Solar Cell and Method for Manufacturing Thereof | |
| KR101146782B1 (en) | Method for Fabricating Solar Cell | |
| KR101155192B1 (en) | Method for fabricating solar cell | |
| KR101382047B1 (en) | Method for fabricating selective emitter structure of solar cell | |
| TWI445198B (en) | Manufacturing method of solar cell | |
| TW201409733A (en) | Solar cell and fabricating method thereof | |
| KR101163321B1 (en) | Method for Fabricating Solar Cell | |
| KR101199213B1 (en) | Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof | |
| KR101114198B1 (en) | Localized emitter solar cell and method for manufacturing thereof | |
| KR101612132B1 (en) | Method for fabricating back contact solar cell | |
| KR101172611B1 (en) | Method for Fabricating Solar Cell | |
| KR20110032407A (en) | Solar cell and method for fabricating the same | |
| KR101192569B1 (en) | A Method for Manufacturing Solar Cells | |
| KR101103144B1 (en) | Back contact solar cell fabrication method | |
| KR20130120048A (en) | Wafer etching apparatus for manufacturing solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |