KR20140085742A - Minimization Method of power TSVs and power bumps using floorplan block pattern for 3D power delivery network - Google Patents

Minimization Method of power TSVs and power bumps using floorplan block pattern for 3D power delivery network Download PDF

Info

Publication number
KR20140085742A
KR20140085742A KR1020120154854A KR20120154854A KR20140085742A KR 20140085742 A KR20140085742 A KR 20140085742A KR 1020120154854 A KR1020120154854 A KR 1020120154854A KR 20120154854 A KR20120154854 A KR 20120154854A KR 20140085742 A KR20140085742 A KR 20140085742A
Authority
KR
South Korea
Prior art keywords
power
voltage drop
blocks
bumps
electrodes
Prior art date
Application number
KR1020120154854A
Other languages
Korean (ko)
Other versions
KR101458977B1 (en
Inventor
정정화
장철존
김재환
안병규
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020120154854A priority Critical patent/KR101458977B1/en
Publication of KR20140085742A publication Critical patent/KR20140085742A/en
Application granted granted Critical
Publication of KR101458977B1 publication Critical patent/KR101458977B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

The present invention relates to a method of minimizing the number of power through electrodes and the number of power bumps using power patterns in a 3D power supply network. The method includes the steps of: inserting power through electrodes or power bumps into initially set block arrangement by taking a voltage drop into consideration and storing the number of the power through electrodes and the number of the power bumps in the initially set block arrangement; setting a grid of a die; rearranging the blocks by taking the size of the blocks and the power consumption into consideration; calculating the voltage drop on a node of the die having the re-arranged blocks and inserting the power through electrodes or the power bumps until the calculated voltage drop values of all nodes are equal to or less than a threshold value; calculating the number of the power through electrodes and the number of the power bumps when the voltage drop values of all nodes are equal to or less than the threshold value and comparing the number of the power through electrodes and the number of the power bumps in the rearranged block with the number of the power through electrodes and the number of the power bumps in the previous block; and storing the results of the rearranged blocks when the number of the power through electrodes and the number of the power bumps in the rearranged block are less than those in the previous block and storing the results of the previous block when the number of the power through electrodes and the number of the power bumps in the rearranged block are equal to or greater than those in the previous block. The steps of setting a grid having a different size and storing the result of the block arrangement are repeated until the result of the block arrangement, in which the number of through electrodes and the number of power bumps are minimized, is deduced, thereby minimizing the number of the power through electrodes and the number of power bumps inserted in order to solve the problem related to the voltage drop without the increase of the size of a die in the 3D power supply network.

Description

3차원 전력 공급 네트워크에서 파워 패턴을 이용한 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법 {Minimization Method of power TSVs and power bumps using floorplan block pattern for 3D power delivery network}Technical Field [0001] The present invention relates to a method of minimizing the number of power penetration electrodes and power bumps using a power pattern in a three-dimensional power supply network,

본 발명은 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법에 관한 것으로서, 파워 패턴을 이용하여 블록을 재배치함으로써 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법에 관한 것이다.The present invention relates to a method for minimizing the number of power-passing electrodes and power bumps in a three-dimensional power supply network, and a method for minimizing the number of power-passing electrodes and power bumps by rearranging blocks using a power pattern .

Interconnect delay와 전력소모를 줄이고 칩 성능을 향상시키기 위해 die-stacking 기술과 through-silicon-via (TSV)를 사용한 3 dimensional integrated circuits (3D IC)가 등장하였다. 고집적의 제한을 극복하기 위해 사용되는 3D IC 설계에 있어서 전력 공급 문제는 critical challenge들 중 하나이다. 칩에 위치한 component들의 전력 소모가 높아서 전압강하가 생기면 전체 칩에 전력이 충분하게 공급될 수 없고 그렇게 되면 칩의 성능이 저하된다. 특히, 3D IC의 전력 공급 네트워크에는 전압강하를 최소화하기 위해서 전력 관통전극과 전력 범프를 칩의 high-activity 영역 가까이에 배치한다. Three-dimensional integrated circuits (3D ICs) using die-stacking technology and through-silicon-via (TSV) have emerged to reduce interconnect delay and power consumption and improve chip performance. Power supply problems in 3D IC designs used to overcome the high integration limitations are one of the critical challenges. If the power consumption of the components located on the chip is high, if the voltage drop occurs, the power can not be supplied to the entire chip, and the performance of the chip is deteriorated. In particular, in the power supply network of 3D ICs, power-passing electrodes and power bumps are placed near the high-activity region of the chip to minimize voltage drop.

이 때 전압강하를 발생하게 하지 않으면서 전력 관통전극과 전력 범프를 이용해서 3D로 stack된 IC의 모든 영역에 원활하게 전력을 전달하는 것은 어려운 과제이다. 그리고 standard cell의 배치와 배선 혼잡을 예방하기 위해서 3D 전력 공급 네트워크에 사용되는 전력 관통전극과 전력 범프의 개수는 제한되어야 하는 문제점이 있다.It is a difficult task to smoothly transfer power to all areas of an IC stacked in 3D using a power-passing electrode and a power bump without causing a voltage drop. In order to prevent the standard cell layout and wiring congestion, there is a problem that the number of power penetration electrodes and power bumps used in the 3D power supply network must be limited.

3D 전력 공급 네트워크의 각 노드에 위치한 블록들이 전류원을 소비하게 되고 전압강하가 발생한다. 더 많은 전류원이 소비될수록 전력 소모가 커지고 전압강하가 더 크게 발생한다. 만약 전압강하가 극심하게 발생할 경우에는 칩에 있는 블록들은 제대로 동작할 수 없다. 일반적으로 전력 공급 네트워크에서 만족되어야 하는 전압강하 조건은 5%로 정해지는데, 전력 공급 네트워크의 각 노드에 초기 공급 전압보다 5%이상 작게 강하된 전압이 공급되면 그 노드 가까이 있는 블록은 제대로 동작할 수 없게 되어 칩의 성능이 저하된다. 전력소모가 커서 칩 전체에 전압강하를 더 많이 생기게 되면 이를 해결하기 위해 삽입되는 전력 관통전극과 전력 범프의 개수 또한 증가하게 된다. 그렇기 때문에 전력 관통전극과 전력 범프의 개수를 최소화해줄 방법이 필요하다. Blocks located at each node of the 3D power supply network consume current sources and a voltage drop occurs. As more current is consumed, the power consumption is greater and the voltage drop is greater. If the voltage drop is severe, the blocks on the chip can not operate properly. Generally, the voltage drop condition that must be satisfied in the power supply network is set at 5%. If a voltage drop of 5% smaller than the initial supply voltage is supplied to each node of the power supply network, The performance of the chip is deteriorated. As more power is consumed and more voltage drops occur throughout the chip, the number of power penetration electrodes and power bumps inserted to solve this problem also increases. Therefore, a method of minimizing the number of power penetration electrodes and power bumps is needed.

본 발명과 관련된 선행문헌으로는 "TSV를 이용한 적층 칩 패키지(공개번호: 10-2011-0033367)" 등이 있다.The prior art related to the present invention is "Laminated chip package using TSV (Publication No. 10-2011-0033367) ".

본 발명이 해결하고자 하는 과제는 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method for minimizing the number of power-passing electrodes and power bumps in a three-dimensional power supply network.

본 발명은 상기 과제를 해결하기 위하여, 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법에 있어서, 초기 설정된 블록 배치에 전압강하를 고려하여 전력 관통전극 또는 전력 범프를 삽입하고, 상기 블록 배치에서의 전력 관통전극 및 전력 범프의 개수를 저장하는 단계; 다이 파워 패턴의 그리드를 설정하는 단계; 블록의 크기 및 전력소모를 고려하여 상기 배치된 블록들의 위치를 재배치하는 단계; 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하고, 상기 산출된 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 전력 관통전극 또는 전력 범프를 삽입하는 단계; 상기 모든 노드의 전압강하 값이 임계값 이하일 때의 상기 전력 관통전극 및 전력 범프의 개수를 산출하여 이전 블록 배치에서의 개수와 비교하는 단계; 및 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 적은 경우에는 상기 재배치된 블록 배치의 결과를 저장하고, 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 크거나 같은 경우, 상기 이전 블록 배치의 결과를 저장하는 단계를 포함하고, 상기 전력 관통전극 및 전력 범프의 개수가 최소가 되는 블록 배치의 결과를 도출할 때까지, 다른 크기의 그리드에 대해서 상기 그리드를 설정하는 단계 내지 상기 블록 배치의 결과를 저장하는 단계를 반복하는 것을 특징으로 하는 방법을 제공한다.According to an aspect of the present invention, there is provided a method of minimizing the number of power-passing electrodes and power bumps in a three-dimensional power supply network, the method comprising: Storing the number of power penetrating electrodes and the number of power bumps in the block arrangement; Setting a grid of die power patterns; Rearranging the positions of the arranged blocks in consideration of size and power consumption of the blocks; Calculating a voltage drop for a node of the die where the blocks are relocated and inserting a power penetrating electrode or a power bump until a voltage drop value of all the calculated nodes is less than or equal to a threshold value; Calculating the number of the power-passing electrodes and the number of the power bumps when the voltage drop value of all the nodes is equal to or less than the threshold value, and comparing the number of the power-passing electrodes and the number of the power bumps with the number of the previous block arrangement; And storing the result of the rearranged block arrangement when the number of the power-passing electrodes and the number of the power bumps in the rearranged block arrangement is less than the previous number, and if the number of the power- And storing the result of the previous block placement if the number of power passing electrodes and the number of power bumps is greater than or equal to the previous number, The step of setting the grid and the step of storing the result of the block arrangement are repeated.

본 발명의 일 실시예에 의하면, 상기 그리드를 설정하는 단계는, 상기 각 다이의 파워 패턴의 형태 또는 상기 블록의 개수에 따라 상기 그리드를 설정하는 것을 특징으로 하는 방법일 수 있다.According to an embodiment of the present invention, the setting of the grid may be performed by setting the grid according to the type of the power pattern of each die or the number of the blocks.

본 발명의 다른 실시예에 의하면, 상기 블록들의 위치를 재배치하는 단계는, 상기 각 다이의 파워 패턴 외부에 위치한 블록과 상기 파워 패턴 내부에 위치한 블록의 위치를 바꾸고, 상기 위치를 바꾸는 블록들의 크기가 재배치되는 위치에 맞고, 상기 파워 패턴 외부에 위치한 블록의 전력소모가 상기 파워 패턴 내부에 위치한 블록의 전력소모보다 큰 경우에만 상기 블록들의 위치를 바꾸는 것을 특징으로 하는 방법일 수 있다.According to another embodiment of the present invention, the step of rearranging the positions of the blocks may include changing positions of blocks located outside the power pattern of the respective dies and blocks located within the power pattern, And the position of the blocks is changed only when the power consumption of the block located outside the power pattern is larger than the power consumption of the block located inside the power pattern.

본 발명의 다른 실시예에 의하면, 상기 전력 관통전극 또는 전력 범프를 삽입하는 단계는, 상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입하는 단계; 및 상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입한 후, 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하는 단계를 포함하고, 상기 산출된 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입하는 단계 및 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하는 단계를 반복하고, 상기 전압강하 값이 가장 높은 노드가 하위 다이의 제 1 위치에 위치하는 경우, 상기 제 1 위치에 해당하는 하위 다이에 전력 범프를 삽입하고, 상기 전압강하 값이 가장 높은 노드가 상위 다이의 제 2 위치에 위치하는 경우, 상기 제 2 위치에 해당하는 상위 다이에 전력 관통전극을 삽입하고, 상기 제 2 위치에 대응하는 하위 다이에 전력 범프를 삽입하는 것을 특징으로 하는 방법일 수 있다.According to another embodiment of the present invention, inserting the power penetrating electrode or the power bump may include: inserting a power penetrating electrode or a power bump into the node having the highest voltage drop value; And inserting a power-passing electrode or a power bump into the node having the highest voltage drop value, and then calculating a voltage drop with respect to a node of the die where the blocks are relocated, wherein the voltage drop value Inserting a power-passing electrode or a power bump into the node having the highest voltage drop value until the voltage drop is less than or equal to a threshold value, and calculating a voltage drop for a node of the block to which the blocks are relocated, When the node having the highest drop value is located at the first position of the lower die, a power bump is inserted into the lower die corresponding to the first position, and the node having the highest voltage drop value is placed at the second position of the upper die The power-passing electrode is inserted into the upper die corresponding to the second position, and the power bump is provided to the lower die corresponding to the second position And then inserting the insulator.

본 발명은 상기 과제를 해결하기 위하여, 다이의 그리드가 미리 설정된 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프 최소화하는 방법에 있어서, 초기 설정된 블록 배치에 전압강하를 고려하여 전력 관통전극 또는 전력 범프를 삽입하고, 상기 블록 배치에서의 전력 관통전극 및 전력 범프의 개수를 저장하는 단계; 블록의 크기 및 전력소모를 고려하여 상기 배치된 블록들의 위치를 재배치하는 단계; 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하고, 상기 산출된 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 전력 관통전극 또는 전력 범프를 삽입하는 단계; 상기 모든 노드의 전압강하 값이 임계값 이하일 때의 상기 전력 관통전극 및 전력 범프의 개수를 산출하여 이전 블록 배치에서의 개수와 비교하는 단계; 및 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 적은 경우에는 상기 재배치된 블록 배치의 결과를 이용하여 전력 관통전극 및 전력 범프를 설정하는 단계를 포함하는 방법을 제공한다.In order to solve the above problems, the present invention provides a method of minimizing a power passing electrode and a power bump in a three-dimensional power supply network in which a die grid is set in advance, Inserting bumps, storing the number of power penetrating electrodes and the number of power bumps in the block arrangement; Rearranging the positions of the arranged blocks in consideration of size and power consumption of the blocks; Calculating a voltage drop for a node of the die where the blocks are relocated and inserting a power penetrating electrode or a power bump until a voltage drop value of all the calculated nodes is less than or equal to a threshold value; Calculating the number of the power-passing electrodes and the number of the power bumps when the voltage drop value of all the nodes is equal to or less than the threshold value, and comparing the number of the power-passing electrodes and the number of the power bumps with the number of the previous block arrangement; And setting a power-passing electrode and a power bump using the result of the relocated block arrangement when the number of the power-passing electrodes and the number of the power bumps in the relocated block arrangement is smaller than the previous number .

본 발명에 따르면, 3D 전력 공급 네트워크에서 다이의 크기를 증가시키지 않으면서 전압강하 해결을 위해 삽입되는 전력 관통전극과 전력 범프의 개수를 최소화할 수 있다.According to the present invention, it is possible to minimize the number of power penetration electrodes and power bumps inserted for voltage drop resolution without increasing the size of the die in the 3D power supply network.

도 1은 본 발명의 일 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법을 도시한 것이다.
도 2는 본 발명의 다른 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법을 도시한 것이다.
도 3은 본 발명의 또 다른 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법을 도시한 것이다.
도 4는 전력 관통전극 및 전력 범프를 도시한 것이다.
도 5는 본 발명의 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법에서 블록의 재배치에 따라 전력 관통전극 및 전력 범프의 개수가 줄어드는 것을 도시한 것이다.
도 6은 파워 패턴의 형태 또는 블록의 개수에 따라 달라지는 그리드를 도시한 것이다.
도 7a 내지 7d는 본 발명의 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법의 블록들의 위치를 재배치하는 단계를 도시한 것이다.
도 8은 전압강하를 산출하는 것을 도시한 것이다.
도 9는 본 발명의 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법의 전력 관통전극 또는 전력 범프를 삽입하는 단계를 도시한 것이다.
도 10은 본 발명의 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법에 따라 전력 관통전극 및 전력 범프의 개수가 최소화된 다양한 형태의 파워패턴을 가지는 3차원 전력 공급 네트워크를 도시한 것이다.FIG. 1 illustrates a method for minimizing the number of power-passing electrodes and power bumps in a three-dimensional power supply network according to an embodiment of the present invention.
FIG. 2 illustrates a method for minimizing the number of power-passing electrodes and power bumps in a three-dimensional power supply network according to another embodiment of the present invention.
FIG. 3 illustrates a method for minimizing the number of power-passing electrodes and the number of power bumps in a three-dimensional power supply network according to another embodiment of the present invention.
4 shows a power-passing electrode and a power bump.
FIG. 5 illustrates a reduction in the number of power-passing electrodes and the number of power bumps according to relocation of a block in a method of minimizing the number of power-passing electrodes and power bumps in a three-dimensional power supply network according to an embodiment of the present invention.
Figure 6 shows a grid that varies depending on the type of power pattern or the number of blocks.
Figures 7A through 7D illustrate the steps of relocating the positions of blocks of a method for minimizing the number of power passing electrodes and power bumps in a three dimensional power supply network according to an embodiment of the present invention.
Figure 8 shows the calculation of the voltage drop.
FIG. 9 illustrates the step of inserting a power-passing electrode or a power bump in a method of minimizing the number of power-passing electrodes and the number of power bumps in a three-dimensional power supply network according to an embodiment of the present invention.
FIG. 10 is a graph illustrating power-transmitting electrodes and power bumps according to an exemplary embodiment of the present invention. In FIG. 10, Dimensional power supply network.

본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.Prior to the description of the concrete contents of the present invention, for the sake of understanding, the outline of the solution of the problem to be solved by the present invention or the core of the technical idea is first given.

본 발명의 일 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법은, 초기 설정된 블록 배치에 전압강하를 고려하여 전력 관통전극 또는 전력 범프를 삽입하고, 상기 블록 배치에서의 전력 관통전극 및 전력 범프의 개수를 저장하는 단계, 다이 파워 패턴의 그리드를 설정하는 단계, 블록의 크기 및 전력소모를 고려하여 상기 배치된 블록들의 위치를 재배치하는 단계, 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하고, 상기 산출된 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 전력 관통전극 또는 전력 범프를 삽입하는 단계, 상기 모든 노드의 전압강하 값이 임계값 이하일 때의 상기 전력 관통전극 및 전력 범프의 개수를 산출하여 이전 블록 배치에서의 개수와 비교하는 단계, 및 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 적은 경우에는 상기 재배치된 블록 배치의 결과를 저장하고, 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 크거나 같은 경우, 상기 이전 블록 배치의 결과를 저장하는 단계를 포함하고, 상기 전력 관통전극 및 전력 범프의 개수가 최소가 되는 블록 배치의 결과를 도출할 때까지, 다른 크기의 그리드에 대해서 상기 그리드를 설정하는 단계 내지 상기 블록 배치의 결과를 저장하는 단계를 반복하는 것을 특징으로 한다.A method of minimizing the number of power penetration electrodes and power bumps in a three-dimensional power supply network according to an embodiment of the present invention includes inserting a power penetration electrode or a power bump in consideration of a voltage drop in an initially set block layout, Storing the number of power penetrating electrodes and the number of power bumps in the block arrangement, setting a grid of die power patterns, relocating the positions of the arranged blocks taking into account the size and power consumption of the blocks, Calculating a voltage drop for a node of the rearranged die and inserting a power penetrating electrode or a power bump until the voltage drop value of all of the calculated nodes becomes less than or equal to a threshold value, Calculating a number of the power penetrating electrodes and the number of the electric power bumps when the value is equal to or less than a predetermined value, And storing the result of the rearranged block arrangement when the number of the power-passing electrodes and the number of the power bumps in the rearranged block arrangement is less than the previous number, and if the number of the power- And storing the result of the previous block placement if the number of power passing electrodes and the number of power bumps is greater than or equal to the previous number, The step of setting the grid and the step of storing the result of the block arrangement are repeated.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 상세히 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art, however, that these examples are provided to further illustrate the present invention, and the scope of the present invention is not limited thereto.

본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent by describing in detail preferred embodiments thereof with reference to the attached drawings in which: It is possible to quote the above. In the following detailed description of the principles of operation of the preferred embodiments of the present invention, it is to be understood that the present invention is not limited to the details of the known functions and configurations, and other matters may be unnecessarily obscured, A detailed description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법을 도시한 것이다.FIG. 1 illustrates a method for minimizing the number of power-passing electrodes and power bumps in a three-dimensional power supply network according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법은 초기 설정된 블록 배치를 파워 패턴을 이용하여 블록들의 위치를 재배치함으로써 전력 관통전극 및 전력 범프의 개수를 최소화한다.A method for minimizing the number of power-passing electrodes and power bumps in a three-dimensional power supply network according to an exemplary embodiment of the present invention is a method for minimizing the number of power-passing electrodes and power bumps in a three- .

3차원 전력 공급 네트워크는 도 4와 같이, 복수의 다이(die)를 수직적으로 위치하며, 전력 범프(420, power bump)는 3D IC에서 최하위에 위치한 다이에 삽입되어 전력 공급 네트워크에 공급 전력을 전달하고, 전력 관통전극(410, TSV, through-silicon-via)은 다이들 사이를 수직적으로 연결하여 하위에 위치한 다이에서부터 상위에 위치한 다이로 전력을 공급한다. 3차원 전력 공급 네트워크에서 전압강하 문제 해결을 위해 삽입되는 전력 관통전극와 전력 범프의 개수는 다이들에 있는 블록들의 플로어플랜(floorplan) 배치에 영향을 받는다. 플로어플랜 배치에서 전력소모가 높은 블록들이 상위 다이에 위치하는지 하위 다이에 위치하는지 등의 여러 패턴에 따라 각 위치에서의 전력소모량이 달라지기 때문에 3차원 전력 공급 네트워크에 삽입되는 전력 관통전극와 전력 범프의 개수가 달라진다. 전력소모가 높은 블록들이 특정 위치로 이동했을 때 전력 관통전극와 전력 범프가 줄어드는바, 이를 위해 이동한 전력소모가 높은 블록들이 나타내는 형태를 파워 패턴이라 한다. 도 5와 같이 하나의 다이의 파워 패턴(510)이 정해져 있을 경우, 전력소모가 높은 블록들의 위치를 파워 패턴에 맞게 이동(520에서 530으로 이동)시킬 경우 전력 관통전극와 전력 범프의 개수를 줄일 수 있다. The three-dimensional power supply network is vertically positioned with a plurality of dies vertically, as shown in FIG. 4, and a power bump 420 is inserted in the lowest positioned die in the 3D IC to transmit power to the power supply network And the through-silicon-via (TSV) 410 vertically connects the dies to supply power from the lower die to the upper die. The number of power penetration electrodes and power bumps inserted to solve the voltage drop problem in a three-dimensional power supply network is influenced by the floorplan arrangement of the blocks in the dies. Since the power consumption at each position varies depending on various patterns such as whether the blocks with high power consumption are located on the upper die or the lower die in the floor plan arrangement, the power penetration electrodes inserted in the three- The number varies. When a block with a high power consumption moves to a specific position, a power penetration electrode and a power bump decrease. For this, a pattern represented by a block having a high power consumption is referred to as a power pattern. If the power pattern 510 of one die is determined as shown in FIG. 5, the number of the power-passing electrodes and the number of the power bumps can be reduced by moving the positions of the blocks with high power consumption to the power pattern have.

3차원 전력 공급 네트워크의 각 다이는 두 개 이상의 층에 정의된 너비(width)와 간격(pitch)의 줄무늬 세트인 메쉬(mesh) 구조로 구성될 수 있다. 본 발명의 실시예에 따른 3차원 전력 공급 네트워크는 모든 다이가 동일한 메쉬 구조로 구성된다고 가정한다. 만약 3차원 전력 공급 네트워크에서 각 다이의 메쉬 구조의 크기가 다양할 경우 전력 관통전극이 원하는 위치에 삽입될 수 없기 때문이다.Each die of the three-dimensional power supply network can be composed of a mesh structure, which is a set of stripes of width and pitch defined in two or more layers. A three-dimensional power supply network according to an embodiment of the present invention assumes that all the dies are constructed in the same mesh structure. If the size of the mesh structure of each die in the three-dimensional power supply network is varied, the power penetration electrode can not be inserted at a desired position.

상기 3차원 전력 공급 네트워크에 삽입되는 전력 관통전극 및 전력 범프의 개수를 최소화하기 위하여 다음 단계들을 수행한다.The following steps are performed to minimize the number of power penetration electrodes and power bumps inserted into the three-dimensional power supply network.

110단계는 초기 설정된 블록 배치에 전압강하를 고려하여 전력 관통전극 또는 전력 범프를 삽입하고, 상기 블록 배치에서의 전력 관통전극 및 전력 범프의 개수를 저장하는 단계이다.Step 110 is a step of inserting a power penetrating electrode or a power bump in consideration of a voltage drop in an initially set block layout, and storing the number of power penetrating electrodes and the number of power bumps in the block arrangement.

보다 구체적으로, 초기 설정된 블록 배치에 따른 전력 관통전극 및 전력 범프의 개수를 줄이기 위하여, 우선, 초기 설정된 블록 배치에 따른 전력 관통전극 및 전력 범프의 개수를 산출하여야 한다. 이를 위하여, 초기 설정된 블록 배치에 전압강하를 고려하여 전력 관통전극 또는 전력 범프를 삽입한다. 전압강하를 산출하는 방법은 140단계에서 자세히 다루도록 한다. 상기 삽입된 전력 관통전극 및 전력 범프의 개수를 저장하여, 이후 블록을 재배치하는 경우, 전력 관통전극 및 전력 범프의 개수가 줄어드는지를 판단하는데 사용한다.More specifically, in order to reduce the number of power penetrating electrodes and the number of power bumps according to an initially set block arrangement, the number of power penetrating electrodes and the number of power bumps according to an initially set block arrangement should be calculated. For this purpose, the power-passing electrode or the power bump is inserted in consideration of the voltage drop in the initially set block layout. The method of calculating the voltage drop is discussed in detail in step 140. The number of the inserted power penetrating electrodes and the number of the electric power bumps is stored and used for determining whether the number of electric power passing electrodes and the number of electric power bumps is reduced when the blocks are rearranged.

120단계는 다이(die) 파워 패턴의 그리드를 설정하는 단계이다.Step 120 is a step of setting a grid of a die power pattern.

보다 구체적으로, 회로마다 블록의 개수가 다르기 때문에 어떤 그리드를 사용한 파워 패턴을 사용하느냐에 따라 전력 관통전극와 전력 범프의 개수 결과가 다르게 된다. 상기 각 다이의 파워 패턴의 형태 또는 상기 블록의 개수에 따라 상기 그리드를 설정할 수 있다. 각 그리드마다 전력 관통전극와 전력 범프의 개수를 최소로 만들어주는 파워 패턴은 시뮬레이션을 통해 정해질 수 있다. More specifically, since the number of blocks is different for each circuit, the number of power-passing electrodes and the number of power bumps are different depending on which grid pattern is used. The grid can be set according to the shape of the power pattern of each die or the number of the blocks. The power pattern that minimizes the number of power penetrating electrodes and power bumps for each grid can be determined through simulation.

상기 그리드는 3x3 내지 9x9 중 하나일 수 있다. 도 6과 같이 그리드는 3x3에서 9x9까지 증가할 수 있다. 9x9이상이 될 수도 있다. 그리드가 증가할수록 그리드의 개수가 많아지기 때문에 더 세밀한 파워 패턴을 적용할 수 있게 되어 블록의 개수가 많은 회로에 적용하기 용이해진다. 반대로 3x3과 같이 적은 그리드는 파워 패턴의 형태가 세밀하지 못하지만 그리드 하나하나의 영역이 크기 때문에 블록의 개수가 적은 회로에 적용하기 용이해진다. 각 그리드에서의 파워 패턴을 형성하는 무늬의 각 너비들은 파워 패턴을 나타내기에 구분하기에 적절하게 전체 다이의 너비를 고려하여 결정할 수 있다.The grid may be one of 3x3 to 9x9. As shown in FIG. 6, the grid may increase from 3x3 to 9x9. It can be 9x9 or more. Since the number of grids increases as the number of grids increases, a finer power pattern can be applied, which makes it easier to apply to a circuit having a large number of blocks. On the other hand, a grid with a small size such as 3x3 is not precise in the shape of the power pattern, but it is easy to apply to a circuit having a small number of blocks because the area of each grid is large. The widths of the patterns that form the power pattern in each grid can be determined by taking the width of the entire die into account, as appropriate, to distinguish it from the power pattern.

130단계는 블록의 크기 및 전력소모를 고려하여 상기 배치된 블록들의 위치를 재배치하는 단계이다.Step 130 is a step of rearranging the positions of the arranged blocks in consideration of size and power consumption of the block.

보다 구체적으로, 블록의 크기가 서로 맞으며, 전력소모가 높은 블록이 파워 패턴에 위치하도록 블록들의 위치를 최적화시킨다. 즉, 파워 패턴 외부에 위치한 블록과 상기 파워 패턴 내부에 위치한 블록의 위치를 바꾼다.More specifically, it optimizes the positions of the blocks so that the sizes of the blocks match each other and the blocks with high power consumption are located in the power pattern. That is, the position of the block located outside the power pattern and the block located inside the power pattern are changed.

상기 블록의 위치를 바꾸기 위해 블록의 크기와 전력소모, 두 가지의 조건을 만족하여야 한다.In order to change the position of the block, two conditions must be satisfied: the size of the block and the power consumption.

먼저, 상기 위치를 바꾸는 블록들의 크기가 재배치되는 위치에 맞는 경우에만 상기 블록들의 위치를 바꿀 수 있다. 블록의 크기가 서로 다르고, 재배치되는 위치에 맞지 않는 경우, 상기 블록들의 위치를 바꿀 수 없다.First, the positions of the blocks can be changed only when the size of the blocks for changing the position is matched with the position to be relocated. If the sizes of the blocks are different and do not match the location to be relocated, the location of the blocks can not be changed.

다음으로, 상기 파워 패턴 외부에 위치한 블록의 전력소모가 상기 파워 패턴 내부에 위치한 블록의 전력소모보다 큰 경우에만 상기 블록들의 위치를 바꿀 수 있다. 전력소모가 큰 블록이 파워 패턴 내부에 위치하도록 블록을 재배치하는 것인데, 오히려 전력소모가 작은 블록을 파워 패턴으로 재배치하면 전력 관통전극 및 전력 범프의 개수가 증가할 수 있다. 따라서, 상기 파워 패턴 외부에 위치한 블록의 전력소모가 상기 파워 패턴 내부에 위치한 블록의 전력소모보다 큰 경우에만 상기 블록들의 위치를 바꿀 수 있도록 한다.Next, the location of the blocks can be changed only when the power consumption of the block located outside the power pattern is larger than the power consumption of the block located inside the power pattern. If a block with a small power consumption is relocated to a power pattern, the number of power passing electrodes and the number of power bumps may increase. Therefore, it is possible to change the position of the blocks only when the power consumption of the block located outside the power pattern is larger than the power consumption of the block located inside the power pattern.

블록들의 위치를 재배치를 고려할 때, 하위 다이의 파워 패턴의 위치를 상위 다이의 파워 패턴의 위치보다 우선 고려할 수 있다. 전력 관통전극 또는 전력범프가 필요한 블록이 하위 다이에 위치하는 경우보다 상위 다이에 위치하는 경우가 전력 관통전극이 더 필요하게 되는바, 재배치할 수 있는 위치가 하위 다이와 상위 다이 모두 가능하다면, 하위 다이를 우선 고려한다.Considering the rearrangement of the positions of the blocks, the position of the power pattern of the lower die may be considered in preference to the position of the power pattern of the upper die. If a power-passing electrode or a block that requires a power bump is located on a higher die than a case where the block is located on the lower die requires a further power-passing electrode, and if the relocatable positions are both possible for the lower die and the upper die, .

본 단계를 도 7a 내지 7d를 통해 자세히 살펴보도록 한다.This step will be described in detail with reference to FIGS. 7A to 7D.

3차원 플로어플랜된 결과에서 블록들의 위치를 최적화하기 위하여, 먼저 위치를 이동시켰을 때 전력 관통전극과 전력 범프의 개수를 줄여줄 수 있는 후보 블록들을 찾는다. 도 7a와 같이, 3차원 플로어플랜이 되어 있고 파워 패턴을 위한 그리드는 5x5라고 하면, 전체 다이에 있는 블록들은 전력소모 높은 블록들이 위치해야할 노란색 영역에 있는 블록들과 전력소모 낮은 블록들이 위치해야할 하얀색 영역에 있는 블록들로 나눌 수 있다. 전력소모 높은 블록들을 파워 패턴에 맞게 이동시켰을 때 전력 관통전극과 전력 범프의 개수를 줄일 수 있기 때문에 두 부류로 나눈 블록들에 대해서 파워 패턴 외부에 있는 파란색 블록들이 이동을 고려해야 할 것은 파워 패턴 내부에 있는 초록색 블록들뿐이다. 4개의 파란색 블록이 각각 5개의 초록색 블록과 이동을 고려해볼 수 있다.In order to optimize the positions of the blocks in the 3D floor plan results, candidate blocks that can reduce the number of power penetration electrodes and power bumps when the position is first moved are searched. As shown in FIG. 7A, when a three-dimensional floor plan is used and a grid for a power pattern is 5x5, the blocks in the entire die are divided into blocks in the yellow area where the power- It can be divided into blocks in the area. Since the number of power-passing electrodes and the number of power bumps can be reduced when moving the power-consuming blocks to the power pattern, the blue blocks outside the power pattern need to be considered for the blocks divided into two groups. There are only green blocks. Consider four blue blocks each with five green blocks.

이때, 두 개의 블록의 위치를 서로 바꾸어도 되는지 판단하는 조건으로 두 가지가 존재한다. 먼저 영역에 대한 조건으로, 도 7b와 같이 블록 a(710)와 블록 c(720)를 서로 바꾸어도 되는지 판단하기 위해서는 블록 a(710)가 블록 c(720)를 포함하는 파란색 점선으로 된 빈 영역에 들어갈 수 있으며 반대로 블록 c(720)가 블록 a(710)의 빈 영역에 들어갈 수 있으면 두 개의 블록은 전체 다이의 영역 증가 없이 위치를 바꿀 수 있게 된다. 두 번째 조건은 전력에 관한 것이다. 전력소모가 높은 블록을 파워 패턴 내부로 가져가야 전력 관통전극과 전력 범프의 개수를 줄일 수 있기 때문에, 파워 패턴 외부에 있는 파란색 블록이 파워 패턴 내부에 있는 초록색 블록보다 전력소모가 낮으면 두 블록의 위치 이동을 고려하지 않는다. 도 7c와 같이, 블록 a(710)는 전력소모가 낮은 블록 c(720)와 바꿀 수 있으나, 전력소모가 높은 블록 i(730)와는 바꿀 수 없다. 영역과 전력에 대한 두 조건을 모두 만족하는 블록들에 대해서 리스트를 작성하고 재배치를 수행한다.At this time, there are two conditions for judging whether the positions of two blocks can be changed. In order to determine whether the block a 710 and the block c 720 can be interchanged as shown in FIG. 7B, the block a 710 is divided into a blue dotted line area including the block c 720 And conversely, if block c (720) can enter an empty area of block a (710), the two blocks can be repositioned without increasing the area of the entire die. The second condition is about power. If the blue block outside the power pattern is lower in power consumption than the green block inside the power pattern, it is necessary to bring the block with high power consumption into the power pattern to reduce the number of power penetrating electrodes and the number of power bumps. Location movement is not considered. As shown in FIG. 7C, the block a 710 can be replaced with the block c 720 having a low power consumption, but can not be replaced with the block i 730 having a high power consumption. The list is created and relocated for blocks that satisfy both the region and power conditions.

블록들의 재배치의 순서는 도 7d와 같이 다이 1의 최외곽 가장자리(740)를 우선으로 고려하고, 다이 2의 중앙부분(750)을 고려할 수 있으며, 마지막으로 다이 1에서 가장자리와 중앙을 제외한 링 형태의 영역(760)을 고려할 수 있다. 블록들의 재배치의 우선 순위는 한 블록이 여러 장소로 이동할 수 있을 경우 전력 관통전극과 전력 범프의 개수를 우선적으로 줄여줄 수 있는 위치에 먼저 배치를 함으로써 최종 결과를 향상시킬 수 있게 한다.The order of rearrangement of the blocks can be taken into account as the outermost edge 740 of the die 1 as shown in FIG. 7D, taking into account the central portion 750 of the die 2, and finally the ring shape The area 760 of FIG. The priorities of rearrangement of the blocks can be improved by improving the final result by first arranging the positions of the power-passing electrodes and the number of the power bumps to be reduced in advance when one block can move to a plurality of places.

140단계는 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하고, 상기 산출된 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 전력 관통전극 또는 전력 범프를 삽입하는 단계이다.Step 140 is a step of calculating a voltage drop for a node of the die where the blocks are relocated and inserting a power penetrating electrode or a power bump until the voltage drop value of all the calculated nodes becomes less than a threshold value.

보다 구체적으로, 전력 관통전극 및 전력 범프는 전압강하를 낮추기 위해 삽입되는 것인바, 어느 위치에 상기 전력 관통전극 및 전력 범프를 삽입할지를 결정하기 위하여, 전력 관통전극 및 전력 범프가 삽입되지 않은 상태에서 3차원 전력 공급 네트워크 전체에 대해 전압강하를 산출한다. 전압강하 산출은 도 8에서와 같이, 3차원 전력 공급 네트워크를 Ax=b와 같이, 선형 시스템으로 표현하여 산출할 수 있다. A는 상호연결된 저항들을 위한 컨덕턴스 매트릭스이고, x는 노드 전압들의 벡터이며, b는 독립 소스들의 벡터이다. 본 단계에 대해서는 도 2에서 자세히 다루도록 한다.More specifically, the power penetrating electrode and the power bump are inserted to lower the voltage drop. In order to determine which position the power penetrating electrode and the power bump should be inserted, The voltage drop is calculated for the entire three-dimensional power supply network. The voltage drop calculation can be calculated by expressing the three-dimensional power supply network as a linear system, such as Ax = b, as shown in FIG. A is a conductance matrix for interconnected resistors, x is a vector of node voltages, and b is a vector of independent sources. This step will be described in detail in FIG.

150단계는 상기 모든 노드의 전압강하 값이 임계값 이하일 때의 상기 전력 관통전극 및 전력 범프의 개수를 산출하여 이전 블록 배치에서의 개수와 비교하는 단계이다.In step 150, the number of the power-passing electrodes and the number of the power bumps when the voltage drop value of all the nodes is equal to or less than the threshold value is calculated and compared with the number in the previous block arrangement.

보다 구체적으로, 140단계에서 모든 노드의 전압강하 값이 임계값 이하가 되도록 전력 관통전극 및 전력 범프의 삽입을 완료한 경우, 그 때의 전력 관통전극 및 전력 범프의 개수를 산출하고, 전력 관통전극 및 전력 범프의 개수가 이전에 비해 줄었는지를 판단하기 위하여, 이전 블록 배치에서의 개수와 비교한다.More specifically, when the insertion of the power penetrating electrode and the power bump is completed so that the voltage drop value of all the nodes is lower than the threshold value in step 140, the number of the power penetrating electrode and the power bump at that time is calculated, And the number in the previous block layout to determine if the number of power bumps is reduced compared to the previous one.

160단계는 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 적은 경우에는 상기 재배치된 블록 배치의 결과를 저장하고, 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 크거나 같은 경우, 상기 이전 블록 배치의 결과를 저장하는 단계이다.If the number of the power-passing electrodes and the number of the power bumps in the rearranged block arrangement is less than the previous number, the step 160 stores the result of the rearranged block arrangement, If the number is greater than or equal to the previous number, storing the result of the previous block placement.

보다 구체적으로, 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 적은 경우에는 상기 재배치된 블록 배치가 바람직한 배치이기 때문에, 상기 재배치된 블록 배치의 결과로 이전 블록 배치의 결과를 대신한다. 하지만, 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 크거나 같은 경우, 블록의 재배치가 효과가 없는 것인바, 상기 재배치된 블록 배치의 결과로 이전 블록 배치의 결과를 대신하지 않고, 상기 이전 블록 배치의 결과를 저장한다.More specifically, when the number of the power-passing electrodes and the number of the electric power bumps in the relocated block arrangement is smaller than the previous number, the relocated block arrangement is a preferable arrangement. Therefore, . However, if the number of power penetrating electrodes and the number of power bumps in the rearranged block arrangement is greater than or equal to the previous number, then the rearrangement of the blocks is ineffective and the result of the rearrangement of the previous block arrangement Instead, the result of the previous block placement is stored.

다음으로, 상기 전력 관통전극 및 전력 범프의 개수가 최소가 되는 블록 배치의 결과를 도출할 때까지, 다른 크기의 그리드에 대해서 상기 그리드를 설정하는 단계 내지 상기 블록 배치의 결과를 저장하는 단계를 반복한다. 120단계에서 설정될 수 있는 그리드는 다양하며, 그리드에 따라 전력 관통전극 및 전력 범프의 개수가 달라지는바, 다른 크기의 그리드에 대해서 120단계 내지 160 단계를 반복 수행한다. 모든 그리드에 대해 상기 단계를 반복함으로써 최소한의 전력 관통전극 및 전력 범프의 개수를 갖는 블록 배치를 결과로 얻을 수 있다.Next, the step of setting the grid or storing the result of the block arrangement for the grid of different sizes is repeated until the result of the block arrangement in which the number of the power penetrating electrodes and the power bumps is minimized is repeated do. The number of grids that can be set in step 120 may vary, and the number of power penetrating electrodes and the number of power bumps may vary depending on the grid, and steps 120 through 160 may be repeated for grids of different sizes. By repeating the above steps for all the grids, a block arrangement with the minimum number of power penetrating electrodes and the number of power bumps can be obtained as a result.

도 2는 본 발명의 다른 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법을 도시한 것이다.FIG. 2 illustrates a method for minimizing the number of power-passing electrodes and power bumps in a three-dimensional power supply network according to another embodiment of the present invention.

210단계는 상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입하는 단계이다.Step 210 is a step of inserting a power-passing electrode or a power bump into the node having the highest voltage drop value.

보다 구체적으로, 전력 관통전극 또는 전력 범프는 전압강하를 낮추는 역할을 하는바, 우선, 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입한다. More specifically, the power-passing electrode or the power bump serves to lower the voltage drop. First, the power-passing electrode or the power bump is inserted into the node having the highest voltage drop value.

상기 전압강하 값이 가장 높은 노드가 하위 다이의 제 1 위치(910)에 위치하는 경우, 상기 제 1 위치(910)에 해당하는 하위 다이에 전력 범프를 삽입하고, 상기 전압강하 값이 가장 높은 노드가 상위 다이의 제 2 위치(920)에 위치하는 경우, 상기 제 2 위치(920)에 해당하는 상위 다이에 전력 관통전극을 삽입하고, 상기 제 2 위치(920)에 대응하는 하위 다이에 전력 범프를 삽입한다. 최하위 다이에는 전력 관통전극을 삽입할 필요가 없는바, 도 9와 같이, 상기 전압강하 값이 가장 높은 노드가 하위 다이의 제 1 위치(910)에 위치하는 경우, 상기 제 1 위치(910)에 해당하는 하위 다이에 전력 범프를 삽입한다. 상위 다이에는 전력 관통전극과 전력 범프가 모두 필요한바, 도 9와 같이, 상기 전압강하 값이 가장 높은 노드가 상위 다이의 제 2 위치(920)에 위치하는 경우, 상기 제 2 위치(920)에 해당하는 상위 다이에 전력 관통전극을 삽입하고, 상기 제 2 위치(920)에 대응하는 하위 다이에 전력 범프를 삽입한다.When the node having the highest voltage drop value is located at the first position 910 of the lower die, a power bump is inserted into the lower die corresponding to the first position 910, Penetrating electrode is inserted into the upper die corresponding to the second position 920 and the lower die corresponding to the second position 920 is inserted into the upper die corresponding to the second position 920. [ . As shown in FIG. 9, when the node having the highest voltage drop value is located at the first position 910 of the lower die, the power supply electrode is not inserted into the lowest position die, Insert the power bump into the corresponding lower die. 9, when the node having the highest voltage drop value is located at the second position 920 of the upper die, the power supply voltage is applied to the second position 920 Inserting the power penetrating electrode into the corresponding upper die and inserting the power bump into the lower die corresponding to the second position 920. [

이와 같이, 상위 다이에 재배치하는 경우와 하위 다이에 재배치하는 경우, 전력 관통전극의 개수가 차이가 나는바, 하위 다이의 파워 패턴의 위치를 상위 다이의 파워 패턴의 위치보다 우선 고려할 수 있다.As described above, in the case of rearrangement to the upper die and rearrangement to the lower die, since the number of the power-passing electrodes differs, the position of the power pattern of the lower die can be considered in priority to the position of the power pattern of the upper die.

220단계는 상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입한 후, 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하는 단계이다.Step 220 is a step of calculating a voltage drop for a node of the die where the blocks are rearranged after inserting a power penetration electrode or a power bump into the node having the highest voltage drop value.

보다 구체적으로, 상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입하면, 3차원 전력 네트워크의 전압 강하가 달라지는바, 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 다시 산출한다. More specifically, when a power-passing electrode or a power bump is inserted into a node having the highest voltage drop value, the voltage drop of the three-dimensional power network changes, and the voltage drop is again calculated for the node of the die where the blocks are relocated .

상기 산출된 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입하는 단계 및 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하는 단계를 반복한다. 즉, 전압강하 값이 높은 노드부터 전력 관통전극 또는 전력 범프를 삽입하면서, 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입하는 단계 및 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하는 단계를 반복한다. 상기 모든 노드의 전압강하 값이 임계값 이하가 될 때의 전력 관통전극 또는 전력 범프의 개수가 최소의 전력 관통전극 또는 전력 범프의 개수이다.Inserting a power-passing electrode or a power bump into the node having the highest voltage drop value until the voltage drop value of all the calculated nodes is less than or equal to a threshold value; and applying a voltage drop to the nodes of the relocated die The calculation step is repeated. That is, a power-transmitting electrode or a power bump is inserted into a node having the highest voltage drop value until a voltage drop value of all nodes is lower than a threshold value, And calculating a voltage drop for a node of the die where the blocks are relocated. The number of the power-passing electrodes or the number of the power bumps when the voltage drop value of all the nodes is less than or equal to the threshold value is the minimum number of the power-passing electrodes or the number of the power bumps.

도 3은 본 발명의 또 다른 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법을 도시한 것이다.FIG. 3 illustrates a method for minimizing the number of power-passing electrodes and the number of power bumps in a three-dimensional power supply network according to another embodiment of the present invention.

다이의 그리드가 미리 설정된 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프 최소화하는 방법은 도 1의 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프 최소화하는 방법과 다이 파워 패턴의 그리드를 설정하는 단계가 없는 점과 블록 배치의 결과를 저장하는 단계가 상이한 것을 빼고 동일한 단계에 의해 수행된다. 즉, 그리드가 미리 설정되어 있는 경우, 그리드를 설정하는 단계가 불필요한바, 도 1의 120단계가 없으며, 다른 크기의 그리드와 비교할 필요가 없는바, 도 1의 160단계와 상이하다.A method of minimizing power penetration electrodes and power bumps in a three-dimensional power supply network in which a grid of dice is pre-established includes a method of minimizing power penetration electrodes and power bumps in the three-dimensional power supply network of Fig. 1 and a grid of die power patterns And the step of storing the result of the block layout are different from each other and performed by the same step. That is, when the grid is set in advance, there is no step of setting the grid, and there is no step 120 of FIG. 1, and it is not necessary to compare with the grid of another size, which is different from step 160 of FIG.

310단계 내지 340단계는 각각 도 1의 110, 130, 140, 및 150에 대응되는바, 도 1의 상세한 설명으로 대신한다.Steps 310 to 340 correspond to 110, 130, 140, and 150 of FIG. 1, respectively, and are replaced with detailed descriptions of FIG.

350단계는 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 적은 경우에는 상기 재배치된 블록 배치의 결과를 이용하여 전력 관통전극 및 전력 범프를 설정하는 단계이다.If the number of the power-passing electrodes and the number of the power bumps in the relocated block layout is less than the previous number, step 350 is to set the power-passing electrodes and the power bump using the result of the relocated block layout.

보다 구체적으로, 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 적은 경우, 상기 재배치된 블록 배치가 이전 블록 배치보다 전력 관통전극 및 전력 범프의 개수가 적은 것인바, 상기 재배치된 블록 배치의 결과를 이용하여 전력 관통전극 및 전력 범프를 설정한다. 본 단계에 대한 상세한 설명은 도 1의 160단계에 대응하는바, 도 1의 160단계에 대한 상세한 설명으로 대신한다.More specifically, when the number of the power-passing electrodes and the number of the power bumps in the rearranged block layout is smaller than the previous number, the rearranged block layout is smaller in number of the power-passing electrodes and the power bumps than the previous block layout, And the power passing electrode and the power bump are set by using the result of the block arrangement. A detailed description of this step corresponds to step 160 of FIG. 1, and a detailed description of step 160 of FIG. 1 is given instead.

도 10은 본 발명의 실시예에 따른 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법에 따라 전력 관통전극 및 전력 범프의 개수가 최소화된 다양한 형태의 파워패턴을 가지는 3차원 전력 공급 네트워크를 도시한 것이다.FIG. 10 is a diagram illustrating a method of minimizing the number of power-passing electrodes and power bumps in a three-dimensional power supply network according to an embodiment of the present invention. Referring to FIG. 10, Dimensional power supply network.

파워 패턴을 어떻게 설정하는가에 따라 전력 관통전극의 위치와 개수 및 전력 범프의 위치와 개수가 달라진다. 이를 이용하여, 특정 그리드에서의 최적의 파워 패턴을 설정할 수도 있다. 도 10과 같이, 3차원 전력 공급 네트워크에서 전압강하를 해결하기 위해 필요한 전력 TSV와 전력 범프의 개수를 최소로 만들어주는 블록의 패턴은 다이 2에서는 다이의 중앙에 전력소모 높은 블록을 배치시키고, 다이 1에서는 전력소모 높은 블록을 다이의 가장자리에 배치시키며 중앙과 가장자리를 제외한 내부에 링 형태로 배치시킨 패턴인 것을 알 수 있다. 3차원 전력 공급 네트워크에 사용되는 회로마다 전력소모가 높은 블록의 비율이 다르기 때문에 각 회로마다 최적의 블록 배치는 달라질 수 있다. 그러므로 회로의 전력소모가 높은 블록의 비율에 따라 최적의 패턴 구성의 우선순위를 두어 해결한다.The position and the number of the power penetrating electrodes and the positions and the numbers of the power bumps are different depending on how the power pattern is set. This can be used to set an optimal power pattern in a specific grid. As shown in FIG. 10, a pattern of a block that minimizes the number of power bumps and the power TSV required to solve the voltage drop in the three-dimensional power supply network is obtained by disposing a block with high power consumption at the center of the die in the die 2, 1, a block having a high power consumption is arranged at the edge of the die, and the pattern is arranged in a ring shape inside except for the center and the edge. Since the ratio of blocks with high power consumption differs for each circuit used in the three-dimensional power supply network, the optimal block layout may vary for each circuit. Therefore, the priority of the optimal pattern configuration is solved according to the ratio of the high power consumption of the circuit.

본 발명의 실시예들에 의한 사용자 단말에서의 다양한 기능들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.Various functions in the user terminal according to embodiments of the present invention may be implemented in the form of program instructions that can be executed through various computer means and recorded in a computer readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions recorded on the medium may be those specially designed and constructed for the present invention or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the present invention, and vice versa.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and specific embodiments and drawings. However, it should be understood that the present invention is not limited to the above- And various modifications and changes may be made thereto by those skilled in the art to which the present invention pertains.

따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
Accordingly, the spirit of the present invention should not be construed as being limited to the embodiments described, and all of the equivalents or equivalents of the claims, as well as the following claims, belong to the scope of the present invention .

410: 전력 관통전극(TSV)
420: 전력 범프410: Power penetrating electrode (TSV)
420: Power bump

Claims (13)

3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법에 있어서,
초기 설정된 블록 배치에 전압강하를 고려하여 전력 관통전극 또는 전력 범프를 삽입하고, 상기 블록 배치에서의 전력 관통전극 및 전력 범프의 개수를 저장하는 단계;
다이 파워 패턴의 그리드를 설정하는 단계;
블록의 크기 및 전력소모를 고려하여 상기 배치된 블록들의 위치를 재배치하는 단계;
상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하고, 상기 산출된 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 전력 관통전극 또는 전력 범프를 삽입하는 단계;
상기 모든 노드의 전압강하 값이 임계값 이하일 때의 상기 전력 관통전극 및 전력 범프의 개수를 산출하여 이전 블록 배치에서의 개수와 비교하는 단계; 및
상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 적은 경우에는 상기 재배치된 블록 배치의 결과를 저장하고, 상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 크거나 같은 경우, 상기 이전 블록 배치의 결과를 저장하는 단계를 포함하고,
상기 전력 관통전극 및 전력 범프의 개수가 최소가 되는 블록 배치의 결과를 도출할 때까지, 다른 크기의 그리드에 대해서 상기 그리드를 설정하는 단계 내지 상기 블록 배치의 결과를 저장하는 단계를 반복하는 것을 특징으로 하는 방법.A method for minimizing the number of power penetration electrodes and power bumps in a three-dimensional power supply network,
Inserting a power penetrating electrode or a power bump in consideration of a voltage drop in an initially set block layout, and storing the number of power penetrating electrodes and the number of power bumps in the block layout;
Setting a grid of die power patterns;
Rearranging the positions of the arranged blocks in consideration of size and power consumption of the blocks;
Calculating a voltage drop for a node of the die where the blocks are relocated and inserting a power penetrating electrode or a power bump until a voltage drop value of all the calculated nodes is less than or equal to a threshold value;
Calculating the number of the power-passing electrodes and the number of the power bumps when the voltage drop value of all the nodes is equal to or less than the threshold value, and comparing the number of the power-passing electrodes and the number of the power bumps with the number of the previous block arrangement; And
Storing a result of the rearranged block arrangement when the number of the power-passing electrodes and the number of the power bumps in the rearranged block arrangement is less than the previous number, storing the result of the rearranged block arrangement, Storing a result of the previous block placement if the number of blocks is greater than or equal to a number,
And repeating the step of setting the grid for the grid of different sizes and the step of storing the result of the block arrangement until the result of the block arrangement in which the number of the power penetrating electrodes and the number of the electric power bumps is derived is repeated Lt; / RTI > 제 1 항에 있어서,
상기 그리드를 설정하는 단계는,
상기 각 다이의 파워 패턴의 형태 또는 상기 블록의 개수에 따라 상기 그리드를 설정하는 것을 특징으로 하는 방법.The method according to claim 1,
Wherein setting the grid comprises:
Wherein the grid is set according to the type of the power pattern of each die or the number of the blocks. 제 1 항에 있어서,
상기 그리드를 설정하는 단계에서의 그리드는 3x3 내지 9x9 중 하나인 것을 특징으로 하는 방법.The method according to claim 1,
Wherein the grid at the step of setting the grid is one of 3x3 to 9x9. 제 1 항에 있어서,
상기 블록들의 위치를 재배치하는 단계는,
파워 패턴 외부에 위치한 블록과 상기 파워 패턴 내부에 위치한 블록의 위치를 바꾸는 것을 특징으로 하는 방법.The method according to claim 1,
Wherein relocating the locations of the blocks comprises:
Wherein a position of a block located outside the power pattern and a block located inside the power pattern are changed. 제 4 항에 있어서,
상기 블록들의 위치를 재배치하는 단계는,
상기 파워 패턴 외부에 위치한 블록의 전력소모가 상기 파워 패턴 내부에 위치한 블록의 전력소모보다 큰 경우에만 상기 블록들의 위치를 바꾸는 것을 특징으로 하는 방법.5. The method of claim 4,
Wherein relocating the locations of the blocks comprises:
And changing the positions of the blocks only when the power consumption of the block located outside the power pattern is larger than the power consumption of the block located inside the power pattern. 제 4 항에 있어서,
상기 블록들의 위치를 재배치하는 단계는,
하위 다이의 파워 패턴의 위치를 상위 다이의 파워 패턴의 위치보다 우선 고려하는 것을 특징으로 하는 방법.5. The method of claim 4,
Wherein relocating the locations of the blocks comprises:
Wherein the position of the power pattern of the lower die is prioritized to the position of the power pattern of the upper die. 제 1 항에 있어서,
상기 블록들의 위치를 재배치하는 단계는,
상기 위치를 바꾸는 블록들의 크기가 재배치되는 위치에 맞는 경우에만 상기 블록들의 위치를 바꾸는 것을 특징으로 하는 방법.The method according to claim 1,
Wherein relocating the locations of the blocks comprises:
And changing the positions of the blocks only when the size of the blocks to be repositioned matches the position to be relocated. 제 1 항에 있어서,
상기 전력 관통전극 또는 전력 범프를 삽입하는 단계는,
상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입하는 단계; 및
상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입한 후, 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하는 단계를 포함하고,
상기 산출된 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입하는 단계 및 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하는 단계를 반복하는 것을 특징으로 하는 방법.The method according to claim 1,
The step of inserting the power penetrating electrode or the power bump may include:
Inserting a power penetrating electrode or a power bump into the node having the highest voltage drop value; And
Inserting a power-passing electrode or a power bump into a node having the highest voltage drop value, and then calculating a voltage drop for a node of the die where the blocks are relocated;
Inserting a power-passing electrode or a power bump into the node having the highest voltage drop value until the voltage drop value of all the calculated nodes is less than or equal to a threshold value; and applying a voltage drop to the nodes of the relocated die And repeating the calculating step. 제 8 항에 있어서,
상기 전압강하 값이 가장 높은 노드가 하위 다이의 제 1 위치에 위치하는 경우, 상기 제 1 위치에 해당하는 하위 다이에 전력 범프를 삽입하고,
상기 전압강하 값이 가장 높은 노드가 상위 다이의 제 2 위치에 위치하는 경우, 상기 제 2 위치에 해당하는 상위 다이에 전력 관통전극을 삽입하고, 상기 제 2 위치에 대응하는 하위 다이에 전력 범프를 삽입하는 것을 특징으로 하는 방법. 9. The method of claim 8,
When a node having the highest voltage drop value is located at a first position of the lower die, inserting a power bump into the lower die corresponding to the first position,
Inserting a power penetration electrode into the upper die corresponding to the second position when the node having the highest voltage drop value is located at the second position of the upper die and outputting a power bump to the lower die corresponding to the second position And inserting the first and second electrodes. 제 1 항에 있어서,
상기 노드는 상기 그리드의 교차점인 것을 특징으로 하는 방법.The method according to claim 1,
Wherein the node is an intersection of the grid. 다이의 그리드가 미리 설정된 3차원 전력 공급 네트워크에서의 전력 관통전극 및 전력 범프 최소화하는 방법에 있어서,
초기 설정된 블록 배치에 전압강하를 고려하여 전력 관통전극 또는 전력 범프를 삽입하고, 상기 블록 배치에서의 전력 관통전극 및 전력 범프의 개수를 저장하는 단계;
블록의 크기 및 전력소모를 고려하여 상기 배치된 블록들의 위치를 재배치하는 단계;
상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하고, 상기 산출된 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 전력 관통전극 또는 전력 범프를 삽입하는 단계;
상기 모든 노드의 전압강하 값이 임계값 이하일 때의 상기 전력 관통전극 및 전력 범프의 개수를 산출하여 이전 블록 배치에서의 개수와 비교하는 단계; 및
상기 재배치된 블록 배치에서의 전력 관통전극 및 전력 범프의 개수가 이전 개수보다 적은 경우에는 상기 재배치된 블록 배치의 결과를 이용하여 전력 관통전극 및 전력 범프를 설정하는 단계를 포함하는 방법.A method of minimizing a power penetration electrode and a power bump in a three-dimensional power supply network in which a grid of dice is set in advance,
Inserting a power penetrating electrode or a power bump in consideration of a voltage drop in an initially set block layout, and storing the number of power penetrating electrodes and the number of power bumps in the block layout;
Rearranging the positions of the arranged blocks in consideration of size and power consumption of the blocks;
Calculating a voltage drop for a node of the die where the blocks are relocated and inserting a power penetrating electrode or a power bump until a voltage drop value of all the calculated nodes is less than or equal to a threshold value;
Calculating the number of the power-passing electrodes and the number of the power bumps when the voltage drop value of all the nodes is equal to or less than the threshold value, and comparing the number of the power-passing electrodes and the number of the power bumps with the number of the previous block arrangement; And
And setting a power-passing electrode and a power bump using the result of the relocated block arrangement when the number of power-passing electrodes and the number of power bumps in the relocated block arrangement is less than the previous number. 제 11 항에 있어서,
상기 블록들의 위치를 재배치하는 단계는,
상기 각 다이의 파워 패턴 외부에 위치한 블록과 상기 파워 패턴 내부에 위치한 블록의 위치를 바꾸고,
상기 위치를 바꾸는 블록들의 크기가 재배치되는 위치에 맞고, 상기 파워 패턴 외부에 위치한 블록의 전력소모가 상기 파워 패턴 내부에 위치한 블록의 전력소모보다 큰 경우에만 상기 블록들의 위치를 바꾸는 것을 특징으로 하는 방법.12. The method of claim 11,
Wherein relocating the locations of the blocks comprises:
A position of a block located outside the power pattern of each die and a position of a block located inside the power pattern,
Characterized in that the position of the block is changed only when the size of the block for changing the position is adjusted to the position to be relocated and the power consumption of the block located outside the power pattern is larger than the power consumption of the block located inside the power pattern . 제 11 항에 있어서,
상기 전력 관통전극 또는 전력 범프를 삽입하는 단계는,
상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입하는 단계; 및
상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입한 후, 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하는 단계를 포함하고,
상기 산출된 모든 노드의 전압강하 값이 임계값 이하가 될 때까지 상기 전압강하 값이 가장 높은 노드에 전력 관통전극 또는 전력 범프를 삽입하는 단계 및 상기 블록들이 재배치된 다이의 노드에 대해 전압강하를 산출하는 단계를 반복하고,
상기 전압강하 값이 가장 높은 노드가 하위 다이의 제 1 위치에 위치하는 경우, 상기 제 1 위치에 해당하는 하위 다이에 전력 범프를 삽입하고,
상기 전압강하 값이 가장 높은 노드가 상위 다이의 제 2 위치에 위치하는 경우, 상기 제 2 위치에 해당하는 상위 다이에 전력 관통전극을 삽입하고, 상기 제 2 위치에 대응하는 하위 다이에 전력 범프를 삽입하는 것을 특징으로 하는 방법.
12. The method of claim 11,
The step of inserting the power penetrating electrode or the power bump may include:
Inserting a power penetrating electrode or a power bump into the node having the highest voltage drop value; And
Inserting a power-passing electrode or a power bump into a node having the highest voltage drop value, and then calculating a voltage drop for a node of the die where the blocks are relocated;
Inserting a power-passing electrode or a power bump into the node having the highest voltage drop value until the voltage drop value of all the calculated nodes is less than or equal to a threshold value; and applying a voltage drop to the nodes of the relocated die The calculating step is repeated,
When a node having the highest voltage drop value is located at a first position of the lower die, inserting a power bump into the lower die corresponding to the first position,
Inserting a power penetration electrode into the upper die corresponding to the second position when the node having the highest voltage drop value is located at the second position of the upper die and outputting a power bump to the lower die corresponding to the second position And inserting the first and second electrodes.
KR1020120154854A 2012-12-27 2012-12-27 Minimization Method of power TSVs and power bumps using floorplan block pattern for 3D power delivery network KR101458977B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120154854A KR101458977B1 (en) 2012-12-27 2012-12-27 Minimization Method of power TSVs and power bumps using floorplan block pattern for 3D power delivery network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120154854A KR101458977B1 (en) 2012-12-27 2012-12-27 Minimization Method of power TSVs and power bumps using floorplan block pattern for 3D power delivery network

Publications (2)

Publication Number Publication Date
KR20140085742A true KR20140085742A (en) 2014-07-08
KR101458977B1 KR101458977B1 (en) 2014-11-10

Family

ID=51735128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120154854A KR101458977B1 (en) 2012-12-27 2012-12-27 Minimization Method of power TSVs and power bumps using floorplan block pattern for 3D power delivery network

Country Status (1)

Country Link
KR (1) KR101458977B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016176046A1 (en) * 2015-04-29 2016-11-03 Qualcomm Incorporated Power delivery network (pdn) design for monolithic three-dimensional (3-d) integrated circuit (ic)
US10289141B2 (en) 2015-07-24 2019-05-14 Industrial Technology Research Institute Method for generating power distribution network (PDN) model, and power distribution network analysis method and device
US11978723B2 (en) 2021-03-31 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interconnect structures in three-dimensional integrated circuits

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10574198B2 (en) 2016-12-22 2020-02-25 Nxp Usa, Inc. Integrated circuit devices with selectively arranged through substrate vias and method of manufacture thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100003911A (en) * 2008-07-02 2010-01-12 삼성전자주식회사 Multi-chip package having three dimension mesh-based power distribution network and power distribution method thereof
US8674510B2 (en) * 2010-07-29 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structure having improved power and thermal management

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016176046A1 (en) * 2015-04-29 2016-11-03 Qualcomm Incorporated Power delivery network (pdn) design for monolithic three-dimensional (3-d) integrated circuit (ic)
US9741691B2 (en) 2015-04-29 2017-08-22 Qualcomm Incorporated Power delivery network (PDN) design for monolithic three-dimensional (3-D) integrated circuit (IC)
CN107534039A (en) * 2015-04-29 2018-01-02 高通股份有限公司 Power delivery network (PDN) for monolithic three dimensional (3 D) integrated circuit (IC) designs
CN107534039B (en) * 2015-04-29 2019-11-19 高通股份有限公司 Power delivery network (PDN) for monolithic three dimensional (3-D) integrated circuit (IC) designs
US10289141B2 (en) 2015-07-24 2019-05-14 Industrial Technology Research Institute Method for generating power distribution network (PDN) model, and power distribution network analysis method and device
US11978723B2 (en) 2021-03-31 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interconnect structures in three-dimensional integrated circuits

Also Published As

Publication number Publication date
KR101458977B1 (en) 2014-11-10

Similar Documents

Publication Publication Date Title
US8336018B2 (en) Power grid optimization
US10127344B2 (en) Automation for monolithic 3D devices
US8418115B1 (en) Routability based placement for multi-die integrated circuits
US8667444B2 (en) Concurrent placement and routing using hierarchical constraints
CN105447221B (en) Method for designing layout of semiconductor device
US11030371B2 (en) Automation for monolithic 3D devices
US11106853B1 (en) Automation for monolithic 3D devices
KR101458977B1 (en) Minimization Method of power TSVs and power bumps using floorplan block pattern for 3D power delivery network
US11205034B2 (en) Automation for monolithic 3D devices
CN107066681A (en) The computer implemented method of integrated circuit and manufacture integrated circuit
US11270055B1 (en) Automation for monolithic 3D devices
US11341309B1 (en) Automation for monolithic 3D devices
US11487928B2 (en) Automation for monolithic 3D devices
US11574109B1 (en) Automation methods for 3D integrated circuits and devices
US8863062B2 (en) Methods and apparatus for floorplanning and routing co-design
US8276110B2 (en) Reducing voltage drops in power networks using unused spaces in integrated circuits
US11514221B2 (en) Automation for monolithic 3D devices
US10133841B1 (en) Methods, systems, and computer program product for implementing three-dimensional integrated circuit designs
Ye et al. A design partitioning algorithm for three dimensional integrated circuits
US8683412B1 (en) Method and system for optimizing placement of I/O element nodes of an I/O ring for an electronic design
US11615228B1 (en) Automation methods for 3D integrated circuits and devices
KR20170094744A (en) Integrated circuit and computer-implemented method for manufacturing the same
US8219957B1 (en) Global placement legalization for complex packing rules
Chen et al. A legalization algorithm for multi-tier gate-level monolithic three-dimensional integrated circuits
US20130074027A1 (en) Designing device for semiconductor integrated circuit and designing method for semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee