KR20140080652A - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR20140080652A
KR20140080652A KR1020120145115A KR20120145115A KR20140080652A KR 20140080652 A KR20140080652 A KR 20140080652A KR 1020120145115 A KR1020120145115 A KR 1020120145115A KR 20120145115 A KR20120145115 A KR 20120145115A KR 20140080652 A KR20140080652 A KR 20140080652A
Authority
KR
South Korea
Prior art keywords
node
tft
light emitting
voltage
driving
Prior art date
Application number
KR1020120145115A
Other languages
Korean (ko)
Other versions
KR101973752B1 (en
Inventor
김세영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120145115A priority Critical patent/KR101973752B1/en
Publication of KR20140080652A publication Critical patent/KR20140080652A/en
Application granted granted Critical
Publication of KR101973752B1 publication Critical patent/KR101973752B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)

Abstract

An organic light emitting display device according to the present invention comprises a first pixel which includes a first driving TFT and a first organic light emitting diode to control the light emission amount by the first driving TFT and which receives a first scan signal via a first scan line; and a second pixel which includes a second driving TFT and a second organic light emitting diode to control the light emission amount by the second driving TFT and which receives a slower second scan signal than the first scan signal via a second scan line vertically adjacent to the first scan line, wherein the first pixel and the second pixel share an emission line providing a light emitting control signal and an initialization line providing an initialization signal, and shares a first share switch TFT for supplying initialization voltage and a second share switch TFT for supplying reference voltage.

Description

유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light-

본 발명은 구동 TFT의 문턱전압을 보상할 수 있는 유기발광 표시장치에 관한 것이다.
The present invention relates to an organic light emitting display capable of compensating a threshold voltage of a driving TFT.

최근, 다양한 평판 표시장치들(Flat Panel Display, FPD)에 대한 개발이 가속화되고 있다. 이들 중 특히, 유기발광 표시장치는 스스로 발광하는 자발광소자를 이용함으로써 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 2. Description of the Related Art In recent years, development of various flat panel displays (FPD) has been accelerated. Particularly, the organic light emitting display device has advantages of high response speed, high luminous efficiency, high luminance and wide viewing angle by using a self-luminous element which emits light by itself.

유기발광 표시장치는 도 1과 같이 유기발광다이오드를 가진다. 유기발광다이오드는 애노드전극과 캐소드전극 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 구비한다. The organic light emitting display has an organic light emitting diode as shown in FIG. The organic light emitting diode has organic compound layers (HIL, HTL, EML, ETL, EIL) formed between the anode electrode and the cathode electrode.

유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함한다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. The organic compound layer includes a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), and an electron injection layer EIL). When a driving voltage is applied to the anode electrode and the cathode electrode, holes passing through the HTL and electrons passing through the ETL are transferred to the EML to form excitons, Thereby generating visible light.

유기발광 표시장치는 이와 같은 유기발광다이오드가 포함된 화소를 매트릭스 형태로 배열하고 화소들의 밝기를 비디오 데이터의 계조에 따라 제어한다. 특히, 스위칭소자로써 TFT(Thin Film Transistor)를 이용하는 액티브 매트릭스(active matrix) 방식의 유기발광 표시장치는 능동소자인 TFT를 선택적으로 턴-온시켜 화소를 선택하고 스토리지 커패시터(Storage Capacitor)에 유지되는 전압으로 화소의 발광을 유지한다.The organic light emitting display device arranges the pixels including the organic light emitting diode in a matrix form and controls the brightness of the pixels according to the gray level of the video data. Particularly, in an active matrix organic light emitting display device using a TFT (Thin Film Transistor) as a switching element, a pixel is selected by selectively turning on and off a TFT serving as an active element, and the pixel is held in a storage capacitor And maintains the light emission of the pixel by the voltage.

액티브 매트릭스 방식의 유기발광 표시장치는 도 2와 같은 화소를 다수개 포함하고 있다. 도 2의 화소는 유기발광다이오드(OLED), 스위치 TFT(ST), 구동 TFT(DT), 및 스토리지 커패시터(Cst) 등을 구비한다. The active matrix type organic light emitting display includes a plurality of pixels as shown in FIG. The pixel of Fig. 2 includes an organic light emitting diode (OLED), a switch TFT (ST), a driver TFT (DT), and a storage capacitor (Cst).

스위치 TFT(ST)는 게이트라인(GL)으로부터의 스캔펄스에 응답하여 턴-온 됨으로써 자신의 소스전극과 드레인전극 사이의 전류패스를 도통시킨다. 스위치 TFT(ST)는 턴 온 기간 동안 데이터라인(DL)으로부터의 데이터전압을 구동 TFT(DT)의 게이트전극과 스토리지 커패시터(Cst)에 인가한다. 구동 TFT(DT)는 자신의 게이트-소스 간의 전압(Vgs)에 따라 유기발광다이오드(OLED)에 흐르는 전류를 제어한다. 스토리지 커패시터(Cst)는 구동 TFT(DT)의 게이트전위를 소정 기간 동안 일정하게 유지시킨다. 유기발광다이오드(OLED)는 도 1과 같은 구조로 구현되며, 구동 TFT(DT)의 드레인전극과 기저전압원(GND) 사이에 접속된다.The switch TFT (ST) turns on in response to a scan pulse from the gate line (GL), thereby conducting a current path between the source electrode and the drain electrode. The switch TFT (ST) applies a data voltage from the data line (DL) to the gate electrode of the driver TFT (DT) and the storage capacitor (Cst) during the turn-on period. The driving TFT DT controls the current flowing in the organic light emitting diode OLED according to the gate-source voltage Vgs of its own. The storage capacitor Cst keeps the gate potential of the driving TFT DT constant for a predetermined period. The organic light emitting diode OLED has a structure as shown in FIG. 1 and is connected between the drain electrode of the driving TFT DT and the ground voltage source GND.

도 2와 같은 화소의 밝기는 유기발광다이오드(OLED)에 흐르는 구동전류에 비례하며, 이 구동전류는 구동 TFT(DT)의 게이트-소스 간 전압 및 구동 TFT(DT)의 문턱전압 등에 의존한다. 공정 편차, 시간 경과에 따른 열화 편차 등 여러 원인에 의해 구동 TFT의 문턱전압은 화소마다 차이를 보인다. 이에, 최근에는 화소들간 구동 TFT의 문턱전압 편차를 보상하기 위해 매 프레임마다 화소들의 발광에 앞서 초기화 동작과 센싱 및 프로그래밍 동작을 수행하는 내부 보상 기술이 제안되고 있다. 내부 보상 기술은 초기화 기간 동안 구동 TFT의 게이트전압을 초기값으로 리셋하고, 센싱 및 프로그래밍 기간 동안 구동 TFT의 게이트전압에 구동 TFT의 문턱전압이 반영한다.The brightness of the pixel as shown in Fig. 2 is proportional to the driving current flowing through the organic light emitting diode OLED, and this driving current depends on the gate-source voltage of the driving TFT DT and the threshold voltage of the driving TFT DT. The threshold voltage of the driving TFTs varies from pixel to pixel due to various causes such as process variation, deterioration with time, and the like. Recently, an internal compensation technique has been proposed in which an initialization operation, a sensing, and a programming operation are performed prior to light emission of pixels every frame in order to compensate a threshold voltage deviation of a driving TFT between pixels. The internal compensation technique resets the gate voltage of the driving TFT to an initial value during the initialization period, and the threshold voltage of the driving TFT reflects the gate voltage of the driving TFT during the sensing and programming periods.

내부 보상 기술에서, 구동 TFT에 대한 문턱전압 보상능력을 높이기 위해서는 화소에 포함되는 TFT와 이 TFT를 제어하기 위한 신호라인의 개수를 늘려야 한다. 그런데, TFT와 신호라인의 개수가 증가되면 그만큼 발광 면적이 줄어들어 휘도 확보에 어려움이 있고, 양품 수율이 떨어진다. 또한, TFT를 구동시키기 위한 제어신호가 늘어나므로 게이트 구동회로의 크기 및 제조 비용이 증가 된다.
In the internal compensation technique, in order to enhance the threshold voltage compensation capability for the driving TFT, the number of TFTs included in the pixel and the number of signal lines for controlling the TFT must be increased. However, if the number of TFTs and signal lines is increased, the light emitting area is reduced correspondingly, which makes it difficult to secure the luminance, and the yield of the good product drops. In addition, since the number of control signals for driving the TFT is increased, the size and manufacturing cost of the gate drive circuit are increased.

따라서, 본 발명의 목적은 구동 TFT의 문턱전압을 보상하기 위한 보상 능력을 유지하면서 발광 면적을 높임과 아울러 게이트 구동회로의 출력 채널수를 줄일 수 있도록 한 유기발광 표시장치를 제공하는 데 있다.
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide an organic light emitting diode display device capable of increasing a light emitting area while reducing the number of output channels of a gate driving circuit while maintaining a compensation capability for compensating a threshold voltage of a driving TFT.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 유기발광 표시장치는 제1 구동 TFT와 상기 제1 구동 TFT에 의해 발광량이 제어되는 제1 유기발광다이오드를 포함하며, 제1 스캔라인을 통해 제1 스캔신호를 공급받는 제1 화소; 및 제2 구동 TFT와 상기 제2 구동 TFT에 의해 발광량이 제어되는 제2 유기발광다이오드를 포함하며, 상기 제1 스캔라인에 수직으로 이웃한 제2 스캔라인을 통해 상기 제1 스캔신호에 비해 늦은 제2 스캔신호를 공급받는 제2 화소를 구비하고; 상기 제1 화소와 상기 제2 화소는, 발광제어신호가 공급되는 에미션라인과 초기화신호가 공급되는 초기화라인을 공유함과 아울러, 초기화전압을 공급하기 위한 제1 공유 스위치 TFT와 기준전압을 공급하기 위한 제2 공유 스위치 TFT를 공유하고; 상기 제1 구동 TFT의 소스전극과 상기 제2 구동 TFT의 소스전극은 동일한 노드 C에 접속되고, 상기 초기화신호에 따라 스위칭되는 상기 제1 공유 스위치 TFT에 의해 상기 초기화전압을 동시에 인가받으며; 상기 제1 구동 TFT의 게이트전극과 상기 제2 구동 TFT의 게이트전극은 동일한 노드 B에 접속되고, 상기 초기화신호에 따라 스위칭되는 상기 제2 공유 스위치 TFT에 의해 상기 기준전압을 동시에 인가받는다.
In order to achieve the above object, an organic light emitting diode display according to an embodiment of the present invention includes a first driving TFT and a first organic light emitting diode whose emission amount is controlled by the first driving TFT, A first pixel receiving a first scan signal; And a second organic light emitting diode whose emission amount is controlled by the second driving TFT and the second driving TFT, and a second organic light emitting diode, which is later than the first scan signal through a second scan line vertically adjacent to the first scan line, And a second pixel supplied with a second scan signal; Wherein the first pixel and the second pixel share an emission line to which an emission control signal is supplied and an initialization line to which an initialization signal is supplied and share a first shared switch TFT for supplying an initialization voltage, Sharing a second shared switch TFT for making the first shared switch TFT; The source electrode of the first driving TFT and the source electrode of the second driving TFT are connected to the same node C and are simultaneously supplied with the initializing voltage by the first sharing switch TFT switched in accordance with the initialization signal; The gate electrode of the first driving TFT and the gate electrode of the second driving TFT are connected to the same node B and simultaneously receive the reference voltage by the second sharing switch TFT switched in accordance with the initialization signal.

본 발명에 따른 유기발광 표시장치는 수직으로 이웃한 2개의 화소들이 에미션라인과 초기화라인을 서로 공유하도록 함으로써, 발광 면적을 높임과 아울러 게이트 구동회로의 출력 채널수를 줄일 수 있다. 아울러, 본 발명은 기준전압과 초기화전압을 각각 공급하기 위한 스위치 TFT들을 수직으로 이웃한 2개의 화소들에 공유시킴으로써 발광 면적을 극대화할 수 있다.
The OLED display according to the present invention can reduce the number of output channels of the gate driving circuit while increasing the light emitting area by allowing two vertically adjacent pixels to share the emission line and the initialization line. In addition, the present invention can maximize the light emitting area by sharing the switch TFTs for supplying the reference voltage and the initialization voltage to two vertically adjacent pixels.

도 1은 유기발광다이오드와 그 발광원리를 보여주는 도면.
도 2는 유기발광 표시장치를 구성하는 종래 일 화소의 등가회로도.
도 3은 본 발명의 실시예에 따른 유기발광 표시장치를 보여주는 도면.
도 4는 표시패널에 형성된 게이트라인부들과 화소들의 접속 구조를 개략적으로 보여주는 도면.
도 5는 수직으로 이웃하게 배치되어 에미션라인과 초기화라인을 공유하는 2개의 화소들에서 검출되는 구동 TFT의 문턱전압들을 비교하여 보여주는 도면.
도 6은 도 4에 점선으로 표기된 XY 부분에 포함된 2개의 화소들의 등가회로를 보여주는 도면.
도 7은 도 6의 화소들을 구동시키기 위한 신호들의 파형을 보여주는 도면.1 is a view showing an organic light emitting diode and its light emission principle.
2 is an equivalent circuit diagram of one conventional pixel constituting the organic light emitting diode display.
3 is a view illustrating an organic light emitting display according to an embodiment of the present invention.
4 is a view schematically showing a connection structure of gate line portions and pixels formed on a display panel;
FIG. 5 is a view comparing threshold voltages of drive TFTs detected in two pixels arranged vertically adjacent to each other and sharing an initialization line with an emission line; FIG.
FIG. 6 is a view showing an equivalent circuit of two pixels included in an XY part indicated by a dotted line in FIG. 4; FIG.
7 shows waveforms of signals for driving the pixels of Fig. 6; Fig.

이하, 도 3 내지 도 7을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS. 3 to 7. FIG.

도 3은 본 발명의 실시예에 따른 유기발광 표시장치를 보여준다.FIG. 3 illustrates an organic light emitting display according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시예에 따른 유기발광 표시장치는 화소(P)들이 매트릭스 형태로 배열되는 표시패널(10)과, 데이터라인(14)들을 구동시키기 위한 데이터 구동회로(12)와, 게이트라인부(15)들을 구동시키기 위한 게이트 구동회로(13)와, 데이터 구동회로(12) 및 게이트 구동회로(13)의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(11)를 구비한다. 3, the OLED display includes a display panel 10 in which pixels P are arranged in a matrix, a data driving circuit 12 for driving the data lines 14, A gate driving circuit 13 for driving the gate line units 15 and a timing controller 11 for controlling the driving timing of the data driving circuit 12 and the gate driving circuit 13. [

표시패널(10)에는 다수의 데이터라인(14)들과 다수의 게이트라인부(15)들이 교차되고, 이 교차영역마다 각 화소(P)가 배치되어 매트릭스 형태를 이룬다. 각 게이트라인부(15)는 스캔신호가 공급되는 스캔라인, 발광제어신호가 공급되는 에미션라인, 및 초기화신호가 공급되는 초기화라인을 포함한다. 화소(P)들은 도시하지 않은 전원발생부로부터 고전위 및 저전위 셀구동전압(EVDD,EVSS)과 기준전압(Vref)과 초기화전압(Vinit)을 공급받는다. 기준전압(Vref)과 초기화전압(Vinit)은 저전위 셀구동전압(EVSS)보다 낮게 설정될 수 있다. 기준전압(Vref)은 초기화전압(Vinit)보다 높게 설정되며, 특히 기준전압(Vref)과 초기화전압(Vinit) 간의 차는 구동 TFT의 문턱전압보다 더 크도록 설정될 수 있다. In the display panel 10, a plurality of data lines 14 and a plurality of gate line portions 15 cross each other, and each pixel P is arranged for each of the intersection regions to form a matrix. Each gate line unit 15 includes a scan line to which a scan signal is supplied, an emission line to which a light emission control signal is supplied, and an initialization line to which an initialization signal is supplied. The pixels P are supplied with the high potential and low potential cell driving voltages EVDD and EVSS, the reference voltage Vref, and the initialization voltage Vinit from a power source not shown. The reference voltage Vref and the initialization voltage Vinit may be set to be lower than the low potential cell drive voltage EVSS. The reference voltage Vref is set to be higher than the initializing voltage Vinit and in particular the difference between the reference voltage Vref and the initializing voltage Vinit may be set to be larger than the threshold voltage of the driving TFT.

본 발명의 화소(P)는 구동 TFT를 통해 공급되는 전류에 따라 발광하는 유기발광다이오드를 포함하며, 구동 TFT의 문턱전압 보상을 위해 4개의 스위치 TFT들과 2개의 커패시터들을 더 포함한다. 본 발명의 각 화소(P)는 1개의 데이터라인(14)과, 게이트라인부(15)를 구성하는 3개의 신호라인들에 접속된다. 특히, 본 발명은 발광 면적을 높이고 게이트 구동회로의 출력 채널수를 줄이기 위해, 서로 다른 스캔라인에 접속되어 수직으로 이웃한 2개의 화소(P)들이 1개의 에미션라인과 1개의 초기화라인을 서로 공유하도록 한다. 그리고, 본 발명은 발광 면적을 극대화하기 위해, 상기 4개의 스위치 TFT들 중 2개의 스위치 TFT들이 상기 수직으로 이웃한 2개의 화소(P)들에 공유되도록 한다. 상기 수직으로 이웃한 2개의 화소(P)들에 공유되는 2개의 스위치 TFT들은, 화소(P)에 기준전압(Vref)과 초기화전압(Vinit)을 각각 공급하기 위한 스위치 TFT들이다. The pixel P of the present invention includes an organic light emitting diode that emits light in accordance with the current supplied through the driving TFT, and further includes four switch TFTs and two capacitors for compensating the threshold voltage of the driving TFT. Each pixel P of the present invention is connected to one data line 14 and three signal lines constituting the gate line unit 15. [ In particular, in order to increase the light emission area and reduce the number of output channels of the gate driving circuit, two vertically adjacent pixels P connected to different scan lines are connected to one emission line and one initialization line Share it. In order to maximize the light emitting area, the present invention allows two switch TFTs of the four switch TFTs to be shared by the vertically adjacent pixels P. The two switch TFTs shared by the vertically adjacent two pixels P are switch TFTs for supplying the reference voltage Vref and the initialization voltage Vinit to the pixel P, respectively.

본 발명의 화소(P)는 소스팔로워(source-follower) 방식에 따라 구동 TFT의 문턱전압을 검출한다. 소스팔로워 방식은 구동 TFT의 게이트-소스 사이에 보상 커패시터를 접속시키고 문턱전압 검출시 구동 TFT의 소스전압을 게이트전압에 추종시킨다. 더욱이, 구동 TFT의 드레인에는 게이트와 분리되어 고전위 셀구동전압(EVDD)이 공급되고 있으므로, 이 소스팔로워 방식은 양의 값을 갖는 문턱전압뿐만 아니라 음의 값을 갖는 문턱전압까지 검출할 수 있게 된다. 본 발명의 화소(P)는 구동 TFT의 문턱전압 센싱시 구동 TFT의 게이트를 플로팅(floating) 시키고, 구동 TFT의 게이트-소스 사이에 접속된 보상 커패시터와 구동 TFT의 기생 커패시터를 통해 문턱전압 보상 능력을 향상시킨다. 본 발명은 화소(P)에 인가되는 발광제어신호의 온 듀티를 최소화함으로써, 발광제어신호에 따라 스위칭되는 스위치 TFT의 열화를 최소화할 수 있다. The pixel P of the present invention detects the threshold voltage of the driving TFT in accordance with a source-follower scheme. The source follower method connects the compensation capacitor between the gate and the source of the driving TFT and follows the source voltage of the driving TFT to the gate voltage when the threshold voltage is detected. Furthermore, since the drain of the driving TFT is separated from the gate and supplied with the high potential cell driving voltage EVDD, the source follower method can detect not only a threshold voltage having a positive value but also a threshold voltage having a negative value do. The pixel P of the present invention floats the gate of the driving TFT at the time of threshold voltage sensing of the driving TFT and controls the threshold voltage compensation capability through the compensation capacitor connected between the gate and source of the driving TFT and the parasitic capacitor of the driving TFT. . The present invention minimizes the on-duty of the emission control signal applied to the pixel P, thereby minimizing deterioration of the switch TFT switched in accordance with the emission control signal.

화소(P)를 구성하는 TFT들은 산화물 반도체층을 포함한 산화물 TFT로 구현될 수 있다. 산화물 TFT는 전자 이동도, 공정 편차 등을 모두 고려할 때 표시패널(10)의 대면적화에 유리하다. 다만, 본 발명은 이에 한정되지 않고 TFT의 반도체층을 아몰포스 실리콘 또는, 폴리 실리콘 등으로 형성할 수도 있다. 또한, 이하의 상세한 설명에서는 TFT가 n 타입으로 구현되는 것으로 설명하고 있지만, 본 발명은 TFT가 p 타입으로 구현되는 경우에도 적용 가능하다. The TFTs constituting the pixel P may be implemented as an oxide TFT including an oxide semiconductor layer. The oxide TFT is advantageous for large-sized display panel 10 when considering both electron mobility and process variations. However, the present invention is not limited to this, and the semiconductor layer of the TFT may be formed of amorphous silicon, polysilicon, or the like. In the following detailed description, it is described that the TFT is implemented as an n-type, but the present invention is also applicable to a case where the TFT is implemented as a p-type.

타이밍 콘트롤러(11)는 외부로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다. 또한, 타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다. The timing controller 11 rearranges the digital video data RGB input from the outside in accordance with the resolution of the display panel 10 and supplies the digital video data RGB to the data driving circuit 12. The timing controller 11 is also connected to the data driving circuit 12 based on timing signals such as a vertical synchronizing signal Vsync, a horizontal synchronizing signal Hsync, a dot clock signal DCLK and a data enable signal DE, A data control signal DDC for controlling the operation timing of the gate driving circuit 13 and a gate control signal GDC for controlling the operation timing of the gate driving circuit 13. [

데이터 구동회로(12)는 데이터 제어신호(DDC)를 기반으로 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 데이터전압으로 변환하여 데이터라인(14)들에 공급한다.The data driving circuit 12 converts the digital video data RGB inputted from the timing controller 11 into an analog data voltage based on the data control signal DDC and supplies it to the data lines 14.

게이트 구동회로(13)는 게이트 제어신호(GDC)를 기반으로 스캔신호, 발광제어신호, 및 초기화신호를 발생한다. 게이트 구동회로(13)는 스캔신호들을 라인 순차 방식으로 스캔라인들에 공급하고, 발광제어신호들을 라인 순차 방식으로 에미션라인들에 공급하며, 초기화신호들을 라인 순차 방식으로 초기화라인들에 공급한다. 스캔라인들, 에미션라인들 및 초기화라인들은 게이트 구동회로(13)의 출력 채널들에 접속된다. 본 발명은 수직으로 이웃한 2개의 화소(P)들이 에미션라인과 초기화라인을 서로 공유하는 구조를 취하므로, 상기 2개의 화소(P)들을 구동하기 위한 에미션라인의 개수와 초기화라인의 개수는 각각 2개에서 1개로 줄어든다. 따라서, 상기 2개의 화소(P)들을 구동하기 위한 게이트 구동회로(13)의 출력 채널수는 6개(2개의 스캔신호들, 2개의 발광제어신호들, 및 2개의 초기화신호들이 출력됨)에서 4개(2개의 스캔신호들, 1개의 발광제어신호, 및 1개의 초기화신호가 출력됨)로 줄어들게 된다. 게이트 구동회로(13)는 GIP(Gate-driver In Panel) 방식에 따라 표시패널(10) 상에 직접 형성될 수 있다.The gate drive circuit 13 generates a scan signal, a light emission control signal, and an initialization signal based on the gate control signal GDC. The gate driving circuit 13 supplies the scan signals to the scan lines in a line sequential manner, supplies the emission control signals to the emission lines in a line sequential manner, and supplies the initialization signals to the initialization lines in a line sequential manner . The scan lines, the emission lines and the initialization lines are connected to the output channels of the gate drive circuit 13. Since the two vertically neighboring pixels P share a mutual sharing of the emission line and the initialization line, the number of emission lines for driving the two pixels P and the number of initialization lines Are reduced from 2 to 1, respectively. Therefore, the number of output channels of the gate drive circuit 13 for driving the two pixels P is six (two scan signals, two emission control signals, and two initialization signals are output) (Two scan signals, one emission control signal, and one initialization signal are output). The gate drive circuit 13 may be formed directly on the display panel 10 according to a GIP (Gate-Driver In Panel) method.

도 4는 표시패널(10)에 형성된 게이트라인부(15)들과 화소(P)들의 접속 구조를 개략적으로 보여준다. 도 5는 수직으로 이웃하게 배치되어 에미션라인과 초기화라인을 공유하는 2개의 화소(P)들에서 검출되는 구동 TFT의 문턱전압들을 비교하여 보여준다.4 schematically shows the connection structure of the gate line portions 15 and the pixels P formed on the display panel 10. As shown in FIG. Fig. 5 shows the threshold voltages of drive TFTs detected in two pixels (P) which are vertically adjacent to each other and share an initialization line with the emission line.

도 4를 참조하면, 게이트라인부(15)들은 n(n은 표시패널의 수직 해상도)개의 스캔라인들(1511~151(n)), n/2개의 에미션라인들(1521~152(n/2)), 및 n/2개의 초기화라인들(1531~153(n/2))을 포함한다. n개의 스캔라인들(1511~151(n))에는 라인 순차 방식으로 스캔신호들(SP1~SPn)이 공급된다. n/2개의 에미션라인들(1521~152(n/2))에는 라인 순차 방식으로 발광제어신호들(EM1~EM(n/2))이 공급된다. n/2개의 초기화라인들(1531~153(n/2))에는 라인 순차 방식으로 초기화신호들(INIT1~INIT(n/2))이 공급된다.4, the gate line portions 15 include n scan lines 1511 to 151 (n) (n is a vertical resolution of the display panel), n / 2 emission lines 1521 to 152 (n / 2), and n / 2 initialization lines 1531 to 153 (n / 2). the scan signals SP1 to SPn are supplied to the n scan lines 1511 to 151 (n) in a line sequential manner. emission control signals EM1 to EM (n / 2) are supplied to the n / 2 emission lines 1521 to 152 (n / 2) in a line sequential manner. Initialization signals INIT1 to INIT (n / 2) are supplied to the n / 2 initialization lines 1531 to 153 (n / 2) in a line sequential manner.

스캔라인들(1511~151(n))은 수직으로 배치된 화소(P)들마다 1개씩 접속된다. 반면, 에미션라인들(1521~152(n/2))은 수직으로 이웃한 2개의 화소(P)들마다 1개씩 접속되며, 마찬가지로 초기화라인들(1531~153(n/2))도 수직으로 이웃한 2개의 화소(P)들마다 1개씩 접속된다.The scan lines 1511 to 151 (n) are connected to the vertically arranged pixels P one by one. On the other hand, the emission lines 1521 to 152 (n / 2) are connected to each vertically adjacent two pixels P, and the initialization lines 1531 to 153 (n / 2) Are connected one by one to each of two neighboring pixels (P).

이러한 접속 구성에 의해, 서로 다른 스캔라인에 접속되어 수직으로 이웃한 2개의 화소(P)들은, 공통으로 공급받는 초기화신호 및 발광제어신호에 따라 동시에 구동 TFT의 문턱전압 센싱을 시작한다. 상기 수직으로 이웃한 2개의 화소(P)들 중 제1 스캔라인에 접속된 제1 화소는 제1 스캔라인을 통해 공급되는 제1 스캔신호의 온 레벨에 응답하여 자신의 구동 TFT에 대한 문턱전압 센싱을 완료한다. 그리고, 상기 수직으로 이웃한 2개의 화소(P)들 중 제2 스캔라인에 접속된 제2 화소는 제2 스캔라인을 통해 공급되는 제2 스캔신호의 온 레벨(제1 스캔신호의 온 레벨보다 소정 기간 늦게 발생됨)에 응답하여 자신의 구동 TFT에 대한 문턱전압 센싱을 완료한다.With such a connection configuration, two vertically adjacent pixels P connected to different scan lines simultaneously start threshold voltage sensing of the driving TFT in accordance with the initialization signal and emission control signal supplied in common. The first pixel connected to the first scan line among the vertically adjacent two pixels (P) has a threshold voltage for its driver TFT in response to the on level of the first scan signal supplied through the first scan line. The sensing is completed. The second pixel connected to the second scan line among the vertically adjacent two pixels P is turned on at the on level of the second scan signal supplied through the second scan line Which occurs later than a predetermined period of time).

구동 TFT의 문턱전압이 센싱된 후 유지되는 기간(예컨대, 도 7의 PS1,PS2)은 상기 제1 화소와 상기 제2 화소에서 상기 소정 기간 즉, 대략 1 수평기간(1H) 정도 차이가 난다. 상기 제1 화소와 상기 제2 화소 각각에서, 센싱된 문턱전압은 각 화소의 내부에 형성된 커패시터에 저장된다. 그런데, 센싱이 완료되는 시점들(t1,t2)에서 각 커패시터에 저장된 문턱전압(Vth1,Vth2)은 도 5에서와 같이 이미 포화(saturation) 상태에 있기 때문에, 비록 센싱 유지 기간에서 차이가 나더라도 제1 화소에서 센싱된 제1 문턱전압(Vth1)과 제2 화소에서 센싱된 제2 문턱전압(Vth2)은 거의 동일한 값을 갖는다. (For example, PS1 and PS2 in FIG. 7) in which the threshold voltage of the driving TFT is maintained after being sensed, differs by about one horizontal period (1H) in the predetermined period of time for the first pixel and the second pixel. In each of the first pixel and the second pixel, a sensed threshold voltage is stored in a capacitor formed inside each pixel. However, since the threshold voltages Vth1 and Vth2 stored in the capacitors at the times t1 and t2 at which the sensing is completed are already in a saturation state as shown in Fig. 5, even if there is a difference in the sensing sustain period The first threshold voltage Vth1 sensed by the first pixel and the second threshold voltage Vth2 sensed by the second pixel have substantially the same value.

그 결과, 서로 다른 스캔라인에 접속되어 수직으로 이웃한 2개의 화소(P)들이 1개의 에미션라인과 1개의 초기화라인을 서로 공유하더라도, 상기 화소(P)들에서 구동 TFT의 문턱전압을 보상할 수 있는 보상 능력은 저하되지 않고 공유 전과 비교하여 동등 수준으로 유지될 수 있다. 도 5에서, 'Vg'는 각 구동 TFT의 게이트전압을, 'Vs'는 각 구동 TFT의 소스전압을 각각 지시한다. 잘 알려진 바와 같이 구동 TFT에 흐르는 전류수식에서, 구동 TFT의 문턱전압은 구동 TFT에 흐르는 전류가 '0'이 되는 순간에 구동 TFT의 게이트-소스 간 차전압(Vg-Vs)에 해당한다.As a result, even if two vertically adjacent pixels P connected to different scan lines share one emission line and one initialization line, the threshold voltages of the driving TFTs in the pixels P are compensated for The compensation ability that can be performed is not degraded and can be maintained at the same level as compared with before sharing. In Fig. 5, 'Vg' indicates the gate voltage of each driving TFT, and 'Vs' indicates the source voltage of each driving TFT. As is well known, in the current modification flowing through the driving TFT, the threshold voltage of the driving TFT corresponds to the gate-source differential voltage (Vg-Vs) of the driving TFT at the moment when the current flowing in the driving TFT becomes '0'.

도 6은 도 4에 점선으로 표기된 XY 부분에 포함된 2개의 화소들의 등가회로를 보여준다. 그리고, 도 7은 도 6의 화소들을 구동시키기 위한 신호들의 파형을 보여준다. FIG. 6 shows an equivalent circuit of two pixels included in the XY part indicated by a dotted line in FIG. FIG. 7 shows waveforms of signals for driving the pixels of FIG.

도 4의 XY 부분에 포함된 2개의 화소들은, 도 6과 같이 서로 다른 스캔라인에 접속되어 수직으로 이웃하게 배치되며, 에미션라인과 초기화라인, 그리고 기준전압과 초기화전압을 공급하기 위한 스위치 TFT들을 공유한다. 다시 말해, 제1 스캔라인(1511)을 통해 제1 스캔신호(SP1)를 공급받는 제1 화소(P1)와, 제1 스캔라인(1511)에 수직으로 이웃한 제2 스캔라인(1512)을 통해 상기 제1 스캔신호(SP1)에 비해 늦은 제2 스캔신호(SP2)를 공급받는 제2 화소(P2)는, 발광제어신호(EM1)가 공급되는 에미션라인(1521)과 초기화신호(INIT1)가 공급되는 초기화라인(1531)을 공유함과 아울러, 초기화전압(Vinit)을 공급하기 위한 제1 공유 스위치 TFT(SST1)와 기준전압(Vref)을 공급하기 위한 제2 공유 스위치 TFT(SST2)를 공유한다. The two pixels included in the XY part of FIG. 4 are connected to different scan lines as shown in FIG. 6 and are disposed vertically adjacent to each other. The pixels include an emission line and an initialization line, and a switch TFT . In other words, the first pixel P1 supplied with the first scan signal SP1 through the first scan line 1511 and the second scan line 1512 adjacent to the first scan line 1511 vertically The second pixel P2 supplied with the second scan signal SP2 later than the first scan signal SP1 is supplied with the emission line 1521 to which the emission control signal EM1 is supplied and the initialization signal INIT1 A first shared switch TFT SST1 for supplying an initialization voltage Vinit and a second shared switch TFT SST2 for supplying a reference voltage Vref, .

제1 화소(P1)는 제1 구동 TFT(DT1)와, 제1 구동 TFT(DT1)에 의해 발광량이 제어되는 제1 유기발광다이오드(OLED1)를 포함하고, 제2 화소(P2)는 제2 구동 TFT(DT2)와, 제2 구동 TFT(DT2)에 의해 발광량이 제어되는 제2 유기발광다이오드(OLED2)를 포함한다. 제1 구동 TFT(DT1)의 게이트전극과 제2 구동 TFT(DT2)의 게이트전극은 동일한 노드 B에 접속되어 동일한 값으로 동시에 초기화되고, 또한 제1 구동 TFT(DT1)의 소스전극과 제2 구동 TFT(DT2)의 소스전극은 동일한 노드 C에 접속되어 동일한 값으로 동시에 초기화된다.The first pixel P1 includes a first driving TFT DT1 and a first organic light emitting diode OLED1 whose emission amount is controlled by a first driving TFT DT1 and a second pixel P2 includes a first A driving TFT DT2 and a second organic light emitting diode OLED2 whose emission amount is controlled by the second driving TFT DT2. The gate electrode of the first drive TFT DT1 and the gate electrode of the second drive TFT DT2 are connected to the same node B and are simultaneously initialized to the same value and the source electrode of the first drive TFT DT1 and the second drive The source electrode of the TFT DT2 is connected to the same node C and initialized to the same value at the same time.

먼저, 제1 공유 스위치 TFT(SST1)와 제2 공유 스위치 TFT(SST2)를 포함한 제1 화소(P1)의 구체적인 접속 구조를 살펴보면 다음과 같다. First, a specific connection structure of the first pixel P1 including the first shared switch TFT (SST1) and the second shared switch TFT (SST2) will be described.

제1 화소(P1)는 제1 유기발광다이오드(OLED1), 제1 구동 TFT(DT1), 제1 및 제2 스위치 TFT(ST1,ST2), 제1 및 제2 공유 스위치 TFT(SST1,SST2), 제1 보상 커패시터(Cgss1)와 제1 스토리지 커패시터(Cst1)를 구비한다. The first pixel P1 includes a first organic light emitting diode OLED1, a first driving TFT DT1, first and second switch TFTs ST1 and ST2, first and second common switch TFTs SST1 and SST2, A first compensation capacitor Cgss1, and a first storage capacitor Cst1.

제1 유기발광다이오드(OLED1)는 제1 구동 TFT(DT1)로부터 공급되는 구동 전류에 의해 발광한다. 제1 유기발광다이오드(OLED1)의 애노드전극은 노드 C를 통해 제1 구동 TFT(DT1)의 소스전극에 접속되고, 제1 유기발광다이오드(OLED1)의 캐소드전극은 저전위 셀구동전압(EVSS)의 입력단에 접속된다. The first organic light emitting diode OLED1 emits light by the driving current supplied from the first driving TFT DT1. The anode electrode of the first organic light emitting diode OLED1 is connected to the source electrode of the first driving TFT DT1 through the node C and the cathode electrode of the first organic light emitting diode OLED1 is connected to the low potential cell driving voltage EVSS, Respectively.

제1 구동 TFT(DT1)는 자신의 게이트-소스 간 전압으로 제1 유기발광다이오드(OLED1)에 인가되는 구동전류를 제어한다. 제1 구동 TFT(DT1)의 게이트전극은 노드 B에, 드레인전극은 고전위 셀구동전압(EVDD) 입력단에, 소스전극은 노드 C에 각각 접속된다.The first driving TFT DT1 controls the driving current applied to the first organic light emitting diode OLED1 with its gate-source voltage. The gate electrode of the first driving TFT DT1 is connected to the node B, the drain electrode is connected to the high potential cell driving voltage (EVDD) input terminal, and the source electrode is connected to the node C, respectively.

제1 스위치 TFT(ST1)는 발광제어신호(EM1)에 응답하여 노드 A1와 노드 B 사이의 전류 패스를 스위칭한다. 제1 스위치 TFT(ST1)는 턴 온 됨으로써 노드 A1에 저장된 데이터전압(Vdata)을 노드 B에 전달한다. 제1 스위치 TFT(ST1)의 게이트전극은 에미션라인(1521)에, 드레인전극은 노드 A1에, 소스전극은 노드 B에 각각 접속된다.The first switch TFT (ST1) switches the current path between the node A1 and the node B in response to the light emission control signal EM1. The first switch TFT (ST1) turns on and transfers the data voltage (Vdata) stored in the node A1 to the node B. The gate electrode of the first switch TFT (ST1) is connected to the emission line 1521, the drain electrode is connected to the node A1, and the source electrode is connected to the node B, respectively.

제2 스위치 TFT(ST2)는 제1 스캔신호(SCAN1)에 응답하여 데이터라인(14)과 노드 A1 사이의 전류 패스를 스위칭한다. 제2 스위치 TFT(ST2)는 턴 온 됨으로써 노드 A1에 데이터전압(Vdata)을 공급한다. 제2 스위치 TFT(ST2)의 게이트전극은 제1 스캔라인(1511)에, 드레인전극은 데이터라인(14)에, 소스전극은 노드 A1에 각각 접속된다.The second switch TFT (ST2) switches the current path between the data line (14) and the node A1 in response to the first scan signal (SCAN1). The second switch TFT (ST2) is turned on to supply the data voltage (Vdata) to the node A1. The gate electrode of the second switch TFT (ST2) is connected to the first scan line 1511, the drain electrode to the data line 14, and the source electrode to the node A1.

제1 공유 스위치 TFT(SST1)는 초기화신호(INIT)에 응답하여 초기화전압(Vinit)의 입력단과 노드 C 사이의 전류 패스를 스위칭한다. 제1 공유 스위치 TFT(SST1)는 턴 온 됨으로써 노드 C에 초기화전압(Vinit)을 공급한다. 제1 공유 스위치 TFT(SST1)의 게이트전극은 초기화라인(1531)에, 드레인전극은 초기화전압(Vinit)의 입력단에, 소스전극은 노드 C에 각각 접속된다.The first shared switch TFT (SST1) switches the current path between the input terminal of the initializing voltage (Vinit) and the node C in response to the initialization signal INIT. The first shared switch TFT (SST1) is turned on to supply the initialization voltage (Vinit) to the node C. The gate electrode of the first shared switch TFT (SST1) is connected to the initialization line 1531, the drain electrode is connected to the input terminal of the initialization voltage (Vinit), and the source electrode is connected to the node C, respectively.

제2 공유 스위치 TFT(SST2)는 초기화신호(INIT)에 응답하여 기준전압(Vref)의 입력단과 노드 B 사이의 전류 패스를 스위칭한다. 제2 공유 스위치 TFT(SST2)는 턴 온 됨으로써 노드 B에 기준전압(Vref)을 공급한다. 제2 공유 스위치 TFT(SST2)의 게이트전극은 초기화라인(1531)에, 드레인전극은 기준전압(Vref)의 입력단에, 소스전극은 노드 B에 각각 접속된다.The second sharing switch TFT (SST2) switches the current path between the input terminal of the reference voltage (Vref) and the node B in response to the initialization signal INIT. The second shared switch TFT (SST2) is turned on to supply the reference voltage (Vref) to the node B. The gate electrode of the second shared switch TFT (SST2) is connected to the initialization line 1531, the drain electrode is connected to the input terminal of the reference voltage (Vref), and the source electrode is connected to the node B.

제1 보상 커패시터(Cgss1)는 노드 B와 노드 C 사이에 접속된다. 제1 보상 커패시터(Cgss1)는 제1 구동 TFT(DT1)의 문턱전압 검출시 소스팔로워 방식을 가능케 하며, 문턱전압에 대한 보상 능력 향상에 기여한다.The first compensation capacitor Cgss1 is connected between the node B and the node C. The first compensation capacitor Cgss1 enables the source follower scheme when detecting the threshold voltage of the first driver TFT DT1 and contributes to improvement of the compensation ability against the threshold voltage.

제1 스토리지 커패시터(Cst1)는 노드 A1과 노드 B 사이에 접속된다. 제1 스토리지 커패시터(Cst1)는 노드 A1에 입력된 데이터전압(Vdata)을 저장한 후 노드 B에 전달하는 역할을 한다. The first storage capacitor Cst1 is connected between node A1 and node B. The first storage capacitor Cst1 stores the data voltage Vdata input to the node A1 and then transmits the data voltage Vdata to the node B.

다음으로, 제1 공유 스위치 TFT(SST1)와 제2 공유 스위치 TFT(SST2)를 포함한 제2 화소(P2)의 구체적인 접속 구조를 살펴보면 다음과 같다. Next, a specific connection structure of the second pixel P2 including the first shared switch TFT (SST1) and the second shared switch TFT (SST2) will be described.

제2 화소(P2)는 제2 유기발광다이오드(OLED2), 제2 구동 TFT(DT2), 제3 및 제4 스위치 TFT(ST3,ST4), 제1 및 제2 공유 스위치 TFT(SST1,SST2), 제2 보상 커패시터(Cgss2)와 제2 스토리지 커패시터(Cst2)를 구비한다. The second pixel P2 includes the second organic light emitting diode OLED2, the second driving TFT DT2, the third and fourth switch TFTs ST3 and ST4, the first and second shared switch TFTs SST1 and SST2, A second compensation capacitor Cgss2, and a second storage capacitor Cst2.

제2 화소(P2)는 제2 유기발광다이오드(OLED2), 제2 구동 TFT(DT2), 제3 및 제4 스위치 TFT(ST3,ST4), 제1 및 제2 공유 스위치 TFT(SST1,SST2), 제2 보상 커패시터(Cgss2)와 제2 스토리지 커패시터(Cst2)를 구비한다. The second pixel P2 includes the second organic light emitting diode OLED2, the second driving TFT DT2, the third and fourth switch TFTs ST3 and ST4, the first and second shared switch TFTs SST1 and SST2, A second compensation capacitor Cgss2, and a second storage capacitor Cst2.

제2 유기발광다이오드(OLED2)는 제2 구동 TFT(DT2)로부터 공급되는 구동 전류에 의해 발광한다. 제2 유기발광다이오드(OLED2)의 애노드전극은 노드 C를 통해 제2 구동 TFT(DT2)의 소스전극에 접속되고, 제2 유기발광다이오드(OLED2)의 캐소드전극은 저전위 셀구동전압(EVSS)의 입력단에 접속된다. The second organic light emitting diode OLED2 emits light by the driving current supplied from the second driving TFT DT2. The anode electrode of the second organic light emitting diode OLED2 is connected to the source electrode of the second driving TFT DT2 through the node C and the cathode electrode of the second organic light emitting diode OLED2 is connected to the low potential cell driving voltage EVSS, Respectively.

제2 구동 TFT(DT2)는 자신의 게이트-소스 간 전압으로 제2 유기발광다이오드(OLED2)에 인가되는 구동전류를 제어한다. 제2 구동 TFT(DT2)의 게이트전극은 노드 B에, 드레인전극은 고전위 셀구동전압(EVDD) 입력단에, 소스전극은 노드 C에 각각 접속된다.The second driving TFT DT2 controls the driving current applied to the second organic light emitting diode OLED2 with its gate-source voltage. The gate electrode of the second driving TFT DT2 is connected to the node B, the drain electrode is connected to the high potential cell driving voltage (EVDD) input terminal, and the source electrode is connected to the node C, respectively.

제3 스위치 TFT(ST3)는 발광제어신호(EM1)에 응답하여 노드 A2와 노드 B 사이의 전류 패스를 스위칭한다. 제3 스위치 TFT(ST3)는 턴 온 됨으로써 노드 A2에 저장된 데이터전압(Vdata)을 노드 B에 전달한다. 제3 스위치 TFT(ST3)의 게이트전극은 에미션라인(1521)에, 드레인전극은 노드 A2에, 소스전극은 노드 B에 각각 접속된다.The third switch TFT (ST3) switches the current path between the node A2 and the node B in response to the emission control signal EM1. The third switch TFT (ST3) turns on and transfers the data voltage (Vdata) stored in the node A2 to the node B. The gate electrode of the third switch TFT (ST3) is connected to the emission line 1521, the drain electrode to the node A2, and the source electrode to the node B, respectively.

제4 스위치 TFT(ST4)는 제2 스캔신호(SCAN2)에 응답하여 데이터라인(14)과 노드 A2 사이의 전류 패스를 스위칭한다. 제4 스위치 TFT(ST4)는 턴 온 됨으로써 노드 A2에 데이터전압(Vdata)을 공급한다. 제4 스위치 TFT(ST4)의 게이트전극은 제2 스캔라인(1512)에, 드레인전극은 데이터라인(14)에, 소스전극은 노드 A2에 각각 접속된다.The fourth switch TFT (ST4) switches the current path between the data line (14) and the node A2 in response to the second scan signal (SCAN2). The fourth switch TFT (ST4) turns on and supplies the data voltage (Vdata) to the node A2. The gate electrode of the fourth switch TFT (ST4) is connected to the second scan line 1512, the drain electrode thereof is connected to the data line 14, and the source electrode thereof is connected to the node A2.

제1 및 제2 공유 스위치 TFT(SST1,SST2)의 접속 구성은 위에서 설명한 것과 같다.The connection configuration of the first and second shared switch TFTs (SST1 and SST2) is the same as described above.

제2 보상 커패시터(Cgss2)는 노드 B와 노드 C 사이에 접속된다. 제2 보상 커패시터(Cgss2)는 제2 구동 TFT(DT2)의 문턱전압 검출시 소스팔로워 방식을 가능케 하며, 문턱전압에 대한 보상 능력 향상에 기여한다.A second compensation capacitor Cgss2 is connected between node B and node C. The second compensation capacitor Cgss2 enables the source follower scheme when detecting the threshold voltage of the second driver TFT DT2 and contributes to improvement of the compensation ability against the threshold voltage.

제2 스토리지 커패시터(Cst2)는 노드 A2과 노드 B 사이에 접속된다. 제2 스토리지 커패시터(Cst2)는 노드 A2에 입력된 데이터전압(Vdata)을 저장한 후 노드 B에 전달하는 역할을 한다.And the second storage capacitor Cst2 is connected between the node A2 and the node B. The second storage capacitor Cst2 stores the data voltage Vdata input to the node A2 and transmits the data voltage Vdata to the node B.

도 7을 참조하여, 제1 화소(P1)와 제2 화소(P2)의 동작을 설명하면 다음과 같다.Referring to FIG. 7, the operation of the first pixel P1 and the second pixel P2 will be described below.

도 7을 참조하면, 본 발명에 따른 화소 구동은, 한 프레임기간을 노드 A1,A2,B,C를 특정 전압으로 초기화하는 초기화기간(Ti), 제1 구동 TFT(DT1)와 제2 구동 TFT(DT2)의 문턱전압을 검출 및 저장하는 센싱기간(Ts), 노드 A1,A2에 데이터전압(Vdata)을 인가하는 프로그래밍기간(Tp), 문턱전압과 데이터전압(Vdata)을 이용하여 제1 및 제2 유기발광다이오드(OLED1,OLED2)에 인가되는 구동 전류를 문턱전압과 무관하게 보상하는 발광기간(Te)으로 나눈다. 발광기간(Te)은 제1 및 제2 발광기간(Te1,Te2)으로 세분화된다. 7, the pixel driving according to the present invention includes an initialization period (Ti) for initializing one frame period to a specific voltage of the nodes A1, A2, B, and C, a second driving TFT A programming period Tp for applying a data voltage Vdata to the nodes A1 and A2, a programming period Tp for applying a threshold voltage and a data voltage Vdata, And a light emission period Te for compensating the driving current applied to the second organic light emitting diodes OLED1 and OLED2 regardless of the threshold voltage. The light emitting period Te is subdivided into the first and second light emitting periods Te1 and Te2.

이하에서는, 제1 화소(P1)의 동작을 설명한다. 제2 화소(P2)의 동작은 제1 화소(P1)와 유사하므로 그에 대한 상세한 설명은 생략한다.Hereinafter, the operation of the first pixel P1 will be described. Since the operation of the second pixel P2 is similar to that of the first pixel P1, a detailed description thereof will be omitted.

초기화기간(Ti)에서 제1 공유 스위치 TFT(SST1)는 온 레벨의 초기화신호(INIT1)에 응답하여 턴 온 됨으로써 초기화전압(Vinit)을 노드 C에 공급하고, 제2 공유 스위치 TFT(SST2)는 온 레벨의 초기화신호(INIT1)에 응답하여 턴 온 됨으로써 기준전압(Vref)을 노드 B에 공급한다. 그리고, 제1 스위치 TFT(ST1)는 온 레벨의 발광제어신호(EM1)에 응답하여 턴 온 됨으로써 기준전압(Vref)을 노드 A1에 공급한다. 제2 스위치 TFT(ST2)는 오프 레벨의 제1 스캔신호(SCAN1)에 응답하여 턴 오프 된다. 제1 구동 TFT(DT1)를 도통시키기 위해 기준전압(Vref)은 초기화전압(Vinit)에 비해 높게 설정된다. 또한, 초기화전압(Vinit)은 발광기간(Te)을 제외한 나머지 기간들(Ti,Ts,Tp)에서 제1 발광다이오드(OLED1)의 발광이 방지되도록 적절히 낮은 값으로 설정된다. 예컨대, 고전위 셀구동전압(EVDD)가 20V, 저전위 셀구동전압(EVSS)가 0V로 설정되는 경우, 기준전압(Vref) 및 초기화전압(Vinit)은 각각 -2.2V 및 -7V로 설정될 수 있다. In the initialization period Ti, the first shared switch TFT SST1 is turned on in response to the on-level initialization signal INIT1, thereby supplying the initialization voltage Vinit to the node C, and the second shared switch TFT SST2 The reference voltage Vref is supplied to the node B by being turned on in response to the on-level initialization signal INIT1. Then, the first switch TFT (ST1) is turned on in response to the emission control signal EM1 of the on level, thereby supplying the reference voltage Vref to the node A1. And the second switch TFT (ST2) is turned off in response to the off-level first scan signal (SCAN1). The reference voltage Vref is set to be higher than the initialization voltage Vinit in order to conduct the first driving TFT DT1. The initialization voltage Vinit is set to a low value so as to prevent light emission of the first light emitting diode OLED1 in the remaining periods Ti, Ts and Tp except for the light emission period Te. For example, when the high potential cell drive voltage EVDD is set to 20V and the low potential cell drive voltage EVSS is set to 0V, the reference voltage Vref and the initialization voltage Vinit are set to -2.2V and -7V, respectively .

초기화기간(Ti)에서, 노드 A1 및 B는 기준전압(Vref)으로 충전되고, 노드 C는 초기화전압(Vinit)으로 충전된다. 초기화기간(Ti)에서, 제1 구동 TFT(DT1)의 게이트-소스 간 전압은 제1 구동 TFT(DT1)의 문턱전압보다 크다. 따라서, 제1 구동 TFT(DT1)가 턴 온 되며, 제1 구동 TFT(DT1)에 흐르는 전류는 적당한 초기화값을 갖는다.In the initialization period Ti, the nodes A1 and B are charged with the reference voltage Vref, and the node C is charged with the initializing voltage Vinit. In the setup period Ti, the gate-source voltage of the first drive TFT DT1 is larger than the threshold voltage of the first drive TFT DT1. Therefore, the first driving TFT DT1 is turned on, and the current flowing in the first driving TFT DT1 has an appropriate initialization value.

센싱기간(Ts)에서 제1 스위치 TFT(ST1)는 오프 레벨의 발광제어신호(EM1)에 의해, 제2 및 제3 스위치 TFT(ST2,ST3)는 오프 레벨의 초기화신호(INIT1)에 의해, 제2 스위치 TFT(ST2)는 오프 레벨의 제1 스캔신호(SCAN1)에 의해 각각 턴 오프 된다.The first switch TFT ST1 is turned off by the light emission control signal EM1 in the sensing period Ts and the second and third switch TFTs ST2 and ST3 are turned off by the initialization signal INIT1 of the off level, And the second switch TFT (ST2) is turned off by the first scan signal SCAN1 of the off level.

센싱기간(Ts)에서, 초기화전압(Vinit)의 공급이 중단되면서 노드 C의 전압은 상승되며, 그 결과 제1 구동 TFT(DT1)에 흐르는 전류는 서서히 감소한다. 제1 구동 TFT(DT1)의 게이트-소스간 전압이 제1 구동 TFT(DT1)의 문턱전압까지 도달하면 제1 구동 TFT(DT1)가 턴 오프되며, 이때 제1 구동 TFT(DT1)의 문턱전압이 소스팔로워 방식으로 검출되어 노드 C의 전위에 반영된다. 본 발명은 소스팔로워 방식에 따라 n타입 TFT와 p타입 TFT에 상관없이 양의 값뿐만 아니라 음의 값을 갖는 제1 구동 TFT(DT1)의 문턱전압까지 검출이 가능해진다. 노드 C의 전위는 초기화전압(Vinit)에서 "(Vref-Vth1)+α"(이하, "중간 소스전압"이라 함)까지 상승한다. 여기서, 'Vth1'은 제1 구동 TFT(DT1)의 문턱전압을 지시한다. 이 센싱기간(Ts)에서, 노드 B는 플로팅된다. 이 경우 노드 C의 전위가 "중간 소스전압"으로 상승될 때, 커패시터 커플링 효과에 의해 노드 B의 전위도 "Vref+α"(이하, "중간 게이트전압"이라 함)로 상승된다. "중간 소스전압" 및 "중간 게이트전압"에 포함된 "α"는 증폭 보상 인자로서 제1 구동 TFT(DT1)의 문턱전압이 클수록 증가한다. "α" 및 커패시터 커플링으로 노드 B,C의 전위를 추가적으로 동반 상승시키는 것은, 이후 발광기간(Te)에서 제1 구동 TFT(DT1)의 문턱전압 보상의 정확도를 향상시키는 데 중요한 역할을 한다. 제1 구동 TFT(DT1)의 문턱전압의 보상 능력을 좌우하는 "α"는 킥백 전압으로 인한 문턱전압 보상 왜곡을 고려하여 설정되는 설계값으로, 제1 구동 TFT(DT1)의 기생 커패시터와 제1 보상 커패시터(Cgss1)에 의해 그 크기가 조절될 수 있다. "α"의 크기를 적절히 조절하면 제1 구동 TFT(DT1)의 기생 커패시턴스가 크더라도 그에 영향받지 않고 제1 구동 TFT(DT1)의 문턱전압을 효과적으로 보상할 수 있게 된다. 센싱기간(Ts)에서 검출된 제1 구동 TFT(DT1)의 문턱전압은 제1 보상 커패시터(Cgss1)에 의해 노드 C에 저장 및 유지된다. 노드 C에 저장 및 유지되는 제1 구동 TFT(DT1)의 문턱전압은 양의 전압 값 또는 음의 전압 값을 가질 수 있다.In the sensing period Ts, the supply of the initialization voltage Vinit is stopped, and the voltage of the node C rises. As a result, the current flowing in the first drive TFT DT1 gradually decreases. When the gate-source voltage of the first driving TFT DT1 reaches the threshold voltage of the first driving TFT DT1, the first driving TFT DT1 is turned off, and the threshold voltage of the first driving TFT DT1 Is detected in the source follower manner and reflected to the potential of the node C. The present invention can detect up to the threshold voltage of the first driving TFT DT1 having a positive value as well as a positive value irrespective of the n type TFT and the p type TFT according to the source follower method. The potential of the node C rises from the initializing voltage Vinit to "(Vref-Vth1) + alpha" (hereinafter referred to as "intermediate source voltage"). Here, 'Vth1' indicates the threshold voltage of the first driving TFT DT1. In this sensing period Ts, the node B is floated. In this case, when the potential of the node C is raised to the "intermediate source voltage ", the potential of the node B is also raised to" Vref + alpha "(hereinafter referred to as" intermediate gate voltage ") by the capacitor coupling effect. Quot; included in the "intermediate source voltage" and the "intermediate gate voltage" increases as the threshold voltage of the first driving TFT DT1 increases as an amplification compensation factor. The additionally increasing the potentials of the nodes B and C with "? " and the capacitor coupling plays an important role in improving the accuracy of the threshold voltage compensation of the first driving TFT DT1 in the light emission period Te thereafter. Is a design value that is set in consideration of the threshold voltage compensation distortion due to the kickback voltage and is a value that is determined by the parasitic capacitor of the first driving TFT DT1 and the first parasitic capacitor of the first driving TFT DT1. Its size can be adjusted by the compensation capacitor Cgss1. the threshold voltage of the first driving TFT DT1 can be effectively compensated for even if the parasitic capacitance of the first driving TFT DT1 is large by appropriately adjusting the size of "? ". The threshold voltage of the first driving TFT DT1 detected in the sensing period Ts is stored and held at the node C by the first compensation capacitor Cgss1. The threshold voltage of the first driving TFT DT1 stored and held at the node C may have a positive voltage value or a negative voltage value.

프로그래밍기간(Tp)에서 제2 스위치 TFT(ST2)는 온 레벨의 제1 스캔신호(SCAN1)에 의해 턴 온 됨으로써, 'D1'레벨의 데이터전압(Vdata)을 노드 A1에 공급한다. 제1 스위치 TFT(ST1)는 오프 레벨의 발광제어신호(EM1)에 의해, 제1 및 제2 공유 스위치 TFT(SST1,SST2)는 오프 레벨의 초기화신호(INIT1)에 의해, 각각 턴 오프 된다. 프로그래밍기간(Tp)에서, 노드 B 및 C는 TFT 또는 커패시터에 의해 노드 A1과 분리되어 있으므로 센싱기간(Ts)에서의 전위를 거의 그대로 유지한다.(커패시터 커플링 효과에 의해 약간 변하지만 거의 무시할 수 있는 수준이다.)In the programming period Tp, the second switch TFT ST2 is turned on by the ON level first scan signal SCAN1, thereby supplying the data voltage Vdata of the 'D1' level to the node A1. The first switch TFT ST1 is turned off by the off-level initialization signal INIT1 by the emission control signal EM1 of the off level, and the first and second common switch TFTs SST1 and SST2 are turned off by the initialization signal INIT1 of the off level. In the programming period Tp, since the nodes B and C are separated from the node A1 by the TFT or the capacitor, the potential in the sensing period Ts is kept almost unchanged. (The capacitance is slightly changed by the capacitor coupling effect, Level.

제1 발광기간(Te1)에서 제1 스위치 TFT(ST1)는 온 레벨의 발광제어신호(EM1)에 의해 턴 온 됨으로써, 노드 A1에 충전된 데이터전압(Vdata,D1)을 노드 B에 전달한다. 제1 및 제2 공유 스위치 TFT(SST1,SST2)는 오프 레벨의 초기화신호(INIT1)에 의해, 제2 스위치 TFT(ST2)는 오프 레벨의 제1 스캔신호(SCAN1)에 의해, 각각 턴 오프 된다. In the first light emitting period Te1, the first switch TFT ST1 is turned on by the light emission control signal EM1 of the on level, thereby transferring the data voltage (Vdata, D1) charged to the node A1 to the node B. The first and second shared switch TFTs SST1 and SST2 are turned off by the initialization signal INIT1 of the off level and the second switch TFT ST2 is turned off by the first scan signal SCAN1 of the off level .

제1 발광기간(Te1)에서 노드 B에 전달되는 데이터전압(Vdata,D1)에 의해 제1 구동 TFT(DT1)는 턴 온 된다. 제1 구동 TFT(DT1)에 흐르는 전류는 노드 C의 전위를 제1 발광다이오드(OLED1)를 도통시킬 수 있는 레벨까지 증가시키고, 그 결과 제1 발광다이오드(OLED1)가 턴 온 된다. 제1 발광다이오드(OLED1)가 턴 온 될 때, 제1 발광다이오드(OLED1)와 제1 구동 TFT(DT1)에는 동일한 제1 구동전류가 흐른다. 제1 발광다이오드(OLED1)에 제1 구동전류가 흐를때, 노드 C의 전위는 1차 최종 소스전압으로 부스팅되고, 노드 A1 및 B의 전위는 모두 1차 최종 게이트전압으로 부스팅된다. 1차 최종 게이트전압에서, 제1 구동 TFT(DT1)의 문턱전압에 곱해지는 "a"는 제1 구동 TFT(DT1)의 기생 커패시터에 영향받는 상수로, 이상적으로 "1"이 되어야 하지만 실제로는 기생 커패시터로 인하여 "1 미만"이 된다. 이 경우, 제1 구동전류의 수식에서, β/2 (Vgs-Vth)2 =β/2 (a*Vth+b*Vdata+C-Vth)2 와 같이 제1 구동 TFT(DT1)의 문턱전압 인자가 완전히 소거가 되지 않아 문턱전압 보상 능력이 떨어진다. 완벽히 문턱전압을 보상하기 위해서는 제1 구동 TFT(DT1)의 문턱전압에 곱해지는 "a"를 1이 되게 하여야 한다. 본 발명은 "중간 소스전압" 및 "중간 게이트전압"에 포함된 증폭 보상 인자("α")를 적절히 선택하여 제1 구동 TFT(DT1)의 문턱전압에 곱해지는 "a"를 1로 만든다. 이를 통해 본 발명은 문턱전압 보상 능력을 향상시킨다. 상기 수식에서, "β"는 제1 구동 TFT(DT1)의 이동도, 기생 커패시턴스 및 채널 크기에 의해 결정되는 상수를, "Vgs"는 제1 구동 TFT(DT1)의 게이트-소스 간 전압을, "b"는 제1 보상 커패시터(Cgss1), 제1 스토리지 커패시터(Cst1) 및 제1 구동 TFT(DT1)의 기생 커패시터 등에 의한 분배 계수를, "C"는 1차 최종 소스전압 수식을 간략화하기 위한 상수를 각각 나타낸다.The first driving TFT DT1 is turned on by the data voltage Vdata, D1 transmitted to the node B in the first emission period Te1. The current flowing through the first driving TFT DT1 increases the potential of the node C to a level at which the first light emitting diode OLED1 can conduct, and as a result, the first light emitting diode OLED1 is turned on. When the first light emitting diode OLED1 is turned on, the same first drive current flows in the first light emitting diode OLED1 and the first drive TFT DT1. When the first driving current flows through the first light emitting diode OLED1, the potential of the node C is boosted to the primary final source voltage, and the potentials of the nodes A1 and B are all boosted to the primary final gate voltage. "A" multiplied by the threshold voltage of the first driving TFT DT1 at the primary final gate voltage should ideally be "1", which is a constant affected by the parasitic capacitor of the first driving TFT DT1, 1 "due to parasitic capacitors. In this case, the equation of the first drive current, β / 2 (Vgs-Vth ) 2 = β / 2 (a * Vth + b * Vdata + C-Vth) the first threshold voltage of the driving TFT (DT1), such as 2 The parameter is not completely erased and the threshold voltage compensation capability is degraded. In order to completely compensate the threshold voltage, "a" multiplied by the threshold voltage of the first driving TFT DT1 should be 1. The present invention appropriately selects the amplification compensation factor ("a") included in the "intermediate source voltage" and the "intermediate gate voltage" to make "a" multiplied by the threshold voltage of the first driving TFT DT1. Accordingly, the present invention improves the threshold voltage compensation capability. Is a constant determined by the mobility, parasitic capacitance and channel size of the first driving TFT DT1, "Vgs" is a gate-source voltage of the first driving TFT DT1, "b" designates the distribution coefficient by the parasitic capacitors of the first compensation capacitor Cgss1, the first storage capacitor Cst1 and the first drive TFT DT1, and "C" represents the distribution coefficient by the parasitic capacitors of the first drive TFT DT1, Respectively.

제2 발광기간(Te2)에서, 제1 스위치 TFT(ST1)는 오프 레벨의 발광제어신호(EM1)에 의해, 제1 및 제2 공유 스위치 TFT(SST1,SST2)는 오프 레벨의 초기화신호(INIT1)에 의해, 제2 스위치 TFT(ST2)는 오프 레벨의 제1 스캔신호(SCAN1)에 의해 각각 턴 오프 된다.In the second light emission period Te2, the first switch TFT ST1 is turned off by the emission control signal EM1 of the off level, and the first and second common switch TFTs SST1 and SST2 are turned off by the initialization signal INIT1 ), The second switch TFT (ST2) is turned off by the first scan signal SCAN1 of the off level.

제2 발광기간(Te2)은 발광제어신호(EM1)가 인가되는 제1 스위치 TFT(ST1)의 열화 방지를 위해 요구되는 기간이다. 이를 위해, 발광제어신호(EM1)는 기존과 달리 제2 발광기간(Te2)에서 오프 레벨로 유지된다. 제2 발광기간(Te2)에서 오프 레벨로 유지되기 때문에, 발광제어신호(EM1)는 초기화기간(Ti)에 대응되는 제1 펄스(P1)와, 제1 발광기간(Te1) 대응되는 제2 펄스(P2)를 가지게 된다. 한 프레임에서 제2 발광기간(Te2)이 차지하는 비율은 나머지 기간들(Ti,Ts,Tp,Te1)이 차지하는 비율에 비해 훨씬 크다. 제1 스위치 TFT(ST1)는 제2 발광기간(Te2)에서 턴 오프 상태로 유지되기 때문에 게이트 바이어스 스트레스로 인한 열화로부터 자유로워진다. The second emission period Te2 is a period required for prevention of deterioration of the first switch TFT ST1 to which the emission control signal EM1 is applied. To this end, the emission control signal EM1 is maintained at an off level in the second emission period Te2 unlike the conventional one. The emission control signal EM1 is maintained at the OFF level in the second emission period Te2 so that the first pulse P1 corresponding to the initialization period Ti and the second pulse P1 corresponding to the first emission period Te1, (P2). The ratio of the second emission period Te2 in one frame is much larger than the ratio of the remaining periods Ti, Ts, Tp and Te1. Since the first switch TFT (ST1) is maintained in the turn-off state in the second emission period (Te2), it is free from deterioration due to gate bias stress.

제2 발광기간(Te2)에서 제1 스위치 TFT(ST1)가 턴 오프 되면, 킥백 전압의 영향으로 노드 B 및 C(물론, 노드 A1도 변함)의 전위는 각각 2차 최종 게이트전압 및 2차 최종 소스전압으로 떨어진다. 이때, 제1 구동 TFT(DT1)의 보상은 제1 발광기간(Te1)에서와 동일하게 유지되며 제1 발광다이오드(OLED1)에는 제1 구동전류보다 낮은 제2 구동전류가 흐른다. 화소의 계조는 제1 및 제2 구동전류의 적분치에 의해 결정된다.When the first switch TFT (ST1) is turned off in the second light emitting period (Te2), the potentials of the nodes B and C (as well as the node A1 also changes) due to the kickback voltage are respectively the second final gate voltage and the second final Source voltage. At this time, the compensation of the first driving TFT DT1 is maintained in the same manner as in the first light emitting period Te1, and a second driving current lower than the first driving current flows in the first light emitting diode OLED1. The gradation of the pixel is determined by the integral value of the first and second driving currents.

상술한 바와 같이, 본 발명에 따른 유기발광 표시장치는 수직으로 이웃한 2개의 화소들이 에미션라인과 초기화라인을 서로 공유하도록 함으로써, 발광 면적을 높임과 아울러 게이트 구동회로의 출력 채널수를 줄일 수 있다. 아울러, 본 발명은 기준전압과 초기화전압을 각각 공급하기 위한 스위치 TFT들을 수직으로 이웃한 2개의 화소들에 공유시킴으로써 발광 면적을 극대화할 수 있다. As described above, in the organic light emitting display according to the present invention, two adjacent vertically adjacent pixels share the emission line and the initialization line, thereby increasing the light emitting area and reducing the number of output channels of the gate driving circuit have. In addition, the present invention can maximize the light emitting area by sharing the switch TFTs for supplying the reference voltage and the initialization voltage to two vertically adjacent pixels.

나아가, 본 발명은 구동 TFT의 문턱전압을 보상함에 있어 소스팔로워 방식을 채용하여 n 타입 또는 p 타입의 종류에 상관없이 양의 값을 갖는 문턱전압뿐만 아니라 음의 값을 갖는 문턱전압까지 검출할 수 있다. In addition, the present invention employs a source follower scheme to compensate the threshold voltage of the driving TFT so as to detect not only a threshold voltage having a positive value but also a threshold voltage having a negative value irrespective of the type of the n type or the p type have.

더 나아가, 본 발명은 문턱전압 센싱시 구동 TFT의 게이트를 플로팅(floating) 시키고, 구동 TFT의 게이트-소스 사이에 접속된 보상 커패시터와 구동 TFT의 기생 커패시터를 이용하여 문턱전압 보상 능력을 향상시킨다. 본 발명은 기생 커패시터로 인한 문턱전압 왜곡을 고려하여 문턱전압 검출시 구동 TFT의 게이트 및 소스 전압을 추가적으로 증폭시킴으로써 문턱전압 보상의 정확도를 높일 수 있다. Further, the present invention increases the threshold voltage compensation capability by floating the gate of the driving TFT at the threshold voltage sensing, and using the compensation capacitor connected between the gate and the source of the driving TFT and the parasitic capacitor of the driving TFT. The present invention can increase the accuracy of threshold voltage compensation by additionally amplifying the gate and source voltages of the driving TFT in threshold voltage detection in consideration of the threshold voltage distortion due to the parasitic capacitor.

더 나아가, 본 발명은 화소에 인가되는 게이트신호들(특히, 발광제어신호)의 온 듀티를 최소화함으로써, 게이트신호에 따라 스위칭되는 스위치 TFT의 열화를 최소화할 수 있다. 본 발명은 게이트 바이어스 스트레스로 인한 열화를 최소화하여 스위치 TFT의 신뢰성을 제고할 수 있다.Furthermore, the present invention minimizes the on-duty of the gate signals (in particular, the light emission control signal) applied to the pixel, thereby minimizing deterioration of the switch TFT switched according to the gate signal. The present invention minimizes deterioration due to gate bias stress, thereby enhancing the reliability of the switch TFT.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10 : 표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
14 : 데이터라인 15 : 게이트라인부10: Display panel 11: Timing controller
12: data driving circuit 13: gate driving circuit
14: Data line 15: Gate line part

Claims (8)

제1 구동 TFT와 상기 제1 구동 TFT에 의해 발광량이 제어되는 제1 유기발광다이오드를 포함하며, 제1 스캔라인을 통해 제1 스캔신호를 공급받는 제1 화소; 및
제2 구동 TFT와 상기 제2 구동 TFT에 의해 발광량이 제어되는 제2 유기발광다이오드를 포함하며, 상기 제1 스캔라인에 수직으로 이웃한 제2 스캔라인을 통해 상기 제1 스캔신호에 비해 늦은 제2 스캔신호를 공급받는 제2 화소를 구비하고;
상기 제1 화소와 상기 제2 화소는, 발광제어신호가 공급되는 에미션라인과 초기화신호가 공급되는 초기화라인을 공유함과 아울러, 초기화전압을 공급하기 위한 제1 공유 스위치 TFT와 기준전압을 공급하기 위한 제2 공유 스위치 TFT를 공유하고;
상기 제1 구동 TFT의 소스전극과 상기 제2 구동 TFT의 소스전극은 동일한 노드 C에 접속되고, 상기 초기화신호에 따라 스위칭되는 상기 제1 공유 스위치 TFT에 의해 상기 초기화전압을 동시에 인가받으며;
상기 제1 구동 TFT의 게이트전극과 상기 제2 구동 TFT의 게이트전극은 동일한 노드 B에 접속되고, 상기 초기화신호에 따라 스위칭되는 상기 제2 공유 스위치 TFT에 의해 상기 기준전압을 동시에 인가받는 것을 특징으로 하는 유기발광 표시장치.A first pixel including a first driving TFT and a first organic light emitting diode whose emission amount is controlled by the first driving TFT, the first pixel receiving a first scan signal through a first scan line; And
And a second organic light emitting diode having a second driving TFT and a second organic light emitting diode whose emission amount is controlled by the second driving TFT, A second pixel supplied with two scan signals;
Wherein the first pixel and the second pixel share an emission line to which an emission control signal is supplied and an initialization line to which an initialization signal is supplied and share a first shared switch TFT for supplying an initialization voltage, Sharing a second shared switch TFT for making the first shared switch TFT;
The source electrode of the first driving TFT and the source electrode of the second driving TFT are connected to the same node C and are simultaneously supplied with the initializing voltage by the first sharing switch TFT switched in accordance with the initialization signal;
The gate electrode of the first driving TFT and the gate electrode of the second driving TFT are connected to the same node B and the reference voltage is simultaneously applied by the second sharing switch TFT switched in accordance with the initialization signal To the organic light emitting display device. 제 1 항에 있어서,
상기 제1 화소는,
상기 발광제어신호에 응답하여 노드 A1과 상기 노드 B 사이의 전류 패스를 스위칭하는 제1 스위치 TFT;
상기 제1 스캔신호에 응답하여 데이터라인과 상기 노드 A1 사이의 전류 패스를 스위칭하는 제2 스위치 TFT;
상기 노드 B와 상기 노드 C 사이에 접속된 제1 보상 커패시터; 및
상기 노드 A1과 상기 노드 C 사이에 접속된 제1 스토리지 커패시터를 더 구비하는 것을 특징으로 하는 유기발광 표시장치.The method according to claim 1,
Wherein the first pixel comprises:
A first switch TFT for switching a current path between the node A1 and the node B in response to the light emission control signal;
A second switch TFT for switching a current path between the data line and the node A1 in response to the first scan signal;
A first compensation capacitor connected between the node B and the node C; And
Further comprising a first storage capacitor connected between the node (A1) and the node (C). 제 2 항에 있어서,
상기 제2 화소는,
상기 발광제어신호에 응답하여 노드 A2와 상기 노드 B 사이의 전류 패스를 스위칭하는 제3 스위치 TFT;
상기 제2 스캔신호에 응답하여 데이터라인과 상기 노드 A2 사이의 전류 패스를 스위칭하는 제4 스위치 TFT;
상기 노드 B와 상기 노드 C 사이에 접속된 제2 보상 커패시터; 및
상기 노드 A2와 상기 노드 C 사이에 접속된 제2 스토리지 커패시터를 더 구비하는 것을 특징으로 하는 유기발광 표시장치.3. The method of claim 2,
Wherein the second pixel comprises:
A third switch TFT for switching a current path between the node A 2 and the node B in response to the light emission control signal;
A fourth switch TFT for switching a current path between the data line and the node A2 in response to the second scan signal;
A second compensation capacitor connected between the node B and the node C; And
And a second storage capacitor connected between the node (A2) and the node (C). 제 3 항에 있어서,
한 프레임기간은, 상기 노드 A1, A2, B, C를 초기화하는 초기화기간, 상기 제1 및 제2 구동 TFT의 문턱전압을 검출 및 저장하는 센싱기간, 상기 노드 A1, A2에 데이터전압을 인가하는 프로그래밍기간, 및 상기 문턱전압과 데이터전압을 이용하여 상기 제1 및 제2 유기발광다이오드에 인가되는 각 구동 전류를 상기 문턱전압과 무관하게 보상하는 발광기간으로 나뉘어지고;
상기 센싱기간에서, 상기 노드 B는 플로팅되는 것을 특징으로 하는 유기발광 표시장치.The method of claim 3,
One frame period includes an initializing period for initializing the nodes A1, A2, B and C, a sensing period for detecting and storing a threshold voltage of the first and second driving TFTs, A programming period and a light emission period for compensating each driving current applied to the first and second organic light emitting diodes using the threshold voltage and the data voltage independently of the threshold voltage;
And in the sensing period, the node B is floated. 제 4 항에 있어서,
상기 센싱기간에서,
상기 노드 C의 전위는 상기 기준전압에서 상기 문턱전압을 뺀 값과 상기 문턱전압의 왜곡 방지를 위한 증폭 보상 인자를 더한 중간 소스전압으로 상승되고, 상기 노드 B의 전위는 상기 기준전압과 상기 증폭 보상 인자를 더한 중간 게이트전압으로 상승되는 것을 특징으로 하는 유기발광 표시장치.5. The method of claim 4,
In the sensing period,
The potential of the node C is raised to an intermediate source voltage obtained by adding the amplification compensation factor for preventing the distortion of the threshold voltage from subtracting the threshold voltage from the reference voltage, And the gate voltage is raised to an intermediate gate voltage obtained by adding a factor. 제 5 항에 있어서,
상기 증폭 보상 인자는 상기 보상 커패시터와 상기 구동 TFT의 기생 커패시터에 의해 그 크기가 조절되는 것을 특징으로 하는 유기발광 표시장치.6. The method of claim 5,
Wherein the amplification compensation factor is adjusted by the compensation capacitor and the parasitic capacitor of the driving TFT. 제 4 항에 있어서,
상기 발광제어신호는, 상기 초기화기간에 대응하여 온 레벨을 갖는 제1 펄스와, 상기 발광기간에 부분적으로 대응하여 온 레벨을 갖는 제2 펄스를 포함하는 것을 특징으로 하는 유기발광 표시장치. 5. The method of claim 4,
Wherein the light emission control signal includes a first pulse having an on level corresponding to the initialization period and a second pulse having an on level corresponding in part to the light emission period. 제 4 항에 있어서,
상기 발광기간은, 상기 제1 및 제2 유기발광다이오드에 제1 구동전류가 인가되는 제1 발광기간과, 상기 제1 및 제2 유기발광다이오드에 상기 제1 구동전류보다 낮은 제2 구동전류가 인가되며 상기 제1 발광기간보다 긴 제2 발광기간을 포함하며,
상기 발광제어신호는, 상기 제2 발광기간에서 오프 레벨로 유지되는 것을 특징으로 하는 유기발광 표시장치. 5. The method of claim 4,
Wherein the light emitting period includes a first light emitting period in which a first driving current is applied to the first and second organic light emitting diodes and a second light emitting period in which a second driving current is lower than the first driving current is applied to the first and second organic light emitting diodes And a second light emitting period longer than the first light emitting period,
And the emission control signal is maintained at an off level in the second emission period.
KR1020120145115A 2012-12-13 2012-12-13 Organic light emitting display device KR101973752B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120145115A KR101973752B1 (en) 2012-12-13 2012-12-13 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120145115A KR101973752B1 (en) 2012-12-13 2012-12-13 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20140080652A true KR20140080652A (en) 2014-07-01
KR101973752B1 KR101973752B1 (en) 2019-04-30

Family

ID=51732110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120145115A KR101973752B1 (en) 2012-12-13 2012-12-13 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR101973752B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017959A (en) * 2014-08-07 2016-02-17 엘지디스플레이 주식회사 Organic light emitting display and method of driving the same
US10170044B2 (en) 2015-08-31 2019-01-01 Lg Display Co., Ltd. Organic light emitting display and method of driving the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102617949B1 (en) * 2016-12-30 2023-12-26 주식회사 디비하이텍 A circuit for sensing a threshold voltage and display device including the same
KR20210142033A (en) 2020-05-14 2021-11-24 삼성디스플레이 주식회사 Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080070381A (en) * 2007-01-26 2008-07-30 엘지디스플레이 주식회사 Oled display apparatus and drive method thereof
KR20100071391A (en) * 2008-12-19 2010-06-29 엘지디스플레이 주식회사 Organic light emitting diode display device and driving method thereof
KR20110066506A (en) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 Organic light emitting diode display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080070381A (en) * 2007-01-26 2008-07-30 엘지디스플레이 주식회사 Oled display apparatus and drive method thereof
KR20100071391A (en) * 2008-12-19 2010-06-29 엘지디스플레이 주식회사 Organic light emitting diode display device and driving method thereof
KR20110066506A (en) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 Organic light emitting diode display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160017959A (en) * 2014-08-07 2016-02-17 엘지디스플레이 주식회사 Organic light emitting display and method of driving the same
US10170044B2 (en) 2015-08-31 2019-01-01 Lg Display Co., Ltd. Organic light emitting display and method of driving the same

Also Published As

Publication number Publication date
KR101973752B1 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
US10692430B2 (en) Organic light emitting diode display with threshold voltage compensation
US10665174B2 (en) Organic light emitting diode display and compensation method of driving characteristics thereof
US10535300B2 (en) Organic light emitting diode (OLED) display and driving method thereof
EP2704131B1 (en) Organic light emitting display and driving method thereof
KR101577909B1 (en) Degradation Sensing Method of Organic Light Emitting Display
KR101374477B1 (en) Organic light emitting diode display device
KR101765778B1 (en) Organic Light Emitting Display Device
CN113066426B (en) Electroluminescent display device
KR102578715B1 (en) Organic light emitting diode display
KR20210085514A (en) Electroluminescence Display Device
US11195472B2 (en) Display device
KR20170122432A (en) Organic light emitting diode display device and driving method the same
KR102405106B1 (en) OLED driving current compensation circuit and Organic Light Emitting Display device comprising the same
KR102298851B1 (en) Organic Light Emitting Display
KR101973752B1 (en) Organic light emitting display device
KR102031683B1 (en) Organic Light Emitting Display
KR102328983B1 (en) Organic Light Emitting Display
KR20210058232A (en) Display device
KR102498497B1 (en) Organic Light Emitting Display
KR20180062523A (en) Organic Light Emitting Display
KR20180036449A (en) Organic Light Emitting Display
KR102519820B1 (en) Organic Light Emitting Display and Driving Method thereof
KR20210069948A (en) Pixel circuit and driving organic light emitting diode display device comprising the same
KR102326284B1 (en) Organic Light Emitting Display
US20230197003A1 (en) Electroluminescent Display Apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant