KR20140079422A - 컴퓨팅 디바이스들에 대한 동적 전력 최적화 - Google Patents

컴퓨팅 디바이스들에 대한 동적 전력 최적화 Download PDF

Info

Publication number
KR20140079422A
KR20140079422A KR1020147010505A KR20147010505A KR20140079422A KR 20140079422 A KR20140079422 A KR 20140079422A KR 1020147010505 A KR1020147010505 A KR 1020147010505A KR 20147010505 A KR20147010505 A KR 20147010505A KR 20140079422 A KR20140079422 A KR 20140079422A
Authority
KR
South Korea
Prior art keywords
object code
power
code
command
optimized
Prior art date
Application number
KR1020147010505A
Other languages
English (en)
Other versions
KR101483919B1 (ko
Inventor
크리스토퍼 에이 빅
그레고리 엠 라이트
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20140079422A publication Critical patent/KR20140079422A/ko
Application granted granted Critical
Publication of KR101483919B1 publication Critical patent/KR101483919B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Executing Special Programs (AREA)
  • Power Sources (AREA)

Abstract

다양한 양태들에서, 가상화 기술들은 실행 이전에 코드를 전력 최적화함으로써 애플리케이션들의 실행에 의해 소비되는 전력의 양을 감소시키는데 사용될 수도 있다. 기계 층에서 동작하는 동적 이진 번역기는 최적화로부터 이득을 얻을 수 있는 코드 세그먼트들을 식별하고, 전력 최적화된 오브젝트 코드를 생성하기 위해 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하기 위해 전력 소비 모델을 사용할 수도 있다. 실행 소프트웨어는 실행중인 코드의 전력 소비 특성들을 측정하기 위해 추가의 회로로 계측될 수도 있다. 전력 소비 모델들은 업데이트될 수도 있고, 오브젝트 코드는 이전에 실행된 코드의 측정된 전력 소비 특성들에 기초하여 재생성될 수도 있다. 일 양태에서, 전력 최적화는 컴퓨팅 디바이스가 배터리 충전기에 접속될 경우 달성될 수도 있다.

Description

컴퓨팅 디바이스들에 대한 동적 전력 최적화{DYNAMIC POWER OPTIMIZATION FOR COMPUTING DEVICES}
관련 출원들
본 출원은 2011 년 9 월 20 일자로 출원된 "Dynamic Power Optimization For Computing Devices" 라는 명칭의 미국 가출원 제 61/536,684 호의 이점을 청구하며, 그 전체 내용은 참조에 의해 본원에 통합된다.
셀룰러 및 무선 통신 기술들은 지난 몇 년에 걸쳐 폭발적인 성장을 보여왔다. 이러한 성장은 더 양호한 통신들, 하드웨어들, 더 큰 네트워크들 및 더 신뢰할만한 프로토콜들에 의해 촉발되었다. 무선 서비스 제공자들은 이제 그들의 고객들에게 계속해서 확대되는 특징들 및 서비스들의 어레이를 제공하고, 사용자들에게 정보, 리소스들 및 통신들에 대한 전례없는 레벨의 액세스를 제공할 수 있다. 이러한 서비스 향상들에 맞추기 위해, 모바일 전자 디바이스들 (예컨대, 셀룰러 폰들, 타블렛들, 랩탑들, 등등) 은 점점 더 강력해지고 있다. 모바일 디바이스 사용자들은 이제, 전력 소스에 대한 유선 접속 없이 모두 그들의 모바일 디바이스들에서 다수의 복잡하고 전력 집약적인 소프트웨어 애플리케이션들 및 서비스들을 루틴하게 실행한다. 결과적으로, 모바일 디바이스의 배터리 수명 및 전력 소비 특성들은 모바일 디바이스들의 고객들에게 더 중요한 고려사항들이 되고 있다.
증가된 배터리 수명은 사용자들이 더 긴 기간들 동안 무선 디바이스를 더 많이 처리하게 함으로써 사용자 경험을 최대화한다. 배터리 수명을 최대화하기 위해, 모바일 디바이스들은 통상적으로 동적 전압 및 주파수 스케일링 기술들을 사용하여 모바일 디바이스 전력 소비를 최적화하는 것을 시도한다. 이들 기술들은, 프로그래밍 가능한 디바이스 파이프라인들이 비-중요 애플리케이션들 또는 낮은 부하 조건들이 검출될 경우 더 낮은 전력 및/또는 더 낮은 성능 모드로 작동되게 한다. 예를 들면, 모바일 디바이스는 유휴일 경우 하나 이상의 프로세서들 및/또는 리소스들이 저 전력 상태로 배치하도록 구성될 수도 있다. 이러한 기술들은 전체 배터리 성능을 개선할 수도 있지만, 디바이스 프로세서들 및/또는 리소스들이 유휴 상태로 배치될 것을 요구하며, 디바이스 상에 실행중인 개별 애플리케이션들 또는 프로세스들의 전력 소비 특성들을 개선할 수 없다. 따라서, 기존의 기술들은 소프트웨어 애플리케이션들을 모바일 디바이스에서 더 적은 에너지를 소비하도록 조정하는 대신, 모바일 디바이스의 거동을 그 디바이스 상에 작동중인 소프트웨어 애플리케이션들에 맞게 조정하는 것을 시도한다. 다수의 현대 소프트웨어 애플리케이션들이 전력 집약적인 프로세싱을 요구하기 때문에, 프로세스들의 성능을 변경시키지 않고 디바이스 상에 실행중인 프로세스들의 전력 소비를 감소시키는 것은 사용자 경험을 상당히 향상시킬 것이다.
다양한 양태들은 컴퓨팅 디바이스 상의 실행 동안 전력 절약들을 위해 오브젝트 코드를 최적화하는 방법을 포함하며, 그 방법은, 시스템 소프트웨어에서 컴파일링된 이진 오브젝트 코드를 수신하는 단계, 전력 절약들을 위해 최적화될 수도 있는 코드 세그먼트들을 식별하기 위해 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하는 단계, 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 동적 이진 번역기에서 수행하는 단계, 및 컴퓨팅 디바이스의 프로세서상에서 전력 최적화된 오브젝트 코드를 실행하는 단계를 포함한다. 일 양태에서, 컴파일링된 이진 오브젝트 코드를 수신하는 시스템 소프트웨어는 시스템 가상 머신 또는 하이퍼바이저 중 하나이다. 일 양태에서, 컴파일링된 이진 오브젝트 코드를 수신하는 시스템 소프트웨어는 오퍼레이팅 시스템이다. 일 양태에서, 전력 최적화된 오브젝트 코드를 생성하기 위해 동적 이진 번역기에서 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 단계는, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처로 번역하는 단계를 포함한다. 일 양태에서, 제 1 명령 세트 아키텍처는 제 2 명령 세트 아키텍처와 동일하다. 일 양태에서, 전력 절약들을 위해 최적화될 수도 있는 코드 세그먼트들을 식별하기 위해 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하는 단계는, 식별된 오브젝트 코드 동작들과 동일한 결과들을 달성하는 대안적인 동작들이 존재하는지 여부를 결정하는 단계를 포함하고, 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 동적 이진 번역기에서 수행하는 단계는, 번역 동안, 식별된 오브젝트 코드 동작들을 대안적인 동작들로 대체하는 단계를 포함한다. 일 양태에서, 방법은 새로운 전력 소스로의 접속을 감지하는 단계를 더 포함한다. 일 양태에서, 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 동적 이진 번역기에서 수행하는 단계는, 새로운 전력 소스로의 접속이 감지될 경우 수행된다. 일 양태에서, 수신된 오브젝트 코드를 분석하는 단계는 전력 효율을 위해 최적화될 수 있는 오브젝트 코드의 세그먼트들을 식별하기 위해 전력 소비 모델을 사용하는 단계를 포함한다. 일 양태에서, 그 방법은 전력 최적화된 오브젝트 코드의 세그먼트들의 실행시 소비되는 전력의 양을 측정하는 단계, 소비된 전력의 측정된 양을 전력 소비 모델의 예측들과 비교하는 단계, 및 비교의 결과에 기초하여 전력 소비 모델을 변경하는 단계를 더 포함한다.
추가의 양태들은 컴퓨팅 디바이스 상의 실행 동안 전력 절약들을 위한 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스를 포함하며, 그 컴퓨팅 디바이스는, 시스템 소프트웨어에서 컴파일링된 이진 오브젝트 코드를 수신하는 수단, 전력 절약들을 위해 최적화될 수도 있는 코드 세그먼트들을 식별하기 위해 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하는 수단, 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 동적 이진 번역기에서 수행하는 수단, 및 컴퓨팅 디바이스의 프로세서상에서 전력 최적화된 오브젝트 코드를 실행하는 수단을 포함한다. 일 양태에서, 전력 최적화된 오브젝트 코드를 생성하기 위해 동적 이진 번역기에서 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 수단은, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처로 번역하는 수단을 포함한다. 일 양태에서, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처로 번역하는 수단은, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처와 동일한 명령 세트 아키텍처로 번역하는 수단을 포함한다. 일 양태에서, 전력 절약들을 위해 최적화될 수도 있는 코드 세그먼트들을 식별하기 위해 머신 계층에서 동작하는 동적 이진 번역기 프로세스에서 수신된 오브젝트 코드를 분석하는 수단은, 식별된 오브젝트 코드 동작들과 동일한 결과들을 달성하는 대안적인 동작들이 존재하는지 여부를 결정하는 수단을 포함한다. 일 양태에서, 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 동적 이진 번역기에서 수행하는 수단은, 번역 동안, 식별된 오브젝트 코드 동작들을 대안적인 동작들로 대체하는 수단을 포함한다. 일 양태에서, 컴퓨팅 디바이스는 새로운 전력 소스로의 접속을 감지하는 수단을 더 포함한다. 일 양태에서, 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 동적 이진 번역기 프로세스에서 수행하는 수단은, 새로운 전력 소스로의 접속이 감지될 경우 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 코드를 번역하는 수단을 포함한다. 일 양태에서, 수신된 오브젝트 코드를 분석하는 수단은 전력 효율을 위해 최적화될 수 있는 오브젝트 코드의 세그먼트들을 식별하기 위해 전력 소비 모델을 사용하는 수단을 포함한다. 일 양태에서, 컴퓨닝 디바이스는 전력 최적화된 오브젝트 코드의 세그먼트들의 실행시 소비되는 전력의 양을 측정하는 수단, 소비된 전력의 측정된 양을 전력 소비 모델의 예측들과 비교하는 수단, 및 비교의 결과에 기초하여 전력 소비 모델을 변경하는 수단을 더 포함한다.
추가의 양태들은 메모리 및 메모리에 커플링된 프로세서를 포함하는 컴퓨팅 디바이스를 포함하며, 그 프로세서는 동작들을 수행하기 위한 프로세스 실행가능 명령들로 구성되고, 그 동작들은, 시스템 소프트웨어에서 컴파일링된 이진 오브젝트 코드를 수신하고, 전력 절약들을 위해 최적화될 수도 있는 코드 세그먼트들을 식별하기 위해 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하고, 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 동적 이진 번역기에서 수행하고, 그리고 컴퓨팅 디바이스의 프로세서상에서 전력 최적화된 오브젝트 코드를 실행하는 것을 포함한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 전력 최적화된 오브젝트 코드를 생성하기 위해 동적 이진 번역기에서 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처로 번역하는 것을 포함하게 한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 제 1 명령 세트 아키텍처가 제 2 명령 세트 아키텍처와 동일한 명령 세트 아키텍처이게 한다.
일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 전력 절약들을 위해 최적화될 수도 있는 코드 세그먼트들을 식별하기 위해 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하는 것이, 식별된 오브젝트 코드 동작들과 동일한 결과들을 달성하는 대안적인 동작들이 존재하는지 여부를 결정하는 것을 포함하게 하고, 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 동적 이진 번역기에서 수행하는 것이, 번역 동안, 식별된 오브젝트 코드 동작들을 대안적인 동작들로 대체하는 단계를 포함하게 한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 동작들은 새로운 전력 소스로의 동작을 감지하는 것을 포함한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 전력 최적화된 오브젝트 코드를 생성하기 위해 동적 이진 번역기에서 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 새로운 전력 소스로의 접속이 감지될 경우 수행되게 한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 수신된 오브젝트 코드를 분석하는 것이, 전력 효율을 위해 최적화될 수 있는 오브젝트 코드의 세그먼트들을 식별하기 위해 전력 소비 모델을 사용하는 것을 포함하게 한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은 전력 최적화된 오브젝트 코드의 세그먼트들의 실행시 소비되는 전력의 양을 측정하고, 소비된 전력의 측정된 양을 전력 소비 모델의 예측들과 비교하며, 그리고 비교의 결과에 기초하여 전력 소비 모델을 변경하는 것을 더 포함한다.
추가의 양태들은 저장된 프로세서 실행가능 소프트웨어 명령들을 갖는 비-일시적 프로세서 판독가능 저장 매체를 포함하며, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 컴퓨팅 디바이스 상의 실행 동안 전력 절약들을 위해 오브젝트 코드를 최적화하기 위한 동작들을 수행하게 하도록 구성되며, 그 동작들은,시스템 소프트웨어에서 컴파일링된 이진 오브젝트 코드를 수신하고, 전력 절약들을 위해 최적화될 수도 있는 코드 세그먼트들을 식별하기 위해 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하고, 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 동적 이진 번역기에서 수행하고, 그리고 컴퓨팅 디바이스의 프로세서상에서 전력 최적화된 오브젝트 코드를 실행하는 것을 포함한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 전력 최적화된 오브젝트 코드를 생성하기 위해 동적 이진 번역기에서 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처로 번역하는 것을 포함하게 한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 제 1 명령 세트 아키텍처가 제 2 명령 세트 아키텍처와 동일한 명령 세트 아키텍처이게 한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 전력 절약들을 위해 최적화될 수도 있는 코드 세그먼트들을 식별하기 위해 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하는 것이, 식별된 오브젝트 코드 동작들과 동일한 결과들을 달성하는 대안적인 동작들이 존재하는지 여부를 결정하는 것을 포함하게 한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 추가로 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 동적 이진 번역기에서수행하는 것이, 번역 동안, 식별된 오브젝트 코드 동작들을 대안적인 동작들로 대체하는 것을 포함하게 한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 새로운 전력 소스로의 접속을 감지하는 것을 포함하는 동작들을 수행하게 하도록 구성된다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 추가로 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 전력 최적화된 오브젝트 코드를 생성하기 위해 동적 이진 번역기에서 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 새로운 전력 소스로의 접속이 감지될 경우 수행되게 한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은, 수신된 오브젝트 코드를 분석하는 것이, 전력 효율을 위해 최적화될 수 있는 오브젝트 코드의 세그먼트들을 식별하기 위해 전력 소비 모델을 사용하는 것을 포함하게 한다. 일 양태에서, 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 그 동작들은 전력 최적화된 오브젝트 코드의 세그먼트들의 실행시 소비되는 전력의 양을 측정하고, 소비된 전력의 측정된 양을 전력 소비 모델의 예측들과 비교하며, 그리고 비교의 결과에 기초하여 전력 소비 모델을 변경하는 것을 더 포함한다.
여기에 포함되며 본 명세서의 일부를 구성하는 첨부도면은, 본 발명의 예시적인 실시형태를 도시하며, 위에 주어지는 일반적인 설명과 아래에 주어지는 상세한 설명과 함께, 본 발명의 특징을 설명하는 역할을 한다.
도 1 은 다양한 양태들을 구현하기에 적합한 컴퓨팅 시스템에서 논리적인 컴포넌트들 및 인터페이스들을 예시하는 계층적 컴퓨터 아키텍처 다이어그램이다.
도 2a 및 도 2b 는 다양한 양태들을 구현하기에 적합한 포맷으로 코드를 배포하기 위한 논리적인 컴포넌트들 및 코드 변환들을 예시하는 프로세스 흐름도들이다.
도 3a 및 도 3b 는 다양한 양태들을 구현하기에 적합한 가상 머신들에서의 논리적인 컴포넌트들을 예시하는 계층적 컴퓨터 아키텍처 다이어그램들이다.
도 4 는 일 양태에 따라 시스템 가상 머신의 데이터 흐름들 및 논리적인 컴포넌트들을 예시하는 컴포넌트 블록 다이어그램이다.
도 5 는 최적화된 오브젝트 코드를 생성하는 일 양태의 방법을 예시하는 프로세스 흐름도이다.
도 6 은 일 양태의 방법에 따라 생성된 오브젝트 코드를 계속해서 재최적화하기 위해 실행중인 코드의 전력 소비 특성들을 측정하기 위한 데이터 흐름들 및 논리적인 컴포넌트들을 예시하는 컴포넌트 흐름도이다.
도 7 은 실행중인 코드의 전력 소비 특성들을 측정하고 오브젝트 코드를 계속해서 재최적화하는 일 양태의 방법을 예시하는 프로세스 흐름도이다.
도 8 은 접속된 전력 소스가 검출된 후에 오브젝트 코드 최적화들을 수행하는 일 양태의 방법을 예시하는 프로세스 흐름도이다.
도 9 는 다양한 양태들을 구현하기에 적합한 모바일 디바이스를 예시하는 컴포넌트 블록 다이어그램이다.
도 10 은 다양한 양태들을 구현하기에 적합한 다른 모바일 디바이스를 예시하는 컴포넌트 블록 다이어그램이다.
첨부된 도면들을 참조하여 여러 양태들을 상세히 설명할 것이다. 가능하면, 도면들 전체에 걸쳐 동일한 또는 유사한 부분들을 참조하기 위해, 동일한 도면 부호들이 사용될 것이다. 예시적인 목적들을 위해 특정 실시형태들 및 구현예들을 참조하지만 본 발명 또는 특허청구범위를 제한하기 위한 의도는 아니다.
단어 "예시적인"은 본원에서 "실시형태, 예 또는 예증으로서 기능하는" 것을 의미하기 위해 사용된다. 본원에서 "예시적인"으로서 설명된 임의의 구현예는 다른 구현예들에 비해 반드시 더 선호되거나 또는 더 유익한 것으로 해석될 필요는 없다.
용어들 "모바일 디바이스" 및 "컴퓨팅 디바이스" 는 셀룰러 전화기들, 개인휴대 정보 단말기들 (PDAs), 팜-탑 컴퓨터들, 무선 전자 메일 수신기들 (예컨대, Blackberry® 및 Treo® 디바이스들), 멀티미디어 인터넷 인에이블드 셀룰러 전화기들 (예컨대, Blackberry Storm®), 글로벌 포지셔닝 시스템 (GPS) 수신기들, 무선 게이밍 제어기들, 및 프로그래밍가능한 프로세서를 포함하고 전력 절약 방법들이 유익한 배터리 전력 하에서 동작하는 유사한 개인 전자 디바이스들 중 임의의 하나 또는 모두를 지칭하기 위해 여기서 교환가능하게 사용된다.
본 명세서에서 사용하는 용어 "리소스" 는 컴퓨팅 디바이스 상에서 실행하는 프로세서들 및 클라이언트들을 지원하는데 이용되는, 임의의 광범위한 회로들 (예컨대, 포트들, 클록들, 버스들, 발진기들 등), 컴포넌트들 (예컨대, 메모리), 신호들 (예컨대, 클록 신호들), 및 전압들 (예컨대, 전압 레일들) 을 지칭하기 위해 사용된다.
전술된 것과 같이, 배터리 수명을 증가시키기 위한 기존의 기술들은 하나 이상의 프로세서들 및/또는 리소스들을 저전력 상태로 배치한다. 이들 기술들은 디바이스 프로세서들/리소스들이 유휴 또는 저 주파수 상태로 배치될 것을 요구하며, 애플리케이션들/프로세스들에 의해 실행되는 코드를 변경시키지 않는다.
다양한 양태들은 활성 프로세서들/리소스들에 의해 소비되는 전력의 양을 감소시키기 위해 하이퍼바이저 층 내에서 구현될 수도 있는 가상화 기술들을 사용하는, 방법들, 시스템들, 및 디바이스들을 제공한다. 제 1 양태에서, 가상 머신은 실행을 위한 오브젝트 코드를 수행하고, 오브젝트 코드를 분석하여 디바이스 프로세서들에 의해 수행될 동작들을 특징으로 하는 파라미터들 및 동작들을 인식하며, 이진 대 이진 번역들을 수행하여 오브젝트 코드를 특정 모바일 디바이스의 하드웨어 상에 더 효율적으로 기능할 수 있는 새로운 오브젝트 코드로 변환 또는 번역한다. 오브젝트 코드의 이러한 인식 및 변환은 디바이스 특정 모델에 따라 달성될 수도 있다. 소정의 모바일 디바이스의 프로세서 아키텍처와 연관된 모델을 사용하여, 가상 머신은 특정 하드웨어 디바이스 상에 오브젝트 코드를 실행하는 것이 전력 집약적일 수도 있는 것을 결정할 수도 있다. 그 후에, 가상 머신은 전력을 절약하기 위해, 이진 오브젝트 코드를 상이한 연산자들 (예컨대, 쉬프트 및 가산 연산들 대 곱셈 연산들) 을 갖는 상이한 제 2 오브젝트 이진 코드로 번역할 수도 있다. 따라서, 직접 이진 대 이진 번역을 사용하여, 오브젝트 코드를 처리하도록 증가된 전체 에너지 양이 감소될 수도 있는 동안 코드의 정보가 보존될 수도 있다.
제 2 양태에서, 오브젝트 코드에 의한 에너지 소비의 모델 및 코드를 최적화하기 위해 실행된 번역들은 이전에 최적화된 오브젝트 코드에 의해 소비된 실제 전력의 측정들에 기초하여 업데이트된다. 이러한 방식으로, 모바일 디바이스 프로세서들의 실제 성능은 프로세서 성능에서 다수-대-다수 (lot-to-lot) 가변성을 반영하지 않을 수도 있는 고정 모델에 의존하는 것보다 오브젝트 코드를 최적화하는데 사용될 수 있다. 이러한 양태에서, (예를 들면) 중앙 프로세서 유닛, 모뎀 프로세서들, 및 GPS 수신기 프로세서와 같은 컴퓨팅 디바이스 상의 다양한 프로세서들은 오브젝트 코드의 실행 동안 소비된 전력을 측정하도록 계측될 수도 있다. 특정 오브젝트 코드 최적화 변환들에 대한 전력 소비를 트래킹하는 것을 가능하게 하기 위해, 오브젝트의 척들 또는 관련된 부분들은 그들이 최적화되고 변환될 경우 태킹된다. 코드가 프로세서에 의해 실행될 경우, 코드 태그와 연관된 측정된 전력 소비 및 그 측정치는 이하 도면에서 도시된 것과 같은 성능 예측 모델과 비교된다. 그 후에, 실제 전력 소비와 예측된 성능 간의 비교는 최적화 프로세스에 다시 제공되어 더 양호한 최적화 방법들이 후속 오브젝트 코드 최적화들을 위해 식별되거나 사용될 수 있도록 한다. 그 후에, 오브젝트 코드는 전술된 것과 같은 가상 머신에 의해 재최적화될 수도 있고, 예컨대 다음에 애플리케이션이 모바일 디바이스 상에 실행된다.
일반적으로, 가상화 기술들은 물리적인 하드웨어 머신과 유사한 애플리케이션 프로그램들을 실행하는 소프트웨어 애플리케이션인 가상 머신 (VM) 에서 구현된다. 구체적으로, 가상 머신은 특정 명령 세트 아키텍처 (ISA) 에 결부된 애플리케이션 프로그램들이 상이한 명령 세트 아키텍처를 구현하는 하드웨어 상에서 실행되는 것을 잠정적으로 허용하여, 애플리케이션 프로그램들과 물리적인 하드웨어 간에 인터페이스를 제공한다. 가상화는 다양한 양태들에서 유리한데, 이는 애플리케이션들이 통상적으로 특정 명령 세트 아키텍처에 결부되고 특정 오퍼레이팅 시스템 인터페이스 (OSI) 에 의존하는 컴파일링된 이진 파일들로서 배포되기 때문이다. 가상 머신들의 도움없이, 컴파일링된 이진 파일들은 오직 특정 명령 세트 아키텍처 (예컨대, 인텔 IA-32, 등) 를 지원하는 시스템들 및 이전 코드가 컴파일링된 오퍼레이팅 시스템 인터페이스 상에서만 실행될 수도 있다. 가상 머신들은 애플리케이션 프로그램의 아키텍처 요건들을 지원하고 및/또는 애플리케이션 프로그램의 명령 세트 아키텍처를 하드웨어에 의해 지원되는 명령 세트 아키텍처로 번역하는 소프트웨어 층을 부가함으로써 이들 제한들을 피하도록 레버리징될 수 있다.
도 1 은 다양한 양태들을 구현하기에 적합한 통상의 컴퓨팅 시스템에서 논리적인 컴포넌트들 및 인터페이스들을 도시하는 프로세서의 계층적 컴퓨터 아키텍처 다이어그램을 예시한다. 예시된 컴퓨터 시스템 아키텍처 (100) 는 하드웨어 컴포넌트와 소프트웨어 컴포넌트 양자를 포함한다. 하드웨어 컴포넌트들은 실행 하드웨어 (예컨대, 애플리케이션 프로세서, 디지털 신호 프로세서, 등) (102), 입력/출력 디바이스들 (106), 및 하나 이상의 메모리들 (104) 을 포함할 수도 있다. 소프트웨어 컴포넌트들은 오퍼레이팅 시스템 (108), 라이브러리 모듈 (110), 및 하나 이상의 애플리케이션 프로그램들 (112) 을 포함할 수도 있다.
애플리케이션 프로그램들 (112) 은 애플리케이션 프로그램 인터페이스 (API) 를 사용하여 상위 레벨 언어 (HLL) 라이브러리 호출들을 라이브러리 모듈 (110) 에 발행한다. 라이브러리 모듈 (110) 은 애플리케이션 이진 인터페이스 (ABI) 를 사용하여 오퍼레이팅 시스템 (108) 에서 (예컨대, 오퍼레이팅 시스템 호출들을 통해) 서비스들을 호출한다. 오퍼레이팅 시스템 (108) 은 실행 소프트웨어 (102) 에 의해 구현되는 특정 연산 코드들 (opcode) 및 네이티브 명령들의 리스트인 특정 명령 세트 아키텍처 (ISA) 를 사용하여 하드웨어 컴포넌트들과 통신한다.
애플리케이션 이진 인터페이스는 애플리케이션 프로그램 프로세스들에 의해 보여지는 것과 같이 머신을 정의하는 반면, 애플리케이션 프로그램 인터페이스는 상위 레벨 언어 프로그램에 의해 보여지는 것과 같이 머신의 특성들을 특정한다. ISA 는 오퍼레이팅 시스템에 의해 보여지는 것과 같이 머신을 정의한다.
도 2a 및 도 2b 는 상위 레벨 언어 (예컨대, 자바, C++, 등) 로 기록된 소프트웨어 애플리케이션들의 배포가능한 코드로의 컨버전을 예시하는 프로세스 흐름도들이다. 전술된 것과 같이, 모바일 디바이스 애플리케이션 프로그램들은 통상적으로, 특정 ISA 및 오퍼레이팅 시스템 인터페이스 (OSI) 에 결부된 컴파일링된 이진 파일들 ("오브젝트 코드" 로 지칭됨) 로 배포된다.
도 2a 는 모바일 디바이스로의 전달을 위해 상위 레벨 언어로부터의 코드 (202) 를 배포가능한 오브젝트 코드 (206) 로 컨버팅하는 방법 (200) 을 예시한다. 애플리케이션 개발자들은 컴파일러에 의해 오브젝트 코드 (206) 로 컨버팅될 수도 있는, 상위 레벨 언어 (자바, C++, 등) 를 사용하여 소스 코드 (202) 를 기록할 수도 있다. 컴파일러는 프론트-엔드 컴포넌트, 미들-엔드 컴포넌트, 백-엔드 컴포넌트로 논리적으로 조직화될 수도 있다. 컴파일러 프론트-엔드는 소스 코드 (202) 를 수신하여 타입 체크 동작들을 수행하고, 소스 코드의 신택스 및 시멘틱들을 체크하며, 소스 코드의 중간 표현을 생성할 수도 있다. 컴파일러 미들-엔드는 사용하지 않거나 도달할 수 없는 코드를 제거하고, 계산들을 재배치하는 등과 같이, 중간 코드 (204) 를 최적화하기 위한 동작들을 수행할 수도 있다. 컴파일러 백-엔드는 최적화된 중간 코드 (204) 를 이진/오브젝트 코드 (206) 로 번역할 수도 있고, 하드웨어와 OSI 의 특정 조합에 의해 실행될 특정 머신 명령들을 인코딩한다. 그 후에, 이진/오브젝트 코드 (206) 는 바이너리가 생성되었던 ISA 및 OSI 의 특정 조합을 지원하는 디바이스들로 배포될 수도 있고, 물리적인 메모리에 저장되고 로더에 의해 메모리 이미지 (208) 로서 취출될 수도 있다.
도 2b 는 가상화 소프트웨어를 갖는 모바일 디바이스로의 전달을 위해 상위 레벨 언어로부터의 코드 (252) 를 배포가능한 코드 (256) 로 컨버팅하는 일 양태의 방법 (250) 을 예시한다. 컴파일러 모듈은 상위 레벨 언어로 기록된 소스 코드 (252) 를 수신하고, 가상 명령 세트 아키텍처의 추상적인 머신 코드 (가상 ISA 코드) 및/또는 가상 머신 인터페이스를 특정하는 바이트코드 (254) 를 생성할 수도 있다. 컴파일러 모듈은 코드를 특정 아키텍처 또는 오퍼레이팅 시스템에 결부하는 임의의 복잡한 미들-엔드 및 백-엔드 컴파일러 프로세싱을 수행하지 않고 가상 ISA 코드/바이트코드 (254) 를 생성할 수도 있다. 생성된 가상 ISA 코드/바이트코드 (254) 는, 모바일 디바이스가 가상 ISA 코드/바이트코드 (254) 를 생성하는데 사용되는 가상 ISA 를 지원하는 가상화 소프트웨어를 포함한다면, 광범위의 플랫폼들 및 실행 환경들을 갖는 모바일 디바이스들에 배포될 수도 있다.
가상화 소프트웨어가 설치된 컴퓨팅 디바이스는 배포 코드 (254) 를 수신하고, 수신된 코드를 메모리에 저장할 수도 있다. 가상화 소프트웨어는 가상 ISA 명령들을 기본 하드웨어에 의해 사용되는 실제 ISA 명령들로 번역하기 위한 해석기/컴파일러를 포함할 수도 있다. 가상 머신 로더는 수신된 코드의 가상 메모리 이미지 (254) 를 로딩하고, 수신된 코드를 가상 머신 해석기/컴파일러로 패스할 수도 있으며, 가상 머신 해석기/컴파일러는 가상 메모리 이미지를 해석하고 및/또는 거기에 포함된 가상 ISA 코드를 컴파일링하여 호스트 플랫폼 상의 직접 실행을 위한 호스트 머신 코드 (258) 를 생성할 수도 있다.
코드의 컴필레이션은 2 개의 단계들, 배포 이전의 단계와 배포 이후의 단계로 수행될 수도 있다. 이는 소프트웨어 애플리케이션들이, 디바이스의 기본 하드웨어 및 오퍼레이팅 시스템 인터페이스와 관계없이, 제 1 컴파일러에 의해 사용된 가상 ISA 를 지원하는 가상화 소프트웨어를 갖는 임의의 컴퓨팅 디바이스로 용이하게 복사되게 한다. 추가로, 가상 머신 컴파일러는 전체 컴파일러보더 상당히 빠르게 코드를 프로세싱하도록 구성될 수도 있는데, 이는 가상 머신 컴파일러가 오직 가상 ISA 를 호스트 머신 명령들로 컨버팅해야만 하기 때문이다.
따라서, 도 2a 에 예시된 방법 (200) 에서, 코드는 머신/오브젝트 코드 (예컨대, ARM 실행가능) 로서 배포되는 반면, 도 2b 에 예시된 양태의 방법 (250) 에서, 코드는 추상적인 머신 코드/바이트코드 (예컨대, Dalvik 바이트코드) 로서 배포된다. 이 경우, 정적 최적화기는 배포 이전에 (예컨대, 컴필레이션 동안) 코드를 최적화할 수도 있다. 그러나, 코드가 실행될 하드웨어의 구체적인 특성들은 정적 최적화기에서 사용가능하지 않고, 일반적으로 런타임까지 알려지지 않을 수 있다. 이러한 이유로, 정적 최적화기들은 일반적으로 코드를 광범위의 플랫폼들 및 실행 환경들에서 더 효율적으로 (즉, 더 신속하게) 작동하도록 최적화하는 포괄적인 최적화 루틴들을 사용한다. 이러한 포괄적인 최적화 루틴들은 특정 프로세서의 전력 소비 특성들과 같은, 코드가 실행되는 개별 하드웨어의 구체적인 특성들을 고려하지 않을 수 있다. 다양한 양태들은 코드를 실행하는데 요구되는 에너지의 양을 감소시키기 위해, 코드가 실행될 하드웨어의 구체적인 특성들을 사용하여, 코드를 런타임에 최적화하기 위해 가상화 기술들을 사용한다.
도 3a 및 도 3b 는 가상 머신을 구현하는 통상적인 컴퓨터 시스템에서 논리적인 컴포넌트들을 예시한다. 전술된 것과 같이, 가상 머신들은 특정 ISA 에 결부된 애플리케이션 프로그램들이 상이한 명령 세트 아키텍처를 구현하는 하드웨어 상에서 실행되게 한다. 이들 가상 머신들은 2 개의 일반적인 카테고리들: 시스템 가상 머신들 및 프로세스 가상 머신들로 분류될 수도 있다. 시스템 가상 머신들은 상이한 프로세스들 또는 애플리케이션 간에 기본 물리적 하드웨어의 공유를 허용하는 반면, 프로세스 가상 머신들은 단일 프로세스 또는 애플리케이션을 지원한다.
도 3a 는 프로세스 가상 머신 (310) 을 구현하는 컴퓨팅 디바이스 (300) 의 논리 계층들을 예시하는 계층적 아키텍처 다이어그램이다. 컴퓨터 시스템 (300) 은 하드웨어 (308) 컴포넌트들 (예컨대, 실행 하드웨어, 메모리, I/O 디바이스들, 등), 및 가상화 모듈 (304), 오퍼레이팅 시스템 (306), 및 애플리케이션 모듈 (302) 을 포함하는 소프트웨어 컴포넌트들을 포함할 수도 있다.
도 1 을 참조하여 전술된 것과 같이, 하드웨어 컴포넌트들은 오직 오퍼레이팅 시스템을 통해 애플리케이션 프로그램들에 가시적이고, ABI 및 API 는 애플리케이션 프로그램에 사용가능한 하드웨어 특징들을 효율적으로 정의한다. 가상화 소프트웨어 모듈 (304) 은 ABI/API 레벨로 논리적인 연산들을 수행하고 오퍼레이팅 시스템 호출들 및/또는 라이브러리 호출들을 에뮬레이팅하여, 하드웨어 컴포넌트들과 (즉, 시스템/라이브러리 호출들을 통해) 통신하는 것과 동일한 방식으로 애플리케이션 프로세스 (302) 가 가상화 소프트웨어 모듈 (304) 과 통신하게 한다. 이러한 방식으로, 애플리케이션 프로세스 (302) 는 가상화 모듈 (304), 오퍼레이팅 시스템 (306) 및 하드웨어 (308) 의 조합을 도 3a 에 예시된 프로세스 가상 머신 (310) 과 같은 단일 머신으로 간주한다.
전술된 것과 같이, 프로세스 가상 머신 (310) 은 단지 단일 애플리케이션 프로세스 (302) 를 지원하기 위해 존재한다. 프로세스 가상 머신 (310) 은 프로세스 (302) 로 생성되고, 프로세스 (302) 가 실행을 완료할 경우 종료된다. 가상 머신 (310) 에 작동하는 프로세스 (302) 는 "게스트" 라 지칭되고, 기본 플랫폼은 "호스트" 라 지칭된다.프로세스 가상 머신을 구현하는 가상화 소프트웨어 (304) 는 통상적으로 런타임 소프트웨어 (또는 간단히 "런타임") 라 지칭된다.
일 예로서, 달빅 (Dalvik) 은 구글™M 안드로이드 오퍼레이팅 시스템 상의 프로세스 가상 머신 (VM) 이다. 안드로이드 오퍼레이팅 시스템은 실행 이전에 달빅 바이트코드를 ARM 실행가능 오브젝트 코드로 컨버팅한다. 그러나, 하드웨어의 전력 소비 특성들은 ARM 오브젝트 코드를 생성할 때 고려되지 않는다. 추가로, 프로세스 가상 머신 (310) 은 프로세스 (302) 로 생성되고, 프로세스 (302) 가 완료할 경우 종료되기 때문에, 프로세스 (302) 의 실행에 관한 정보는 다른 동시의 프로세스들을 최적화하는데 사용될 수 없다.
도 3b 는 시스템 가상 머신 (360) 을 구현하는 컴퓨팅 디바이스 (350) 의 논리 계층들을 예시하는 계층적 아키텍처 다이어그램이다. 컴퓨터 시스템은 하드웨어 (358) 컴포넌트들 (예컨대, 실행 하드웨어, 메모리, I/O 디바이스들, 등), 및 가상화 모듈 (356), 오퍼레이팅 시스템 (354), 및 애플리케이션 프로그램 모듈 (352) 을 포함하는 소프트웨어 컴포넌트들을 포함할 수도 있다. 가상화 모듈 (356) 의 상부에 작동하는 소프트웨어는 "게스트" 소프트웨어로 지칭되고, 가상화 모듈을 지원하는 기본 플랫폼은 "호스트" 하드웨어로 지칭된다.
가상화 소프트웨어 모듈 (356) 은 호스트 하드웨어와 게스트 소프트웨어 사이에 논리적으로 위치될 수도 있다. 가상화 소프트웨어는 실제 하드웨어 (네이티브) 에 또는 (호스팅된) 오퍼레이팅 시스템의 상부에 작동할 수도 있고, 통상적으로 "하이퍼바이저" 또는 가상 머신 모니터 (VMM) 로 지칭된다. 하이퍼바이저는 가상화된 하드웨어 리소스들을 게스트 소프트웨어에 제공하고 및/또는 하드웨어 ISA 를 에뮬레이팅하여, 게스트 소프트웨어가 호스트 하드웨어 상에 구현된 ISA 와 상이한 ISA 를 실행할 수 있게 한다.
프로세스 가상 머신들과는 달리, 시스템 가상 머신 (360) 은 다수의 오퍼레이팅 시스템들이 공존할 수 있는 완전한 환경을 제공한다. 유사하게, 호스트 하드웨어 플랫폼은 다수의 분리된 게스트 오퍼레이팅 시스템 환경들을 동시에 지원하도록 구성될 수도 있다. 동시에 실행중인 오퍼레이팅 시스템들 간의 분리는 보안 레벨을 시스템에 부가한다. 예를 들어, 하나의 게스트 오퍼레이팅 시스템의 보안이 파괴될 경우, 또는 하나의 게스트 운영 시스템이 고장을 경험할 경우, 다른 게스트 시스템들에 작동중인 소프트웨어는 파괴/고장에 의해 영향받지 않는다. 추가로, 시스템 가상 머신은 다른 동시의 프로세스들을 최적화하기 위해 하나의 프로세스의 실행으로부터 획득된 정보를 사용할 수도 있다.
전술된 것과 같이, 가상화 소프트웨어는 실제 하드웨어 (네이티브) 또는 (호스팅된) 오퍼레이팅 시스템의 상부에서 작동할 수도 있다. 네이티브 구성들에서, 가상화 소프트웨어는 사용가능한 최고 특권 모드에서 작동하고, 게스트 오퍼레이팅 시스템들은 감소된 특권들로 작동하여, 가상화 소프트웨어가 일반적으로 하드웨어 리소스들에 액세스하거나 이를 조종하는 모든 게스트 오퍼레이팅 시스템 액션들을 차단하고 에뮬레이팅할 수 있게 한다. 호스팅 구성들에서, 가상화 소프트웨어는 기존의 호스트 오퍼레이팅 시스템의 상부에 작동하고, 호스트 오퍼레이팅 시스템에 의존하여 디바이스 드라이버들 및 다른 하위 레벨 서비스들을 제공할 수도 있다. 이 경우, 게스트 오퍼레이팅 시스템들의 각각 (예컨대, 오퍼레이팅 시스템 (354)) 은 그들이 물리적 하드웨어 (358) 와 통신하는 것과 동일한 방식으로 가상화 소프트웨어 모듈 (356) 과 통신한다. 이는 각각의 게스트 오퍼레이팅 시스템 (예컨대, 오퍼레이팅 시스템 (354)) 이 가상화 모듈 (356) 및 하드웨어 (358) 의 조합을 도 3b 에 예시된 시스템 가상 머신 (360) 과 같은 단일 머신으로 간주하게 한다.
게스트 하드웨어는 해석, 동적 이진 번역 (DBT), 또는 이들의 조합을 통해 에뮬레이팅될 수도 있다. 해석 구성들에서, 가상 머신은 개별 게스트 명령들의 실행을 인출하고, 디코딩하고, 에뮬레이팅하는 해석기를 포함한다. 동적 이진 번역 구성들에서, 가상 머신은 제 1 ISA 로 기록된 게스트 명령들을 제 2 ISA 로 기록된 호스트 명령들로 컨버팅하는 동적 이진 번역기를 포함한다. 동적 이진 번역기는 (명령-대-명령과 대조적으로) 게스트 명령들을 그룹들 또는 블록들로 번역할 수도 있고, 그 그룹들 또는 블록들은 소프트웨어 캐시에 저장되고 재사용될 수도 있다. 이는 이전에 번역된 명령들의 반복되는 실행들이 코드를 재번역하지 않고 수행되게 하며, 이는 효율을 개선시키고 프로세싱 오버헤드를 감소시킨다.
전술된 것과 같이, 동적 이진 번역기들은 제 1 ISA (예컨대, 가상 ISA, SPARC, 등) 에 기록된 게스트 명령들을 제 2 ISA (예컨대, ARM 등) 에 기록된 호스트 명령들로 컨버팅한다. 다양한 양태들에서, 동적 이진 번역기 (414) 는 제 1 ISA (예컨대, ARM) 에 기록된 게스트 명령들을 동일한 ISA (예컨대, ARM) 에 기록된 호스트 명령들로 컨버팅하도록 구성될 수도 있다. 다양한 양태들에서, 이러한 번역 프로세스의 일부로서, 동적 이진 번역기 (414) 는 하나 이상의 코드 최적화 절차들을 수행하여, 코드의 특정 세그먼트 또는 시퀀스를 수행시 하드웨어의 특정 부분에 의해 런타임으로 소비되는 전력의 양의 모델에 기초하여, 이진 코드의 수행을 최적화할 수도 있다. 이러한 프로세싱에서, 동적 이진 번역기 (414) 는 최대 전력을 소비하는 머신 연산들 (예컨대, 곱셈 연산들) 을 결정하고, 동일한 결과들을 달성하는 대안적인 머신 연산들 (예컨대, 쉬프트-및-가산) 이 존재하는지 결정하고, 번역 연산들을 수행하여, 번역된 코드가 전력 소비를 위해 최적화되게 (예컨대, 모든 곱셈 연산들을 쉬프트-및-가산 연산들로 교체하는, 등등) 할 수도 있다. 일 양태에서, 동적 이진 번역기 (414) 는 제 1 ISA (예컨대, ARM) 에 기록된 오브젝트 코드의 동일한 ISA (예컨대, ARM) 에 기록된 오브젝트 코드로의 명령-시퀀스 대 명령-시퀀스 번역을 수행함으로써 코드를 최적화할 수도 있다.
도 4 는 다양한 양태들에 따라 애플리케이션들 (404) 의 전력 거동을 런타임에 최적화하도록 구성된 시스템 가상 머신 (402) 을 구현하는 컴퓨터 디바이스 (400) 의 논리적인 컴포넌트들을 예시하는 컴포넌트 다이어그램이다. 시스템 가상 머신 (402) 은 오퍼레이팅 시스템 (406) 아래에서, 하이퍼바이저 레벨로 동작할 수도 있고, 하나 이상의 에너지 소비 모델들 (410) 을 포함할 수도 있다. 시스템 가상 머신 (402) 은 또한 특정 애플리케이션 프로그램의 실행 특성들에 맞게 특별히 조정된 하나 이상의 최적화 절차들을 생성하고 및/또는 선택하도록 구성된 동적 코드 생성기/런타임 컴파일러 (412) 를 포함할 수도 있다. 시스템 가상 머신은 또한 애플리케이션들이 실행하는 정확한 하드웨어에 맞게 애플리케이션을 조정하여, 오브젝트 코드를 전력 최적화된 오브젝트 코드로 번역하도록 구성된 동적 이진 번역기 (414) 를 포함할 수도 있다. 일 양태에서, 코드 생성기/런타임 컴파일러 (412) 와 동적 이진 번역기 (414) 는 단일 컴파일러 유닛 (416) 으로서 구현될 수도 있다. 일 양태에서, 시스템 가상 머신은, 컴파일러 유닛 (416) 이 (소스 코드와는 대조적으로) 오브젝트 코드에 동작하고 (성능/속도에 비해) 전력 효율을 위해 최적화된 새로운 오브젝트 코드를 생성하도록, 구성될 수도 있다.
프로세서들의 전력 소비 특성들은 하드웨어의 타입과, 하드웨어가 특정 오브젝트 코드를 프로세싱하는 방식 양자에 의존할 수도 있다. 예를 들면, 소정의 프로세싱 작업을 달성하는데 소비되는 전력의 양은 디바이스의 일 타입으로부터 다른 타입으로, 그들의 아키텍처들에 의존하여 변화할 수도 있다. 추가로, 동일한 타입의 프로세서의 전력 소비 특성들은 다수-대-다수 및 칩-대-칩으로부터 일부 경우에 30 퍼센트까지 변화할 수 있다. 이러한 변화들 때문에, 애플리케이션 개발자들은 그러한 정보가 일반적으로 런타임 까지 사용가능하지 않기 때문에 특정 디바이스 또는 특정 세트의 디바이스들에 최적화된 소스 코드를 기록할 수 없다.
일 양태에서, 시스템 가상 머신 (402) 컴파일러는 하드웨어의 실제 전력 소비 특성들에 기초하여, 런타임에서 코드를 최적화하도록 구성될 수도 있다. 가상 머신 (402) 은 (언어 계층과 대조적으로) 머신 계층에 동작할 수도 있고, 이는 추가로 동적 이진 번역기 (414) 가 프로세싱 속도에 대하여 최적화하는것 보다 또는 최적화하는 것에 부가하여 전력 효율을 최적화하는 최적화 절차들을 수행하는 것을 가능하게 한다. 일 양태에서, 컴파일러 유닛 (416) 은 실행중인 코드의 런타임 성능에 기초하여 에너지 활용을 개선시키기 위해 하나 이상의 컴파일러 최적화 루틴들을 사용할 수도 있다.
일 양태에서, 동적 이진 번역기 (414) 는 실행 동안 이진 코드를 최적화하기 위해 해석 및/또는 번역 동안 수집된 프로파일 정보를 사용할 수도 있다. 추가로, 동적 이진 번역기 (414) 는 최적화 절차들을 수정하기 위해 런타임에서 수집된 전력 소비 정보를 사용할 수도 있고, 이는 동적 이진 번역기 (414) 및/또는 코드 생성기 (412) 에 의해 향후 번역들을 최적화하고 및/또는 현재 번역의 재최적화된 버전들을 생성하는데 사용될 수도 있다. 동적 이진 번역기 (414) 가 프로파일링 데이터를 풀링하기 때문에, 코드 생성기 (412) 는 가상 머신이 프로파일링 데이터를 특정 양의 코드와 연관시키게 하는 태그들을 생성할 수도 있다. 일 양태에서, 동적 이진 번역기 (414) 는 프로파일링 파라미터들과 생성된 태그들을 사용하여 하드웨어의 특정 부분 상에 특정 양의 코드를 실행하는데 필요한 에너지의 양을 측정하고, 특정 하드웨어의 실제 전력 특성들에 기초하여 최적화 절차들을 조정할 수도 있다.
가상 머신 (402) 은 하나 이상의 시스템 온 칩들 (SOCs) 을 포함할 수도 있는 사용가능한 프로세서 코어들 및/또는 프로세서들의 재고를 유지할 수도 있다. 용어 "시스템 온 칩" (SOC) 은 단일 기판 상에 집적된 다수의 리소스들 및 프로세서들을 포함하는, 단일 집적 회로 (IC) 를 지칭하도록 사용된다. 에너지 소비 모델들 (410) 은 상이한 코어들/프로세서들에서 프로세싱되고 있는 오브젝트 코드의 각 유닛을 모니터링하기 위한 정보, 및 특정 코어/프로세서에서 오브젝트 코드의 각 유닛을 프로세싱하거나 대안적인 더 에너지 효율적인 프로세서들을 식별하는데 필수적인 전력의 양을 저장하는데 사용되는 데이터 구조 (예컨대, 리스트, 어레이, 표, 맵, 등) 를 포함할 수도 있다. 코드 생성기는 전력 최적화된 코드를 생성하기 위해 에너지 소비 모델들에 기초하여 이진-대-이진 번역 연산들을 수행할 수도 있다.
다양한 양태들에서, 에너지 소비 모델들 (410) 은 가상 머신 저작자들, 즉 애플리케이션 프로그램들의 저작자들에 의해 공급되고, 및/또는 머신 학습 절차를 사용하여 런타임에 가상 머신 (402) 에 의해 구성될 수도 있다. 머신 학습 절차는 모바일 디바이스가 오브젝트 코드를 작동하고 실행할 때 생성되고 및/또는 업데이트될 수도 있다. 예를 들어, 가상 머신 (402) 은 머신 학습 기술들 및 실험 데이터를 사용함으로써, 유사한 코드의 이전 실행들로부터 수집된 정보에 기초하여 에너지 소비 모델들 (410) 을 구성하도록, 구성될 수도 있다.
도 5 는 개선된 전력 소비를 위해 런타임에서 오브젝트 코드를 최적화하는 일 양태의 방법 (500) 을 예시한다. 전술된 것과 같이, 모바일 디바이스 애플리케이션 프로그램들은 통상적으로 특정 명령 세트 아키텍처 (ISA) 에 결부되고 특정 오퍼레이팅 시스템 인터페이스 (OSI) 에 의존하는 컴파일링된 이진 파일들로서 배포된다. 블록 (502) 에서, 모바일 디바이스는 가상 ISA/바이트코드 (예컨대, 달빅) 에서 또는 오브젝트 코드 (예컨대, ARM 실행가능) 으로서 컴파일링된 이진 코드 파일을 수신할 수도 있다. 컴파일링된 이진 파일은 모바일 디바이스 오퍼레이팅 시스템에 의해 수신되고, 모바일의 머신 계층에서 동작하는 시스템 가상 머신에 제공될 수도 있다. 블록 (504) 에서, 가상 머신은 하나 이상의 에너지 소비 모델들을 코드에 적용함으로서 코드를 컴파일링/번역하고 및/또는 최적화된 오브젝트 코드를 생성할 수도 있으며, 이는 그 오브젝트 코드가 하드웨어에 의해 실행될 방식을 결정하고 및/또는 전력 최적화된 동작들의 대안적인 시퀀스로 번역되어야 하는 오브젝트 코드 내의 패턴들 또는 세그먼트들을 인식하기 위해 가상 머신에 의해 사용될 수도 있다. 예를 들면, 가상 머신은 과도한 양의 에너지를 소비하는 코드 내의 연산자들 (예컨대, 곱셈 연산들) 을 식별하고, 식별된 연산자들에 대한 적절한 대안적인 연산들 (예컨대, 쉬프트-및-가산 연산들) 을 식별하고, 오브젝트 코드의 이진-대-이진 번역을 수행하여 최적화된 오브젝트 코드를 생성하기 위해, 에너지 소비 모델들을 사용할 수도 있다. 번역된 코드는 애플리케이션의 다음 실행이 코드를 분석하고 최적화하는 프로세스들을 반복하는 것을 필요로하지 않도록 생성되기 때문에 절약될 수도 있다. 블록 (506) 에서, 최적화된 코드는 하드웨어 상에 로딩되고 프로세서/코어에서 실행될 수도 있다.
일 양태에서, 가상 머신은 에너지 소비 모델들을 계속해서 업데이트하고, 최적화된 오브젝트 코드의 이전 실행들에 의해 소비된 실제 전력의 측정들에 기초하여 어브젝트 코드를 재생성할 수도 있다. 이러한 방식으로, 모바일 디바이스 프로세서들의 실제 성능은 프로세서 성능에서 다수-대-다수 (lot-to-lot) 가변성을 반영하지 않을 수도 있는 고정 모델에 의존하는 것보다 오브젝트 코드를 최적화하는데 사용될 수도 있다.
도 6 은 에너지 소비 모델들을 계속해서 업데이트하고 오브젝트 코드를 재생성하는 일 양태의 방법 (600) 을 수행하도록 구성된 컴퓨팅 디바이스에서 예시적인 논리적인 컴포넌트들 및 데이터 흐름들을 예시하는 컴포넌트/프로세스 흐름도이다. 전술된 것과 같이, 가상 머신은 하나 이상의 시스템 온 칩들 (SOCs) 을 포함할 수도 있는다수의 코어들 및/또는 프로세서들을 갖는 모바일 컴퓨팅 디바이스에서 구현될 수도 있다. 도 6 에 예시된 실시예에서, 모바일 컴퓨팅 디바이스는 중앙 프로세서 유닛 (602), 헥사곤 QDSP 코어 (604), 및 그래픽 프로세싱 유닛 (GPU; 606) 을 포함한다. 이들 프로세서들 각각은 생성된 오브젝트 코드의 실행 동안 소비된 전력을 측정하도록 계측될 수도 있다.
컴필레이션 유닛 (618) 은 컴파일러 중간 표현 청크들을 생성하고, 코드 청크들을 타겟 선택기 (616) 에 전송할 수도 있다. 타겟 선택기 (616) 는 프로세서들의 사용가능성을 모니터링하고, 코드의 세그먼트를 실행하기 위한 가장 적합한 프로세서 (예컨대, 최소 활용된 프로세서, 최소 양의 전력을 요구하는 프로세서, 등) 를 선택할 수도 있다. 타겟 선택기 (616) 는 코드 청크를 수신할 수도 있는 코드 생성기 모듈 (608, 610, 612) 에 코드 청크를 전송하고, 선택된 코어/프로세서 (602, 604, 606) 에 대한 코드를 최적화하기 위해 코드의 명령-시퀀스 대 명령-시퀀스 번역을 을 수행한다. 최적화된 코드는 그 후에, 실행을 위해 선택된 코어/프로세서 (602, 604, 606) 상에 로딩될 수도 있다.
실행 동안, 각각의 코드 청크를 프로세싱할 시 각각의 프로세서에 의해 소비되는 전력의 양에 관한 정보가 수집될 수도 있다. 실행된 코드 청크들은 수집된 전력 소비 정보로 태깅 및/또는 주석 표시될 수도 있다. 측정된 전력 소비 정보는, 측정된 소비 정보를 성능 예측 모델과 비교하는, 성능 예측 모듈 (614) 로 전송될 수도 있다. 실제 전력 소비 모델과 예측된 성능 모델과의 비교의 결과들은 타겟 선택기 (616) 에 다시 제공될 수도 있다. 타겟 선택기 (616) 는 비교 결과들을 사용하여 전력 소비 모델들 및 최적화 절차들을 업데이트할 수도 있고, 따라서 이후 생성된 오브젝트 코드 청크들의 전력 소비 특성들이 개선되게 한다.
다양한 양태들은 전력 함수를 결정하기 위해 컴파일/번역 및 최적화 연산들을 수행하는 에너지 비용 및 전력 절약들의 합을 사용할 수도 있다. 전력 함수는 각각의 전력 모델과 연관된 순 전력 절약들을 결정하고 및/또는 최적화들이 수행되어야하는지 여부를 결정하기 위해 사용될 수도 있다. 예를 들면, 전력 함수는 최적화를 수행하는데 필요한 에너지의 양이 최적화에 의해 절약된 에너지의 양을 초과하는지 결정하는데 사용될 수도 있고, 그 경우 최적화의 성능은 상쇄되거나 지연될 수도 있다.
일 양태에서, 시스템 가상 머신은 런타임에서 수집된 전력 소비 값들에 기초하여 전력 절약들을 계산할 수도 있다. 시스템 가상 머신은 측정된 전력 소비 특성들 및 계산된 전력 절약들의 조합에 기초하여, 전력 소비 모델들을 주기적으로 업데이트하고 코드 청크들을 재생성할 수도 있다. 전력 절약들은 선형 다항식 함수를 사용하여, 또는 컴파일/번역 및 최적화 동작들을 수행하는데 필요한 작업 양에 의해 오프셋된, 계산된 시간 프레임에 걸쳐 절약된 전력의 양으로서 계산될 수도 있다.
일 양태에서, 하드웨어는 실행중인 코드의 전력 소비 특성들을 측정하기 위해 추가의 회로로 계측될 수도 있다. 시스템 가상 머신은 추가의 회로에 의해 실행된 측정들을 판독하고, 측정된 전력 소비 특성들을 사용하여 최적화 절차들을 수행하도록 구성될 수도 있다.
도 7 은 에너지 소비 모델들을 업데이트하고, 런타임에서 오브젝트 코드를 계속해서 재최적화하는 일 양태의 방법 (700) 을 예시한다. 블록 (702) 에서, 가상 머신 컴필레이션 유닛은 하나 이상의 프로세서들에서의 실행을 위해 네이티브 오브젝트 코드 유닛들을 생성할 수도 있다. 오브젝트 코드 유닛들은 최적화되고 및/또는 변환될 경우, 태깅되고 및/또는 주석 표시될 수도 있다. 태그들/주석표시들은 각각의 코드 유닛에 의해 소비된 전력의 양을 트래킹하기 위해 가상 머신에 의해 사용될 수도 있다. 블록 (704) 에서, 가상 머신은 코드 유닛들을 실행하는 전력 소비 특성들을 측정하도록 추가의 회로로 계측된 프로세서에 하나 이상의 생성된 코드 유닛들을 실행할 수도 있다. 블록 (706) 에서, 전력 소비 정보는 프로세서로부터 수집될 수도 있다. 블록 (708) 에서, 측정된 전력 소비 정보는 성능 예측 모델과 비교될 수도 있고, 실제 전력 소비와 예측된 성능 간의 비교 결과들은 메모리에 저장될 수도 있다. 블록 (710) 에서, 저장된 결과들은 네이티브 오브젝트 코드 유닛들을 생성하기 위해 가상 머신 컴필레이션 유닛에 의해 사용되는 성능 모델들 및/또는 전력 모델들을 업데이트하는데 사용될 수도 있다. 블록 (712) 에서, 가상 머신 컴필레이션 유닛은 아직 실행되지 않은 이전에 최적화된 오브젝트 코드 또는 코드 세그먼트들을 재생성하고, 블록 (704) 에서 재생성된 코드를 실행할 수도 있다. 이러한 방식으로, 실제 전력 소비와 예측된 성능 간의 비교들은 후속 오브젝트 코드 최적화들을 위해 더 양호한 최적화 방법이 식별되고 사용될 수 있도록, 컴필레이션 유닛에 다시 제공될 수도 있다.
비교들은 또한 더 낮은 것보다는 더 높은 전력 소비를 발생하는 이전의 최적화 절차들을 식별하는데 사용될 수도 있다. 예를 들면, 가상 머신은 전력 소비를 측정하도록 추가의 회로에 의해 계측된 프로세서에 최적화된 코드 유닛을 실행하고, 최적화된 코드에 의해 소비된 실제 전력 양을 측정하며, 소비된 실제 전력 양이 원래의 코드에 의해 소비된 전력의 양을 초과할 경우, 다른 코드의 유닛들에 유사한 변환들을 수행하는 것을 백오프할 수도 있다. 이러한 방식으로, 가상 머신은 이진 변환들이 특정 하드웨어 유닛에 유효하고 변환들이 유효하지 않은 시간에 걸쳐 학습하고, 필수적으로 모델들에 대한 조정들을 실행하도록 구성될 수도 있다.
다양한 양태들에서, 다양한 피드백 및 머신 학습 기술들이 사용될 수도 있다. 코드 최적화 규칙 세트들은 측정된 결과들이 예측 모델로부터 벗어날 경우 변경되거나 업데이트될 수도 있다. 머신 교란 및 테스트 방법 실험들은 예컨대, 최적화 규칙을 변경시킴으로써, 최적화 규칙에 대한 변경 이전 및 이후에 최적화된 코드의 측정된 전력 소비를 비교함으로써, 그리고 최적 결과들을 렌더링하는 최적화 규칙을 사용을 위해 선택함으로써 수행될 수도 있다. 일 양태에서, 상이한 길이의 최적화된 코드의 전력 성능은 더 양호한 최적화가 발생할 수 있도록 패턴들을 인식하기 위해 서로 비교될 수도 있다.
피드백 및 학습 메커니즘들은 다수의 장점들을 제공한다. 예를 들어, 모바일 디바이스 개발자는 디바이스-특정 전력 소비 모델을 생성하는데 필요하지 않은데, 이는 모델들이 디바이스 개발을 간략화하는 머신 학습을 통해 모바일 디바이스 자체에 의해 자동으로 생성되기 때문이다. 다른 예로서, 피드백 및 학습 메커니즘들은 다양한 양태들이, 초기 설계가 설정된 이후 (예컨대 새로운 메모리의 부가, 프로세서의 대체 등등) 및 모델이 설계된 이후에 발생하는 하드웨어의 변경들에 대하여 수용하게 한다. 피드백 및 학습 메커니즘들은 또한 다양한 양태들이 20 퍼센트까지 변화할 수 있는 프로세서 전력 소비 특성들의 다수-대-다수 및 선-대-선 가변성들을 더 양호하게 고려하게 한다. 예를 들어, 특정 다이에 형성된 칩들 중 일부는 (예컨대, 곱셈 연산들 대신 쉬프트 및 가산 연산들을 사용하여) 특정 방식으로 오브젝트 코드들을 최적화하는데 유리할 수도 있지만, 일부는 다수-대-다수 및 선-대-선 가변성으로 인해 동일한 최적화로부터 더 높은 전력 소비를 실제로 경험할 수도 있다. 다양한 양태들은 칩/하드웨어의 개별 특성들에 기초하여 코드를 최적화함으로써 그러한 가변성을 고려할 수도 있다.
전술된 것과 같이, 다양한 양태들은 전력 함수를 결정하기 위해 컴파일/번역 및 최적화 동작들을 수행하는 에너지 비용 및 전력 절약들의 합을 사용하며, 이는 최적화들이 수행되어야 하는지 여부를 결정하는데 사용될 수도 있다. 예를 들면, 전력 함수는 최적화를 수행하는데 필요한 에너지의 양이 최적화에 의해 절약된 에너지의 양을 초과하는지 결정하도록 사용될 수도 있다. 일 양태에서, 최적화된 코드에 의해 보존된 에너지의 양보다 더 많은 에너지를 수행하기 위해 필요로 하는 최적화 절차들과 연관된 모델들은 메모리에 저장될 수도 있고, 컴퓨팅 디바이스가 배터리 전력상에 작동하고 있지 않을 경우에 수행될 수도 있다.
도 8 은 모바일 디바이스가 전력 소스에 플러그되고 배터리 전력상에 작동하고 있지 않을 경우에 오브젝트 코드 최적화들을 수행하는 일 양태의 방법 (800) 을 예시하는 프로세스 흐름도이다. 블록 (802) 에서, 가상 머신은 전술된 임의의 양태들에 따라 최적화된 오브젝트 코드 유닛들을 생성하고, 실행을 시작할 수도 있다. 블록 (804) 에서, 가상 머신은 추가의 최적화들이 사용가능한 것을 결정하고, 사용가능한 최적화들에 관한 정보를 메모리에 저장할 수도 있다. 블록 (806) 에서, 가상 머신은 식별된 최적화들 중 어떤 것도 수행하지 않고 코드의 실행을 계속할 수도 있다. 결정 블록 (808) 에서, 컴퓨팅 디바이스는 새로운 전력 소스 (예컨대, 유선 전력 접속) 이 디바이스에 사용가능한지 결정하기 위한 동작들을 수행할 수도 있다. 새로운 전력 소스가 사용가능하지 않을 경우 (결정 블록 (808) = "아니오"), 블록 (806) 에서 가상 머신은 식별된 최적화들 중 어떤 것도 수행하지 않고 코드를 실행하는 것을 계속할 수도 있다. 다른 한편으로, 프로세서가 새로운 전력 소스가 사용가능하지 않은 것을 (결정 블록 (808) = "예") 결정하면, 블록 (810) 에서 가상 머신은 메모리로부터 저장된 최적화 정보를 취출하고 최적화들을 수행하며 (전력 모델들을 업데이트하고, 오브젝트 코드를 재생성하는, 등등), 최적화된 코드를 메모리에 저장할 수도 있다. 이러한 방식으로, 최적화 절차들은, 최적화들을 수행하는 것과 연관된 에너지 비용들이 최적화들로부터 발생하는 에너지 이득들을 초과하지 않을 경우에만 수행될 수도 있다.
일 양태에서, 최적화들로부터 발생하는 최적화된 오브젝트 코드는 메모리에 저장되고, 코드의 후속 실행들을 위해 사용될 수도 있다. 최적화들은 특정 하드웨어에 특정한 에너지 소비의 모델과 함께 수행될 수도 있으며, 특정 하드웨어는 실행 동안 제조업체에 의해 제공되고 및/또는 모바일 디바이스에 의해 학습될 수도 있다. 이러한 방식으로, 전술된 다양한 최적화 절차들은 런타임에서, 코드가 로딩될 경우 런타임 이전에, 또는 프로세스가 실행되는 제 1 시간에 수행될 수도 있다. 다양한 최적화 절차들은 런타임 코드 생성 프로세스의 일부 또는 정적 코드 생성 프로세스의 일부일 수도 있다.
다양한 양태들에서, 전력에 접속될 경우 최적화들을 수행하는 것이 런타임에 최적화를 수행하는 것과 배타적인 것은 아님이 이해되어야 한다. 예를 들어, 시스템 가상 머신은 (예컨대, 실행 동안) 필요에 따라, 또는 (예컨대, 전력에 접속되고 유휴일 경우) 미리 최적화들을 수행할 수도 있다.
최적화를 적용할 시점에 관한 결정들이 성능 데이터를 수집할 시점에 관한 결정들과 독립적일 수도 있는 것이 이해되어야 한다. 다양한 양태들은 코드의 실행 동안 전력 소비 데이터를 수집하고, 조건이 충족될 때까지 (예컨대, 디바이스가 전력에 접속될 때까지) 수집된 데이터에 작용하지 않을 수도 있다.
다양한 양태들과 함께 사용하기에 적합한 통상의 모바일 디바이스들 (900) 은 도 9 에 예시된 컴포넌트들을 공통으로 가질 것이다. 예를 들면, 예시적인 모바일 디바이스 (900) 는 내부 메모리 (901) 에 커플링된 프로세서 (902), 디스플레이 (904), 및 스피커 (964) 를 포함할 수도 있다. 추가로, 모바일 디바이스는 프로세서 (902) 에 커플링되어 전자기 방사를 전송 및 수신하기 위한 안테나 (924) 를 가질 수도 있다. 일부 양태들에서, 모바일 디바이스 (900) 는 시스템 온 칩들을 포함할 수도 있는, 하나 이상의 더 특수화된 또는 범용의 프로세서들 (905, 924) 을 포함할 수도 있다. 모바일 디바이스들은 통상적으로 사용자 입력들을 수신하기 위해 키패드 또는 미니어처 키보드 및 메뉴 선택 버튼들 또는 록커 스위치들을 포함한다.
도 10 은 다양한 양태들에 따라 사용하기에 적합한 다른 예시적인 모바일 디바이스 (1000) 를 예시한다. 예를 들면, 모바일 디바이스 (1000) 는 내부 메모리 (1001) 에 커플링된 프로세서 (1002), 및 디스플레이 (1009)를 포함할 수도 있다. 추가적으로, 모바일 디바이스는 정보를 전송하고 송신하기 위한 통신 포트 (1005) 를 가질 수도 있다. 모바일 디바이스 (1000) 는 또한 사용자 입력들을 수신하기 위한 키보드 (1008) 및 선택 버튼들 (1007) 을 포함할 수도 있다.
프로세서들 (902, 905, 924, 1002) 은, 본원에 설명되는 여러 양태들의 기능들을 포함하는 다양한 기능들을 수행하는 소프트웨어 명령들(어플리케이션들) 에 의해 구성될 수도 있는 임의의 프로그램가능 마이크로프로세서, 마이크로컴퓨터 또는, 다중 프로세서 칩 또는 칩들일 수도 있다. 통상적으로, 소프트웨어 애플리케이션들 및 프로세서 실행가능한 명령들은 액세스되어 프로세서들 (902, 905, 924, 1002) 에 로딩되기 전에 내부 메모리 (901, 1001) 에 저장될 수도 있다. 일부 모바일 디바이스들에서, 프로세서들 (902, 905, 924, 1002) 은 애플리케이션 소프트웨어 명령들을 저장하기에 충분한 내부 메모리를 포함할 수도 있다. 일부 모바일 디바이스들에서, 보안 (secure) 메모리가 프로세서 (902, 905, 924, 1002) 에 커플링된 별개의 메모리 칩에 있을 수도 있다. 많은 모바일 디바이스들에서, 내부 메모리 (901, 1001) 는 휘발성 메모리 또는 비휘발성 메모리, 예컨대 플래시 메모리, 또는 양자의 조합일 수도 있다. 이 설명의 목적을 위해, 메모리에 대한 일반적인 언급은 내부 메모리, 모바일 디바이스에 플러깅되는 탈착가능 메모리, 및 프로세서들 내의 메모리를 포함한, 프로세서들 (902, 905, 924, 1002) 에 의해 액세스가능한 모든 메모리를 지칭한다.
앞선 방법 설명들 및 프로세스 흐름도들은 단지 예시적인 예들로서 제공된 것이며, 여러 양태들의 단계들이 제시된 순서로 수행되어야 한다는 것을 요구하거나 암시하려는 것이 아니다. 당업자가 인식하는 바와 같이, 상술한 양태들에서 단계들의 순서는 임의의 순서로도 수행될 수도 있다. "그후 (thereafter)", "그러면 (then)", "다음 (next)", 등과 같은 단어들은, 단계들의 순서를 한정하려는 것이 아니라; 이들 단어는 그 방법들의 설명을 통하여 독자를 안내하기 위하여 단순히 사용하는 것이다. 또한, 예를 들면, 관사들 "a", "an" 또는 "the" 를 사용하는 단수 형태의 특허청구범위 요소들에 대한 임의의 참조는 그 요소를 단수로 제한하는 것으로 이해되어선 안된다.
본원에서 개시된 양태들과 연계하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들 양자 모두의 조합들로서 구현될 수도 있다. 하드웨어 및 소프트웨어의 이러한 상호 교환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들을 그들의 기능적 관점에서 일반적으로 위에서 설명되었다. 그러한 기능이 하드웨어 또는 소프트웨어로 구현되는지 여부는 특정 애플리케이션 및 전체 시스템에 부과되는 설계 제약들에 따라 달라진다. 당업자라면, 상술한 기능성을 각각의 특정 애플리케이션에 대해 다양한 방식으로 구현할 수도 있지만, 이러한 구현 결정은 본 발명의 범위를 벗어나게 하는 것으로 이해되어서는 안된다.
본원에서 개시된 양태들과 연계하여 설명된 다양한 예시적인 논리들, 논리 블록들, 모듈들, 및 회로들을 구현하기 위해 사용된 하드웨어는, 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 반도체 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA) 또는 다른 프로그래머블 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본원에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합에 의해 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안에서, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합, 예를 들면, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 연계한 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로 구현될 수도 있다. 대안적으로, 몇몇 단계들 또는 방법들은 소정의 기능에 고유한 회로부에 의해 수행될 수도 있다.
하나 이상의 예시적인 양태들에서, 상술된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되면, 상기 기능들은 하나 이상의 명령들 또는 코드로서 컴퓨터 판독 가능한 매체 상에 저장되거나 또는 송신될 수도 있다. 본원에서 개시된 방법 또는 알고리즘의 단계들은, 비-일시적 컴퓨터 판독가능 저장 매체 상에 상주할 수도 있는 프로세서 실행가능 소프트웨어 모듈에서 구현될 수도 있다. 컴퓨터 판독가능 매체들은 한 장소에서 다른 장소로 컴퓨터 프로그램의 전송을 가능하게 하는 임의의 매체를 포함하여 컴퓨터 저장 매체들 및 통신 매체들 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수도 있다. 비제한적인 예로서, 이러한 컴퓨터 판독 가능한 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 스토리지 디바이스들, 또는 요구되는 프로그램 코드를 명령들 또는 데이터 구조들의 형태로 이송 또는 저장하기 위해 사용될 수 있으며 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속물은 컴퓨터 판독 가능한 매체라고 적절히 칭해진다. 예를 들면, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 회선, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 전송되면, 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 회선, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의 내에 포함된다. 본 명세서에서 사용되는 바와 같이, 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크 및 블루레이 디스크를 포함한다. 위의 조합들도 컴퓨터 판독가능 매체들의 범위 내에 포함되어야 한다. 추가적으로, 방법 또는 알고리즘의 동작들은 코드들 및/또는 명령들의 하나 또는 임의의 조합 또는 세트로서 머신 판독가능 매체 및/또는 컴퓨터 판독가능 매체 상에 상주할 수도 있고, 이들은 컴퓨터 프로그램 제품에 통합될 수도 있다.
개시된 실시형태들의 상기 설명들은 임의의 당업자가 본 발명을 실시하거나 이용하는 것을 가능하게 하도록 하기 위해 제공된다. 이러한 실시형태들에 대한 다양한 수정예들이 당업자에게는 자명할 것이고, 본원에서 정의된 일반적인 원칙들은 본 발명의 취지와 범위를 벗어나지 않으면서 다른 실시형태들에 적용될 수도 있다. 따라서, 본 발명은 본원에서 보여진 실시형태들로 제한되도록 의도된 것은 아니며 본원의 개시된 원칙들과 신규의 특징들 및 하기의 특허청구범위와 일치하는 광의의 범위가 제공되어야 한다.

Claims (43)

  1. 컴퓨팅 디바이스 상의 실행 동안 전력 절약들을 위해 오브젝트 코드를 최적화하는 방법으로서,
    상기 컴퓨팅 디바이스의 시스템 소프트웨어에서 컴파일링된 이진 오브젝트 코드를 수신하는 단계;
    전력 절약들을 위해 최적화될 수 있는 코드 세그먼트들을 식별하기 위해, 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하는 단계;
    전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 단계; 및
    상기 컴퓨팅 디바이스의 프로세서상에서 상기 전력 최적화된 오브젝트 코드를 실행하는 단계를 포함하는, 오브젝트 코드를 최적화하는 방법.
  2. 제 1 항에 있어서,
    상기 컴파일링된 이진 오브젝트 코드를 수신하는 상기 시스템 소프트웨어는 시스템 가상 머신 또는 하이퍼바이저 중 하나인, 오브젝트 코드를 최적화하는 방법.
  3. 제 1 항에 있어서,
    상기 컴파일링된 이진 오브젝트 코드를 수신하는 상기 시스템 소프트웨어는 오퍼레이팅 시스템인, 오브젝트 코드를 최적화하는 방법.
  4. 제 1 항에 있어서,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 단계는, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처로 번역하는 단계를 포함하는, 오브젝트 코드를 최적화하는 방법.
  5. 제 4 항에 있어서,
    상기 제 1 명령 세트 아키텍처는 상기 제 2 명령 세트 아키텍처와 동일한 명령 세트 아키텍처인, 오브젝트 코드를 최적화하는 방법.
  6. 제 1 항에 있어서,
    상기 전력 절약들을 위해 최적화될 수 있는 코드 세그먼트들을 식별하기 위해 상기 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 상기 오브젝트 코드를 분석하는 단계는, 식별된 오브젝트 코드 동작들과 동일한 결과들을 달성하는 대안적인 동작들이 존재하는지 여부를 결정하는 단계를 포함하고,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 단계는, 번역 동안, 상기 식별된 오브젝트 코드 동작들을 상기 대안적인 동작들로 대체하는 단계를 포함하는, 오브젝트 코드를 최적화하는 방법.
  7. 제 1 항에 있어서,
    새로운 전력 소스로의 접속을 감지하는 단계를 더 포함하며,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 단계는, 상기 새로운 전력 소스로의 접속이 감지될 경우 수행되는, 오브젝트 코드를 최적화하는 방법.
  8. 제 1 항에 있어서,
    상기 수신된 오브젝트 코드를 분석하는 단계는, 전력 효율을 위해 최적화될 수 있는 오브젝트 코드의 세그먼트들을 식별하기 위해 전력 소비 모델을 사용하는 단계를 포함하는, 오브젝트 코드를 최적화하는 방법.
  9. 제 8 항에 있어서,
    전력 최적화된 오브젝트 코드의 세그먼트들의 실행시 소비 전력의 양을 측정하는 단계;
    상기 측정된 소비 전력의 양을 상기 전력 소비 모델의 예측들과 비교하는 단계; 및
    상기 비교의 결과에 기초하여 상기 전력 소비 모델을 수정하는 단계를 더 포함하는, 오브젝트 코드를 최적화하는 방법.
  10. 개선된 전력 절약들에 대한 실행 동안 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스로서,
    시스템 소프트웨어에서 컴파일링된 이진 오브젝트 코드를 수신하는 수단;
    전력 절약들을 위해 최적화될 수 있는 코드 세그먼트들을 식별하기 위해, 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하는 수단;
    전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 수단; 및
    상기 컴퓨팅 디바이스의 프로세서상에서 상기 전력 최적화된 오브젝트 코드를 실행하는 수단을 포함하는, 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스.
  11. 제 10 항에 있어서,
    상기 시스템 소프트웨어에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 수단은, 시스템 가상 머신 또는 하이퍼바이저 중 하나에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 수단을 포함하는, 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스.
  12. 제 10 항에 있어서,
    상기 시스템 소프트웨어에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 수단은, 오퍼레이팅 시스템에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 수단을 포함하는, 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스.
  13. 제 10 항에 있어서,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 수단은, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처로 번역하는 수단을 포함하는, 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스.
  14. 제 13 항에 있어서,
    상기 제 1 명령 세트 아키텍처를 상기 제 2 명령 세트 아키텍처로 번역하는 수단은, 상기 제 1 명령 세트 아키텍처를 상기 제 2 명령 세트 아키텍처와 동일한 명령 세트 아키텍처로 번역하는 수단을 포함하는, 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스.
  15. 제 10 항에 있어서,
    상기 전력 절약들을 위해 최적화될 수 있는 코드 세그먼트들을 식별하기 위해 상기 머신 계층에서 동작하는 동적 이진 번역기에서 상기 수신된 오브젝트 코드를 분석하는 수단은, 식별된 오브젝트 코드 동작들과 동일한 결과들을 달성하는 대안적인 동작들이 존재하는지 여부를 결정하는 수단을 포함하고,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 수단은, 번역 동안, 상기 식별된 오브젝트 코드 동작들을 상기 대안적인 동작들로 대체하는 수단을 포함하는, 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스.
  16. 제 10 항에 있어서,
    새로운 전력 소스로의 접속을 감지하는 수단을 더 포함하며,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 수단은, 상기 새로운 전력 소스로의 접속이 감지될 경우 전력 최적화된 오브젝트 코드를 생성하기 위해 수신된 코드를 번역하는 수단을 포함하는, 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스.
  17. 제 10 항에 있어서,
    상기 수신된 오브젝트 코드를 분석하는 수단은, 전력 효율을 위해 최적화될 수 있는 오브젝트 코드의 세그먼트들을 식별하기 위해 전력 소비 모델을 사용하는 수단을 포함하는, 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스.
  18. 제 10 항에 있어서,
    전력 최적화된 오브젝트 코드의 세그먼트들의 실행시 소비 전력의 양을 측정하는 수단;
    상기 측정된 소비 전력의 양을 상기 전력 소비 모델의 예측들과 비교하는수단; 및
    상기 비교의 결과에 기초하여 상기 전력 소비 모델을 수정하는 수단을 더 포함하는, 오브젝트 코드를 최적화하도록 구성된 컴퓨팅 디바이스.
  19. 컴퓨팅 디바이스로서,
    메모리; 및
    상기 메모리에 커플링된 하나 이상의 프로세서들을 포함하며,
    상기 하나 이상의 프로세서들은 상기 컴퓨팅 디바이스가 동작들을 수행하도록 하는 프로세서 실행가능한 명령들로 구성되며, 상기 동작들은,
    시스템 소프트웨어에서 컴파일링된 이진 오브젝트 코드를 수신하고;
    전력 절약들을 위해 최적화될 수 있는 코드 세그먼트들을 식별하기 위해, 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하고;
    전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하며; 그리고
    상기 전력 최적화된 오브젝트 코드를 실행하는
    것을 포함하는, 컴퓨팅 디바이스.
  20. 제 19 항에 있어서,
    상기 하나 이상의 프로세서들은 상기 컴퓨팅 디바이스가 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 시스템 소프트웨어에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 것이, 시스템 가상 머신 또는 하이퍼바이저 중 하나에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 것을 포함하게 하는, 컴퓨팅 디바이스.
  21. 제 19 항에 있어서,
    상기 하나 이상의 프로세서들은 상기 컴퓨팅 디바이스가 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 시스템 소프트웨어에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 것이, 오퍼레이팅 시스템에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 것을 포함하게 하는, 컴퓨팅 디바이스.
  22. 제 19 항에 있어서,
    상기 하나 이상의 프로세서들은 상기 컴퓨팅 디바이스가 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처로 번역하는 것을 포함하게 하는, 컴퓨팅 디바이스.
  23. 제 22 항에 있어서,
    상기 하나 이상의 프로세서들은 상기 컴퓨팅 디바이스가 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 제 1 명령 세트 아키텍처가 상기 제 2 명령 세트 아키텍처와 동일하게 하는, 컴퓨팅 디바이스.
  24. 제 19 항에 있어서,
    상기 하나 이상의 프로세서들은 상기 컴퓨팅 디바이스가 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 전력 절약들을 위해 최적화될 수 있는 코드 세그먼트들을 식별하기 위해 상기 머신 계층에서 동작하는 동적 이진 번역기에서 상기 수신된 오브젝트 코드를 분석하는 것이, 식별된 오브젝트 코드 동작들과 동일한 결과들을 달성하는 대안적인 동작들이 존재하는지 여부를 결정하는 것을 포함하게 하고, 그리고
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 번역 동안, 상기 식별된 오브젝트 코드 동작들을 상기 대안적인 동작들로 대체하는 것을 포함하게 하는, 컴퓨팅 디바이스.
  25. 제 19 항에 있어서,
    상기 하나 이상의 프로세서들은 상기 컴퓨팅 디바이스가 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    새로운 전력 소스로의 동작을 감지하는
    것을 더 포함하며, 그리고
    상기 하나 이상의 프로세서들은 상기 컴퓨팅 디바이스가 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 상기 새로운 전력 소스로의 접속이 감지될 경우 수행되게 하는, 컴퓨팅 디바이스.
  26. 제 19 항에 있어서,
    상기 하나 이상의 프로세서들은 상기 컴퓨팅 디바이스가 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 수신된 오브젝트 코드를 분석하는 것이, 전력 효율을 위해 최적화될 수 있는 오브젝트 코드의 세그먼트들을 식별하기 위해 전력 소비 모델을 사용하는 것을 포함하게 하는, 컴퓨팅 디바이스.
  27. 제 26 항에 있어서,
    상기 하나 이상의 프로세서들은 상기 컴퓨팅 디바이스가 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    전력 최적화된 오브젝트 코드의 세그먼트들의 실행시 소비 전력의 양을 측정하고;
    상기 측정된 소비 전력의 양을 상기 전력 소비 모델의 예측들과 비교하며; 그리고
    상기 비교의 결과에 기초하여 상기 전력 소비 모델을 수정하는
    것을 더 포함하는, 컴퓨팅 디바이스.
  28. 저장된 프로세서 실행가능 소프트웨어 명령들을 갖는 비-일시적 프로세서 판독가능 저장 매체로서,
    상기 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 컴퓨팅 디바이스 상의 실행 동안 전력 절약들을 위해 오브젝트 코드를 최적화하기 위한 동작들을 수행하게 하도록 구성되며, 상기 동작들은,
    시스템 소프트웨어에서 컴파일링된 이진 오브젝트 코드를 수신하고;
    전력 절약들을 위해 최적화될 수 있는 코드 세그먼트들을 식별하기 위해, 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하고;
    전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하며; 그리고
    상기 컴퓨팅 디바이스의 프로세서상에서 상기 전력 최적화된 오브젝트 코드를 실행하는
    것을 포함하는, 비-일시적 프로세서 판독가능 저장 매체.
  29. 제 28 항에 있어서,
    상기 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 상기 동작들은,
    상기 시스템 소프트웨어에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 것이, 시스템 가상 머신 또는 하이퍼바이저 중 하나에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 것을 포함하게 하는, 비-일시적 프로세서 판독가능 저장 매체.
  30. 제 28 항에 있어서,
    상기 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 상기 동작들은,
    상기 시스템 소프트웨어에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 것이, 오퍼레이팅 시스템에서 상기 컴파일링된 이진 오브젝트 코드를 수신하는 것을 포함하게 하는, 비-일시적 프로세서 판독가능 저장 매체.
  31. 제 28 항에 있어서,
    상기 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 상기 동작들은,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처로 번역하는 것을 포함하게 하는, 비-일시적 프로세서 판독가능 저장 매체.
  32. 제 31 항에 있어서,
    상기 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 상기 동작들은,
    상기 제 1 명령 세트 아키텍처가 상기 제 2 명령 세트 아키텍처와 동일하게 하는, 비-일시적 프로세서 판독가능 저장 매체.
  33. 제 28 항에 있어서,
    상기 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 상기 동작들은,
    상기 전력 절약들을 위해 최적화될 수 있는 코드 세그먼트들을 식별하기 위해 상기 머신 계층에서 동작하는 동적 이진 번역기에서 상기 수신된 오브젝트 코드를 분석하는 것이, 식별된 오브젝트 코드 동작들과 동일한 결과들을 달성하는 대안적인 동작들이 존재하는지 여부를 결정하는 것을 포함하게 하고, 그리고
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 번역 동안, 상기 식별된 오브젝트 코드 동작들을 상기 대안적인 동작들로 대체하는 것을 포함하게 하는, 비-일시적 프로세서 판독가능 저장 매체.
  34. 제 28 항에 있어서,
    상기 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 상기 동작들은,
    새로운 전력 소스로의 동작을 감지하는
    것을 더 포함하며, 그리고
    상기 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 상기 동작들은,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 상기 새로운 전력 소스로의 접속이 감지될 경우 수행되게 하는, 비-일시적 프로세서 판독가능 저장 매체.
  35. 제 28 항에 있어서,
    상기 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 상기 동작들은,
    상기 수신된 오브젝트 코드를 분석하는 것이, 전력 효율을 위해 최적화될 수 있는 오브젝트 코드의 세그먼트들을 식별하기 위해 전력 소비 모델을 사용하는 것을 포함하게 하는, 비-일시적 프로세서 판독가능 저장 매체.
  36. 제 35 항에 있어서,
    상기 저장된 프로세서 실행가능 소프트웨어 명령들은 프로세서로 하여금 동작들을 수행하게 하도록 구성되며, 상기 동작들은,
    전력 최적화된 오브젝트 코드의 세그먼트들의 실행시 소비 전력의 양을 측정하고;
    상기 측정된 소비 전력의 양을 상기 전력 소비 모델의 예측들과 비교하며; 그리고
    상기 비교의 결과에 기초하여 상기 전력 소비 모델을 수정하는
    것을 더 포함하는, 비-일시적 프로세서 판독가능 저장 매체.
  37. 시스템 온 칩으로서,
    메모리; 및
    상기 메모리에 커플링된 하나 이상의 코어들을 포함하며,
    상기 하나 이상의 코어들은 상기 시스템 온 칩이 동작들을 수행하도록 하는 프로세서 실행가능한 명령들로 구성되며, 상기 동작들은,
    오퍼레이팅 시스템에서 컴파일링된 이진 오브젝트 코드를 수신하고;
    전력 절약들을 위해 최적화될 수 있는 코드 세그먼트들을 식별하기 위해, 머신 계층에서 동작하는 동적 이진 번역기에서 수신된 오브젝트 코드를 분석하고;
    전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하며; 그리고
    상기 전력 최적화된 오브젝트 코드를 실행하는
    것을 포함하는, 시스템 온 칩.
  38. 제 37 항에 있어서,
    상기 하나 이상의 코어들은 상기 시스템 온 칩이 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 제 1 명령 세트 아키텍처를 제 2 명령 세트 아키텍처로 번역하는 것을 포함하게 하는, 시스템 온 칩.
  39. 제 38 항에 있어서,
    상기 하나 이상의 코어들은 상기 시스템 온 칩이 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 제 1 명령 세트 아키텍처가 상기 제 2 명령 세트 아키텍처와 동일하게 하는, 시스템 온 칩.
  40. 제 37 항에 있어서,
    상기 하나 이상의 코어들은 상기 시스템 온 칩이 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 전력 절약들을 위해 최적화될 수 있는 코드 세그먼트들을 식별하기 위해 머신 계층에서 동작하는 동적 이진 번역기에서 상기 수신된 오브젝트 코드를 분석하는 것이, 식별된 오브젝트 코드 동작들과 동일한 결과들을 달성하는 대안적인 동작들이 존재하는지 여부를 결정하는 것을 포함하게 하고, 그리고
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 번역 동안, 상기 식별된 오브젝트 코드 동작들을 상기 대안적인 동작들로 대체하는 것을 포함하게 하는, 시스템 온 칩.
  41. 제 37 항에 있어서,
    상기 하나 이상의 코어들은 상기 시스템 온 칩이 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    새로운 전력 소스로의 동작을 감지하는
    것을 더 포함하며, 그리고
    상기 하나 이상의 코어들은 상기 시스템 온 칩이 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 전력 최적화된 오브젝트 코드를 생성하기 위해 상기 동적 이진 번역기에서 상기 수신된 오브젝트 코드의 명령-시퀀스 대 명령-시퀀스 번역을 수행하는 것이, 상기 새로운 전력 소스로의 접속이 감지될 경우 수행되게 하는, 시스템 온 칩.
  42. 제 37 항에 있어서,
    상기 하나 이상의 코어들은 상기 시스템 온 칩이 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 수신된 오브젝트 코드를 분석하는 것이, 전력 효율을 위해 최적화될 수 있는 오브젝트 코드의 세그먼트들을 식별하기 위해 전력 소비 모델을 사용하는 것을 포함하게 하는, 시스템 온 칩.
  43. 제 42 항에 있어서,
    상기 하나 이상의 코어들은 상기 시스템 온 칩이 동작들을 수행하도록 하는 프로세서 실행가능 명령들로 구성되며, 상기 동작들은,
    상기 전력 최적화된 오브젝트 코드의 세그먼트들의 실행시 소비 전력의 양을 측정하고;
    상기 측정된 소비 전력의 양을 상기 전력 소비 모델의 예측들과 비교하며; 그리고
    상기 비교의 결과에 기초하여 상기 전력 소비 모델을 수정하는
    것을 더 포함하는, 시스템 온 칩.
KR1020147010505A 2011-09-20 2012-08-31 컴퓨팅 디바이스들에 대한 동적 전력 최적화 KR101483919B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161536684P 2011-09-20 2011-09-20
US61/536,684 2011-09-20
US13/303,871 US8799693B2 (en) 2011-09-20 2011-11-23 Dynamic power optimization for computing devices
US13/303,871 2011-11-23
PCT/US2012/053341 WO2013043350A1 (en) 2011-09-20 2012-08-31 Dynamic power optimization for computing devices

Publications (2)

Publication Number Publication Date
KR20140079422A true KR20140079422A (ko) 2014-06-26
KR101483919B1 KR101483919B1 (ko) 2015-01-16

Family

ID=47881795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147010505A KR101483919B1 (ko) 2011-09-20 2012-08-31 컴퓨팅 디바이스들에 대한 동적 전력 최적화

Country Status (8)

Country Link
US (1) US8799693B2 (ko)
EP (1) EP2758853B1 (ko)
JP (1) JP5735714B2 (ko)
KR (1) KR101483919B1 (ko)
CN (1) CN103797436B (ko)
ES (1) ES2688808T3 (ko)
HU (1) HUE039894T2 (ko)
WO (1) WO2013043350A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190100850A (ko) * 2018-02-21 2019-08-29 서강대학교산학협력단 힙 메모리 오브젝트의 에너지 소모량 예측 방법 및 이를 구현하는 메모리 시스템

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9098309B2 (en) 2011-09-23 2015-08-04 Qualcomm Incorporated Power consumption optimized translation of object code partitioned for hardware component based on identified operations
US8707050B1 (en) * 2011-12-23 2014-04-22 Emc Corporation Integrity self-check of secure code within a VM environment using native VM code
WO2013158135A2 (en) 2012-04-18 2013-10-24 Ney-Li Funding, Llc Selective control for improving switched power supplies
CN103443763B (zh) * 2012-08-08 2016-10-05 英特尔公司 包含对重写虚拟函数的调用的支持的isa桥接
US9459685B1 (en) * 2012-12-10 2016-10-04 Arizona Board Of Regents On Behalf Of Northern Arizona University System and methods for optimizing energy efficiency in programmable devices
US10133557B1 (en) * 2013-01-11 2018-11-20 Mentor Graphics Corporation Modifying code to reduce redundant or unnecessary power usage
US9710863B2 (en) * 2013-04-19 2017-07-18 Strategic Patent Management, Llc Method and apparatus for optimizing self-power consumption of a controller-based device
US10707038B2 (en) * 2013-09-06 2020-07-07 Texas Instruments Incorporated System and method for energy monitoring
US9542179B2 (en) * 2013-09-06 2017-01-10 Texas Instruments Incorporated System and method for energy aware program development
US9606783B2 (en) 2013-10-14 2017-03-28 International Business Machines Corporation Dynamic code selection based on data policies
US20150277914A1 (en) * 2014-03-27 2015-10-01 John H. Kelm Lock elision with binary translation based processors
US9681332B2 (en) * 2014-06-26 2017-06-13 Intel Corporation Compression configuration identification
US10275154B2 (en) 2014-11-05 2019-04-30 Oracle International Corporation Building memory layouts in software programs
US10353793B2 (en) * 2014-11-05 2019-07-16 Oracle International Corporation Identifying improvements to memory usage of software programs
EA039738B1 (ru) * 2014-11-25 2022-03-05 Олтриа Клайент Сервисиз Ллк Способ и устройство выполнения операционной системы устройства е-вейпинга, язык программирования е-вейпинга и прикладной программный интерфейс е-вейпинга
US10101786B2 (en) * 2014-12-22 2018-10-16 Intel Corporation Holistic global performance and power management
US9829902B2 (en) * 2014-12-23 2017-11-28 Intel Corporation Systems and methods for dynamic temporal power steering
WO2017020941A1 (en) * 2015-07-31 2017-02-09 Hewlett-Packard Development Company, L.P. Category based execution scheduling
JP6439623B2 (ja) 2015-08-05 2018-12-19 富士通株式会社 計算機、動作周波数決定プログラム及び動作周波数決定方法
EP3176673A1 (en) 2015-12-04 2017-06-07 Basemark Oy Power consumption measurement arrangement and method
US10078364B2 (en) 2016-01-14 2018-09-18 Hcl Technologies Limited System and method for optimizing power consumption of one or more devices
KR101931126B1 (ko) * 2016-12-12 2019-03-13 주식회사 이니셜티 저전력을 위한 프로그램 리팩토링 방법
US10401934B2 (en) * 2017-01-11 2019-09-03 Microsoft Technology Licensing, Llc Process-level activity tagging
US20180253288A1 (en) * 2017-03-03 2018-09-06 Intel IP Corporation Dynamically predict and enhance energy efficiency
US10902312B2 (en) * 2017-03-28 2021-01-26 Qualcomm Incorporated Tracking axes during model conversion
US10409513B2 (en) * 2017-05-08 2019-09-10 Qualcomm Incorporated Configurable low memory modes for reduced power consumption
US11522679B2 (en) * 2017-10-05 2022-12-06 Intel Corporation Exposing cryptographic measurements of peripheral component interconnect express (PCIe) device controller firmware
US10817402B2 (en) * 2018-01-03 2020-10-27 Nec Corporation Method and system for automated building of specialized operating systems and virtual machine images based on reinforcement learning
JP7047114B2 (ja) 2018-02-08 2022-04-04 アリババ・グループ・ホールディング・リミテッド 電力および性能の予測および制御のためのハイブリッドシステムオンチップ
US10997054B1 (en) * 2019-11-25 2021-05-04 Amazon Technologies, Inc. Leveraging training data towards increasing the explainability of ML-based code analysis tools
CN113055423B (zh) * 2019-12-27 2022-11-15 Oppo广东移动通信有限公司 策略的推送方法、策略的执行方法、装置、设备及介质
US11568272B2 (en) * 2020-06-09 2023-01-31 International Business Machines Corporation Generating native code with dynamic reoptimization for ensemble tree model prediction
US11403090B2 (en) * 2020-12-08 2022-08-02 Alibaba Group Holding Limited Method and system for compiler optimization based on artificial intelligence
WO2023182172A1 (ja) * 2022-03-24 2023-09-28 ソニーグループ株式会社 情報処理方法、プログラムおよび学習方法

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5452401A (en) * 1992-03-31 1995-09-19 Seiko Epson Corporation Selective power-down for high performance CPU/system
US5790874A (en) * 1994-09-30 1998-08-04 Kabushiki Kaisha Toshiba Information processing apparatus for reducing power consumption by minimizing hamming distance between consecutive instruction
JPH09251076A (ja) * 1996-03-15 1997-09-22 Oki Electric Ind Co Ltd トランスポンダのコード発生器
JP3402953B2 (ja) 1996-09-13 2003-05-06 株式会社東芝 通信方法、通信システムおよび通信装置
DE69838374T2 (de) 1997-12-23 2008-05-29 Texas Instruments Inc., Dallas Prozessor und Verfahren zum Verringern von dessen Energieverbrauch
SG65097A1 (en) * 1998-12-28 2001-08-21 Compaq Computer Corp Break event generation during transitions between modes of operation in a computer system
US6618042B1 (en) * 1999-10-28 2003-09-09 Gateway, Inc. Display brightness control method and apparatus for conserving battery power
US6684390B1 (en) 2000-04-17 2004-01-27 Koninklijke Philips Electronics N.V. Multi-processor JAVA subsystem
US7234126B2 (en) 2000-08-23 2007-06-19 Interuniversitair Microelektronica Centrum Task concurrency management design method
AU2002230887A1 (en) 2000-12-15 2002-06-24 Polycom, Inc. System and method for device co-location discrimination
US7873814B1 (en) * 2000-12-22 2011-01-18 Lsi Corporation Microcode based hardware translator to support a multitude of processors
EP1313012A1 (en) 2001-11-15 2003-05-21 Texas Instruments France Java DSP acceleration by byte-code optimization
JP4035004B2 (ja) 2002-06-26 2008-01-16 株式会社ルネサステクノロジ 情報処理装置
US7278136B2 (en) * 2002-07-09 2007-10-02 University Of Massachusetts Reducing processor energy consumption using compile-time information
US7243243B2 (en) 2002-08-29 2007-07-10 Intel Corporatio Apparatus and method for measuring and controlling power consumption of a computer system
US7313706B2 (en) 2002-09-17 2007-12-25 Hewlett-Packard Development Company, L.P. System and method for managing power consumption for a plurality of processors based on a supply voltage to each processor, temperature, total power consumption and individual processor power consumption
US7103881B2 (en) 2002-12-10 2006-09-05 Intel Corporation Virtual machine to provide compiled code to processing elements embodied on a processor device
JP3896087B2 (ja) * 2003-01-28 2007-03-22 松下電器産業株式会社 コンパイラ装置およびコンパイル方法
GB2403377A (en) 2003-06-26 2004-12-29 Nokia Corp Portable battery-driven apparatus
US6906582B2 (en) 2003-08-29 2005-06-14 Freescale Semiconductor, Inc. Circuit voltage regulation
US7444632B2 (en) 2003-09-25 2008-10-28 International Business Machines Corporation Balancing computational load across a plurality of processors
US7102338B2 (en) 2003-10-23 2006-09-05 Intel Corporation Multi-sense voltage regulator
US7770034B2 (en) 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
US7904893B2 (en) * 2004-03-17 2011-03-08 Marvell International Ltd. Power and/or energy optimized compile/execution
US6976739B2 (en) * 2004-04-12 2005-12-20 Chuan Hsing Chemical Industry Co., Ltd. Armrest assembly
JP2006004123A (ja) * 2004-06-17 2006-01-05 Nec Electronics Corp 最適化装置、最適化方法及びプログラム
JP2006127302A (ja) 2004-10-29 2006-05-18 Internatl Business Mach Corp <Ibm> 情報処理装置、コンパイラ、及びコンパイラプログラム
US7692642B2 (en) * 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
US20060212677A1 (en) 2005-03-15 2006-09-21 Intel Corporation Multicore processor having active and inactive execution cores
US7293184B2 (en) * 2005-03-30 2007-11-06 Intel Corporation Programmatic binding for power management events involving execution of instructions in a first programming system with a first interface and a second programming system with a second interface
US7389403B1 (en) * 2005-08-10 2008-06-17 Sun Microsystems, Inc. Adaptive computing ensemble microprocessor architecture
US7412353B2 (en) 2005-09-28 2008-08-12 Intel Corporation Reliable computing with a many-core processor
US7802241B2 (en) * 2005-12-12 2010-09-21 Freescale Semiconductor, Inc. Method for estimating processor energy usage
TW200805047A (en) 2005-12-23 2008-01-16 Koninkl Philips Electronics Nv Performance analysis based system level power management
US9038040B2 (en) 2006-01-25 2015-05-19 International Business Machines Corporation Method for partitioning programs between a general purpose core and one or more accelerators
CN101479704B (zh) * 2006-03-27 2013-09-04 相干逻辑公司 为多处理器系统设计程序
US7596430B2 (en) 2006-05-03 2009-09-29 International Business Machines Corporation Selection of processor cores for optimal thermal performance
TW200801925A (en) * 2006-06-23 2008-01-01 Nat Univ Chung Cheng Method for energy-efficient scheduling optimization for compiler
JP4231516B2 (ja) * 2006-08-04 2009-03-04 株式会社日立製作所 実行コードの生成方法及びプログラム
US7865885B2 (en) * 2006-09-27 2011-01-04 Intel Corporation Using transactional memory for precise exception handling in aggressive dynamic binary optimizations
US7973857B2 (en) 2006-12-27 2011-07-05 Nokia Corporation Teleconference group formation using context information
US7793125B2 (en) 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
KR20080095443A (ko) * 2007-04-24 2008-10-29 삼성전자주식회사 이동 단말기의 저전력 소스 코드 생성 방법 및 장치
US8453128B2 (en) * 2007-09-28 2013-05-28 Oracle America, Inc. Method and system for implementing a just-in-time compiler
US8296743B2 (en) 2007-12-17 2012-10-23 Intel Corporation Compiler and runtime for heterogeneous multiprocessor systems
US8205209B2 (en) 2008-03-18 2012-06-19 International Business Machines Corporation Selecting a number of processing resources to run an application effectively while saving power
US8146064B2 (en) * 2008-04-04 2012-03-27 International Business Machines Corporation Dynamically controlling a prefetching range of a software controlled cache
US8195967B2 (en) * 2008-05-29 2012-06-05 International Business Machines Corporation Reducing power consumption during execution of an application on a plurality of compute nodes
US8122441B2 (en) * 2008-06-24 2012-02-21 International Business Machines Corporation Sharing compiler optimizations in a multi-node system
US9043795B2 (en) 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
US8254964B2 (en) 2009-02-23 2012-08-28 Sony Ericsson Mobile Communications Ab Method and arrangement relating to location based services for a communication device
EP2317729A1 (en) 2009-10-28 2011-05-04 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Servers for device identification services
US8627300B2 (en) * 2009-10-13 2014-01-07 Empire Technology Development Llc Parallel dynamic optimization
US8892931B2 (en) 2009-10-20 2014-11-18 Empire Technology Development Llc Power channel monitor for a multicore processor
US20110154309A1 (en) 2009-12-22 2011-06-23 Apple Inc. Compiler with energy consumption profiling
US8775153B2 (en) * 2009-12-23 2014-07-08 Intel Corporation Transitioning from source instruction set architecture (ISA) code to translated code in a partial emulation environment
US8503539B2 (en) * 2010-02-26 2013-08-06 Bao Tran High definition personal computer (PC) cam
US8645758B2 (en) * 2010-04-29 2014-02-04 International Business Machines Corporation Determining page faulting behavior of a memory operation
US8589665B2 (en) * 2010-05-27 2013-11-19 International Business Machines Corporation Instruction set architecture extensions for performing power versus performance tradeoffs
US20110320766A1 (en) * 2010-06-29 2011-12-29 Youfeng Wu Apparatus, method, and system for improving power, performance efficiency by coupling a first core type with a second core type
US8634302B2 (en) 2010-07-30 2014-01-21 Alcatel Lucent Apparatus for multi-cell support in a network
CN101923492B (zh) 2010-08-11 2013-05-01 上海交通大学 面向嵌入式异构多核上执行动态分配指令的方法
US8683243B2 (en) 2011-03-11 2014-03-25 Intel Corporation Dynamic core selection for heterogeneous multi-core systems
US8074093B1 (en) * 2011-06-03 2011-12-06 Johnson Daniel L Method and system for optimizing the completion of computing operations
US9098309B2 (en) 2011-09-23 2015-08-04 Qualcomm Incorporated Power consumption optimized translation of object code partitioned for hardware component based on identified operations
US8595520B2 (en) 2011-10-12 2013-11-26 Qualcomm Incorporated System and method for determining thermal management policy from leakage current measurement
US20140019723A1 (en) 2011-12-28 2014-01-16 Koichi Yamada Binary translation in asymmetric multiprocessor system
US20130185581A1 (en) 2012-01-18 2013-07-18 Qualcomm Incorporated Efficient Code Dispatch Based on Performance and Energy Consumption

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190100850A (ko) * 2018-02-21 2019-08-29 서강대학교산학협력단 힙 메모리 오브젝트의 에너지 소모량 예측 방법 및 이를 구현하는 메모리 시스템

Also Published As

Publication number Publication date
EP2758853B1 (en) 2018-07-04
JP5735714B2 (ja) 2015-06-17
WO2013043350A1 (en) 2013-03-28
KR101483919B1 (ko) 2015-01-16
CN103797436B (zh) 2016-03-23
US8799693B2 (en) 2014-08-05
ES2688808T3 (es) 2018-11-07
HUE039894T2 (hu) 2019-02-28
CN103797436A (zh) 2014-05-14
JP2014527248A (ja) 2014-10-09
EP2758853A1 (en) 2014-07-30
US20130073883A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
KR101483919B1 (ko) 컴퓨팅 디바이스들에 대한 동적 전력 최적화
US9098309B2 (en) Power consumption optimized translation of object code partitioned for hardware component based on identified operations
US9766867B2 (en) Systems and methods for improving performance of mobile applications
US20150046679A1 (en) Energy-Efficient Run-Time Offloading of Dynamically Generated Code in Heterogenuous Multiprocessor Systems
US20110307876A1 (en) Register mapping techniques for efficient dynamic binary translation
US20120272223A1 (en) Technique for Run-Time Provision of Executable Code using Off-Device Services
US10268497B2 (en) Conjugate code generation for efficient dynamic optimizations
Sharif et al. ApproxHPVM: a portable compiler IR for accuracy-aware optimizations
Yadav et al. Performance analysis for Android runtime environment
WO2012154606A1 (en) Efficient conditional flow control compilation
Wang How far we’ve come–a characterization study of standalone webassembly runtimes
Wu et al. Effective exploitation of SIMD resources in cross-ISA virtualization
Ginny et al. Smartphone processor architecture, operations, and functions: current state-of-the-art and future outlook: energy performance trade-off: Energy–performance trade-off for smartphone processors
Lim et al. A selective ahead-of-time compiler on android device
Petrousis An evaluation of decoupled access execute on ARMv8
Wen et al. DSPBooster: Offloading unmodified mobile applications to DSPs for power-performance optimal execution
US9891894B1 (en) Code continuity preservation during automatic code generation
Hu et al. An optimization approach for qemu
Diamantopoulos et al. A Systematic Methodology for Reliability Improvements on SoC‐Based Software Defined Radio Systems
Sartor et al. Multi-architecture profiler for Android
Lamprakos et al. Reliable Basic Block Energy Accounting
Hong et al. A Dynamic Binary Translation System in a Client/Server Environment
Van Dung et al. Function profiling for embedded software by utilizing QEMU and analyzer tool
Becker Selectively supporting ISA-extensions to enhance heterogeneous MPSoC designs under power and area constraints
WO2024019843A1 (en) Garbage collection prefetching state machine

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 5