KR20140079095A - Slope type analog-to-digital converter - Google Patents

Slope type analog-to-digital converter Download PDF

Info

Publication number
KR20140079095A
KR20140079095A KR1020120148685A KR20120148685A KR20140079095A KR 20140079095 A KR20140079095 A KR 20140079095A KR 1020120148685 A KR1020120148685 A KR 1020120148685A KR 20120148685 A KR20120148685 A KR 20120148685A KR 20140079095 A KR20140079095 A KR 20140079095A
Authority
KR
South Korea
Prior art keywords
voltage
node
ref
capacitor
switch
Prior art date
Application number
KR1020120148685A
Other languages
Korean (ko)
Other versions
KR101441324B1 (en
Inventor
양병도
박종호
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020120148685A priority Critical patent/KR101441324B1/en
Publication of KR20140079095A publication Critical patent/KR20140079095A/en
Application granted granted Critical
Publication of KR101441324B1 publication Critical patent/KR101441324B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

The present invention relates to a slope type analog-to-digital converter. The converter includes: an input switch for switching V_REF voltage, GND voltage, and V_IN voltage; a voltage control unit for adding a V_REF voltage to V_C node voltage output from the input switch; a discharge current source for decreasing the V_C node voltage; a comparing unit for comparing the V_C node voltage and reference voltage; a control unit for controlling an operation of each block; and a counter for counting the number of clocks. The converter can move the operational ranges of the reference voltage and the discharge current source to a positive voltage range by increasing the voltage at the discharge node, and can prevent switch leakage current caused when a voltage level increased at one time is great.

Description

경사형 아날로그-디지털 변환기{SLOPE TYPE ANALOG-TO-DIGITAL CONVERTER}SLOPE TYPE ANALOG-TO-DIGITAL CONVERTER [0002]

본 발명은 아날로그-디지털 변환기에 관한 것으로, 더욱 상세하게는 카운터에서의 클럭수 카운팅을 위한 일정 시간 확보를 위해 필요로 하는 (-)전압 소스를 제거한 경사형 아날로그-디지털 변환기에 관한 것이다.
The present invention relates to an analog-to-digital converter, and more particularly, to a tilted analog-to-digital converter in which a negative voltage source required for securing a predetermined time for counting clocks in a counter is removed.

도 1은 기존의 삼중 경사형 아날로그-디지털 변환기의 구조이다.1 shows a structure of a conventional triple gradient analog-to-digital converter.

도 1을 참조하면, 기존의 삼중 경사형 아날로그-디지털 변환기는, 입력 신호의 전압을 샘플링하기 위한 입력 스위치(1)와, VC노드에 일단이 접속되고 타단은 접지된 커패시터(2)와, VC노드의 전압을 감소시키는데 필요한 방전용 전류원 소스(3)와, 입력 전압과 기준 전압을 비교하기 위한 비교기(4)와, 각 블럭의 동작을 제어하는 제어기(5)와, 클럭수를 카운팅하는 카운터(6)로 구성되어 있다.
Referring to FIG. 1, a conventional triple-slope analog-to-digital converter includes an input switch 1 for sampling a voltage of an input signal, a capacitor 2 having one end connected to the V C node and grounded at the other end, and reducing a voltage of V C node discharging current source the source (3) is required, the input voltage and the comparator 4 for comparing the reference voltage, and the controller 5 for controlling the operation of each block, counting the number of clock And a counter 6 for counting.

도 2는 도 1 회로의 동작 타이밍도이다.2 is an operation timing chart of the circuit of Fig.

도 2를 참조하면, 우선, 커패시터(2)와 카운터(6)를 초기화한다. 동작이 시작되면 첫 번째로 입력 스위치(1)는 VREF에 연결되어 VREF 전압이 커패시터(2)에 샘플링된다. VC노드(방전 노드)의 전압은 일정한 전류를 흘리는 전류원(IREF)에 의해

Figure pat00001
의 기울기를 유지한 채 -VA 전압까지 감소한다. 그 시간(TREF)동안 카운터(6)가 동작하여 클럭수를 카운팅한다.
Referring to Fig. 2, first, the capacitor 2 and the counter 6 are initialized. When the operation is started as the first input switch (1) is connected to V REF V REF voltage is sampled on a capacitor (2). The voltage of the V C node (discharge node) is controlled by a current source I REF
Figure pat00001
While maintaining the slope of -V A voltage. During the time T REF , the counter 6 operates to count the number of clocks.

Figure pat00002
--- (1)
Figure pat00002
--- (One)

두 번째로 입력 스위치(1)가 GND에 연결되고 VC노드의 전압이 0에서 -VA까지 감소하는 시간(TGND)동안 클럭수를 카운팅한다.
Second, the number of clocks is counted during the time (T GND ) when the input switch (1) is connected to GND and the voltage at the V C node decreases from 0 to -V A.

Figure pat00003
--- (2)
Figure pat00003
--- (2)

이렇게 두 기준이 되는 시간을 측정한 뒤, 입력 스위치(1)는 VIN에 연결된다. VC노드의 전압이 VIN에서 -VA까지 감소하는 시간(TIN)동안 클럭수를 카운팅한다.
After measuring the two reference times, the input switch 1 is connected to V IN . Counts the number of clocks during the time (T IN ) during which the voltage at the V C node decreases from V IN to -V A.

Figure pat00004
--- (3)
Figure pat00004
--- (3)

기준이 되는 두 시간 TREF와 TGND 동안의 클럭 수를 측정해 놓은 상태에서 입력 신호에 대해 측정한 TIN동안의 클럭 수에 해당하는 디지털 코드를 출력으로 내보내는 것이 삼중 경사형 아날로그-디지털 변환기의 동작 원리이다.
It is preferable to output a digital code corresponding to the number of clocks during the T IN measured for the input signal to the output while measuring the number of clocks during the two reference times T REF and T GND to the output, Operation principle.

--- (4)
 --- (4)

그런데, 이와 같은 기존의 삼중 경사형 아날로그-디지털 변환기의 동작을 보면, 모든 입력 전압 범위에 대해 카운터(6)가 동작하여 클럭수를 카운팅할 수 있는 충분한 시간을 확보해야 한다. 즉, 입력전압이 0일 때도 카운터(6)에서 클럭수를 카운팅하기 위해서는 일정한 시간을 확보해 주어야 한다. 따라서, 방전용 전류원 소스(3)는 0보다 더 낮은 전압인 (-)전압까지 방전 노드의 전압을 떨어뜨려줌으로써 카운터(6)가 동작할 수 있는 시간을 확보한다. 결국, 비교기(4)의 기준 전압과 방전용 전류원 소스(3)를 위해 외부에서 (-)전압 소스를 추가로 연결해 주어야만 한다.However, in the operation of the conventional triple-slope analog-to-digital converter, the counter 6 must operate for every input voltage range to ensure sufficient time to count the number of clocks. That is, even when the input voltage is 0, a certain time must be secured in order to count the number of clocks in the counter 6. Therefore, the discharging current source 3 drops the voltage of the discharging node to the negative (-) voltage lower than zero, thereby securing the time for the counter 6 to operate. As a result, the reference voltage of the comparator 4 and the source of the discharge current source 3 must be connected to an external (-) voltage source.

이와 같이, 실제 회로가 사용되는 환경에서 (-)전압 소스를 추가하는 것은 회로의 복잡성과 비용을 증가시키는 문제점을 발생시킨다.
Thus, adding an (-) voltage source in an environment where an actual circuit is used presents a problem that increases circuit complexity and cost.

대한민국 공개특허공보 제10-2009-0128596호(공개일 2009.12.16.)Korean Patent Publication No. 10-2009-0128596 (published December 16, 2009)

따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 커패시터의 하단 평판에 스위치를 연결하여 GND와 (+)전압 소스 사이를 스위칭하도록 하여 방전 노드의 전압을 일정 전압만큼 상승시킬 수 있도록 하는 경사형 아날로그-디지털 변환기를 제공하는데 있다. 이에, 방전용 전류원 소스의 동작 범위를 (+)전압 범위로 이동시켜 (-)전압이 아닌 GND로 방전시킬 수 있도록 한다.SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a method of switching a voltage between a GND and a (+) voltage source by connecting a switch to a lower flat plate of a capacitor, To-analog converter that allows the voltage to be increased by a predetermined voltage. Accordingly, the operation range of the discharging current source is shifted to the (+) voltage range so that it is discharged to the GND instead of the (-) voltage.

한편, 방전 노드의 전압을 상승시키는 과정에서, 상승시키는 전압의 양이 어느 한계 이상만 되지 않으면, 한 개의 커패시터만을 사용해도 문제가 발생하지 않는다. 한 개의 커패시터를 사용하여 방전 노드의 전압을 한 번에 상승시킬 때 너무 큰 전압을 상승시키면 입력 스위치가 켜져 누설 전류가 발생하는 문제가 있을 수 있다. 이에, 본 발명에서는 N개의 커패시터를 사용하여 방전 노드의 전압을 단계적으로 상승시켜, 상승시키는 전압의 양을 조절함과 동시에 방전 노드가 최대로 올라갈 수 있는 전압을 제한함으로써 누설 전류의 방지하고자 한다.
On the other hand, in the process of raising the voltage of the discharge node, if the amount of the voltage to be raised does not exceed a certain limit, no problem arises even if only one capacitor is used. If one capacitor is used to raise the voltage of the discharge node at one time, there may be a problem that the input switch is turned on and the leakage current is generated when the voltage is excessively increased. Accordingly, in the present invention, N capacitors are used to step up the voltage of the discharge node to regulate the amount of voltage to be raised and to limit the voltage at which the discharge node can be maximized to prevent leakage current.

상기와 같은 목적을 달성하기 위한 본 발명의 경사형 아날로그-디지털 변환기는, VREF 전압, GND 전압, VIN 전압을 스위칭하는 입력 스위치; 상기 입력 스위치로부터 출력되는 VC노드의 전압에 상기 VREF 전압을 더 상승시켜 주는 전압 제어기; 상기 VC노드의 전압을 감소시키는 방전용 전류원 소스; 상기 VC노드의 전압과 기준 전압을 비교하는 비교기; 각 블럭의 동작을 제어하는 제어기; 및 클럭수를 카운팅하는 카운터를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an inclined analog-to-digital converter including: an input switch for switching a V REF voltage, a GND voltage, and a V IN voltage; A voltage controller for further raising the voltage of the V REF to a voltage of the V C node output from the input switch; A discharging current source for reducing the voltage of the V C node; A comparator for comparing a voltage of the V C node with a reference voltage; A controller for controlling the operation of each block; And a counter for counting the number of clocks.

상기 전압 제어기는, 상기 VC노드에 일단이 접속된 커패시터; 및 상기 커패시터의 타단에 연결되어 상기 VREF 전압, 상기 GND 전압을 스위칭하는 커패시터 스위치를 포함한다. 이때, 상기 입력 스위치가 상기 VREF 전압으로 스위칭되면, 상기 커패시터 스위치가 설정시간 이내 상기 VREF 전압으로 스위칭이 이루어진다.The voltage controller includes: a capacitor having one end connected to the V C node; And a capacitor switch connected to the other end of the capacitor for switching the V REF voltage and the GND voltage. At this time, when the input switch is switched to the V REF voltage, the capacitor switch is switched to the V REF voltage within the set time.

상기 전압 제어기는, 상기 VC노드에 다수개 병렬접속된다. 이때, 상기 커패시터 스위치는 상기 VREF 전압의 1/N 만큼 상승하도록 일정시간 간격을 갖고 순차적으로 스위칭이 이루어진다(여기서, N은 자연수). 또한, 상기 기준 전압은 상기 VREF 전압의 N-1/N 이다.
The voltage controller is connected in parallel to the V C nodes. At this time, the capacitor switch is sequentially switched with a predetermined time interval so as to rise by 1 / N of the V REF voltage (where N is a natural number). Also, the reference voltage is N-1 / N of the V REF voltage.

상술한 바와 같이, 본 발명에 의한 경사형 아날로그-디지털 변환기에 따르면, 기존의 삼중 경사형 아날로그-디지털 변환기에서는 비교기의 기준전압(-VA)과 방전용 전류원 소스를 위해 (-)전압 소스가 필요하지만, 실제로 사용할 때 (-)전압 소스를 사용하는데 어려움이 있으므로, 커패시터 하단 평판에 스위치를 연결하여 GND와 (+)전압 소스 사이를 스위칭하도록 하여 일정 전압을 상승시켜줄 수 있는 장치를 추가함으로써, 방전 노드의 전압을 상승시켜 비교기의 기준 전압과 방전용 전류원 소스의 동작 범위를 (+)전압 범위로 이동시켜준다.As described above, according to the inclined analog-to-digital converter according to the present invention, in the conventional triple-slope analog-to-digital converter, the reference voltage (-V A ) of the comparator and the negative voltage source However, since it is difficult to use the negative voltage source in actual use, by adding a device that can switch the voltage between the GND and the (+) voltage source by connecting a switch to the bottom plate of the capacitor, The voltage of the discharge node is raised to move the reference voltage of the comparator and the operation range of the discharge current source to the (+) voltage range.

이로 인해 더 이상 (-)전압 소스가 필요하지 않고, 이 과정에서 커패시터를 N개 사용함으로써 단계적으로 커패시터의 전하를 방전시켜 전압 상승 폭을 조절하여 방전 노드의 최대 전압을 제한할 수 있도록 함으로써 한 번에 상승시키는 전압의 크기가 큰 경우 발생하는 스위치 누설전류 문제를 해결할 수 있다.
This eliminates the need for a negative (-) voltage source. By using N capacitors in this process, the capacitor's charge can be gradually discharged to adjust the voltage rise width to limit the maximum voltage of the discharge node. It is possible to solve the problem of the switch leakage current which occurs when the magnitude of the voltage to be increased is large.

도 1은 기존의 삼중 경사형 아날로그-디지털 변환기의 구조이다.
도 2는 도 1 회로의 동작 타이밍도이다.
도 3은 본 발명의 제1실시예에 의한 경사형 아날로그-디지털 변환기의 회로도이다.
도 4는 도 3 회로의 동작 타이밍도이다.
도 5는 도 3 회로에서 한 번에 상승시켜주는 전압의 양이 너무 큰 경우 발생하는 누설 전류를 설명하기 위한 회로도이다.
도 6은 본 발명의 제2실시예에 의한 접힌 경사형 아날로그-디지털 변환기의 회로도이다.
도 7은 도 6 회로에서 다섯 개의 커패시터를 사용할 때의 동작과 스위치의 동작 타이밍도이다.1 shows a structure of a conventional triple gradient analog-to-digital converter.
2 is an operation timing chart of the circuit of Fig.
3 is a circuit diagram of an inclined analog-to-digital converter according to the first embodiment of the present invention.
4 is an operation timing chart of the circuit of Fig.
FIG. 5 is a circuit diagram for explaining a leakage current that occurs when the amount of voltage that is caused to rise at one time in FIG. 3 is too large.
6 is a circuit diagram of a folded oblique analog-to-digital converter according to a second embodiment of the present invention.
FIG. 7 is a timing chart of the operation when the five capacitors are used and the operation timing of the switch in the circuit of FIG. 6;

이하, 본 발명의 경사형 아날로그-디지털 변환기에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the inclined analog-to-digital converter of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 제1실시예에 의한 경사형 아날로그-디지털 변환기의 회로도이다.3 is a circuit diagram of an inclined analog-to-digital converter according to the first embodiment of the present invention.

도 3을 참조하면, 본 발명의 경사형 아날로그-디지털 변환기는, 입력 신호의 전압을 샘플링하기 위해, VREF 전압, GND 전압, VIN 전압을 스위칭하는 입력 스위치(10)와, VC노드의 전압을 제어하는 전압 제어기(20)와, VC노드의 전압을 감소시키는 방전용 전류원 소스(30)와, 입력 전압과 기준 전압을 비교하기 위한 비교기(40)와, 각 블럭의 동작을 제어하는 제어기(50)와, 클럭수를 카운팅하는 카운터(60)를 포함한다.
3, the inclined analog of the present invention-to-digital converter, and to sample the voltage of the input signal, V REF voltage, GND voltage, V IN voltage input switch 10 for switching, the V C node A comparator 40 for comparing an input voltage and a reference voltage, and a comparator 40 for controlling the operation of each block. The voltage controller 20 controls the voltage of the V c node, the discharging current source 30 for reducing the voltage of the V c node, A controller 50, and a counter 60 for counting the number of clocks.

여기서, 전압 제어기(20)는, VC노드에 일단이 접속된 커패시터(201)와, 커패시터(201)의 타단에 연결되어 VREF 전압, GND 전압을 스위칭하는 커패시터 스위치(202)를 포함한다.
Here, the voltage controller 20 includes a capacitor 201 having one end connected to the V C node and a capacitor switch 202 connected to the other end of the capacitor 201 to switch the V REF voltage and the GND voltage.

본 실시예에서는, 한 개의 커패시터(C)를 사용하여 방전 노드의 전압을 한 번에 일정 전압만큼 상승시켜주는 장치를 사용한 경사형 아날로그-디지털 변환기를 도시하고 있다. 즉, 한 개의 커패시터(C)를 사용하여 VC노드에 샘플링된 전압을 VREF만큼 상승시켜주는 장치를 사용한 삼중 경사형 아날로그-디지털 변환기의 구조이다. 도 1의 -VA와 -VEE를 도 3에서는 VB와 GND로 대체할 수 있음을 확인할 수 있다.
In this embodiment, an inclined analog-to-digital converter using a device for increasing the voltage of the discharge node by a constant voltage at one time using one capacitor C is shown. That is, a structure of a triple-slope analog-to-digital converter using a device that raises the voltage sampled at the V C node by V REF using one capacitor C is used. It can be seen that -V A and -V EE in FIG. 1 can be replaced by V B and GND in FIG.

도 4는 도 3 회로의 동작 타이밍도이다.4 is an operation timing chart of the circuit of Fig.

도 4를 참조하면, 우선, 커패시터(C)와 카운터(60)를 초기화한다. 동작이 시작되면 첫 번째로, 입력 스위치(10)는 VREF에 연결되어 VREF 전압이 커패시터(C)에 샘플링된다(VC=VREF). 그 후, 커패시터(C) 아래 연결된 커패시터 스위치(202)가 동작하여 VREF에 연결이 되고, VC노드의 전압은 VREF만큼 상승한다(VC=2×VREF). 그 다음, 방전용 전류원 소스(30)가 동작하여 VC노드의 전압을 VB까지 감소시킨다. 그 시간(TREF)동안 카운터(60)가 동작하여 클럭수를 카운팅한다. 두 번째로, 입력 스위치(10)는 GND에 연결되고(VC=0), 커패시터(C) 아래 커패시터 스위치(202)가 동작하여 VC노드 전압은 VREF만큼 상승한다(VC=VREF). 그 다음, 방전용 전류원 소스(30)가 동작하여 VC노드의 전압을 VB까지 감소시킨다. 그 시간(TGND)동안 카운터(60)가 동작하여 클럭수를 카운팅한다. 세 번째로 입력 스위치(10)가 VIN에 연결되고(VC=VIN), 커패시터(C) 아래 커패시터 스위치(202)가 동작하여 VC노드 전압은 VREF만큼 상승한다(VC=VIN+VREF). 그 다음, 방전용 전류원 소스(30)가 동작하여 VC노드의 전압을 VB까지 감소시킨다. 그 시간(TIN)동안 카운터(60)가 동작하여 클럭수를 카운팅한다. 기준이 되는 두 시간 TREF와 TGND 동안의 클럭 수를 측정해둔 상태에서 입력 신호에 대해 측정한 TIN동안의 클럭 수에 해당하는 디지털 코드를 출력으로 내보낸다. 이처럼 방전 노드의 전압을 일정 전압만큼 높여주는 장치를 사용한 경우, 앞의 도 1의 구조와 달리 (-)전압 소스가 필요하지 않다.
Referring to FIG. 4, first, a capacitor C and a counter 60 are initialized. When the operation is started as the first input switch 10 is connected to V REF V REF voltage is sampled on a capacitor (C) (V C = V REF). The capacitor switch 202 connected below the capacitor C then operates to connect to V REF and the voltage at the V C node rises by V REF (V C = 2 x V REF ). Then, the discharging current source source 30 operates to reduce the voltage of the V C node to V B. During the time T REF , the counter 60 operates to count the number of clocks. Second, the input switch 10 is connected to GND (V C = 0) and the capacitor switch 202 under the capacitor C operates to raise the V C node voltage by V REF (V C = V REF ). Then, the discharging current source source 30 operates to reduce the voltage of the V C node to V B. During the time TGND , the counter 60 operates to count the number of clocks. Third, the input switch 10 is connected to V IN (V C = V IN ) and the capacitor switch 202 under the capacitor C operates to raise the V C node voltage by V REF (V C = V IN + V REF ). Then, the discharging current source source 30 operates to reduce the voltage of the V C node to V B. During the time T IN , the counter 60 operates to count the number of clocks. The digital code corresponding to the number of clocks during the T IN measured for the input signal is output to the output while measuring the number of clocks during the two reference times T REF and T GND . In this case, when a device for raising the voltage of the discharge node by a predetermined voltage is used, a (-) voltage source is not required unlike the structure of FIG.

도 5는 도 3 회로에서 한 번에 상승시켜주는 전압의 양이 너무 큰 경우 발생하는 누설 전류를 설명하기 위한 회로도이다.FIG. 5 is a circuit diagram for explaining a leakage current that occurs when the amount of voltage that is caused to rise at one time in FIG. 3 is too large.

도 5를 참조하면, 입력 신호의 전압 VIN이 VC노드에 샘플링 되고, 커패시터 아래 스위치가 동작하여 VREF만큼 VC노드의 전압을 상승시켰을 때, VC노드의 전압은 VC=VIN+VREF가 된다. 이 VC노드의 전압 값이 VDD보다 큰 경우 입력 스위치의 PMOS가 켜진다. 이렇게 원하지 않는 시점에 입력 스위치가 켜지면서 누설 전류가 발생할 수 있다.
5, when the voltage V IN of the input signal is sampled at the V C node and the switch under the capacitor operates to raise the voltage at the V C node by V REF, the voltage at the V C node is V C = V IN + V REF . When the voltage value of this V C node is larger than V DD , the PMOS of the input switch is turned on. When the input switch is turned on at such a time point, leakage current may be generated.

도 6은 본 발명의 제2실시예에 의한 접힌 경사형 아날로그-디지털 변환기의 회로도이다.6 is a circuit diagram of a folded oblique analog-to-digital converter according to a second embodiment of the present invention.

구체적으로, 도 6은 N개의 커패시터를 사용하여 방전 노드의 전압을 단계적으로 상승시켜주는 접힌 경사형 아날로그-디지털 변환기의 구조이다.Specifically, FIG. 6 shows a structure of a folded gradient type analog-to-digital converter that uses N capacitors to step up the voltage of the discharge node.

먼저, 도 3의 구성과 동일한 구성에 대해서는 동일 참조번호를 부여하고, 동일기능의 설명은 생략하기로 한다.First, the same components as those in FIG. 3 are denoted by the same reference numerals, and a description of the same function will be omitted.

도 6을 참조하면, 본 발명의 접힌 경사형 아날로그-디지털 변환기는, VC노드에 다수의 전압제어기(20-1, ..., 20-N)를 접속하고 있다.Referring to FIG. 6, in the folded gradient type analog-to-digital converter of the present invention, a plurality of voltage controllers 20-1 to 20-N are connected to a V C node.

즉, 접힌 경사형 아날로그-디지털 변환기는 한 개의 커패시터를 사용하는 대신, N개의 커패시터(C1 ~ CN)를 사용한다. 커패시터(C1 ~ CN)를 N개 사용함으로써 VC노드의 전압을 한 번에 VREF만큼 올려주는 것이 아니라, N개의 커패시터 스위치(SW1 ~ SWN)를 특정 조건마다 차례로 하나씩 켜줌으로써 VC노드의 전압을 한 번에

Figure pat00006
씩 상승하도록 했다. 또, 방전용 전류원 소스(30)와 함께 커패시터 스위치를 제어하여 VC노드의 최대 전압 값(도 6에서는 VREF)을 VDD이하로 제한함으로써 입력 스위치의 누설 전류를 막을 수 있다.
That is, instead of using one capacitor, the folded gradient type analog-to-digital converter uses N capacitors (C 1 to C N ). By using N capacitors C 1 to C N , the voltage of the V C node is not raised by V REF at a time, but by turning ON the N capacitor switches SW 1 to SW N one by one in a specific condition, The voltage of the C node at one time
Figure pat00006
Respectively. In addition, the leakage current of the input switch can be prevented by controlling the capacitor switch together with the discharging current source 30 to limit the maximum voltage value of the V C node (V REF in FIG. 6) to V DD or less.

도 7은 도 6 회로에서 다섯 개의 커패시터를 사용할 때의 동작과 스위치의 동작 타이밍도이다.FIG. 7 is a timing chart of the operation when the five capacitors are used and the operation timing of the switch in the circuit of FIG. 6;

도 7을 참조하면, 우선, 커패시터(C1 ~ CN)와 카운터(60)를 초기화한다. 회로가 동작하면 입력 신호를 샘플링하여, 이 전압(VC)을 비교기(40)에 연결된 기준 전압 VB와 비교한다. 비교기(40)의 출력이 '0'이면 SW1이 켜져 VC노드의 전압을

Figure pat00007
만큼 상승시킨다(①). 비교기(40)의 출력이 '1'이면 방전용 전류원 소스 IREF가 동작하여 비교기(40)의 출력이 '0'이 될 때까지 VC노드의 전압을 떨어뜨린다(②). VC노드의 전압이 VB보다 작아지는 순간 비교기(40)의 출력은 '1'에서 '0'으로 바뀌고, 이 때 SW1이 켜지면서 VC노드의 전압을
Figure pat00008
만큼 상승시킨다. ① 또는 ② 과정을 거친 후 다시 VC노드의 전압과 VB전압을 비교하고, 비교기(40)의 출력이 '0'이면 SW2가 켜져 VC노드의 전압을 또 한 번
Figure pat00009
만큼 상승시킨다. 이 과정을 반복하여 SW1부터 시작하여 SW5까지 차례로 모두 켜진 후 비교기(40)의 출력이 0이 되면 커패시터 스위치(SW1 ~ SW5)는 리셋된다.
Referring to FIG. 7, first, capacitors C 1 to C N and a counter 60 are initialized. When the circuit is operating, it samples the input signal and compares this voltage (V C ) to the reference voltage V B coupled to the comparator 40. When the output of the comparator 40 is '0', SW 1 is turned on to set the voltage of the V C node to
Figure pat00007
(1). When the output of the comparator 40 is '1', the discharging current source source I REF operates to drop the voltage of the V C node until the output of the comparator 40 becomes '0' (2). The voltage V C output node of the time comparator 40 is smaller than V B is changed from '1' to '0', this time to turn on the SW 1 of the voltage V C node
Figure pat00008
. ① or ② comparing the rough after the voltage V B and the voltage of the node C again, V the process, comparator 40 outputs a "0", SW 2 is turned on, the voltage V C of the node or at a time of
Figure pat00009
. Repeat the procedure starting with SW 1 to 0 when the output of the comparator 40 and then on, all in order to SW 5 capacitor switch (SW 1 ~ SW 5) is reset.

<동작의 예><Example of operation>

1. VIN=VREF인 경우 VC노드에 샘플링되는 전압은 VREF이다. 이 전압은 비교기에서 VB전압(

Figure pat00010
)과 비교된다. VREF>VB이므로 비교기의 출력은 '1'이다. 따라서, 방전용 전류원 소스가 동작하여 VC노드 전압을 낮춰준다. 낮아지던 VC노드의 전압이 VB보다 작아지면, 비교기의 출력은 '0'이 되고, 제어기를 통해 첫 번째 커패시터 스위치 SW1이 동작한다. SW1이 VREF에 연결되면 VC노드의 전압은
Figure pat00011
만큼 상승하고, 비교기의 출력은 '1'이 된다. 그러면 다시 방전용 전류원 소스가 동작하여 VC노드의 전압을 낮춰준다. 낮아지던 VC노드의 전압이 다시 VB보다 작아지면, 비교기의 출력은 '0'이 되고, 두 번째 커패시터 스위치 SW2가 VREF에 연결되어 VC노드의 전압을 다시
Figure pat00012
만큼 상승시킨다. 이 과정을 반복하여 마지막 커패시터 스위치 SW5가 동작하여 VC노드 전압을
Figure pat00013
만큼 상승시킨 뒤 방전용 전류원 소스에 의해 VC노드 전압이 VB보다 낮아지게 되면, 모든 스위치는 리셋된다.
1. When V IN = V REF , the voltage sampled at the V C node is V REF . This voltage is the voltage at the comparator (V B
Figure pat00010
). Since V REF > V B , the output of the comparator is '1'. Thus, the discharge current source operates to lower the V C node voltage. When the voltage of the lower V C node becomes smaller than V B , the output of the comparator becomes '0' and the first capacitor switch SW 1 operates through the controller. When SW 1 is connected to V REF , the voltage at the V C node is
Figure pat00011
And the output of the comparator becomes &quot; 1 &quot;. The source of the current source again operates to lower the voltage at the V C node. When the voltage at the lower V C node becomes smaller than V B again, the output of the comparator becomes '0', and the second capacitor switch SW 2 is connected to V REF to reset the voltage of the V C node again
Figure pat00012
. This process is repeated until the last capacitor switch SW 5 is activated and the V C node voltage
Figure pat00013
And then the V C node voltage becomes lower than V B by the discharging current source, all the switches are reset.

2. VIN=0인 경우 VC노드에 샘플링되는 전압은 0이다. 이 전압은 비교기에서 VB전압과 비교된다. 0<VB이므로 비교기의 출력은 '0'이다. 따라서, 제어기에 의해 첫 번째 커패시터 스위치 SW1이 VREF에 연결되어 VC노드의 전압을

Figure pat00014
만큼 상승시킨다. 그러면 VC노드의 전압은
Figure pat00015
이고, 이 전압은 다시 VB전압과 비교된다.
Figure pat00016
이므로 여전히 비교기의 출력은 '0'이다. 따라서, 제어기에 의해 두 번째 커패시터 스위치 SW2가 VREF에 연결되어 VC노드의 전압을 다시
Figure pat00017
만큼 상승시킨다. 그러면 VC노드의 전압은
Figure pat00018
이고, 이 전압은 또 다시 VB전압과 비교된다. 위와 같은 과정을 반복하여 SW5가 동작하면 비교기의 출력이 '1'이 되고, 방전용 전류원 소스가 동작하여 VC노드 전압을 낮춰준다. 방전용 전류원 소스에 의해 VC노드 전압이 VB보다 낮아지게 되면, 모든 스위치는 리셋된다.
2. If V IN = 0, the voltage sampled at the V C node is zero. This voltage is compared to the V B voltage at the comparator. Since 0 <V B , the output of the comparator is '0'. Therefore, the controller causes the first capacitor switch SW 1 to be connected to V REF so that the voltage at the V C node
Figure pat00014
. The voltage at the V C node is then
Figure pat00015
, And this voltage is again compared with the V B voltage.
Figure pat00016
The output of the comparator is still '0'. Therefore, the second capacitor switch SW 2 is connected to V REF by the controller to reset the voltage of the V C node again
Figure pat00017
. The voltage at the V C node is then
Figure pat00018
, And this voltage is again compared with the V B voltage. If SW 5 is operated by repeating the above procedure, the output of the comparator becomes '1', and the discharge current source source operates to lower the voltage of the V C node. When the V C node voltage becomes lower than V B by the discharge current source, all the switches are reset.

3.

Figure pat00019
인 경우 VC노드에 샘플링되는 전압은
Figure pat00020
이다. 이 전압은 비교기에서 VB전압과 비교된다.
Figure pat00021
이므로 비교기의 출력은 '0'이다. 따라서, 제어기에 의해 첫 번째 커패시터 스위치 SW1이 VREF에 연결되어 VC노드의 전압을
Figure pat00022
만큼 상승시킨다. 그러면 VC노드의 전압은
Figure pat00023
이고, 이 전압은 다시 VB전압과 비교된다.
Figure pat00024
이므로 여전히 비교기의 출력은 '0'이다. 따라서, 제어기에 의해 두 번째 커패시터 스위치 SW2가 VREF에 연결되어 VC노드의 전압을 다시
Figure pat00025
만큼 상승시킨다. 그러면 VC노드의 전압은
Figure pat00026
이고, 이 전압은 다시 VB전압과 비교된다.
Figure pat00027
이므로 비교기의 출력은 '1'이고, 방전용 전류원 소스가 동작하여 VC노드의 전압을 낮춰준다. 낮아지던 VC노드의 전압이 VB보다 작아지면 다시 비교기의 출력은 '0'이 되고, 제어기에 의해 세 번째 커패시터 스위치 SW3이 VREF에 연결되어 VC노드의 전압을 다시
Figure pat00028
만큼 상승시킨다. 이 과정을 반복하여 마지막 커패시터 스위치 SW5가 동작하여 VC노드 전압을
Figure pat00029
만큼 상승시킨 뒤 방전용 전류원 소스에 의해 VC노드 전압이 VB보다 낮아지게 되면, 모든 스위치는 리셋된다.3.
Figure pat00019
The voltage sampled at the V C node is
Figure pat00020
to be. This voltage is compared to the V B voltage at the comparator.
Figure pat00021
The output of the comparator is '0'. Therefore, the controller causes the first capacitor switch SW 1 to be connected to V REF so that the voltage at the V C node
Figure pat00022
. The voltage at the V C node is then
Figure pat00023
, And this voltage is again compared with the V B voltage.
Figure pat00024
The output of the comparator is still '0'. Therefore, the second capacitor switch SW 2 is connected to V REF by the controller to reset the voltage of the V C node again
Figure pat00025
. The voltage at the V C node is then
Figure pat00026
, And this voltage is again compared with the V B voltage.
Figure pat00027
The output of the comparator is '1', and the discharge current source operates to lower the voltage at the V C node. The voltage at the low node spilling V C output from the comparator than small again when V B is '0', the third capacitor switch SW 3 by the controller is connected to V REF node again a voltage of V C
Figure pat00028
. This process is repeated until the last capacitor switch SW 5 is activated and the V C node voltage
Figure pat00029
And then the V C node voltage becomes lower than V B by the discharging current source, all the switches are reset.

이처럼 방전 노드의 전압이 어느 한계치(VREF) 이상 올라가지 않도록 하고, 상승시켜주는 전압의 양을 조절함으로써 도 5와 같은 문제는 발생하지 않는다.
The problem as shown in FIG. 5 does not occur by adjusting the amount of the voltage that causes the voltage of the discharge node to rise above a certain threshold value V REF .

이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention.

10 : 입력 스위치
20 : 전압 제어기
30 : 방전용 전류원 소스
40 : 비교기
50 : 제어기
60 : 카운터10: Input switch
20: Voltage controller
30: source of discharge current source
40: comparator
50:
60: Counter

Claims (6)

VREF 전압, GND 전압, VIN 전압을 스위칭하는 입력 스위치;
상기 입력 스위치로부터 출력되는 VC노드의 전압에 상기 VREF 전압을 더 상승시켜 주는 전압 제어기;
상기 VC노드의 전압을 감소시키는 방전용 전류원 소스;
상기 VC노드의 전압과 기준 전압을 비교하는 비교기;
각 블럭의 동작을 제어하는 제어기; 및
클럭수를 카운팅하는 카운터를 포함하는 경사형 아날로그-디지털 변환기.
An input switch for switching the V REF voltage, the GND voltage, and the V IN voltage;
A voltage controller for further raising the voltage of the V REF to a voltage of the V C node output from the input switch;
A discharging current source for reducing the voltage of the V C node;
A comparator for comparing a voltage of the V C node with a reference voltage;
A controller for controlling the operation of each block; And
And a counter for counting the number of clocks.
제1항에 있어서,
상기 전압 제어기는,
상기 VC노드에 일단이 접속된 커패시터; 및
상기 커패시터의 타단에 연결되어 상기 VREF 전압, 상기 GND 전압을 스위칭하는 커패시터 스위치를 포함하는 경사형 아날로그-디지털 변환기.
The method according to claim 1,
Wherein the voltage controller comprises:
A capacitor having one end connected to the V C node; And
And a capacitor switch connected to the other end of the capacitor for switching the V REF voltage and the GND voltage.
제2항에 있어서,
상기 입력 스위치가 상기 VREF 전압으로 스위칭되면, 상기 커패시터 스위치가 설정시간 이내 상기 VREF 전압으로 스위칭이 이루어지는 경사형 아날로그-디지털 변환기.
3. The method of claim 2,
Wherein when the input switch is switched to the V REF voltage, the capacitor switch is switched to the V REF voltage within a set time.
제2항에 있어서,
상기 전압 제어기는, 상기 VC노드에 다수개 병렬접속되는 경사형 아날로그-디지털 변환기.
3. The method of claim 2,
The voltage controller is inclined analog which a plurality of parallel-connected to said node V C-to-digital converter.
제4항에 있어서,
상기 커패시터 스위치는, 상기 VREF 전압의 1/N 만큼 상승하도록 일정시간 간격을 갖고 순차적으로 스위칭이 이루어지는 경사형 아날로그-디지털 변환기.
(여기서, N은 자연수)
5. The method of claim 4,
Wherein the capacitor switch is sequentially switched at a predetermined time interval so as to rise by 1 / N of the V REF voltage.
(Where N is a natural number)
제5항에 있어서,
상기 기준 전압은 상기 VREF 전압의 N-1/N 인 경사형 아날로그-디지털 변환기.6. The method of claim 5,
Wherein the reference voltage is N-1 / N of the V REF voltage.
KR1020120148685A 2012-12-18 2012-12-18 Slope type analog-to-digital converter KR101441324B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120148685A KR101441324B1 (en) 2012-12-18 2012-12-18 Slope type analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120148685A KR101441324B1 (en) 2012-12-18 2012-12-18 Slope type analog-to-digital converter

Publications (2)

Publication Number Publication Date
KR20140079095A true KR20140079095A (en) 2014-06-26
KR101441324B1 KR101441324B1 (en) 2014-09-17

Family

ID=51130402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148685A KR101441324B1 (en) 2012-12-18 2012-12-18 Slope type analog-to-digital converter

Country Status (1)

Country Link
KR (1) KR101441324B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084465B2 (en) 2016-12-21 2018-09-25 SK Hynix Inc. Analog-to-digital converters with a plurality of comparators
US10627436B2 (en) 2016-12-21 2020-04-21 SK Hynix Inc. Capacitance sensing circuits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW294786B (en) * 1995-09-11 1997-01-01 Microchip Tech Inc Digital trimming of on-chip analog components
US6243034B1 (en) * 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084465B2 (en) 2016-12-21 2018-09-25 SK Hynix Inc. Analog-to-digital converters with a plurality of comparators
US10627436B2 (en) 2016-12-21 2020-04-21 SK Hynix Inc. Capacitance sensing circuits

Also Published As

Publication number Publication date
KR101441324B1 (en) 2014-09-17

Similar Documents

Publication Publication Date Title
US8665224B2 (en) Capacitance touch sensor
US9634558B2 (en) Negative charge pump feedback circuit
US8253613B2 (en) Second-order delta-sigma analog-to-digital converter
KR102337627B1 (en) Capacitance detection circuit, touch device and terminal device
US7230561B2 (en) Programmable integrating ramp generator and method of operating the same
CN107807511A (en) Calibration equipment and method, calibration equipment manufacture method and integrated circuitry construction method
CN105281773B (en) System and method for multi-channel sampling SAR ADC
US9285465B2 (en) Analog-digital conversion circuit, sensor apparatus, cellular phone, and digital camera
US20130181111A1 (en) Light measuring circuit and method
JP6624782B2 (en) Semiconductor device and method of measuring battery voltage
US9893736B2 (en) Analog to digital conversion device, illuminance sensor device, and electronic apparatus comprising the illuminance sensor device
US7969204B1 (en) Sample hold circuit and method thereof for eliminating offset voltage of analog signal
KR102008359B1 (en) Voltage measuring apparatus and battery management system comprising the same
US20140218223A1 (en) Multiplexed sigma delta modulator
TW201336212A (en) Charge pump device and driving capability adjustment method thereof
US9276596B1 (en) Analog to digital converting apparatus and initial method thereof
KR101441324B1 (en) Slope type analog-to-digital converter
JP2011077847A (en) A/d converter and open detection method thereof
US11342931B2 (en) Reference voltage controlling circuit and analog-to-digital converter
US6816104B1 (en) Analog-to-digital converter utilizing a timer for increased resolution
US9374101B2 (en) Sensor device including high-resolution analog to digital converter
US11533061B2 (en) Circuitry including at least a delta-sigma modulator and a sample-and-hold element
JP2017026347A (en) Semiconductor device, battery monitor device, battery cell voltage detection method
US7911256B2 (en) Dual integrator circuit for analog front end (AFE)
KR102632360B1 (en) Dual slope analog to digital converter with parallel counting structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee