KR20140074237A - Display having signal transmission method using optical line and electrical line - Google Patents

Display having signal transmission method using optical line and electrical line Download PDF

Info

Publication number
KR20140074237A
KR20140074237A KR1020130151717A KR20130151717A KR20140074237A KR 20140074237 A KR20140074237 A KR 20140074237A KR 1020130151717 A KR1020130151717 A KR 1020130151717A KR 20130151717 A KR20130151717 A KR 20130151717A KR 20140074237 A KR20140074237 A KR 20140074237A
Authority
KR
South Korea
Prior art keywords
sub
signal
signal processor
optical
display
Prior art date
Application number
KR1020130151717A
Other languages
Korean (ko)
Other versions
KR101955331B1 (en
Inventor
한승훈
김홍표
안택종
오병태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US14/100,447 priority Critical patent/US9400627B2/en
Publication of KR20140074237A publication Critical patent/KR20140074237A/en
Application granted granted Critical
Publication of KR101955331B1 publication Critical patent/KR101955331B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A display having a signal transmission method using an optical wiring and an electrical wiring is disclosed. The display according to an embodiment of the present invention comprises: a screen including a plurality of sub-displays disposed to display information; a plurality of sub-signal processors which is electrically connected with the plurality of sub-displays and has a conversion function between an optical signal and an electrical signal; and a main signal processor optically connected with at least a part of the plurality of sub-signal processors.

Description

광배선과 전기배선을 이용한 신호전달방식을 갖는 디스플레이{Display having signal transmission method using optical line and electrical line}[0001] The present invention relates to a display having a signal transmission method using an optical line and an electric wire,

본 발명의 일 실시예는 디스플레이에 관한 것으로써, 보다 자세하게는 광배선과 전기배선을 혼용한 신호전달방식을 갖는 디스플레이에 관한 것이다.One embodiment of the present invention relates to a display, and more particularly, to a display having a signal transmission scheme in which a light line and an electric wiring are mixed.

사용자가 생동감을 느낄 수 있고, 또한 쉽게 몰입할 수 있는 디스플레이는 사용자의 요구에 부합될 수 있는 디스플레이들중 하나가 될 수 있다.The user can feel lively and the easily accessible display can be one of the displays that can meet the needs of the user.

디스플레이를 통해 제공되는 내용의 상태가 실제에 가깝고, 디스플레이의 크기가 크며, 고해상도가 유지되면서 실시간으로 처리된다면, 사용자는 디스플레이를 통해 제공되는 내용으로부터 생동감을 느낄 수 있고, 쉽게 몰입될 수 있을 것이다. 대형 화면은 벽이나 천장, 바닥 등과 같은 건물의 일부를 이용할 수도 있을 것이다.If the state of the contents provided through the display is close to reality, the size of the display is large, and the high resolution is maintained and processed in real time, the user can feel lively from the contents provided through the display and can be easily immersed. The large screen may also use a portion of the building, such as a wall, ceiling, floor,

이와 같은 대형 디스플레이 또는 대형 화면에서, 전체 해상도를 높게 유지하기 위해서는 픽셀 어드레싱(addressing) 거리가 늘어나고, 하나의 프레임(frame)을 형성하기 위해 처리해야 할 픽셀의 수가 많아져서 픽셀 레이트(pixel rate)가 증가할 수 있다. 이러한 상황은 RC 지연(delay)을 증가시킬 수 있고, 결국 실시간 처리가 어려울 수 있다.In such a large display or a large screen, in order to keep the overall resolution high, the pixel addressing distance increases and the number of pixels to be processed increases to form one frame, . This situation can increase the RC delay, which in turn can make real-time processing difficult.

또한 TV를 포함하는 중소형 디스플레이에서 초 미세크기 혹은 초고속 픽셀에 기반한 리얼 3D 디스플레이(real 3D display) 혹은 홀로그램 디스플레이(hologram display)를 구현할 수 있는데, 이 경우에도 픽셀의 수와 전기배선의 굵기 제약에 의한 RC 지연으로 실시간 처리가 어려울 수 있다.In addition, a real 3D display or a hologram display based on ultrafine size or super high-speed pixels can be implemented in a small-sized display including a TV. In this case, too, Real-time processing can be difficult with RC delay.

본 발명의 일 실시예는 혼합 배선을 사용하여 기존의 RC 지연으로 인해 제약을 줄인 디스플레이를 제공한다.One embodiment of the present invention provides a display that uses constrained RC delay to reduce constraints using mixed wiring.

본 발명의 일 실시예에 의한 디스플레이는 복수의 서브 디스플레이와, 상기 복수의 서브 디스플레이와 전기적으로 연결되고, 광신호와 전기신호 사이에 변환기능을 갖는 복수의 서브 신호 처리기와, 상기 복수의 서브 신호 처리기의 적어도 일부와 광학적으로 연결된 메인 신호 처리기를 포함하고, 상기 복수의 서브 디스플레이를 포함하는 화면을 통해 정보가 표시된다.A display according to an embodiment of the present invention includes a plurality of sub-displays, a plurality of sub-signal processors electrically connected to the plurality of sub-displays and having a conversion function between optical signals and electric signals, And a main signal processor optically coupled to at least a portion of the processor, wherein information is displayed on a screen including the plurality of sub-displays.

이러한 디스플레이에서, 상기 복수의 서브 디스플레이의 각 영역은 각 영역의 RC 지연 값에 반비례하는 크기를 가질 수 있다.In such a display, each area of the plurality of sub-displays may have a size in inverse proportion to the RC delay value of each area.

상기 복수의 서브 디스플레이와 상기 복수의 서브 신호 처리기는 일대 일로 대응할 수 있다.The plurality of sub-displays and the plurality of sub-signal processors may correspond one-to-one.

상기 메인 신호 처리기는 상기 디스플레이의 중심에 또는 상기 디스플레이의 화면 밖에 구비될 수 있다.The main signal processor may be provided at the center of the display or outside the screen of the display.

상기 메인 신호 처리기는 제1 특성을 갖는 입력신호를 제2 특성을 갖는 출력신호로 변환하는 변환소자를 포함할 수 있다.The main signal processor may include a conversion element for converting an input signal having the first characteristic into an output signal having the second characteristic.

상기 서브 신호 처리기는 상기 서브 디스플레이로부터 수신되는 전기적 신호를 광신호로 변환하는 전기-광학 변환소자를 포함할 수 있다.The sub-signal processor may include an electro-optical conversion element for converting an electrical signal received from the sub-display into an optical signal.

상기 메인 신호 처리기는 허브, 라우터 및 프로세서를 포함할 수 있다.The main signal processor may include a hub, a router and a processor.

상기 서브 신호 처리기는 광 트랜시버를 포함할 수 있다.The sub signal processor may include an optical transceiver.

상기 메인 신호 처리기와 상기 서브 신호 처리기는 광 배선을 이용하여 광학적으로 연결될 수 있다. 이때, 상기 광 배선은 광 섬유 또는 실리콘 기반의 광 도파로 중 하나일 수 있다.The main signal processor and the sub signal processor may be optically connected using optical wiring. At this time, the optical wiring may be one of an optical fiber or a silicon-based optical waveguide.

상기 디스플레이는 유리기판, 플렉서블 기판, 실리콘 기반의 기판을 포함할하는 수 있다.The display may comprise a glass substrate, a flexible substrate, or a silicon-based substrate.

상기 디스플레이는 입체적인(stereoscopic) 방식 또는 무안경식의 리얼 3D 디스플레이(real 3D display)일 수 있다.The display may be a stereoscopic or non-eye-realistic real 3D display.

상기 제1 특성을 갖는 입력신호는 전기신호와 광학신호 중 어느 하나일 수 있다. 그리고 상기 제2 특성을 갖는 출력신호는 전기신호와 광학신호 중 어느 하나일 수 있다.The input signal having the first characteristic may be any one of an electric signal and an optical signal. And the output signal having the second characteristic may be any one of an electric signal and an optical signal.

상기 변환소자는 광전변환소자, 전광변환소자 및 광-광변환소자 중 어느 하나일 수 있다.The conversion element may be any one of a photoelectric conversion element, an all-optical conversion element, and a photo-optical conversion element.

상기 메인 신호 처리기와 상기 복수의 서브 신호 처리기 사이에 적어도 1개의 서브 메인 신호 처리기가 더 구비될 수 있다.At least one sub-main signal processor may be further provided between the main signal processor and the plurality of sub signal processors.

상기 메인 신호 처리기와 상기 서브 메인 신호 처리기는 상기 메인 신호 처리기와 상기 서브 메인 신호 처리기를 다른 성분들에 연결하도록 배치된 허브, 데이터를 상기 다른 성분들에 보내고 받도로 배치된 라우터 및 상기 데이터를 처리하도록 배치된 프로세서를 포함할 수 있다.The main signal processor and the sub-main signal processor may include a hub arranged to connect the main signal processor and the sub-main signal processor to other components, a router arranged to receive data and transmit the data to the other components, And a processor coupled to the processor.

본 발명의 다른 실시예에 의한 디스플레이는 이미지를 디스플레이 하도록 배치된 복수의 서브 디스플레이와, 상기 복수의 서브 디스플레이를 제어하도록 배치된 복수의 서브 신호 처리기와, 상기 복수의 서브 신호 처리기를 제어하도록 배치된 메인 신호 처리기를 포함하고, 상기 복수의 서브 디스플레이, 상기 복수의 서브 신호 처리기 및 상기 메인 신호 처리기는 서로 광학적 및 전기적 연결의 조합으로 연결되어 있다.A display according to another embodiment of the present invention includes a plurality of sub-displays arranged to display an image, a plurality of sub-signal processors arranged to control the plurality of sub-displays, And a main signal processor, wherein the plurality of sub displays, the plurality of sub signal processors, and the main signal processor are coupled to each other in a combination of optical and electrical connections.

이러한 디스플레이에서, 상기 복수의 서브 신호 처리기의 각각은 전기적으로 상기 복수의 서브 디스플레이들 중 하나에 각각 연결되고, 상기 메인 신호 처리기는 광학적 연결로 상기 복수의 서브 신호 처리기의 각각에 연결될 수 있다.In such a display, each of the plurality of sub signal processors may be electrically connected to one of the plurality of sub displays, and the main signal processor may be connected to each of the plurality of sub signal processors by an optical connection.

상기 복수의 서브 디스플레이는 그리드 형태로 배열된 것일 수 있다.The plurality of sub-displays may be arranged in a grid form.

상기 서브 디스플레이는 동일한 사이즈의 스크린들을 포함할 수 있다.The sub-display may include screens of the same size.

상기 서브 디스플레이는 터치 스크린으로 실행되는 것일 수 있다.The sub-display may be implemented as a touch screen.

본 발명의 또 다른 실시예에 의한 디스플레이는 이미지 디스플레이 동작을 수행하도록 배치된 복수의 서브 디스플레이와, 서로 및 상기 복수의 서브 디스플레이와 신호교환을 수행하도록 배치되어 상기 이미지 디스플레이 동작을 제어하는 복수의 하드웨어 성분을 포함하고,A display according to another embodiment of the present invention includes a plurality of subdisks arranged to perform an image display operation and a plurality of hardware arranged to perform signal exchange with each other and with the plurality of subdisplay to control the image display operation ≪ / RTI >

상기 신호교환 중 상대적으로 긴 거리의 신호교환 수단으로 광학적 연결이 제공되고, 상대적으로 짧은 거리의 신호교환 수단으로 전기적 연결이 제공되며, 상기 상대적으로 짧은 거리의 신호교환은 상기 상대적으로 긴 거리의 신호교환보다 짧은 거리일 수 있다.An optical connection is provided to the relatively long distance signal exchange means during the signal exchange and an electrical connection is provided to the relatively short distance signal exchange means and the relatively short distance signal exchange is performed by the relatively long distance signal It can be a shorter distance than exchange.

이러한 디스플레이에서, 상기 복수의 하드웨어 성분들은 상기 복수의 서브 디스플레이에 상대적으로 대응하는 복수의 서브 신호 처리기와, 상기 서브 신호 처리기를 제어하는 메인 신호 처리기를 포함하고, 상기 서브 신호 처리기는 전기적 연결로 상기 각 서브 디스플레이에 연결되고, 상기 메인 신호 처리기는 광학적 연결로 상기 서브 신호 처리기의 각각에 연결될 수 있다.In such a display, the plurality of hardware components may include a plurality of sub-signal processors corresponding to the plurality of sub-displays, and a main signal processor for controlling the sub-signal processors, wherein the sub- And the main signal processor may be coupled to each of the sub signal processors by an optical connection.

상기 서브 신호 처리기의 각각은 상기 이미지 디스플레이 동작을 수행하기 위해 상기 메인 신호 처리기로부터 전달된 광 신호를 수신하여 전기적 신호로 변환한 다음, 상기 변환된 전기적 신호를 상기 대응하는 서브 디스플레이를 제어하는 각 서브 디스플레이에 전달하도록 배치될 수 있다.Each of the sub signal processors receives an optical signal transmitted from the main signal processor to perform the image display operation, converts the received optical signal into an electrical signal, and transmits the converted electrical signal to each sub- Display. ≪ / RTI >

상기 디스플레이는 터치 스크린으로 실행되고,The display is run with a touch screen,

상기 서브 신호 처리기의 각각은 상기 터치 스크린의 터치에 따른 전기적 신호 형태의 사용자 입력을 수신하여 광학적 신호로 변환한 다음, 상기 변환된 광학적 신호를 상기 메인 신호 처리기로 전송하여 상기 메인 신호 처리기가 상기 이미지 디스플레이 동작을 제어하도록 배치될 수 있다.Wherein each of the sub signal processors receives a user input in the form of an electrical signal according to a touch of the touch screen, converts the user input into an optical signal, and transmits the converted optical signal to the main signal processor, And to control the display operation.

상기 복수의 서브 신호 처리기는 상기 복수의 서브 디스플레이를 제어하는데 사용되는 변환 신호를 발생시키도록 배치될 수 있다.The plurality of sub signal processors may be arranged to generate a converted signal used to control the plurality of sub displays.

상기 메인 신호 처리기는 상기 복수의 서브 신호 처리기의 적어도 일부를 제어하도록 배치될 수 있다.The main signal processor may be arranged to control at least a part of the plurality of sub signal processors.

본 발명의 일 실시예에 의한 디스플레이는 디스플레이 내부와 그 주변에서 상대적으로 장거리의 신호전송에는 광배선을 구비하고, 상대적으로 짧은 거리의 신호전송에는 전기배선을 구비하여 사용한다. 상기 전기배선은 RC 지연으로 인한 제약이 나타나지 않거나 나타나더라도 실시간 동작에 영향을 주지 않는 정도의 서브 디스플레이 영역에서 배선으로 사용된다.The display according to an exemplary embodiment of the present invention includes an optical wiring for relatively long-distance signal transmission in the display and its surroundings, and electric wiring for relatively short-distance signal transmission. The electric wiring is used as wiring in a sub display area that does not affect the real time operation even if the electric wiring does not appear or appears due to the RC delay.

이에 따라 고해상도를 갖는 대화면 혹은 대형 화면에서 고품질의 정보를 실시간으로 구현할 수 있다. 또한, 초 미세크기 혹은 초고속 픽셀에 기반한 리얼 3D 디스플레이나 홀로그램 디스플레이 등의 실시간 구현도 가능할 수 있다.As a result, high-quality information can be realized in real time on a large screen having a high resolution or on a large screen. Real-time implementation of real 3D displays or hologram displays based on ultrafine size or ultra-fast pixels is also possible.

이와 같이 디스플레이의 다른 조건을 우수하게 유지하면서 실시간 구현도 가능하게 됨으로써, 본 발명의 일 실시예에 의한 디스플레이는 교육, 광고, 방송, 의료, 엔터테인먼트(entertainment) 등 다양한 분야에 응용될 수 있다.As described above, the display according to an exemplary embodiment of the present invention can be applied to various fields such as education, advertisement, broadcasting, medical care, entertainment, etc. while realizing realization while maintaining excellent display condition.

도 1은 본 발명의 일 실시예에 의한 광배선과 전기배선을 이용한 신호전달방식을 갖는 디스플레이의 서브 디스플레이와 서브 신호 처리기의 배열을 나타낸 정면도이다.
도 2는 도 1의 서브 신호 처리기의 구성에 대한 일 예를 나타낸 단면도이다.
도 3은 도 1에서 메인 신호 처리기가 화면 밖에 구비된 경우와 서브 신호 처리기가 비대칭으로 배열될 수 있음을 나타낸 정면도이다.
도 4 및 도 5는 본 발명의 실시예들에 의한 디스플레이에 구비되는 메인 신호 처리기와 서브 신호 처리기의 광 배선 네트워크의 다른 예들을 나타낸 도면들이다.FIG. 1 is a front view showing an arrangement of a sub-display and a sub-signal processor of a display having a signal transmission scheme using an optical line and an electric wire according to an embodiment of the present invention.
2 is a cross-sectional view illustrating an example of the configuration of the sub-signal processor of FIG.
FIG. 3 is a front view showing that the main signal processor is provided outside the screen and that the sub signal processors can be arranged asymmetrically in FIG.
FIGS. 4 and 5 are views showing other examples of the optical wiring network of the main signal processor and the sub signal processor included in the display according to the embodiments of the present invention.

이하, 본 발명의 여러 실시예들에 의한 광배선과 전기배선을 이용한 신호전달방식을 갖는 디스플레이를 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a display having a signal transmission scheme using optical wiring and electric wiring according to various embodiments of the present invention will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of the layers or regions shown in the figures are exaggerated for clarity of the description.

도 1은 본 발명의 일 실시예에 의한 디스플레이의 정면도이다.1 is a front view of a display according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 의한 디스플레이의 화면(30)은 복수의 서브 디스플레이(40)를 포함한다. 복수의 서브 디스플레이(40) 각각은 복수의 픽셀(40a)을 포함한다. 도 1에는 화면(30)이 서브 디스플레이(40)를 9개를 포함하는 것으로 도시하였으나, 이는 설명과 도시의 편의를 위한 것이다. 화면(30)은 더 많은 수의 서브 디스플레이(40)를 포함할 수 있다. 서브 디스플레이들(40)은 행렬로 반듯한 격자 배열을 이룰 수 있다. 서브 디스플레이(40)의 화면의 크기는 모두 동일할 수 있다. 그러나 필요할 경우, 서브 디스플레이들(40)의 화면의 크기는 영역에 따라 다를 수도 있다. 서브 디스플레이(40)의 화면의 크기는 RC지연과 관련이 있을 수 있다.Referring to FIG. 1, a screen 30 of a display according to an embodiment of the present invention includes a plurality of sub-displays 40. Each of the plurality of sub-displays 40 includes a plurality of pixels 40a. Although FIG. 1 illustrates the screen 30 as including nine sub-displays 40, this is for convenience of description and illustration. The screen 30 may include a greater number of sub-displays 40. The subdisks 40 may be arranged in a matrix lattice arrangement. The size of the screen of the sub display 40 may all be the same. However, if required, the size of the screen of the subdisks 40 may vary depending on the area. The size of the screen of the sub-display 40 may be related to the RC delay.

예를 들면, 각 서브 디스플레이의 프레임 비율(frame rate)을 f라 하고, 수평 픽셀라인 개수를 l이라 할 때, 아래의 식과 같이, 하나의 픽셀을 켜는데 필요한 요구시간(τ)은 최대 전기적 RC 지연시간(한 수평라인의 제일 끝의 픽셀을 켜는데 걸리는 전기적 RC 지연시간)보다 크다.For example, if the frame rate of each sub-display is f and the number of horizontal pixel lines is l, the required time (τ) required to turn on one pixel, as shown in the following equation, (The electrical RC delay time taken to turn on the pixel at the end of one horizontal line).

τ= [1/(f×l)]>Rline ×Clineτ = [1 / (f × 1)]> Rline × Cline

달리 표현하면, 서브 디스플레이(40)의 전기 배선의 RC 지연시간이 주어지면, 서브 디스플레이(40)의 최대 픽셀 개수 및 물리적 크기는 상기 주어진 프레임 비율과 수평방향 픽셀라인 개수의 관계로부터 주어질 수 있다. 서브 디스플레이(40)의 픽셀 개수 및 크기는 디스플레이의 종류에 따라 달라질 수 있다. 또한 동일한 제품의 디스플레이들이라도 사용 목적에 따라 각 디스플레이 별로 서브 디스플레이의 크기는 다를 수 있다.In other words, given the RC delay time of the electrical wiring of the sub-display 40, the maximum number of pixels and the physical size of the sub-display 40 can be given from the relationship between the given frame rate and the number of horizontal pixel lines. The number and size of pixels of the sub-display 40 may vary depending on the type of display. Also, the sizes of the sub-displays may be different for each display depending on the purpose of use even for the displays of the same product.

수학식 1을 참조하면, 요구시간(τ)은 R×C보다 클 수 있는데, 예를 들면, R×C의 1배 이상일 수 있고, R×C의 3~5 정도일 수 있다.Referring to Equation (1), the required time tau can be larger than R x C, for example, it may be at least one times R x C, and may be from three to five times R x C.

계속해서 도 1을 참조하면, 각 서브 디스플레이(40)는 서브 신호 처리기(34)에 전기적으로 연결될 수 있다. 본 발명의 일 실시예에 의한 디스플레이는 서브 디스플레이(40) 수만큼 서브 신호 처리기(34)를 포함할 수 있다. 서브 신호 처리기(34)는 서브 디스플레이(40)와 일대 일로 대응할 수 있다. 서브 신호 처리기(34)는 화면(30)의 각 서브 디스플레이(40) 바로 뒤에 위치할 수 있으나, 다른 위치에 구비될 수도 있다. 화면(30)의 중심에 위치한 서브 디스플레이(40) 뒤에는 메인 신호 처리기(32) 혹은 게이트 신호 처리기가 구비되어 있다. 메인 신호 처리기(32)는 도 3에 도시한 바와 같이 화면 밖에 위치할 수도 있다. 메인 신호처리기(32)는 디스플레이 외부와 신호를 주고 받는 포트처럼 구비될 수도 있다. 메인 신호 처리기(32)가 포트처럼 구비된 경우, 입력되는 정보에 따라 메인 신호 처리기(32)는 전기-광학 변환기와 광학-전기 변환기 역할을 모두 가질 수 있다. 또한 메인 신호 처리기(32)가 포트처럼 구비되고, 외부로부터 직접 광 정보가 입력되는 경우, 메인 신호 처리기(32)는 입력 광신호를 변환하여 광신호로 출력하는 광-광 변환기가 될 수도 있다.1, each sub-display 40 may be electrically coupled to a sub-signal processor 34. The sub- The display according to an embodiment of the present invention may include as many sub-signal processors 34 as the number of sub-displays 40. The sub signal processor 34 may correspond to the sub display 40 in a one-to-one correspondence. The sub-signal processor 34 may be located immediately after each sub-display 40 of the screen 30, but may be located at another location. A main signal processor 32 or a gate signal processor is provided behind the sub display 40 located at the center of the screen 30. The main signal processor 32 may be located outside the screen as shown in FIG. The main signal processor 32 may be provided as a port for exchanging signals with the outside of the display. If the main signal processor 32 is provided as a port, the main signal processor 32 may have both an electro-optical converter and an opto-electric converter depending on the information input. In addition, when the main signal processor 32 is provided as a port, and the optical information is input directly from the outside, the main signal processor 32 may be an optical-to-optical converter for converting an input optical signal and outputting it as an optical signal.

메인 신호 처리기(32)는 서브 신호 처리기의 역할을 겸할 수 있다. 메인 신호 처리기(32)는 허브(hub), 라우터(router) 및 프로세서(processor)를 포함하여 구성될 수 있다. 상기 허브는 메인 신호 처리기(32)와 다른 성분들(예컨대, 서브 신호 처리기(34))를 연결한다. 상기 라우터는 다른 성분들에 정보를 보내고 받는다. 상기 프로세서는 정보를 처리한다. 서브 신호 처리기(34)의 적어도 일부도 허브(hub), 라우터(router) 및 프로세서(processor)를 포함하여 구성될 수 있다. 메인 신호 처리기(32)에 전송된 정보(영상, 문자, 음성 등)는 광 신호로 전환되어 서브 신호 처리기(34)로 전송된다. 서브 신호 처리기(34)로부터 메인 신호 처리기(32)로 수신된 정보가 있는 경우, 예를 들면, 화면(30)이 터치스크린이고, 사용자의 터치 동작에 의해 특정 서브 디스플레이로부터 메인 신호 처리기(32)로 정보가 전달된 경우, 전달된 정보는 메인 신호 처리기(32)를 통하여, 각 서브 신호 처리기(34) 및 서브 디스플레이로 피드백될 수도 있고, 디스플레이에 정보를 공급하는 정보 공급원으로 전송될 수도 있다. 메인 신호 처리기(32)는 상술한 정보 전달 역할을 수행하기 위해 제1 특성을 갖는 입력신호를 제2 특성을 갖는 출력신호로 변환하는 변환소자를 포함할 수 있다. 이때, 상기 제1 특성을 갖는 입력신호는 전기신호와 광학신호 중 어느 하나일 수 있다. 상기 제2 특성을 갖는 출력신호는 전기신호와 광학신호 중 어느 하나일 수 있다. 그리고 상기 변환소자는 광전변환소자, 전광변환소자 및 광-광변환소자 중 어느 하나일 수 있다.The main signal processor 32 may also serve as a sub signal processor. The main signal processor 32 may be configured to include a hub, a router, and a processor. The hub couples main signal processor 32 and other components (e.g., sub signal processor 34). The router sends and receives information to the other components. The processor processes information. At least a portion of the sub-signal processor 34 may also be configured to include a hub, a router, and a processor. The information (image, text, voice, etc.) transmitted to the main signal processor 32 is converted into an optical signal and transmitted to the sub signal processor 34. If there is information received from the sub signal processor 34 to the main signal processor 32, for example, the screen 30 is a touch screen, and the main signal processor 32, The delivered information may be fed back to each sub-signal processor 34 and sub-display through the main signal processor 32 and may be transmitted to an information source that supplies information to the display. The main signal processor 32 may include a conversion element for converting the input signal having the first characteristic into the output signal having the second characteristic to perform the information transfer role described above. In this case, the input signal having the first characteristic may be any one of an electric signal and an optical signal. The output signal having the second characteristic may be any one of an electric signal and an optical signal. The conversion element may be any one of a photoelectric conversion element, an all-optical conversion element, and a photo-optical conversion element.

계속 도 1을 참조하면, 메인 신호 처리기(32)와 각 서브 신호 처리기(34)는 광학적으로 연결되어 있다. 예를 들면 메인 신호 처리기(32)와 서브 신호 처리기(34)를 연결하는 광 배선(50)으로 광섬유가 사용될 수 있다. 광 섬유는 디스플레이가 플렉시블(flexible)한 경우에 유용하게 사용될 수 있다. 광 배선(50)은 유전체기반 광 도파로(dielectric-based optical waveguide) 또는 Si 기반 광 도파로 일 수 있다. 예를 들면, 상기 유전체 기반 광 도파로는 SiN 기반의 광 도파로일 수 있다. 서브 신호 처리기(34)는 광전 변환과 전광 변환이 모두 가능한 광 트랜시버(optical tranceiver)를 포함할 수 있다. 서브 신호 처리기(34)는 메인 신호 처리기(32)로부터 주어지는 광 신호를 전기적 신호로 변환시켜 각 픽셀(40a)로 보내고, 이렇게 해서 정보가 화면(30)에 표시될 수 있다. 서브 신호 처리기(34)에서 각 픽셀(40a)로 전기적 신호를 보내는 방식은 기존과 동일할 수 있다. 곧, 서브 신호 처리기(34)에서 광전변환에 의해 발생된 전기적 신호는 기존의 전기적 어드레싱 방식으로 각 픽셀(40a)로 보내질 수 있다. 서브 신호 처리기(34)는 전기적 배선을 통해 전기적 신호를 각 픽셀(40a)로 보내는 과정과 각 픽셀(40a)로부터 전달되는 전기적 신호를 광신호로 바꾸거나 전기신호 상태로 메인 신호 처리기로 전달하는 과정을 제어하기 위한 프로세서가 구비될 수 있다. 전체 화면(30)이 실시간으로 정보를 표시하도록 하기 위해 각 서브 신호 처리기(34)는 동기화될 수 있다. 본 발명의 디스플레이는 유리 기반의 패널, 예컨대LCD, AMOLED 등일 수 있고, 실리콘 기반의 디스플레이 일 수도 있는데, 예컨대 LCoS(LC on Silicon)기반의 공간 광변조기(SLM)일 수 있다.Continuing to refer to FIG. 1, the main signal processor 32 and each sub-signal processor 34 are optically connected. For example, an optical fiber can be used as the optical wiring 50 connecting the main signal processor 32 and the sub signal processor 34. Optical fibers can be useful when the display is flexible. The optical wiring 50 may be a dielectric-based optical waveguide or a Si-based optical waveguide. For example, the dielectric-based optical waveguide may be an SiN-based optical waveguide. The sub-signal processor 34 may include an optical transceiver capable of both photoelectric conversion and electro-optical conversion. The sub signal processor 34 converts the optical signal given from the main signal processor 32 into an electrical signal and sends it to each pixel 40a so that the information can be displayed on the screen 30. [ A method of sending an electrical signal to each pixel 40a in the sub signal processor 34 may be the same as the conventional method. The electrical signals generated by the photoelectric conversion in the sub signal processor 34 can be sent to each pixel 40a in a conventional electrical addressing manner. The sub signal processor 34 processes an electrical signal to each pixel 40a through electrical wiring, converts an electrical signal transmitted from each pixel 40a to an optical signal, or transmits the optical signal to the main signal processor in an electrical signal state For example. Each sub-signal processor 34 can be synchronized to allow the full screen 30 to display information in real time. The display of the present invention may be a glass-based panel, such as an LCD, AMOLED, or the like, or it may be a silicon-based display, for example a spatial light modulator (SLM) based on LCoS (LC on Silicon).

도 2는 도 1의 서브 신호 처리기(34)의 구성의 다른 예를 보여준다.FIG. 2 shows another example of the configuration of the sub signal processor 34 of FIG.

도 2를 참조하면, 서브 신호 처리기(34)는 광전변환 및 전광변환을 담당하는 광소자(34a)와 광소자(34a)로부터 주어지는 전기적 신호를 각 픽셀로 어드레싱하는 어드레싱 소자(34b)를 포함한다. 어드레싱 소자(34b)는 사용자의 터치에 의해 픽셀로부터 주어지는 전기적 신호를 광소자(34a)로 전달하는 역할도 할 수 있다.2, the sub-signal processor 34 includes an optical element 34a for performing photoelectric conversion and electro-optical conversion and an addressing element 34b for addressing an electric signal given from the optical element 34a to each pixel . The addressing element 34b can also serve to transmit an electrical signal given from the pixel to the optical element 34a by the touch of the user.

도 3은 본 발명의 다른 실시예에 의한 디스플레이를 보여준다.Figure 3 shows a display according to another embodiment of the present invention.

도 3을 참조하면, 메인 신호 처리기(60)는 각 서브 신호 처리기(34)에 광 정보를 전송하는 역할과 각 서브 신호 처리기(34)로부터 전송되는 광 혹은 전기 신호를 정보 공급원으로 혹은 전체 서브 디스플레이들로 재분배하는 역할을 한다. 도 3에서 메인 신호 처리기(60)는 서브 디스플레이에 대한 픽셀 어드레싱을 하지 않는다는 점에서 도 1의 메인 신호 처리기와 다르다. 메인 신호 처리기(60)는 화면(30) 외부에 마련되어 있으나, 화면(30) 뒤쪽 또는 다른 위치에 위치할 수도 있다. 또한 서브 신호 처리기(34)는 정방 격자 형태로 대칭적으로 배열되지 않고, 가는 점선의 사각형(80)으로 도시한 바와 같이 비대칭적으로 배열될 수도 있다. 사각형(80)의 위치는 도 3에 도시한 위치로 제한되지 않는다.3, the main signal processor 60 has a function of transmitting optical information to each sub signal processor 34 and an optical or electric signal transmitted from each sub signal processor 34 as an information source, And the like. The main signal processor 60 in FIG. 3 differs from the main signal processor in FIG. 1 in that it does not do pixel addressing for the subdisplay. The main signal processor 60 is provided outside the screen 30, but may be located behind the screen 30 or at another position. Also, the sub-signal processors 34 may not be symmetrically arranged in a tetragonal lattice form, but may be arranged asymmetrically as shown by a thin dotted line rectangle 80. The position of the rectangle 80 is not limited to the position shown in Fig.

도 4 및 도 5는 본 발명의 실시예들에 의한 디스플레이에 구비되는 메인 신호 처리기와 서브 신호 처리기의 광 배선 네트워크의 다른 예들을 보여준다. 도 4 및 도 5에 도시한 광 배선 네트워크들은 도 1 및 도 3의 경우와 다르다.4 and 5 show other examples of the optical wiring network of the main signal processor and the sub signal processor provided in the display according to the embodiments of the present invention. The optical wiring networks shown in Figs. 4 and 5 are different from those of Figs. 1 and 3.

먼저, 도 4를 참조하면, 한 개의 제1 메인 신호 처리기(100)와 복수의 제2 메인 신호 처리기(102, 104, 106)를 포함한다. 제2 메인 신호 처리기(102, 104, 106)는 서브 메인 신호 처리기일 수 있다. 3개의 제2 메인 신호 처리기(102, 104, 106)만 도시하였지만, 더 많은 수의 제2 메인 신호 처리기가 네트워크에 포함될 수 있다. 제2 메인 신호 처리기(102, 104, 106)의 수는 네트워크에 포함된 서브 신호 처리기의 수보다 작을 수 있다.Referring to FIG. 4, a first main signal processor 100 and a plurality of second main signal processors 102, 104, and 106 are included. The second main signal processor 102, 104, or 106 may be a sub-main signal processor. Although only three second main signal processors 102, 104 and 106 are shown, a greater number of second main signal processors may be included in the network. The number of the second main signal processors 102, 104, and 106 may be smaller than the number of sub signal processors included in the network.

이하에서 3개의 제2 메인 신호 처리기(102, 104, 106)를 편의 상 제1 내지 제3 서브 메인 신호 처리기로 기재한다.Hereinafter, three second main signal processors 102, 104, and 106 are described as first to third sub main signal processors for convenience.

제1 메인 신호 처리기(100)는 도 1이나 도 3의 메인 신호 처리기(32, 60)와 같거나 다를 수 있다. 제1 메인 신호 처리기(100)에 제1 및 제2 서브 메인 신호 처리기(102, 104)가 광배선(화살표)으로 연결되어 있다. 제1 메인 신호 처리기(100)에 제1 및 제2 서브 신호 처리기(110, 112)가 광 배선으로 연결되어 있다. 제1 메인 신호 처리기(100)에 더 많은 서브 신호 처리기가 광 배선으로 직접 연결될 수도 있다. 제1 서브 메인 신호 처리기(110)에 제3 및 제4 서브 신호 처리기(114, 116)가 광 배선으로 연결되어 있다. 더 많은 서브 신호 처리기가 제1 서브 메인 신호 처리기(102)에 연결될 수 있다. 제2 서브 메인 신호 처리기(104)에 광 배선(화살표)을 통해 제3 서브 메인 신호 처리기(106)와 제5 서브 신호 처리기(118)가 연결되어 있다. 제2 서브 메인 신호 처리기(104)에 1개 이상의 서브 신호 처리기가 더 연결될 수 있다. 또한, 제1 또는 제2 서브 메인 신호 처리기(102, 104)에 1개 이상의 서브 메인 신호 처리기가 더 연결될 수도 있다. 제1 내지 제3 서브 메인 신호 처리기(102, 104, 106)는 각각 서브 신호 처리기의 역할을 할 수도 있다. 또한, 제1 내지 제3 서브 메인 신호 처리기(102, 104, 106)의 역할의 일부는 제1 메인 신호 처리기(100)의 역할과 동일한 것일 수도 있다.The first main signal processor 100 may be the same as or different from the main signal processors 32 and 60 of FIGS. First and second sub-main signal processors 102 and 104 are connected to the first main signal processor 100 through optical wiring (arrows). The first and second sub signal processors 110 and 112 are connected to the first main signal processor 100 through an optical line. More sub-signal processors may be connected directly to the optical wiring in the first main signal processor 100. And the third and fourth sub signal processors 114 and 116 are connected to the first sub-main signal processor 110 through an optical line. More sub-signal processors may be coupled to the first sub-main signal processor 102. The third sub main signal processor 106 and the fifth sub signal processor 118 are connected to the second sub main signal processor 104 through an optical line (arrow). One or more sub signal processors may be further connected to the second sub main signal processor 104. [ In addition, one or more sub-main signal processors may be further connected to the first or second sub-main signal processors 102 and 104. Each of the first to third sub-main signal processors 102, 104, and 106 may serve as a sub signal processor. In addition, some of the roles of the first to third sub-main signal processors 102, 104, and 106 may be the same as those of the first main signal processor 100.

제3 서브 메인 신호 처리기(106)에 제6 서브 신호 처리기(120)가 광 배선을 통해 연결되어 있다. 제3 서브 메인 신호 처리기(106)에는 1개 이상의 서브 신호 처리기가 더 연결될 수 있다.And a sixth sub signal processor 120 is connected to the third sub main signal processor 106 through an optical line. The third sub-main signal processor 106 may be further connected to one or more sub signal processors.

도 4의 네트워크에서 복수의 서브 메인 신호 처리기는 정해진 배열 규칙에 따라 배치될 수도 있으나, 무작위로 배치될 수도 있다. 또한 복수의 서브 메인 신호 처리기는 대칭 혹은 비대칭으로 배치될 수도 있다.In the network of FIG. 4, a plurality of sub-main signal processors may be arranged according to a predetermined arrangement rule, but may be randomly arranged. The plurality of sub-main signal processors may be arranged symmetrically or asymmetrically.

도 4에서 제1 메인 신호 처리기(100)와 복수의 서브 메인 신호 처리기(102, 104, 106)와 서브 디스플레이(110-120) 사이의 화살표는 광 배선을 나타낸다. 복수의 서브 신호 처리기(110-120)는 각각 픽셀과 전기적으로 연결된다. 도 4의 네트워크에는 서브 디스플레이의 수와 동일한 수의 서브 신호 처리기가 구비될 수 있다.In FIG. 4, arrows between the first main signal processor 100 and the plurality of sub-main signal processors 102, 104, and 106 and sub-displays 110-120 represent optical wiring. A plurality of sub signal processors 110-120 are electrically connected to the pixels, respectively. The network of FIG. 4 may have as many sub-signal processors as there are sub-displays.

다음, 도 5를 참조하면, 광 배선 네트워크는 제2 메인 신호 처리기(200)와 복수의 서브 신호 처리기(210)를 포함한다. 광 배선(300)는 지그재그로 배선될 수 있다. 광 배선(300)의 일단에 제2 메인 신호 처리기(200)가 연결되어 있다. 복수의 서버 신호 처리기(210)는 이러한 광 배선(300)을 따라 배치되고, 광 배선(300)에 연결되어 있다. 복수의 서브 신호 처리기(210)의 수는 서브 디스플레이의 수와 동일할 수 있다.5, the optical wiring network includes a second main signal processor 200 and a plurality of sub signal processors 210. [ The optical wiring 300 can be wired in a zigzag manner. A second main signal processor 200 is connected to one end of the optical wiring 300. A plurality of server signal processors 210 are disposed along the optical wiring 300 and connected to the optical wiring 300. The number of the plurality of sub signal processors 210 may be equal to the number of sub displays.

상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.Although a number of matters have been specifically described in the above description, they should be interpreted as examples of preferred embodiments rather than limiting the scope of the invention. Therefore, the scope of the present invention is not to be determined by the described embodiments but should be determined by the technical idea described in the claims.

30:화면 32, 60:메인 신호 처리기
34, 210:서브 신호 처리기 40:서브 디스플레이
40a:픽셀 50, 300:광 배선
80:점선의 사각형(서브 신호 처리기)
100, 200:제1 및 제2 메인 신호 처리기
102, 104, 106:제1 내지 제3 서브 메인 신호 처리기
110, 112, 114, 116, 118, 120:제1 내지 제6 서브 신호 처리기30: Screen 32, 60: Main signal processor
34, 210: Sub-signal processor 40: Sub-display
40a: pixels 50, 300: optical wiring
80: Rectangular with dotted line (sub signal processor)
100, 200: first and second main signal processors
102, 104, and 106: first to third sub-main signal processors
110, 112, 114, 116, 118, 120: first to sixth sub signal processors

Claims (29)

정보를 표시하도록 배치된 복수의 서브 디스플레이를 포함하는 화면(screen)
상기 복수의 서브 디스플레이와 전기적으로 연결되고, 광신호와 전기신호 사이에 변환기능을 갖는 복수의 서브 신호 처리기 및
상기 복수의 서브 신호 처리기의 적어도 일부와 광학적으로 연결된 메인 신호 처리기를 포함하는 디스플레이.A screen including a plurality of sub-displays arranged to display information,
A plurality of sub signal processors electrically connected to the plurality of sub displays and having a conversion function between an optical signal and an electrical signal,
And a main signal processor optically coupled to at least a portion of the plurality of sub signal processors. 제 1 항에 있어서,
상기 복수의 서브 디스플레이의 각 영역은 각 영역의 RC 지연 값에 반비례하는 크기를 갖는 디스플레이.The method according to claim 1,
Wherein each region of the plurality of sub-displays has a magnitude that is inversely proportional to the RC delay value of each region. 제 1 항에 있어서,
상기 복수의 서브 디스플레이와 상기 복수의 서브 신호 처리기는 일대 일로 대응하는 디스플레이.The method according to claim 1,
Wherein the plurality of sub-displays and the plurality of sub-signal processors correspond in one-to-one correspondence. 제 1 항에 있어서,
상기 메인 신호 처리기는 상기 디스플레이의 중심에 구비된 디스플레이.The method according to claim 1,
Wherein the main signal processor is located at the center of the display. 제 1 항에 있어서,
상기 메인 신호 처리기는 상기 디스플레이의 화면 밖에 구비된 디스플레이.The method according to claim 1,
Wherein the main signal processor is located outside the display screen. 제 1 항에 있어서,
상기 메인 신호 처리기는 제1 특성을 갖는 입력신호를 제2 특성을 갖는 출력신호로 변환하는 변환소자를 포함하는 디스플레이.The method according to claim 1,
Wherein the main signal processor includes a conversion element for converting an input signal having a first characteristic to an output signal having a second characteristic. 제 1 항에 있어서,
상기 서브 신호 처리기는 상기 서브 디스플레이로부터 수신되는 전기적 신호를 광신호로 변환하는 전기-광학 변환소자를 포함하는 디스플레이.The method according to claim 1,
Wherein the sub-signal processor comprises an electro-optic conversion element for converting an electrical signal received from the sub-display into an optical signal. 제 1 항에 있어서,
상기 메인 신호 처리기는 허브, 라우터 및 프로세서를 포함하는 디스플레이.The method according to claim 1,
Wherein the main signal processor comprises a hub, a router and a processor. 제 1 항에 있어서,
상기 서브 신호 처리기는 광 트랜시버를 포함하는 디스플레이.The method according to claim 1,
Wherein the sub signal processor comprises an optical transceiver. 제 1 항에 있어서,
상기 메인 신호 처리기와 상기 서브 신호 처리기는 광 배선을 이용하여 광학적으로 연결된 디스플레이.The method according to claim 1,
Wherein the main signal processor and the sub signal processor are optically connected using optical wiring. 제 10 항에 있어서,
상기 광 배선은 광 섬유 또는 실리콘 기반의 광 도파로 중 하나인 디스플레이.11. The method of claim 10,
Wherein the optical wiring is one of an optical fiber or a silicon-based optical waveguide. 제 1 항에 있어서,
상기 디스플레이는 유리기판, 플렉서블 기판, 실리콘 기반의 기판을 포함하는 디스플레이.The method according to claim 1,
Wherein the display comprises a glass substrate, a flexible substrate, and a silicon-based substrate. 제 1 항에 있어서,
상기 디스플레이는 입체적인 방식 또는 무안경식의 리얼 3D 디스플레이(real 3D display)인 디스플레이.The method according to claim 1,
Wherein the display is a stereoscopic or non-stereoscopic real 3D display. 제 6 항에 있어서,
상기 제1 특성을 갖는 입력신호는 전기신호와 광학신호 중 어느 하나인 디스플레이.The method according to claim 6,
Wherein the input signal having the first characteristic is one of an electrical signal and an optical signal. 제 6 항에 있어서,
상기 제2 특성을 갖는 출력신호는 전기신호와 광학신호 중 어느 하나인 디스플레이.The method according to claim 6,
Wherein the output signal having the second characteristic is one of an electrical signal and an optical signal. 제 6 항에 있어서,
상기 변환소자는 광전변환소자, 전광변환소자 및 광-광변환소자 중 어느 하나인 디스플레이.The method according to claim 6,
Wherein the conversion element is any one of a photoelectric conversion element, an all-optical conversion element, and a photo-optical conversion element. 제 1 항에 있어서,
상기 메인 신호 처리기와 상기 복수의 서브 신호 처리기 사이에 적어도 1개의 서브 메인 신호 처리기가 구비된 디스플레이.The method according to claim 1,
Wherein at least one sub-main signal processor is provided between the main signal processor and the plurality of sub signal processors. 제 17 항에 있어서,
상기 메인 신호 처리기와 상기 서브 메인 신호 처리기는 상기 메인 신호 처리기와 상기 서브 메인 신호 처리기를 다른 성분들에 연결하도록 배치된 허브, 데이터를 상기 다른 성분들에 보내고 받도로 배치된 라우터 및 상기 데이터를 처리하도록 배치된 프로세서를 포함하는 디스플레이.18. The method of claim 17,
The main signal processor and the sub-main signal processor may include a hub arranged to connect the main signal processor and the sub-main signal processor to other components, a router arranged to receive data and transmit the data to the other components, The processor comprising: a processor; 이미지를 디스플레이 하도록 배치된 복수의 서브 디스플레이
상기 복수의 서브 디스플레이를 제어하도록 배치된 복수의 서브 신호 처리기 및
상기 복수의 서브 신호 처리기를 제어하도록 배치된 메인 신호 처리기를 포함하고,
상기 복수의 서브 디스플레이, 상기 복수의 서브 신호 처리기 및 상기 메인 신호 처리기는 서로 광학적 및 전기적 연결의 조합으로 연결되어 있는 디스플레이.A plurality of sub-displays
A plurality of sub-signal processors arranged to control the plurality of sub-
And a main signal processor arranged to control the plurality of sub signal processors,
Wherein the plurality of sub-displays, the plurality of sub-signal processors, and the main signal processor are coupled together in a combination of optical and electrical connections. 제 19 항에 있어서,
상기 복수의 서브 신호 처리기의 각각은 전기적으로 상기 복수의 서브 디스플레이들 중 하나에 각각 연결되고, 상기 메인 신호 처리기는 광학적 연결로 상기 복수의 서브 신호 처리기의 각각에 연결된 디스플레이.20. The method of claim 19,
Each of the plurality of sub signal processors being electrically coupled to one of the plurality of sub displays and the main signal processor being coupled to each of the plurality of sub signal processors in an optical connection. 제 19 항에 있어서,
상기 복수의 서브 디스플레이는 그리드 형태로 배열된 디스플레이.20. The method of claim 19,
Wherein the plurality of sub-displays are arranged in a grid form. 제 19 항에 있어서,
상기 서브 디스플레이는 동일한 사이즈의 스크린들을 포함하는 디스플레이.20. The method of claim 19,
Wherein the sub-display comprises screens of the same size. 제 19 항에 있어서,
상기 서브 디스플레이는 터치 스크린으로 실행되는 디스플레이.20. The method of claim 19,
Wherein the sub-display is implemented as a touch screen. 이미지 디스플레이 동작을 수행하도록 배치된 복수의 서브 디스플레이 및
서로 및 상기 복수의 서브 디스플레이와 신호교환을 수행하도록 배치되어 상기 이미지 디스플레이 동작을 제어하는 복수의 하드웨어 성분을 포함하고,
상기 신호교환 중 상대적으로 긴 거리의 신호교환 수단으로 광학적 연결이 제공되고, 상대적으로 짧은 거리의 신호교환 수단으로 전기적 연결이 제공되며, 상기 상대적으로 짧은 거리의 신호교환은 상기 상대적으로 긴 거리의 신호교환보다 짧은 거리인 디스플레이.A plurality of sub-displays arranged to perform image display operations and
A plurality of hardware components arranged to perform signal exchange with each other and with the plurality of sub-displays to control the image display operation,
An optical connection is provided to the relatively long distance signal exchange means during the signal exchange and an electrical connection is provided to the relatively short distance signal exchange means and the relatively short distance signal exchange is performed by the relatively long distance signal A display that is shorter than the exchange. 제 24 항에 있어서,
상기 복수의 하드웨어 성분들은 상기 복수의 서브 디스플레이에 상대적으로 대응하는 복수의 서브 신호 처리기 및
상기 서브 신호 처리기를 제어하는 메인 신호 처리기를 포함하고,
상기 서브 신호 처리기는 전기적 연결로 상기 각 서브 디스플레이에 연결되고, 상기 메인 신호 처리기는 광학적 연결로 상기 서브 신호 처리기의 각각에 연결된 디스플레이.25. The method of claim 24,
Wherein the plurality of hardware components comprises a plurality of sub-signal processors corresponding to the plurality of sub-
And a main signal processor for controlling the sub signal processor,
The sub-signal processor is connected to the respective sub-displays by an electrical connection, and the main signal processor is connected to each of the sub-signal processors by an optical connection. 제 25 항에 있어서,
상기 서브 신호 처리기의 각각은 상기 이미지 디스플레이 동작을 수행하기 위해 상기 메인 신호 처리기로부터 전달된 광 신호를 수신하여 전기적 신호로 변환한 다음, 상기 변환된 전기적 신호를 상기 대응하는 서브 디스플레이를 제어하는 각 서브 디스플레이에 전달하도록 배치된 디스플레이.26. The method of claim 25,
Each of the sub signal processors receives an optical signal transmitted from the main signal processor to perform the image display operation, converts the received optical signal into an electrical signal, and transmits the converted electrical signal to each sub- A display arranged to pass on a display. 제 26 항에 있어서,
상기 디스플레이는 터치 스크린으로 실행되고,
상기 서브 신호 처리기의 각각은 상기 터치 스크린의 터치에 따른 전기적 신호 형태의 사용자 입력을 수신하여 광학적 신호로 변환한 다음, 상기 변환된 광학적 신호를 상기 메인 신호 처리기로 전송하여 상기 메인 신호 처리기가상기 이미지 디스플레이 동작을 제어하도록 배치된 디스플레이.27. The method of claim 26,
The display is run with a touch screen,
Wherein each of the sub signal processors receives a user input in the form of an electrical signal according to a touch of the touch screen, converts the user input into an optical signal, and transmits the converted optical signal to the main signal processor, A display arranged to control display operation. 제 1 항에 있어서,
상기 복수의 서브 신호 처리기는 상기 복수의 서브 디스플레이를 제어하는데 사용되는 변환 신호를 발생시키도록 배치된 디스플레이.The method according to claim 1,
Wherein the plurality of sub signal processors are arranged to generate a transform signal used to control the plurality of sub displays. 제 1 항에 있어서,
상기 메인 신호 처리기는 상기 복수의 서브 신호 처리기의 적어도 일부를 제어하도록 배치된 디스플레이.The method according to claim 1,
Wherein the main signal processor is arranged to control at least a portion of the plurality of sub signal processors.
KR1020130151717A 2012-12-07 2013-12-06 Display having signal transmission method using optical line and electrical line KR101955331B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/100,447 US9400627B2 (en) 2012-12-07 2013-12-09 Display including signal transmission scheme using optical interconnection and electrical interconnection

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120142313 2012-12-07
KR20120142313 2012-12-07

Publications (2)

Publication Number Publication Date
KR20140074237A true KR20140074237A (en) 2014-06-17
KR101955331B1 KR101955331B1 (en) 2019-03-07

Family

ID=51127488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130151717A KR101955331B1 (en) 2012-12-07 2013-12-06 Display having signal transmission method using optical line and electrical line

Country Status (1)

Country Link
KR (1) KR101955331B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022035046A1 (en) * 2020-08-13 2022-02-17 삼성전자주식회사 Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767748B1 (en) * 2007-04-06 2007-10-17 (주)동방데이타테크놀러지 Led electronic sign system
KR20080042540A (en) * 2006-11-10 2008-05-15 (주)지엔더블유테크놀러지 Digital display system
KR20090038204A (en) * 2007-10-15 2009-04-20 삼성전자주식회사 Display device and driving method of the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080042540A (en) * 2006-11-10 2008-05-15 (주)지엔더블유테크놀러지 Digital display system
KR100767748B1 (en) * 2007-04-06 2007-10-17 (주)동방데이타테크놀러지 Led electronic sign system
KR20090038204A (en) * 2007-10-15 2009-04-20 삼성전자주식회사 Display device and driving method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022035046A1 (en) * 2020-08-13 2022-02-17 삼성전자주식회사 Display device

Also Published As

Publication number Publication date
KR101955331B1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
TWI325698B (en)
CN101365123B (en) Information display device and information display method
JP3979300B2 (en) Interface module for digital video signal transmission
CN102609232A (en) Splicing display wall, display method, system and intelligent display device
US9400627B2 (en) Display including signal transmission scheme using optical interconnection and electrical interconnection
US10319339B2 (en) Data transmission method, processor and terminal
CN102196290A (en) Three-dimensional (3D) image display control method and system
CN104217394B (en) Image mosaic processor and its processing method
JP2007180642A (en) High definition image serial data transmission apparatus
CN209328006U (en) Big picture touch-control display platform based on radar reflection identification
CN108831365A (en) Display panel and display device
CN110851063A (en) Method for carrying out safe fusion interaction on multi-network and multi-system application interface
CN104065944B (en) A kind of ultra high-definition three-dimensional conversion equipment and three-dimensional display system
CN110189696A (en) A kind of display device and its driving method
KR100881142B1 (en) Led display apparatus
CN104202506A (en) Image stitching processor and image processing method thereof
CN205249389U (en) Control system , TV and demonstration control system of LED display screen
US20070262944A1 (en) Apparatus and method for driving a display panel
KR101955331B1 (en) Display having signal transmission method using optical line and electrical line
CN103024457A (en) Method and device for controlling server touch screen
CN106502014B (en) Display panel and display device
CN105206623B (en) Array substrate and display device
CN101520719B (en) System and method for sharing display information
Uehara et al. A 470× 235‐ppi poly‐Si TFT‐LCD for high‐resolution 2‐D and 3‐D autostereoscopic displays
KR20180047583A (en) Virtual reality display system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right