KR20140067425A - Charging and discharging circuit - Google Patents
Charging and discharging circuit Download PDFInfo
- Publication number
- KR20140067425A KR20140067425A KR1020120134637A KR20120134637A KR20140067425A KR 20140067425 A KR20140067425 A KR 20140067425A KR 1020120134637 A KR1020120134637 A KR 1020120134637A KR 20120134637 A KR20120134637 A KR 20120134637A KR 20140067425 A KR20140067425 A KR 20140067425A
- Authority
- KR
- South Korea
- Prior art keywords
- charge
- charging
- resistor
- capacitor
- circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/18—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for batteries; for accumulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
- H02J7/00304—Overcurrent protection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S320/00—Electricity: battery or capacitor charging or discharging
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
본 발명은 전하의 충전과 방전시 과전류에 의한 소자의 손상을 막기 위한 충방전 회로에 관한 것이다.The present invention relates to a charge / discharge circuit for preventing damage to an element due to an overcurrent during charging and discharging of a charge.
전하의 충전과 방전을 이용한 회로는 각종 전자기기에서 널리 이용되고 있다. 전하의 충전과 방전시에는 충전 및 방전을 위한 전류가 발생하는데 때로는 이러한 전류가 과하게 흘러 전자기기 내부의 소자에 손상을 가할 수 있다. 이에 충방전 전류과 과전류가 되는 것을 막기 위해 충방전 회로가 이용되고 있다. A circuit using charge and discharge of electric charges is widely used in various electronic apparatuses. During charging and discharging of electric charge, electric current for charging and discharging is generated, and sometimes such electric current flows excessively, which may damage devices inside the electronic device. Therefore, charge / discharge circuit is used to prevent charge / discharge current and overcurrent.
이러한 충방전 회로에서는 전하의 충전과 방전시 충/방전 전류를 임계값 내에서 제어하기 위해 충/방전 전류가 흐르는 경로에 저항을 설치할 수 있다. 그런데 이러한 충/방전 전류를 제어하기 위한 저항이 숏트되는 경우 충/방전 회로의 전체 기능이 마비되는 기술상 문제점이 있었다. In such a charge / discharge circuit, a resistor may be provided in a path through which the charge / discharge current flows in order to control the charge / discharge current within a threshold value during charging and discharging of the charge. However, when the resistor for controlling the charge / discharge current is short-circuited, the entire function of the charge / discharge circuit is paralyzed.
본 발명은 전하의 충전과 방전시 과전류에 의한 소자의 손상을 막기 위해 구성된 충방전 회로를 제공하는 것을 목적으로 한다. 특히, 충전시 흐르는 전류와 방전시 흐르는 전류가 지나는 경로를 이원화 하고 충방전 회로의 스위칭 소자의 보호를 위한 저항 구성을 추가하여 저항의 숏트에 의한 충방전 회로의 기능 손상을 최소화 하는 것을 목적으로 한다.An object of the present invention is to provide a charge-discharge circuit configured to prevent damage to an element due to an overcurrent during charging and discharging of a charge. Particularly, a purpose of the present invention is to minimize the damage of the charge / discharge circuit due to the short circuit of the resistor by making the path through the current flowing during charging and the current flowing during discharging both biased and by adding a resistance structure for protecting the switching element of the charge- .
상술한 목적을 달성하기 위해 본 발명의 일 실시예는, 일단이 접지되는 커패시터; 컬렉터는 상기 커패시터의 타단에 연결되고, 에미터는 직류 전원에 연결되는 제 1 트랜지스터; 에미터는 상기 커패시터의 타단에 연결되고, 컬렉터는 상기 커패시터의 일단에 연결되는 제 2 트랜지스터; 및 일단은 상기 제 2 트랜지스터의 컬렉터에 연결되고 타단은 상기 제 1 트랜지스터의 컬렉터 및 상기 커패시터의 타단에 연결되는 제 1 저항을 포함하는 충방전 회로를 제공한다.In order to accomplish the above object, one embodiment of the present invention provides a semiconductor device comprising: a capacitor having one end grounded; A collector connected to the other end of the capacitor, and an emitter connected to a DC power source; An emitter connected to the other end of the capacitor, and a collector connected to one end of the capacitor; And a first resistor connected at one end to a collector of the second transistor and at the other end to a collector of the first transistor and to the other end of the capacitor.
전술한 충방전 회로는 일단은 상기 제 1 트랜지스터의 컬렉터 및 상기 제 1 저항의 타단과 연결되고, 타단은 상기 커패시터의 타단과 연결되는 제 2 저항을 더 포함하는 충방전 회로일 수 있다.The charge / discharge circuit may be a charge / discharge circuit, one end of which is connected to the collector of the first transistor and the other end of the first resistor, and the other end is connected to the other end of the capacitor.
또한 전술한 충방전 회로는 일단은 상기 제 1 트랜지스터의 컬렉터와 연결되고, 타단은 상기 제 1 저항의 타단 및 상기 커패시터의 타단에 연결되는 제 2 저항을 더 포함하는 충방전 회로일 수 있다.The charge / discharge circuit may further include a second resistor connected at one end to the collector of the first transistor and at the other end to the other end of the first resistor and to the other end of the capacitor.
또한 전술한 충방전 회로는 상기 제 2 트랜지스터의 에미터와 상기 커패시터의 일단 사이에 직렬로 연결된 제 2 저항을 더 포함하는 충방전 회로일 수 있다.The charge / discharge circuit may further include a second resistor connected in series between the emitter of the second transistor and one end of the capacitor.
상술한 본 발명에 따르면, 전하의 충전과 방전시 전류가 통과하는 저항이 이원화 되고 충방전 회로의 스위칭 소자의 보호를 위한 저항이 추가됨으로써 어느 한 저항의 숏트 상황에 대해서도 충방전 회로의 기능 손상이 최소화 되는 효과가 발생한다.According to the present invention described above, since the resistance through which the current passes during charge and discharge of the charge is added and the resistance for protecting the switching element of the charge-discharge circuit is added, the function failure of the charge- A minimizing effect occurs.
도 1은 충방전 회로의 일 예를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 충방전 회로의 회로도를 도시한 도면이다.
도 3은 도 1에서 도시한 충방전 회로에 다른 저항이 추가된 충방전 회로의 회로도를 도시한 도면이다.
도 4는 도 2와 다른 방법으로 저항이 추가된 충방전 회로의 회로도를 도시한 도면이다.
도 5는 도 2 및 도 3과 다른 방법으로 저항이 추가된 충방전 회로의 회로도를 도시한 도면이다.1 is a diagram showing an example of a charging / discharging circuit.
2 is a circuit diagram of a charge-discharge circuit according to an embodiment of the present invention.
3 is a circuit diagram of a charging / discharging circuit to which another resistance is added to the charging / discharging circuit shown in Fig.
4 is a circuit diagram of a charging / discharging circuit to which a resistance is added by a method different from that of FIG.
5 is a circuit diagram of a charge / discharge circuit to which a resistance is added by a method different from that of FIG. 2 and FIG. 3. FIG.
이하에서 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 기술한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 충방전 회로의 일 예를 도시한 도면이다. 1 is a diagram showing an example of a charging / discharging circuit.
도 1을 참조하면 충방전 회로는 일단이 접지되는 커패시터(110)와, 에미터는 배터리(120)에 연결되고 컬렉터는 커패시터(110)의 타단에 연결되는 제 1 트랜지스터(130)와, 에미터는 커패시터(110)의 일단에 연결되고, 컬렉터는 커패시터(110)의 타단에 연결되는 제 2 트랜지스터(140)와, 일단은 커패시터(110)의 타단과 연결되고, 타단은 제 1 트랜지스터(130)의 컬렉터 및 제 2 트랜지스터(140)의 타단에 연결되는 병렬 저항(150)을 포함할 수 있다.1, the charge / discharge circuit includes a
도 1에 도시된 충방전 회로의 일 예에 따르면 충방전 전류의 크기가 하나의 병렬 저항에 의해 제어되고 있다. 하지만 이러한 종래 기술에 따른 충방전 회로의 경우 병렬 저항이 쇼트되는 상황의 경우 충방전 전류를 제어할 수 있는 수단이 사라져 과전류로 인한 회로 내의 소자에 손상이 유발될 수 있다. 뿐만 아니라 전술한 병렬 저항이 쇼트되는 경우 이러한 병렬 저항이 충방전 전류 제어에 공용으로 사용되는바 충전과 방전시 전류제어 기능 모두가 제 기능을 할 수 없게 될 수 있다. According to one example of the charging / discharging circuit shown in FIG. 1, the magnitude of charge / discharge current is controlled by one parallel resistor. However, in the case of the charge / discharge circuit according to the related art, when the parallel resistor is short-circuited, the means for controlling the charging / discharging current disappears, and the elements in the circuit due to the overcurrent may be damaged. In addition, when the above-described parallel resistance is short-circuited, such a parallel resistance is commonly used for charging / discharging current control, and both the charging and discharging current control functions can not function properly.
도 2는 본 발명의 일 실시예에 따른 충방전 회로(200)의 회로도를 도시한 도면이다.2 is a circuit diagram of a charge-discharge circuit 200 according to an embodiment of the present invention.
도 2를 참조하면, 본 발명의 일 실시예에 따른 충방전 회로(200)는 일단이 접지되는 커패시터(210)와, 컬렉터는 커패시터(210)의 타단에 연결되고, 에미터는 배터리(220)에 연결되는 제 1 트랜지스터(230)와, 컬렉터는 커패시터(210)의 타단에 연결되고, 에미터는 커패시터(210)의 일단에 연결되는 제 2 트랜지스터(240)와, 일단은 제 2 트랜지스터(240)의 컬렉터에 연결되고 타단은 상기 제 1 트랜지스터(230)의 컬렉터 및 커패시터(210)의 타단에 연결되는 제 1 저항(250)을 포함한다.2, a charge / discharge circuit 200 according to an embodiment of the present invention includes a
제 1 트랜지스터(230)는, 에미터는 배터리(220)와 연결되고 컬렉터는 커패시터(210)와 연결되며 베이스는 충전 전류를 제어하기 위한 제 1 제어단(232)과 연결되어 있다. 이러한 제 1 제어단(232)은 도면에는 상세히 표시하지 않았지만 전기 제어 유닛에 의한 신호 공급 장치 또는 일반적인 전자기기의 제어부등 그 구성에는 제한이 없다. 이러한 제 1 제어단(232)은 베이스 전류 또는 베이스 전압의 제어에 의해 제 1 트랜지스터(230)를 지나는 전류의 흐름을 제어한다. 예를 들어 제 1 제어단(232)은 충전전류가 흐를 때 베이스의 전압을 에미터의 전압보다 낮추어 충전 전류가 배터리(220)로부터 커패시터(210)에 흐르도록 하고 방전 전류가 흐를 때 베이스의 전압을 에미터 및 컬렉터의 전압보다 높게 하거나 베이스 전류를 차단함으로써 제 1 트랜지스터(230)에 전류가 흐르지 않게 할 수 있다. 그리고 이를 통해 방전 전류가 제 2 트랜지스터(240)가 포함된 폐루프 안에서 흐르도록 제어할 수 있다.The
제 2 트랜지스터(240)는, 컬렉터는 커패시터(210)의 타단 및 제 1 트랜지스터(230)의 컬렉터에 연결되고, 에미터는 커패시터(210)의 일단에 연결되며 베이스는 방전 전류를 제어하기 위한 제 2 제어단(242)과 연결되어 있다. 제 1 트랜지스터(230)에서와 마찬가지로 제 2 제어단(242)은 전자 제어 유닛에 의한 신호 공급 장치 또는 일반적인 전자기기의 제어부등 그 구성에는 제한이 없다. 또한 도면에는 제 1 제어단(232)과 제 2 제어단(242)을 별도의 구성으로 도시하였으나 제 1 제어단(232)과 제 2 제어단(242)은 하나의 하드웨어 자원이거나 서로 분리된 하드웨어 자원일 수도 있다. 이러한 제 2 제어단(242)의 베이스 전류 또는 베이스 전압의 제어에 의해 제 2 트랜지스터(240)는 방전전류가 지나는 방전회로의 스위칭 역할을 한다. 예를 들어 제 2 제어단(242)은 제 2 트랜지스터(240)의 베이스의 전압을 에미터 및 컬렉터의 전압보다 높이거나 베이스 전류를 차단함으로써 방전 전류의 흐름을 차단할 수 있다.The collector of the
제 1 저항(250)은 방전 전류가 과전류가 되는 것을 방지하여 스위칭 역할을 하는 제 2 트랜지스터(240)와 다른 소자의 손상을 방지한다. The
도 2에서 도시한 바와 같이 충방전 회로(200A)를 구성하게 되면 하나의 병렬 저항이 충전 전류와 방전 전류를 모두 제어하던 종래기술과 달리 오직 방전 전류만이 제 1 저항(250)을 통과하게 된다. 즉 방전 전류의 제어만을 위한 제 1 저항(250)이 포함됨으로써 충전 전류에 의한 숏트 상황이 발생하더라도 방전 전류가 과전류가 되는 것을 방지할 수 있다. 또한 이렇게 방전 전류가 과전류가 되는 것을 방지하면 방전 회로의 스위칭 소자인 제 2 트랜지스터(240) 및 다른 소자들을 보호하여 결과적으로 충방전 회로의 내구성을 강화하고 이를 통해 전자장비의 안정성을 향상시키는 효과가 발생한다.As shown in FIG. 2, when the charging /
도 3은 도 2에서 도시한 충방전 회로에 다른 저항이 추가된 충방전 회로의 회로도를 도시한 도면이다.3 is a circuit diagram of a charging / discharging circuit to which another resistance is added to the charging / discharging circuit shown in Fig. 2. Fig.
도 3을 참조하면, 충방전 회로(200B)는 도 2에 도시된 충방전 회로(200A)의 구성에 추가하여, 일단은 제 1 트랜지스터(230)의 컬렉터 및 제 1 저항(250)의 타단과 연결되고, 타단은 커패시터(210)의 타단과 연결되는 제 2 저항(260)을 더 포함할 수 있다.3, the charging and discharging circuit 200B includes, in addition to the configuration of the charging and
도 3에서 도시한 바와 같이 제 2 저항(260)이 추가됨으로써, 제 2 저항(260)에 의해 커패시터(210)의 충전시 충전 전류가 과전류가 되는 것을 방지할 수 있다. 이 경우 제 1 저항(250) 및 제 2 저항(260)의 저항값은 방전 회로내에서 허용되는 방전 전류값과 요구되는 방전시간에 의해 조정될 수 있다. 이러한 저항값 조정을 위해 저항값에 의해 결정되는 방전 전류와 방전시간에 대해 아래에서 설명한다.As shown in FIG. 3, by adding the
우선 도 3에 도시된 바에 의할 때 커패시터(210)에 전하가 충전될 때 충전 전류는 제 1 트랜지스터(230)와 제 2 저항(260)을 통과하여 커패시터(210)에 전하를 충전시킨다. 이러한 전류 경로로부터 커패시터(210)에 충전되는 전하량 Q는 수학식 1에 의해 주어진다.3, when a charge is charged in the
수학식 1에서 C는 커패시터(210)의 정전용량을, Vin은 배터리(220)의 전압을, R2는 제 2 저항(260)의 저항값을 의미한다.In the equation (1), C denotes the capacitance of the
전하의 방전시 커패시터(210)의 전하량 Q'은 수학식 1에서 주어진 충전 전하량에 시간의 경과에 의한 지수인자가 곱해져 수학식 2에 의해 주어진다.The charge amount Q 'of the
수학식 2 에서 R1은 제 1 저항(250)의 저항값이고 t는 방전된 시간을 의미한다. 수학식 2에 의해 주어진 방전시 커패시터(210)의 전하량을 시간에 대해 미분하면 방전 전류값을 얻을 수 있다. 방전 전류 i는 수학식 3에 의해 주어진다.In Equation (2), R 1 is the resistance value of the
수학식 3으로부터 방전전류의 최대 값은 Imax와 방전시간 는 수학식 4 및 수학식 5로 주어진다.From Equation (3), the maximum value of the discharge current is I max and the discharge time Is given by Equation (4) and Equation (5).
수학식 4 및 수학식 5로부터 제 1 저항(250) 및 제 2 저항(260) 값에 의존하여 방전전류의 최대값과 방전시간이 달라짐을 알 수 있다. 따라서 회로에서 요구되는 방전전류의 최대값과 방전시간이 특정된 경우 이에 맞추어 제 1 저항(250)과 제 2 저항(260)의 조절이 가능하다.From Equations (4) and (5), it can be seen that the maximum value of the discharge current and the discharge time vary depending on the values of the
도 4는 도 3과 다른 방법으로 저항이 추가된 충방전 회로의 회로도를 도시한 도면이다.4 is a circuit diagram of a charge / discharge circuit to which a resistance is added by a method different from that of FIG.
도 4를 참조하면, 충방전 회로(200C)는 도 2에 도시된 충방전 회로(200A)의 구성에 추가하여, 일단은 제 1 트랜지스터(230)의 컬렉터와 연결되고, 타단은 제 1 저항(250)의 타단 및 커패시터(210)의 타단에 연결되는 제 2 저항(270)을 더 포함할 수 있다.4, in addition to the configuration of the charge /
도 4에서 도시한 바와 같이 제 2 저항(270)이 추가됨으로써, 충방전 회로에서 커패시터(210)의 충전시 충전 전류가 과전류가 되는 것을 방지할 수 있다. 또한 충전 전류의 제어를 위한 저항과 방전 전류의 제어를 위한 저항의 위치가 분리되어 어느 한 쪽에서 숏트가 일어나더라도 그에 의한 충방전 회로의 손상을 최소화 하는 효과가 발생한다.As shown in FIG. 4, by adding the
도 5는 도 3 및 도 4와 다른 방법으로 저항이 추가된 충방전 회로의 회로도를 도시한 도면이다.5 is a circuit diagram of a charge / discharge circuit to which a resistance is added by a method different from that of FIG. 3 and FIG. 4. FIG.
도 4를 참조하면, 충방전 회로(200D)는 도 2에 도시된 충방전 회로(200A)의 구성에 추가하여, 제 2 트랜지스터(240)의 에미터와 커패시터(210)의 일단 사이에 직렬로 연결된 제 2 저항(280)을 더 포함할 수 있다.4, in addition to the configuration of the charge /
도 5에서 도시한 바와 같이 제 2 저항(280)이 추가되게 되면 방전회로의 스위칭 소자 역할을 하는 제 2 트랜지스터(240)의 에미터와 컬렉터 모두에 전류의 완충을 위한 저항이 구비되어 방전전류에 의해 제 2 트랜지스터(240)가 손상되는 것을 보다 더 확실하게 막을 수 있다. 그리고 이를 통해 충방전 회로의 내구도를 높이는 효과가 발생한다.As shown in FIG. 5, when the
이상 도 2 내지 도 4를 참조하여 도 1에서 나타낸 회로도에서 추가될 수 있는 제 2 저항(260, 270, 280)에 관하여 설명하였다. 물론 도면에 도시하지는 않았지만 도 2 내지 도 4에서 도시한 추가저항(260, 270, 280)은 둘 이상이 동시에 추가될 수도 있다.The
본 발명은 상술한 실시예에 제한되지 않고, 첨부한 청구항에서 정의된 본 발명의 요지 및 범위를 벗어나지 않는 다양한 변형 및 변경을 포함할 수 있다.
The present invention is not limited to the above-described embodiments, and may include various modifications and alterations without departing from the spirit and scope of the invention as defined in the appended claims.
Claims (4)
컬렉터는 상기 커패시터의 타단에 연결되고, 에미터는 직류 전원에 연결되는 제 1 트랜지스터;
컬렉터는 상기 커패시터의 타단에 연결되고, 에미터는 상기 커패시터의 일단에 연결되는 제 2 트랜지스터; 및
일단은 상기 제 2 트랜지스터의 컬렉터에 연결되고 타단은 상기 제 1 트랜지스터의 컬렉터 및 상기 커패시터의 타단에 연결되는 제 1 저항을 포함하는 충방전 회로.A capacitor whose one end is grounded;
A collector connected to the other end of the capacitor, and an emitter connected to a DC power source;
A collector connected to the other end of the capacitor, and an emitter connected to one end of the capacitor; And
And a first resistor connected at one end to a collector of the second transistor and at the other end to a collector of the first transistor and to the other end of the capacitor.
일단은 상기 제 1 트랜지스터의 컬렉터 및 상기 제 1 저항의 타단과 연결되고, 타단은 상기 커패시터의 타단과 연결되는 제 2 저항을 더 포함하는 충방전 회로.The method according to claim 1,
And a second resistor connected at one end to the collector of the first transistor and the other end of the first resistor and at the other end to the other end of the capacitor.
일단은 상기 제 1 트랜지스터의 컬렉터와 연결되고, 타단은 상기 제 1 저항의 타단 및 상기 커패시터의 타단에 연결되는 제 2 저항을 더 포함하는 충방전 회로.The method according to claim 1,
And a second resistor connected at one end to the collector of the first transistor and at the other end to the other end of the first resistor and to the other end of the capacitor.
상기 제 2 트랜지스터의 에미터와 상기 커패시터의 일단 사이에 직렬로 연결된 제 2 저항을 더 포함하는 충방전 회로.The method according to claim 1,
And a second resistor connected in series between the emitter of the second transistor and one end of the capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120134637A KR101602994B1 (en) | 2012-11-26 | 2012-11-26 | Charging and discharging circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120134637A KR101602994B1 (en) | 2012-11-26 | 2012-11-26 | Charging and discharging circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140067425A true KR20140067425A (en) | 2014-06-05 |
KR101602994B1 KR101602994B1 (en) | 2016-03-11 |
Family
ID=51123664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120134637A KR101602994B1 (en) | 2012-11-26 | 2012-11-26 | Charging and discharging circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101602994B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970077883A (en) * | 1996-05-15 | 1997-12-12 | 김광호 | Over discharge prevention circuit of rechargeable battery |
KR20060092332A (en) * | 2005-02-17 | 2006-08-23 | (주) 테라웨이브 | Circuit to prevent soot deposits on electrical terminal and electric apparatus having same |
-
2012
- 2012-11-26 KR KR1020120134637A patent/KR101602994B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970077883A (en) * | 1996-05-15 | 1997-12-12 | 김광호 | Over discharge prevention circuit of rechargeable battery |
KR20060092332A (en) * | 2005-02-17 | 2006-08-23 | (주) 테라웨이브 | Circuit to prevent soot deposits on electrical terminal and electric apparatus having same |
Also Published As
Publication number | Publication date |
---|---|
KR101602994B1 (en) | 2016-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI492532B (en) | Circuitry to prevent overvoltage of circuit system | |
WO2018099324A1 (en) | Power battery overcharge protection circuit and device, and battery management system | |
CN103545803B (en) | Device power supply (DPS) interface circuit protection device | |
US9595949B2 (en) | Control of a clamp circuit during transient conditions | |
CN106100008B (en) | Battery device and method for manufacturing battery device | |
KR102130290B1 (en) | Charge and discharge control circuit and battery device | |
US20120014022A1 (en) | Integrated power supply protection circuit with fault detection capability | |
US20180301306A1 (en) | Power-on/off drive circuit and method for controlling power-on/off drive circuit | |
CN204517388U (en) | Vehicle electronic control unit power protecting circuit | |
US20200136366A1 (en) | Circuit with hot-plug protection, corresponding electronic device, vehicle and method | |
TWI673932B (en) | Battery device | |
ITTO20070651A1 (en) | ELECTRIC CIRCUIT PROVIDING PROTECTION FROM TRANSITORS | |
KR101742227B1 (en) | Active current control system for battery protection | |
KR101771803B1 (en) | Over-current protection circuit and method | |
KR20200125415A (en) | Surge protection circuit and electronic devices using the circuit | |
US10938205B2 (en) | Electronic device | |
CN106571737A (en) | Switching power supply and surge current eliminating circuit thereof | |
JP2014161186A (en) | Switch circuit, semiconductor device, and battery device | |
KR102419237B1 (en) | Method and device for measuring a battery cell current | |
CN210985660U (en) | Anti-reverse-filling circuit | |
KR101602994B1 (en) | Charging and discharging circuit | |
US20080285741A1 (en) | Telephone interface circuit | |
CN108512191B (en) | Surge protection circuit, electronic equipment and surge protection method of circuit | |
US7369383B2 (en) | Protective circuit | |
CN102195265B (en) | The due to voltage spikes protective device of the power consumption equipment in motor vehicles and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20191219 Year of fee payment: 5 |