KR20140066279A - Battery protection circuit and battery protection apparatus and battery pack - Google Patents

Battery protection circuit and battery protection apparatus and battery pack Download PDF

Info

Publication number
KR20140066279A
KR20140066279A KR1020120132886A KR20120132886A KR20140066279A KR 20140066279 A KR20140066279 A KR 20140066279A KR 1020120132886 A KR1020120132886 A KR 1020120132886A KR 20120132886 A KR20120132886 A KR 20120132886A KR 20140066279 A KR20140066279 A KR 20140066279A
Authority
KR
South Korea
Prior art keywords
discharge
overcurrent
charging
battery
abnormal signal
Prior art date
Application number
KR1020120132886A
Other languages
Korean (ko)
Inventor
준지 타케시타
타카시 타케다
Original Assignee
미쓰미덴기가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤 filed Critical 미쓰미덴기가부시기가이샤
Priority to KR1020120132886A priority Critical patent/KR20140066279A/en
Publication of KR20140066279A publication Critical patent/KR20140066279A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/18—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for batteries; for accumulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Protection Of Static Devices (AREA)

Abstract

The purpose of the present invention is to provide a battery protection circuit capable of strengthening protection functions of a plurality of secondary batteries connected in parallel. The present invention relates to a battery protection circuit protecting the secondary batteries (200A, 200B) connected in parallel. The battery protection circuit includes a discharging control circuit (24) which powers off at least one transistor among transistors (2A, 2B) when discharge abnormal extracting signals are outputted from at least one extraction circuit among over-discharge extraction circuit and discharge over-current extraction circuit of extraction circuits (21A, 21B); and a charging control circuit (25) which powers off at least one transistor among transistors (1A, 1B) when charge abnormal extracting signals are outputted from at least one extraction circuit among over-charge extraction circuit and charge over-current extraction circuit of extraction circuits (21A, 21B).

Description

전지 보호 회로 및 전지 보호 장치, 및 전지팩{BATTERY PROTECTION CIRCUIT AND BATTERY PROTECTION APPARATUS AND BATTERY PACK}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a battery protection circuit,

본 발명은 병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로 및 전지 보호 장치에 관한 것이다. 또한 이 전지 보호 장치를 구비하는 전지팩에 관한 것이다. The present invention relates to a battery protection circuit and a battery protection device for protecting a plurality of secondary cells connected in parallel. And a battery pack having the battery protecting device.

도 1은 병렬로 접속된 2차전지(201A, 201B)를 보호하는 종래의 보호 IC(190)를 도시한 도면이다. 2차전지(201A, 201B)의 정극은 부하 접속 단자(P+)에 연결되는 전원 경로(108)에 접속되고, 2차전지(201A, 201B)의 부극은 부하 접속 단자(P-)에 연결되는 전원 경로(109)에 접속된다. 부하 접속 단자(P+, P-)에는, 도시하지 않은 외부 부하 및/또는 충전기가 접속된다. 또한 전원 경로(108)에는 보호 IC(190)의 단자(7a)가 접속되고, 전원 경로(109)에는 보호 IC(190)의 단자(7b)가 접속되어 있다. 1 is a view showing a conventional protection IC 190 for protecting secondary batteries 201A and 201B connected in parallel. The positive electrode of the secondary battery 201A or 201B is connected to the power supply path 108 connected to the load connection terminal P + and the negative electrode of the secondary battery 201A or 201B is connected to the load connection terminal P- And is connected to the power supply path 109. An external load (not shown) and / or a charger are connected to the load connection terminals P + and P-. A terminal 7a of the protection IC 190 is connected to the power supply path 108 and a terminal 7b of the protection IC 190 is connected to the power supply path 109. [

보호 IC(190)는 단자(7a)와 단자(7b) 사이의 전압을 감시하고, 그 감시전압이 정상일 때, 단자(7d)에 접속된 트랜지스터(1)를 온 하고, 또한 단자(7c)에 접속된 트랜지스터(2)를 온 한다. 이것에 의해, 2차전지(201A, 201B)의 충방전이 가능하게 된다. 한편, 보호 IC(190)는 그 감시전압이 소정의 과충전 검출 임계값 이상이 되면, 트랜지스터(1)를 오프 함으로써, 2차전지(201A, 201B)의 충전을 금지하고, 그 감시전압이 소정의 과방전 검출 임계값 이하가 되면, 트랜지스터(2)를 오프 함으로써, 2차전지(201A, 201B)의 방전을 금지한다. The protection IC 190 monitors the voltage between the terminal 7a and the terminal 7b and turns on the transistor 1 connected to the terminal 7d when the monitoring voltage is normal and turns on the terminal 7c And the connected transistor 2 is turned on. As a result, the secondary batteries 201A and 201B can be charged and discharged. On the other hand, the protection IC 190 turns off the transistor 1 when the surveillance voltage becomes equal to or higher than a predetermined overcharge detection threshold value, prohibits charging of the secondary batteries 201A and 201B, When the voltage falls below the over-discharge detection threshold value, the transistor 2 is turned off to inhibit the secondary batteries 201A and 201B from discharging.

그런데, 보호 IC(190)는 병렬 접속된 2개의 2차전지(201A, 201B)를 하나의 2차전지로 간주하여 이상을 검출하는 구성이기 때문에, 2차전지(201A)와 2차전지(201B)의 각각의 이상을 독립하여 검출할 수 없다. Since the protection IC 190 is configured to detect two or more of the secondary batteries 201A and 201B connected in parallel as one secondary battery and detect an abnormality, the secondary battery 201A and the secondary battery 201B, Can not be independently detected.

이것에 대하여, 특허문헌 1에는, 병렬로 접속된 2계통의 2차전지 각각의 이상(과충전 이상과 과방전 이상)을 독립하여 검출하는 1구성이 개시되어 있다. On the other hand, Patent Document 1 discloses a configuration for independently detecting abnormality (overcharge failure and over discharge failure) of each of two systems of secondary batteries connected in parallel.

일본 특개 평7-22009호 공보Japanese Patent Application Laid-Open No. 7-22009

(발명의 개요)(Summary of the Invention)

(발명이 해결하고자 하는 과제)(Problems to be Solved by the Invention)

그렇지만, 병렬로 접속된 2계통 중 과충전 또는 과방전이 검출된 계통만을 보호하는 특허문헌 1의 기술에서는, 병렬로 접속된 복수의 2차전지를 충분히 보호할 수 없는 경우가 있었다. However, in the technique disclosed in Patent Document 1 which protects only the system in which overcharging or overdischarge is detected among the two systems connected in parallel, a plurality of secondary batteries connected in parallel can not be sufficiently protected.

그래서, 본 발명은, 병렬로 접속된 복수의 2차전지의 보호기능을 강화할 수 있는, 전지 보호 회로 및 전지 보호 장치, 및 전지팩의 제공을 목적으로 한다. It is therefore an object of the present invention to provide a battery protection circuit and a battery protection device and a battery pack which can enhance the protection function of a plurality of secondary batteries connected in parallel.

상기 목적을 달성하기 위하여, 본 발명에 따른 전지 보호 회로는, In order to achieve the above object, a battery protection circuit according to the present invention comprises:

병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서, A battery protection circuit for protecting a plurality of secondary cells connected in parallel,

상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과방전을 검출했을 때, 이상 신호를 출력하는 과방전 검출부와, An overdischarge detecting unit that is provided for each of the plurality of secondary cells and that outputs an abnormal signal when an overdischarge of the corresponding secondary battery is detected,

상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과전류를 검출했을 때, 이상 신호를 출력하는 과전류 검출부와, An overcurrent detecting unit that is provided for each of the plurality of secondary cells and outputs an abnormal signal when an overcurrent of the corresponding secondary battery is detected;

상기 과방전 검출부와 상기 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지 중 적어도 하나의 2차전지의 방전을 금지하는 방전 제어부를 구비하는 것을 특징으로 한다. And a discharge control section for inhibiting discharge of at least one of the plurality of secondary cells when an abnormal signal is outputted from at least one of the over discharge detecting section and the over current detecting section.

또한 상기 목적을 달성하기 위하여, 본 발명에 따른 전지 보호 회로는, According to another aspect of the present invention, there is provided a battery protection circuit comprising:

병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서, A battery protection circuit for protecting a plurality of secondary cells connected in parallel,

상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과충전을 검출했을 때, 이상 신호를 출력하는 과충전 검출부와, An overcharge detecting unit that is provided for each of the plurality of secondary batteries and outputs an abnormal signal when detecting overcharging of the corresponding secondary battery;

상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과전류를 검출했을 때, 이상 신호를 출력하는 과전류 검출부와, An overcurrent detecting unit that is provided for each of the plurality of secondary cells and outputs an abnormal signal when an overcurrent of the corresponding secondary battery is detected;

상기 과충전 검출부와 상기 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지 중 적어도 하나의 2차전지의 충전을 금지하는 충전 제어부를 구비하는 것을 특징으로 한다. And a charge controller for prohibiting charging of at least one of the plurality of secondary batteries when an abnormal signal is output from at least one of the overcharge detecting section and the overcurrent detecting section.

또한 상기 목적을 달성하기 위하여, 본 발명에 따른 전지 보호 회로는, According to another aspect of the present invention, there is provided a battery protection circuit comprising:

병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서, A battery protection circuit for protecting a plurality of secondary cells connected in parallel,

상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 방전 과전류를 검출했을 때, 이상 신호를 출력하는 방전 과전류 검출부와, 상기 방전 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지의 모든 방전을 금지하는 방전 제어부를 구비하는 것을 특징으로 한다. A discharge overcurrent detecting unit that is provided for each of the plurality of secondary cells and that outputs an abnormal signal when a discharge overcurrent of the corresponding secondary battery is detected and when an abnormal signal is outputted from at least one of the detecting units of the discharge overcurrent detecting unit, And a discharge control unit for inhibiting all discharges of the plurality of secondary cells.

또한 상기 목적을 달성하기 위하여, 본 발명에 따른 전지 보호 회로는, According to another aspect of the present invention, there is provided a battery protection circuit comprising:

병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서, A battery protection circuit for protecting a plurality of secondary cells connected in parallel,

상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과방전을 검출했을 때, 이상 신호를 출력하는 과방전 검출부와, An overdischarge detecting unit that is provided for each of the plurality of secondary cells and that outputs an abnormal signal when an overdischarge of the corresponding secondary battery is detected,

상기 과방전 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지의 모든 방전을 금지하는 방전 제어부를 구비하는 것을 특징으로 한다. And a discharge control section for inhibiting all discharges of the plurality of secondary batteries when an abnormal signal is outputted from at least one of the detection sections of the over discharge detection section.

또한 상기 목적을 달성하기 위하여, 본 발명에 따른 전지 보호 회로는 In order to achieve the above object, a battery protection circuit according to the present invention comprises:

병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서, A battery protection circuit for protecting a plurality of secondary cells connected in parallel,

상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 충전 과전류를 검출했을 때, 이상 신호를 출력하는 충전 과전류 검출부와, A charging overcurrent detecting unit that is provided for each of the plurality of secondary cells and outputs an abnormal signal when charging overcurrent of the corresponding secondary battery is detected;

상기 충전 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지의 모든 충전을 금지하는 충전 제어부를 구비하는 것을 특징으로 한다. And a charging controller for prohibiting all charging of the plurality of secondary batteries when an abnormal signal is output from at least one of the charging overcurrent detecting units.

또한 상기 목적을 달성하기 위하여, 본 발명에 따른 전지 보호 회로는, According to another aspect of the present invention, there is provided a battery protection circuit comprising:

병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서, A battery protection circuit for protecting a plurality of secondary cells connected in parallel,

상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과충전을 검출했을 때, 이상 신호를 출력하는 과충전 검출부와, An overcharge detecting unit that is provided for each of the plurality of secondary batteries and outputs an abnormal signal when detecting overcharging of the corresponding secondary battery;

상기 과충전 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지의 모든 충전을 금지하는 충전 제어부를 구비하는 것을 특징으로 한다. And a charging control unit for prohibiting all charging of the plurality of secondary batteries when an abnormal signal is output from at least one of the detection units of the overcharge detection unit.

또한 상기 목적을 달성하기 위하여, 본 발명에 따른 전지 보호 장치는, According to another aspect of the present invention,

본 발명에 따른 전지 보호 회로와, A battery protection circuit according to the present invention,

상기 방전 제어부에 의해 방전이 금지된 2차전지의 방전 경로를 차단하는 방전 경로 차단부를 구비하는 것을 특징으로 한다. And a discharge path blocking portion for blocking a discharge path of the secondary battery whose discharge is inhibited by the discharge control portion.

또한 상기 목적을 달성하기 위하여, 본 발명에 따른 전지 보호 장치는, According to another aspect of the present invention,

본 발명에 따른 전지 보호 회로와, A battery protection circuit according to the present invention,

상기 충전 제어부에 의해 충전이 금지된 2차전지의 충전 경로를 차단하는 충전 경로 차단부를 구비하는 것을 특징으로 한다. And a charging path blocking unit for blocking a charging path of the secondary battery whose charging is prohibited by the charging control unit.

또한 상기 목적을 달성하기 위하여, 본 발명에 따른 전지팩은 본 발명에 따른 전지 보호 장치와 상기 복수의 2차전지를 구비하는 것을 특징으로 한다. In order to achieve the above object, a battery pack according to the present invention is characterized by comprising a battery protecting device according to the present invention and the plurality of secondary batteries.

본 발명에 의하면 병렬로 접속된 복수의 2차전지의 보호기능을 강화할 수 있다. According to the present invention, it is possible to enhance the protection function of a plurality of secondary batteries connected in parallel.

도 1은 병렬로 접속된 2개의 2차전지(201A, 201B)를 보호하는 종래의 보호 IC(190)를 도시한 도면.
도 2는 본 발명의 제 1 실시형태인 전지팩(100)의 구성도.
도 3은 본 발명의 제 2 실시형태인 전지팩(101)의 구성도.1 is a view showing a conventional protection IC 190 for protecting two secondary batteries 201A and 201B connected in parallel.
2 is a configuration diagram of a battery pack 100 according to a first embodiment of the present invention.
3 is a configuration diagram of a battery pack 101 according to a second embodiment of the present invention.

(발명을 실시하기 위한 형태)(Mode for carrying out the invention)

이하, 도면을 참조하면서, 본 발명을 실시하기 위한 형태의 설명을 행한다. Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.

도 2는 본 발명의 제 1 실시형태인 전지팩(100)의 구성도이다. 전지팩(100)은 부하 접속 단자(5, 6)에 접속되는 도시하지 않은 외부 부하에 전력을 공급할 수 있는 2차전지(200)와, 2차전지(200)를 보호하는 보호 모듈(80)을 내장한다. 전지팩(100)은 외부 부하에 내장되어도 되고, 외장형 되어도 된다. 외부 부하의 구체적인 예로서 휴대단말(휴대전화, 휴대 게임기, PDA, 모바일 PC, 음악이나 영상의 휴대 플레이어 등), 컴퓨터, 헤드셋, 카메라 등의 전자기기를 들 수 있다. 2 is a configuration diagram of the battery pack 100 according to the first embodiment of the present invention. The battery pack 100 includes a secondary battery 200 capable of supplying power to an external load (not shown) connected to the load connection terminals 5 and 6, a protection module 80 for protecting the secondary battery 200, . The battery pack 100 may be built in an external load or may be external. Specific examples of the external load include an electronic device such as a portable terminal (portable telephone, portable game machine, PDA, mobile PC, mobile player for music or video), a computer, a headset, and a camera.

2차전지(200)는 부하 접속 단자(5, 6)에 접속되는 도시하지 않은 충전기에 의해 충전 가능하다. 2차전지(200)의 구체예로서 리튬 이온 전지나 니켈 수소 전지 등을 들 수 있다. 2차전지(200)는 2개의 셀(200A, 200B)로 구성되어 있다. The secondary battery 200 can be charged by a charger (not shown) connected to the load connection terminals 5 and 6. Specific examples of the secondary battery 200 include a lithium ion battery and a nickel hydride battery. The secondary battery 200 is composed of two cells 200A and 200B.

보호 모듈(80)은 부하 접속 단자(5)와, 부하 접속 단자(6)와, 셀 접속 단자(3A, 3B, 4A, 4B)를 구비한다. 셀 접속 단자(3A)는 부하 접속 단자(5)에 전원 경로(8A)를 통하여 연결되고, 셀 접속 단자(3B)는 부하 접속 단자(5)에 전원 경로(8B)를 통하여 연결된다. 셀 접속 단자(4A)는 부하 접속 단자(6)에 전원 경로(9A)를 통하여 연결되고, 셀 접속 단자(4B)는 부하 접속 단자(6)에 전원 경로(9B)를 통하여 연결된다. 셀 접속 단자(3A)는 셀(200A)의 정극에 접속되고, 셀 접속 단자(4A)는 셀(200A)의 부극에 접속된다. 셀 접속 단자(3B)는 셀(200B)의 정극에 접속되고, 셀 접속 단자(4B)는 셀(200B)의 부극에 접속된다. The protection module 80 has a load connection terminal 5, a load connection terminal 6 and cell connection terminals 3A, 3B, 4A and 4B. The cell connection terminal 3A is connected to the load connection terminal 5 via the power supply path 8A and the cell connection terminal 3B is connected to the load connection terminal 5 through the power supply path 8B. The cell connection terminal 4A is connected to the load connection terminal 6 through the power supply path 9A and the cell connection terminal 4B is connected to the load connection terminal 6 through the power supply path 9B. The cell connecting terminal 3A is connected to the positive electrode of the cell 200A, and the cell connecting terminal 4A is connected to the negative electrode of the cell 200A. The cell connecting terminal 3B is connected to the positive electrode of the cell 200B and the cell connecting terminal 4B is connected to the negative electrode of the cell 200B.

보호 모듈(80)은 트랜지스터(1A, 2A, 1B, 2B)를 구비한다. 트랜지스터(1A)는 셀(200A)의 충전 경로를 차단하는 충전 경로 차단부이며, 트랜지스터(2A)는 셀(200A)의 방전 경로를 차단하는 방전 경로 차단부이다. 트랜지스터(1B)는 셀(200B)의 충전 경로를 차단하는 충전 경로 차단부이며, 트랜지스터(2B)는 셀(200B)의 방전 경로를 차단하는 방전 경로 차단부이다. 도 2의 경우, 트랜지스터(1A)는 셀(200A)의 충전전류가 흐르는 전원 경로(9A)를 차단하고, 트랜지스터(2A)는 셀(200A)의 방전 전류가 흐르는 전원 경로(9A)를 차단한다. 트랜지스터(1B)는 셀(200B)의 충전전류가 흐르는 전원 경로(9B)를 차단하고, 트랜지스터(2B)는 셀(200B)의 방전 전류가 흐르는 전원 경로(9B)를 차단한다. The protection module 80 includes transistors 1A, 2A, 1B, and 2B. The transistor 1A is a charge path blocking portion for blocking the charging path of the cell 200A and the transistor 2A is a discharge path blocking portion for blocking the discharge path of the cell 200A. The transistor 1B is a charge path blocking portion for blocking the charge path of the cell 200B and the transistor 2B is a discharge path blocking portion for blocking the discharge path of the cell 200B. 2, the transistor 1A cuts off the power supply path 9A through which the charging current of the cell 200A flows, and the transistor 2A cuts off the power supply path 9A through which the discharging current of the cell 200A flows . The transistor 1B cuts off the power supply path 9B through which the charging current of the cell 200B flows and the transistor 2B cuts off the power supply path 9B through which the discharging current of the cell 200B flows.

트랜지스터(1A, 2A)는 전원 경로(9A)의 도통/차단을 전환하는 스위칭 소자이며, 전원 경로(9A)에 직렬로 삽입되어 있다. 트랜지스터(1B, 2B)는 전원 경로(9B)의 도통/차단을 전환하는 스위칭 소자이며, 전원 경로(9B)에 직렬로 삽입되어 있다. The transistors 1A and 2A are switching elements for switching on / off of the power supply path 9A and are inserted in series in the power supply path 9A. The transistors 1B and 2B are switching elements for switching on / off of the power supply path 9B and are inserted in series in the power supply path 9B.

트랜지스터(1A, 2A, 1B, 2B)는, 예를 들면, MOSFET이다. 트랜지스터(1A)는 트랜지스터(1A)의 기생 다이오드의 순방향이 셀(200A)의 방전 방향이 되도록 전원 경로(9A)에 삽입되고, 트랜지스터(2A)는 트랜지스터(2A)의 기생 다이오드의 순방향이 셀(200A)의 충전방향이 되도록 전원 경로(9A)에 삽입된다. 트랜지스터(1B)는 트랜지스터(1B)의 기생 다이오드의 순방향이 셀(200B)의 방전 방향이 되도록 전원 경로(9B)에 삽입되고, 트랜지스터(2B)는 트랜지스터(2B)의 기생 다이오드의 순방향이 셀(200B)의 충전방향이 되도록 전원 경로(9B)에 삽입된다. 또한, 트랜지스터(1A, 2A, 1B, 2B)는 IGBT나 바이폴러트랜지스터 등의 다른 반도체 소자이어도 된다. 또한 트랜지스터(1A, 2A, 1B, 2B)의 드레인-소스 사이(또는, 콜렉터-에미터 사이)에 다이오드가 추가되어도 좋다. The transistors 1A, 2A, 1B and 2B are, for example, MOSFETs. The transistor 1A is inserted in the power supply path 9A such that the forward direction of the parasitic diode of the transistor 1A is the discharge direction of the cell 200A and the transistor 2A is turned on in the forward direction of the parasitic diode of the transistor 2A, 200A in the charging direction. The transistor 1B is inserted into the power supply path 9B such that the forward direction of the parasitic diode of the transistor 1B is the discharging direction of the cell 200B and the transistor 2B is connected to the forward direction of the parasitic diode of the transistor 2B, 200B to the charging direction of the power supply path 9B. The transistors 1A, 2A, 1B, and 2B may be other semiconductor devices such as an IGBT or a bipolar transistor. A diode may be added between the drain and the source (or between the collector and the emitter) of the transistors 1A, 2A, 1B, and 2B.

보호 모듈(80)은 보호 IC(90)를 구비한다. 보호 IC(90)는 2차전지(200)로부터 급전되어 2차전지(200)를 보호하는 집적 회로이다. 보호 IC(90)는 보호 IC(90A)와 보호 IC(90B)의 2개의 칩으로 구성되어 있다. The protection module 80 has a protection IC 90. The protection IC 90 is an integrated circuit that is supplied from the secondary battery 200 and protects the secondary battery 200. The protection IC 90 is composed of two chips: a protection IC 90A and a protection IC 90B.

보호 IC(90A)의 검출 회로(21A)는, 보호 IC(90A)의 VDD1 단자와 VSS1 단자 사이의 전압을 검출함으로써, 셀(200A)의 전지전압(셀 전압)을 감시하고 있다. 마찬가지로, 보호 IC(90B)의 검출 회로(21B)는, 보호 IC(90B)의 VDD2 단자와 VSS2 단자 사이의 전압을 검출함으로써, 셀(200B)의 전지전압(셀 전압)을 감시하고 있다. VDD1 단자 및 VSS1 단자는 보호 IC(90A)용의 전원 단자이며, VDD2 단자 및 VSS2 단자는 보호 IC(90B)용의 전원 단자이다. The detection circuit 21A of the protection IC 90A monitors the battery voltage (cell voltage) of the cell 200A by detecting the voltage between the VDD1 terminal and the VSS1 terminal of the protection IC 90A. Similarly, the detection circuit 21B of the protection IC 90B monitors the battery voltage (cell voltage) of the cell 200B by detecting the voltage between the VDD2 terminal and the VSS2 terminal of the protection IC 90B. The VDD1 terminal and the VSS1 terminal are power source terminals for the protection IC 90A, and the VDD2 terminal and the VSS2 terminal are power source terminals for the protection IC 90B.

VDD1 단자는 저항(RA1)을 통하여 전원 경로(8A)에 접속되는 정측 전원 단자이며, VSS1 단자는 셀 접속 단자(4A)와 트랜지스터(1A, 2A) 사이에서 전원 경로(9A)에 접속되는 부측 전원 단자이다. VDD2 단자는 저항(RB1)을 통하여 전원 경로(8B)에 접속되는 정측 전원 단자이며, VSS2 단자는 셀 접속 단자(4B)와 트랜지스터(1B, 2B) 사이에서 전원 경로(9B)에 접속되는 부측 전원 단자이다. 저항(RA1)은 단자(VDD1)에 과전류가 흐르는 것을 방지하는 전류 제한 저항이며, 저항(RB1)은 단자(VDD2)에 과전류가 흐르는 것을 방지하는 전류 제한 저항이다. The VDD1 terminal is a positive side power supply terminal connected to the power supply path 8A via the resistor RA1 and the VSS1 terminal is a negative side power supply terminal connected to the power supply path 9A between the cell connection terminal 4A and the transistors 1A, Terminal. The VDD2 terminal is a positive side power supply terminal connected to the power supply path 8B through the resistor RB1 and the VSS2 terminal is a negative side power supply terminal connected to the power supply path 9B between the cell connection terminal 4B and the transistors 1B and 2B. Terminal. The resistor RA1 is a current limiting resistor for preventing an overcurrent from flowing to the terminal VDD1 and the resistor RB1 is a current limiting resistor for preventing an overcurrent from flowing to the terminal VDD2.

또한 검출 회로(21A)는, 보호 IC(90A)의 V-1 단자와 VSS1 단자 사이의 전압을 검출함으로써, 부하 접속 단자(6)와 셀 접속 단자(4A) 사이의 전압인 부측 단자 간 전압(VAP-)을 감시하고 있다. 즉, 부측 단자 간 전압(VAP-)은 셀 접속 단자(4A)에 대한 부하 접속 단자(6)의 단자 전압에 상당한다. 마찬가지로, 검출 회로(21B)는, 보호 IC(90B)의 V-2 단자와 VSS2 단자 사이의 전압을 검출함으로써, 부하 접속 단자(6)와 셀 접속 단자(4B) 사이의 전압인 부측 단자 간 전압(VBP-)을 감시하고 있다. 즉, 부측 단자 간 전압(VBP-)은 셀 접속 단자(4B)에 대한 부하 접속 단자(6)의 단자전압에 상당한다. V-1 단자는 보호 IC(90A)용의 과전류 검출 단자이며, V-2 단자는 보호 IC(90B)용의 과전류 검출 단자이다. The detection circuit 21A also detects the voltage between the terminal V-1 and the terminal VSS1 of the protection IC 90A to detect the voltage between the negative terminal of the load connection terminal 6 and the cell connection terminal 4A VAP-). That is, the negative terminal voltage VAP- corresponds to the terminal voltage of the load connection terminal 6 to the cell connection terminal 4A. Similarly, the detection circuit 21B detects the voltage between the V-2 terminal and the VSS2 terminal of the protection IC 90B to detect the voltage between the negative terminal of the load connection terminal 6 and the cell connection terminal 4B (VBP-). That is, the negative terminal voltage VBP- corresponds to the terminal voltage of the load connection terminal 6 to the cell connection terminal 4B. The V-1 terminal is an overcurrent detection terminal for the protection IC 90A and the V-2 terminal is an overcurrent detection terminal for the protection IC 90B.

V-1 단자는 부하 접속 단자(6)와 트랜지스터(1A, 2A) 사이에서 전원 경로(9A)에 저항(RA2)을 통하여 접속되고, V-2 단자는 부하 접속 단자(6)와 트랜지스터(1B, 2B) 사이에서 전원 경로(9B)에 저항(RB2)을 통하여 접속되어 있다. 저항(RA2)은 단자(V-1)에 과전류가 흐르는 것을 방지하는 전류 제한 저항이며, 저항(RB2)은 단자(V-2)에 과전류가 흐르는 것을 방지하는 전류 제한 저항이다. The terminal V-1 is connected to the power supply path 9A through the resistor RA2 between the load connecting terminal 6 and the transistors 1A and 2A and the terminal V-2 is connected to the load connecting terminal 6 and the transistor 1B And 2B via a resistor RB2 to the power supply path 9B. The resistor RA2 is a current limiting resistor for preventing an overcurrent from flowing to the terminal V-1 and the resistor RB2 is a current limiting resistor for preventing an overcurrent from flowing to the terminal V-2.

보호 IC(90)는, 보호 IC(90A)의 COUT1 단자로부터, 하이 레벨의 신호를 출력함으로써 트랜지스터(1A)를 온 하고, 로 레벨의 신호를 출력함으로써 트랜지스터(1A)를 오프한다. 보호 IC(90)는 트랜지스터(1A)를 온 함으로써, 셀(200A)을 충전하는 방향의 전류가 전원 경로(9A)에 흐르는 것을 허가하고, 트랜지스터(1A)를 오프 함으로써, 셀(200A)을 충전하는 방향의 전류가 전원 경로(9A)에 흐르는 것을 금지한다. 또한 보호 IC(90)는, 보호 IC(90A)의 DOUT1 단자로부터, 하이 레벨의 신호를 출력함으로써 트랜지스터(2A)를 온 하고, 로 레벨의 신호를 출력함으로써 트랜지스터(2A)를 오프 한다. 보호 IC(90)는, 트랜지스터(2A)를 온 함으로써, 셀(200A)을 방전하는 방향의 전류가 전원 경로(9A)에 흐르는 것을 허가하고, 트랜지스터(2A)를 오프 함으로써, 셀(200A)을 방전하는 방향의 전류가 전원 경로(9A)에 흐르는 것을 금지한다. The protection IC 90 turns on the transistor 1A by outputting a high level signal from the COUT1 terminal of the protection IC 90A and outputs the low level signal to turn off the transistor 1A. The protection IC 90 allows the current in the direction of charging the cell 200A to flow in the power supply path 9A by turning on the transistor 1A and turns off the transistor 1A to charge the cell 200A The current flowing in the power supply path 9A is inhibited. The protection IC 90 also turns on the transistor 2A by outputting a high level signal from the DOUT1 terminal of the protection IC 90A and outputs the low level signal to turn off the transistor 2A. The protection IC 90 allows the current in the direction for discharging the cell 200A to flow to the power supply path 9A by turning on the transistor 2A and turns off the transistor 2A to turn on the cell 200A The electric current in the discharging direction is prevented from flowing to the power supply path 9A.

마찬가지로, 보호 IC(90)는 보호 IC(90B)의 COUT2 단자로부터, 하이 레벨의 신호를 출력함으로써 트랜지스터(1B)를 온 하고, 로 레벨의 신호를 출력함으로써 트랜지스터(1B)를 오프 한다. 보호 IC(90)는 트랜지스터(1B)를 온 함으로써, 셀(200B)을 충전하는 방향의 전류가 전원 경로(9B)에 흐르는 것을 허가하고, 트랜지스터(1B)를 오프함으로써, 셀(200B)을 충전하는 방향의 전류가 전원 경로(9B)에 흐르는 것을 금지한다. 또한 보호 IC(90)는 보호 IC(90B)의 DOUT2 단자로부터 하이 레벨의 신호를 출력함으로써 트랜지스터(2B)를 온 하고, 로 레벨의 신호를 출력함으로써 트랜지스터(2B)를 오프 한다. 보호 IC(90)는 트랜지스터(2B)를 온 함으로써, 셀(200B)을 방전하는 방향의 전류가 전원 경로(9B)에 흐르는 것을 허가하고, 트랜지스터(2B)를 오프 함으로써, 셀(200B)을 방전하는 방향의 전류가 전원 경로(9B)에 흐르는 것을 금지한다. Similarly, the protection IC 90 turns on the transistor 1B by outputting a high level signal from the COUT2 terminal of the protection IC 90B, and outputs the low level signal to turn off the transistor 1B. The protection IC 90 allows the current in the direction of charging the cell 200B to flow in the power supply path 9B by turning on the transistor 1B and turns off the transistor 1B to charge the cell 200B Is prevented from flowing in the power supply path 9B. The protection IC 90 also turns on the transistor 2B by outputting a high level signal from the DOUT2 terminal of the protection IC 90B and outputs the low level signal to turn off the transistor 2B. The protection IC 90 allows the current in the direction of discharging the cell 200B to flow in the power supply path 9B by turning on the transistor 2B and turns off the transistor 2B, Is prevented from flowing in the power supply path 9B.

검출 회로(21A)는, 소정의 제 1 과충전 검출 임계값 이상의 셀 전압을 셀(200A)에 대하여 검지함으로써, 셀(200A)의 과충전이 검출된 것으로 하여, 충전 이상 검출 신호를 출력하는 과충전 검출 회로를 갖는다. 한편, 검출 회로(21B)는 소정의 제 2 과충전 검출 임계값 이상의 셀 전압을 셀(200B)에 대하여 검지함으로써, 셀(200B)의 과충전이 검출된 것으로 하여, 충전 이상 검출 신호를 출력하는 과충전 검출 회로를 갖는다. The detection circuit 21A detects that the cell 200A is overcharged by detecting the cell voltage equal to or larger than the predetermined first overcharge detection threshold value to the cell 200A and outputs the overcharge detection signal . On the other hand, the detection circuit 21B detects that the overcharge of the cell 200B is detected by detecting the cell voltage not less than the predetermined second overcharge detection threshold value with respect to the cell 200B, Circuit.

또한 검출 회로(21A)는, 소정의 제 1 과방전 검출 임계값 이하의 셀 전압을 셀(200A)에 대하여 검지함으로써, 셀(200A)의 과방전이 검출된 것으로 하여, 방전 이상 검출 신호를 출력하는 과방전 검출 회로를 갖는다. 한편, 검출 회로(21B)는 소정의 제 2 과방전 검출 임계값 이하의 셀 전압을 셀(200B)에 대하여 검지함으로써, 셀(200B)의 과방전이 검출된 것으로 하여, 방전 이상 검출 신호를 출력하는 과방전 검출 회로를 갖는다. Further, the detection circuit 21A detects the over-discharge of the cell 200A by detecting the cell voltage below the predetermined first over-discharge detection threshold value with respect to the cell 200A, and outputs a discharge abnormality detection signal And an over-discharge detection circuit. On the other hand, the detection circuit 21B determines that the cell 200B is overdischarged by detecting the cell voltage not more than the predetermined second overdischarge detection threshold value with respect to the cell 200B, and outputs a discharge abnormality detection signal And an over-discharge detection circuit.

또한 검출 회로(21A)는, 소정의 제 1 충전 과전류 검출 임계값 이하의 부측 단자 간 전압(VAP-)을 검지함으로써, 셀(200A)을 충전하는 방향의 과전류(충전 과전류)가 검출된 것으로 하여, 충전 이상 검출 신호를 출력하는 충전 과전류 검출 회로를 갖는다. 한편, 검출 회로(21B)는 소정의 제 2 충전 과전류 검출 임계값 이하의 부측 단자 간 전압(VBP-)을 검지함으로써, 셀(200B)을 충전하는 방향의 과전류(충전 과전류)가 검출된 것으로 하여, 충전 이상 검출 신호를 출력하는 충전 과전류 검출 회로를 갖는다. The detection circuit 21A also detects that the overcurrent (charging overcurrent) in the direction of charging the cell 200A is detected by detecting the negative terminal voltage VAP- below the predetermined first charging overcurrent detection threshold value And a charging overcurrent detection circuit for outputting a charging failure detection signal. On the other hand, the detection circuit 21B detects that the overcurrent (charging overcurrent) in the charging direction of the cell 200B is detected by detecting the negative terminal voltage VBP- of the second charging overcurrent detection threshold value or less And a charging overcurrent detection circuit for outputting a charging failure detection signal.

여기에서, 트랜지스터(1A)가 적어도 온 되어 있는 상태에서, 셀(200A)을 충전하는 충전 전류가 흐름으로써 부측 단자 간 전압(VAP-)이 저하되는 것은 트랜지스터(1A)의 온 저항에 의한 전압 강하가 생기기 때문이다. 또한 트랜지스터(2A)가 온 되어 있으면, 트랜지스터(2A)의 온 저항에 의한 전압 강하분을 포함하여 부측 단자 간 전압(VAP-)이 저하되고, 트랜지스터(2)가 오프되어 있으면, 트랜지스터(2)의 기생 다이오드에 의한 전압 강하분을 포함하여 부측 단자 간 전압(VAP-)이 저하된다. 부측 단자 간 전압(VBP-)에 대해서도 마찬가지이다. Here, the fact that the charging current for charging the cell 200A flows while the transistor 1A is at least turned on lowers the voltage VAP- between the sub-terminals, is the voltage drop due to the ON resistance of the transistor 1A . When the transistor 2A is turned on, the voltage VAP- between the sub-terminals including the voltage drop due to the ON resistance of the transistor 2A is lowered. When the transistor 2 is off, Terminal voltage VAP-, including the voltage drop due to the parasitic diode of the second switch SW1. The same applies to the negative terminal voltage VBP-.

또한 검출 회로(21A)는 소정의 제 1 방전 과전류 검출 임계값 이상의 부측 단자 간 전압(VAP-)을 검지함으로써, 셀(200A)을 방전하는 방향의 과전류(방전 과전류)가 검출된 것으로 하여, 방전 이상 검출 신호를 출력하는 방전 과전류 검출 회로를 갖는다. 한편, 검출 회로(21B)는, 소정의 제 2 방전 과전류 검출 임계값 이상의 부측 단자 간 전압(VBP-)을 검지함으로써, 셀(200B)을 방전하는 방향의 과전류(방전 과전류)가 검출된 것으로 하여, 방전 이상 검출 신호를 출력하는 방전 과전류 검출 회로를 갖는다. The detection circuit 21A detects that the overcurrent (discharge overcurrent) in the direction of discharging the cell 200A is detected by detecting the terminal-side terminal voltage VAP- above the predetermined first discharge overcurrent detection threshold value, And a discharge overcurrent detection circuit for outputting an anomaly detection signal. On the other hand, the detection circuit 21B detects that the overcurrent (discharge overcurrent) in the direction of discharging the cell 200B is detected by detecting the voltage between the terminals "VBP-" at the terminals above the predetermined second discharge overcurrent detection threshold value And a discharge overcurrent detection circuit for outputting a discharge anomaly detection signal.

여기에서, 트랜지스터(2A)가 적어도 온 하고 있는 상태에서, 셀(200A)을 방전하는 방전 전류가 흐름으로써 부측 단자 간 전압(VAP-)이 상승하는 것은, 트랜지스터(2A)의 온 저항에 의한 전압 상승이 생기기 때문이다. 또한 트랜지스터(1A)가 온 되어 있으면, 트랜지스터(1A)의 온 저항에 의한 전압 상승분을 포함하여 부측 단자 간 전압(VAP-)이 상승하고, 트랜지스터(1A)가 오프 되어 있으면, 트랜지스터(1A)의 기생 다이오드에 의한 전압 상승분을 포함하여 부측 단자 간 전압(VAP-)이 상승한다. 부측 단자 간 전압(VBP-)에 대해서도 동일하다. Here, the rise of the negative terminal voltage VAP- by the discharge current that discharges the cell 200A in the state that the transistor 2A is at least ON is caused by the voltage due to the ON resistance of the transistor 2A This is because there is a rise. When the transistor 1A is turned on, the voltage VAP- between the sub-terminals including the voltage increase due to the ON resistance of the transistor 1A rises. If the transistor 1A is off, Terminal voltage VAP- including the voltage increase due to the parasitic diode increases. The same is true for the negative terminal-terminal voltage VBP-.

보호 IC(90)의 방전 제어 회로(24)는 보호 IC(90A)의 DOUT1 단자로부터 로 레벨의 신호를 출력함으로써, 트랜지스터(2A)를 오프 한다. 이것에 의해, 트랜지스터(1A)의 온 상태/오프 상태에 관계없이, 셀(200A)을 과방전 또는 방전 과전류로부터 보호할 수 있다. 마찬가지로, 방전 제어 회로(24)는 보호 IC(90B)의 DOUT2 단자로부터 로 레벨의 신호를 출력함으로써, 트랜지스터(2B)를 오프 한다. 이것에 의해, 트랜지스터(1B)의 온 상태/오프 상태에 관계없이, 셀(200B)을 과방전 또는 방전 과전류로부터 보호할 수 있다. The discharge control circuit 24 of the protection IC 90 outputs a low level signal from the DOUT1 terminal of the protection IC 90A, thereby turning off the transistor 2A. Thus, the cell 200A can be protected from overdischarge or discharge overcurrent regardless of whether the transistor 1A is on or off. Similarly, the discharge control circuit 24 outputs a low level signal from the DOUT2 terminal of the protection IC 90B, thereby turning off the transistor 2B. Thus, the cell 200B can be protected from overdischarge or discharge overcurrent regardless of whether the transistor 1B is on or off.

예를 들면, 방전 제어 회로(24)는 검출 회로(21A, 21B)의 방전 과전류 검출 회로 중 적어도 하나의 검출 회로로부터 방전 이상 검출 신호가 출력되었을 때, 트랜지스터(2A, 2B) 중 적어도 하나의 트랜지스터를 오프로 한다. 또한 방전 제어 회로(24)는, 검출 회로(21A, 21B)의 과방전 검출 회로 중 적어도 하나의 검출 회로로부터 방전 이상 검출 신호가 출력되었을 때, 트랜지스터(2A, 2B) 중 적어도 하나의 트랜지스터를 오프로 한다. 또한, 예를 들면, 방전 제어 회로(24)는 검출 회로(21A, 21B)의 방전 과전류 검출 회로 및 과방전 검출 회로 중 적어도 하나의 검출 회로로부터 방전 이상 검출 신호가 출력되었을 때, 트랜지스터(2A, 2B) 중 적어도 하나의 트랜지스터를 오프로 한다. For example, when the discharge control circuit 24 outputs a discharge error detection signal from at least one of the discharge overcurrent detection circuits of the detection circuits 21A and 21B, at least one of the transistors 2A and 2B . The discharge control circuit 24 also turns off at least one of the transistors 2A and 2B when a discharge error detection signal is outputted from at least one of the overdischarge detection circuits of the detection circuits 21A and 21B . For example, when the discharge control circuit 24 outputs a discharge error detection signal from at least one of the discharge overcurrent detection circuit and the over discharge detection circuit of the detection circuits 21A and 21B, the transistors 2A, 2B are turned off.

방전 제어 회로(24)는, 예를 들면, 각 검출 회로로부터의 방전 이상 검출 신호의 논리합을 취함으로써, 트랜지스터(2A, 2B)를 양쪽 모두 오프 하면 바람직하다. 이것에 의해, 셀(200A와 200B) 중 하나의 셀에만 방전 이상이 발생해도, 셀(200A와 200B)의 양쪽의 방전을 금지할 수 있다. 그 결과, 방전 이상이 검출된 셀의 방전을 금지할 수 있을 뿐만 아니라, 정상인 셀의 방전도 금지할 수 있다. It is preferable that the discharge control circuit 24 turn off both of the transistors 2A and 2B by taking a logical sum of the discharge abnormality detection signals from the respective detection circuits, for example. As a result, even if a discharge abnormality occurs only in one of the cells 200A and 200B, it is possible to inhibit the discharge of both the cells 200A and 200B. As a result, it is possible not only to inhibit the discharge of the cell in which the discharge abnormality is detected, but also to prohibit the discharge of the normal cell.

또한 방전 제어 회로(24)는, 예를 들면, 각 검출 회로로부터의 방전 이상 검출 신호의 논리곱을 취함으로써, 트랜지스터(2A, 2B)를 양쪽 모두 오프 해도 된다. 이것에 의해, 셀(200A와 200B)의 모든 셀에 방전 이상이 발생했을 때, 셀(200A와 200B)의 양쪽의 방전을 금지할 수 있다. 그 결과, 방전 이상이 검출된 셀이 존재해도, 정상인 셀의 방전을 허가할 수 있다. Further, the discharge control circuit 24 may take both logical AND of the discharge abnormality detection signal from each detection circuit, for example, and turn off both the transistors 2A and 2B. Thereby, when a discharge abnormality occurs in all the cells of the cells 200A and 200B, it is possible to inhibit the discharge of both the cells 200A and 200B. As a result, even if there is a cell in which a discharge abnormality is detected, the discharge of the normal cell can be permitted.

또한 방전 제어 회로(24)는, 예를 들면, 트랜지스터(2A, 2B) 중, 검출 회로에 의해 방전 이상이 검출된 셀의 방전 경로를 차단하는 트랜지스터만을 오프 해도 된다. 이것에 의해, 셀(200A, 200B) 중 방전 이상이 발생한 셀만의 방전을 금지할 수 있다. The discharge control circuit 24 may turn off only transistors among the transistors 2A and 2B which block the discharge path of the cell in which a discharge abnormality is detected by the detection circuit. This makes it possible to inhibit the discharge of only the cells in the cells 200A and 200B in which a discharge abnormality has occurred.

한편, 보호 IC(90)의 충전 제어 회로(25)는 보호 IC(90A)의 COUT1 단자로부터 로 레벨의 신호를 출력함으로써, 트랜지스터(1A)를 오프 한다. 이것에 의해, 트랜지스터(2A)의 온 상태/오프 상태에 관계없이, 셀(200A)을 과충전 또는 충전 과전류로부터 보호할 수 있다. 마찬가지로, 충전 제어 회로(25)는, 보호 IC(90B)의 COUT2 단자로부터 로 레벨의 신호를 출력함으로써, 트랜지스터(1B)를 오프 한다. 이것에 의해, 트랜지스터(2B)의 온 상태/오프 상태에 관계없이, 셀(200B)을 과충전 또는 충전 과전류로부터 보호할 수 있다. On the other hand, the charge control circuit 25 of the protection IC 90 outputs a low level signal from the COUT1 terminal of the protection IC 90A, thereby turning off the transistor 1A. Thus, the cell 200A can be protected from overcharging or charging overcurrent regardless of whether the transistor 2A is on or off. Similarly, the charge control circuit 25 outputs a low level signal from the COUT2 terminal of the protection IC 90B, thereby turning off the transistor 1B. Thus, the cell 200B can be protected from overcharging or charging overcurrent, regardless of whether the transistor 2B is on or off.

예를 들면, 충전 제어 회로(25)는 검출 회로(21A, 21B)의 충전 과전류 검출 회로 중 적어도 하나의 검출 회로로부터 충전 이상 검출 신호가 출력되었을 때, 트랜지스터(1A, 1B) 중 적어도 하나의 트랜지스터를 오프로 한다. 또한 충전 제어 회로(25)는 검출 회로(21A, 21B)의 과충전 검출 회로 중 적어도 하나의 검출 회로로부터 충전 이상 검출 신호가 출력되었을 때, 트랜지스터(1A, 1B) 중 적어도 하나의 트랜지스터를 오프로 한다. 또한, 예를 들면, 충전 제어 회로(25)는 검출 회로(21A, 21B)의 충전 과전류 검출 회로 및 과충전 검출 회로 중 적어도 하나의 검출 회로로부터 충전 이상 검출 신호가 출력되었을 때, 트랜지스터(1A, 1B) 중 적어도 하나의 트랜지스터를 오프로 한다. For example, when the charge abnormality detection signal is output from at least one of the detection circuits of the detection circuits 21A and 21B, the charge control circuit 25 outputs at least one of the transistors 1A and 1B . The charging control circuit 25 turns off at least one of the transistors 1A and 1B when a charging failure detection signal is outputted from at least one of the overcharge detection circuits of the detection circuits 21A and 21B . For example, when the charging abnormality detection signal is outputted from at least one of the charging overcurrent detection circuit and the overcharge detection circuit of the detection circuits 21A and 21B, Of the transistor is turned off.

충전 제어 회로(25)는, 예를 들면, 각 검출 회로로부터의 충전 이상 검출 신호의 논리합을 취함으로써, 트랜지스터(1A, 1B)를 양쪽 모두 오프 하면 바람직하다. 이것에 의해, 셀(200A와 200B) 중 하나의 셀에만 충전 이상이 발생해도, 셀(200A와 200B)의 양쪽의 충전을 금지할 수 있다. 그 결과, 충전 이상이 검출된 셀의 충전을 금지할 수 있을 뿐만 아니라, 정상인 셀의 충전도 금지할 수 있다. It is preferable that the charge control circuit 25 turn off both the transistors 1A and 1B by taking the logical sum of the charge abnormality detection signals from the respective detection circuits, for example. This makes it possible to inhibit charging of both of the cells 200A and 200B even if charging failure occurs only in one of the cells 200A and 200B. As a result, not only the charging of the cell in which the charging abnormality is detected can be inhibited, but also the charging of the normal cell can be prohibited.

또한 충전 제어 회로(25)는, 예를 들면, 각 검출 회로로부터의 충전 이상 검출 신호의 논리곱을 취함으로써, 트랜지스터(1A, 1B)를 양쪽 모두 오프 해도 된다. 이것에 의해, 셀(200A와 200B)의 모든 셀에 충전 이상이 발생했을 때에, 셀(200A와 200B) 양쪽의 충전을 금지할 수 있다. 그 결과, 충전 이상이 검출된 셀이 존재해도, 정상인 셀의 충전을 허가할 수 있다. Further, the charge control circuit 25 may be turned off both of the transistors 1A and 1B by taking the logical product of the charge abnormality detection signal from each detection circuit, for example. This makes it possible to inhibit the charging of both of the cells 200A and 200B when a charging abnormality occurs in all the cells of the cells 200A and 200B. As a result, even if there is a cell in which a charging abnormality is detected, charging of a normal cell can be permitted.

또한 충전 제어 회로(25)는, 예를 들면, 트랜지스터(1A, 1B) 중, 검출 회로에 의해 충전 이상이 검출된 셀의 충전 경로를 차단하는 트랜지스터만을 오프 해도 된다. 이것에 의해, 셀(200A, 200B) 중 충전 이상이 발생한 셀만의 충전을 금지할 수 있다. The charging control circuit 25 may turn off only transistors among the transistors 1A and 1B that block the charging path of the cell in which the charging abnormality is detected by the detection circuit. This makes it possible to inhibit the charging of only the cells in the cells 200A and 200B in which the charging abnormality has occurred.

도 3은 본 발명의 제 2 실시형태인 전지팩(101)의 구성도이다. 상기의 실시형태와 동일한 구성에 대해서는, 그 설명을 생략한다. 전지팩(101)은 2차전지(200)와 함께, 2차전지(200)를 보호하는 보호 모듈(81)을 내장한다. 보호 모듈(81)은 보호 IC(91)를 구비한다. 보호 IC(91)는 하나의 칩으로 구성되어 있다. 3 is a configuration diagram of a battery pack 101 according to a second embodiment of the present invention. Description of the same configuration as that of the above embodiment will be omitted. The battery pack 101 includes a protection module 81 for protecting the secondary battery 200 together with the secondary battery 200. The protection module 81 has a protection IC 91. The protection IC 91 is composed of one chip.

보호 IC(91)는 과충전 검출 회로와, 과방전 검출 회로와, 충전 과전류 검출 회로와, 방전 과전류 검출 회로를 구비한다. The protection IC 91 includes an overcharge detection circuit, an overdischarge detection circuit, a charge overcurrent detection circuit, and a discharge overcurrent detection circuit.

셀(200A)의 과충전을 검출하는 과충전 검출 회로는 저항(31)과 저항(32)으로 구성되는 저항 분압 회로와, 컴퍼레이터(36)를 갖는다. 저항 분압 회로는 VSS1 단자와 VDD 단자 사이의 전위차인 전원전압(VDD1)을 분압한다. 컴퍼레이터(36)는 전원전압(VDD1)으로 동작한다. 비반전 입력 단자에, 저항 분압 회로에 의한 분압 전압(VD1)이 입력되고, 반전 입력 단자에, 기준전압 생성 회로(35)에 의해 생성되는 기준전압(Vref1)이 입력된다. 따라서, 셀(200A)의 과충전 검출 회로는, 분압 전압(VD1)이 기준전압(Vref1)을 초과해 있을 때, 셀(200A)의 충전을 금지하는 하이 레벨의 신호(충전 이상 검출 신호)를 출력하고, 분압 전압(VD1)이 기준전압(Vref1)을 초과하고 있지 않을 때, 셀(200A)의 충전을 허가하는 로 레벨 신호를 출력한다. The overcharge detecting circuit for detecting the overcharge of the cell 200A has a resistor voltage dividing circuit composed of a resistor 31 and a resistor 32 and a comparator 36. [ The resistive voltage divider circuit divides the power supply voltage VDD1, which is a potential difference between the VSS1 terminal and the VDD terminal. The comparator 36 operates with the power supply voltage VDD1. The divided voltage VD1 by the resistance voltage divider circuit is input to the noninverting input terminal and the reference voltage Vref1 generated by the reference voltage generating circuit 35 is input to the inverting input terminal. Therefore, when the divided voltage VD1 exceeds the reference voltage Vref1, the overcharge detection circuit of the cell 200A outputs a high level signal (charge abnormality detection signal) for inhibiting the charging of the cell 200A Level signal for permitting charging of the cell 200A when the divided voltage VD1 does not exceed the reference voltage Vref1.

셀(200B)의 과충전을 검출하는 과충전 검출 회로는 저항(51)과 저항(52)로 구성되는 저항 분압 회로와, 컴퍼레이터(56)를 갖는다. 저항 분압 회로는 VSS2 단자와 VDD 단자 사이의 전위차인 전원전압(VDD2)을 분압한다. 컴퍼레이터(56)는 전원전압(VDD2)로 동작한다. 비반전 입력 단자에, 저항 분압 회로에 의한 분압 전압(VD2)이 입력되고, 반전 입력 단자에 기준전압 생성 회로(55)에 의해 생성되는 기준전압(Vref2)이 입력된다. 따라서, 셀(200B)의 과충전 검출 회로는, 분압 전압(VD2)이 기준전압(Vref2)을 초과하고 있을 때, 셀(200B)의 충전을 금지하는 하이 레벨의 신호(충전 이상 검출 신호)를 출력하고, 분압 전압(VD2)이 기준전압(Vref2)을 초과하고 있지 않을 때, 셀(200B)의 충전을 허가하는 로 레벨 신호를 출력한다. The overcharge detecting circuit for detecting the overcharge of the cell 200B has a resistor voltage dividing circuit composed of a resistor 51 and a resistor 52 and a comparator 56. [ The resistive voltage divider circuit divides the power supply voltage VDD2, which is a potential difference between the VSS2 terminal and the VDD terminal. The comparator 56 operates with the power supply voltage VDD2. The divided voltage VD2 by the resistance divider circuit is input to the noninverting input terminal and the reference voltage Vref2 generated by the reference voltage generating circuit 55 is input to the inverting input terminal. Therefore, when the divided voltage VD2 exceeds the reference voltage Vref2, the overcharge detection circuit of the cell 200B outputs a high level signal (charge abnormality detection signal) for inhibiting the charging of the cell 200B Level signal for permitting charging of the cell 200B when the divided voltage VD2 does not exceed the reference voltage Vref2.

셀(200A)의 과방전을 검출하는 과방전 검출 회로는 저항(33)과 저항(34)으로 구성되는 저항 분압 회로와, 컴퍼레이터(37)를 갖는다. 저항 분압 회로는 전원전압(VDD1)을 분압한다. 컴퍼레이터(37)는 전원전압(VDD1)으로 동작한다. 비반전 입력 단자에, 저항 분압 회로에 의한 분압 전압(VD3)이 입력되고, 반전 입력 단자에, 기준전압 생성 회로(35)에 의해 생성되는 기준전압(Vref1)이 입력된다. 따라서, 셀(200A)의 과방전 검출 회로는, 분압 전압(VD3)이 기준전압(Vref1)을 초과하고 있을 때, 셀(200A)의 방전을 금지하는 하이 레벨의 신호(방전 이상 검출 신호)를 출력하고, 분압 전압(VD3)이 기준전압(Vref1)을 초과하고 있지 않을 때, 셀(200A)의 방전을 허가하는 로 레벨 신호를 출력한다. The overdischarge detecting circuit for detecting overdischarge of the cell 200A has a resistor voltage dividing circuit composed of a resistor 33 and a resistor 34 and a comparator 37. [ The resistor divider circuit divides the power supply voltage VDD1. The comparator 37 operates with the power supply voltage VDD1. The divided voltage VD3 by the resistance voltage divider circuit is input to the noninverting input terminal and the reference voltage Vref1 generated by the reference voltage generating circuit 35 is input to the inverting input terminal. Therefore, when the divided voltage VD3 exceeds the reference voltage Vref1, the overdischarge detection circuit of the cell 200A outputs a high level signal (discharge abnormality detection signal) for inhibiting the discharge of the cell 200A And outputs a low level signal for permitting discharge of the cell 200A when the divided voltage VD3 does not exceed the reference voltage Vref1.

셀(200B)의 과방전을 검출하는 과방전 검출 회로는 저항(53)과 저항(54)으로 구성되는 저항 분압 회로와, 컴퍼레이터(57)를 갖는다. 저항 분압 회로는 전원전압(VDD2)을 분압한다. 컴퍼레이터(57)는 전원전압(VDD2)으로 동작한다. 비반전 입력 단자에, 저항 분압 회로에 의한 분압 전압(VD4)이 입력되고, 반전 입력 단자에, 기준전압 생성 회로(55)에 의해 생성되는 기준전압(Vref2)이 입력된다. 따라서, 셀(200B)의 과전류 검출 회로는, 분압 전압(VD4)이 기준전압(Vref2)을 초과하고 있을 때, 셀(200B)의 방전을 금지하는 하이 레벨의 신호(방전 이상 검출 신호)를 출력하고, 분압 전압(VD4)이 기준전압(Vref2)을 초과하지 있지 않을 때, 셀(200B)의 방전을 허가하는 로 레벨 신호를 출력한다. The overdischarge detection circuit for detecting the overdischarge of the cell 200B has a resistor voltage divider circuit composed of a resistor 53 and a resistor 54 and a comparator 57. [ The resistor divider circuit divides the power supply voltage VDD2. The comparator 57 operates with the power supply voltage VDD2. The divided voltage VD4 by the resistance divider circuit is input to the noninverting input terminal and the reference voltage Vref2 generated by the reference voltage generating circuit 55 is input to the inverting input terminal. Therefore, when the divided voltage VD4 exceeds the reference voltage Vref2, the overcurrent detection circuit of the cell 200B outputs a high level signal (discharge abnormality detection signal) for inhibiting the discharge of the cell 200B Level signal for permitting the discharge of the cell 200B when the divided voltage VD4 does not exceed the reference voltage Vref2.

셀(200A)의 방전 과전류를 검출하는 방전 과전류 검출 회로는 저항(38)과 저항(39)으로 구성되는 저항 분압 회로와, 컴퍼레이터(42)를 갖는다. 저항 분압 회로는 기준전압(Vref1)과 단자전압(VSS1) 사이의 전위차를 분압한다. 컴퍼레이터(42)는 전원전압(VDD1)으로 동작한다. 반전 입력 단자에, 저항 분압 회로에 의한 분압 전압(VD5)이 입력되고, 비반전 입력 단자에 V- 단자전압이 입력된다. The discharge overcurrent detecting circuit for detecting the discharge overcurrent of the cell 200A has a resistor voltage dividing circuit composed of a resistor 38 and a resistor 39 and a comparator 42. [ The resistive voltage divider circuit divides the potential difference between the reference voltage (Vref1) and the terminal voltage (VSS1). The comparator 42 operates with the power supply voltage VDD1. The divided voltage VD5 by the resistance divider circuit is input to the inverting input terminal, and the V- terminal voltage is input to the non-inverting input terminal.

따라서, 셀(200A)의 방전 과전류 검출 회로는, V- 단자전압이 분압 전압(VD5)을 초과하고 있을 때, 셀(200A)의 방전을 금지하는 하이 레벨의 신호(방전 이상 검출 신호)를 출력하고, V- 단자전압이 분압 전압(VD5)을 초과하고 있지 않을 때, 셀(200A)의 방전을 허가하는 로 레벨 신호를 출력한다. Therefore, the discharge overcurrent detection circuit of the cell 200A outputs a high level signal (discharge abnormality detection signal) for inhibiting the discharge of the cell 200A when the V-terminal voltage exceeds the divided voltage VD5 And outputs a low level signal for permitting discharge of the cell 200A when the V-terminal voltage does not exceed the divided voltage VD5.

셀(200B)의 방전 과전류를 검출하는 방전 과전류 검출 회로는 저항(58)과 저항(59)으로 구성되는 저항 분압 회로와, 컴퍼레이터(62)를 갖는다. 저항 분압 회로는 기준전압(Vref2)과 단자전압(VSS2) 사이의 전위차를 분압한다. 컴퍼레이터(62)는 전원전압(VDD2)으로 동작한다. 반전 입력 단자에, 저항 분압 회로에 의한 분압 전압(VD6)이 입력되고, 비반전 입력 단자에, V- 단자전압이 입력된다. 따라서, 셀(200B)의 방전 과전류 검출 회로는, V- 단자전압이 분압 전압(VD6)을 초과하고 있을 때, 셀(200B)의 방전을 금지하는 하이 레벨의 신호(방전 이상 검출 신호)를 출력하고, V- 단자전압이 분압 전압(VD6)을 초과하고 있지 않을 때, 셀(200B)의 방전을 허가하는 로 레벨 신호를 출력한다. The discharge overcurrent detecting circuit for detecting the discharge overcurrent of the cell 200B has a resistor voltage dividing circuit composed of a resistor 58 and a resistor 59 and a comparator 62. [ The resistive voltage divider circuit divides the potential difference between the reference voltage Vref2 and the terminal voltage VSS2. The comparator 62 operates with the power supply voltage VDD2. The divided voltage VD6 by the resistance divider circuit is input to the inverting input terminal, and the V- terminal voltage is input to the non-inverting input terminal. Therefore, the discharge overcurrent detection circuit of the cell 200B outputs a high level signal (discharge abnormality detection signal) for inhibiting the discharge of the cell 200B when the V- terminal voltage exceeds the divided voltage VD6 And outputs a low level signal for permitting the discharge of the cell 200B when the V- terminal voltage does not exceed the divided voltage VD6.

셀(200A)의 충전 과전류를 검출하는 충전 과전류 검출 회로는 저항(40)과 저항(41)으로 구성되는 저항 분압 회로와, 컴퍼레이터(43)를 갖는다. 저항 분압 회로는 기준전압(Vref1)과 단자전압(V-) 사이의 전위차를 분압한다. 컴퍼레이터(43)는 전원전압(VDD1)으로 동작한다. 반전 입력 단자에, 저항 분압 회로에 의한 분압 전압(VD7)이 입력되고, 비반전 입력 단자에, VSS1 단자전압이 입력된다. 따라서, 셀(200A)의 충전 과전류 검출 회로는, VSS1 단자전압이 분압 전압(VD7)을 초과하고 있을 때, 셀(200A)의 충전을 금지하는 하이 레벨의 신호(충전 이상 검출 신호)를 출력하고, VSS1 단자전압이 분압 전압(VD7)을 초과하고 있지 않을 때, 셀(200A)의 충전을 허가하는 로 레벨 신호를 출력한다. The charging overcurrent detecting circuit for detecting the charging overcurrent of the cell 200A has a resistor voltage dividing circuit composed of a resistor 40 and a resistor 41 and a comparator 43. [ The resistor divider circuit divides the potential difference between the reference voltage (Vref1) and the terminal voltage (V-). The comparator 43 operates with the power supply voltage VDD1. The divided voltage VD7 by the resistor voltage divider circuit is input to the inverting input terminal, and the VSS1 terminal voltage is input to the non-inverting input terminal. Therefore, when the VSS1 terminal voltage exceeds the divided voltage VD7, the charging overcurrent detection circuit of the cell 200A outputs a high level signal (charge abnormality detection signal) for inhibiting the charging of the cell 200A , And outputs a low level signal for permitting charging of the cell 200A when the terminal voltage of the VSS1 terminal does not exceed the divided voltage VD7.

셀(200B)의 충전 과전류를 검출하는 충전 과전류 검출 회로는 저항(60)과 저항(61)으로 구성되는 저항 분압 회로와, 컴퍼레이터(63)를 갖는다. 저항 분압 회로는 기준전압(Vref2)과 단자전압(V-) 사이의 전위차를 분압한다. 컴퍼레이터(63)는 전원전압(VDD2)로 동작한다. 반전 입력 단자에, 저항 분압 회로에 의한 분압 전압(VD8)이 입력되고, 비반전 입력 단자에, VSS2 단자전압이 입력된다. 따라서, 셀(200B)의 충전 과전류 검출 회로는, VSS2 단자전압이 분압 전압(VD8)을 초과하고 있을 때, 셀(200B)의 충전을 금지하는 하이 레벨의 신호(충전 이상 검출 신호)를 출력하고, VSS2 단자전압이 분압 전압(VD8)을 초과하고 있지 않을 때, 셀(200B)의 충전을 허가하는 로 레벨 신호를 출력한다. The charging overcurrent detecting circuit for detecting the charging overcurrent of the cell 200B has a resistor voltage dividing circuit composed of a resistor 60 and a resistor 61 and a comparator 63. [ The resistor divider circuit divides the potential difference between the reference voltage (Vref2) and the terminal voltage (V-). The comparator 63 operates with the power supply voltage VDD2. The divided voltage VD8 by the resistance divider circuit is input to the inverting input terminal, and the VSS2 terminal voltage is input to the non-inverting input terminal. Therefore, when the VSS2 terminal voltage exceeds the divided voltage VD8, the charging overcurrent detection circuit of the cell 200B outputs a high level signal (charge abnormality detection signal) for inhibiting the charging of the cell 200B , And outputs a low level signal for permitting charging of the cell 200B when the VSS2 terminal voltage does not exceed the divided voltage VD8.

여기에서, 상기의 도 2의 보호 IC(90)는 복수의 칩으로 구성되어 있기 때문에, 복수의 정측 전원 단자(VDD1 단자, VDD2 단자)를 설치하고 있는 것에 대하여, 도 3의 보호 IC(91)는 동일한 칩 위에서 구성되어 있기 때문에, 정측 전원 단자를 하나의 단자(VDD 단자)로 공통화할 수 있다. VDD 단자는, 도 3의 경우, 저항(R1)을 통하여 전원 경로(8A)에 접속되어 있지만, 저항(R1)을 통하여 전원 경로(8B)에 접속되어도 된다. Since the protection IC 90 shown in Fig. 2 is composed of a plurality of chips, a plurality of positive power terminals (VDD1 terminal, VDD2 terminal) are provided, while the protection IC 91 shown in Fig. Are configured on the same chip, the positive side power supply terminal can be made common to one terminal (VDD terminal). The VDD terminal is connected to the power supply path 8A through the resistor R1 in the case of FIG. 3, but may also be connected to the power supply path 8B through the resistor R1.

마찬가지로, 도 2의 보호 IC(90)는 복수의 칩으로 구성되어 있기 때문에, 복수의 과전류 검출 단자(V-1 단자, V-2 단자)를 설치하고 있는 것에 대하여, 도 3의 보호 IC(91)는 동일한 칩 위에서 구성되어 있기 때문에, 과전류 검출 단자를 하나의 단자(V- 단자)에 공통화할 수 있다. V- 단자는, 도 3의 경우, 부하 접속 단자(6)와 트랜지스터(1B, 2B) 사이에서 전원 경로(9B)에 저항(R2)을 통하여 접속되어 있는데, 부하 접속 단자(6)와 트랜지스터(1A, 2A)와의 사이에서 전원 경로(9A)에 저항(R2)을 통하여 접속되어도 된다. Similarly, since the protection IC 90 of FIG. 2 is composed of a plurality of chips, a plurality of overcurrent detection terminals (V-1 terminal and V-2 terminal) are provided, ) Are formed on the same chip, the overcurrent detection terminal can be made common to one terminal (V- terminal). The V- terminal is connected to the power supply path 9B through the resistor R2 between the load connection terminal 6 and the transistors 1B and 2B in the case of Fig. 1A and 2A via the resistor R2 to the power supply path 9A.

논리 회로(44)는 컴퍼레이터(36)의 출력 신호와 컴퍼레이터(43)의 출력 신호의 논리합을 취함으로써, 셀(200A)의 충전 이상의 발생을 의미하는 충전 이상 검출 신호를 출력하는 논리합 회로를 갖는다. 또한 논리 회로(44)는, 컴퍼레이터(37)의 출력 신호와 컴퍼레이터(42)의 출력 신호의 논리합을 취함으로써, 셀(200A)의 방전 이상의 발생을 나타내는 방전 이상 검출 신호를 출력하는 논리합 회로를 갖는다. 논리 회로(44)는 VSS1 단자와 VDD 단자 사이의 전위차인 전원전압(VDD1)으로 동작한다. The logic circuit 44 performs an OR operation of outputting a charge abnormality detection signal indicating occurrence of a charge abnormality in the cell 200A by taking the logical sum of the output signal of the comparator 36 and the output signal of the comparator 43 . The logic circuit 44 is a logical sum circuit for outputting a discharge error detection signal indicating generation of a discharge abnormality in the cell 200A by taking the logical sum of the output signal of the comparator 37 and the output signal of the comparator 42 . The logic circuit 44 operates with the power supply voltage VDD1 which is a potential difference between the VSS1 terminal and the VDD terminal.

마찬가지로, 논리 회로(64)는, 컴퍼레이터(56)의 출력 신호와 컴퍼레이터(63)의 출력 신호의 논리합을 취함으로써, 셀(200B)의 충전 이상의 발생을 나타내는 충전 이상 검출 신호를 출력하는 논리합 회로를 갖는다. 또한 논리 회로(64)는 컴퍼레이터(57)의 출력 신호와 컴퍼레이터(62)의 출력 신호의 논리합을 취함으로써, 셀(200B)의 방전 이상의 발생을 나타내는 방전 이상 검출 신호를 출력하는 논리합 회로를 갖는다. 논리 회로(64)는 VSS2 단자와 VDD 단자 사이의 전위차인 전원전압(VDD2)으로 동작한다. Likewise, the logic circuit 64 performs a logical OR between the output signal of the comparator 56 and the output signal of the comparator 63, thereby outputting a charge abnormality detection signal indicating occurrence of charging abnormality in the cell 200B Circuit. The logic circuit 64 further includes an OR circuit for outputting a discharge abnormality detection signal indicating occurrence of discharge abnormality in the cell 200B by taking the logical sum of the output signal of the comparator 57 and the output signal of the comparator 62 . The logic circuit 64 operates with the power supply voltage VDD2 which is a potential difference between the VSS2 terminal and the VDD terminal.

레벨 시프트 회로(45)는 논리 회로(44)에 의해 VSS1 기준으로 생성된 충전 이상 검출 신호를, 트랜지스터에서 반복함으로써, VDD 기준의 충전 이상 검출 신호로 레벨 시프트 하고, 논리 회로(44)에 의해 VSS1 기준으로 생성된 방전 이상 검출 신호를, 트랜지스터에서 반복함으로써, VDD 기준의 방전 이상 검출 신호로 레벨 시프트 한다. 마찬가지로, 레벨 시프트 회로(65)는, 논리 회로(64)에 의해 VSS2 기준으로 생성된 충전 이상 검출 신호를, 트랜지스터에서 반복함으로써, VDD 기준의 충전 이상 검출 신호로 레벨 시프트 하고, 논리 회로(64)에 의해 VSS2 기준으로 생성된 방전 이상 검출 신호를, 트랜지스터에서 반복함으로써, VDD 기준의 방전 이상 검출 신호로 레벨 시프트 한다. 레벨 시프트 회로(45, 65)에 의해, 상이한 전위 기준으로 생성된 이상 검출 신호를, 공통의 전위 기준으로 생성된 이상 검출 신호로 변환할 수 있다. The level shift circuit 45 shifts the level of the charge abnormality detection signal generated based on VSS1 by the logic circuit 44 to the VDD-based charge abnormality detection signal by repeating the operation in the transistor, The discharge abnormality detection signal generated on the basis is level-shifted to the discharge abnormality detection signal based on VDD by repeating the discharge abnormality detection signal on the transistor. Likewise, the level shift circuit 65 shifts the level of the charge abnormality detection signal generated on the basis of VSS2 by the logic circuit 64 into a charge abnormality detection signal based on the VDD, The discharge abnormality detection signal generated on the basis of VSS2 is shifted to the VDD-based discharge abnormality detection signal by repeating the discharge abnormality detection signal on the transistor. The level shift circuits 45 and 65 can convert the abnormality detection signals generated with the different potential references into the abnormality detection signals generated with the common potential reference.

논리합 회로(46)는 레벨 시프트 회로(45)로부터 출력되는 충전 이상 검출 신호와 레벨 시프트 회로(65)로부터 출력되는 충전 이상 검출 신호와의 논리합 신호를 출력한다. 논리합 회로(47)는 레벨 시프트 회로(45)로부터 출력되는 방전 이상 검출 신호와 레벨 시프트 회로(65)로부터 출력되는 방전 이상 검출 신호와의 논리합 신호를 출력한다. The OR circuit 46 outputs an OR signal of the charge abnormality detection signal output from the level shift circuit 45 and the charge abnormality detection signal output from the level shift circuit 65. The OR circuit 47 outputs a logical sum signal of the discharge error detection signal output from the level shift circuit 45 and the discharge error detection signal output from the level shift circuit 65.

레벨 시프트 회로(48)는, 트랜지스터(1A, 1B)를 확실하게 온/오프 하기 위하여, 논리합 회로(46)로부터 출력되는 논리합 신호를, 트랜지스터에서 반복함으로써, V- 기준의 게이트 구동 신호로 레벨 시프트 한다. 한편, 레벨 시프트 회로(49)는, 트랜지스터(2A)를 확실하게 온/오프시키기 위하여, 논리합 회로(47)로부터 출력되는 논리합 신호를, 트랜지스터에서 반복함으로써, VSS1 기준의 게이트 구동 신호로 레벨 시프트 한다. 또한 레벨 시프트 회로(49)는, 트랜지스터(2B)를 확실하게 온/오프시키기 위하여, 논리합 회로(47)로부터 출력되는 논리합 신호를, 트랜지스터에서 반복함으로써, VSS2 기준의 게이트 구동 신호로 레벨 시프트 한다. The level shift circuit 48 repeats the logical sum signal output from the logical summing circuit 46 on the transistor so as to reliably turn on / off the transistors 1A and 1B, do. On the other hand, the level shift circuit 49 shifts the level to the gate driving signal based on VSS1 by repeating the logical sum signal output from the logical summing circuit 47 in the transistor in order to surely turn on / off the transistor 2A . The level shift circuit 49 also shifts the level of the logical sum signal output from the logical summing circuit 47 to the gate driving signal based on VSS2 by repeating the logical sum signal outputted from the logical summing circuit 47 to reliably turn on / off the transistor 2B.

이러한 구성에 의해, 셀(200A와 200B) 중 하나의 셀에만 충전 이상이 발생해도, 셀(200A와 200B)의 양쪽 충전을 금지할 수 있다. 그 결과, 충전 이상이 검출된 셀의 충전을 금지할 수 있을 뿐만 아니라, 정상인 셀의 충전도 금지할 수 있다. 또한 셀(200A와 200B) 중 하나의 셀에만 방전 이상이 발생해도, 셀(200A와 200B)의 양쪽의 방전을 금지할 수 있다. 그 결과, 방전 이상이 검출된 셀의 방전을 금지할 수 있을 뿐만 아니라, 정상인 셀의 방전도 금지할 수 있다. With this configuration, even if charging failure occurs only in one of the cells 200A and 200B, charging of both of the cells 200A and 200B can be prohibited. As a result, not only the charging of the cell in which the charging abnormality is detected can be inhibited, but also the charging of the normal cell can be prohibited. Also, even if a discharge abnormality occurs only in one of the cells 200A and 200B, the discharge of both of the cells 200A and 200B can be inhibited. As a result, it is possible not only to inhibit the discharge of the cell in which the discharge abnormality is detected, but also to prohibit the discharge of the normal cell.

이상, 본 발명의 바람직한 실시예에 대하여 상세히 설명했는데, 본 발명은 상기한 실시예에 제한되지 않고, 본 발명의 범위를 일탈하지 않고, 상기한 실시예에 여러 변형, 개량 및 치환을 가할 수 있다. Although the preferred embodiments of the present invention have been described in detail, the present invention is not limited to the above-described embodiments, and various modifications, improvements and substitutions can be made without departing from the scope of the present invention. .

예를 들면, 2차전지(200)를 구성하는 셀의 병렬수가 2개인 경우를 예시했지만, 3개 이상인 경우도 마찬가지로 생각할 수 있다. 또한 트랜지스터(1A)와 트랜지스터(2A)는 도시한 배치 위치를 서로 치환해도 된다. 또한 트랜지스터(1B)와 트랜지스터(2B)는 도시한 배치 위치를 서로 치환해도 된다. For example, the case where the number of parallel cells constituting the secondary battery 200 is two has been exemplified, but the case of three or more cells can be similarly considered. The arrangement positions of the transistor 1A and the transistor 2A may be replaced with each other. The arrangement positions of the transistor 1B and the transistor 2B may be replaced with each other.

또한 상기의 실시예는 충전 제어용 트랜지스터(1A, 1B) 및 방전 제어용 트랜지스터(2A, 2B)가 부측의 전원 경로(9A, 9B)에 삽입되고, 과전류 검출 단자(V-1 단자, V-2 단자, V- 단자)가 부측의 전원 경로(9A, 9B)에 접속되어 있는 형태였다. 그렇지만, 충전 제어용 트랜지스터 및 방전 제어용 트랜지스터가 정측의 전원 경로에 삽입되고, 과전류 검출 단자가 정측의 전원 경로에 접속되어 있는 형태이어도 된다. 이 경우, 과전류 검출부는, 정측의 전원 경로에 접속된 정측의 전원 단자와 과전류 검출 단자 사이의 전압을 감시하여, 방전 과전류 또는 충전 과전류를 검출하면 된다. The charging control transistors 1A and 1B and the discharge control transistors 2A and 2B are inserted into the power supply paths 9A and 9B on the negative side and the overcurrent detection terminals V- 1 and V- , V- terminal) are connected to the power supply paths 9A and 9B on the negative side. However, the charge control transistor and the discharge control transistor may be inserted into the positive power path and the overcurrent detection terminal may be connected to the positive power path. In this case, the overcurrent detecting section may monitor the voltage between the power terminal on the positive side connected to the positive power path and the overcurrent detecting terminal to detect the discharge overcurrent or the charge overcurrent.

또한 도 2에 있어서, 방전 제어 회로(24)와 충전 제어 회로(25)의 일방 또는 양방이 검출 회로(21A 또는 21B)와 같은 칩 위의 회로가 아니고, 보호 IC(90)에 외장되는 회로이어도 된다. 2, it is also possible that one or both of the discharge control circuit 24 and the charge control circuit 25 is not a circuit on a chip such as the detection circuit 21A or 21B but a circuit which is external to the protection IC 90 do.

또한 도 3에 있어서, 논리합 회로(46, 47)의 일방 또는 양방을 논리곱 회로로 변경해도 된다. 이것에 의해, 셀(200A와 200B)의 모든 셀에 충전 이상이 발생했을 때에, 셀(200A와 200B)의 양쪽의 충전을 금지할 수 있다. 그 결과, 충전 이상이 검출된 셀이 존재해도, 정상인 셀의 충전을 허가할 수 있다. 또한 셀(200A와 200B)의 모든 셀에 방전 이상이 발생했을 때에, 셀(200A와 200B)의 양쪽의 방전을 금지할 수 있다. 그 결과, 방전 이상이 검출된 셀이 존재해도, 정상인 셀의 방전을 허가할 수 있다. In FIG. 3, one or both of the logical sum circuits 46 and 47 may be changed to the logical product circuit. As a result, when charging abnormality occurs in all the cells of the cells 200A and 200B, charging of both the cells 200A and 200B can be prohibited. As a result, even if there is a cell in which a charging abnormality is detected, charging of a normal cell can be permitted. Further, when a discharge abnormality occurs in all the cells of the cells 200A and 200B, it is possible to inhibit the discharge of both the cells 200A and 200B. As a result, even if there is a cell in which a discharge abnormality is detected, the discharge of the normal cell can be permitted.

1, 1A, 1B 충전 제어용 트랜지스터 2, 2A, 2B 방전 제어용 트랜지스터
3A, 3B 정측 셀 접속 단자 4A, 4B 부측 셀 접속 단자
5, P+ 정측 부하 접속 단자 6, P- 부측 부하 접속 단자
7a∼7e 단자 8A, 8B,108 정측 전원 경로
9A, 9B, 109 부측 전원 경로 21A, 21B 검출 회로
24 방전 제어 회로 25 충전 제어 회로
36, 37, 42, 43, 56, 67, 62, 63 컴퍼레이터
35, 55 기준전압 생성 회로 44, 64 논리회로
45, 48, 49, 65 레벨 시프트 회로 80, 81 보호 모듈
90, 90A, 90B, 91, 190 보호 IC 100, 101 전지팩
200, 201A, 201B 2차전지 200A, 200B 셀1, 1A, 1B charge control transistors 2, 2A, 2B discharge control transistors
3A, 3B Positive side cell connection terminal 4A, 4B Negative side cell connection terminal
5, P + forward side load connection terminal 6, P- side side load connection terminal
7a to 7e Terminals 8A, 8B, 108 Positive side power supply path
9A, 9B, 109 side power supply path 21A, 21B detection circuit
24 discharge control circuit 25 charge control circuit
36, 37, 42, 43, 56, 67, 62, 63,
35, 55 reference voltage generating circuit 44, 64 logic circuit
45, 48, 49, 65 level shift circuit 80, 81 protection module
90, 90A, 90B, 91, 190 Protection IC 100, 101 Battery pack
200, 201A, 201B secondary battery 200A, 200B cell

Claims (16)

병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서,
상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과방전을 검출했을 때, 이상 신호를 출력하는 과방전 검출부와,
상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과전류를 검출했을 때, 이상 신호를 출력하는 과전류 검출부와,
상기 과방전 검출부와 상기 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지 중 적어도 하나의 2차전지의 방전을 금지하는 방전 제어부를 구비하는 것을 특징으로 하는 전지 보호 회로.A battery protection circuit for protecting a plurality of secondary cells connected in parallel,
An overdischarge detecting unit that is provided for each of the plurality of secondary cells and that outputs an abnormal signal when an overdischarge of the corresponding secondary battery is detected,
An overcurrent detecting unit that is provided for each of the plurality of secondary cells and outputs an abnormal signal when an overcurrent of the corresponding secondary battery is detected;
And a discharge control section for inhibiting discharge of at least one of the plurality of secondary cells when an abnormal signal is outputted from at least one of the over discharge detecting section and the over current detecting section. Circuit. 제 1 항에 있어서,
상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과충전을 검출했을 때, 이상 신호를 출력하는 과충전 검출부와,
상기 과충전 검출부와 상기 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지 중 적어도 하나의 2차전지의 충전을 금지하는 충전 제어부를 구비하는 것을 특징으로 하는 전지 보호 회로.The method according to claim 1,
An overcharge detecting unit that is provided for each of the plurality of secondary batteries and outputs an abnormal signal when detecting overcharging of the corresponding secondary battery;
And a charge control section for prohibiting charging of at least one of the plurality of secondary batteries when an abnormal signal is outputted from at least one of the overcharge detecting section and the overcurrent detecting section, . 제 1 항 또는 제 2 항에 있어서, 상기 방전 제어부는, 상기 과방전 검출부와 상기 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지의 모든 방전을 금지하는 것을 특징으로 하는 전지 보호 회로.3. The apparatus according to claim 1 or 2, wherein the discharge control unit prohibits all discharges of the plurality of secondary batteries when an abnormal signal is output from at least one of the over discharge detection unit and the over current detection unit To the battery. 제 1 항 또는 제 2 항에 있어서,
상기 방전 제어부는, 상기 과방전 검출부와 상기 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 이 이상 신호에 따른 2차전지만의 방전을 금지하는 것을 특징으로 하는 전지 보호 회로.3. The method according to claim 1 or 2,
Wherein the discharge control section prohibits a discharge of only a secondary current according to the abnormality signal when an abnormality signal is outputted from at least one of the over discharge detection section and the over current detection section. 병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서,
상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과충전을 검출했을 때, 이상 신호를 출력하는 과충전 검출부와,
상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과전류를 검출했을 때, 이상 신호를 출력하는 과전류 검출부와,
상기 과충전 검출부와 상기 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지 중 적어도 하나의 2차전지의 충전을 금지하는 충전 제어부를 구비하는 것을 특징으로 하는 전지 보호 회로.A battery protection circuit for protecting a plurality of secondary cells connected in parallel,
An overcharge detecting unit that is provided for each of the plurality of secondary batteries and outputs an abnormal signal when detecting overcharging of the corresponding secondary battery;
An overcurrent detecting unit that is provided for each of the plurality of secondary cells and outputs an abnormal signal when an overcurrent of the corresponding secondary battery is detected;
And a charge control section for prohibiting charging of at least one of the plurality of secondary batteries when an abnormal signal is outputted from at least one of the overcharge detecting section and the overcurrent detecting section, . 제 5 항에 있어서,
상기 충전 제어부는, 상기 과충전 검출부와 상기 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지의 모든 충전을 금지하는 것을 특징으로 하는 전지 보호 회로.6. The method of claim 5,
Wherein the charge control unit prohibits all of the plurality of secondary batteries from being charged when an abnormal signal is output from at least one of the overcharge detection unit and the overcurrent detection unit. 제 5 항에 있어서,
상기 충전 제어부는, 상기 과충전 검출부와 상기 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 이 이상 신호에 따른 2차전지만의 충전을 금지하는 것을 특징으로 하는 전지 보호 회로.6. The method of claim 5,
Wherein the charge control unit prohibits charging of only a secondary battery in accordance with the abnormal signal when an abnormal signal is output from at least one of the overcharge detecting unit and the overcurrent detecting unit. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 과전류 검출부는 상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 충전 과전류를 검출했을 때, 이상 신호를 출력하는 충전 과전류 검출부와,
상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 방전 과전류를 검출했을 때, 이상 신호를 출력하는 방전 과전류 검출부를 갖는 것을 특징으로 하는 전지 보호 회로.8. The method according to any one of claims 1 to 7,
Wherein the overcurrent detecting unit includes a charging overcurrent detecting unit that is provided for each of the plurality of secondary cells and outputs an abnormal signal when the charging overcurrent of the corresponding secondary battery is detected,
And a discharge overcurrent detecting unit that is provided for each of the plurality of secondary cells and outputs an abnormal signal when a discharge overcurrent of the corresponding secondary battery is detected. 동일 칩 위에 구성된 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 전지 보호 회로로서,
상기 과전류 검출부는 전원 단자와 상기 과전류 검출부가 공용하는 과전류 검출 단자 사이의 전압을 감시하는 것을 특징으로 하는 전지 보호 회로.The battery protection circuit according to any one of claims 1 to 8 configured on the same chip,
Wherein the overcurrent detection unit monitors a voltage between a power supply terminal and an overcurrent detection terminal commonly used by the overcurrent detection unit. 병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서,
상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 방전 과전류를 검출했을 때, 이상 신호를 출력하는 방전 과전류 검출부와,
상기 방전 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지의 모든 방전을 금지하는 방전 제어부를 구비하는 것을 특징으로 하는 전지 보호 회로.A battery protection circuit for protecting a plurality of secondary cells connected in parallel,
A discharge overcurrent detecting unit that is provided for each of the plurality of secondary cells and that outputs an abnormal signal when a discharge overcurrent of the corresponding secondary battery is detected,
And a discharge control unit for inhibiting all discharges of said plurality of secondary batteries when an abnormal signal is outputted from at least one of said discharge overcurrent detection units. 병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서,
상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과방전을 검출했을 때, 이상 신호를 출력하는 과방전 검출부와, 상기 과방전 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지의 모든 방전을 금지하는 방전 제어부를 구비하는 것을 특징으로 하는 전지 보호 회로.A battery protection circuit for protecting a plurality of secondary cells connected in parallel,
An overdischarge detection unit that is provided for each of the plurality of secondary cells and that outputs an anomaly signal when an overdischarge of the corresponding secondary battery is detected; and an overdischarge detection unit that, when an abnormal signal is output from at least one of the overdischarge detection units, And a discharge control unit for inhibiting all discharges of said plurality of secondary batteries. 병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서,
상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 충전 과전류를 검출했을 때, 이상 신호를 출력하는 충전 과전류 검출부와,
상기 충전 과전류 검출부 중 적어도 하나의 검출부로부터 이상 신호가 출력되었을 때, 상기 복수의 2차전지의 모든 충전을 금지하는 충전 제어부를 구비하는 것을 특징으로 하는 전지 보호 회로.A battery protection circuit for protecting a plurality of secondary cells connected in parallel,
A charging overcurrent detecting unit that is provided for each of the plurality of secondary cells and outputs an abnormal signal when charging overcurrent of the corresponding secondary battery is detected;
And a charging control unit for prohibiting all charging of the plurality of secondary batteries when an abnormal signal is outputted from at least one of the charging overcurrent detection units. 병렬로 접속된 복수의 2차전지를 보호하는 전지 보호 회로로서,
상기 복수의 2차전지마다 설치되고, 대응하는 2차전지의 과충전을 검출했을 때, 이상 신호를 출력하는 과충전 검출부와,
상기 과충전 검출부 중 적어도 하나의 검출부에서 이상 신호가 출력되었을 때, 상기 복수의 2차전지의 모든 충전을 금지하는 충전 제어부를 구비하는 것을 특징으로 하는 전지 보호 회로.A battery protection circuit for protecting a plurality of secondary cells connected in parallel,
An overcharge detecting unit that is provided for each of the plurality of secondary batteries and outputs an abnormal signal when detecting overcharging of the corresponding secondary battery;
And a charging controller for prohibiting all charging of the plurality of secondary batteries when an abnormality signal is output from at least one of the detection units of the overcharge detection unit. 제 1 항, 제 10 항, 제 11 항 중 어느 한 항에 기재된 전지 보호 회로와,
상기 방전 제어부에 의해 방전이 금지된 2차전지의 방전 경로를 차단하는 방전 경로 차단부를 구비하는 것을 특징으로 하는 전지 보호 장치.A battery protection circuit according to any one of claims 1, 10 and 11,
And a discharge path blocking unit for blocking a discharge path of the secondary battery whose discharge is prohibited by the discharge control unit. 제 2 항, 제 5 항, 제 12 항, 제 13 항 중 어느 한 항에 기재된 전지 보호 회로와,
상기 충전 제어부에 의해 충전이 금지된 2차전지의 충전 경로를 차단하는 충전 경로 차단부를 구비하는 것을 특징으로 하는 전지 보호 장치.A battery protection circuit according to any one of claims 2, 5, 12 and 13,
And a charging path blocking unit for blocking a charging path of the secondary battery whose charging is prohibited by the charging control unit. 제 14 항 또는 제 15 항에 기재된 전지 보호 장치와 상기 복수의 2차전지를 구비하는 것을 특징으로 하는 전지팩.A battery pack comprising the battery protection device according to claim 14 or 15 and the plurality of secondary batteries.
KR1020120132886A 2012-11-22 2012-11-22 Battery protection circuit and battery protection apparatus and battery pack KR20140066279A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120132886A KR20140066279A (en) 2012-11-22 2012-11-22 Battery protection circuit and battery protection apparatus and battery pack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120132886A KR20140066279A (en) 2012-11-22 2012-11-22 Battery protection circuit and battery protection apparatus and battery pack

Publications (1)

Publication Number Publication Date
KR20140066279A true KR20140066279A (en) 2014-06-02

Family

ID=51123036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120132886A KR20140066279A (en) 2012-11-22 2012-11-22 Battery protection circuit and battery protection apparatus and battery pack

Country Status (1)

Country Link
KR (1) KR20140066279A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049456A (en) * 2016-11-02 2018-05-11 주식회사 엘지화학 Battery proction circuit using a currnt sensing resistor
KR20180077009A (en) * 2016-12-28 2018-07-06 에이블릭 가부시키가이샤 Charging/discharging control circuit and battery device
CN108695919A (en) * 2017-03-31 2018-10-23 三美电机株式会社 Battery pack, rechargeable battery protection integrated circuit, battery monitoring module and data read method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049456A (en) * 2016-11-02 2018-05-11 주식회사 엘지화학 Battery proction circuit using a currnt sensing resistor
KR20180077009A (en) * 2016-12-28 2018-07-06 에이블릭 가부시키가이샤 Charging/discharging control circuit and battery device
CN108695919A (en) * 2017-03-31 2018-10-23 三美电机株式会社 Battery pack, rechargeable battery protection integrated circuit, battery monitoring module and data read method
CN108695919B (en) * 2017-03-31 2024-03-12 三美电机株式会社 Battery pack, secondary battery protection integrated circuit, battery monitoring module, and data reading method

Similar Documents

Publication Publication Date Title
KR101987352B1 (en) Secondary battery protection integrated circuit, secondary battery protection apparatus and battery pack
JP2013059212A (en) Battery protection circuit, battery protection device and battery pack
CN106169782B (en) Battery protection integrated circuit, battery protection device and battery pack
US8058845B2 (en) Battery state monitoring circuit and battery apparatus
US8319476B2 (en) Battery state monitoring circuit and battery device
US9048677B2 (en) Semiconductor device for protecting secondary battery, battery pack, and electronic device using same
JP5262034B2 (en) Charge / discharge protection circuit, battery pack incorporating the charge / discharge protection circuit, and electronic device using the battery pack
US8773073B2 (en) Battery protection circuit, battery protection device, and battery pack
US10749358B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
KR101932275B1 (en) Battery protection circuit and battery protection apparatus and battery pack
KR20100044123A (en) Battery state monitoring circuit and battery device
US20070164710A1 (en) Abnormality detection apparatus for secondary battery device
KR20110134751A (en) A battery pack and method for controlling the battery pack
US8665572B2 (en) Battery charge/discharge protection circuit
JP2019162020A (en) Circuits, systems and methods for protecting batteries
KR20080067948A (en) Hybrid battery and charging/discharging method for the same
CN111033926B (en) Battery cell protection circuit and electronic equipment
KR20140066279A (en) Battery protection circuit and battery protection apparatus and battery pack
JP6799269B2 (en) Rechargeable battery protection circuit and battery pack
KR101892950B1 (en) Battery protection circuit and battery protection apparatus and battery pack
KR20060011484A (en) Battery pack
KR101578707B1 (en) A battery pack and method for controlling the same
EP3772153B1 (en) Battery protection system
JP2021036764A (en) Secondary battery protection circuit and battery pack
CN115333181A (en) Secondary battery protection circuit, battery pack, battery system, and secondary battery protection method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid