KR20140065618A - Method of manufacturing an array substrate for liquid crystal display device - Google Patents
Method of manufacturing an array substrate for liquid crystal display device Download PDFInfo
- Publication number
- KR20140065618A KR20140065618A KR1020120130690A KR20120130690A KR20140065618A KR 20140065618 A KR20140065618 A KR 20140065618A KR 1020120130690 A KR1020120130690 A KR 1020120130690A KR 20120130690 A KR20120130690 A KR 20120130690A KR 20140065618 A KR20140065618 A KR 20140065618A
- Authority
- KR
- South Korea
- Prior art keywords
- compound
- silicon nitride
- composition
- weight
- forming
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 액정표시장치용 어레이 기판의 제조방법에 관한 것으로, 보다 상세하게는 구리계 배선에 Damage가 없는 실리콘 질화막의 식각액 조성물을 이용하는 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing an array substrate for a liquid crystal display, and more particularly, to a method of manufacturing an array substrate for a liquid crystal display using a silicon nitride film etchant composition without damages in copper-based interconnects.
평판 표시 장치(flat panel display) 중 현재 가장 널리 사용되고 있는 것 중의 하나는 액정 표시 장치(Liquid Crystal Display; LCD)이다. 액정 표시 장치는 복수의 화소 전극이 매트릭스(matrix) 형태로 배열되어 있는 기판과 하나의 공통 전극이 덮고 있는 기판으로 이루어질 수 있으며, 이러한 액정 표시 장치에서 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다.One of the most widely used flat panel displays is a liquid crystal display (LCD). The liquid crystal display device may include a substrate on which a plurality of pixel electrodes are arranged in a matrix form and a substrate on which one common electrode is covered. In such a liquid crystal display device, .
이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 박막트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트 배선(gate line)과 화소 전극에 인가될 전압을 전달하는 데이터배선(data line)을 기판 상에 형성한다.To this end, a thin film transistor for switching the voltage applied to the pixel electrode is connected to each pixel electrode, a gate line for transmitting a signal for controlling the thin film transistor, and a data line for transmitting a voltage to be applied to the pixel electrode a data line is formed on the substrate.
한편, 액정표시장치의 표시 면적이 점점 대형화됨에 따라, 상기 박막 트랜지스터와 연결되는 게이트선 및 데이터선 또한 길어지고 그에 따라 배선의 저항 또한 증가한다. 이와 같은 이유로 인하여, 종래에 주로 사용되었던 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al) 및 이들의 합금을 박막 트랜지스터(Thin Film Transistor, TFT)에 사용되는 게이트 및 데이터 배선 등으로 계속 이용하는 것은 평판표시장치의 대형화 및 고해상도 실현을 어렵게 만드는 원인으로 작용하고 있다. 따라서, 이러한 저항 증가에 의한 신호 지연 등의 문제를 해결하기 위해서는, 상기 게이트선 및 데이터선을 최대한 낮은 비저항을 가지는 재료로 형성할 필요가 있다.On the other hand, as the display area of the liquid crystal display device becomes larger and larger, the gate lines and data lines connected to the thin film transistors become longer, and accordingly the resistance of the wirings also increases. For this reason, the continuous use of chromium (Cr), molybdenum (Mo), aluminum (Al), and alloys thereof, which have been conventionally used, as gates and data wirings used in thin film transistors Which makes it difficult to make the flat panel display large-sized and high-resolution realization. Therefore, in order to solve such a problem of signal delay due to such an increase in resistance, it is necessary to form the gate line and the data line with a material having the lowest possible resistivity.
이와 관련하여 대한민국 공개특허 2007-0009329호는 데이터 배선의 상부에 질화규소(SiNx), 예를 들어 비정질 질화규소 또는 산화규소(SiO2), 예를 들어 저온 비정질 산화 규소 등의 보호막을 형성하고, 보호막 위에는 컨택홀을 통하여 드레인 전극과 전기적으로 연결되며 화소에 위치하는 화소 전극을 형성하는 컨택홀 형성방법을 이용하여 제조된 박막 트랜지스터 기판을 개시하고 있다. Korean Patent Publication No. 2007-0009329 discloses that a protective film of silicon nitride (SiNx), for example, amorphous silicon nitride or silicon oxide (SiO 2 ), for example, low-temperature amorphous silicon oxide is formed on the data wiring, Discloses a thin film transistor substrate manufactured by using a method of forming a contact hole electrically connected to a drain electrode through a contact hole and forming a pixel electrode located in a pixel.
상기 기술은 게이트 배선을 은 도전층으로 형성하는데 은은 열에 취약하여 절연막 등을 형성하는 후속 공정은 저온에서 진행되어야 한다. 그러나 이러한 저온 공정에서 형성된 절연막은 고온 공정에서 형성된 막질보다 상대적으로 단단하지 않게 형성되고, 이러한 절연막을 통상적인 건식식각 방법으로 패터닝하여 컨택홀을 형성하는 경우, 식각비(etch rate)의 제어가 어려울 뿐만 아니라, 언더컷(undercut)이 발생하여 식각 프로파일이 역 테이퍼(tapper)로 형성될 수 있다. 또한, 식각 공정에 의해 노출되는 게이트 배선 또는 데이터 배선도 산화되어 변색될 수 있다. 또한, 건식 식각 공정은 고가의 장비를 이용하므로 비경제적이고, 많은 시간이 소요되므로 비생산적일 수 있다.In the above technique, the gate wiring is formed of a silver conductive layer, but silver is vulnerable to heat, and a subsequent process for forming an insulating film or the like must proceed at a low temperature. However, the insulating film formed in such a low-temperature process is relatively harder than the film formed in the high-temperature process, and it is difficult to control the etch rate when the insulating film is patterned by a conventional dry etching method to form contact holes In addition, an undercut may occur and the etching profile may be formed as a reverse taper. Further, the gate wiring or the data wiring exposed by the etching process may be oxidized and discolored. In addition, the dry etching process is costly because it uses expensive equipment, and it can take a lot of time and thus be unproductive.
따라서, 게이트 배선 및 데이터 배선을 최대한 낮은 비저항을 가지는 재료로 형성하고 절연막으로 실리콘 질화막을 사용하는 경우 실리콘 질화막의 식각 공정에서 건식 식각 대신 습식 식각을 이용하여, 데이터 배선에 Damage 없이 실리콘 질화막을 식각하고 제조 원가를 절감하며 생산성을 향상시키기 위한 연구가 진행되고 있으며, 이에 적합한 식각액 조성물이 필요한 실정이다. Therefore, when the gate wiring and the data wiring are formed of a material having the lowest resistivity and the silicon nitride film is used as the insulating film, the silicon nitride film is etched without damaging the data wiring by wet etching instead of dry etching in the silicon nitride film etching process Studies are underway to reduce manufacturing costs and improve productivity, and a suitable etching composition is required.
본 발명은 액정표시장치용 어레이 기판의 제조 공정에 있어서, 화소전극과 구리계 배선을 연결하기 위한 절연막, 예컨대 실리콘 질화막의 식각 공정에서 습식 식각을 이용하여, 구리계 배선에 Damage 없이 실리콘 질화막을 식각하고, 제조 원가를 절감하고 생산성을 향상시킬 수 있는 식각액 조성물을 제공하기 위한 것이다.In the manufacturing process of the array substrate for a liquid crystal display device, the silicon nitride film is etched without damaging the copper-based wiring by wet etching in an etching process of an insulating film for connecting the pixel electrode and the copper- And to provide an etchant composition capable of reducing manufacturing costs and improving productivity.
상기 목적을 달성하기 위하여, 본 발명은 In order to achieve the above object,
조성물 총 중량에 대하여, A)함불소 화합물 0.1 내지 10.0중량%, B)무기산 2.0 내지 10.0중량%, C)아졸계 화합물 0.01 내지 5.0중량%, 및 D)잔량의 물을 포함하는 실리콘 질화막의 식각액 조성물을 제공한다. Based on the total weight of the composition, A) 0.1 to 10.0% by weight of a fluorine compound, B) 2.0 to 10.0% by weight of inorganic acid, 0.01 to 5.0% by weight of an azole compound, and D) Lt; / RTI >
또한, 본 발명은 In addition,
Ⅰ)기판 상에 게이트 전극 및 게이트 라인을 구비하는 게이트층을 형성하는 단계; Ⅱ)인접하는 두 개의 게이트 라인 사이의 중심부에 게이트 라인과 평행하게 공통 라인을 형성하는 단계; Ⅲ)상기 게이트층 및 상기 공통 라인 상에 드레인 전극, 소스 전극 및 데이터 라인을 구비하는 데이터층을 형성하는 단계; Ⅳ)상기 데이터층을 덮도록 실리콘 질화막(패시베이션층)을 형성하는 단계; Ⅴ)상기 실리콘 질화막에 컨택홀을 형성한 후 상기 컨택홀을 통해 드레인 전극과 접촉되는 화소전극을 형성하는 단계: 및 Ⅵ)상기 화소전극과 교대되며 상기 컨택홀을 통해 상기 공통 라인과 접촉되는 공통 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서,I) forming a gate layer having a gate electrode and a gate line on a substrate; II) forming a common line in parallel with the gate line at the center between two adjacent gate lines; III) forming a data layer having a drain electrode, a source electrode and a data line on the gate layer and the common line; (IV) forming a silicon nitride layer (passivation layer) to cover the data layer; Forming a contact hole in the silicon nitride layer and then forming a pixel electrode in contact with the drain electrode through the contact hole; and (VI) forming a contact hole, which is alternated with the pixel electrode and is in contact with the common line through the contact hole, A method of manufacturing an array substrate for a liquid crystal display, comprising the steps of:
상기 Ⅴ)단계는 상기 실리콘 질화막을 식각액 조성물로 식각하여 화소전극과 구리계 배선을 연결하는 컨택홀을 형성하는 단계를 포함하며, In the step (V), etching the silicon nitride layer with an etchant composition to form a contact hole connecting the pixel electrode and the copper-based wiring,
상기 Ⅵ)단계는 상기 실리콘 질화막을 식각액 조성물로 식각하여 공통전극을 형성하는 단계를 포함하며,The step (VI) includes etching the silicon nitride film with an etchant composition to form a common electrode,
상기 식각액 조성물은 조성물 총 중량에 대하여, A)함불소화합물 0.1 내지 10.0중량%, B)무기산 2.0 내지 10.0중량%, C)아졸계 화합물 0.01 내지 5.0중량%, 및 D)잔량의 물을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법을 제공한다.Wherein the etchant composition comprises, relative to the total weight of the composition, A) from 0.1 to 10.0% by weight of a fluorinated compound, B) from 2.0 to 10.0% by weight of inorganic acids, from 0.01 to 5.0% by weight of an azole compound, and D) And a plurality of pixel electrodes formed on the substrate.
본 발명에 따른 식각액 조성물은 액정표시장치용 어레이 기판의 제조 공정에 있어서, 화소전극과 구리계 배선을 연결하기 위한 절연막, 예컨대 실리콘 질화막의 식각 공정에서, 구리계 배선에 Damage 없이 실리콘 질화막을 식각하고, 제조 원가를 절감하고 생산성을 향상시킬 수 있다.In the etching liquid composition according to the present invention, in the process of manufacturing the array substrate for a liquid crystal display device, the silicon nitride film is etched without damaging the copper-based wiring in the etching process of the insulating film for connecting the pixel electrode and the copper- , The manufacturing cost can be reduced and the productivity can be improved.
도 1은 실시예 3의 식각액 조성물로 식각한 드레인 구리계 배선의 SEM 이미지이다.
도 2는 비교예 1의 식각액 조성물로 식각한 드레인 구리계 배선의 SEM 이미지이다.
도 3는 비교예 2의 식각액 조성물로 식각한 드레인 구리계 배선의 SEM 이미지이다.1 is an SEM image of a drain copper-based wiring etched with the etching composition of Example 3. Fig.
2 is an SEM image of a drain copper-based wiring etched with the etchant composition of Comparative Example 1. Fig.
3 is an SEM image of a drain copper-based wiring etched with the etchant composition of Comparative Example 2. Fig.
이하, 본 발명을 상세히 설명한다.
Hereinafter, the present invention will be described in detail.
본 발명은 조성물 총 중량에 대하여, A)함불소 화합물 0.1 내지 10.0중량%, B)무기산 2.0 내지 10.0중량%, C)아졸계 화합물 0.01 내지 5.0중량%, 및 D)잔량의 물을 포함하는 실리콘 질화막의 식각액 조성물에 관한 것이다.
The present invention relates to a composition comprising: A) from 0.1 to 10.0% by weight of a fluorine compound, B) from 2.0 to 10.0% by weight of inorganic acid, from 0.01 to 5.0% by weight of an azole compound, and D) To an etchant composition for a nitride film.
본 발명의 실리콘 질화막 식각액 조성물에 포함되는 A)함불소 화합물은 물에 해리되어 불소 이온을 낼 수 있는 화합물을 의미한다. 상기 A)함불소 화합물은 실리콘 질화막의 구성성분 중 하나인 실리콘의 식각 속도에 영향을 주는 주성분이며, 실리콘 질화막의 식각 속도를 조절한다.
The fluorine-containing compound (A) contained in the silicon nitride-based etchant composition of the present invention means a compound dissociated in water and capable of emitting fluorine ions. The A) fluorine compound is a main component that affects the etching rate of silicon, which is one of the components of the silicon nitride film, and controls the etching rate of the silicon nitride film.
상기 A)함불소 화합물은 조성물 총중량에 대하여, 0.1 내지 10.0중량%로 포함되고, 3.0 내지 5.0중량% 범위인 조성물이 특히 바람직하다. 상술한 범위 미만으로 포함되면, 실리콘 질화막의 식각 속도가 느려진다. 상술한 범위를 초과하여 포함되면, 실리콘 질화막의 식각 성능은 향상되지만, 실리콘 질화막 하부에 위치하는 구리계 배선을 식각시켜 배선을 단락시키는 등의 공정 불량을 초래할 수 있다. The composition containing the fluorine-containing compound (A) in an amount of 0.1 to 10.0% by weight, preferably 3.0 to 5.0% by weight based on the total weight of the composition is particularly preferable. If it is contained within the above-mentioned range, the etching rate of the silicon nitride film becomes slow. If it exceeds the above-mentioned range, the etching performance of the silicon nitride film is improved, but it may lead to a process failure such as shorting the wiring by etching the copper-based wiring located under the silicon nitride film.
상기 A)함불소 화합물은 당업계에서 사용되는 것이라면 특별히 한정하지 않는다. 하지만, 상기 A)함불소 화합물은 HF, NaF, NH4F, NH4BF4, NH4FHF, KF, KHF2, AlF3 및 HBF4로 이루어진 군에서 선택되는 1종인 것이 바람직하고, HF가 보다 바람직하다.
The A) fluorine compound is not particularly limited as long as it is used in the art. However, the A) fluorine compound is preferably one selected from the group consisting of HF, NaF, NH 4 F, NH 4 BF 4 , NH 4 FHF, KF, KHF 2 , AlF 3 and HBF 4 , More preferable.
본 발명의 실리콘 질화막 식각액 조성물에 포함되는 B)무기산은 조성물 총 중량에 대하여, 2.0 내지 10.0중량%로 포함되는 것이 바람직하며, 더욱 바람직하게는 3.0 내지 5.0중량%로 포함되는 것이 좋다. 무기산이 2.0중량% 미만으로 포함되면 공정에 적합한 실리콘 질화막 식각 속도를 제공하지 못하며, 10.0중량%를 초과하면 실리콘 질화막 하부에 위치하는 구리계 배선을 식각시켜 배선을 단락시키는 등의 공정 불량을 초래할 수 있다.The B) inorganic acid contained in the silicon nitride film etchant composition of the present invention is preferably contained in an amount of 2.0 to 10.0% by weight, more preferably 3.0 to 5.0% by weight based on the total weight of the composition. If the content of the inorganic acid is less than 2.0 wt%, the etching rate of the silicon nitride film suitable for the process can not be provided. If the content of the inorganic acid exceeds 10.0 wt%, the copper wiring located below the silicon nitride film may be etched to shorten the wiring. have.
상기 B)무기산은 인산, 염산, 질산 및 황산으로 이루어진 군에서 선택되는 1 종인 것이 바람직하고, 인산이 보다 바람직하다.
The B) inorganic acid is preferably one selected from the group consisting of phosphoric acid, hydrochloric acid, nitric acid and sulfuric acid, more preferably phosphoric acid.
본 발명의 실리콘 질화막 식각액 조성물에 포함되는 C)아졸계 화합물은 실리콘 질화막 식각 공정에서 하부에 위치하는 구리계 배선을 보호해 준다. 일반적으로, 실리콘 질화막 식각 공정에서 실리콘 질화막 식각 후 구리계 배선이 식각액에 노출된다. 이때, 식각액이 실리콘 질화막 하부에 위치하는 구리계 배선을 식각시켜 배선을 단락시키는 등의 공정 불량을 초래할 수 있다. 그러므로, 본 발명의 실리콘 질화막 식각액 조성물은 실리콘 질화막 식각 공정 시 구리계 배선의 손상을 최소화하기 위해 구리계 배선의 보호 성분으로 아졸계 화합물을 포함한다.The C) azole-based compound contained in the silicon nitride film etchant composition of the present invention protects the copper-based wiring located under the silicon nitride film etching process. In general, after the silicon nitride film is etched in the silicon nitride film etching process, the copper wiring is exposed to the etching solution. At this time, the etchant may cause a process failure such as shorting the wiring by etching the copper-based wiring located under the silicon nitride film. Therefore, the silicon nitride film etchant composition of the present invention contains an azole-based compound as a protective component of the copper-based wiring to minimize the damage of the copper-based wiring during the silicon nitride film etching process.
상기 C)아졸계 화합물은 조성물 총 중량에 대하여, 0.01 내지 5.0중량%로 포함되고, 바람직하게는 0.05 내지 0.5중량%로 포함된다. 상술한 범위 미만으로 포함되면, 하부에 위치하는 구리계 배선을 식각하여 단선 불량이 생길 수 있다. 상술한 범위를 초과하여 포함되면, 실리콘 질화막의 식각율 감소와 구리계 배선에서의 Damage는 발생하지 않으나, 1,2,3 벤조트리아졸의 높은 가격을 고려할 때 상술한 범위를 초과하지 않는 것이 바람직하다.The C) azole-based compound is contained in an amount of 0.01 to 5.0% by weight, preferably 0.05 to 0.5% by weight, based on the total weight of the composition. If it is included within the above-mentioned range, the copper-based wiring located at the bottom may be etched to cause defective wiring. If it exceeds the above range, the reduction of the etching rate of the silicon nitride film and the damage of the copper-based wiring do not occur, but it is preferable that the above range is not taken into account when considering the high price of 1,2,3 benzotriazole Do.
상기 C)아졸계 화합물은 당 업계에서 이용되는 것이라면 특별히 한정하지 않는다. 하지만, 상기 아졸계 화합물은 탄소수가 1~30인 아졸계 화합물인 것이 바람직하다. 그리고, 상기 아졸계 화합물은 벤조트리아졸계 화합물, 아미노테트라졸계 화합물, 이미다졸계 화합물, 인돌계 화합물, 푸린계 화합물, 피라졸계 화합물, 피리딘계 화합물, 피리미딘계 화합물, 피롤계 화합물, 피롤리딘계 화합물 및 피롤린계 화합물으로 이루어진 군에서 선택되는 1종인 것이 보다 바람직하다. 이 중에서 아미노테트라졸계 화합물로는, 예를 들면, 아미노테트라졸, 5-아미노-1-페닐테트라졸, 5-아미노-1(1-나프틸)테트라졸, 1-메틸-5-아미노테트라졸, 1,5-디아미노테트라졸 등을 들 수 있다. 그리고 이중에서 1,2,3 벤조트리아졸이 바람직하다.
The C) azole-based compound is not particularly limited as long as it is used in the art. However, the azole-based compound is preferably an azole-based compound having 1 to 30 carbon atoms. The azole compound may be a benzotriazole compound, an aminotetrazole compound, an imidazole compound, an indole compound, a purine compound, a pyrazole compound, a pyridine compound, a pyrimidine compound, a pyrrole compound, Compound and a pyrrole-based compound. Among them, examples of the aminotetrazole-based compounds include aminotetrazole, 5-amino-1-phenyltetrazole, 5-amino-1 (1-naphthyl) tetrazole, , 1,5-diaminotetrazole, and the like. Of these, 1,2,3 benzotriazole is preferable.
본 발명의 실리콘 질화막 식각액 조성물에 포함되는 C)물은 조성물 총 중량이 100중량%가 되도록 잔량 포함된다. 상기 물은 특별히 한정하지 않으나, 탈이온수를 이용하는 것이 바람직하다. 그리고, 상기 물은 물속에 이온이 제거된 정도를 보여주는 물의 비저항값이 18㏁·㎝ 이상인 탈이온수를 이용하는 것이 보다 바람직하다.
The water (C) contained in the silicon nitride film etchant composition of the present invention is contained in such an amount that the total weight of the composition is 100% by weight. The water is not particularly limited, but it is preferable to use deionized water. Further, it is more preferable to use deionized water having a specific resistance of water of 18 M OMEGA. Or more to show the degree of removal of ions in water.
또한, 본 발명은, Ⅰ)기판 상에 게이트 전극 및 게이트 라인을 구비하는 게이트층을 형성하는 단계; Ⅱ)인접하는 두 개의 게이트 라인 사이의 중심부에 게이트 라인과 평행하게 공통 라인을 형성하는 단계; Ⅲ)상기 게이트층 및 상기 공통 라인 상에 드레인 전극, 소스 전극 및 데이터 라인을 구비하는 데이터층을 형성하는 단계; Ⅳ)상기 데이터층을 덮도록 실리콘 질화막(패시베이션층)을 형성하는 단계; Ⅴ)상기 실리콘 질화막에 컨택홀을 형성한 후 상기 컨택홀을 통해 드레인 전극과 접촉되는 화소전극을 형성하는 단계: 및 Ⅵ)상기 화소전극과 교대되며 상기 컨택홀을 통해 상기 공통 라인과 접촉되는 공통 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서,The present invention also provides a method of manufacturing a semiconductor device, comprising the steps of: I) forming a gate layer having a gate electrode and a gate line on a substrate; II) forming a common line in parallel with the gate line at the center between two adjacent gate lines; III) forming a data layer having a drain electrode, a source electrode and a data line on the gate layer and the common line; (IV) forming a silicon nitride layer (passivation layer) to cover the data layer; Forming a contact hole in the silicon nitride layer and then forming a pixel electrode in contact with the drain electrode through the contact hole; and (VI) forming a contact hole, which is alternated with the pixel electrode and is in contact with the common line through the contact hole, A method of manufacturing an array substrate for a liquid crystal display, comprising the steps of:
상기 Ⅴ)단계는 상기 실리콘 질화막을 식각액 조성물로 식각하여 화소전극과 구리계 배선을 연결하는 컨택홀을 형성하는 단계를 포함하며, In the step (V), etching the silicon nitride layer with an etchant composition to form a contact hole connecting the pixel electrode and the copper-based wiring,
상기 Ⅵ)단계는 상기 실리콘 질화막을 식각액 조성물로 식각하여 공통전극을 형성하는 단계를 포함하며,The step (VI) includes etching the silicon nitride film with an etchant composition to form a common electrode,
상기 식각액 조성물은 조성물 총 중량에 대하여, A)함불소화합물 0.1 내지 10.0중량%, B)무기산 2.0 내지 10.0중량%, C)아졸계 화합물 0.01 내지 5.0중량%, 및 D)잔량의 물을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.Wherein the etchant composition comprises, relative to the total weight of the composition, A) from 0.1 to 10.0% by weight of a fluorinated compound, B) from 2.0 to 10.0% by weight of inorganic acids, from 0.01 to 5.0% by weight of an azole compound, and D) The present invention relates to a method of manufacturing an array substrate for a liquid crystal display device.
상기 액정표시장치용 어레이 기판은 박막트랜지스터(TFT) 어레이 기판일 수 있다. 그리고, 상기 액정표시장치용 어레이 기판은 본 발명의 식각액 조성물을 사용하여 식각된 실리콘 질화막을 포함한다.The array substrate for a liquid crystal display may be a thin film transistor (TFT) array substrate. The array substrate for a liquid crystal display includes a silicon nitride film etched using the etching liquid composition of the present invention.
상기 실리콘 질화막을 상기 식각액 조성물로 식각하는 단계는 당업계 주지의 방법에 따라 행해질 수 있으며, 침지, 흘리기 등을 예시할 수 있다. 식각 공정시의 온도는 일반적으로 20~50℃, 바람직하게는 30~45℃ 이며, 적정 공정 온도는 다른 공정 조건 및 요인에 의해 필요에 따라 정해진다.The step of etching the silicon nitride film with the etchant composition may be performed according to a well-known method in the art, and examples thereof include immersion and shedding. The temperature in the etching process is generally 20 to 50 ° C, preferably 30 to 45 ° C, and the optimum process temperature is determined as necessary depending on other process conditions and factors.
상기 실리콘 질화막을 상기 식각액 조성물로 식각하는 시간은, 온도 및 박막의 두께 등에 따라 변할 수 있으나 일반적으로 수초 내지 수십분이다.
The time for etching the silicon nitride film with the etchant composition may vary depending on the temperature and the thickness of the thin film, but is usually several seconds to several tens of minutes.
또한, 본 발명은 상기 식각액 조성물을 사용하여 식각된 실리콘 질화막을 포함하는 액정표시장치용 어레이 기판을 제공한다.
The present invention also provides an array substrate for a liquid crystal display comprising a silicon nitride film etched using the etchant composition.
이하, 실시예 및 비교예를 통하여 본 발명을 보다 상세히 설명하기로 한다.
Hereinafter, the present invention will be described in more detail with reference to examples and comparative examples.
<실시예><Examples>
식각액Etchant 조성물의 제조 Preparation of composition
하기 표 1에 나타낸 조성에 따라 실시예 1 내지 3 및 비교예 1 내지 2 의 식각액 조성물을 제조하였다.
The etchant compositions of Examples 1 to 3 and Comparative Examples 1 and 2 were prepared according to the compositions shown in Table 1 below.
시험예Test Example : : 식각액Etchant 조성물의 특성평가 Evaluation of composition characteristics
기판상에 SiNx/Cu 이중막을 형성하고 다이아몬드 칼을 이용하여 10×10mm로 절단하여 시편을 준비하였다. 분사식 식각 방식의 실험장비(모델명 : ETCHER(TFT), SEMES사)를 이용하였고, 식각 공정시 식각액 조성물의 온도는 약 40℃ 내외로 하였으나, 적정온도는 다른 공정조건과 기타 요인에 의해 필요에 따라 변경될 수 있다. 식각 시간은 식각 온도에 따라서 다를 수 있으나, 통상 100초 정도로 진행한다. A SiNx / Cu bilayer was formed on the substrate, and the specimen was prepared by cutting it to 10 x 10 mm using a diamond knife. (ETCHER (TFT), manufactured by SEMES) was used as the etchant, and the temperature of the etchant composition was set to about 40 ° C during the etching process. However, the optimum temperature was determined according to other process conditions and other factors can be changed. The etching time may vary depending on the etching temperature, but usually proceeds to about 100 seconds.
상기 기판들을 식각이 이루어진 후에 꺼내어 탈이온수로 세정한 후, 열풍(熱風)건조장치를 이용하여 건조하고, 포토레지스트(PR) 박리기(stripper)를 이용하여 포토레지스트를 제거하였다. 세정 및 건조 후 전자주사현미경 (SEM; HITACHI사 제조, 모델명: S-4700)을 이용하여 상기 식각 공정에서 식각된 실리콘 질화막 및 구리계 배선의 식각 상태를 검사하였고, 결과를 하기 표2에 기재하였다.
The substrates were taken out after etching, washed with deionized water, dried using a hot air drying apparatus, and photoresist was removed using a photoresist (PR) stripper. After cleaning and drying, the etching state of the silicon nitride film and the copper-based wiring etched in the etching process was examined using an electron microscope (SEM; model name: S-4700, manufactured by Hitachi, Ltd.) .
상기 표 2에서 볼 수 있는 바와 같이 실시예 1 내지 실시예 3의 식각액은 HF 조성물 함량이 증가함에 따라 실리콘 질화막의 식각율이 증가함이 확인되었다. 이때 도 1에서 볼 수 있는 바와 같이 HF 조성물 함량이 10.0중량% 미만시 구리계 배선에서 Damage가 발생되지 않았다. 그러나, 상기 표 2 및 도 2에서 볼 수 있는 바와 같이 비교예 1의 식각액은 인산 조성물 함량이 10.0중량% 초과시 구리계 배선에서 Damage 발생이 확인되었다(도 2). 그리고 도 3에서 볼 수 있는 바와 같이, 비교예 2의 식각액은 함불소 화합물의 함량이 10.0중량% 초과시 실리콘 질화막의 식각율은 증가하지만 구리계 배선에서 Damage 발생이 확인되었다.As can be seen from the above Table 2, it was confirmed that the etching rate of the silicon nitride films of the etching solutions of Examples 1 to 3 was increased as the HF composition content was increased. As can be seen from FIG. 1, when the HF composition was less than 10.0 wt%, damage was not generated in the copper-based wiring. However, as shown in Table 2 and FIG. 2, the etchant of Comparative Example 1 was found to cause damages in the copper-based wiring when the phosphoric acid composition content exceeded 10.0% by weight (FIG. 2). As can be seen from FIG. 3, in the etching solution of Comparative Example 2, the etching rate of the silicon nitride film was increased when the fluorinated compound content was more than 10.0 wt%, but damages were observed in the copper wiring.
Claims (8)
Ⅱ)인접하는 두 개의 게이트 라인 사이의 중심부에 게이트 라인과 평행하게 공통 라인을 형성하는 단계;
Ⅲ)상기 게이트층 및 상기 공통 라인 상에 드레인 전극, 소스 전극 및 데이터 라인을 구비하는 데이터층을 형성하는 단계;
Ⅳ)상기 데이터층을 덮도록 실리콘 질화막(패시베이션층)을 형성하는 단계;
Ⅴ)상기 실리콘 질화막에 컨택홀을 형성한 후 상기 컨택홀을 통해 드레인 전극과 접촉되는 화소전극을 형성하는 단계: 및
Ⅵ)상기 화소전극과 교대되며 상기 컨택홀을 통해 상기 공통 라인과 접촉되는 공통 전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조방법에 있어서,
상기 Ⅴ)단계는 상기 실리콘 질화막을 식각액 조성물로 식각하여 화소전극과 구리계 배선을 연결하는 컨택홀을 형성하는 단계를 포함하며,
상기 Ⅵ)단계는 상기 실리콘 질화막을 식각액 조성물로 식각하여 공통전극을 형성하는 단계를 포함하며,
상기 식각액 조성물은 조성물 총 중량에 대하여, A)함불소화합물 0.1 내지 10.0중량%, B)무기산 2.0 내지 10.0중량%, C)아졸계 화합물 0.01 내지 5.0중량%, 및 D)잔량의 물을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.I) forming a gate layer having a gate electrode and a gate line on a substrate;
II) forming a common line in parallel with the gate line at the center between two adjacent gate lines;
III) forming a data layer having a drain electrode, a source electrode and a data line on the gate layer and the common line;
(IV) forming a silicon nitride layer (passivation layer) to cover the data layer;
(V) forming a pixel electrode in contact with the drain electrode through the contact hole after forming a contact hole in the silicon nitride film; and
And forming a common electrode alternating with the pixel electrode and in contact with the common line through the contact hole, the method comprising the steps of:
In the step (V), etching the silicon nitride layer with an etchant composition to form a contact hole connecting the pixel electrode and the copper-based wiring,
The step (VI) includes etching the silicon nitride film with an etchant composition to form a common electrode,
Wherein the etchant composition comprises, relative to the total weight of the composition, A) from 0.1 to 10.0% by weight of a fluorinated compound, B) from 2.0 to 10.0% by weight of inorganic acids, from 0.01 to 5.0% by weight of an azole compound, and D) Wherein the first substrate and the second substrate are bonded to each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120130690A KR101972170B1 (en) | 2012-11-19 | 2012-11-19 | Method of Manufacturing an Array Substrate for Liquid Crystal Display Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120130690A KR101972170B1 (en) | 2012-11-19 | 2012-11-19 | Method of Manufacturing an Array Substrate for Liquid Crystal Display Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140065618A true KR20140065618A (en) | 2014-05-30 |
KR101972170B1 KR101972170B1 (en) | 2019-04-25 |
Family
ID=50892410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120130690A KR101972170B1 (en) | 2012-11-19 | 2012-11-19 | Method of Manufacturing an Array Substrate for Liquid Crystal Display Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101972170B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105820819A (en) * | 2015-01-22 | 2016-08-03 | 东友精细化工有限公司 | Etching solution composition for indium oxide layer and method for etching copper-based metal layer using the same |
KR20170057935A (en) | 2015-11-18 | 2017-05-26 | 솔브레인 주식회사 | Etchant composition for reduce damage of silicon deposited film, and method for preparing semiconductor device using the same |
KR20170093430A (en) * | 2016-02-05 | 2017-08-16 | 동우 화인켐 주식회사 | Etching solution composition for a silicon nitride layer and method for manufacturing a semiconductor device and a TFT array substrate using the same |
KR101977043B1 (en) * | 2018-05-11 | 2019-08-28 | 연세대학교 산학협력단 | An etching composition for silicon nitride layer and an etching process using the same |
CN116023946A (en) * | 2022-12-28 | 2023-04-28 | 浙江奥首材料科技有限公司 | Silicon nitride mask layer etching solution, preparation method, application and etching method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070009329A (en) | 2005-07-15 | 2007-01-18 | 삼성전자주식회사 | Method for forming contact hole and method for fabricating thin film transistor plate fabricated by the same |
KR20100090535A (en) * | 2009-02-06 | 2010-08-16 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
KR20110079434A (en) * | 2009-12-31 | 2011-07-07 | 엘지디스플레이 주식회사 | Liquid crystal display device and method for fabricating the same |
-
2012
- 2012-11-19 KR KR1020120130690A patent/KR101972170B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070009329A (en) | 2005-07-15 | 2007-01-18 | 삼성전자주식회사 | Method for forming contact hole and method for fabricating thin film transistor plate fabricated by the same |
KR20100090535A (en) * | 2009-02-06 | 2010-08-16 | 동우 화인켐 주식회사 | Manufacturing method of an array substrate for liquid crystal display |
KR20110079434A (en) * | 2009-12-31 | 2011-07-07 | 엘지디스플레이 주식회사 | Liquid crystal display device and method for fabricating the same |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105820819A (en) * | 2015-01-22 | 2016-08-03 | 东友精细化工有限公司 | Etching solution composition for indium oxide layer and method for etching copper-based metal layer using the same |
TWI673344B (en) * | 2015-01-22 | 2019-10-01 | 南韓商東友精細化工有限公司 | Etching solution composition for indium oxide layer and method for manufacturing array substrate for liquid crystal display device using the same |
KR20170057935A (en) | 2015-11-18 | 2017-05-26 | 솔브레인 주식회사 | Etchant composition for reduce damage of silicon deposited film, and method for preparing semiconductor device using the same |
KR20170093430A (en) * | 2016-02-05 | 2017-08-16 | 동우 화인켐 주식회사 | Etching solution composition for a silicon nitride layer and method for manufacturing a semiconductor device and a TFT array substrate using the same |
KR101977043B1 (en) * | 2018-05-11 | 2019-08-28 | 연세대학교 산학협력단 | An etching composition for silicon nitride layer and an etching process using the same |
CN116023946A (en) * | 2022-12-28 | 2023-04-28 | 浙江奥首材料科技有限公司 | Silicon nitride mask layer etching solution, preparation method, application and etching method |
CN116023946B (en) * | 2022-12-28 | 2024-06-07 | 浙江奥首材料科技有限公司 | Silicon nitride mask layer etching solution, preparation method, application and etching method |
Also Published As
Publication number | Publication date |
---|---|
KR101972170B1 (en) | 2019-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI583776B (en) | Etchant composition and method of forming metal pattern and method of manufacturing an array substrate | |
KR101391603B1 (en) | Echant for silver pattern | |
KR101972170B1 (en) | Method of Manufacturing an Array Substrate for Liquid Crystal Display Device | |
KR101348474B1 (en) | Etchant composition for Ag thin layer and method for fabricating metal pattern using the same | |
KR102368373B1 (en) | Etchant composition and manufacturing method of an array substrate for liquid crystal display | |
WO2012177017A2 (en) | Metal wire etchant liquid and method for manufacturing a liquid crystal display using the etchant | |
WO2011010879A2 (en) | Method for fabricating an array substrate for a liquid crystal display device | |
KR20140063283A (en) | Etchant composition for ag thin layer and method for fabricating metal pattern using the same | |
KR101939385B1 (en) | Method of preparing array of thin film transistor | |
KR102344034B1 (en) | Wet etching method for a single layer or multiple layer comprising Ag or Ag alloy, and etchant composition for a single layer or multiple layer comprising Ag or Ag alloy, and method for manufacturing a thin film transistor and a thin film transistor | |
KR101560000B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
KR101941289B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
KR102323942B1 (en) | Etching solution composition for indium oxide layer and method for etching copper-based metal layer using the same | |
WO2012015088A1 (en) | Method for producing an array substrate for a liquid crystal display device | |
KR102028578B1 (en) | Method of preparing array of thin film transistor | |
KR20140060679A (en) | Manufacturing method of an array substrate for liquid crystal display | |
KR20110120421A (en) | An etching solution composition for metal layer comprising copper and titanium | |
KR102310093B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
KR102680504B1 (en) | Etchant composition and manufacturing method of an array substrate for display device using the same | |
KR101867097B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
KR20110054408A (en) | Manufacturing method of an array substrate for liquid crystal display | |
KR102310097B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
KR20180066764A (en) | Etching solution composition, etching method using thereof and preparing method of an array substrate for display using the same | |
KR102198338B1 (en) | Etchant composition for copper-containing metal layer and preparing method of an array substrate for liquid crystal display using same | |
KR20110056128A (en) | Manufacturing method of an array substrate for liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |