KR20140054770A - 전극 구조물 및 이를 포함하는 발광소자 - Google Patents

전극 구조물 및 이를 포함하는 발광소자 Download PDF

Info

Publication number
KR20140054770A
KR20140054770A KR1020120120671A KR20120120671A KR20140054770A KR 20140054770 A KR20140054770 A KR 20140054770A KR 1020120120671 A KR1020120120671 A KR 1020120120671A KR 20120120671 A KR20120120671 A KR 20120120671A KR 20140054770 A KR20140054770 A KR 20140054770A
Authority
KR
South Korea
Prior art keywords
light emitting
light
layer
electrode
semiconductor layer
Prior art date
Application number
KR1020120120671A
Other languages
English (en)
Other versions
KR101972048B1 (ko
Inventor
박정진
박금환
현우진
박오옥
Original Assignee
엘지이노텍 주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 한국과학기술원 filed Critical 엘지이노텍 주식회사
Priority to KR1020120120671A priority Critical patent/KR101972048B1/ko
Publication of KR20140054770A publication Critical patent/KR20140054770A/ko
Application granted granted Critical
Publication of KR101972048B1 publication Critical patent/KR101972048B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 나노 스케일의 크기를 갖는 복수 개의 은(Ag) 입자를 포함하는 도전층; 및 상기 도전층의 사이에 형성된 복수 개의 홀을 포함하고, 상기 홀은 제1 면의 개구부의 크기가 제2 면의 개구부의 크기보다 큰 전극 구조물을 제공한다.

Description

전극 구조물 및 이를 포함하는 발광소자{ELECTRODE STRUCTURE AND LIGHT EMITTNG DEVICE}
실시예는 전극 구조물 및 이를 포함하는 발광소자에 관한 것이다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
발광소자는 발광 구조물을 포함하는데, 발광 구조물은 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하고, 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 전극과 전극이 배치된다. 그리고, 발광소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다. 활성층에서 방출되는 빛은 활성층을 이루는 물질의 조성에 따라 다를 수 있으며, 청색광이나 자외선 또는 심자외선 등일 수 있다.
활성층에서 충분한 양의 빛이 방출되려면 전자와 정공이 충분히 주입되어야 하고, 전자와 정공이 충분히 주입되려면 제1 도전형 반도체층과 제2 도전형 반도체층의 전면적에 충분히 전류가 공급되어야 한다.
그러나, 전극과의 컨택 특성이나 제1 도전형 반도체층과 제2 도전형 반도체층 자체의 저항 등의 이유로 전자나 정공이 충분히 주입되지 못할 수 있으며, 특히 p-타입으로 도핑된 제2 도전형 반도체층은 전극과의 컨택 특성이 좋지 않아서 전류가 전면적에 공급되지 못한다.
상술한 문제점을 해결하기 위하여 제2 도전형 반도체층과 전극과의 사이에 ITO 등의 투명 도전층을 배치하여 제2 도전형 반도체층으로의 전류 스프레딩(spreading) 효과를 증가시키려는 노력이 있다. 그러나, 제2 도전형 반도체층으로의 전류 스프레딩 효과는 여전히 좋지 못하며, 특히 ITO 등은 자외선 영역의 광의 흡수율이 높아서 자외선, 근자외선 또는 심자외선 영역의 광을 방출하는 발광 구조물의 경우 ITO를 투명 도전층으로 사용하기 어렵다.
실시예는 발광 구조물로의 전류 스프레딩 효과가 우수하면서도 광 흡수가 적은 전극 구조물 및 이를 포함하는 발광소자를 제공하고자 한다.
실시예는 나노 스케일의 크기를 갖는 복수 개의 은(Ag) 입자를 포함하는 도전층; 및 상기 도전층의 사이에 형성된 복수 개의 홀을 포함하고, 상기 홀은 제1 면의 개구부의 크기가 제2 면의 개구부의 크기보다 큰 전극 구조물을 제공한다.
복수 개의 은 입자들은 소성되어 접촉하며 배치될 수 있다.
홀의 개구부의 내측면은 구의 외주면의 일부의 형상일 수 있다.
은 입자는 10 나노미터 내지 50 나노미터의 크기를 가질 수 있다.
도전층은 30 나노미터 내지 200 나노미터의 두께를 가질 수 있다.
자외선 영역에서 80% 이상의 광투과율을 가질 수 있다.
도전층은 상기 은 입자가 2층 내지 3층으로 배치될 수 있다.
복수 개의 홀은 열과 행을 이루며 배치되고, 상기 인접한 상기 열 또는 행에 배치된 홀들은 서로 교번하여 배치될 수 있다.
다른 실시예는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 활성층, 및 상기 활성층 상의 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고, 상기 제2 도전형 반도체층과 상기 제2 전극의 사이에 배치된 상술한 전극 구조물를 포함하는 발광소자를 제공한다.
제1 전극과 제2 전극 중 적어도 하나는 상술한 전극 구조물일 수 있다.
전극 구조물은 상기 제2 개구부와 상기 발광 구조물 사이의 거리가 상기 제1 개구부와 상기 발광 구조물 사이의 거리보다 더 작을 수 있다.
활성층으로부터 자외선, 근자외선 또는 심자외선 파장 영역의 빛이 방출될 수 있다.
본 실시예에 따른 전극 구조물 및 이를 포함하는 발광소자는, 높은 광투과율과 저저항의 전극 구조물이 발광 구조물 위에 배치되거나 제1,2 전극을 이루어, 제1 도전형 반도체층과 제2 도전형 반도체층의 전면적에 전류를 공급하고, 전극 구조물에서의 빛의 흡수도 감소하여, 발광소자의 광효율이 향상될 수 있다.
도 1은 전극 구조물의 일실시예의 사시도이고,
도 2는 도 1의 'A' 영역을 나타낸 도면이고,
도 3은 도 1의 I-I'축의 단면도이고,
도 4는 전극 구조물의 홀의 배열을 나타낸 도면이고,
도 5는 상술한 전극 구조물의 파장에 따른 광투과율을 나타낸 도면이다.
도 6a 내지 도 6i는 전극 구조물의 제조공정의 일실시예를 나타낸 도면이고,
도 7 및 도 8은 전극 구조물를 포함한 발광소자의 일실시예들을 나타낸 도면이고,
도 9는 발광소자가 배치된 발광소자 패키지의 일실시예를 나타낸 도면이고,
도 10은 발광소자가 배치된 조명장치의 일실시예를 나타낸 도면이고,
도 11은 발광소자가 배치된 영상표시장치의 일실시예를 나타낸 도면이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 전극 구조물의 일실시예의 사시도이고, 도 2는 도 1의 'A' 영역을 나타낸 도면이다.
본 실시예에 따른 전극 구조물(100)은 나노 스케일의 직경을 갖는 복수 개의 은(Ag) 입자를 포함하는 도전층(110)과 도전층(100)의 사이에 형성된 복수 개의 홀(150)을 포함하여 이루어진다.
홀(150)은 소정 두께를 갖는 도전층(110)을 관통하며 형성되고, 홀(150)의 주변에는 은 입자(111)를 포함하는 도전층(110)이 둘러싸고 있다. 은 입자(111) 각각은 10 나노 미터 내지 50 나노미터의 크기(r1)를 가질 수 있는데, 은 입자(111)의 크기(r1)는 은 입자(111)가 구형일 경우 직경을 뜻하고 도시된 바와 같이 육각형 또는 사각형일 경우 대각선의 크기나 한 변의 크기를 뜻한다. 은 입자(111)의 크기(r1)가 너무 크면 후술하는 공정에서 실리카 패턴(silica pattern) 상에 조밀하게 적층하기 어려우며, 10 나노미터 이하의 크기로 만들지 않아도 실리카 패턴(silica pattern) 상에 조밀하게 적층하기에 충분하다.
도 2에서 은 입자 소성체(115)가 배치되어 있는데, 소성 공정에서 은 입자(111)들이 소성될 때 일부 은 입자(111)들이 완전히 녹아서 2개 이상의 은 입자(111)들이 한 덩어리를 이루어서 은 입자 소성체(115)를 이룰 수 있다. 은 입자 소성체(115)의 크기(r2)는 은 입자 소성체(115)가 구형일 경우 직경을 뜻하고, 사각형일 경우 한 변의 크기를 뜻한다.
상술한 은 입자(111)의 형상은 사각형이나 육각형 등의 다각형 되에 구형을 이룰 수도 있는데, 은 입자(111)들은 소성 공정을 거쳐서 서로 접촉하며 배치되어 이웃한 은 입자(111)의 형상이 일정하지 않을 수 있으며, 일부 영역에서는 도시된 바와 같이 은 입자 소성체(115)가 배치되고, 은 입자 소성체(115)의 크기(r2)는 은 입자(111)의 크기(r1)의 2배 내지 3배일 수 있다.
도 3은 도 1의 I-I'축의 단면도이다. 도 3을 참조하여 홀(150)의 구조에 대하여 상세히 설명한다.
본 실시예에서 홀(150)은 은 입자(111)와 도시되지는 않았으나 상술한 은 입자 소성체(115)로 이루어진 도전층(110)의 사이를 관통하여 배치되는데, 도전층(110)의 양측면에서 홀(150)의 개구부의 크기가 다를 수 있다. 상술한 개구부의 크기의 차이는 후술하는 공정에서 구형의 실리카 패턴 위에 은 입자가 용액을 주입하기 때문에 생길 수 있다.
홀(150)은 도전층(110)의 제1 면의 개구부(f1)과 제2 면의 개구부(f2)와 도전층(110)과 접촉하는 내측면(fi)로 이루어질 수 있는데, 제1 면과 제2 면은 도전층(110)의 서로 반대 방향의 측면을 의미한다.
상술한 도전층(110)의 제1 면의 개구부(f1)의 크기(R1)는 제2 면의 개구부(f2)의 크기(R2)보다 클 수 있으며, 각각의 개구부(f1, f2)는 원형이거나 타원형 등 경계선이 곡선을 이룰 수 있다. 그리고, 제1 면의 개구부(f1)로부터 제2 면의 개구부(f2)로 갈수록 개구부의 크기가 점차 증가할 수 있다.
그리고, 도전층(110)과 접촉하는 홀(150)의 내측면(fi)은 구(sphere)의 외주면의 일부의 형상을 이룰 수 있는데, 도시된 바와 같이 내측면(fi)의 단면은 원의 호를 이룰 수 있다. 여기서, 구의 외주면의 형상과 원의 호는 기하학적으로 완전한 형상을 의미하지 않고, 홀(150)과 도전층(110)의 경계를 이루는 선 내지 면의 형상이 구의 죄우면의 형상 또는 원의 호와 매우 유사함을 뜻한다.
도전층(110)의 두께(t)는 30 나노미터 내지 200 나노미터일 수 있는데, 도전층(110)에는 은 입자(111)가 2개 내지 3개의 층 또는 그 이상의 층으로 배치될 수 있다. 상술한 은 입자(111) 들은 사이즈(size)가 균일할 수도 있고 서로 차이를 가질 수도 있다.
도전층(110)에는 은 입자(111)가 2개 내지 3개의 층으로 배치될 수 있으며, 10 나노미터의 크기를 갖는 은 입자(111)의 경우 3층으로 배치될 수 있고 50 나노미터의 크기를 갖는 은 입자(111)의 경우 2층으로 배치될 수 있다.
도 4는 전극 구조물의 홀의 배열을 나타낸 도면이다.
전극 구조물(110)는 도전층(110)의 사이에 복수 개의 홀(150)이 배치되는데, 각각의 홀(150)은 열(column)과 행(row)을 이루며 배치될 수 있다.
도 4에서 위로부터 제1 행 배치된 홀들(h11~h15)과 제3 행에 배치된 홀들(h31~h35) 및 제5 항에 배치된 홀들(h51~h55)은 세로 방향으로도 서로 일치하며 배치되고, 제2 행 배치된 홀들(h21~h24)과 제3 행에 배치된 홀들(h41~h44)도 세로 방향으로도 서로 일치하게 배치될 수 있다. 다만, 제1 행 배치된 홀들(h11~h15)과 제2 행 배치된 홀들(h21~h24)은 서로 엇갈리게 배치되어, 제1 행 내지 제5 행에 배치된 홀들(150)은 서로 교번하게 배치될 수 있다.
이러한 복수 개의 행에서의 홀(150)들의 배치는, 전극 구조물(100)의 홀(150)들을 열 방향에서 보았을 때도 동일할 수 있다.
도 5는 상술한 전극 구조물의 파장에 따른 광투과율을 나타낸 도면이다.
비교예로 도시된 ITO는 파장이 짧아질수록 광투과율이 감소하여 450 나노미터 이하의 파장 영역에서 상술한 전극 구조물에 비하여 광투과율이 떨어지나, 본 실시예에 따른 전극 구조물는 전 파장 영역에서 80% 이상의 광투과율을 나타내고 있으며 ITO와 달리 은 입자 사이에 홀이 배치되어 광 투과에 유리할 수 있기 때문이다. 또한, 면저항도 100 옴(Ω) 이하를 나타내어 전류 스프레딩 효과도 향상될 수 있다.
도 6a 내지 도 6i는 전극 구조물의 제조공정의 일실시예를 나타낸 도면이다.
도 6a에 도시된 바와 같이 제1 기판(10) 위에 폴리스타리엔(polystyrene, 20)을 적어도 2층 이상 배치한다. 제1 기판(10)은 글라스(glass) 등일 수 있다. 폴리스타리엔(20)은 격자 구조로 배치될 수 있으며, 폴리스타리엔(20)의 표면에 실란을 도포하여 후에 PDMS 몰드의 분리를 용이하게 할 수 있다. 폴리스타리엔(20) 격자 각각의 직경 내지 크기는 1.0 마이크로 미터, 1.5 마이크로 미터 및 2.0 마이크로 미터일 수 있는데, 10 나노미터 이상이고 100 마이크로 미터 이하의 폴리스타리엔(20)을 사용할 수 있다.
도 6b에서 제1 기판(10) 상의 폴리스타라엔(20) 격자 구조 위에 PDMS(Polydimethylsiloxane) 몰드(30)를 배치하고 압착할 수 있다.
도 6c에서 PDMS 몰드(30)를 분리하는데, 제1 기판(10) 상의 폴리스타리엔(20)의 표면의 형상이 PDMS 몰드(30)로 전사될 수 있다. 여기서, PDMS 몰드(30)에 형성된 제1 패턴(35)은 폴리스타리엔(20) 표면의 형상일 수 있다.
그리고, 도 6d에 도시된 바와 같이 제2 기판(40) 위에 실리카 졸(silica sol, 50)을 스핀 코팅 등의 방법으로 도포한다.
그리고, 도 6e에 도시된 바와 같이 도 6c에서 제1 패턴(35)이 형성된 PDMS 몰드(30)를 도 6d에서 마련한 실리카 졸(50)이 도포된 제2 기판(40) 위에 배치하고 압력을 가한다. 제2 기판(40)은 투광성 기판 또는 불투명 기판일 수 있는데, 투광성 기판일 경우 PET 필름이나 PAR 필름 등일 수 있다. 제2 기판(40)은 후술하는 온도 등의 처리 공정에서 변형이 일어나지 않은 기판을 사용할 수 있다.
투광성 기판을 제2 기판(40)으로 사용하면 후술하는 공정에서 제2 기판(40)을 제거하지 않고 발광소자의 GaN으로 이루어지는 발광 구조물 위에 직접 배치하여 제1 전극 또는 제2 전극으로 사용할 수 있다.
이때, 섭씨 60도 내지 80도의 온도에서 5분 내지 15분 동안 공정을 진행하면 도 6f에서 설명할 패턴의 전사와 함께 실리카 졸(50)을 경화시킬 수 있다.
도 6f에 도시된 바와 같이 PDMS 몰드(30)을 분리하면, 실리카 졸(50) 위에 제2 패턴(55)이 형성되는데, 제2 패턴(55)은 제1 패턴(35)에 의하여 형성되며 폴리스타라엔(20) 격자 구조와 동일한 형상일 수 있다.
도 6g에 도시된 바와 같이, 제2 기판(40) 위에 제2 패턴(55)이 형성된 실리콘 졸(50)을 세로 방향으로 배치하고 제3 기판(60)을 제2 패턴(55)과 접촉하게 배치한 후, 제2 기판(40)과 제3 기판(60)의 사이에 은(Ag) 입자를 포함한 용액을 주입한다. 이때, 실리카 졸(50) 표면의 제2 패턴(55)의 표면에 은 입자가 배치될 수 있으며, 제2 기판(40)을 분(minute) 당 0.5 밀리미터 내지 0.6 밀리미터의 속도로 상승시키며 상승되는 제2 기판(40) 방향으로 더운 공기를 불어주는 등의 방식으로 열을 가하면 은(Ag) 입자 주변의 솔벤트(solvent)가 증발되며 실리카 졸(50) 표면의 은 입자가 서서히 냉각되어 경화될 수 있다. 이때, 제2 기판(40) 방향으로 공급되는 열은 30도 내지 90도의 온도를 가질 수 있으며, 온도가 너무 낮으면 솔벤트의 증발에 충분하지 않고 온도가 너무 높으면 솔벤트가 급격히 증발되어 은 입자가 패턴을 제대로 이루지 못할 수 있다.
그리고, 제2 기판(40)을 제거하면 실리카 졸(50) 상의 제3 패턴(55)의 둘레에 은(Ag) 입자가 배치된다. 은(Ag) 입자는 상술한 제3 패턴(55)의 표면에만 배치되므로 도 3에 도시된 것과 같은 단면 구조를 이루고, 도 6h에서 은(Ag) 입자의 저면에는 실리카 졸(50)이 배치되고 있다.
그리고, 불산(HF)을 사용하여 실리카 졸(50)과 제3 패턴(55)을 제거하고 소성하면 도 6i에 되시된 전극 구조물가 남게 되며, 소성 공정은 섭씨 130도 내지 200도의 온도에서 20분 내지 40분 이루어질 수 있다.
상술한 공정으로 제조된 은(Ag)을 포함하는 전극 구조물은 아래와 같이 발광소자 외에 OLED나 기타 투명 디스플레이에 사용할 수도 있다. 그리고, 제2 기판(40)을 사용하지 않고, GaN 등으로 이루어진 발광 구조물 등에 직접 상술한 실리카 졸 패턴을 제작하고 은(Ag)으로 패턴을 형성한 후 실리카 졸 등을 제거하여 전극 구조체를 형성할 수도 있다.
도 7 및 도 8은 전극 구조물를 포함한 발광소자의 일실시예들을 나타낸 도면이다.
도 7에 도시된 수평형 발광소자(200a)는 기판(210)에 버퍼층(215)과 발광구조물(220)이 배치된다.
기판(210)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼로 형성될 수 있으며, 열 전도성이 뛰어난 물질로 형성될 수 있고, 전도성 기판 또는 절연성 기판을 포함할 수 있다. 예컨대, 사파이어(Al2O3), SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.
버퍼층(215)은 본 실시예에서 기판(210)과 발광구조물(220) 사이의 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이며, 상술한 역할의 버퍼층 외에 기판(210)과 발광구조물(220)의 사이에 배치되는 다른 버퍼층일 수 있으며 후술하는 다른 실시예에서도 동일하다. 상기 버퍼층(215)의 재료는 3족-5족 화합물 반도체 예컨대, AlN 외에 AlAs, GaN, InN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.
사파이어 등으로 기판(210)을 형성하고, 기판(210) 상에 GaN이나 AlGaN을 포함하는 발광구조물(220)이 배치될 때, GaN이나 AlGaN과 사파이어 사이의 격자 부정합(lattice mismatch)이 매우 크고 이들 사이에 열 팽창 계수 차이도 매우 크기 때문에, 결정성을 악화시키는 전위(dislocation), 멜트 백(melt-back), 크랙(crack), 피트(pit), 표면 모폴로지(surface morphology) 불량 등이 발생할 수 있으므로, 버퍼층(215)으로 AlN을 사용할 수 있다.
도시되지는 않았으나, 버퍼층(215)과 발광구조물(220)의 사이에는 언도프드 GaN층이나 AlGaN층이 배치되어, 발광구조물(220) 내로 상술한 전위 등이 전달되는 것을 방지할 수 있다. 또한, 버퍼층(2150) 내에서도 전위가 차단되어 고품질/고결정성의 버퍼층의 성장이 가능하다.
발광 구조물(220)은 제1 도전형 반도체층(222)과 활성층(224) 및 제2 도전형 반도체층(226)을 포함하여 이루어진다.
제1 도전형 반도체층(242)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(242)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제1 도전형 반도체층(222)이 n형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(222)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 7에 예시된 발광 소자(200a)가 자외선(UV), 심자외선(Deep UV) 또는 무분극 발광 소자일 경우, 제1 도전형 반도체층(222)은 InAlGaN 및 AlGaN 중 적어도 하나를 포함할 수 있고, 제1 도전형 반도체층(222)이 AlGaN으로 이루어질 경우 Al의 함량은 50 %일 수 있다. 기판이나 버퍼층에서 발생한 전위가 활성층에까지 전달되면, 심자외선 발광소자의 경우 활성층 내에 In을 사용하지 않을 수 있으므로 전위에 의한 결함을 완충할 수가 없으므로, 상술한 에어 보이드의 작용이 특히 중요하다. 또한, 심자외선 발광소자의 경우 GaN에서 심자외선의 흡수가 많이 이루어지므로, 발광 구조물의 재료로 AlGaN을 사용할 수 있다.
활성층(224)은 제1 도전형 반도체층(222)과 제2 도전형 반도체층(226) 사이에 배치되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.
활성층(224)은 Ⅲ-Ⅴ족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 AlGaN/AlGaN, InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다. 특히, 실시예에 의한 활성층(224)은 자외선이나 근자외선 또는 심자외선 파장의 빛을 생성할 수 있다.
제2 도전형 반도체층(226)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(226)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(226)은 예컨대, InxAlyGa1 -x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, AlGaN, GaN AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있다.
제2 도전형 반도체층(226)이 p형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트일 수 있다. 제2 도전형 반도체층(226)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 만일, 발광 소자(200a)가 자외선(UV), 심자외선(Deep UV) 또는 무분극 발광 소자일 경우, 제2 도전형 반도체층(226)은 InAlGaN 및 AlGaN 중 적어도 하나를 포함할 수 있다.
발광 구조물(220) 상에는 투광성 도전층(240)이 배치될 수 있는데, 투광성 도전층(240)은 상술한 전극 구조물일 수 있으며, 이때 접착층(adhesion layer) 등으로 전극 구조물을 사용하여 고정할 수 있다.
기판(210)이 절연성 기판일 경우 제1 도전형 반도체층(222)에 전류를 공급하기 위하여, 투광성 도전층(240)으로부터 제1 도전형 반도체층(222)의 일부까지 메사 식각되어 제1 도전형 반도체층(222)의 일부가 노출될 수 있다.
노출된 제1 도전형 반도체층(222) 상에 제1 전극(250)이 배치되고, 투광성 도전층(240) 상에 제2 전극(260)이 배치될 수 있다. 이때, 제2 전극(250) 또는 제2 전극(260) 중 적어도 하나가 상술한 전극 구조물일 수 있다.
본 실시예에 따른 발광소자(200a)는 상술한 높은 광투과율과 저저항의 전극 구조물가 발광 구조물 위에 배치되거나 제1,2 전극을 이루어, 제1 도전형 반도체층과 제2 도전형 반도체층의 전면적에 전류를 공급하고, 전극 구조물에서의 빛의 흡수도 감소하여, 발광소자의 광효율이 향상될 수 있다.
도 8에 도시된 수직형 발광소자(200b)에서 발광 구조물(220)의 구성과 조성은 도 7에 도시된 수평형 발광소자(200a)와 동일하다. 단, 제1 도전형 반도체층(222)의 표면에 요철이 형성되어 광추출 효과를 향상시킬 수 있고, 제1 전극(250)은 요철이 형성되지 않은 제1 도전형 반도체층(222)의 표면에 배치될 수 있다.
발광 구조물(220)은 제2 도전형 반도체층(226)에는 오믹층(272)과 반사층(274)과 접합층(276) 및 도전성 지지 기판(278)을 배치할 수 있는데, 오믹층(272)과 반사층(274)과 접합층(276) 및 도전성 지지기판(278)이 제2 전극으로 작용할 수 있다.
오믹층(272)은 약 200 옹스트롱의 두께일 수 있다. 오믹층(272)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
반사층(274)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층(244)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
도전성 지지기판(metal support, 278)은 전기 전도도가 우수한 금속을 사용할 수 있고, 발광소자 작동시 발생하는 열을 충분히 발산시킬 수 있어야 하므로 열전도도가 높은 금속을 사용할 수 있다.
도전성 지지기판(278)은 금속 또는 반도체 물질등으로 형성될 수 있다. 또한 전기전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 금(Au), 구리합금(Cu Alloy), 니켈(Ni), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다.
도전성 지지기판(278)은 전체 질화물 반도체에 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breaking) 공정을 통하여 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.
접합층(276)은 반사층(274)과 도전성 지지기판(278)을 결합하는데, 금(Au), 주석(Sn), 인듐(In), 알루미늄(Al), 실리콘(Si), 은(Ag), 니켈(Ni) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성할 수 있다.
발광 구조물(220)의 둘레에는 패시베이션층(290)이 배치될 수 있는데, 패시베이션층(290)은 절연물질로 이루어질 수 있으며, 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층(280)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
본 실시예에서 전극, 특히 제1 전극(250)이 상술한 전극 구조물일 수 있다. 따라서, 발광소자(200b)는 상술한 높은 광투과율과 저저항의 전극 구조물가 제1 전극을 이루어, 제1 도전형 반도체층의 전면적에 전류를 공급하고, 전극 구조물에서의 빛의 흡수도 감소하여, 발광소자의 광효율이 향상될 수 있다.
도 7 및 도 8에서 전극 구조물이 배치될 때, 상술한 제2 개구부가 발광 구조물에 더 가깝게 즉, 제2 개구부와 상기 발광 구조물 사이의 거리가 상기 제1 개구부와 상기 발광 구조물 사이의 거리보다 더 작게 배치될 수 있다. 즉, 개구부가 활성층에 인접한 영역에서 더 좁고 활성층과 보다 멀리 배치된 영역에서 넓어서, 활성층에서 방출된 빛의 발광소자 외부로 더 넓게 진행하여 지향각이 커질 수 있다.
도 9는 발광소자가 배치된 발광소자 패키지의 일실시예를 나타낸 도면이다.
실시예에 따른 발광소자 패키지(300)는 플립 칩 타입의 발광소자 패키지로서, 캐비티를 포함하는 몸체(310)와, 상기 몸체(310)에 설치된 제1 리드 프레임(Lead Frame, 321) 및 제2 리드 프레임(322)과, 상기 몸체(310)에 설치되어 상기 제1 리드 프레임(321) 및 제2 리드 프레임(322)과 전기적으로 연결되는 상술한 실시예들에 따른 발광소자(200)와, 상기 캐비티에 형성된 몰딩부(350)를 포함한다.
몸체(310)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(310)가 금속 재질 등 도전성 물질로 이루어지면, 도시되지는 않았으나 상기 몸체(310)의 표면에 절연층이 코팅되어 상기 제1,2 리드 프레임(321, 322) 간의 전기적 단락을 방지할 수 있다.
제1 리드 프레임(321) 및 제2 리드 프레임(322)은 서로 전기적으로 분리되며, 상기 발광소자(200)에 전류를 공급한다. 또한, 제1 리드 프레임(321) 및 제2 리드 프레임(322)은 발광소자(200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광소자(200)에서 발생된 열을 외부로 배출시킬 수도 있다.
발광소자(200)는 볼 형상의 솔더(340)에 의하여 제1 리드 프레임(321) 및 제2 리드 프레임(322)에 전기적으로 연결될 수 있다.
몰딩부(350)는 상기 발광소자(200)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부(350) 상에는 형광체(360)가 몰딩부(350)와 별개의 층으로 컨포멀(Conformal) 코팅되어 있다. 이러한 구조는 형광체(360)가 분포되어, 발광소자(200)로부터 방출되는 빛의 파장을 발광소자 패키지(300)의 빛이 출사되는 전 영역에서 변환시킬 수 있다.
발광소자(200)에서 방출된 제1 파장 영역의 광이 상기 형광체(360)에 의하여 여기되어 제2 파장 영역의 광으로 변환되고, 상기 제2 파장 영역의 광은 렌즈(미도시)를 통과하면서 광경로가 변경될 수 있다.
본 실시예에 따른 발광소자 패키지(300) 내의 발광소자(200)는 상술한 높은 광투과율과 저저항의 전극 구조물가 발광 구조물 위에 배치되거나 제1,2 전극을 이루어, 제1 도전형 반도체층과 제2 도전형 반도체층의 전면적에 전류를 공급하고, 전극 구조물에서의 빛의 흡수도 감소하여, 발광소자의 광효율이 향상될 수 있다.
발광소자 패키지(300)는 상술한 실시예들에 따른 발광소자 중 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광소자 패키지는 복수 개가 기판 상에 어레이되며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. 이하에서는 상술한 발광소자 패키지가 배치된 조명 시스템의 일실시예로서, 헤드 램프와 백라이트 유닛을 설명한다.
도 10은 발광소자 패키지가 배치된 헤드 램프의 일실시예를 나타낸 도면이다.
실시예에 따른 헤드 램프(400)는 발광소자 패키지가 배치된 발광소자 모듈(401)에서 방출된 빛이 리플렉터(402)와 쉐이드(403)에서 반사된 후 렌즈(404)를 투과하여 차체 전방을 향할 수 있다.
발광소자 모듈(401)에 사용되는 발광소자는, 높은 광투과율과 저저항의 전극 구조물가 발광 구조물 위에 배치되거나 제1,2 전극을 이루어, 제1 도전형 반도체층과 제2 도전형 반도체층의 전면적에 전류를 공급하고, 전극 구조물에서의 빛의 흡수도 감소하여, 발광소자의 광효율이 향상될 수 있다.
도 11은 발광소자가 배치된 영상 표시장치의 일실시예를 나타낸 도면이다.
도시된 바와 같이, 본 실시예에 따른 영상표시장치(500)는 광원 모듈과, 바텀 커버(510) 상의 반사판(520)과, 상기 반사판(520)의 전방에 배치되며 상기 광원모듈에서 방출되는 빛을 영상표시장치 전방으로 가이드하는 도광판(540)과, 상기 도광판(540)의 전방에 배치되는 제1 프리즘시트(550)와 제2 프리즘시트(560)와, 상기 제2 프리즘시트(560)의 전방에 배치되는 패널(570)과 상기 패널(570)의 전반에 배치되는 컬러필터(580)를 포함하여 이루어진다.
광원 모듈은 회로 기판(530) 상의 발광소자 패키지(535)를 포함하여 이루어진다. 여기서, 회로 기판(530)은 PCB 등이 사용될 수 있고, 발광소자 패키지(535)는 도 8에서 설명한 바와 같다.
바텀 커버(510)는 영상표시장치(500) 내의 구성 요소들을 수납할 수 있다. 반사판(520)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(540)의 후면이나, 상기 바텀 커버(510)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
반사판(520)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(540)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(530)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다. 또한, 도광판(540)이 생략되면 에어 가이드 방식의 표시장치가 구현될 수 있다.
상기 제1 프리즘 시트(550)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(560)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(550) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 광원 모듈과 반사시트로부터 전달된 빛을 상기 패널(570)의 전방향으로 고르게 분산하기 위함이다.
본 실시예에서 상기 제1 프리즘시트(550)과 제2 프리즘시트(560)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(570)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(560) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(570)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(570)의 전면에는 컬러 필터(580)가 구비되어 상기 패널(570)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
본 실시예에 따른 영상표시장치에 배치된 발광소자는 높은 광투과율과 저저항의 전극 구조물가 발광 구조물 위에 배치되거나 제1,2 전극을 이루어, 제1 도전형 반도체층과 제2 도전형 반도체층의 전면적에 전류를 공급하고, 전극 구조물에서의 빛의 흡수도 감소하여, 발광소자의 광효율이 향상될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 제1 기판 20: 폴리 스타리엔
30: PDMS 몰드 35: 제1 패턴
40: 제2 기판 50: 실리카 졸
55: 제2 패턴 60: 제3 기판
100: 전극 구조물 110: 도전층
111: 은 입자 115: 은 입자 소성체
150: 홀 200, 200a, 200b: 발광소자
215: 버퍼층 220: 발광 구조물
222: 제1 도전형 반도체층 224: 활성층
226: 제2 도전형 반도체층 240: 투광성 도전층
250: 제1 전극 260: 제2 전극

Claims (12)

  1. 나노 스케일의 크기를 갖는 복수 개의 은(Ag) 입자를 포함하는 도전층; 및
    상기 도전층의 사이에 형성된 복수 개의 홀을 포함하고,
    상기 홀은 제1 면의 개구부의 크기가 제2 면의 개구부의 크기보다 큰 전극 구조물.
  2. 제1 항에 있어서,
    상기 복수 개의 은 입자들은 소성되어 접촉하며 배치된 전극 구조물.
  3. 제1 항에 있어서,
    상기 홀의 개구부의 내측면은 구의 외주면의 일부의 형상인 전극 구조물.
  4. 제3 항에 있어서,
    상기 은 입자는 10 나노미터 내지 50 나노미터의 크기를 갖는 전극 구조물.
  5. 제1 항에 있어서,
    상기 도전층은 30 나노미터 내지 200 나노미터의 두께를 가지는 전극 구조물.
  6. 제1 항에 있어서,
    자외선 영역에서 80% 이상의 광투과율을 가지는 전극 구조물.
  7. 제1 항에 있어서,
    상기 도전층은 상기 은 입자가 2층 내지 3층으로 배치된 전극 구조물.
  8. 제1 항에 있어서,
    상기 복수 개의 홀은 열과 행을 이루며 배치되고, 상기 인접한 상기 열 또는 행에 배치된 홀들은 서로 교번하여 배치되는 전극 구조물.
  9. 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 활성층, 및 상기 활성층 상의 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 배치된 제1 전극과 제2 전극을 포함하고,
    상기 제2 도전형 반도체층과 상기 제2 전극의 사이에 배치된 제1항 내지 제8 항 중 어느 한 항의 전극 구조물을 포함하는 발광소자.
  10. 제9 항에 있어서,
    상기 제1 전극과 제2 전극 중 적어도 하나는 제1 항 내지 제8 항 중 어느 한 항의 전극 구조물인 발광소자.
  11. 제9 항에 있어서,
    상기 전극 구조물은 상기 제2 개구부와 상기 발광 구조물 사이의 거리가 상기 제1 개구부와 상기 발광 구조물 사이의 거리보다 더 작은 발광소자.
  12. 제9 항에 있어서,
    상기 활성층으로부터 자외선, 근자외선 또는 심자외선 파장 영역의 빛이 방출되는 발광소자.
KR1020120120671A 2012-10-29 2012-10-29 전극 구조물 및 이를 포함하는 발광소자 KR101972048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120120671A KR101972048B1 (ko) 2012-10-29 2012-10-29 전극 구조물 및 이를 포함하는 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120120671A KR101972048B1 (ko) 2012-10-29 2012-10-29 전극 구조물 및 이를 포함하는 발광소자

Publications (2)

Publication Number Publication Date
KR20140054770A true KR20140054770A (ko) 2014-05-09
KR101972048B1 KR101972048B1 (ko) 2019-08-16

Family

ID=50886557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120120671A KR101972048B1 (ko) 2012-10-29 2012-10-29 전극 구조물 및 이를 포함하는 발광소자

Country Status (1)

Country Link
KR (1) KR101972048B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114343A (ko) * 2017-04-10 2018-10-18 엘지이노텍 주식회사 반도체 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260245A (ja) * 2004-03-12 2005-09-22 Samsung Electronics Co Ltd 窒化物系発光素子及びその製造方法
JP2009231689A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 半導体発光素子及びその製造方法
JP2012059791A (ja) * 2010-09-06 2012-03-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2012186427A (ja) * 2011-03-08 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260245A (ja) * 2004-03-12 2005-09-22 Samsung Electronics Co Ltd 窒化物系発光素子及びその製造方法
JP2009231689A (ja) * 2008-03-25 2009-10-08 Toshiba Corp 半導体発光素子及びその製造方法
JP2012059791A (ja) * 2010-09-06 2012-03-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2012186427A (ja) * 2011-03-08 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180114343A (ko) * 2017-04-10 2018-10-18 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
KR101972048B1 (ko) 2019-08-16

Similar Documents

Publication Publication Date Title
KR102197082B1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
KR101998763B1 (ko) 발광소자
EP2696375A2 (en) Light emitting diode
KR20140059991A (ko) 발광소자, 발광소자 패키지 및 이를 포함하는 조명장치
KR102252477B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101954202B1 (ko) 발광소자 및 이를 포함하는 조명시스템
KR20130023939A (ko) 발광소자
KR101972048B1 (ko) 전극 구조물 및 이를 포함하는 발광소자
KR101972051B1 (ko) 발광소자 패키지
KR20130065098A (ko) 발광소자 패키지 및 이를 포함하는 조명시스템
KR101991030B1 (ko) 발광소자 패키지
KR102107525B1 (ko) 발광 소자
KR102182018B1 (ko) 발광소자
KR101861635B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101908654B1 (ko) 발광소자 패키지 및 그 제조방법
KR101891717B1 (ko) 발광소자 패키지 및 이를 포함하는 조명시스템
KR101756334B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20140062216A (ko) 발광소자
KR101888607B1 (ko) 발광소자 모듈 및 이를 포함하는 조명시스템
KR102182023B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102170218B1 (ko) 발광소자 패키지
KR20150097953A (ko) 발광소자
KR20130071885A (ko) 발광소자 패키지 및 이를 포함하는 조명시스템
KR101915214B1 (ko) 발광소자 어레이 및 이를 포함하는 조명시스템
KR101873998B1 (ko) 발광소자 패키지 및 이를 포함하는 조명시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant