KR20140044038A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20140044038A
KR20140044038A KR1020120109944A KR20120109944A KR20140044038A KR 20140044038 A KR20140044038 A KR 20140044038A KR 1020120109944 A KR1020120109944 A KR 1020120109944A KR 20120109944 A KR20120109944 A KR 20120109944A KR 20140044038 A KR20140044038 A KR 20140044038A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
light emitting
emitting device
dopant
Prior art date
Application number
KR1020120109944A
Other languages
English (en)
Inventor
강현오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120109944A priority Critical patent/KR20140044038A/ko
Publication of KR20140044038A publication Critical patent/KR20140044038A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 위에 활성층; 상기 활성층 위에 차단층; 및 상기 차단층 위에 배치되며, 상기 활성층 영역으로 주입되는 캐리어들을 스프레이딩하는 제 1 반도체층을 적어도 하나 이상 구비하는 제2 도전형 반도체층을 포함한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 화합물 반도체로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
실시예는 캐리어들(정공 또는 전자)의 쏠림으로 발생하는 전류 밀집(Current crowding) 문제 및 광도를 개선한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 위에 활성층; 상기 활성층 위에 차단층; 및 상기 차단층 위에 배치되며, 상기 활성층 영역으로 주입되는 캐리어들을 스프레이딩하는 제 1 반도체층을 적어도 하나 이상 구비하는 제2 도전형 반도체층을 포함한다.
또한, 실시예에 따른 다른 발광소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 위에 활성층; 상기 활성층 위에 차단층; 상기 차단층 위에 배치되며, 상기 활성층 영역으로 주입되는 캐리어들을 스프레이딩하는 반도체층; 및 상기 반도체층 위에 제2 도전형 반도체층을 포함한다.
실시예는 캐리어들(정공 또는 전자)의 쏠림으로 발생하는 전류 밀집(Current crowding) 문제 및 광도를 개선한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.
도 1은 제1실시 예에 따른 발광소자를 나타낸 도면이다.
도 2는 제2실시 예에 따른 발광소자를 나타낸 도면이다.
도 3은 제2실시 예에 따른 발광소자에서 에너지 밴드 다이어 그램(Energy Band Diagram)을 나타낸 도면이다.
도 4는 제2실시 예에 따른 발광소자와 종래기술의 광출력 특성을 비교한 그래프이다.
도 5는 제2실시 예에 따른 발광소자와 종래기술의 내부양자효율(IQE)을 비교한 그래프이다.
도 6 및 도 7은 종래기술의 발광소자와 제2실시 예의 발광소자에 대해 시뮬레이션한 에너지 밴드 다이어 그램을 비교한 도면들이다.
도 8은 제3실시 예에 따른 발광소자를 나타낸 도면이다.
도 9는 제4실시 예에 따른 발광소자를 나타낸 도면이다.
도 10은 제5실시 예에 따른 수평형 발광소자를 나타낸 도면이다.
도 11은 제6실시 예에 따른 수직형 발광소자를 나타낸 도면이다.
도 12는 실시 예에 따른 발광소자 패키지의 단면도이다.
도 13은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 14는 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 15는 실시 예에 따른 조명장치를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 제1실시 예에 따른 발광소자를 나타낸 도면이다.
제1실시 예에 따른 발광소자는, 도 1에 나타낸 바와 같이, 제1 도전형 반도체층(11), 활성층(13), 전자차단층(EBL: Electron Blocking Layer, 15) 및 제2 도전형 반도체층(19)을 포함할 수 있다. 상기 제2 도전형 반도체층(19)은 제1, 2 및 제 3 반도체층들(19a, 19b, 19c)을 포함할 수 있다.
예로서, 상기 제1 도전형 반도체층(11)은 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(19) 중 제1 및 제3 반도체층들(19a, 19c)은 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성되며, 제2 반도체층(19b)은 도펀트를 포함하지 않는 반도체층으로 형성될 수 있다. 상기 제2 반도체층(19b)은 도펀트로 도핑을 하지 않은 언도프트(Undoped) GaN층으로 형성될 수 있다.
다른 예로, 상기 제1 도전형 반도체층(11)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(19) 중 제1 및 제3 반도체층들(19a, 19c)은 n형 반도체층으로 형성되며, 제2 반도체층(19b)은 도펀트로 도핑되지 않은 반도체로 형성될 수도 있다.
상기 제1 도전형 반도체층(11)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(11)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다.
예컨대, 상기 제1 도전형 반도체층(11)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(11)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(13)은 상기 제1 도전형 반도체층(11)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(19)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(13)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(13)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(13)은 화합물 반도체로 구현될 수 있다. 상기 활성층(13)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. 상기 활성층(13)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(13)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(13)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층, InGaN 우물층/InGaN 장벽층의 주기로 구현될 수 있다.
상기 제2 도전형 반도체층(19) 중 제1 및 제3 반도체층들(19a, 19c)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(19)중 제1 및 제3 반도체층들(19a, 19c)은 화합물 반도체로 구현될 수 있다. 상기 제1 및 제3 반도체층들(19a, 19c)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다.
예컨대, 상기 제2 도전형 반도체층(19) 중 제1 및 제3 반도체층들(19a, 19c)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(19)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
또한, 상기 제1 및 제3 반도체층들(19a, 19c) 사이에 배치되는 제2 반도체층(19b)은 도판트로 도핑을 하지 않은 언도프트 GaN층으로 형성될 수 있으며, 제2 반도체층(19b)의 두께(d)는 10~30Å 범위로 형성될 수 있다.
상기 제 2 반도체층(19b)의 두께(d)가 10Å 미만의 범위의 경우에는 터널링 효과에 의해 정공들이 스프레이딩(spreading)되지 않고, 직접 통과되기 때문에 문제가 있고, 30Å 를 초과하는 경우에는 정공들의 낮은 이동성(mobility)을 더욱 낮게 하기 때문에 문제가 있다.
아울러, 상기 제 2 반도체층(19b)은 도판트가 도핑되지 않은 반도체층이기 때문에 상대적으로 상기 제1 및 제3 반도체층들(19a, 19c)에 비해 저항층으로 작용한다. 따라서, 상기 제 2 반도체층(19b)이 30Å 를 초과하면 저항이 더욱 증가하여 문제가 있다
또한, 도핑되지 않은 반도체로 형성된 상기 제2 반도체층(19b)은 p형 반도체로 형성된 제1 반도체층(19a)과 제3 반도체층(19c) 사이에 배치되어 제2 도전형 반도체층(19)으로부터 전자차단층(15) 및 활성층(13)으로 주입되는 정공(hole)들의 스프레딩(spreading)을 도와 전류 밀집 및 열적 손실을 개선한다.
또한, 상기 제2 도전형 반도체층(19)에 형성되는 제2 반도체층(19b)은 도판트로 도핑되지 않은 반도체(Undoped GaN)로 형성되지만, 공정 중 간섭현상으로 도판트의 유입이 발생된다. 따라서, 상기 제2 반도체층(19b)의 도판트의 도핑농도는 적어도 1E+17[carriers/㎤]보다 작은 값을 가지는 것이 바람직하다.
이와 같이, 도판트로 도핑되지 않은 제2 반도체층(19b)을 도판트로 도핑된 제2 도전형 반도체층(19) 내에 소정의 두께로 삽입함으로써, 제2 도전형 반도체층(19)에 주입되는 정공들이 제2 반도체층(19b)의 전 영역으로 균일하게 퍼지도록(spreading) 할 수 있다.
즉, 제 2 도전형 반도체층(19)에서 주입되는 정공들은 특정 영역으로 과도하게 정공들이 쏠려 있는 경우가 많은데, 실시 예에서와 같이 도판트로 도핑되지 않은 반도체층을 삽입함으로써, 정공들의 쏠림 현상을 개선할 수 있다. 이로 인하여 발광소자의 전기적 특성이 강화되고, 광도를 향상시킬 수 있다.
한편, 상기 제1 도전형 반도체층(11)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(19)의 제1 및 제3 반도체층(19a, 19c)들이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(19) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 실시 예에 따른 발광소자는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형 반도체층(11) 및 상기 제2 도전형 반도체층(19)의 제1 및 제3 반도체층(19a, 19c) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다.
또한, 상기 제1 도전형 반도체층(11)과 상기 활성층(13) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다.
상기 전자차단층(15)은 효율적인 정공의 이동(transfer)과 효과적인 전자의 구속(confinement)을 위해 배치될 수 있다. 예로서, 상기 전자차단층(15)은 제2 도전형의 AlGaN층으로 구현될 수 있다. 예컨대, 상기 전자차단층(15)은 p형 AlGaN층으로 구현될 수 있다.
상기와 같이, 제1 실시예에서는 제 2 도전형 반도체층(19) 내에 도판트로 도핑되지 않은 반도체층을 삽입하여, 특정 영역에 치우쳐 주입되는 정공(또는 전자)의 쏠림 현상을 개선할 수 있다. 또한, 이로 인하여 발광소자의 전기적 특성을 개선하고, 열적 손실을 줄일 수 있으며, 광효율을 개선할 수 있다.
도 2는 제2실시 예에 따른 발광소자를 나타낸 도면이다.
제2실시예에 따른 발광소자는, 제1실시예의 발광소자와 유사한 구조를 갖는다.
다만, 제1실시예의 발광소자는 제2 도전형 반도체층(도 1의 19) 내에 제 2 반도체층(19b)을 삽입하였지만, 제2실시예의 발광소자에서는, 전자차단층((15)과 제2 도전형 반도체층(29)의 계면 사이에 반도체층(27)을 삽입하였다.
상기 반도체층(27)은 도판트로 도핑공정을 진행하지 않은 언도프트 GaN층으로 형성될 수 있으며, 반도체층(27)의 두께(d)는 10~30Å 범위로 형성될 수 있다.
상기 반도체층(27)의 두께(d)가 10Å 미만의 범위의 경우에는 터널링 효과에 의해 정공들이 스프레이딩(spreading)되지 않고, 직접 통과되기 때문에 문제가 있고, 30Å 를 초과하는 경우에는 정공들의 낮은 이동성(mobility)을 더욱 낮게 하기 때문에 문제가 있다.
아울러, 상기 반도체층(27)은 도판트가 도핑되지 않은 반도체층이기 때문에 상대적으로 제2 도전형 반도체층(29)에 비해 저항층으로 작용한다. 따라서, 상기 반도체층(27)이 30Å 를 초과하면 저항이 더욱 증가하여 문제가 있다.
따라서, 제2 실시예의 발광소자에 포함된 반도체층(27)은 제2 도전형 반도체층(29)으로부터 주입되는 정공들을 전자차단층(15)과 제2 도전형 반도체층(29)의 계면 영역에서 균일하게 스프레딩(spreading) 시켜 전류 밀집 및 열적 손실을 개선하였다.
따라서, 상기 반도체층(27)은 제1실시예의 제2반도체층과 같이, 공정 중 간섭현상으로 도판트가 도핑이 되더라도 도판트의 도핑농도는 1E+17[carriers/㎤]보다 작은 값을 가지는 것이 바람직하다.
상기와 같이, 제2 실시예에서도 제1 실시예와 마찬가지로 반도체층(27)이 특정 영역에 치우쳐 주입되는 정공(또는 전자)의 쏠림 현상을 개선한다. 또한, 이로 인하여 발광소자의 전기적 특성을 개선하고, 열적 손실을 줄일 수 있으며, 광효율을 개선할 수 있다.
도 3은 제2실시 예에 따른 발광소자에서 에너지 밴드 다이어 그램(Energy Band Diagram)을 나타낸 도면이다.
도 3 및 도 2를 참조하면, 제1 도전형 반도체층(11), 활성층(13), 전자차단층(15), 반도체층(27) 및 제2 도전형 반도체층(29)의 에너지 밴드가 도시되어 있다.
본 발명의 제2실시예의 발광소자는 제1 도전형 반도체층(11)으로부터 활성층(13)으로 주입되는 전자들과, 제2 도전형 반도체층(29)으로부터 활성층(13)으로 주입되는 정공들이 활성층(13)에서 결합과 재결합이 이루어져 빛을 방출한다.
종래 기술에서는 상기 제2 도전형 반도체층(29)으로부터 활성층(13) 방향으로 주입되는 정공들은 특정 영역으로만 쏠려 주입되는 경우가 많았기 때문에 전류 밀집, 발열 특성 및 전기적 특성이 좋지 않은 문제가 있었다.
하지만, 본 발명에서는 제2 도전형 반도체층(29)과 전자차단층(15) 사이에 도판트로 도핑되지 않은 반도체층(27)을 삽입함으로써, 주입되는 정공들이 반도체층(27) 영역에서 균일하게 퍼지도록(spreading) 하여 전류 밀집, 발열 문제, 전기적 특성 및 광도를 개선하였다.
구체적으로 정공들이 반도체층(27) 영역에서 균일하게 퍼지는 원리는 다음과 같다. 상기 제2 도전형 반도체층(29)으로부터 불균일하게 주입되는 정공들은 도판트로 도핑하지 않은(Undoped) GaN의 반도체층(27)을 만나게 되는데, 반도체층(27)은 도판트로 도핑되어 있지 않기 때문에 곧바로 다수의 정공들이 전자차단층(15)과 활성층(13) 영역으로 진입하지 못한다.
따라서, 상기 반도체층(27)은 주입되는 정공들의 장벽 역할을 하여 정공들이 균일하게 스프레이딩(spreading)되어, 상기 반도체층(27)의 전 영역에서 균일한 정공들이 주입되게 된다. 따라서, 발광소자의 열적 손실을 줄이면서 광도를 향상시킬 수 있는 효과가 있다.
도 4는 제2실시 예에 따른 발광소자와 종래기술의 광출력 특성을 비교한 그래프이다.
도 4에 도시된 바와 같이, 종래기술에 따른 발광소자와, 도판트로 도핑하지 않은 반도체층을 포함한 발광소자(본 발명)의 광출력을 비교하였다. 삽입되는 반도체층을 20Å으로 하고, 반도체층을 포함하지 않은 종래 발광소자의 광출력과 비교하였다. 종래 발광소자의 광출력은 139.8mW이나, 도판트로 도핑하지 않은 반도체층을 포함하는 본 발명의 발광소자 광출력은 141.1mW로서 광출력이 1.3mW 증가된 것을 볼 수 있다.
도 4는 제2 실시예의 발광소자를 기준으로 종래 기술과 비교한 것이지만, 본 명세서에 언급되는 다른 실시예들에서도 동일한 효과가 발생된다.
도 5는 제2실시 예에 따른 발광소자와 종래기술의 내부양자효율(IQE)을 비교한 그래프이다.
도 5는 도핑되지 않은 GaN으로 형성된 반도체층을 포함하는 본 발명과 이를 포함하지 않은 종래 발광소자의 내부양자효율(IQE)을 비교한 것으로서, 정공들(캐리어들)을 스프레이딩할 수 있는 반도체층을 구비한 발광소자는(-■-) 일반적인 구조의 레퍼런스(Ref.: -◆-)에 비해 내부양자효율이 증대함과 아울러 고전류 영역에서도 내부 양자효율이 감소되는 드룹 현상이 현저히 개선된 것을 볼 수 있다.
수직축은 내부양자효율을 퍼센트(%)로 나타낸 후, 100%를 1로 환산하여, 나타낸 값이고, 수평축은 활성층 영역에 지나는 전류밀도(A/cm2)를 나타낸 것이다.
도 6 및 도 7은 각각 반도체층(27)이 없는 발광소자와 제2실시예의 발광소자에 대해 시뮬레이션한 에너지 밴드 다이어 그램을 비교한 도면들이다.
도 6은 종래 발광소자의 에너지 밴드 다이어 그램으로서, 도 2의 발광소자의 구성부들 중 반도체층(27)이 제거된 제1 도전형 반도체층(11), 활성층(13), 전자차단층(15) 및 제2 도전형 반도체층(29)으로 이루어진 구조이다.
또한, 도 7은 도 2에서와 같이, 제1 도전형 반도체층(11), 활성층(13), 전자차단층(15), 도판트로 도핑하지 않은 반도체층(27) 및 제2 도전형 반도체층(29)으로 이루어진 구조이다.
제2 실시예에서는 전자차단층(15)과 제2 도전형 반도체층(29) 사이에 도핑되지 않은(Undoped) GaN층, 즉 반도체층(27)이 삽입되어 있어, 전자차단층(15)과 제2 도전형 반도체층(29)의 계면 영역(Y)에서 에너지 밴드 경사가 완만해진 것을 볼 수 있다.
하지만, 종래 발광소자의 전자차단층(15)과 제2 도전형 반도체층(29)의 계면 영역(X)에서는 정공(또는 전자) 쏠림으로 인하여 에너지 밴드가 불규칙적으로 상승되는 구간이 있는 것을 볼 수 있다.
이는, 종래 발광소자에서는 제2 도전형 반도체층(29)으로부터 전자차단층(15) 방향으로 정공들(캐리어들)이 과도한 치우침으로 인하여 제2 도전형 반도체층(29)과 전자차단층(15) 계면에서 순간적인 전류 밀집이 발생되어 에너지 밴드가 불규칙적으로 증가하는 모습을 보인다.
하지만, 제2 실시예에서는 제2 도전형 반도체층(29)과 전자차단층(15) 사이에 정공들(캐리어들)을 스프레이딩(Spreading)할 수 있는 반도체층(27)이 삽입되어 있어, 제2 도전형 반도체층(29)과 전자차단층(15)의 계면에서 정공들(캐리어들)이 균일하게 퍼지면서 주입되기 때문에 에너지 밴드가 완만한 경사를 이룬다.
이로 인하여, 제2 실시예에서는 종래 기술에서 발생되었던 전류 밀집(current crowding) 문제, 전기적 취약성 및 열적 손실을 개선하여, 광도 향상을 구현할 수 있다.
여기서는 제2 실시예를 중심으로 설명하였지만, 본 발명에서 언급하고 있는 다른 실시예들에서도 동일한 효과가 나타난다.
도 8은 제3실시 예에 따른 발광소자를 나타낸 도면이다.
제3실시예에 따른 발광소자는, 제1실시예의 발광소자와 유사한 구조를 갖는다.
다만, 제3실시예의 발광소자는 제2 도전형 반도체층(39)이 복수개의 반도체층들로 적층되어 있다. 즉, 제2 도전형 반도체층(39)은 제1, 2, 3 및 4 반도체층들(39a, 39b, 39c, 39d,...)과 같이 복수개의 반도체층들이 교대로 적층되어 있는 구조로 형성된다.
특히, 제2 도전형 반도체층(39)의 홀수번째 제1, 제3 반도체층들(39a, 39c,..)은 제1 및 제2 실시예에서 설명한 바와 같이, p형 반도체층으로 구현될 수 있고, 짝수번째 제2, 제4 반도체층들(39b, 39c,..)은 제1 및 제2 실시예에서 설명한 바와 같이, 도판트가 도핑되지 않은(Undoped) GaN층으로 형성될 수 있다.
또한, 제2 도전형 반도체층(39)의 홀수번째 제1, 제3 반도체층들(39a, 39 c,..)의 두께(T1, T2,..)는 서로 다르게 형성될 수 있고, 제2 도전형 반도체층(39)의 짝수번째 제2, 제4 반도체층들(39b, 39d,..)도 서로 다른 두께(d1,d2,..)로 형성될 수 있다.
상기 제2 도전형 반도체층(39)에 적층된 반도체층들의 두께는(T1,d1,T2,d2,..) 상기 전자차단층(15) 또는 활성층(13)으로부터 가까울수록 순차적으로 얇아지는 것이 바람직하다.
예를 들어, 제2 도전형 반도체층(39)의 홀수번째 제1, 제3 반도체층들(39a, 39c,..)의 두께들은 T1>T2>T3,..와 같이 형성될 수 있고, 제2 도전형 반도체층(39)의 짝수번째 제2, 제4 반도체층들(39b, 39d,..)의 두께들은 d1>d2>d3,..와 같이 형성될 수 있다.
하지만, 이것은 고정된 것이 아니고 각 반도체층들이 서로 다른 두께들을 갖거나(T1≠T2,T2≠T3,..d1≠d2, d2≠d3,..), 전자차단층(15) 또는 활성층(13)으로부터 가까울수록 순차적으로 두껍게(T1<T2<T3,.. d1<d2<d3,..)형성될 수 있다.
또한, 상기 제2 도전형 반도체층(39)에서 언도프트 GaN층으로 형성되는 제2, 제4 반도체층들(39b, 39d,..)은 제1 및 제2 실시예에서와 같이, 정공들(캐리어들)이 주입될 때, 균일하게 정공들을 스프레이딩(Spreading)하는 역할을 한다.
따라서, 제2 도전형 반도체층(39)의 짝수번째 반도체층들(39b, 39d,..)의 총 두께(d=d1+d2+,..)는 10~30Å 범위 내로 형성되는 것이 바람직하다.
이 경우, 짝수번째 반도체층들(39b, 39d,..)의 평균 두께는 10/n~30/n Å의 범위 내로 형성될 수 있다.(n은 짝수번째 반도체층의 개수)
상기 제2 도전형 반도체층(39)의 짝수번째 반도체층들(39b, 39d,.)은 제1 및 제2 실시예의 반도체층과 같이, 제2 도전형 반도체층(39)으로부터 주입되는 정공들의 스프레딩(spreading)을 도와 균일한 밀도로 활성층(13)에 정공들(캐리어들)이 주입될 수 있도록 한다.
따라서, 제3 실시예에서는 제2 도전형 반도체층(39) 내에서 정공들이 특정 영역으로 과도하게 쏠려 주입되는 문제를 해결하여, 전류 밀집 및 열적 손실을 개선하였다.
도 9는 제4실시 예에 따른 발광소자를 나타낸 도면이다.
제4실시예에 따른 발광소자는, 제3실시예의 발광소자와 유사한 구조를 갖는다.
다만, 제4실시예의 발광소자는 제2 도전형 반도체층(59)과 전류차단층(15) 사이에 복수개의 반도체층들이 적층된 스프레이드층(49)을 형성하였다. 상기 스프레이드층(49)은 제1 반도체층(49a)과 제2 반도체층(49b)이 한쌍(pair)을 이루며, 복수의 쌍으로 형성될 수 있다.
즉, 상기 스프레이드층(49)의 제1 반도체층(49a)은 제1 및 제2 실시예에서 설명한 바와 같이, p형 반도체층으로 형성되고, 제2 반도체층(49b)은 제1 및 제2 실시예에서 설명한 바와 같이, 도판트가 도핑되지 않은(Undoped) GaN층으로 형성될 수 있다.
따라서, 상기 스프레이드층(49)은 제1 반도체층(49a)/제2 반도체층(49b)으로 이루어진 슈퍼래티스 구조로 형성될 수 있다.
상기 제1 반도체층(49a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있고, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
또한, 상기 제2 반도체층(49b)은 도판트가 도핑되지 않은(Undoped) GaN층으로 형성될 수 있고, 공정 중 간섭현상으로 도판트가 포함되더라도 도판트의 도핑농도는 1E+17[carriers/㎤]보다 작은 값을 갖는다.
상기 스프레이드층(49)의 제1 반도체층(49a)과 제2 반도체층(49b)의 두께는 서로 같거나 유사하게 형성되며, 한쌍에서 세쌍의 범위에서 선택적으로 형성될 수 있다. 아울러, 상기 스프레이드층(49)의 제2 반도체층(49b)은 제1 및 제2 실시예에서의 정공들(캐리어들)을 스프레이딩하는 반도체층 역할을 한다.
또한, 상기 스프레이드층(49)의 제2 반도체층(49b)의 두께는 10~30Å 범위 내로 형성된다. 예를 들어 스프레이드층(49)에 한쌍의 반도체층이 형성될 경우, 제2 반도체층(49b)의 두께는 10~30Å 범위에서 선택되지만, 세쌍의 반도체층들로 이루어질 경우, 각각의 제2 반도체층(49b)의 두께의 총합은 10~30Å 범위가 될 수 있다.
슈퍼래티스 구조를 갖는 스프레이드층(49)에 다수개의 제2 반도체층(49b)이 형성되면, 이들의 두께를 일정하게 하는 것이 바람직하지만, 제3 실시예에서 설명한 바와 같이, 활성층(13)에 가까울수록 제2 반도체층들의 두께가 얇아지도록 형성할 수 있다.
따라서, 제4 실시예에서도 언도프트 GaN층으로 형성된 제2 반도체층(49b)을 포함하는 스프레이드층(49)이 제2 도전형 반도체층(59)으로부터 주입되는 정공들(캐리어들)을 균일하게 스프레이딩(Spreading)하는 역할을 한다.
즉, 제4 실시예에서는 상기 스프레이드층(49)이 제2 도전형 반도체층(59)으로부터 정공들이 특정 영역에 과도하게 몰려 주입되는 문제를 해결하여, 전류 밀집 및 열적 손실을 개선하였다.
도 10은 제5실시 예에 따른 수평형 발광소자를 나타낸 도면이다.
제5실시 예에 따른 발광 소자(101)는 발광 구조물(150) 위에 전극층(141) 및 제2전극(145)이 형성되며, 상기 제1도전형 반도체층(117) 위에 제1전극(143)이 형성된다. 상기 발광 구조물(150)은 제2 실시예의 발광소자 구조와 대응되게 제1 도전형 반도체층(117), 활성층(121), 전자차단층(123), 반도체층(127) 및 제2 도전형 반도체층(125)으로 구성된다.
상기 반도체층(127)은 제2 실시예의 반도체층과 동일한 물질과 조건으로 형성된 층이다. 또한, 도 10에서는 제 2 실시예의 발광소자를 수평형 발광소자로 구현한 것을 도시하고 있으나, 발광 구조물(150)은 제1실시예, 제3실시예 및 제4 실시예와 대응되는 구조로 형성될 수 있다.
상기 전극층(141)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(141)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다.
상기 전극층(141)은 제2도전형 반도체층(125)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(141)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있다.
상기 제2전극(145)은 상기 제2도전형 반도체층(125) 및/또는 상기 전극층(141) 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(145)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다.
상기 제2전극(145)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(117)의 일부에는 제1전극(143)이 형성된다. 상기 제1전극(143)과 상기 제2전극(145)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 발광 소자(101)의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(150)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
도 11은 제6실시 예에 따른 수직형 발광소자를 나타낸 도면이다.
제6 실시예는 제5 실시예와 대응되는 발광 구조물(150) 아래에 전류 블록킹층(161), 채널층(163) 및 제2전극(170)이 배치된다. 상기 전류 블록킹층(161)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있으며, 발광 구조물(150)과 제2전극(170) 사이에 적어도 하나가 형성될 수 있다.
상기 전류 블록킹층(161)은 상기 발광 구조물(117) 위에 배치된 제1전극(181)과 상기 발광 구조물(150)의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(161)은 상기 제2전극(170)으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다.
상기 채널층(163)은 상기 제2도전형 반도체층(125)의 하면 둘레를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(163)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(125) 아래에 배치되고, 외측부는 상기 발광 구조물(150)의 측면보다 더 외측에 배치된다.
상기 제2도전형 반도체층(125) 아래에 제2전극(170)이 형성될 수 있다. 상기 제2전극(170)은 복수의 전도층(165,167,169)을 포함할 수 있다.
상기 제2전극(170)은 오믹 접촉층(165), 반사층(167), 및 본딩층(169)을 포함한다. 상기 오믹 접촉층(165)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 오믹 접촉층(165) 아래에 반사층(167)이 형성되며, 상기 반사층(167)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(167)은 상기 제2도전형 반도체층(125) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(167) 아래에는 본딩층(169)이 형성되며, 상기 본딩층(169)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(169) 아래에는 지지 부재(173)가 형성되며, 상기 지지 부재(173)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.
상기 제1도전형 반도체층(117)의 상면에는 러프니스와 같은 광 추출 구조(117A)로 형성될 수 있다. 상기 발광 구조물(150)의 측벽보다 외측에는 상기 채널층(163)의 외측부가 노출되며, 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(125)의 하면에 접촉될 수 있다.
이에 따라 발광 구조물(150) 위에 제1전극(181) 및 아래에 지지 부재(173)를 갖는 수직형 전극 구조를 갖는 발광 소자(102)가 제조될 수 있다.
도 12는 실시 예에 따른 발광소자 패키지의 단면도이다.
도 12를 참조하면, 발광소자 패키지(200)는 몸체(210)와, 상기 몸체(210)에 적어도 일부가 배치된 제1 리드전극(211) 및 제2 리드전극(212)과, 상기 몸체(210) 상에 상기 제1 리드전극(211) 및 제2 리드전극(212)과 전기적으로 연결되는 상기 발광 소자(101)와, 상기 몸체(210) 상에 도 10의 수평형 발광 소자(101)를 포위하는 몰딩부재(220)를 포함한다.
상기 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(210)는 위에서 볼 때 내부에 캐비티(cavity) 및 그 둘레에 경사면을 갖는 반사부(215)를 포함한다.
상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 서로 전기적으로 분리되며, 상기 몸체(210) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(210)의 외부에 배치될 수 있다.
상기 제1 리드전극(211) 및 제2 리드전극(212)은 상기 발광 소자(101)에 전원을 공급하고, 상기 발광 소자(101)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(101)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.
상기 발광 소자(101)는 상기 몸체(210) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(212) 상에 설치될 수 있다.
상기 발광 소자(101)의 와이어(216)는 상기 제1 리드전극(211) 또는 제2 리드전극(212) 중 어느 하나에 전기적으로 연결될 수 있으며, 이에 한정되지 않는다.
상기 몰딩부재(220)는 상기 발광 소자(101)를 포위하여 상기 발광 소자(101)를 보호할 수 있다. 또한, 상기 몰딩부재(220)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(101)에서 방출된 광의 파장이 변화될 수 있다.
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 13 및 도 14에 도시된 표시 장치, 도 15에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 13은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 13을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 광원 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 광원 모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 광원 모듈(1031)은 상기 바텀 커버(1011) 내에 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 광원 모듈(1031)은 지지부재(1033)와 상기에 개시된 실시 예(들)에 따른 발광 소자(1035)를 포함하며, 상기 발광 소자(1035)는 상기 지지부재(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 지지부재(1033)는 기판이거나, 방열 플레이트일 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(1035)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 수 있다. 상기의 발광 소자(1035)는 실시 예에 따른 발광 소자 또는 실시 예의 발광 소자를 갖는 패키지로 구현될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고 상기 복수의 발광 소자(1035)는 상기 지지부재(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(1035)는 상기 도광판(1041)의 일측 면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한, 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광원 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 14는 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 14를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 발광 소자(1124)가 어레이된 지지부재(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 지지부재(1120)와 상기 발광 소자(1124)는 광원 모듈(1060)로 정의될 수 있다. 상기의 발광 소자(1124)는 실시 예에 개시된 발광 소자 또는 실시 예의 발광 소자를 갖는 패키지로 구현될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 광원 모듈(1060), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다. 상기의 광원 모듈(1060)은 지지부재(1120) 및 상기 지지부재(1120) 위에 배열된 복수의 발광 소자(1124)를 포함한다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(poly methyl methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 광원 모듈(1060) 위에 배치되며, 상기 광원 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 15는 실시 예에 따른 조명장치를 나타낸 도면이다.
도 15를 참조하면, 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광 소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합되고, 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 확산재를 갖는 유백색 도료가 코팅될 수 있다. 이러한 유백색 재료를 이용하여 상기 광원 모듈(2200)로부터의 빛을 산란 및 확산되어 외부로 방출시킬 수 있다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 발광 소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 조명소자(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 조명소자(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)는 전선을 통해 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
11, 117: 제1 도전형 반도체층 13, 121: 활성층
15, 123: 전자차단층 19,29,39,59,125: 제2 도전형 반도체층
19a: 제1 반도체층 19b: 제2 반도체층
19c: 제3 반도체층 49: 스프레드층

Claims (20)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 위에 활성층;
    상기 활성층 위에 차단층; 및
    상기 차단층 위에 배치되며, 상기 활성층 영역으로 주입되는 캐리어들을 스프레이딩하는 제 1 반도체층을 적어도 하나 이상 구비하는 제2 도전형 반도체층을 포함하는 발광소자.
  2. 제1항에 있어서,
    상기 제2 도전형 반도체층은 도판트가 도핑된 제 2 반도체층들을 포함하는 발광소자.
  3. 제2항에 있어서,
    상기 제1 반도체층은 상기 제2 도전형 반도체층의 제2 반도체층들 사이에 삽입된 발광소자.
  4. 제2항에 있어서,
    상기 제1 반도체층은 도판트가 도핑되지 않은 GaN층인 발광소자.
  5. 제4항에 있어서,
    상기 제1 반도체층의 도판트 도핑농도는 1E+17[carriers/㎤]보다 작은 값을 갖는 발광소자.
  6. 제1항에 있어서,
    상기 제1 반도체층이 단일층일 경우에는 두께가 10~30Å인 발광소자.
  7. 제2항에 있어서,
    상기 제 1 반도체층이 복수개일 경우에는, 상기 활성층과 근접한 방향으로 갈수록 제 1 반도체층들의 두께는 얇아지는 발광소자.
  8. 제7항에 있어서,
    상기 복수개의 제 1 반도체층들의 총 두께 합은 10~30Å인 발광소자.
  9. 제2항에 있어서,
    상기 제1 반도체층이 복수개일 경우에는 상기 제2 반도체층들과 교대로 배치되는 발광소자.
  10. 제2항에 있어서,
    상기 제1 반도체층의 두께는 상기 제2 반도체층의 두께보다 작은 발광소자.
  11. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 위에 활성층;
    상기 활성층 위에 차단층;
    상기 차단층 위에 배치되며, 상기 활성층 영역으로 주입되는 캐리어들을 스프레이딩하는 반도체층; 및
    상기 반도체층 위에 제2 도전형 반도체층을 포함하는 발광소자.
  12. 제11항에 있어서,
    상기 반도체층은 도판트가 도핑되지 않은 GaN층인 발광소자.
  13. 제12항에 있어서,
    상기 반도체층의 도판트 도핑농도는 1E+17[carriers/㎤]보다 작은 값을 갖는 발광소자.
  14. 제11항에 있어서,
    상기 반도체층은 두께가 10~30Å인 발광소자.
  15. 제11항에 있어서,
    상기 반도체층은 도판트가 도핑된 제1 반도체층과 도판트가 도핑되지 않은 제2 반도체층을 포함하는 발광소자.
  16. 제15항에 있어서,
    상기 반도체층은 제1 반도체층과 제2 반도체층이 한쌍을 이루며, 적어도 1~3쌍이 연속하여 형성된 발광소자.
  17. 제15항에 있어서,
    상기 제2 반도체층은 도판트가 도핑되지 않은 GaN층인 발광소자.
  18. 제17항에 있어서,
    상기 제2 반도체층의 도판트 도핑농도는 1E+17[carriers/㎤]보다 작은 값을 갖는 발광소자.
  19. 제15항에 있어서,
    상기 제2 반도체층의 두께는 10~30Å인 발광소자.
  20. 제16항에 있어서,
    상기 제2 반도체층이 2개 이상인 경우에는 이들 제2 반도체층들의 총 두께는 10~30Å인 발광소자.
KR1020120109944A 2012-10-04 2012-10-04 발광소자 KR20140044038A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120109944A KR20140044038A (ko) 2012-10-04 2012-10-04 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120109944A KR20140044038A (ko) 2012-10-04 2012-10-04 발광소자

Publications (1)

Publication Number Publication Date
KR20140044038A true KR20140044038A (ko) 2014-04-14

Family

ID=50652188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120109944A KR20140044038A (ko) 2012-10-04 2012-10-04 발광소자

Country Status (1)

Country Link
KR (1) KR20140044038A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714553B1 (ko) * 2005-12-06 2007-05-07 삼성전기주식회사 질화물 반도체 발광소자
KR20080024788A (ko) * 2006-09-15 2008-03-19 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR20100068107A (ko) * 2008-12-12 2010-06-22 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20120045536A (ko) * 2010-10-29 2012-05-09 엘지이노텍 주식회사 발광소자 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714553B1 (ko) * 2005-12-06 2007-05-07 삼성전기주식회사 질화물 반도체 발광소자
KR20080024788A (ko) * 2006-09-15 2008-03-19 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
KR20100068107A (ko) * 2008-12-12 2010-06-22 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20120045536A (ko) * 2010-10-29 2012-05-09 엘지이노텍 주식회사 발광소자 및 이의 제조방법

Similar Documents

Publication Publication Date Title
KR101953716B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
KR101826982B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101990095B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102181381B1 (ko) 발광소자
KR102065398B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101786094B1 (ko) 발광 소자, 발광 소자 패키지, 및 라이트 유닛
KR102182024B1 (ko) 발광 소자
JP2014036229A (ja) 発光素子
KR102019858B1 (ko) 발광소자 및 조명시스템
KR102008313B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130007919A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101880445B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20140043635A (ko) 발광소자
KR20140009649A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101916152B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130021302A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101852566B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20140044038A (ko) 발광소자
KR102119731B1 (ko) 발광소자
KR102109131B1 (ko) 발광소자 및 조명시스템
KR101826980B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102086115B1 (ko) 발광소자
KR102008328B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application