KR20140040347A - Solar cell and method for manufacturing the same - Google Patents

Solar cell and method for manufacturing the same Download PDF

Info

Publication number
KR20140040347A
KR20140040347A KR1020120106673A KR20120106673A KR20140040347A KR 20140040347 A KR20140040347 A KR 20140040347A KR 1020120106673 A KR1020120106673 A KR 1020120106673A KR 20120106673 A KR20120106673 A KR 20120106673A KR 20140040347 A KR20140040347 A KR 20140040347A
Authority
KR
South Korea
Prior art keywords
electrode
ribbon
layer
solar cell
plating
Prior art date
Application number
KR1020120106673A
Other languages
Korean (ko)
Inventor
이진형
박현정
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120106673A priority Critical patent/KR20140040347A/en
Publication of KR20140040347A publication Critical patent/KR20140040347A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02002Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H01L31/02008Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
    • H01L31/0201Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising specially adapted module bus-bar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0512Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module made of a particular material or composition of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

The present invention relates to a solar cell and a method for manufacturing same. A solar cell and a method for manufacturing same according to one embodiment of the present invention include a photoelectric conversion part; an electrode which is connected to the photoelectric conversion part; a ribbon which is electrically connected to the electrode and is formed on the electrode; and a plating layer. According to one embodiment of the present invention, the plating layer surrounds the electrode and the ribbon.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME

본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로, 좀더 상세하게는 전기적 연결 구조를 개선한 태양 전지 및 이의 제조 방법에 관한 것이다. The present invention relates to a solar cell and a method for manufacturing the same, and more particularly to a solar cell and a method for manufacturing the improved electrical connection structure.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. With the recent depletion of existing energy sources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells are attracting attention as a next-generation battery that converts solar energy into electric energy.

이러한 태양 전지는 설계에 따라 다양한 층, 전극 등을 형성되고, 리본에 의하여 이웃한 태양 전지들이 서로 전기적으로 연결된다. 이때, 전극과 리본의 연결 특성이 좋지 않으면, 저항이 높아져 전기적 특성이 저하될 수 있으며, 심할 경우 셀이 파손(breakage) 될 수도 있다. 이에 따라 태양 전지의 특성이 저하되고 생산성이 저하될 수 있다. Such solar cells form various layers, electrodes, etc. according to design, and neighboring solar cells are electrically connected to each other by a ribbon. At this time, if the connection characteristics of the electrode and the ribbon is not good, the resistance may be increased, the electrical characteristics may be degraded, and in severe cases, the cell may be broken. Accordingly, the characteristics of the solar cell may be lowered and productivity may be lowered.

본 발명은 우수한 특성 및 생산성을 가지는 태양 전지 및 이의 제조 방법을 제공하고자 한다. The present invention aims to provide a solar cell having excellent characteristics and productivity and a manufacturing method thereof.

본 실시예에 따른 태양 전지는, 광전 변환부; 상기 광전 변환부에 연결되는 전극; 상기 전극 위에 형성되며 상기 전극과 전기적으로 연결되는 리본; 및 상기 전극과 리본을 감싸면서 형성되는 도금층을 포함한다. The solar cell according to the present embodiment includes a photoelectric conversion unit; An electrode connected to the photoelectric conversion unit; A ribbon formed on the electrode and electrically connected to the electrode; And a plating layer formed to surround the electrode and the ribbon.

본 실시예에 따른 태양 전지의 제조 방법은, 광전 변환부를 준비하는 단계; 상기 광전 변환부에 전극을 형성하는 단계; 상기 전극 위에 상기 전극과 전기적으로 연결되는 리본을 부착하는 단계; 및 상기 전극과 리본을 감싸도록 도금에 의하여 도금층을 형성하는 단계를 포함한다. The method of manufacturing a solar cell according to the present embodiment includes preparing a photoelectric conversion unit; Forming an electrode in the photoelectric conversion unit; Attaching a ribbon electrically connected to the electrode on the electrode; And forming a plating layer by plating to surround the electrode and the ribbon.

본 실시예에 따르면 제1 전극과 리본을 모두 감싸는 도금층을 형성하여, 제1 전극과 리본의 접촉 균일성을 개선하여 태양 전지의 충밀도 및 효율을 향상하고 셀 파손을 방지할 수 있다. 그리고 도금층에 의한 반사에 의하여 태양 전지의 광 사용량을 늘려 효율을 좀더 향상할 수 있다. 또한, 도금층이 전기적 특성을 향상하므로 리본이 비싼 금속 대신 저렴한 금속으로 이루어질 수 있어, 제조 비용을 더욱 절감할 수 있다. According to the present embodiment, by forming a plating layer surrounding both the first electrode and the ribbon, the contact uniformity between the first electrode and the ribbon may be improved, thereby improving the cell density and efficiency of the solar cell. In addition, the reflection of the plating layer may increase the light usage of the solar cell, thereby further improving the efficiency. In addition, since the plating layer improves electrical characteristics, the ribbon may be made of an inexpensive metal instead of an expensive metal, thereby further reducing manufacturing costs.

도 1은 본 발명의 일 실시예에 따른 태양 전지 모듈의 분해 사시도이다.
도 2는 도 1의 태양 전지 모듈을 개략적으로 도시한 단면도이다.
도 3은 도 1의 태양 전지 모듈의 태양 전지를 도시한 부분 단면도이다.
도 4는 도 1의 태양 전지 모듈의 태양 전지의 전면을 개략적으로 도시한 평면도이다.
도 5는 제1 전극과 리본을 종래의 태빙 공정으로 부착한 후에 리본을 벗겨낸 후의 사진이다.
도 6a 내지 도 6f는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다.
도 7는 본 발명의 다른 실시예에 따른 태양 전지의 제1 전극, 솔더링층, 리본 및 도금층을 확대하여 도시한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 태양 전지의 제1 전극, 리본 및 도금층을 확대하여 도시한 단면도이다.
도 9은 도 8의 제1 전극을 도시한 부분 평면도이다.
도 10은 본 발명의 변형예에 따른 태양 전지의 제1 전극, 리본 및 도금층을 확대하여 도시한 단면도이다.
도 11은 본 발명의 다른 변형예에 따른 태양 전지의 제1 전극, 리본 및 도금층을 확대하여 도시한 단면도이다.
1 is an exploded perspective view of a solar cell module according to an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view of the solar cell module of FIG. 1.
3 is a partial cross-sectional view illustrating a solar cell of the solar cell module of FIG. 1.
4 is a plan view schematically illustrating a front surface of a solar cell of the solar cell module of FIG. 1.
5 is a photograph after the ribbon is peeled off after the first electrode and the ribbon are attached by a conventional tabbing process.
6A to 6F are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
7 is an enlarged cross-sectional view of a first electrode, a soldering layer, a ribbon, and a plating layer of a solar cell according to another embodiment of the present invention.
8 is an enlarged cross-sectional view of a first electrode, a ribbon, and a plating layer of a solar cell according to another embodiment of the present invention.
FIG. 9 is a partial plan view illustrating the first electrode of FIG. 8.
10 is an enlarged cross-sectional view of a first electrode, a ribbon, and a plating layer of a solar cell according to a modification of the present invention.
11 is an enlarged cross-sectional view of a first electrode, a ribbon, and a plating layer of a solar cell according to another modification of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it is needless to say that the present invention is not limited to these embodiments and can be modified into various forms.

도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, the same reference numerals are used for the same or similar parts throughout the specification. In the drawings, the thickness, the width, and the like are enlarged or reduced in order to make the description more clear, and the thickness, width, etc. of the present invention are not limited to those shown in the drawings.

그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. Wherever certain parts of the specification are referred to as "comprising ", the description does not exclude other parts and may include other parts, unless specifically stated otherwise. Also, when a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it also includes the case where another portion is located in the middle as well as the other portion. When a portion of a layer, film, region, plate, or the like is referred to as being "directly on" another portion, it means that no other portion is located in the middle.

이하, 첨부한 도면을 참조하여 본 실시예에 따른 태양 전지 및 이의 제조 방법을 좀더 상세하게 설명한다. Hereinafter, with reference to the accompanying drawings will be described in more detail a solar cell and a method of manufacturing the same according to the present embodiment.

도 1은 본 발명의 일 실시예에 따른 태양 전지 모듈의 분해 사시도이고, 도 2는 도 1의 태양 전지 모듈을 개략적으로 도시한 단면도이다. 1 is an exploded perspective view of a solar cell module according to an embodiment of the present invention, Figure 2 is a schematic cross-sectional view of the solar cell module of FIG.

도면을 참조하면, 본 발명의 일 실시예에 따른 태양 전지 모듈(100)은 태양 전지(150), 태양 전지(150)의 전면 상에 위치하는 전면 기판(110) 및 태양 전지(150)의 후면 상에 위치하는 후면 시트(200)을 포함할 수 있다. 또한, 태양 전지 모듈(100)은 태양 전지(150)와 전면 기판(110) 사이의 제1 밀봉재(131)와, 태양 전지(150)와 후면 시트(200) 사이의 제2 밀봉재(132)를 포함할 수 있다.Referring to the drawings, the solar cell module 100 according to an embodiment of the present invention is the solar cell 150, the front substrate 110 and the rear surface of the solar cell 150 located on the front of the solar cell 150 It may include a back sheet 200 positioned on. In addition, the solar cell module 100 may include a first sealant 131 between the solar cell 150 and the front substrate 110 and a second sealant 132 between the solar cell 150 and the rear sheet 200. It may include.

이때, 태양 전지(150)는 태양 에너지를 전기 에너지로 변환하는 광전 변환부와, 광전 변환부에 전기적으로 연결되는 전극과, 전극에 연결되며 이웃한 태양 전지(150) 또는 외부와의 연결을 위한 리본(142)을 포함한다. 구체적인 광전 변환부 및 전극의 구조는 도 3을 참조하여 추후에 상세하게 설명한다. 태양 전지(150)는 리본(142)에 의하여 직렬, 병렬 또는 직병렬로 전기적 연결될 수 있다. 구체적으로, 도 2에 도시한 바와 같이, 리본(142)은 태양 전지(150)의 일면에 형성된 전극과, 이웃한 다른 태양 전지(150)의 타면 상에 형성된 전극을 연결할 수 있다. 그리고 본 실시예에서는 전극과 리본(142)을 감싸면서 도금층(도 3의 참조부호 40)을 형성하여 태양 전지(150)의 특성을 좀더 향상하는데, 이를 추후에 도 3을 참조하여 좀더 상세하게 설명한다. At this time, the solar cell 150 is a photoelectric conversion unit for converting solar energy into electrical energy, an electrode electrically connected to the photoelectric conversion unit, and connected to the electrode and connected to the neighboring solar cell 150 or the outside A ribbon 142. Specific structures of the photoelectric conversion unit and the electrode will be described later in detail with reference to FIG. 3. The solar cell 150 may be electrically connected in series, in parallel, or in series or in parallel by the ribbon 142. Specifically, as shown in FIG. 2, the ribbon 142 may connect an electrode formed on one surface of the solar cell 150 and an electrode formed on the other surface of another neighboring solar cell 150. In this embodiment, the plating layer (reference numeral 40 of FIG. 3) is formed while surrounding the electrode and the ribbon 142 to further improve the characteristics of the solar cell 150, which will be described in more detail later with reference to FIG. 3. do.

그리고 버스 리본(145)은 리본(142)에 의하여 연결된 하나의 열(列)의 태양 전지(150)의 리본(142)의 양끝단을 교대로 연결한다. 버스 리본(145)은 하나의 열을 이루는 태양 전지(150)의 단부에서 이와 교차하는 방향으로 배치될 수 있다. 이러한 버스 리본(145)은 태양 전지(150)가 생산한 전기를 모으며 전기가 역류되는 것을 방지하는 정션 박스(미도시)와 연결된다. The bus ribbon 145 alternately connects both ends of the ribbon 142 of the solar cell 150 in a row connected by the ribbon 142. The bus ribbons 145 may be arranged in the direction intersecting the ends of the solar cells 150 forming one row. The bus ribbon 145 is connected to a junction box (not shown) that collects electricity generated by the solar cell 150 and prevents electricity from flowing backward.

제1 밀봉재(131)는 태양 전지(150)의 전면(前面)에 위치하고, 제2 밀봉재(132)는 태양 전지(150)의 후면에 위치할 수 있다. 제1 밀봉재(131)와 제2 밀봉재(132)는 라미네이션에 의해 접착하여, 태양 전지(150)에 악영향을 미칠 수 있는 수분이나 산소를 차단하며, 태양 전지(150)의 각 요소들이 화학적으로 결합할 수 있도록 한다. The first sealing material 131 may be located at the front surface of the solar cell 150, and the second sealing material 132 may be located at the rear surface of the solar cell 150. The first sealing member 131 and the second sealing member 132 are bonded by lamination to block moisture or oxygen that may adversely affect the solar cell 150, and each element of the solar cell 150 is chemically bonded. Do it.

이러한 제1 밀봉재(131)와 제2 밀봉재(132)는 에틸렌초산비닐 공중합체 수지(EVA), 폴리비닐부티랄, 규소 수지, 에스테르계 수지, 올레핀계 수지 등이 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 및 제2 밀봉재(131, 132)는 그 외 다양한 물질을 이용하여 라미네이션 이외의 다른 방법에 의하여 형성될 수 있다. The first sealing material 131 and the second sealing material 132 may be made of ethylene vinyl acetate copolymer resin (EVA), polyvinyl butyral, silicon resin, ester resin, olefin resin, or the like. However, the present invention is not limited thereto. Accordingly, the first and second sealing materials 131 and 132 may be formed by a method other than lamination using various other materials.

전면 기판(110)은 태양광을 투과하도록 제1 밀봉재(131) 상에 위치하며, 외부의 충격 등으로부터 태양 전지(150)를 보호하기 위해 강화유리인 것이 바람직하다. 또한, 태양광의 반사를 방지하고 태양광의 투과율을 높이기 위해 철분이 적게 들어간 저철분 강화유리인 것이 더욱 바람직하다. The front substrate 110 is positioned on the first sealing member 131 to transmit sunlight, and is preferably tempered glass in order to protect the solar cell 150 from an external impact or the like. Further, it is more preferable to use a low-iron-content tempered glass containing a small amount of iron in order to prevent the reflection of sunlight and increase the transmittance of sunlight.

후면 시트(200)은 태양 전지(150)의 이면에서 태양 전지(150)를 보호하는 층으로서, 방수, 절연 및 자외선 차단 기능을 한다. 후면 시트(200)은 TPT(Tedlar/PET/Tedlar) 타입일 수 있으나, 이에 한정되는 것은 아니다. 또한, 후면 시트(200)는 전면 기판(110) 측으로부터 입사된 태양광을 반사하여 재이용될 수 있도록 반사율이 우수한 재질일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 후면 시트(200)가 태양광이 입사될 수 있는 투명 재질로 형성되어 양면 태양 전지 모듈(100)을 구현할 수도 있다.The rear sheet 200 protects the solar cell 150 from the back surface of the solar cell 150, and functions as a waterproof, insulating, and ultraviolet shielding function. The backsheet 200 may be of the TPT (Tedlar / PET / Tedlar) type, but is not limited thereto. In addition, the rear sheet 200 may be made of a material having excellent reflectance so that sunlight incident from the front substrate 110 can be reflected and reused. However, the present invention is not limited thereto, and the rear sheet 200 may be formed of a transparent material from which solar light can enter, thereby realizing a double-sided solar cell module 100.

이하에서는 본 발명의 실시예에 따른 태양 전지(150)를 좀더 상세하게 설명한다. 도 3은 본 발명의 실시예에 따른 태양 전지(150)를 도시한 부분 단면도이고, 도 4는 본 발명의 실시예에 따른 태양 전지(150)의 전면을 개략적으로 도시한 평면도이다. 참고로, 도 3은 도 4의 III-III 선을 따라 잘라서 본 단면도이다. Hereinafter, a solar cell 150 according to an embodiment of the present invention will be described in more detail. 3 is a partial cross-sectional view showing a solar cell 150 according to an embodiment of the present invention, Figure 4 is a plan view schematically showing the front surface of the solar cell 150 according to an embodiment of the present invention. For reference, FIG. 3 is a cross-sectional view taken along line III-III of FIG. 4.

도 3을 참조하면, 본 실시예에 따른 태양 전지(150)는, 도전형을 가지는 기판(이하 "반도체 기판")(10)과, 반도체 기판(10)에 형성되는 불순물층(20, 30)과, 불순물층(20, 30)에 전기적으로 연결되는 전극(24, 34)을 포함할 수 있다. 불순물층(20, 30)은 에미터층(20)과 후면 전계층(30)을 포함할 수 있고, 전극(24, 34)은 에미터층(20)에 전기적으로 연결되는 제1 전극(24)과 후면 전계층(30)에 전기적으로 연결되는 제2 전극(34)을 포함할 수 있다. 그리고 전극(24, 34) 상에 리본(142)이 위치하고, 전극(24, 34)과 리본(142)을 감싸면서 이들을 고정하는 도금층(40)이 형성된다. 이와 함께 태양 전지(150)는 절연막인 반사 방지막(22), 패시베이션 막(32) 등을 더 포함할 수 있다.Referring to FIG. 3, the solar cell 150 according to the present embodiment includes a substrate having a conductivity type (hereinafter referred to as a “semiconductor substrate”) 10 and impurity layers 20 and 30 formed on the semiconductor substrate 10. And electrodes 24 and 34 electrically connected to the impurity layers 20 and 30. The impurity layers 20 and 30 may include an emitter layer 20 and a back front layer 30 and the electrodes 24 and 34 may include a first electrode 24 electrically connected to the emitter layer 20, And a second electrode 34 electrically connected to the rear front layer 30. A ribbon 142 is positioned on the electrodes 24 and 34, and a plating layer 40 is formed to surround the electrodes 24 and 34 and the ribbon 142 and fix them. In addition, the solar cell 150 may further include an anti-reflection film 22, a passivation film 32, and the like, which are insulating films.

이때, 반도체 기판(10)과 불순물층(20, 30)은 광을 전기로 변환하는 광전 변환부를 구성하게 된다. 즉 본 실시예에서는 반도체 기판(10)과 불순물층(20, 30)을 이용하여 실리콘 반도체 태양 전지에서의 광전변환 구조가 적용된 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니며, 화합물 반도체를 이용하거나, 염료 감응 물질을 이용하는 등 다양한 구조가 광전 변환부로 사용될 수 있다. 이는 추후에 설명될 실시예들에서도 마찬가지이다. At this time, the semiconductor substrate 10 and the impurity layers 20 and 30 constitute a photoelectric conversion unit for converting light into electricity. That is, in the present embodiment, the photoelectric conversion structure of the silicon semiconductor solar cell is applied using the semiconductor substrate 10 and the impurity layers 20 and 30. However, the present invention is not limited thereto, and various structures such as a compound semiconductor or a dye sensitized material can be used as the photoelectric conversion portion. The same is true of the embodiments to be described later.

여기서, 반도체 기판(10)은 다양한 반도체 물질을 포함할 수 있는데, 일례로 제2 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제2 도전형 불순물은 일례로 n형일 수 있다. 즉, 반도체 기판(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다. Here, the semiconductor substrate 10 may include various semiconductor materials. For example, the semiconductor substrate 10 may include silicon including a second conductivity type impurity. As the silicon, single crystal silicon or polycrystalline silicon may be used, and the second conductivity type impurity may be n-type, for example. That is, the semiconductor substrate 10 may be formed of single crystal or polycrystalline silicon doped with a Group 5 element such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb)

이와 같이 n형의 불순물을 가지는 반도체 기판(10)을 사용하면, 반도체 기판(10)의 전면에 p형의 불순물을 가지는 에미터층(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(10)의 후면 쪽으로 이동하여 제2 전극(34)에 의하여 수집되고, 정공이 반도체 기판(10)의 전면 쪽으로 이동하여 제1 전극(24)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그러면, 전자보다 이동 속도가 느린 정공이 반도체 기판(10)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다. When the semiconductor substrate 10 having the n-type impurity is used, the emitter layer 20 having the p-type impurity is formed on the entire surface of the semiconductor substrate 10 to form a pn junction. When the pn junction is irradiated with light, electrons generated by the photoelectric effect move toward the rear surface of the semiconductor substrate 10, are collected by the second electrode 34, and the holes move toward the front surface of the semiconductor substrate 10 1 electrode 24, respectively. Thereby, electric energy is generated. Then, the hole having a slower moving speed than the electron moves to the front surface of the semiconductor substrate 10, not the rear surface, so that the conversion efficiency can be improved.

그러나 본 발명이 이에 한정되는 것은 아니며 반도체 기판(10) 및 후면 전계층(30)이 p형을 가지고 에미터층(20)이 n형을 가지는 것도 가능함은 물론이다. However, the present invention is not limited thereto, and it goes without saying that the semiconductor substrate 10 and the rear front layer 30 may have a p-type and the emitter layer 20 may have an n-type.

도면에 도시하지는 않았지만, 반도체 기판(10)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. Although not shown in the figure, the front and / or rear surface of the semiconductor substrate 10 may be textured to have irregularities in the form of a pyramid or the like. When the surface roughness of the semiconductor substrate 10 is increased by forming concaves and convexes on the front surface of the semiconductor substrate 10 by such texturing, the reflectance of light incident through the front surface of the semiconductor substrate 10 can be reduced. Therefore, the amount of light reaching the pn junction formed at the interface between the semiconductor substrate 10 and the emitter layer 20 can be increased, thereby minimizing the optical loss.

반도체 기판(10)의 전면 쪽에는 제1 도전형 불순물을 가지는 에미터층(20)이 형성될 수 있다. 본 실시예에서 에미터층(20)은 제1 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다. An emitter layer 20 having a first conductivity type impurity may be formed on the front surface of the semiconductor substrate 10. [ In the present embodiment, the emitter layer 20 is a first conductivity type impurity, and a p-type impurity such as boron (B), aluminum (Al), gallium (Ga), or indium (In) as a Group III element can be used.

반도체 기판(10) 위에, 좀더 정확하게는 반도체 기판(10)에 형성된 에미터층(20) 위에 반사 방지막(22) 및 제1 전극(24)이 형성된다. The antireflection film 22 and the first electrode 24 are formed on the semiconductor substrate 10 and more precisely on the emitter layer 20 formed on the semiconductor substrate 10.

반사 방지막(22)은 제1 전극(24)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 전면 전체에 형성될 수 있다. 반사 방지막(22)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시키고, 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. The antireflection film 22 may be formed substantially entirely on the entire surface of the semiconductor substrate 10 except for the portion where the first electrode 24 is formed. The antireflection film 22 reduces the reflectivity of light incident on the front surface of the semiconductor substrate 10 and immobilizes defects existing in the surface or bulk of the emitter layer 20. [

반도체 기판(10)의 전면을 통해 입사되는 광의 반사율을 낮추는 것에 의하여 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(150)의 단락 전류(Isc)를 증가시킬 수 있다. 그리고 에미터층(20)에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(150)의 개방 전압(Voc)을 증가시킬 수 있다. 이와 같이 반사 방지막(22)에 의해 태양 전지(150)의 개방 전압과 단락 전류를 증가시켜 태양 전지(150)의 효율을 향상할 수 있다.By lowering the reflectance of light incident through the front surface of the semiconductor substrate 10, the amount of light reaching the pn junction formed at the interface between the semiconductor substrate 10 and the emitter layer 20 may be increased. Accordingly, the short circuit current Isc of the solar cell 150 may be increased. The open voltage Voc of the solar cell 150 can be increased by immobilizing defects present in the emitter layer 20 to remove recombination sites of the minority carriers. As described above, the open circuit voltage and the short circuit current of the solar cell 150 may be increased by the anti-reflection film 22 to improve the efficiency of the solar cell 150.

방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 반도체 기판(10)과 반사 방지막(22) 사이에 패시베이션을 위한 전면 패시베이션 막(도시하지 않음)을 더 구비할 수도 있다. 이 또한 본 발명의 범위에 속한다. The anti-radiation film 22 may be formed of various materials. For example, the antireflection film 22 may be a single film selected from the group consisting of a silicon nitride film, a silicon nitride film including hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, MgF 2 , ZnS, TiO 2 and CeO 2 , Layer structure having a combination of at least two layers. However, the present invention is not limited thereto, and it goes without saying that the anti-reflection film 22 may include various materials. Further, a front passivation film (not shown) may be further provided between the semiconductor substrate 10 and the antireflection film 22 for passivation. Are also within the scope of the present invention.

제1 전극(24)은 반사 방지막(22)에 형성된 개구부를 통하여, 또는 반사 방지막(22)을 관통하여 에미터층(20)에 전기적으로 연결된다. 이러한 제1 전극(24)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다. The first electrode 24 is electrically connected to the emitter layer 20 through an opening formed in the antireflection film 22 or through the antireflection film 22. The first electrode 24 may be formed to have various shapes by various materials.

도 4를 참조하면, 일례로, 제1 전극(24)은 제1 피치(P1)를 가지면서 서로 평행하게 배치되는 복수의 핑거 전극(24a)을 포함할 수 있다. 이와 함께 제1 전극(24)은 핑거 전극들(24a)과 교차하는 방향으로 형성되어 핑거 전극(24a)을 연결하는 버스바 전극(24b)을 포함할 수 있다. 이러한 버스 전극(24b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 제1 피치(P1)보다 더 큰 제2 피치(P2)를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(24a)의 폭(W1)보다 버스바 전극(24b)의 폭(W2)이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니며 동일한 폭을 가질 수 있다. 상술한 제1 전극(24)의 형상은 일례로 제시한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다. Referring to FIG. 4, as an example, the first electrode 24 may include a plurality of finger electrodes 24a having a first pitch P1 and arranged in parallel with each other. In addition, the first electrode 24 may include a bus bar electrode 24b formed in a direction crossing the finger electrodes 24a and connecting the finger electrodes 24a. Only one bus electrode 24b may be provided or a plurality of bus electrodes 24b may be provided with a second pitch P2 larger than the first pitch P1 as shown in FIG. At this time, the width W2 of the bus bar electrode 24b may be larger than the width W1 of the finger electrode 24a, but the present invention is not limited thereto and may have the same width. The shape of the first electrode 24 described above is merely an example, and the present invention is not limited thereto.

단면 상으로 볼 때, 핑거 전극(24a) 및 버스바 전극(24b)이 모두 반사 방지막(22)(제2 전극(34)일 경우에는 패시베이션 막(32), 이하 동일)을 관통하여 형성될 수도 있다. 또는, 핑거 전극(24a)이 반사 방지막(22)을 관통하고 버스바 전극(24b)은 반사 방지막(22) 상에서 형성될 수 있다. The finger electrode 24a and the bus bar electrode 24b both may be formed to penetrate through the antireflection film 22 (the passivation film 32 in the case of the second electrode 34, hereinafter the same) have. Alternatively, the finger electrode 24a may pass through the antireflection film 22 and the bus bar electrode 24b may be formed on the antireflection film 22.

다시 도 3을 참조하면, 반도체 기판(10)의 후면 쪽에는 반도체 기판(10)보다 높은 도핑 농도로 제2 도전형 불순물을 포함하는 후면 전계층(30)이 형성된다. 본 실시예에서 후면 전계층(30)은 제2 도전형 불순물로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 사용할 수 있다. Referring back to FIG. 3, a back surface field layer 30 including a second conductivity type impurity is formed on the back side of the semiconductor substrate 10 at a higher doping concentration than the semiconductor substrate 10. In the present embodiment, the rear front layer 30 may be an n-type impurity such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb) which are Group 5 elements as the second conductive impurities.

이와 함께 반도체 기판(10)의 후면에는 패시베이션 막(32)과 제2 전극(34)이 형성될 수 있다. In addition, a passivation film 32 and a second electrode 34 may be formed on the rear surface of the semiconductor substrate 10.

패시베이션 막(32)은 제2 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 후면 전체에 형성될 수 있다. 이러한 패시베이션 막(32)은 반도체 기판(10)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(150)의 개방 전압을 증가시킬 수 있다.The passivation film 32 may be formed substantially on the entire rear surface of the semiconductor substrate 10 except for the portion where the second electrode 34 is formed. This passivation film 32 can pass the defects present on the back surface of the semiconductor substrate 10 to remove recombination sites of minority carriers. As a result, the open voltage of the solar cell 150 may be increased.

이러한 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 패시베이션 막(32)을 통하여 반도체 기판(10)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(150)의 효율을 향상할 수 있다. 일례로, 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다. The passivation film 32 may be made of a transparent insulating material so that light can be transmitted. Therefore, light may be incident through the back surface of the semiconductor substrate 10 through the passivation film 32, thereby improving efficiency of the solar cell 150. For example, the passivation film 32 may be a single film selected from the group consisting of a silicon nitride film, a silicon nitride film including hydrogen, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, MgF 2 , ZnS, TiO 2, and CeO 2 , Layer structure having a combination of at least two layers. However, the present invention is not limited thereto, and it goes without saying that the passivation film 32 may include various materials.

제2 전극(34)은 패시베이션 막(32)에 형성된 개구부를 통하여(즉, 패시베이션 막(32)을 관통하여) 후면 전계층(30)에 전기적으로 연결된다. 이러한 제2 전극(34)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다. 일례로, 제2 전극(34)은 제1 전극(24)과 그 폭, 피치 등이 달라질 수 있지만 그 형태는 유사할 수 있다. 이에 따라 도 4와 관련한 제1 전극(32)에 대한 설명은 제2 전극(34)에도 적용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. The second electrode 34 is electrically connected to the rear front layer 30 through an opening formed in the passivation film 32 (i.e., through the passivation film 32). The second electrode 34 may be formed to have various shapes by various materials. For example, the width of the second electrode 34 may vary with the width and pitch of the first electrode 24, but the shape may be similar. Accordingly, the description of the first electrode 32 related to FIG. 4 may also be applied to the second electrode 34. However, the present invention is not limited thereto.

전극(24, 34) 위에는 전극(24, 34)과 전기적으로 연결되어 이웃한 태양 전지(145)를 연결하는 리본(142)이 위치할 수 있다. 그리고 전극(24, 34)과 리본(142)을 둘러싸도록 도금층(40)이 형성될 수 있다. 간략하고 명확한 설명을 위하여 이하에서는 제1 전극(24)과 리본(142)를 기본으로 하여 상세하게 설명한다. 이하의 설명은 제2 전극(34)과 이에 연결되는 리본(142)에도 적용될 수 있음은 물론이다. A ribbon 142 may be positioned on the electrodes 24 and 34 to be electrically connected to the electrodes 24 and 34 to connect the neighboring solar cells 145. In addition, the plating layer 40 may be formed to surround the electrodes 24 and 34 and the ribbon 142. For simplicity and clarity, hereinafter, the first electrode 24 and the ribbon 142 will be described in detail. The following description may be applied to the second electrode 34 and the ribbon 142 connected thereto.

제1 전극(24)은 다양한 물질을 사용하여 다양한 방법에 의하여 형성될 수 있다. 일례로, 제1 전극(24)은 금속, 바인더, 유리 프릿 등을 포함하는 페이스트를 반사 방지막(22)(제2 전극(34)의 경우에는 패시베이션 막(32), 이하 동일) 위에 형성한 다음 열처리하여 형성될 수 있다. 열처리할 때 유리 프릿 등이 반사 방지막(22)을 관통하는 파이어 스루(fire-throug) 현상이 일어나서, 제1 전극(24)이 에미터층(20)(제2 전극(34)의 경우에는 후면 전계층(30), 이하 동일)에 전기적으로 연결되어(일례로, 접촉한 상태로) 형성될 수 있다. 일례로, 전기적 특성이 우수하고 반사에 의하여 광 손실을 저감할 수 있는 은(Ag)을 포함하는 페이스트를 사용하여 제1 전극(24)을 형성할 수 있다.The first electrode 24 may be formed by various methods using various materials. In one example, the first electrode 24 is formed on the anti-reflection film 22 (passivation film 32 in the case of the second electrode 34, hereinafter the same) containing a paste containing a metal, a binder, a glass frit and the like It may be formed by heat treatment. During heat treatment, a fire-throug phenomenon occurs in which the glass frit penetrates the anti-reflection film 22, so that the first electrode 24 is formed on the rear surface of the emitter layer 20 (in the case of the second electrode 34). The layer 30 may be formed in electrical connection (for example, in a contact state) to the layer 30. For example, the first electrode 24 may be formed by using a paste containing silver (Ag) which is excellent in electrical characteristics and may reduce light loss by reflection.

리본(142)은 하나의 태양 전지(150)의 제1 전극(24)와 이에 이웃한 다른 태양 전지(150)의 제2 전극(34)을 연결하여, 이웃한 태양 전지(150)를 전기적으로 연 결한다. 이에 따라 리본(142)은 제1 전극(24)(또는 제2 전극(34), 이하 동일) 위에서 이들과 전기적으로 연결되도록 형성된다. The ribbon 142 connects the first electrode 24 of one solar cell 150 and the second electrode 34 of another solar cell 150 adjacent thereto to electrically connect the neighboring solar cells 150. Connect. Accordingly, the ribbon 142 is formed to be electrically connected to the first electrode 24 (or the second electrode 34, hereinafter the same).

일례로, 리본(142)은 솔더링을 이용한 태빙(tabbing) 공정에 의하여 제1 전극(24)에 연결될 수 있다. 제1 전극(24)과의 전기적 연결이 우수한 특성을 가지기 위해서는 리본(142)이 우수한 솔더링 특성 및 전기 전도도를 가져야 한다. 일례로, 리본(142)이 본체 부분(142a)과 이를 감싸는 솔더링 부분(142b)를 포함하여 상술한 솔더링 특성 및 전기 전도도를 모두 향상할 수 있다. For example, the ribbon 142 may be connected to the first electrode 24 by a tabbing process using soldering. In order for the electrical connection with the first electrode 24 to have excellent characteristics, the ribbon 142 should have excellent soldering characteristics and electrical conductivity. In one example, the ribbon 142 may include the body portion 142a and the soldering portion 142b surrounding the ribbon 142 to improve both the above-described soldering properties and electrical conductivity.

이때, 본체 부분(142a)는 실질적으로 전류를 전달하는 부분으로서 전기 전도도가 높고 비용이 저렴한 물질을 포함하는 것이 바람직하다. 일례로, 제1 부분(142a)은 구리(Cu), 은(Ag) 등을 포함할 수 있다. 이때, 재료 부담을 줄이면서도 높은 전기적 특성을 가질 수 있도록 구리와 은을 함께 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 본 실시예에서는 도금층(40)에 의하여 전기 전도도 등의 특성을 충분히 향상할 수 있으므로 제1 부분(142a)이 은을 포함하지 않고 구리만을 포함하는 것도 가능하다. 이에 대해서는 추후에 좀더 상세하게 설명한다. At this time, the body portion 142a preferably includes a material having high electrical conductivity and low cost as a portion for substantially transmitting current. In one example, the first portion 142a may include copper (Cu), silver (Ag), or the like. In this case, copper and silver may be included together to reduce the material burden and have high electrical characteristics. However, the present invention is not limited thereto. In the present embodiment, since the plating layer 40 can sufficiently improve characteristics such as electrical conductivity, the first portion 142a may include only copper instead of silver. This will be described in more detail later.

그리고 솔더링 부분(142b)은 솔더링에 관여하는 물질을 포함할 수 있는데, 일례로, 주석(Su), 납(Pb) 등을 포함할 수 있다. 이때, 솔더링 특성을 향상할 수 있또록 주석과 납을 함께 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 환경 오염 등을 고려하여 솔더링 부분(142b)이 주석만을 포함하는 것도 가능하다. The soldering part 142b may include a material that participates in soldering. For example, the soldering part 142b may include tin (Su) or lead (Pb). In this case, tin and lead may be included together to improve soldering properties. However, the present invention is not limited thereto. Therefore, in consideration of environmental pollution, the soldering part 142b may include only tin.

그러나 본 발명이 상술한 설명에 한정되는 것은 아니며 리본(142)이 솔더링 부분(142b)을 포함하지 않는 것도 가능하다. 이에 대해서는 도 7을 참조하여 추후에 설명한다. However, the present invention is not limited to the above description, and it is also possible that the ribbon 142 does not include the soldering portion 142b. This will be described later with reference to FIG. 7.

솔더링 시에는 리본(142)과 제1 전극(24) 사이에 플럭스(flux)를 도포하여 솔더링 특성을 향상할 수 있다. 플럭스는 솔더링을 방해하는 산화막을 제거하기 위한 것으로, 반드시 포함되어야 하는 것은 아니다. During soldering, a flux may be applied between the ribbon 142 and the first electrode 24 to improve soldering characteristics. The flux is intended to remove the oxide film that interferes with the soldering and is not necessarily included.

상술한 실시예에서는 리본(142)과 제1 전극(24)이 솔더링을 이용한 태빙 공정에 의하여 접합된 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 전극(24)과 리본(142) 사이에 전도성 필름(미도시)을 위치시킨 다음, 열 압착에 의해 제1 전극(24)과 리본(142)을 연결할 수도 있다. 전도성 필름(미도시)은 도전성이 우수한 금, 은, 니켈, 구리 등으로 형성된 도전성 입자가 에폭시 수지, 아크릴 수지, 폴리이미드 수지, 폴리카보네이트 수지 등으로 형성된 필름 내에 분산된 것일 수 있다. 이러한 전도성 필름을 열을 가하면서 압착하면 도전성 입자가 필름의 외부로 노출되고, 노출된 도전성 입자에 의해 제1 전극(24)과 리본(142)이 전기적으로 연결될 수 있다. 이와 같이 전도성 필름(미도시)에 의해 복수의 태양 전지(150)를 연결하여 모듈화하는 경우는, 공정 온도를 저하시킬 수 있어 태양 전지(150)의 휘어짐을 방지할 수 있다. In the above-described embodiment, the ribbon 142 and the first electrode 24 are bonded to each other by a tabbing process using soldering, but the present invention is not limited thereto. Therefore, the conductive film (not shown) may be positioned between the first electrode 24 and the ribbon 142, and then the first electrode 24 and the ribbon 142 may be connected by thermal compression. In the conductive film (not shown), conductive particles formed of gold, silver, nickel, copper, etc. having excellent conductivity may be dispersed in a film formed of an epoxy resin, an acrylic resin, a polyimide resin, a polycarbonate resin, or the like. When the conductive film is pressed while applying heat, the conductive particles may be exposed to the outside of the film, and the first electrode 24 and the ribbon 142 may be electrically connected by the exposed conductive particles. As described above, when the plurality of solar cells 150 are connected and modularized by a conductive film (not shown), the process temperature may be lowered, and the warpage of the solar cells 150 may be prevented.

그리고 제1 전극(24)과 리본(142)를 감싸면서 도금층(40)이 형성될 수 있다. 좀더 구체적으로, 도금층(40)은 제1 전극(24)과 리본(142)의 표면(좀더 구체적으로는, 리본(142)의 상면 및 측면, 제1 전극(24)의 측면)에 형성되는 동시에 제1 전극(24)과 리본(142) 사이를 채우면서 형성된다. 이에 따라 제1 전극(24)과 리본(142)의 접착 특성을 개선하고 저항을 줄일 수 있다. 이에 따라 셀의 파손(cell breakage)를 방지하고 전기적 특성을 향상할 수 있다. In addition, the plating layer 40 may be formed while surrounding the first electrode 24 and the ribbon 142. More specifically, the plating layer 40 is formed on the surface of the first electrode 24 and the ribbon 142 (more specifically, the top and side surfaces of the ribbon 142 and the side of the first electrode 24). It is formed while filling between the first electrode 24 and the ribbon 142. Accordingly, the adhesion characteristics of the first electrode 24 and the ribbon 142 may be improved and resistance may be reduced. Accordingly, it is possible to prevent cell breakage and to improve electrical characteristics.

이때, 도금층(40)이 제1 전극(24) 또는 리본(142)보다 낮은 저항 특성을 가지는 물질로 이루어져서 전기적 특성을 향상할 수 있다. 그리고 도금층(40)이 제1 전극(24) 또는 리본(142)보다 높은 반사율을 가지는 물질을 사용하여 제1 전극(24)에서 광의 반사가 잘 일어나도록 할 수 있다. 제1 전극(24)에서 반사된 광은 전면 기판(도 1의 참조부호 110, 이하 동일)에서 전반사되어 태양 전지(150)로 향하도록 할 수 있다. 그러면, 태양 전지(150)의 광 사용량이 증가하여 단락 전류(Isc)를 향상할 수 있어, 태양 전지(150)의 효율을 향상할 수 있다. In this case, the plating layer 40 may be made of a material having a lower resistance characteristic than the first electrode 24 or the ribbon 142, thereby improving electrical characteristics. In addition, the plating layer 40 may use a material having a higher reflectance than that of the first electrode 24 or the ribbon 142 so that light of the first electrode 24 may be easily reflected. The light reflected from the first electrode 24 may be totally reflected from the front substrate (reference numeral 110 of FIG. 1) to be directed toward the solar cell 150. As a result, the light usage of the solar cell 150 is increased to improve the short circuit current Isc, thereby improving the efficiency of the solar cell 150.

일례로, 도금층(40)은 일례로 은(Ag)을 포함하는 은 도금층일 수 있다. 그러면, 은의 우수한 전기적 특성 및 반사율을 가져 제1 전극(24)과 리본(142)의 접촉 특성 및 전기적 특성을 향상하고 광을 반사하여 태양 전지(150)의 효율을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 도금층(40)이 다른 다양한 금속을 포함할 수 있다. 일례로, 도금층(40)이 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 합금을 포함하는 단일층 또는 복수의 층으로 이루어질 수 있다. 예를 들어, 도금층(40)은, 재료 원가가 낮은 구리를 도금한 제1 도금층과, 구리의 산화를 막으며 반사율이 우수한 은을 도금한 제2 도금층을 포함할 수 있다. 이와 도금층(40)은 다양한 물질, 다양한 적층 구조를 가질 수 있다. For example, the plating layer 40 may be, for example, a silver plating layer including silver (Ag). Then, the electrical characteristics and reflectivity of the silver may be improved to improve the contact characteristics and electrical characteristics of the first electrode 24 and the ribbon 142 and to reflect light to improve the efficiency of the solar cell 150. However, the present invention is not limited thereto, and the plating layer 40 may include various other metals. In one example, the plating layer 40 is nickel (Ni), copper (Cu), aluminum (Al), tin (Sn), zinc (Zn), indium (In), titanium (Ti), gold (Au) and their It may consist of a single layer or a plurality of layers comprising an alloy. For example, the plating layer 40 may include a first plating layer in which copper having a low material cost is plated, and a second plating layer in which silver is plated to prevent oxidation of copper and having excellent reflectance. The plating layer 40 may have various materials and various laminated structures.

도금층(40)은 0.01~3㎛의 두께를 가질 수 있다. 도금층(40)의 두께가 0.01㎛ 미만이면, 도금층(40)에 의한 특성 개선 효과를 기대하기 힘들 수 있다. 도금층(40)에 의한 특성 개선 효과는 일정 두께에서 포화되어 두께가 증가되어도 효과가 늘어나지 않을 수 있다. 이를 고려하여 도금층(40)은 3㎛ 이하의 두께로 형성하여 불필요한 재료 비용의 상승을 방지할 수 있다. The plating layer 40 may have a thickness of 0.01 ~ 3㎛. If the thickness of the plating layer 40 is less than 0.01 μm, it may be difficult to expect the effect of improving the characteristics by the plating layer 40. The characteristic improvement effect by the plating layer 40 may not be increased even if the thickness is increased by being saturated at a predetermined thickness. In consideration of this, the plating layer 40 may be formed to a thickness of 3 μm or less to prevent an unnecessary material cost increase.

도금층(40)은 제1 전극(24)보다 밀도가 높을 수 있으며 제1 전극(24)보다 낮은 비저항을 가질 수 있다. 제1 전극(24)은 인쇄법 등에 의하여 형성되어 상대적으로 낮은 밀도 및 상대적으로 높은 저항을 가지는 반면, 도금층(40)은 도금에 의하여 형성되어 상대적으로 높은 밀도 및 상대적으로 낮은 저항을 가지기 때문이다. 일례로, 도금층(40) 및 제1 전극(24)이 모두 은으로 이루어진 경우, 은의 순수한 비저항을 1.00이라 할 때 도금층(40)의 비저항은 1.05~1.30 수준이며 제1 전극(24)의 비저항은 3.00~4.00 수준이다. 주사전자현미경(SEM) 또는 광학 현미경에 의한 모폴로지(morphology) 특성을 보면 도금층(40)이 도금에 의하여 형성되었는지 여부를 알 수 있다. The plating layer 40 may have a higher density than the first electrode 24 and may have a lower resistivity than the first electrode 24. This is because the first electrode 24 is formed by a printing method and the like, and has a relatively low density and relatively high resistance, whereas the plating layer 40 is formed by plating and has a relatively high density and relatively low resistance. For example, when both the plating layer 40 and the first electrode 24 are made of silver, when the pure specific resistance of silver is 1.00, the specific resistance of the plating layer 40 is about 1.05 to 1.30 and the specific resistance of the first electrode 24 is 3.00 ~ 4.00 level. The morphology characteristic of the scanning electron microscope (SEM) or the optical microscope shows whether the plating layer 40 is formed by plating.

그러나 도금층(40)의 두께, 밀도, 저항 등은 태양 전지(150)의 크기, 제1 전극(24), 리본(142)의 물질 등에 의하여 달라질 수 있다. 따라서 도금층(40)의 두께, 밀도, 저항 등은 상술한 수치에 한정되는 것은 아니며 다양한 값을 가질 수 있다. However, the thickness, density, and resistance of the plating layer 40 may vary depending on the size of the solar cell 150, the material of the first electrode 24, the ribbon 142, and the like. Therefore, the thickness, density, resistance, and the like of the plating layer 40 are not limited to the above-described numerical values and may have various values.

이와 같이 본 실시예에 따르면 제1 전극(24)과 리본(142)을 연결한 후에 이들을 모두 감싸는 도금층(40)을 형성하여, 제1 전극(24)과 리본(142)의 접촉 균일성을 개선하여 태양 전지(150)의 충밀도 및 효율을 향상하고 셀 파손을 방지할 수 있다. 그리고 도금층(40)에 의한 반사에 의하여 태양 전지(150)의 광 사용량을 늘려 효율을 좀더 향상할 수 있다. 또한, 도금층(40)이 전기적 특성을 향상하므로 리본(142)이 비싼 금속 대신 저렴한 금속으로 이루어질 수 있어, 제조 비용을 더욱 절감할 수 있다. As described above, according to the present exemplary embodiment, after the first electrode 24 and the ribbon 142 are connected to each other, a plating layer 40 covering all of them is formed to improve contact uniformity between the first electrode 24 and the ribbon 142. As a result, the solar cell 150 may be improved in density and efficiency, and cell breakage may be prevented. In addition, the light use of the solar cell 150 may be increased by reflection by the plating layer 40, thereby further improving efficiency. In addition, since the plating layer 40 improves electrical characteristics, the ribbon 142 may be made of an inexpensive metal instead of an expensive metal, thereby further reducing manufacturing costs.

반면, 종래에는 제1 전극과 리본 사이를 솔더링으로만 연결하였다. 이에 따라 제1 전극과 리본의 전기적 연결 특성은 솔더링 공정에 큰 영향을 받게 되는데, 일반적으로 솔더링 공정은 전체적으로 균일하게 이루어지기 힘들다. 따라서, 솔더링이 충분히 일어나지 못한 부분에서는 제1 전극과 리본이 균일하게 연결되지 않아, 제1 전극과 리본의 전기적 연결 특성이 저하된다. 이에 따라 충밀도가 저하되고 효율이 저하되는 문제가 발생하였으며, 심할 경우 셀이 파손되는 문제가 발생할 수 있다. On the other hand, conventionally, only the solder is connected between the first electrode and the ribbon. Accordingly, the electrical connection characteristics of the first electrode and the ribbon are greatly influenced by the soldering process. In general, the soldering process is difficult to be uniform throughout. Therefore, the first electrode and the ribbon are not uniformly connected at the portion where soldering does not sufficiently occur, so that the electrical connection characteristics of the first electrode and the ribbon are degraded. As a result, the problem of deterioration of the integrity and deterioration of efficiency may occur, and in severe cases, the cell may be broken.

일 예로, 제1 전극과 리본을 종래의 태빙 공정으로 부착한 후에 리본을 벗겨낸 후의 사진을 도 5에 나타내었다. 도 5를 참조하면, 솔더링에 의한 접촉이 불균일하게 형성된 것을 알 수 있다. 일례로, 이러한 경우에는 솔더링 이후에 충밀도가 4% 이상 저하되고 효율이 1.4% 이상 저하되었다. 즉, 종래에는 제1 전극과 리본 사이에서의 솔더링이 균일하게 일어나지 않아 전기적 특성 등이 저하될 수 있음을 알 수 있다.
As an example, the photograph after peeling the ribbon after attaching the first electrode and the ribbon by a conventional tabbing process is shown in FIG. 5. Referring to Figure 5, it can be seen that the contact by soldering is formed unevenly. For example, in this case, after soldering, the density decreased by 4% or more and the efficiency decreased by 1.4% or more. That is, in the related art, it can be seen that soldering between the first electrode and the ribbon does not occur uniformly, so that electrical characteristics and the like may be degraded.

이하, 도 6a 내지 도 6f를 참조하여 본 발명의 실시예에 따른 태양 전지의 제조 방법을 상세하게 설명한다. 이미 설명한 부분에 대해서는 상세한 설명을 생략하고, 설명하지 않은 부분을 상세하게 설명한다. Hereinafter, a method of manufacturing a solar cell according to an embodiment of the present invention will be described in detail with reference to FIGS. 6A to 6F. The detailed description will be omitted for the parts already described, and the parts not described in detail will be described in detail.

도 6a 내지 도 6f는 본 발명의 실시예에 따른 태양 전지의 제조 방법을 도시한 단면도들이다. 6A to 6F are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

먼저, 도 6a에 도시한 바와 같이, 제2 도전형 불순물을 가지는 반도체 기판(10)을 준비한다. 이때, 도면에 도시하지는 않았지만, 반도체 기판(10)의 전면 및/또는 후면은 텍스쳐링에 의하여 요철을 가질 수 있다. 텍스쳐링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(10)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(10)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(10)에 손상이 발생할 수 있다. 또는 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(10)의 전면 및 후면 중 어느 하나에만 텍스쳐링을 형성할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(10)을 텍스쳐링 할 수 있다. First, as shown in FIG. 6A, a semiconductor substrate 10 having a second conductivity type impurity is prepared. At this time, although not shown in the drawing, the front surface and / or the rear surface of the semiconductor substrate 10 may have irregularities by texturing. Texturing can be either wet or dry texturing. The wet texturing can be performed by immersing the semiconductor substrate 10 in the texturing solution, and has a short process time. In dry texturing, the surface of the semiconductor substrate 10 is cut by using a diamond grill or a laser, so that irregularities can be formed uniformly, but the processing time is long and damage to the semiconductor substrate 10 may occur. Or texturing may be formed only on one of the front surface and the rear surface of the semiconductor substrate 10 by reactive ion etching (RIE) or the like. As described above, the semiconductor substrate 10 can be textured in various ways in the present invention.

이어서, 도 6b에 도시한 바와 같이, 반도체 기판(10)에 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한다. 좀더 상세하게 설명하면 다음과 같다. 에미터층(20) 및 후면 전계층(30)은 열 확산법, 이온 주입법 등의 방법에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 변형이 가능하다. 일례로, 후면 전계층(30)은 제2 전극(34)을 형성할 때 확산에 의하여 형성될 수 있다. Subsequently, as shown in FIG. 6B, the emitter layer 20 and the backside electric field layer 30, which are impurity layers, are formed on the semiconductor substrate 10. More detailed description is as follows. The emitter layer 20 and the back field layer 30 may be formed by a method such as a thermal diffusion method, an ion implantation method, or the like. However, the present invention is not limited thereto, and various modifications are possible. For example, the back surface field layer 30 may be formed by diffusion when forming the second electrode 34.

이어서, 도 6c에 도시한 바와 같이, 반도체 기판(10)의 전면 및 후면에 각기 반사 방지막(22) 및 패시베이션 막(32)을 각기 형성한다. 이러한 반사 방지막(22) 및 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.Subsequently, as shown in FIG. 6C, the antireflection film 22 and the passivation film 32 are formed on the front and rear surfaces of the semiconductor substrate 10, respectively. The antireflection film 22 and the passivation film 32 may be formed by various methods such as a vacuum evaporation method, a chemical vapor deposition method, a spin coating method, a screen printing method or a spray coating method.

이어서, 도 6d에 도시한 바와 같이, 반도체 기판(10)의 전면에 에미터층(20)에 접촉하는 제1 전극(24)을 형성하고, 반도체 기판(10)의 후면에 후면 전계층(30)의 제1 부분(30a)에 접촉하는 제2 전극(34)을 형성한다. Subsequently, as shown in FIG. 6D, the first electrode 24 contacting the emitter layer 20 is formed on the front surface of the semiconductor substrate 10, and the rear electric field layer 30 is formed on the rear surface of the semiconductor substrate 10. A second electrode 34 is formed in contact with the first portion 30a of the.

제1 및 제2 전극 형성용 페이스트를 반사 방지막(22) 및 패시베이션 막(32) 상에 각기 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 상술한 형상의 제1 및 제2 전극(24, 34)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 수행하지 않아도 된다. The first and second electrode forming pastes are applied on the antireflection film 22 and the passivation film 32 by screen printing or the like, and then fire-fired or laser firing contact or the like is described above. It is also possible to form the first and second electrodes 24, 34 of one shape. In this case, it is not necessary to carry out the step of forming the opening separately.

그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 반사 방지막(22)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제1 전극(24)을 형성할 수 있다. 그리고 패시베이션 막(32)에 개구부를 형성하고, 이 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제2 전극(34)을 형성할 수 있다. However, the present invention is not limited thereto. Therefore, an opening may be formed in the antireflection film 22 and the first electrode 24 may be formed in the opening by various methods such as a plating method and a vapor deposition method. Then, an opening is formed in the passivation film 32, and the second electrode 34 can be formed in this opening by various methods such as a plating method and a vapor deposition method.

이어서, 도 6e에 도시한 바와 같이, 제1 전극(24) 및 제2 전극(34) 상에 각기 리본(142)을 연결한다. 연결 방법으로는 상술한 바와 같이, 솔더링을 이용한 태양 공정, 전도성 필름을 이용한 공정 등 다양한 공정을 사용할 수 있다. Subsequently, as shown in FIG. 6E, the ribbon 142 is connected to the first electrode 24 and the second electrode 34, respectively. As described above, as described above, various processes such as a solar process using soldering and a process using a conductive film may be used.

이어서, 도 6f에 도시한 바와 같이, 제1 전극(24)과 리본(142)를 감싸도록 도금층(40)을 형성하고, 제2 전극(34)과 리본(142)를 감싸도록 도금층(40)을 형성한다. Subsequently, as shown in FIG. 6F, the plating layer 40 is formed to surround the first electrode 24 and the ribbon 142, and the plating layer 40 is formed to surround the second electrode 34 and the ribbon 142. To form.

좀더 상세하게는, 전해 도금, 무전해 도금, 광 유도 도금(light-induced plating, LIP) 등의 도금 방법을 이용하여 제1 및 제2 전극(24, 34) 과 리본(142)을 감싸는 도금층(40)을 형성한다. 여기서, 광 유도 도금에 의하면 광을 조사한 상태에서 도금을 수행하여 도금 특성을 향상하고 도금 두께를 충분하게 확복할 수 있다. More specifically, the plating layer surrounding the first and second electrodes 24 and 34 and the ribbon 142 using a plating method such as electrolytic plating, electroless plating, and light-induced plating (LIP) ( 40). Here, according to the light induction plating, plating may be performed in a state where light is irradiated, thereby improving plating characteristics and sufficiently expanding the plating thickness.

이와 같이 본 실시예에서는 제1 및 제2 전극(24, 34)과 리본(142)을 감싸는 도금층(40)을 형성하는 간단한 공정에 의하여 태양 전지(150)의 다양한 특성을 향상할 수 있다. As described above, in the present exemplary embodiment, various characteristics of the solar cell 150 may be improved by a simple process of forming the plating layer 40 surrounding the first and second electrodes 24 and 34 and the ribbon 142.

상술한 실시예에서는 불순물층인 에미터층(20) 및 후면 전계층(30)을 형성한 다음에 반사 방지막(22) 및 패시베이션 막(32)을 형성하고, 그 후에 제1 및 제2 전극(24, 34)을 형성하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 에미터층(20), 후면 전계층(30), 반사 방지막(22), 패시베이션 막(32), 제1 전극(24), 제2 전극(34)의 형성 순서는 다양하게 변형될 수 있다.
In the above-described embodiment, the impurity layer emitter layer 20 and the backside electric field layer 30 are formed, and then the antireflection film 22 and the passivation film 32 are formed, followed by the first and second electrodes 24. , 34) is illustrated. However, the present invention is not limited thereto. Accordingly, the order of forming the emitter layer 20, the back surface field layer 30, the antireflection film 22, the passivation film 32, the first electrode 24, and the second electrode 34 may be variously modified. .

이하, 첨부한 도면을 참조하여 본 발명의 다른 실시예들을 좀더 상세하게 설명한다. 상술한 실시예와 동일 또는 유사한 부분에 대해서는 상세한 설명을 생략하고 서로 다른 부분에 대해서만 상세하게 설명한다. 그리고 동일 또는 유사한 부분에 대해서는 동일한 참조 부호를 사용한다. Hereinafter, with reference to the accompanying drawings will be described in detail other embodiments of the present invention. Parts that are the same as or similar to the above-described embodiment will be omitted in detail and only different parts will be described in detail. And the same reference numerals are used for the same or similar parts.

도 7는 본 발명의 실시예에 따른 태양 전지의 제1 전극, 솔더링층, 리본 및 도금층을 확대하여 도시한 단면도이다. 도 7에서는 도 3의 확대 부분에 대응하는 부분만을 도시한 것으로 다른 부분은 도 3의 실시예와 동일 또는 극히 유사하다. 그리고 아래의 설명은 제2 전극 및 이에 연결되는 리본에도 적용될 수 있음은 물론이다. 7 is an enlarged cross-sectional view of the first electrode, the soldering layer, the ribbon, and the plating layer of the solar cell according to the embodiment of the present invention. In FIG. 7, only a portion corresponding to the enlarged portion of FIG. 3 is illustrated, and other portions are the same as or similar to those of the embodiment of FIG. 3. And the description below is also applicable to the second electrode and the ribbon connected thereto.

도 7를 참조하면, 본 실시예에서는 제1 전극(24) 위에 솔더링층(26)을 형성하고, 이 솔더링층(26) 위에 리본(142)를 위치한 다음, 솔더링을 하여 제1 전극(24)과 리본(142)을 연결하였다. 솔더링층(26)은 솔더링을 유도할 수 있는 물질, 일례로, 주석, 납 등을 포함할 수 있다. Referring to FIG. 7, in this embodiment, a soldering layer 26 is formed on the first electrode 24, the ribbon 142 is positioned on the soldering layer 26, and then soldered to the first electrode 24. And ribbon 142 were connected. The soldering layer 26 may include a material capable of inducing soldering, for example, tin, lead, or the like.

이와 같이 제1 전극(24) 위에 솔더링층(26)을 형성하면 리본(142)가 솔더링을 위한 솔더링 부분(도 3의 참조부호 142b)를 구비하지 않고 본체 부분(142a)만을 구비하여야 된다. 즉, 우수한 전기적 특성을 가지며 재료 비용을 절감할 수 있는 금속(일례로, 구리)으로 이루어진 리본(142)을 사용할 수 있어 리본(142)의 비용을 절감할 수 있다. 이때, 전기 전도도를 좀더 향상하기 위하여 리본(142)이 구리와 은을 함께 포함할 수도 있다. As such, when the soldering layer 26 is formed on the first electrode 24, the ribbon 142 should have only the main body portion 142a without the soldering portion (refer to reference numeral 142b of FIG. 3) for soldering. That is, it is possible to use a ribbon 142 made of a metal (for example, copper) that has excellent electrical properties and can reduce the material cost, thereby reducing the cost of the ribbon 142. At this time, in order to further improve the electrical conductivity, the ribbon 142 may include copper and silver together.

이러한 구조는 제1 전극(24)을 형성한 다음 솔더링층(26)을 형성하고, 솔더링층(26) 위에서 리본(142)을 연결하는 태빙 공정 등을 수행한 이후에, 도금층(40)을 형성하는 것에 의하여 구현될 수 있다. 솔더링층(26)은 다양한 방법에 의하여 형성될 수 있는데, 일례로, 제1 전극(24)을 시드(seed)로 하는 도금 방법에 의하여 형성될 수 있다. 솔더링층(26)의 두께는 도금층(40)보다는 얇게 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 솔더링 특성 등을 고려하여 다양하게 변형될 수 있다. 솔더링층(26)을 형성하는 공정을 이 외의 공정은 도 6a 내지 도 6f를 참조하여 설명한 공정과 유사하므로 상세한 설명은 생략한다. This structure forms the first electrode 24 and then the soldering layer 26, and after performing a tabbing process for connecting the ribbon 142 on the soldering layer 26, the plating layer 40 is formed. It can be implemented by doing. The soldering layer 26 may be formed by various methods. For example, the soldering layer 26 may be formed by a plating method using the first electrode 24 as a seed. The soldering layer 26 may be formed to be thinner than the plating layer 40, but the present invention is not limited thereto. It may be variously modified in consideration of soldering characteristics. Since the processes other than the process of forming the soldering layer 26 are similar to the process demonstrated with reference to FIGS. 6A-6F, detailed description is abbreviate | omitted.

도 8은 본 발명의 실시예에 따른 태양 전지의 제1 전극, 리본 및 도금층을 확대하여 도시한 단면도이고, 도 9은 도 8의 제1 전극을 도시한 부분 평면도이다. 도 8에서는 도 3의 확대 부분에 대응하는 부분만을 도시한 것으로 다른 부분은 도 3의 실시예와 동일 또는 극히 유사하다. 도 9에서는 도 4의 확대 부분에 대응하는 부분을 확대 도시한 것이다. 그리고 아래의 설명은 제2 전극 및 이에 연결되는 리본에도 적용될 수 있음은 물론이다. 8 is an enlarged cross-sectional view illustrating a first electrode, a ribbon, and a plating layer of a solar cell according to an exemplary embodiment of the present invention, and FIG. 9 is a partial plan view of the first electrode of FIG. 8. In FIG. 8, only a portion corresponding to the enlarged portion of FIG. 3 is illustrated, and other portions are the same as or similar to those of the embodiment of FIG. 3. 9 is an enlarged view of a portion corresponding to the enlarged portion of FIG. 4. And the description below is also applicable to the second electrode and the ribbon connected thereto.

도 8 및 도 9을 참조하면, 본 실시예에서는 제1 전극(24)이 제1 전극층(241)과 이를 덮는 제2 전극층(242)을 포함한다. 여기서, 제1 전극층(241)은 페이스트를 이용한 인쇄법에 의하여 형성된 전극층이고, 제2 전극층(242)은 도금에 의하여 형성된 전극층일 수 있다. 8 and 9, in the present exemplary embodiment, the first electrode 24 includes a first electrode layer 241 and a second electrode layer 242 covering the first electrode layer 241. Here, the first electrode layer 241 may be an electrode layer formed by a printing method using a paste, and the second electrode layer 242 may be an electrode layer formed by plating.

이때, 핑거 전극(도 9에서 좌우로 연장된 전극)을 구성하는 제1 및 제2 전극층(241, 242)은 서로 제1 피치(P1)를 두고 평행하게 형성된다. In this case, the first and second electrode layers 241 and 242 constituting the finger electrodes (the electrodes extending left and right in FIG. 9) are formed in parallel with the first pitch P1.

그리고 본 실시예에서는 버스바 전극을 구성하는 제1 전극층(241)이 상대적으로 작은 폭을 가지는 복수의 전극부(EP)를 포함한다. 이때, 복수의 전극부(EP)는 개구부를 가지도록 서로 교차하도록 형성된다. 그리고 제2 전극층(242)은 제1 전극층(241)이 형성된 부분에서 제1 전극층(241)을 덮으면서 형성된다. 그리고 버스바 전극을 구성하는 제2 전극층(242)은 개구부를 메우면서 복수의 전극부(EP)를 덮도록 일체로 형성된다. In the present exemplary embodiment, the first electrode layer 241 constituting the busbar electrode includes a plurality of electrode parts EP having a relatively small width. In this case, the plurality of electrode parts EP are formed to cross each other to have an opening. The second electrode layer 242 is formed while covering the first electrode layer 241 at the portion where the first electrode layer 241 is formed. The second electrode layer 242 constituting the busbar electrode is integrally formed to cover the plurality of electrode parts EP while filling the opening.

본 실시예에서는 버스바 전극을 구성하는 제1 전극층(241)이 복수의 전극부(EP)로 분할되어, 선폭을 줄이는 것에 의하여 두께를 줄일 수 있다. 또한, 인쇄법을 사용할 때 페이스트가 불균일하게 도포되는 문제를 방지할 수 있다. 따라서 제1 전극층(241)을 형성하는 데 사용하는 재료의 양을 절감할 수 있어 제조 비용을 줄일 수 있다. 그리고 제1 전극층(241)을 시드(seed)층으로 사용하여 도금에 의하여 제1 전극층(241)을 덮도록 제2 전극층(242)을 형성하여, 전기적 특성을 향상할 수 있다. In the present embodiment, the first electrode layer 241 constituting the busbar electrode is divided into a plurality of electrode parts EP, thereby reducing the thickness by reducing the line width. In addition, it is possible to prevent the problem that the paste is unevenly applied when using the printing method. Therefore, the amount of material used to form the first electrode layer 241 can be reduced, thereby reducing the manufacturing cost. The second electrode layer 242 may be formed to cover the first electrode layer 241 by plating using the first electrode layer 241 as a seed layer, thereby improving electrical characteristics.

이때, 제1 전극층(241)은 제조 공정을 단순화할 수 있는 인쇄법을 사용하여 형성하고, 제2 전극층(242)은 전기적 특성을 향상할 수 있는 도금법(예를 들어, 전해 도금, 무전해 도금, 광 유도 도금 등)을 사용하여 형성할 수 있다. 이에 의하여 우수한 특성의 제1 전극(24)을 간단한 공정에 의하여 형성할 수 있다. At this time, the first electrode layer 241 is formed using a printing method that can simplify the manufacturing process, the second electrode layer 242 is a plating method (for example, electrolytic plating, electroless plating which can improve electrical characteristics) , Light induction plating, or the like). Thereby, the 1st electrode 24 of the outstanding characteristic can be formed by a simple process.

이때, 상술한 실시예에서는 제2 전극층(242)을 별도로 형성한 것을 예시하였으나, 본 실시예에서는 별도의 제2 전극층(242)을 구비하지 않아도 된다. 즉, 도 10에 도시한 바와 같이, 제2 전극층(도 9의 참조부호 242, 이하 동일) 없이 제1 전극층(241)으로 이루어진 제1 전극(24) 위에 리본(142)을 부착할 수도 있다. 이에 따르면 태빙 공정 등에서 리본(142)의 솔더링 부분(142b)이 제1 전극층(241)의 사이를 메우면서 형성될 수 있다. 그리고 제1 전극(24)과 리본(142)을 감싸면서 도금층(40)이 형성된다. 이와 같이 리본(142)의 솔더링 부분(142b)와 도금층(40)에 의하여 제1 전극(24)과 리본(142)을 우수한 전기적 특성을 가지도록 연결하므로, 제2 전극층(242)을 별도로 구비하지 않아도 무방하다. In this case, in the above-described embodiment, the second electrode layer 242 is separately formed, but the second electrode layer 242 may not be provided in the present embodiment. That is, as shown in FIG. 10, the ribbon 142 may be attached onto the first electrode 24 made of the first electrode layer 241 without the second electrode layer (reference numeral 242 of FIG. 9). Accordingly, the soldering part 142b of the ribbon 142 may be formed while filling the space between the first electrode layer 241 in a tabbing process. The plating layer 40 is formed while surrounding the first electrode 24 and the ribbon 142. As such, since the first electrode 24 and the ribbon 142 are connected to each other by the soldering part 142b of the ribbon 142 and the plating layer 40, the second electrode layer 242 is not provided separately. You don't have to.

그리고 상술한 실시예에서는 제1 전극(24)의 제1 전극층(241)이 설계에 따라 분할된 복수의 전극부(EP)를 구비하는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 도 11에 도시한 바와 같이, 인쇄법 등을 이용하여 제1 전극층(241)을 형성할 때, 설계에 의하여 형성된 전극부(EP) 이외의 전극부(DP)가 형성될 수도 있다. 즉, 페이스트를 도포할 때 일부 부분이 떨어져 나가면서 외곽부 부분에서 잔류하는 전극부(DP)가 형성될 수도 있다. 제2 전극층(242)이 복수의 전극부(EP, DP) 사이를 메우면서 복수의 전극부(EP, DP)를 덮도록 형성되어 전기적 특성을 좀더 향상할 수도 있다. 또는, 도 12에 도시한 바와 같이, 제2 전극층(도 11의 참조부호 242)을 구비하지 않고 리본(142)의 솔더링 부분(142b) 등에 의하여 제1 전극층(241) 사이를 메우는 것도 가능하다. In the above-described embodiment, the first electrode layer 241 of the first electrode 24 has a plurality of electrode parts EP divided according to the design. However, the present invention is not limited thereto. That is, as shown in FIG. 11, when forming the first electrode layer 241 using a printing method or the like, an electrode portion DP other than the electrode portion EP formed by design may be formed. In other words, when the paste is applied, a portion of the electrode part DP may be formed while remaining in the outer portion. The second electrode layer 242 may be formed to cover the plurality of electrode portions EP and DP while filling the plurality of electrode portions EP and DP to further improve electrical characteristics. Alternatively, as shown in FIG. 12, the first electrode layer 241 may be filled by the soldering portion 142b of the ribbon 142 without having the second electrode layer (reference numeral 242 in FIG. 11).

상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. Features, structures, effects and the like according to the above-described embodiments are included in at least one embodiment of the present invention, and the present invention is not limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100: 태양 전지 모듈
124: 리본
150: 태양 전지
24: 제1 전극
34: 제2 전극
40: 도금층
100: solar module
124: ribbon
150: solar cell
24: first electrode
34: Second electrode
40: plating layer

Claims (18)

광전 변환부;
상기 광전 변환부에 연결되는 전극;
상기 전극 위에 형성되며 상기 전극과 전기적으로 연결되는 리본; 및
상기 전극과 리본을 감싸면서 형성되는 도금층
을 포함하는 태양 전지.
Photoelectric conversion unit;
An electrode connected to the photoelectric conversion unit;
A ribbon formed on the electrode and electrically connected to the electrode; And
Plating layer formed while surrounding the electrode and the ribbon
≪ / RTI >
제1항에 있어서,
상기 도금층은 상기 리본의 상면 및 측면, 그리고 전극의 측면을 함께 감싸도록 형성되는 태양 전지.
The method of claim 1,
The plating layer is formed to surround the top and side of the ribbon, and the side of the electrode together.
제1항에 있어서,
상기 도금층은 저항이 상기 리본 또는 상기 전극보다 작은 태양 전지.
The method of claim 1,
The plating layer is a solar cell of less resistance than the ribbon or the electrode.
제1항에 있어서,
상기 도금층은 반사도가 상기 리본 또는 상기 전극보다 큰 태양 전지.
The method of claim 1,
The plating layer is a solar cell having a greater reflectance than the ribbon or the electrode.
제1항에 있어서,
상기 도금층이 은(Ag), 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 합금으로 이루어진 군에서 선택된 물질을 적어도 하나 포함하는 태양 전지.
The method of claim 1,
The plating layer is silver (Ag), nickel (Ni), copper (Cu), aluminum (Al), tin (Sn), zinc (Zn), indium (In), titanium (Ti), gold (Au) and their A solar cell comprising at least one material selected from the group consisting of alloys.
제5항에 있어서,
상기 도금층이 은을 포함하는 태양 전지.
6. The method of claim 5,
The solar cell containing the plating layer.
제1항에 있어서,
상기 도금층의 두께는 0.01~3㎛인 태양 전지.
The method of claim 1,
The thickness of the plating layer is a solar cell of 0.01 ~ 3㎛.
제1항에 있어서,
상기 리본은 주석, 납, 구리, 은으로 이루어진 군에서 선택되는 물질을 적어도 하나 포함하는 태양 전지.
The method of claim 1,
The ribbon comprises at least one material selected from the group consisting of tin, lead, copper, silver.
제1항에 있어서,
상기 리본은, 내부에 위치하는 본체 부분과, 상기 제1 부분을 감싸면서 형성되는 솔더링 부분을 포함하고,
상기 전극과 상기 리본이 접촉 형성되는 태양 전지.
The method of claim 1,
The ribbon includes a main body portion located therein and a soldering portion formed to surround the first portion,
The solar cell is formed in contact with the electrode and the ribbon.
제9항에 있어서,
상기 제1 부분은 구리 및 은 중 적어도 하나를 포함하고,
상기 제2 부분은 주석 및 납 중 적어도 하나를 포함하는 태양 전지.
10. The method of claim 9,
The first portion comprises at least one of copper and silver,
And the second portion comprises at least one of tin and lead.
제1항에 있어서,
상기 전극과 상기 리본 사이에 상기 전극을 덮도록 솔더링층을 형성하고,
상기 솔더링층과 상기 리본이 접촉 형성되는 태양 전지.
The method of claim 1,
Forming a soldering layer between the electrode and the ribbon to cover the electrode;
The solar cell is formed in contact with the soldering layer and the ribbon.
제11항에 있어서,
상기 전극이 구리 및 은 중 적어도 하나를 포함하고,
상기 솔더링층이 주석 및 납 중 적어도 하나를 포함하는 태양 전지.
12. The method of claim 11,
The electrode comprises at least one of copper and silver,
And the soldering layer comprises at least one of tin and lead.
제1항에 있어서,
상기 광전 변환부는, 도전형을 가지는 기판과, 상기 기판에 형성되며 상기 기판의 도전형과 다른 도전형을 가지는 불순물층을 포함하고,
상기 기판의 일면에 형성되는 절연막을 더 포함하고,
상기 전극이 상기 절연막을 관통하여 상기 기판 또는 상기 불순물층에 전기적으로 연결되는 태양 전지.
The method of claim 1,
The photoelectric conversion unit includes a substrate having a conductivity type and an impurity layer formed on the substrate and having a conductivity type different from that of the substrate,
Further comprising an insulating film formed on one surface of the substrate,
And the electrode is electrically connected to the substrate or the impurity layer through the insulating layer.
제1항에 있어서,
상기 전극은, 서로 평행하게 배열되는 복수의 핑거 전극과, 상기 복수의 핑거 전극을 전기적으로 연결하는 버스바 전극을 포함하고,
상기 리본은 상기 버스바 전극 위에 위치하는 태양 전지.
The method of claim 1,
The electrode includes a plurality of finger electrodes arranged in parallel to each other, and a bus bar electrode for electrically connecting the plurality of finger electrodes,
The ribbon is located on the busbar electrode.
제14항에 있어서,
상기 버스바 전극은, 내부에 개구부가 위치하도록 형성되는 복수의 전극부를 포함하는 제1 전극층과, 상기 개구부를 메우면서 상기 제1 전극층을 덮는 제2 전극층을 포함하는 태양 전지.
15. The method of claim 14,
The bus bar electrode includes a first electrode layer including a plurality of electrode parts formed to have an opening located therein, and a second electrode layer covering the first electrode layer while filling the opening.
제14항에 있어서,
상기 버스바 전극은, 내부에 개구부가 위치하도록 형성되는 복수의 전극부를 포함하는 제1 전극층을 포함하고,
상기 리본의 일부가 상기 개구부를 메우면서 상기 제1 전극층을 덮는 태양 전지.
15. The method of claim 14,
The busbar electrode may include a first electrode layer including a plurality of electrode parts formed such that an opening is located therein,
And a portion of the ribbon covers the first electrode layer while filling the opening.
광전 변환부를 준비하는 단계;
상기 광전 변환부에 전극을 형성하는 단계;
상기 전극 위에 상기 전극과 전기적으로 연결되는 리본을 부착하는 단계; 및
상기 전극과 리본을 감싸도록 도금에 의하여 도금층을 형성하는 단계
를 포함하는 태양 전지의 제조 방법.
Preparing a photoelectric conversion unit;
Forming an electrode in the photoelectric conversion unit;
Attaching a ribbon electrically connected to the electrode on the electrode; And
Forming a plating layer by plating to surround the electrode and the ribbon
Wherein the method comprises the steps of:
제17항에 있어서,
상기 도금층을 형성하는 단계에서는 전해 도금, 무전해 도금 및 광야기 도금 중 적어도 어느 한 방법을 이용하는 태양 전지의 제조 방법.
18. The method of claim 17,
In the forming of the plating layer, a method of manufacturing a solar cell using at least one of electrolytic plating, electroless plating, and wilderness plating.
KR1020120106673A 2012-09-25 2012-09-25 Solar cell and method for manufacturing the same KR20140040347A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120106673A KR20140040347A (en) 2012-09-25 2012-09-25 Solar cell and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120106673A KR20140040347A (en) 2012-09-25 2012-09-25 Solar cell and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20140040347A true KR20140040347A (en) 2014-04-03

Family

ID=50650554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120106673A KR20140040347A (en) 2012-09-25 2012-09-25 Solar cell and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20140040347A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029515A (en) * 2014-09-05 2016-03-15 엘지전자 주식회사 Solar cell module and ribbon used for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029515A (en) * 2014-09-05 2016-03-15 엘지전자 주식회사 Solar cell module and ribbon used for the same

Similar Documents

Publication Publication Date Title
KR101645045B1 (en) Solar module
KR101890324B1 (en) Solar cell module and ribbon assembly
US11251319B2 (en) Solar cell
KR101661768B1 (en) Solar cell and manufacturing method thereof
JP5410050B2 (en) Solar cell module
KR101969032B1 (en) Solar cell and manufacturing method thereof
KR102018652B1 (en) Solar cell
US9608140B2 (en) Solar cell and solar cell module
KR101135591B1 (en) Solar cell and solar cell module
KR101130196B1 (en) Solar cell
EP3128560B1 (en) Ribbon for solar cell panel, method of manufacturing the same, and solar cell panel
JP2008270743A (en) Solar cell module
JP6688230B2 (en) Solar cell, manufacturing method thereof, and solar cell module
KR20100135515A (en) Interconnector and solar cell module having the same
JP4902472B2 (en) Solar cell and solar cell module
KR20140110231A (en) Solar cell and method for manufacturing the same
KR101146734B1 (en) Solar cell and solar cell module with the same
KR20110048792A (en) Solar cell and method for manufacturing the same
KR20140095658A (en) Solar cell
KR20120032238A (en) Bifacial solar cell module
JP5430773B2 (en) Photovoltaic device and manufacturing method thereof
KR20120079590A (en) Solar cell module
KR101889776B1 (en) Solar cell and method for manufacturing the same, and solar cell module
EP2538448A2 (en) Solar cell
KR20140040347A (en) Solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination