KR20140025704A - Nitride-based light emitting device and method for manufacturing the same - Google Patents

Nitride-based light emitting device and method for manufacturing the same Download PDF

Info

Publication number
KR20140025704A
KR20140025704A KR1020120091685A KR20120091685A KR20140025704A KR 20140025704 A KR20140025704 A KR 20140025704A KR 1020120091685 A KR1020120091685 A KR 1020120091685A KR 20120091685 A KR20120091685 A KR 20120091685A KR 20140025704 A KR20140025704 A KR 20140025704A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
semiconductor
nitride
layer
light emitting
Prior art date
Application number
KR1020120091685A
Other languages
Korean (ko)
Other versions
KR101377970B1 (en
Inventor
정석구
방규현
장영학
김형구
전지나
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120091685A priority Critical patent/KR101377970B1/en
Priority to PCT/KR2013/001084 priority patent/WO2014030815A1/en
Publication of KR20140025704A publication Critical patent/KR20140025704A/en
Application granted granted Critical
Publication of KR101377970B1 publication Critical patent/KR101377970B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

The present invention relates to a semiconductor light emitting device and, specifically, to a nitride-based light emitting device and a method for manufacturing the same. The present invention comprises; a step of forming a first semiconductor layer including an a-side or m-side nitride-based light semiconductor on an r-side sapphire substrate; a step of forming a porosity mask layer on the first semiconductor layer; a step of forming a second semiconductor layer having an air gap on the porosity mask layer; a step of forming a semiconductor structure including a first conductivity semiconductor layer, an active layer, and a second conductivity semiconductor layer on the second semiconductor layer; a step of forming a first electrode on the semiconductor structure; a step of positioning a supporting substrate on the first electrode; a step of separating the sapphire substrate; a step of exposing the air gap and the semiconductor layer by eliminating the first semiconductor layer and the porosity mask layer exposed after separating the sapphire substrate; and a step of forming a second electrode on the second semiconductor layer. [Reference numerals] (S10) r-side sapphire substrate; (S11) Substrate heat treatment; (S21) Nuclear generating layer formation; (S22) First semiconductor layer formation; (S23) Porosity mask layer formation; (S24) Second semiconductor layer formation; (S30) Semiconductor structure formation; (S40) p-type electrode foramtion; (S50) Supporting substrate attachment; (S60) Sapphire substrate elimination; (S70) Etching; (S80) n-type electrode formation

Description

질화물계 발광 소자 및 그 제조방법 {Nitride-based light emitting device and method for manufacturing the same}Nitride-based light emitting device and method of manufacturing the same {Nitride-based light emitting device and method for manufacturing the same}

본 발명은 반도체 발광 소자에 관한 것으로 특히, 질화물계 발광 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor light emitting devices, and more particularly, to nitride based light emitting devices and a method of manufacturing the same.

청색 발광 다이오드와 같은 반도체 소자의 재료로 사용되는 질화 갈륨은 육방정계(Wurzite) 결정 구조를 가지는 재료로서, 주로 c-면의 결정 방향으로 박막을 성장하게 된다. 그 이유는 c-면의 결정 방향으로 성장하는 경우가 수평 성장이 용이하여 전위 등의 결함이 적은 고 품질의 박막을 얻을 수 있기 때문이다. Gallium nitride used as a material of a semiconductor device such as a blue light-emitting diode is a material having a hexagonal crystal structure, and a thin film is grown mainly in the crystal direction of the c-plane. This is because the case of growing in the crystal direction of the c-plane facilitates horizontal growth, and a thin film of high quality with few defects such as dislocations can be obtained.

이때, 성장 방향을 기준으로 할 때 동일 평면 상에 질소층과 갈륨층이 교차하여 반복되는 결정 구조를 가지게 된다. 질소와 갈륨 사이에 강한 내부 필드가 존재하게 되고 이에 기인하여 분극 현상이 발생하게 된다. At this time, when the growth direction is taken as a reference, the nitride layer and the gallium layer are crossed and repeated on the same plane. There is a strong internal field between nitrogen and gallium, which causes polarization.

형성된 내부 필드는 자발 분극(spontaneous polarization) 및 압전 분극(piezo-electric field)의 두 가지 성분으로 나누어지고, InAlGaN 재료와 같은 서로 다른 격자 상수를 가지는 층이 삽입되는 경우, 분극 효과는 증가하여 양자 가둠 스타크 효과(quantum confined Stark effect)가 발생할 수 있다.The inner field formed is divided into two components, spontaneous polarization and piezo-electric field. When a layer having different lattice constants such as an InAlGaN material is inserted, the polarization effect increases, A quantum confined Stark effect may occur.

예를 들어, 청색 발광 다이오드에서처럼 p-형 및 n-형 질화 갈륨(GaN) 층 사이에 알루미늄 인듐 질화 갈륨(InAlGaN) 활성층이 삽입된 구조에서 격자 상수 차이에 의해 층 사이에 변형이 발생하고, 이는 내부 필드를 생성시켜 활성층 에너지 밴드 구조의 구부러짐을 야기시킬 수 있다. For example, in a structure in which a gallium aluminum indium gallium nitride (InAlGaN) active layer is inserted between p-type and n-type gallium nitride (GaN) layers as in a blue light emitting diode, deformation occurs between layers due to difference in lattice constant, An internal field may be generated to cause bending of the active layer energy band structure.

결과적으로 활성층 내에서 전자 및 정공의 파동 함수는 공간적으로 분리가 일어나고 에너지 간극의 크기도 감소하게 되는데, 재결합 효율 저하의 주요 원인이 될 수 있다.As a result, the wave functions of electrons and holes in the active layer are spatially separated and the size of the energy gap is reduced, which may be a major cause of the recombination efficiency.

본 발명이 이루고자 하는 기술적 과제는, 이종 박막 성장 과정에서 발생하는 결정 결함의 형성을 최소화시키고 효율적으로 광 추출 구조를 형성할 수 있는 질화물계 발광 소자 및 그 제조방법을 제공하기 위한 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a nitride-based light emitting device capable of minimizing the formation of crystal defects occurring in a heterogeneous thin film growth process and efficiently forming a light extraction structure, and a method of manufacturing the same.

상기 기술적 과제를 이루기 위한 제 1관점으로서, 본 발명은, r-면 사파이어 기판 상에 a-면 또는 m-면 질화물계 반도체를 포함하는 제 1반도체층을 형성하는 단계; 상기 제 1반도체층 상에 다공성 마스크층을 형성하는 단계; 상기 다공성 마스크층 상에 공기 간극을 가지는 제 2반도체층을 형성하는 단계; 상기 제 2반도체층 상에, 제 1전도성 반도체층, 활성층 및 제 2전도성 반도체층을 포함하는 반도체 구조를 형성하는 단계; 상기 반도체 구조 상에 제 1전극을 형성하는 단계; 상기 제 1전극 상에 지지 기판을 위치시키는 단계; 상기 사파이어 기판을 분리시키는 단계; 상기 사파이어 기판이 분리되어 드러나는 상기 제 1반도체층과 상기 다공성 마스크층을 제거하여 상기 공기 간극 및 제 2반도체층을 노출시키는 단계; 및 상기 제 2반도체층 상에 제 2 전극을 형성하는 단계를 포함하여 구성된다.As a first aspect for achieving the above technical problem, the present invention, forming a first semiconductor layer including an a-plane or m-plane nitride-based semiconductor on the r-plane sapphire substrate; Forming a porous mask layer on the first semiconductor layer; Forming a second semiconductor layer having an air gap on the porous mask layer; Forming a semiconductor structure on the second semiconductor layer, the semiconductor structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; Forming a first electrode on the semiconductor structure; Positioning a support substrate on the first electrode; Separating the sapphire substrate; Removing the first semiconductor layer and the porous mask layer from which the sapphire substrate is separated and exposed to expose the air gap and the second semiconductor layer; And forming a second electrode on the second semiconductor layer.

여기서, 다공성 마스크층은, 유전체층을 포함할 수 있으며, 실리콘 질화물 또는 실리콘 산화물을 이용할 수 있다. 경우에 따라 실리콘 카바이드와 같은 물질을 이용할 수도 있다.Herein, the porous mask layer may include a dielectric layer, and may use silicon nitride or silicon oxide. In some cases, a material such as silicon carbide may be used.

이때, 공기 간극은, 불규칙적으로 분포할 수 있다.At this time, the air gap may be irregularly distributed.

여기서, 제 2반도체층은 상기 제 1반도체층보다 결함 밀도가 감소될 수 있다.Here, the defect density of the second semiconductor layer may be lower than that of the first semiconductor layer.

한편, 제 1반도체층, 제 2반도체층 및 반도체 구조 중 적어도 어느 하나 이상은 비극성 또는 준극성 반도체층일 수 있다.Meanwhile, at least one of the first semiconductor layer, the second semiconductor layer, and the semiconductor structure may be a nonpolar or semipolar semiconductor layer.

여기서, 다공성 마스크층 상에 공기 간극을 가지는 제 2반도체층을 형성하는 단계 이후에는, 상기 제 2반도체층 상에는 다공성 마스크층을 형성하는 단계; 및 상기 다공성 마스크층 상에 제 3반도체층을 형성하는 단계를 더 포함할 수 있다.Here, after forming the second semiconductor layer having an air gap on the porous mask layer, forming a porous mask layer on the second semiconductor layer; And forming a third semiconductor layer on the porous mask layer.

상기 기술적 과제를 이루기 위한 제 2관점으로서, 본 발명은, 지지 기판; 상기 지지 기판 상에 위치하며, 제 1전도성 반도체층, 활성층 및 제 2전도성 반도체층을 포함하고, 무분극 질화물계 반도체를 포함하는 반도체 구조; 상기 제 2형 반도체층 상에 위치하며, 일방향으로 서로 실질적으로 평행하게 위치하는 다수의 리지 패턴을 포함하는 광 추출 구조; 상기 제 1형 반도체층에 전기적으로 연결되는 제 1전극; 및 상기 제 2형 반도체층에 전기적으로 연결되는 제 2전극을 포함하여 구성될 수 있다.As a 2nd viewpoint for achieving the said technical subject, this invention is a support substrate; A semiconductor structure on the support substrate, the semiconductor structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, the semiconductor structure including a polarized nitride-based semiconductor; A light extraction structure on the second type semiconductor layer, the light extraction structure including a plurality of ridge patterns positioned substantially parallel to each other in one direction; A first electrode electrically connected to the first type semiconductor layer; And a second electrode electrically connected to the second type semiconductor layer.

여기서, 리지 패턴은 질화물 반도체의 c-축 방향과 평행하게 구성될 수 있다.Here, the ridge pattern may be configured parallel to the c-axis direction of the nitride semiconductor.

또한, 광 추출 구조는, 상기 리지 패턴에 대하여 실질적으로 수직인 선형 홈을 더 포함할 수 있다.In addition, the light extraction structure may further include a linear groove substantially perpendicular to the ridge pattern.

이때, 선형 홈은 상기 리지 패턴보다 폭이 넓게 형성될 수 있다.In this case, the linear groove may be formed wider than the ridge pattern.

여기서, 리지 패턴의 간격은 상기 선형 홈 사이의 간격보다 크게 형성될 수 있다.Here, the spacing of the ridge pattern may be larger than the spacing between the linear grooves.

여기서, 무분극 질화물계 반도체는, a-면 또는 m-면 질화물계 반도체일 수 있다.Here, the polarized nitride-based semiconductor may be an a-plane or an m-plane nitride-based semiconductor.

본 발명은 다음과 같은 효과가 있는 것이다.The present invention has the following effects.

첫째, 무분극 a-면 질화 갈륨계 이종 기판의 성장에 있어서, 다공성 마스크층을 인-시츄 성장시킴으로써, 결함 밀도를 현저히 감소시키고 발광 다이오드 소자에서 광 추출 효율을 개선시킬 수 있다. First, in the growth of a polarized a-plane gallium nitride based heterogeneous substrate, by in-situ growth of the porous mask layer, it is possible to significantly reduce the defect density and improve the light extraction efficiency in the light emitting diode device.

둘째, 마스크층으로 사용되는 유전체층을 질화물 반도체층의 성장 도중에 혹은 성장이 완료된 후에 제거하여 유전체층 상에 형성되는 공기 간극의 형상 및 부피를 제어할 수 있어 발광 다이오드의 광 추출 효율을 개선 시킬 수 있다.Second, the dielectric layer used as the mask layer may be removed during or after the growth of the nitride semiconductor layer to control the shape and volume of the air gap formed on the dielectric layer, thereby improving light extraction efficiency of the light emitting diode.

셋째, 수직형 발광 다이오드의 구조에서 공기 간극의 존재에 의해 기판의 분리를 용이하게 하고 n-형 질화물계 반도체층 표면 상에 별도의 공정 없이 광 추출 패턴을 구현할 수 있어 발광 다이오드의 광 추출 효율을 향상시킬 수 있다.Third, in the structure of the vertical light emitting diode, the separation of the substrate is facilitated by the presence of the air gap and the light extraction pattern can be realized on the surface of the n-type nitride based semiconductor layer without any process, thereby improving the light extraction efficiency of the light emitting diode. Can be improved.

도 1은 무분극 질화물계 발광 소자를 제작 과정의 일례를 나타내는 순서도이다.
도 2는 무분극 기판 상에 다공성 마스크층을 포함하는 질화 갈륨 층이 형성된 상태를 도시하는 단면도이다.
도 3은 다공성 마스크층이 이층으로 구비된 상태를 도시하는 단면도이다.
도 4는 다공성 마스크층을 포함하는 질화 갈륨 층이 형성된 상태의 외관 현미경 사진이다.
도 5는 다공성 마스크층을 포함하는 질화 갈륨 층 상에 반도체 구조를 형성한 상태를 나타내는 단면도이다.
도 6은 기판을 제거하는 상태를 나타내는 단면도이다.
도 7은 기판이 제거된 면의 SEM 사진이다.
도 8은 광 추출 구조를 가지는 발광 소자를 제조한 일례를 나타내는 단면도이다.
도 9는 광 추출 구조를 가지는 발광 소자의 다른 예를 나타내는 단면도이다.
도 10은 도 9의 발광 소자의 표면을 나타내는 SEM 사진이다.
도 11은 무분극 질화물계 발광 소자를 제작 과정의 다른 예를 나타내는 순서도이다.
도 12는 유전체 마스크층을 포함하는 질화 갈륨 층이 형성된 상태를 도시하는 단면도이다.
도 13은 유전체 마스크층의 일례를 나타내는 개략도이다.
도 14는 유전체 마스크층을 포함하는 질화 갈륨 층 상에 반도체 구조가 형성된 상태를 나타내는 단면도이다.
도 15는 광 추출 구조를 가지는 발광 소자의 또 다른 예를 나타내는 단면도이다.
도 16은 도 15의 발광 소자의 표면 형상을 나타내는 외관 현미경 사진이다.
도 17은 발광 소자의 표면 형상을 나타내는 SEM 사진이다.
도 18은 도 17의 10배 확대 사진이다.1 is a flow chart showing an example of a manufacturing process of a polarized nitride-based light emitting device.
2 is a cross-sectional view showing a state in which a gallium nitride layer including a porous mask layer is formed on a nonpolarized substrate.
3 is a cross-sectional view showing a state in which a porous mask layer is provided in two layers.
4 is an external micrograph of a state in which a gallium nitride layer including a porous mask layer is formed.
5 is a cross-sectional view illustrating a state in which a semiconductor structure is formed on a gallium nitride layer including a porous mask layer.
6 is a cross-sectional view illustrating a state in which a substrate is removed.
7 is an SEM photograph of the surface from which the substrate is removed.
8 is a cross-sectional view showing an example of manufacturing a light emitting device having a light extraction structure.
9 is a cross-sectional view showing another example of a light emitting device having a light extraction structure.
FIG. 10 is an SEM photograph showing the surface of the light emitting device of FIG. 9.
11 is a flowchart illustrating another example of a process of fabricating the nonpolarizing nitride-based light emitting device.
12 is a cross-sectional view showing a state in which a gallium nitride layer including a dielectric mask layer is formed.
13 is a schematic diagram showing an example of a dielectric mask layer.
14 is a cross-sectional view illustrating a state in which a semiconductor structure is formed on a gallium nitride layer including a dielectric mask layer.
15 is a cross-sectional view showing still another example of a light emitting device having a light extraction structure.
FIG. 16 is an appearance micrograph showing the surface shape of the light emitting device of FIG. 15.
17 is an SEM photograph showing the surface shape of a light emitting element.
FIG. 18 is a magnified photograph of FIG. 17.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. Rather, the intention is not to limit the invention to the particular forms disclosed, but rather, the invention includes all modifications, equivalents and substitutions that are consistent with the spirit of the invention as defined by the claims.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. It will be appreciated that when an element such as a layer, region or substrate is referred to as being present on another element "on," it may be directly on the other element or there may be an intermediate element in between .

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and / or regions, such elements, components, regions, layers and / And should not be limited by these terms.

무분극 질화물계 반도체는 성장 방향으로의 분극 현상이 존재하지 않은 결정 재료를 의미하는데, c-면과 90°방향으로 회전시킨 방향으로 성장하여 구현할 수 있다. The non-polarization nitride-based semiconductor means a crystal material having no polarization phenomenon in the growth direction, and can be realized by growing in a direction rotated in the 90 ° direction with the c-plane.

이 경우 성장 방향을 기준으로 할 때, 질화 갈륨의 예를 들면, 질소층과 갈륨층이 평면 내에서 동일한 수를 가지기 때문에 성장 방향으로의 내부 필드가 상쇄되어 분극 특성이 나타나지 않는다. 따라서 통상의 c-면 질화 갈륨의 압전 분극에 의한 에너지 밴드의 왜곡 현상이 발생하지 않게 되고, 활성층에서의 전자와 정공의 재결합 효율 감소와 같은 문제점을 개선할 수 있다는 장점을 가진다. In this case, when the growth direction is taken as a reference, for example, since the nitrogen layer and the gallium layer have the same number in the plane, the internal field in the growth direction is canceled and the polarization characteristic does not appear. Therefore, distortion of the energy band due to the piezoelectric polarization of the conventional c-plane gallium nitride does not occur, and the problems such as reduction of recombination efficiency of electrons and holes in the active layer can be improved.

또한 일정 두께 이하로 활성층 설계가 제한되는 c-면 질화 갈륨계 재료와는 달리, 두께의 제한을 크게 완화시킬 수 있어 대전류 구동에 적합한 활성층 설계가 가능할 수 있다. 현재까지, 이러한 이종 기판을 이용한 무분극 질화 갈륨의 박막 성장에 있어서는 주로 r-면의 사파이어 기판 상에 a-면 또는 m-면 질화 갈륨을 성장하는 기술이 활용된다.Unlike the c-plane gallium nitride-based material, which is limited in the active layer design to a certain thickness or less, the thickness limitation can be largely mitigated and the active layer design suitable for high current driving can be realized. To date, in thin film growth of polarized gallium nitride using such a heterogeneous substrate, a technique of growing a-plane or m-plane gallium nitride on an r-plane sapphire substrate is mainly utilized.

발광 다이오드의 광전 효율은 크게 세 가지 종류의 효율로 구성된다. 활성층 외부에서 주입된 전자가 어느 정도 발광 재결합에 의해 광자(photon)으로 변환하는지를 나타내는 내부 양자 효율(internal quantum efficiency), 생성된 광자가 내부 결함 등에 의한 광 손실 없이 발광 다이오드 외부로 방출되는 정도를 나타내는 광 추출 효율(light extraction efficiency), 마지막으로 직렬 저항 성분에 의한 전압 강하를 표현하는 주입 효율(injection efficiency) 등으로 구분할 수 있다. The photovoltaic efficiency of a light emitting diode is roughly composed of three kinds of efficiencies. An internal quantum efficiency indicating how much electrons injected from the outside of the active layer are converted into photons by light emission recombination and a degree of emission of the generated photons to the outside of the light emitting diode Light extraction efficiency, and injection efficiency, which represents the voltage drop due to the series resistance component.

광 추출 효율을 향상시키기 위한 기술로는 주로 굴절률이 서로 다른 층들 사이에서 발생하는 내부 전반사(total internal reflection) 효과를 최소화시키도록 하는 설계 방식을 채용하고 있다. As a technique for improving light extraction efficiency, a design scheme is mainly employed to minimize the total internal reflection effect between layers having different refractive indices.

c-면 질화 갈륨계 발광 다이오드에서는 사파이어 기판 상에 요철 형상을 형성하여 발광 다이오드 상부로 더 많은 광을 추출하도록 하는 패턴된 사파이어 기판(patterned sapphire substrate : PSS) 기술과 발광 다이오드 상부에 위치하는 p-형 반도체 표면 영역에 일정 크기의 요철 형상을 구현하여 p-형 질화 갈륨층과 외부 영역 간에서 전반사 확률을 줄여주는 p-GaN 표면 러프닝(surface roughening) 기술이 일반적으로 사용될 수 있다. In a c-plane gallium nitride based light emitting diode, a patterned sapphire substrate (PSS) technique for forming a concave-convex shape on a sapphire substrate to extract more light onto the light emitting diode, and a p- A p-GaN surface roughening technique which reduces the total reflection probability between the p-type gallium nitride layer and the outer region by implementing a concave-convex shape having a predetermined size on the surface of the semiconductor region can be generally used.

무분극 질화 갈륨계 이종 박막 성장에서는 평면 방향으로 등방성의 성장 특성을 가지는 c-면 질화 갈륨과 달리, 평면 방향으로 이방성의 에피 성장 특성이 있으며 특히 c-면 방향으로의 성장이 우선되는 특징을 가진다. 따라서 결함이 적은 고품위의 질화 갈륨층을 성장하기가 용이하지 않으며, 또한 평탄화 특성이 뛰어난 박막을 구현하는데 난점을 가지게 되어 요철 형상을 존재하는 사파이어 기판 상에 고품위의 무분극 질화 갈륨계 이종 박막 성장을 하는 것이 쉽지 않다. Unlike c-plane gallium nitride, which has isotropic growth characteristics in the planar direction, the nonpolarized gallium nitride-based thin film growth has anisotropic epitaxial growth characteristics in the planar direction, and particularly, growth in the c-plane direction is preferential . Therefore, it is difficult to grow a high-quality gallium nitride layer having few defects, and it is difficult to realize a thin film having excellent planarization characteristics, so that a high-quality nonpolarized gallium nitride-based thin film is grown on a sapphire substrate having concave- It is not easy to do.

또한 p-GaN 표면 요철 형상화 방식에 있어서도, 서로 다른 결정 성장 특성에 기인하여 c-면에서 적용되는 마그네슘 주입이나 낮은 성장 온도 등에 의해 질화 갈륨층의 표면 형상을 제어하는 데 있어서 어려운 점이 있다.Also, in the p-GaN surface irregularity shaping method, there is a difficulty in controlling the surface shape of the gallium nitride layer by magnesium injection or low growth temperature applied in the c-plane due to different crystal growth characteristics.

이상에서 설명한 바와 같이, a-면 또는 m-면 질화물계(또는 질화 갈륨계) 박막의 경우, 결정 특성이 c-면과는 달리 90°회전되어 있는 결정 구조를 가지므로 습식 식각을 통해서는 c-면에서 나타나는 표면 광 추출 패턴의 형상을 동일하게 구현할 수 없다.As described above, in the case of a-plane or m-plane nitride-based (or gallium nitride-based) thin film, since the crystal characteristic is rotated by 90 ° differently from the c-plane, the wet etching is performed through c. The shape of the surface light extraction pattern appearing on the surface cannot be realized in the same way.

따라서 본 발명에서는 인-시츄(in-situ) 성장되며 나노 포러스(nano-porous) 구조를 가지는 다공성 마스크층을 이용하여 질화물 반도체의 품질을 향상시킬 수 있을 뿐 아니라, 발광 소자의 표면 광 추출 형상을 용이하게 구현할 수 있다.Therefore, in the present invention, the quality of the nitride semiconductor may be improved by using a porous mask layer grown in-situ and having a nano-porous structure, and the surface light extraction shape of the light emitting device may be improved. It can be easily implemented.

또한, 익스-시츄(ex-situ) 성장되며, 단위 형상을 가지는 마스크층을 이용하여 질화물 반도체의 품질을 향상시킬 수 있을 뿐 아니라, 발광 소자의 표면 광 추출 형상을 용이하게 구현할 수 있다.In addition, the quality of the nitride semiconductor may be improved by using a mask layer ex-situ grown and having a unit shape, and the surface light extraction shape of the light emitting device may be easily implemented.

이하, 위에서 언급한 이종 기판을 이용한 무분극 질화물계 반도체의 박막 성장에 있어서는 r-면의 사파이어 기판 상에 a-면 또는 m-면 질화 갈륨 반도체 재료를 성장시켜 제작하는 무분극 발광 다이오드 및 그의 제조 공정을 첨부 도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, in the thin film growth of a polarized nitride-based semiconductor using the above-mentioned hetero substrate, a polarized light emitting diode which is produced by growing an a-plane or m-plane gallium nitride semiconductor material on an r-plane sapphire substrate and its manufacture The process will be described in detail with reference to the accompanying drawings as follows.

도 1은 무분극 질화물계 발광 소자를 제작과정의 일례를 나타내는 순서도이고, 도 2에서는 기판(100) 상에 다공성 마스크층(220)을 포함하는 질화물 반도체층(200)이 형성된 상태를 도시하고 있다. 아래에서 도면을 참조하여 기술되는 설명은 도 1을 함께 참조하여 설명한다.1 is a flowchart illustrating an example of a process of fabricating a polarized nitride-based light emitting device, and FIG. 2 illustrates a state in which a nitride semiconductor layer 200 including a porous mask layer 220 is formed on a substrate 100. . The description described below with reference to the drawings will be described with reference to FIG. 1.

여기서 기판(100)은 무분극(non-polar) 기판(110)을 이용하며, r-면([1-102] 면) 사파이어 기판이 이용될 수 있다. 그외의 무분극을 가지는 다양한 기판이 이용될 수 있음은 물론이다. 즉, a-면 실리콘 카바이드(SiC), m-면 SiC, 스피넬(spinel) 등의 기판이 이용될 수도 있다.The substrate 100 may be a non-polar substrate 110, and an r-plane ([1-102]) sapphire substrate may be used. Of course, various substrates having other polarizations may be used. That is, a substrate such as a-side silicon carbide (SiC), m-side SiC, spinel, or the like may be used.

이하, r-면 사파이어 기판(100)을 이용하는 예를 들어 설명한다. 이를 위하여, 먼저, r-면 사파이어 기판(100)을 준비하고(S10), 이 사파이어 기판(100) 상에 질화물 반도체층(200)을 형성한다(S20). Hereinafter, an example using the r-plane sapphire substrate 100 will be described. To this end, first, the r-plane sapphire substrate 100 is prepared (S10), and the nitride semiconductor layer 200 is formed on the sapphire substrate 100 (S20).

이때, 질화물 반도체층(200)을 형성하기 전에 질소(N2) 분위기에서 사파이어 기판(100)을 열처리(annealing)하는 공정(S11)이 더 포함될 수 있다.In this case, before forming the nitride semiconductor layer 200, a process (S11) of annealing the sapphire substrate 100 in a nitrogen (N 2 ) atmosphere may be further included.

이러한 질화물 반도체층(200)의 형성은 아래와 같은 과정으로 이루어질 수 있다. 또한, 질화물 반도체층(200)은 무분극(비극성) 또는 준극성 반도체층을 이룰 수 있다.The nitride semiconductor layer 200 may be formed by the following process. In addition, the nitride semiconductor layer 200 may form a nonpolar (nonpolar) or semipolar semiconductor layer.

먼저, r-면 사파이어 기판(100) 상에 저온 또는 고온에서 성장시키는 질화 갈륨(GaN), 질화 알루미늄(AlN), 또는 알루미늄 질화 갈륨(AlGaN)을 이용한 핵 생성층을 형성한다(S21).First, a nucleation layer using gallium nitride (GaN), aluminum nitride (AlN), or aluminum gallium nitride (AlGaN) grown at low or high temperatures is formed on the r-plane sapphire substrate 100 (S21).

이후, 핵 생성층 상에 a-면 또는 m-면 질화 갈륨(GaN) 반도체를 이용하여 제 1반도체층(210)을 형성한다(S22). 이러한 제 1반도체층(210)의 형성은 핵 생성층의 형성 과정보다 상대적으로 고온에서 이루어질 수 있다.Thereafter, the first semiconductor layer 210 is formed on the nucleation layer by using an a-plane or m-plane gallium nitride (GaN) semiconductor (S22). The formation of the first semiconductor layer 210 may be performed at a relatively high temperature than the process of forming the nucleation layer.

다음에, 제 1반도체층(210) 상에 다공성 마스크층(220)을 형성한다(S23).Next, a porous mask layer 220 is formed on the first semiconductor layer 210 (S23).

다공성 마스크층(220)은 유전체층을 이용할 수 있으며, 실리콘 질화막 또는 실리콘 산화막 등의 나노 미터 단위의 다공성을 가지는 층이라면 어떤 층이든 이용될 수 있으며, 경우에 따라, 실리콘 카바이드와 같은 반도체를 이용할 수도 있다.The porous mask layer 220 may use a dielectric layer. Any layer may be used as long as the layer has a nanometer porosity such as a silicon nitride film or a silicon oxide film. In some cases, a semiconductor such as silicon carbide may be used. .

여기서는 실리콘 질화막(SiNx)을 이용한 예를 설명한다.Here, an example using a silicon nitride film (SiNx) will be described.

실리콘 질화막은 질소 분위기 및 높은 성장 온도에서 제 1반도체층(210) 상에 연속적으로 성장된다. 즉, 실리콘 질화막은 제 1반도체층(210)을 성장시키는 성장 장비 내에서 인-시츄(in-situ) 성장될 수 있다.The silicon nitride film is continuously grown on the first semiconductor layer 210 in a nitrogen atmosphere and a high growth temperature. That is, the silicon nitride film may be grown in-situ in the growth equipment for growing the first semiconductor layer 210.

이러한 실리콘 질화막은 미세 구멍들을 포함하는 나노 포러스(nano-porous) 구조를 가지는데, 이는 결과적으로 박막 성장 과정에서 선택적인 마스크의 역할을 수행할 수 있다. 즉, 질화 갈륨은 다공성 구조의 열려 있는 영역을 통하여 성장되며, 막혀 있는 곳에서는 성장이 진행되지 못한다.The silicon nitride film has a nano-porous structure including fine pores, which may serve as a selective mask in the thin film growth process. That is, gallium nitride is grown through the open area of the porous structure, the growth does not proceed where it is blocked.

이후, 실리콘 질화막이 형성된 상태에서 박막 성장이 계속되는 경우에 수평 방향으로의 박막 성장을 통해 질화 갈륨은 병합되어 제 2반도체층(240)이 형성된다(S24). Subsequently, when thin film growth is continued while the silicon nitride film is formed, gallium nitride is merged through thin film growth in a horizontal direction to form a second semiconductor layer 240 (S24).

즉, 이 과정에서 성장 모드가 3차원 성장에서 2차원 성장 모드로 전환되며, 수직 방향의 성장이 이루어지지 못하는 다공성 마스크층(220) 상에는 공기 간극(230)이 형성된다. 이러한 공기 간극(230)은 불규칙적으로 평면 상에 분포할 수 있다.That is, in this process, the growth mode is switched from the three-dimensional growth to the two-dimensional growth mode, and the air gap 230 is formed on the porous mask layer 220 which cannot grow in the vertical direction. The air gap 230 may be irregularly distributed on the plane.

이러한 제 2반도체층(240)은 제 1반도체층(210)을 따라 a-면 또는 m-면 질화 갈륨 반도체로 성장된다.The second semiconductor layer 240 is grown along the first semiconductor layer 210 to an a-plane or m-plane gallium nitride semiconductor.

공기 간극(230)의 밀도와 크기는 실리콘 질화막의 다공성 정도에 의해 결정될 수 있다.The density and size of the air gap 230 may be determined by the porosity of the silicon nitride film.

이러한 선택적 박막 성장 과정에서 전위(dislocation)와 같은 결정 결함이 차단되거나 그 전파 방향이 수평 방향으로 변화되면서 결함이 병합되는 과정에 의하여, 결함의 밀도를 크게 줄이는 효과를 가지게 된다.In the selective thin film growth process, crystal defects such as dislocations are blocked, or the defects are merged while the propagation direction is changed in the horizontal direction, thereby significantly reducing the density of the defects.

이러한 다공성 마스크층(220)의 성장은 질화 갈륨 층인 제 1반도체층(210) 및 제 2반도체층(240)과 마찬가지로 MOCVD(metal organic chemical vapor deposition) 또는 HVPE(hydride vapor phase epitaxy) 등의 설비 내에서 연속적으로 인 시츄(in-situ) 성장될 수 있다.The growth of the porous mask layer 220 is similar to that of the first semiconductor layer 210 and the second semiconductor layer 240, which are gallium nitride layers, in a facility such as metal organic chemical vapor deposition (MOCVD) or hydride vapor phase epitaxy (HVPE). It can be grown in-situ continuously.

이때, 제 1반도체층(210) 또는 제 2반도체층(240) 중 적어도 어느 하나 이상은 도핑 되어 전도성 반도체층이 될 수 있다. 또한 비의도적인 도핑에 의하여 전도성 반도체층이 될 수도 있다.In this case, at least one of the first semiconductor layer 210 or the second semiconductor layer 240 may be doped to become a conductive semiconductor layer. It may also be a conductive semiconductor layer by unintentional doping.

한편, 도 3에서 도시하는 바와 같이, 이러한 다공성 마스크층(220)은 두 층 이상 포함될 수 있다.Meanwhile, as shown in FIG. 3, two or more layers of the porous mask layer 220 may be included.

즉, 제 2반도체층(240) 상에 하측의 다공성 마스크층(220)과 어긋나는 위치에 다른 다공성 마스크층(250)을 더 형성할 수 있다.That is, another porous mask layer 250 may be further formed on the second semiconductor layer 240 at a position that is displaced from the lower porous mask layer 220.

이때, 질화 갈륨의 성장은 다시 서로 병합되어 제 3반도체층(270)의 성장으로 이어지게 되고, 마찬가지로 이러한 다공성 마스크층(250) 상에는 공기 간극(260)이 형성될 수 있다.In this case, the growth of gallium nitride may be merged with each other to lead to the growth of the third semiconductor layer 270, and likewise, an air gap 260 may be formed on the porous mask layer 250.

도 4는 다공성 마스크층(220)을 포함하는 질화 갈륨 층(200)이 형성된 상태의 외관 현미경 사진을 나타내고 있으며, 다수의 공기 간극이 불규칙적으로 분포되어 있음을 알 수 있다. 이러한 공기 간극은 추후에 광 추출 구조(600; 도 8 참고)로 이용될 수 있다.4 shows an external micrograph of a state in which a gallium nitride layer 200 including the porous mask layer 220 is formed, and it can be seen that a plurality of air gaps are irregularly distributed. This air gap may later be used as the light extraction structure 600 (see FIG. 8).

이후, 도 2와 같이 제 1반도체층(210), 다공성 마스크층(220) 및 제 2반도체층(240)을 포함하는 질화물 반도체층(200)이 형성된 상태에서 발광 소자의 제작을 위한 공정이 더 이루어진다.Thereafter, as illustrated in FIG. 2, a process for fabricating a light emitting device in a state where the nitride semiconductor layer 200 including the first semiconductor layer 210, the porous mask layer 220, and the second semiconductor layer 240 is formed is further formed. Is done.

먼저, 도 5에서와 같이, 제 2반도체층(240) 상에 n-형 반도체층(310), 활성층(320), 및 p-형 반도체층(330)을 포함하는 반도체 구조(300)를 성장시킨다(S30).First, as shown in FIG. 5, the semiconductor structure 300 including the n-type semiconductor layer 310, the active layer 320, and the p-type semiconductor layer 330 is grown on the second semiconductor layer 240. Let (S30).

이후, 반도체 구조(300) 상에는 p-형 전극(400)을 형성하고(S40), 이 p-형 전극(400) 상에는 지지 기판(500)을 위치시킨다(S50).Thereafter, the p-type electrode 400 is formed on the semiconductor structure 300 (S40), and the support substrate 500 is positioned on the p-type electrode 400 (S50).

지지 기판(500)은 사파이어 기판(100)을 제거하는 경우에 발광 소자 구조를 지지할 수 있는 전도성 기판으로서, 보통 금속 또는 반도체 기판을 이용할 수 있다.The support substrate 500 is a conductive substrate capable of supporting the light emitting device structure when the sapphire substrate 100 is removed, and may be a metal or semiconductor substrate.

이와 같이, 지지 기판(500)으로 금속 또는 반도체 기판을 이용하는 경우에는 솔더를 이용하여 p-형 전극(400) 상에 부착하여 위치시킬 수 있다.As such, in the case of using a metal or semiconductor substrate as the support substrate 500, it may be attached and positioned on the p-type electrode 400 using solder.

따라서, 이러한 지지 기판(500)에는 p-형 전극(400)과의 부착을 위한 솔더층(도시되지 않음) 및 이 솔더층이 p-형 전극(400) 측으로 확산되는 것을 방지하기 위한 확산방지층(도시되지 않음) 등을 포함할 수 있다.Accordingly, the support substrate 500 includes a solder layer (not shown) for attachment to the p-type electrode 400 and a diffusion barrier layer for preventing the solder layer from diffusing to the p-type electrode 400. And not shown).

다음에는, 도 6에서 도시하는 바와 같이, 지지 기판(500)으로 발광 소자 구조를 지지시킨 상태에서 사파이어 기판(100)을 제거한다(S60).Next, as shown in FIG. 6, the sapphire substrate 100 is removed while the light emitting element structure is supported by the supporting substrate 500 (S60).

이러한 사파이어 기판(100)의 제거는 레이저를 이용하는 레이저 리프트 오프(laser lift-off) 또는 식각을 이용하는 케미컬 리프트 오프(chemical lift-off) 공정이 이용될 수 있다.Removal of the sapphire substrate 100 may be a laser lift-off using a laser or a chemical lift-off process using etching.

레이저 리프트 오프 방법을 이용하는 경우, 레이저는 엑시머 레이저(Excimer laser)를 이용할 수 있고, 이 엑시머 레이저의 빔 크기는 1332×1330 ㎛의 크기를 가질 수 있으며, 레이저 파워는 740 mW인 레이저를 이용할 수 있다.When using the laser lift-off method, the laser may use an excimer laser, the excimer laser may have a beam size of 1332 × 1330 μm, and a laser having a laser power of 740 mW. .

도 7에서는 이러한 사파이어 기판(100)이 제거된 면의 SEM(scaning electron microscopy) 사진을 나타내고 있다. 7 shows a scanning electron microscopy (SEM) photograph of the surface from which the sapphire substrate 100 is removed.

이 사진으로부터, 다공성 마스크층(220)에 의해 형성된 공기 간극이 그대로 분포되어 있음을 알 수 있다.From this photograph, it can be seen that the air gap formed by the porous mask layer 220 is distributed as it is.

다음에, 제 1반도체층(210)과 다공성 마스크층(220)을 제거하여 공기 간극(230)이 드러나도록 하면 도 8과 같은 상태가 되며, 이러한 공기 간극은 발광 소자의 표면에 요철(610)을 형성하게 되어, 광 추출 구조(600)를 이루게 된다.Next, when the air gap 230 is exposed by removing the first semiconductor layer 210 and the porous mask layer 220, the air gap 230 is in a state as shown in FIG. 8, and the air gap is uneven 610 on the surface of the light emitting device. To form a light extraction structure 600.

이후, 제 2반도체층(240) 상에 n-형 전극(700)을 형성한다(S80). 제 2반도체층(240)이 도핑된 경우라면 도 8과 같은 구조를 이룰 수 있고, 도핑되지 않은 경우라면, n-형 전극(700)이 형성될 부분을 식각하여 n-형 전극(700)이 n-형 반도체층(310)과 직접 접촉될 수 있도록 할 수도 있다.Thereafter, the n-type electrode 700 is formed on the second semiconductor layer 240 (S80). If the second semiconductor layer 240 is doped, it may have a structure as shown in FIG. 8, and if not, the n-type electrode 700 may be etched by etching the portion where the n-type electrode 700 is to be formed. It may also be in direct contact with the n-type semiconductor layer 310.

한편, 도 9에서 도시하는 바와 같이, 식각에 의하여 제 2반도체층(240)까지 제거하고, n-형 반도체층(310)까지 식각하여(S70) 요철(620)을 형성함으로써 광 추출 구조(600)를 형성할 수도 있다.Meanwhile, as shown in FIG. 9, the light extracting structure 600 is formed by removing up to the second semiconductor layer 240 by etching and etching up to the n-type semiconductor layer 310 (S70) to form the unevenness 620. ) May be formed.

즉, 공기 간극이 형성된 면을 식각하면 이 공기 간극에 의한 요철(610)이 식각에 의하여 n-형 반도체층(310) 측으로 더 진행되게 되고, 이는 n-형 반도체층(310)의 요철(620)까지 이어질 수 있다. That is, when etching the surface on which the air gap is formed, the unevenness 610 due to the air gap is further advanced to the n-type semiconductor layer 310 by etching, which is the unevenness 620 of the n-type semiconductor layer 310. Can lead to).

이와 같은 식각 방법은 건식 식각 방법이 이용될 수 있다.Such an etching method may be a dry etching method.

건식 식각은 ICP RIE(inductive coupled plasm reactive ion etching) 법을 이용할 수 있으며, 이때의 조건은, 5 mTorr의 압력 하에서, Ar, BCl3, Cl2의 분위기에서 250 W의 파워로 수행될 수 있다.Dry etching may use the ICP inductively coupled plasm reactive ion etching (RIE) method, and the condition may be performed at a power of 250 W in an atmosphere of Ar, BCl 3 , and Cl 2 under a pressure of 5 mTorr.

이러한 과정에서 드러난 n-형 반도체층(310) 상에 n-형 전극(710)을 형성할 수 있다(S80).The n-type electrode 710 may be formed on the n-type semiconductor layer 310 revealed in this process (S80).

도 10에서는, 이러한 식각 공정 후의 SEM 사진을 나타내고 있다. 이는 도 7보다 더 확대된 상태를 도시하고 있으며, 다수의 공기 간극이 나타나 있음을 알 수 있고, 이러한 공기 간극은 광 추출 구조(600)로 이용될 수 있는 것이다.In FIG. 10, the SEM photograph after such an etching process is shown. This shows an enlarged state than FIG. 7, and it can be seen that a plurality of air gaps are shown, which can be used as the light extraction structure 600.

광 추출 구조(600)의 요철(620)은 나노 미터 단위의 크기를 가진다. 즉, 수 나노 미터 내지 수백 나노 미터의 크기를 가질 수 있다. 그러나 요철(620)의 단위 크기는 더 작은 크기를 가질 수 있으며, 수 Å 내지 수십 Å 단위의 크기를 가질 수 있다.The unevenness 620 of the light extracting structure 600 has a size in nanometers. That is, it may have a size of several nanometers to several hundred nanometers. However, the unit size of the concave-convex 620 may have a smaller size, and may have a size of several milliseconds to several tens of micrometers.

도 11은 무분극 질화물계 발광 소자를 제작과정의 일례를 나타내는 순서도이고, 도 12에서는 기판(100) 상에 유전체 마스크층(221)을 포함하는 질화물 반도체층(200)이 형성된 상태를 도시하고 있다. 아래에서 도면을 참조하여 기술되는 설명은 도 11을 함께 참조하여 설명한다.FIG. 11 is a flowchart illustrating an example of a process of fabricating a polarized nitride-based light emitting device, and FIG. 12 illustrates a state in which a nitride semiconductor layer 200 including a dielectric mask layer 221 is formed on a substrate 100. . A description described below with reference to the drawings will be described with reference to FIG. 11.

여기서 기판(100)은 무분극(non-polar) 기판(100)을 이용하며, r-면([1-102] 면) 사파이어 기판이 이용될 수 있다. 그외의 무분극을 가지는 다양한 기판이 이용될 수 있음은 물론이다. 즉, a-면 실리콘 카바이드(SiC), m-면 SiC, 스피넬(spinel) 등의 기판이 이용될 수도 있다.In this case, the substrate 100 uses a non-polar substrate 100, and an r-plane ([1-102] surface) sapphire substrate may be used. Of course, various substrates having other polarizations may be used. That is, a substrate such as a-side silicon carbide (SiC), m-side SiC, spinel, or the like may be used.

이하, 사파이어 기판(100)을 이용하는 경우를 예를 들어 설명한다.Hereinafter, the case where the sapphire substrate 100 is used is explained, for example.

이와 같은 질화물 반도체층(200)은 a-면 또는 m-면 질화 갈륨 반도체를 포함할 수 있다. 즉, 이러한 질화물 반도체층(200)은 무분극(비극성) 또는 준극성 반도체층을 이룰 수 있다.The nitride semiconductor layer 200 may include an a-plane or an m-plane gallium nitride semiconductor. That is, the nitride semiconductor layer 200 may form a nonpolar (nonpolar) or semipolar semiconductor layer.

이러한 질화물 반도체층(200)은, 제 1반도체층(210), 유전체 마스크층(221) 및 제 2반도체층(240)을 포함할 수 있다.The nitride semiconductor layer 200 may include a first semiconductor layer 210, a dielectric mask layer 221, and a second semiconductor layer 240.

발광 소자의 제작을 위하여, 먼저, 사파이어 기판(100) 상에 제 1반도체층(210)을 형성한다(S100). 이러한 제 1반도체층(210)은 a-면 또는 m-면 질화 갈륨 반도체를 포함할 수 있다. In order to fabricate the light emitting device, first, a first semiconductor layer 210 is formed on the sapphire substrate 100 (S100). The first semiconductor layer 210 may include an a-plane or m-plane gallium nitride semiconductor.

이러한 제 1반도체층(210)은 저온 또는 고온에서 성장시키는 질화 갈륨(GaN), 질화 알루미늄(AlN), 또는 알루미늄 질화 갈륨(AlGaN)을 이용한 핵 생성층을 포함할 수 있다.The first semiconductor layer 210 may include a nucleation layer using gallium nitride (GaN), aluminum nitride (AlN), or aluminum gallium nitride (AlGaN) grown at a low or high temperature.

이와 같은 제 1반도체층(210) 상에 유전체 마스크층(221)을 형성한다(S200).The dielectric mask layer 221 is formed on the first semiconductor layer 210 as described above (S200).

유전체 마스크층(221)은, 도 12에서와 같이, 유전체로 이루어지는 다수의 단위 구조(221)를 포함할 수 있다. 이러한 단위 구조(221)는 다각형 형상을 이룰 수 있고, 단위 구조(221) 사이의 폭은 실질적으로 일정한 것이 유리하다.The dielectric mask layer 221 may include a plurality of unit structures 221 made of a dielectric as shown in FIG. 12. The unit structure 221 may have a polygonal shape, and the width between the unit structures 221 may be substantially constant.

유전체 마스크층(221)은 10 내지 1000 nm 두께의 실리콘 산화막을 이용하여 마스크층으로 형성할 수 있다. The dielectric mask layer 221 may be formed as a mask layer using a silicon oxide film having a thickness of 10 to 1000 nm.

이러한 유전체 마스크층(221)은 익스-시츄(ex-situ) 성장되어 형성될 수 있다. 즉, 제 1반도체층(210)이 형성된 상태에서, 반도체 성장 장비 외측에서 별도로 제작될 수 있다. 이러한 실리콘 산화막의 증착은 PECVD(plasma enhanced chemical vapor deposition) 방식 혹은 스퍼터(sputter) 등의 방식을 사용할 수 있다.The dielectric mask layer 221 may be formed by ex-situ growth. That is, in the state where the first semiconductor layer 210 is formed, it may be manufactured separately from the outside of the semiconductor growth equipment. The silicon oxide film may be deposited using a plasma enhanced chemical vapor deposition (PECVD) method or a sputter method.

예를 들어, 반도체 성장 장비에서 꺼낸 상태에서, 실리콘 산화막을 증착하고, 이어, 이 실리콘 산화막을 식각하여 패턴을 형성함으로써 유전체 마스크층(221)을 형성할 수 있다.For example, the dielectric mask layer 221 may be formed by depositing a silicon oxide film and then etching the silicon oxide film to form a pattern while removing the semiconductor growth equipment.

이와 같이, 제 1반도체층(210) 상에 마스크층(221)이 위치하는 상태에서 반도체 성장 장비에 장입하여 질화물 반도체를 더 성장시켜 제 2반도체층(240)을 성장시키게 된다(S300). 이러한 제 2반도체층(240)은 제 1반도체층(210)을 따라 a-면 또는 m-면 질화 갈륨 반도체로 성장된다.As described above, in the state where the mask layer 221 is positioned on the first semiconductor layer 210, the semiconductor semiconductor is loaded into the semiconductor growth equipment to further grow the nitride semiconductor to grow the second semiconductor layer 240 (S300). The second semiconductor layer 240 is grown along the first semiconductor layer 210 to an a-plane or m-plane gallium nitride semiconductor.

이때, 주로 c 방향([0001] 방향)과 -c 방향([000-1] 방향)의 수평 방향으로 질화물 반도체 결정이 성장하게 되는데(도 13 참고), c 방향의 성장이 더 많이 이루어진다.At this time, the nitride semiconductor crystal is mainly grown in the horizontal direction of the c direction ([0001] direction) and the -c direction ([000-1] direction) (see FIG. 13).

a-면 질화물계 반도체의 경우에, 측면 성장의 전개는 a-면 질화 갈륨 결정 방향에 결정되는 이방성 특징을 가진다. 이때, 성장 전개의 기본적인 원리는 m-방향으로는 측면 방향으로의 성장이 거의 이루어지지 않으며 c 방향을 중심으로 성장이 일어나게 된다. In the case of an a-plane nitride-based semiconductor, the development of lateral growth has anisotropic characteristics that are determined in the a-plane gallium nitride crystal direction. At this time, the basic principle of growth development is that little growth occurs in the lateral direction in the m-direction, and growth occurs around the c direction.

특히 c 방향에 있어서 +c 방향으로는 빠른 측면 성장이 발생하고, -c 방향으로는 상대적으로 적은 성장 속도를 가지게 된다. In particular, in the c direction, fast side growth occurs in the + c direction, and has a relatively low growth rate in the -c direction.

즉, 무분극 질화 갈륨계 이종 박막 성장에서는 평면 방향으로 등방성의 성장 특성을 가지는 c-면 질화 갈륨과 달리, 평면 방향으로 이방성의 박막 성장 특성을 가지고 있으며 특히 c-면 방향으로의 성장이 우선되는 특징을 가진다. That is, in the nonpolarized gallium nitride-based hetero thin film growth, unlike the c-plane gallium nitride having the isotropic growth characteristic in the planar direction, it has the anisotropic thin film growth characteristic in the planar direction, and in particular, growth in the c-plane direction is preferred. Has characteristics.

따라서 결함이 적은 고품위의 질화 갈륨층을 성장하기가 용이하지 않고 평탄한 표면 특성을 가지는 박막을 구현하는 것이 용이하지 않다. 일반적으로는 사파이어 등과 같은 이종기판과 질화 갈륨계 재료 사이의 격자 상수 불일치와 열팽창 계수의 차이 등에 기인하여 전위(dislocation) 등의 결함이 발생할 수 있다.Therefore, it is not easy to grow a high quality gallium nitride layer with few defects, and it is not easy to implement a thin film having flat surface characteristics. In general, defects such as dislocations may occur due to a lattice constant mismatch between the dissimilar substrate such as sapphire and the like and a difference in thermal expansion coefficient.

이와 같은 결함은 마스크층(221)에 의하여 효과적으로 감소될 수 있고, 결국 질화물 반도체층의 품질과 광 추출 효율이 크게 향상될 수 있는 것이다.Such defects can be effectively reduced by the mask layer 221, and the quality and light extraction efficiency of the nitride semiconductor layer can be greatly improved.

이렇게 마스크층(221) 상에서 질화물 반도체의 성장이 이루어지면 단위 마스크(221) 상에 공기 간극(231)이 형성될 수 있다.As such, when the nitride semiconductor is grown on the mask layer 221, an air gap 231 may be formed on the unit mask 221.

즉, 질화물 반도체의 성장 과정에서 큰 수평 방향 및 수직 방향으로의 성장 속도 차이에 의해 단위 구조(221)를 이루는 유전체의 상부 영역에 경사면을 갖는 대략 피라미드 형태의 비어 있는 공간이 만들어지는데, 이 공간이 공기 간극(231)을 이루게 되는 것이다.That is, in the growth process of the nitride semiconductor, an approximately pyramid-shaped empty space having an inclined surface is formed in the upper region of the dielectric constituting the unit structure 221 due to a large horizontal and vertical growth rate difference. The air gap 231 is achieved.

따라서, 이 공기 간극(231)은 공기의 굴절률을 가지게 되며, 이러한 공기 간극(231)을 가지는 발광 소자 구조가 제작되었을 때의 광 추출 효율을 향상시킬 수 있는 장점을 가진다. Accordingly, the air gap 231 has an index of refraction of air and has an advantage of improving light extraction efficiency when a light emitting device structure having the air gap 231 is manufactured.

이러한 공기 간극(231)의 밀도와 크기는 마스크층(221)의 단위 구조의 형상과 크기 및 단위 구조 사이의 간격에 의해 결정될 수 있다.The density and size of the air gap 231 may be determined by the shape and size of the unit structure of the mask layer 221 and the distance between the unit structures.

또한, 선택적 박막 성장 과정에서 전위(dislocation)와 같은 결정 결함이 차단되거나 그 전파 방향이 수평 방향으로 변화되면서 결함이 병합되는 과정에 의하여, 결함의 밀도를 크게 줄이는 효과를 가지게 된다.In addition, in the selective thin film growth process, crystal defects such as dislocations are blocked, or the defects are merged while the propagation direction is changed in the horizontal direction, thereby significantly reducing the density of the defects.

제 1반도체층(210)과 제 2반도체층(240) 및 이후에 형성되는 반도체 구조(300; 도 14 참고)는 MOCVD(metal organic chemical vapor deposition) 또는 HVPE(hydride vapor phase epitaxy) 등의 설비에서 성장될 수 있다.The first semiconductor layer 210 and the second semiconductor layer 240 and the semiconductor structure 300 formed thereafter (see FIG. 14) may be used in a facility such as metal organic chemical vapor deposition (MOCVD) or hydride vapor phase epitaxy (HVPE). Can be grown.

이때, 제 1반도체층(210) 또는 제 2반도체층(240) 중 적어도 어느 하나 이상은 도핑 되어 전도성 반도체층이 될 수 있다. 또한 비의도적인 도핑에 의하여 전도성 반도체층이 될 수도 있다.In this case, at least one of the first semiconductor layer 210 or the second semiconductor layer 240 may be doped to become a conductive semiconductor layer. It may also be a conductive semiconductor layer by unintentional doping.

이후, 도 14에서 도시하는 바와 같이, 제 2반도체층(240) 상에 n-형 반도체층(310), 활성층(320), 및 p-형 반도체층(330)을 포함하는 반도체 구조(300)를 성장시킨다(S400).14, a semiconductor structure 300 including an n-type semiconductor layer 310, an active layer 320, and a p-type semiconductor layer 330 on the second semiconductor layer 240. Grow (S400).

다음에, 반도체 구조(300) 상에는 p-형 전극(400)을 형성하고(S500), 이 p-형 전극(400) 상에는 지지 기판(500)을 위치시킨다(S600).Next, the p-type electrode 400 is formed on the semiconductor structure 300 (S500), and the supporting substrate 500 is positioned on the p-type electrode 400 (S600).

지지 기판(500)은 성장 기판(100)을 제거하는 경우에 발광 소자 구조를 지지할 수 있는 전도성 기판으로서, 보통 금속 또는 반도체 기판을 이용할 수 있다.The support substrate 500 is a conductive substrate capable of supporting the light emitting device structure when the growth substrate 100 is removed, and a metal or semiconductor substrate may be usually used.

위에서 설명한 바와 같이, 지지 기판(500)으로 금속 또는 반도체 기판을 이용하는 경우에는 솔더를 이용하여 p-형 전극(400) 상에 부착하여 위치시킬 수 있다.As described above, in the case of using the metal or the semiconductor substrate as the support substrate 500, it may be attached and positioned on the p-type electrode 400 using solder.

따라서, 이러한 지지 기판(500)에는 p-형 전극(400)과의 부착을 위한 솔더층, 확산방지층(도시되지 않음) 등을 포함할 수 있다.Therefore, the support substrate 500 may include a solder layer, a diffusion barrier layer (not shown), and the like, for attachment to the p-type electrode 400.

다음에는, 도 15에서 도시하는 바와 같이, 지지 기판(500)으로 발광 소자 구조를 지지시킨 상태에서 사파이어 기판(100)을 제거하고(S700), 이어, 제 1반도체층(210)과 마스크층(221)까지 식각에 의하여 제거하여(S800), 공기 간극(231)이 광 추출 구조(600)를 이루는 요철(630)을 형성한다.Next, as shown in FIG. 15, the sapphire substrate 100 is removed while the light emitting device structure is supported by the supporting substrate 500 (S700), followed by the first semiconductor layer 210 and the mask layer ( By removing to 221 by etching (S800), the air gap 231 forms the unevenness 630 forming the light extraction structure 600.

이와 같은 광 추출 구조(600)의 형성은 건식 식각 방법을 통하여 이루어질 수 있다.The formation of the light extraction structure 600 may be performed through a dry etching method.

이때, 성장 기판(100)의 제거 및 건식 식각의 방법은 위에서 설명한 경우와 동일한 사항이 적용될 수 있다.In this case, the same method as the case described above may be applied to the method of removing and dry etching the growth substrate 100.

이후, 제 2반도체층(240) 상에 n-형 전극(700)을 형성한다(S900). 제 2반도체층(240)이 도핑된 경우라면 도 15와 같은 구조를 이룰 수 있고, 도핑되지 않은 경우라면, n-형 전극(700)이 형성될 부분을 식각하여 n-형 전극(700)이 n-형 반도체층(310)과 직접 접촉될 수 있도록 할 수도 있다.Thereafter, the n-type electrode 700 is formed on the second semiconductor layer 240 (S900). If the second semiconductor layer 240 is doped, it may have a structure as shown in FIG. 15. If not, the n-type electrode 700 may be etched by etching the portion where the n-type electrode 700 is to be formed. It may also be in direct contact with the n-type semiconductor layer 310.

또한, 식각을 통하여 제 2반도체층(240)을 제거할 수도 있으며, 이때, 요철(630)에 의한 광 추출 구조(600)는 제 2반도체층(240)이 제거되어 드러나는 n-형 반도체층(310)에 그대로 이어질 수 있다(이 경우, 도 9와 도식적으로 동일한 상태가 될 수 있다.).In addition, the second semiconductor layer 240 may be removed through etching, and in this case, the light extracting structure 600 by the unevenness 630 may be an n-type semiconductor layer (exposed by the second semiconductor layer 240 removed). 310 as is (in this case, it may be in the same state diagrammatically with FIG. 9).

도 16은 이러한 요철(630)에 의한 광 추출 구조(600)를 가지는 발광 소자의 표면 형상을 나타내고 있다.FIG. 16 shows the surface shape of the light emitting device having the light extraction structure 600 due to the unevenness 630.

이와 같은 표면 형상을 가지는 광 추출 구조(600)는 발광 소자의 광 추출 효율을 크게 향상시킬 수 있다.The light extraction structure 600 having such a surface shape can greatly improve the light extraction efficiency of the light emitting device.

도시하는 바와 같이, 이러한 광 추출 구조(600)는 일 방향으로 서로 실질적으로 평행하게 위치하는 다수의 리지 패턴(631)을 포함한다.As shown, this light extraction structure 600 includes a plurality of ridge patterns 631 positioned substantially parallel to each other in one direction.

이러한 리지 패턴(631)은 c 방향으로 배열되며, 이 리지 패턴(631)의 형성은 기판 분리 과정과 관련이 있을 수 있다.The ridge patterns 631 are arranged in the c direction, and the formation of the ridge patterns 631 may be related to the substrate separation process.

즉, 레이저에 의한 성장 기판(100)의 분리 과정에서, 공기 간극(231) 들 사이에 일정한 방향으로 크랙(crack)이 발생하게 되는데, 이를 건식 식각하는 과정에서 이 크랙 방향을 따라 리지 패턴(631)이 만들어질 수 있는 것이다.That is, in the process of separating the growth substrate 100 by a laser, cracks are generated in a predetermined direction between the air gaps 231. In the process of dry etching, a ridge pattern 631 is formed along the crack direction. ) Can be made.

그리고 이러한 건식 식각하는 과정에서, 공기 간극(231) 형상은 하부로 전이될 수 있다. 즉, n-형 반도체층(310) 방향으로 전이되어 확장되는 구조가 형성될 수 있다.In the dry etching process, the air gap 231 shape may be transferred downward. That is, the structure may be formed by transitioning to and extending in the direction of the n-type semiconductor layer 310.

도 16은 이러한 광 추출 구조가 형성된 발광 소자 표면의 현미경 사진으로서, 도 16에서 보면, 이러한 리지 패턴(631)에 대략적으로 수직인 선형 홈(632)이 위치함을 알 수 있는데, 이는 공기 간극(231)이 하부로 전이되어 나타나는 형상일 수 있고, 마스크층(221)이 제거되면서 나타나는 부분, 또는 이 부분이 건식 식각되어 하부로 전이되어 나타난 부분 중 어느 하나일 수 있다.FIG. 16 is a micrograph of the surface of the light emitting device in which the light extracting structure is formed. Referring to FIG. 16, it can be seen that a linear groove 632 is approximately perpendicular to the ridge pattern 631. 231 may be a shape that is shown to be transferred downward, and may be a portion that appears while the mask layer 221 is removed, or a portion that is shown by being dry-etched and transferred to the bottom.

이러한 선형 홈(632)은 리지 패턴(631)보다 폭이 더 크고, 깊이도 더 깊을 수 있다.The linear groove 632 may be larger in width and deeper than the ridge pattern 631.

이와 같은 리지 패턴(631)과 선형 홈(632)의 간격은 대략 마이크로 미터(㎛) 크기를 보인다. 즉, 수 마이크로 미터 내지 수백 마이크로 미터의 크기를 가질 수 있다.Such a gap between the ridge pattern 631 and the linear groove 632 shows approximately a micrometer (μm) in size. That is, it may have a size of several micrometers to several hundred micrometers.

도 17은 발광 소자 표면의 SEM 사진을 나타내고 있으며, 도 16에서 90도 회전된 상태를 나타내고 있다.FIG. 17 shows a SEM photograph of the surface of the light emitting device, and shows a state rotated 90 degrees in FIG. 16.

도 17에서 보면, 선형 홈이 보다 분명하게 드러남을 알 수 있는데, 서로 간격을 두고 이어지는 굵은 선들로 이루어짐을 알 수 있다. 또한, 이러한 선형 홈과 수직인 방향으로 미세하게 리지 패턴이 형성되어 있음을 알 수 있다.In FIG. 17, it can be seen that the linear grooves are more clearly revealed, and the linear grooves are formed of thick lines which are spaced apart from each other. In addition, it can be seen that the ridge pattern is finely formed in a direction perpendicular to the linear groove.

도 18은 도 17의 10배 확대 사진으로서, 가로 방향으로 배열된 리지 패턴과, 이 리지 패턴에 수직인 세로 방향으로 위치하는 선형 홈을 쉽게 알 수 있다.FIG. 18 is a 10-fold enlarged view of FIG. 17, in which the ridge patterns arranged in the horizontal direction and the linear grooves located in the vertical direction perpendicular to the ridge patterns can be easily seen.

한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.It should be noted that the embodiments of the present invention disclosed in the present specification and drawings are only illustrative of specific examples for the purpose of understanding and are not intended to limit the scope of the present invention. It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention are possible in addition to the embodiments disclosed herein.

100: 기판 200: 질화물 반도체층
300: 반도체 구조 400: p-형 전극
500: 지지 기판 600: 광 추출 구조
700: n-형 전극100 substrate 200 nitride semiconductor layer
300: semiconductor structure 400: p-type electrode
500: support substrate 600: light extraction structure
700: n-type electrode

Claims (15)

r-면 사파이어 기판 상에 a-면 또는 m-면 질화물계 반도체를 포함하는 제 1반도체층을 형성하는 단계;
상기 제 1반도체층 상에 다공성 마스크층을 형성하는 단계;
상기 다공성 마스크층 상에 공기 간극을 가지는 제 2반도체층을 형성하는 단계;
상기 제 2반도체층 상에, 제 1전도성 반도체층, 활성층 및 제 2전도성 반도체층을 포함하는 반도체 구조를 형성하는 단계;
상기 반도체 구조 상에 제 1전극을 형성하는 단계;
상기 제 1전극 상에 지지 기판을 위치시키는 단계;
상기 사파이어 기판을 분리시키는 단계;
상기 사파이어 기판이 분리되어 드러나는 상기 제 1반도체층과 상기 다공성 마스크층을 제거하여 상기 공기 간극 및 제 2반도체층을 노출시키는 단계; 및
상기 제 2반도체층 상에 제 2전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 질화물계 발광 소자의 제조 방법.forming a first semiconductor layer comprising an a-plane or m-plane nitride-based semiconductor on an r-plane sapphire substrate;
Forming a porous mask layer on the first semiconductor layer;
Forming a second semiconductor layer having an air gap on the porous mask layer;
Forming a semiconductor structure on the second semiconductor layer, the semiconductor structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
Forming a first electrode on the semiconductor structure;
Positioning a support substrate on the first electrode;
Separating the sapphire substrate;
Removing the first semiconductor layer and the porous mask layer from which the sapphire substrate is separated and exposed to expose the air gap and the second semiconductor layer; And
And forming a second electrode on the second semiconductor layer. 제 1항에 있어서, 상기 다공성 마스크층은, 유전체층을 포함하는 것을 특징으로 하는 질화물계 발광 소자의 제조 방법.The method of claim 1, wherein the porous mask layer comprises a dielectric layer. 제 2항에 있어서, 상기 유전체층은, 실리콘 질화물 또는 실리콘 산화물을 포함하는 것을 특징으로 하는 질화물계 발광 소자의 제조 방법.The method of manufacturing a nitride-based light emitting device according to claim 2, wherein the dielectric layer comprises silicon nitride or silicon oxide. 제 2항에 있어서, 상기 다공성 마스크층은, 실리콘 카바이드를 포함하는 것을 특징으로 하는 질화물계 발광 소자의 제조 방법.The method of manufacturing a nitride-based light emitting device according to claim 2, wherein the porous mask layer comprises silicon carbide. 제 1항에 있어서, 상기 공기 간극은, 불규칙적으로 분포하는 것을 특징으로 하는 질화물계 발광 소자의 제조 방법.The method of claim 1, wherein the air gap is irregularly distributed. 제 1항에 있어서, 상기 제 2반도체층은, 상기 제 1반도체층보다 결함 밀도가 감소된 것을 특징으로 하는 질화물계 발광 소자의 제조 방법.The method of claim 1, wherein the second semiconductor layer has a lower density of defects than the first semiconductor layer. 제 1항에 있어서, 상기 다공성 마스크층 상에 공기 간극을 가지는 제 2반도체층을 형성하는 단계 이후에는,
상기 제 2반도체층 상에는 다공성 마스크층을 더 형성하는 단계; 및
상기 다공성 마스크층 상에 제 3반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 발광 소자의 제조 방법.The method of claim 1, wherein after forming the second semiconductor layer having an air gap on the porous mask layer,
Forming a porous mask layer on the second semiconductor layer; And
The method of manufacturing a nitride-based light emitting device further comprises the step of forming a third semiconductor layer on the porous mask layer. 제 1항에 있어서, 상기 공기 간극 및 제 2반도체층을 노출시키는 단계 이후에는, 상기 제 2반도체층을 식각하는 단계를 더 포함하는 것을 특징으로 하는 무분극 질화물계 발광 소자의 제조 방법.The method of claim 1, further comprising etching the second semiconductor layer after exposing the air gap and the second semiconductor layer. 지지 기판;
상기 지지 기판 상에 위치하며, 질화물계 반도체를 포함하고, 제 1전도성 반도체층, 활성층 및 제 2전도성 반도체층을 포함하는 반도체 구조;
상기 제 2형 반도체층 상에 위치하며, 일방향으로 서로 실질적으로 평행하게 위치하는 다수의 리지 패턴을 포함하는 광 추출 구조;
상기 제 1형 반도체층에 전기적으로 연결되는 제 1전극; 및
상기 제 2형 반도체층에 전기적으로 연결되는 제 2전극을 포함하여 구성되는 것을 특징으로 하는 질화물계 발광 소자.A support substrate;
A semiconductor structure on the support substrate, the semiconductor structure including a nitride based semiconductor, the semiconductor structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A light extracting structure on the second type semiconductor layer, the light extracting structure including a plurality of ridge patterns positioned substantially parallel to each other in one direction;
A first electrode electrically connected to the first type semiconductor layer; And
And a second electrode electrically connected to the second type semiconductor layer. 제 9항에 있어서, 상기 광 추출 구조는, 상기 리지 패턴에 대하여 실질적으로 수직인 선형 홈을 더 포함하는 것을 특징으로 하는 질화물계 발광 소자.The nitride-based light emitting device of claim 9, wherein the light extraction structure further comprises a linear groove substantially perpendicular to the ridge pattern. 제 10항에 있어서, 상기 선형 홈은, 상기 리지 패턴보다 폭이 넓은 것을 특징으로 하는 질화물계 발광 소자.The nitride-based light emitting device according to claim 10, wherein the linear groove is wider than the ridge pattern. 제 10항에 있어서, 상기 리지 패턴의 간격은, 상기 선형 홈 사이의 간격보다 큰 것을 특징으로 하는 질화물계 발광 소자.The nitride-based light emitting device according to claim 10, wherein an interval between the ridge patterns is larger than an interval between the linear grooves. 제 9항에 있어서, 상기 질화물계 반도체는, 무분극 질화물계 반도체인 것을 특징으로 하는 질화물계 발광 소자.The nitride-based light emitting device according to claim 9, wherein the nitride-based semiconductor is a polarized nitride-based semiconductor. 제 13항에 있어서, 상기 리지 패턴은, 상기 질화물계 반도체의 c-축 방향과 평행인 것을 특징으로 하는 질화물계 발광 소자.The nitride-based light emitting device according to claim 13, wherein the ridge pattern is parallel to the c-axis direction of the nitride-based semiconductor. 제 13항에 있어서, 상기 무분극 질화물계 반도체는, a-면 또는 m-면 질화물계 반도체인 것을 특징으로 하는 질화물계 발광 소자.The nitride-based light emitting device according to claim 13, wherein the polarized nitride-based semiconductor is an a-plane or an m-plane nitride-based semiconductor.
KR1020120091685A 2012-08-22 2012-08-22 Nitride-based light emitting device and method for manufacturing the same KR101377970B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120091685A KR101377970B1 (en) 2012-08-22 2012-08-22 Nitride-based light emitting device and method for manufacturing the same
PCT/KR2013/001084 WO2014030815A1 (en) 2012-08-22 2013-02-12 Nitride-based light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120091685A KR101377970B1 (en) 2012-08-22 2012-08-22 Nitride-based light emitting device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20140025704A true KR20140025704A (en) 2014-03-05
KR101377970B1 KR101377970B1 (en) 2014-03-25

Family

ID=50150097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120091685A KR101377970B1 (en) 2012-08-22 2012-08-22 Nitride-based light emitting device and method for manufacturing the same

Country Status (2)

Country Link
KR (1) KR101377970B1 (en)
WO (1) WO2014030815A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102378823B1 (en) 2015-09-07 2022-03-28 삼성전자주식회사 Methods of manufacturing semiconductor substrates and semiconductor light emitting device thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3849506B2 (en) 2000-11-28 2006-11-22 日亜化学工業株式会社 Nitride semiconductor growth substrate and method for growing nitride semiconductor substrate using protective film
JP2005057220A (en) 2003-08-07 2005-03-03 Sony Corp Semiconductor optical element and its manufacturing method
JP5313651B2 (en) 2008-12-17 2013-10-09 スタンレー電気株式会社 Manufacturing method of semiconductor device
JP5620724B2 (en) 2010-06-22 2014-11-05 スタンレー電気株式会社 Semiconductor device manufacturing method, stacked structure manufacturing method, semiconductor wafer, and stacked structure.

Also Published As

Publication number Publication date
KR101377970B1 (en) 2014-03-25
WO2014030815A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
JP7062757B2 (en) How to Porous Materials and Semiconductor Structures
KR100769727B1 (en) Forming method for surface unevenness and manufacturing method for gan type led device using thereof
KR101118268B1 (en) High Quality Non-polar/Semi-polar Semiconductor Device on Prominence and Depression Patterned Substrate and Manufacturing Method thereof
WO2014154047A1 (en) Nitride underlayer having embedded hole structure, and preparation method thereof
JP2009081374A (en) Semiconductor light-emitting device
KR20080102028A (en) Method for growing gan crystal on silicon substrate, method for manufacturing gan-based light emitting device and gan-based light emitting device
KR101253198B1 (en) Non-polar substrate having hetero-structure, nitride-based light emitting device using the same, and method for the same
TWI528589B (en) Group III nitride semiconductor element and method of manufacturing the same
KR101481593B1 (en) Non-polar nitride-based light emitting device and method for the same
US8885683B2 (en) Process for forming microstructure of nitride semiconductor, surface emitting laser using two-dimensional photonic crystal and production process thereof
JP2012530027A (en) Heterogeneous substrate, nitride semiconductor device using the same, and manufacturing method thereof
KR101954145B1 (en) Non-polar substrate having hetero-structure and method for manufacturing the same, nitride-based light emitting device using the same
Oh et al. GaN-based light-emitting diodes on micro-lens patterned sapphire substrate
JP2010272593A (en) Nitride semiconductor light emitting element and manufacturing method of the same
CN109728144A (en) Template substrate and its manufacturing method and luminescent device
KR102140741B1 (en) Non-polar substrate having hetero-structure and method for manufacturing the same, nitride semiconductor light emitting device using the same
JP2007095745A (en) Semiconductor light-emitting element and manufacturing method thereof, and luminaire using the same
KR101377970B1 (en) Nitride-based light emitting device and method for manufacturing the same
KR20140038785A (en) Light emitting diode including substrate having concave-convex pattern and method for fabricating the same
KR102070209B1 (en) A growth substrate and a light emitting device
KR101471608B1 (en) Nitride based light emitting diode including nanorods and method for manufacturing the same
JP2018022814A (en) Nitride semiconductor device and method of manufacturing the same
KR101701041B1 (en) Light emitting diode formed on silicon polyhedron and method for fabricating the same
JP5514341B2 (en) Method for manufacturing group III nitride semiconductor device
KR20120080560A (en) Vertical light emitting diode and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 5