KR20140004944A - Cmos image sensor and operation method thereof - Google Patents
Cmos image sensor and operation method thereof Download PDFInfo
- Publication number
- KR20140004944A KR20140004944A KR1020120072410A KR20120072410A KR20140004944A KR 20140004944 A KR20140004944 A KR 20140004944A KR 1020120072410 A KR1020120072410 A KR 1020120072410A KR 20120072410 A KR20120072410 A KR 20120072410A KR 20140004944 A KR20140004944 A KR 20140004944A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- transfer transistor
- gate
- floating diffusion
- potential
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000009792 diffusion process Methods 0.000 claims description 50
- 238000005036 potential barrier Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000011017 operating method Methods 0.000 abstract 2
- 230000008859 change Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 12
- 238000009826 distribution Methods 0.000 description 12
- 238000005070 sampling Methods 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100298222 Caenorhabditis elegans pot-1 gene Proteins 0.000 description 1
- 101100298225 Caenorhabditis elegans pot-2 gene Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001926 trapping method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
- H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
- H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
- H04N3/1568—Control of the image-sensor operation, e.g. image processing within the image-sensor for disturbance correction or prevention within the image-sensor, e.g. biasing, blooming, smearing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
본 발명은 CMOS 이미지 센서 및 CMOS 이미지 센서의 동작 방법에 관한 것으로, 자세하게는 CMOS 이미지 센서가 포함하는 트랜지스터의 문턱 전압 산포를 보정하는 CMOS 이미지 센서 및 그것의 동작 방법에 관한 것이다.The present invention relates to a CMOS image sensor and a method of operating the CMOS image sensor, and more particularly, to a CMOS image sensor and a method of operating the CMOS image sensor for correcting the threshold voltage distribution of the transistor included in the CMOS image sensor.
일반적으로 이미지 센서는 영상을 전기적 신호로 변환하는 전자기기를 말한다. 이미지 센서에는 대표적으로 CCD(charge coupled device)와 CMOS(complementary metal oxide semiconductor) 이미지 센서가 있다. CMOS 이미지 센서는 CMOS LSI(large scale integration) 제작 공정을 기반으로 가공되는 반면, CCD 이미지 센서는 특별히 개발된 제작 공정에 기반하여 가공된다. 이러한 점으로 인하여, CMOS 이미지 센서는 CCD의 성능은 물론 일반적인 CMOS 이미지 센서의 성능보다 뛰어나도록 다양한 기능의 회로들을 같이 집적시킬 수 있다.Generally, an image sensor is an electronic device that converts an image into an electrical signal. Image sensors are typically CCD (charge coupled device) and CMOS (complementary metal oxide semiconductor) image sensors. CMOS image sensors are fabricated based on CMOS LSI (large scale integration) fabrication processes, while CCD image sensors are fabricated based on specially developed fabrication processes. Because of this, CMOS image sensors can integrate various functional circuits together to better perform the performance of CCD as well as the performance of general CMOS image sensor.
CMOS 이미지 센서는 디지털 카메라, 휴대전화용 카메라 및 휴대용 캠코더와 같은 일반 소비자용 전자기기뿐만 아니라, 자동차, 보안장치, 로봇에 장착되는 카메라에도 사용된다. 이러한 많은 제품들은 더 우수한 성능의 CMOS 이미지 센서를 필요로 하는데, 그 중 하나가 넓은 다이내믹 레인지(dynamic range)이다.CMOS image sensors are used in cameras mounted in automobiles, security devices, and robots, as well as consumer electronics such as digital cameras, cell phone cameras and portable camcorders. Many of these products require better performance CMOS image sensors, one of which is a wide dynamic range.
다이내믹 레인지(dynamic range)는 CMOS 이미지 센서의 성능 인자 중 하나로서, CMOS 이미지 센서가 손실 없이 획득할 수 있는 영상의 밝기 범위를 말한다. 이러한 CMOS 이미지 센서의 다이내믹 레인지를 확장하기 위해서 다양한 방법이 제시되었다. 그 중 하나로서, 픽셀(pixel) 내부의 광 감지소자 또는 플로팅 디퓨전(floating diffusion, FD)을 전하의 저장소로 사용하여 별도의 메모리가 불필요한 이중 샘플링 이미지 센서가 있다. 이러한 이중 샘플링 이미지 센서는 true-CDS(correlated double sampling)가 불가능한 점, 큰 FPN(fixed pattern noise)가 발생하는 점 또는 샘플링 횟수의 부담 등이 문제점으로 존재하며 이를 개선할 필요성이 존재한다.Dynamic range is one of the performance factors of a CMOS image sensor and refers to a brightness range of an image that the CMOS image sensor can acquire without loss. Various methods have been proposed to extend the dynamic range of such CMOS image sensors. As one of them, there is a double sampling image sensor which uses a photosensitive device or a floating diffusion (FD) inside a pixel as a charge storage, so that a separate memory is unnecessary. Such a double sampling image sensor has a problem in that true-CDS (correlated double sampling) is not possible, a large fixed pattern noise (FPN) occurs, or a burden of sampling times exist, and there is a need for improvement.
본 발명은 CMOS 이미지 센서 및 그것의 동작 방법에 관한 것으로서, 특히 이중 샘플링 이미지 센서를 개선한 이중-포착(dual-capture) 이미지 센서의 FPN을 줄이는 CMOS 이미지 센서 및 그것의 동작방법을 제공하는 것을 목적으로 한다.The present invention relates to a CMOS image sensor and a method of operating the same, and more particularly, to provide a CMOS image sensor and a method of operating the same, which reduce the FPN of a dual-capture image sensor improved from a double sampling image sensor. It is done.
본 발명은 CMOS 이미지 센서 및 그것의 동작 방법에 관한 것으로서, 특히 이중 샘플링 이미지 센서를 개선한 이중-포착(dual-capture) 이미지 센서의 FPN을 줄이는 CMOS 이미지 센서 및 그것의 동작방법을 제공하는 것을 목적으로 한다.The present invention relates to a CMOS image sensor and a method of operating the same, and more particularly, to provide a CMOS image sensor and a method of operating the same, which reduce the FPN of a dual-capture image sensor improved from a double sampling image sensor. It is done.
상기의 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 CMOS(complementary meta-oxide semiconductor) 이미지 센서의 동작 방법에 있어서, 상기 CMOS 이미지 센서는 광 감지소자 및 상기 광 감지소자 및 플로팅 디퓨젼(floating diffusion)사이에 전하를 전달하거나 차단하는 전달 트랜지스터를 구비하고, 상기 전달 트랜지스터의 게이트에 서로 다른 레벨을 갖는 제1 및 제2 전압을 순차적으로 인가하여 상기 광 감지소자에 전하를 축적하는 단계, 상기 전달 트랜지스터의 게이트에 제3 전압을 인가하여 불완전 공핍(depletion)되도록 상기 광 감지소자에 축적된 전하 중 일부를 상기 플로팅 디퓨전으로 전달하는 단계 및 상기 플로팅 디퓨전의 전위를 감지하는 단계를 구비하는 것을 특징으로 한다.In order to achieve the above object, in the method of operating a complementary meta-oxide semiconductor (CMOS) image sensor according to an embodiment of the present invention, the CMOS image sensor is a photosensitive device and the photosensitive device and the floating diffusion ( and a transfer transistor configured to transfer or block charges between floating diffusions, and sequentially accumulating charges in the photosensitive device by sequentially applying first and second voltages having different levels to gates of the transfer transistors. Transferring a portion of the charge accumulated in the photosensitive device to the floating diffusion so as to incomplete depletion by applying a third voltage to the gate of the transfer transistor; and sensing a potential of the floating diffusion. It features.
한편, 본 발명의 일실시예에 따른 CMOS 이미지 센서는 광 감지소자, 상기 광 감지소자 및 플로팅 디퓨전 사이에 전하를 전달하거나 차단하는 전달 트랜지스터 및 상기 광 감지소자가 전하를 축적하는 동안 서로 다른 레벨을 갖는 제1 및 제2 전압을 상기 전달 트랜지스터의 게이트에 출력하고, 상기 광 감지소자가 불완전 공핍되도록 상기 광 감지소자에 축적된 전하 중 일부가 상기 플로팅 디퓨전으로 전달되도록 제3 전압을 상기 전달 트랜지스터의 게이트에 출력하는 제어부;를 구비하는 것을 특징으로 한다.On the other hand, the CMOS image sensor according to an embodiment of the present invention is a transfer transistor for transferring or blocking the charge between the photosensitive device, the photosensitive device and the floating diffusion and a different level while the photosensitive device accumulates the charge. Outputting first and second voltages to the gate of the transfer transistor, and transferring a third voltage to the floating diffusion so that some of the charge accumulated in the photosensitive device is transferred to the floating diffusion so that the photosensitive device is incompletely depleted. And a control unit for outputting the gate.
상기와 같은 CMOS 이미지 센서 및 그것의 동작 방법에 따르면, 종래의 픽셀 구조에 대한 변경 없이, 광 감지소자의 동작 방식을 변경함으로써 FPN을 줄일 수 있다.According to the CMOS image sensor and its operation method as described above, it is possible to reduce the FPN by changing the operation method of the photosensitive device, without changing the conventional pixel structure.
도 1은 본 발명의 일실시예에 따른 CMOS 이미지 센서의 구조를 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 픽셀 회로의 구현예를 나타내는 도면이다.
도 3은 도 2의 픽셀 회로에서 다이내믹 레인지(dynamic range)를 확장하는 일실시예를 나타내는 도면이다.
도 4는 도 3의 일실시예에 따른 픽셀 회로의 특성 변화를 나타내는 그래프이다.
도 5는 도 2의 전달 트랜지스터가 갖는 문턱 전압 산포에 따른 빛의 세기와 픽셀 회로의 출력 전압의 관계를 나타내는 도면이다.
도 6은 본 발명의 일실시예에 따른 도 2의 픽셀 회로의 구동 방법을 나타내는 도면이다.
도 7은 본 발명의 일실시예에 따른 픽셀 회로의 동작 특성을 나타내는 도면이다.1 is a block diagram showing the structure of a CMOS image sensor according to an embodiment of the present invention.
2 is a diagram illustrating an embodiment of a pixel circuit according to an embodiment of the present invention.
FIG. 3 is a diagram illustrating an embodiment of extending a dynamic range in the pixel circuit of FIG. 2.
4 is a graph illustrating a characteristic change of a pixel circuit according to an exemplary embodiment of FIG. 3.
5 is a diagram illustrating a relationship between light intensity and output voltage of a pixel circuit according to a threshold voltage distribution of the transfer transistor of FIG. 2.
6 is a diagram illustrating a method of driving the pixel circuit of FIG. 2 according to an exemplary embodiment of the present invention.
7 is a diagram illustrating operating characteristics of a pixel circuit according to an exemplary embodiment of the present invention.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings without intending to intend to provide a thorough understanding of the present invention to a person having ordinary skill in the art to which the present invention belongs.
도 1은 본 발명의 일실시예에 따른 CMOS 이미지 센서의 구조를 나타내는 블록도이다. CMOS 이미지 센서(100)는 픽셀(pixel) 어레이(1000), 제어부(2000), 로우 드라이버(3000) 및 리드 회로(4000)를 포함할 수 있다. 픽셀 어레이(1000)는 복수 개의 픽셀(pixel)들을 포함한다. 픽셀은 CMOS 이미지 센서가 영상을 인식하여 저장하거나 처리하는 단위를 말하고, 각각의 픽셀은 픽셀 회로를 포함한다. 픽셀 회로는 광 감지소자와 하나이상의 트랜지스터를 포함할 수 있다. 광 감지소자는 빛을 흡수하여 전하를 축적할 수 있고, 축적된 전하는 트랜지스터를 통해서 외부로 출력될 수 있다. 광 감지소자는 포토다이오드(photodiode), 포토게이트(photogate), 포토트랜지스터(phototransistor) 등이 될 수 있는데, 이하에서 상기 광 감지소자는 포토다이오드(photodiode)인 것으로 가정한다. 포토다이오드는 각각의 픽셀 회로에서 빛을 감지하고, 감지된 빛을 전기적 신호로 변환할 수 있다. 특히, 포토다이오드는 전자를 빛의 흡수에 따라 축적할 수 있다. 이러한 픽셀 회로의 성능에 의하여 CMOS 이미지 센서의 결과물인 이미지의 품질이 좌우될 수 있다.1 is a block diagram showing the structure of a CMOS image sensor according to an embodiment of the present invention. The
제어부(2000)는 픽셀 회로들에 대한 제어 신호를 출력하고, CMOS 이미지 센서(100)의 동작을 제어한다. 로우 드라이버(3000)는 픽셀 어레이(1000)에 속하는 복수의 픽셀 회로를 포함하는 행을 선택하는 신호를 출력할 수 있고, 리드 회로(4000)는 로우 드라이버(3000)에 의해 선택된 행에 포함되는 픽셀 회로들이 변환한 전기적 신호들을 입력 받을 수 있다. 각 픽셀 회로가 출력하는 전기적 신호는 아날로그 신호로서, 리드 회로는 ADC(analog-to-digital converter)를 통해서 상기 아날로그 신호를 디지털 신호로 변환할 수 있다. 또한 리드 회로(4000)는 하나의 행에 포함되는 복수의 픽셀 회로에 대응하는 디지털 신호들을 순차적으로 출력할 수 있다.The
도 2는 본 발명의 일실시예에 따른 픽셀 회로의 구현예를 나타내는 도면이다. CMOS 이미지 센서의 픽셀 어레이가 포함하는 각각의 픽셀 회로는 포토다이오드가 변환한 전기적 신호를 증폭하는 구성요소를 구비할 수 있는데, 이러한 픽셀 회로를 APS(active pixel sensor)라고 한다. 예컨대, 도 2에 도시된 바와 같이, 하나의 픽셀은 포토다이오드(PD), 전달 트랜지스터(M_TG), 리셋 트랜지스터(M_RS), 소스-팔로워 트랜지스터(M_SF) 및 선택 트랜지스터(M_SEL)를 구비할 수 있다. 포토다이오드(PD)는 역방향 바이어스상태에서 입력 빛의 세기에 따라서 광전류(photocurrent)가 선형적으로 증가하는 특징을 가지는 광 감지소자의 일종으로서, 포토다이오드(PD)가 빛에 노출되고 전기적으로 외부와 차단되는(floating) 경우 전자가 축적될 수 있다. 전자가 축적됨에 따라 포토다이오드(PD)의 캐쏘드(cathode) 전압이 감소할 수 있으며, 감소된 전압을 측정함으로써 포토다이오드(PD)가 흡수한 빛의 세기를 감지할 수 있다. 이와 같은 전자의 축적은 생성된 광전류에 의한 충전된 캐패시터의 방전과정으로도 설명될 수 있다.2 is a diagram illustrating an embodiment of a pixel circuit according to an embodiment of the present invention. Each pixel circuit included in a pixel array of a CMOS image sensor may include a component for amplifying an electrical signal converted by a photodiode. Such a pixel circuit is called an active pixel sensor (APS). For example, as illustrated in FIG. 2, one pixel may include a photodiode PD, a transfer transistor M_TG, a reset transistor M_RS, a source-follower transistor M_SF, and a selection transistor M_SEL. . Photodiode (PD) is a kind of photosensitive device that is characterized by the linear increase in the photocurrent (current) according to the intensity of the input light in the reverse bias state, the photodiode (PD) is exposed to light and electrically connected to the outside When floating, electrons can accumulate. As the electrons accumulate, the cathode voltage of the photodiode PD may decrease, and the intensity of light absorbed by the photodiode PD may be detected by measuring the reduced voltage. This accumulation of electrons can also be explained as the discharge process of the charged capacitor by the generated photocurrent.
전달 트랜지스터(M_TG)는 게이트 전압에 따라 포토다이오드(PD)를 플로팅 디퓨전(floating diffusion, FD)과 연결시키거나 차단시킬 수 있다. 포토다이오드(PD)가 빛에 응답하여 전자를 축적하는 동안 전달 트랜지스터의 게이트에는 전달 트랜지스터를 턴-오프(turn-off)시킬 수 있는 전압이 인가되어 포토다이오드(PD)와 플로팅 디퓨전을 전기적으로 차단시킬 수 있다. 포토다이오드(PD)가 빛의 흡수를 종료하면, 포토다이오드(PD)에 축적된 전자에 의한 전압변화를 출력하기 위하여 전달 트랜지스터는 턴-온(turn-on)될 수 있고, 이에 따라 포토다이오드(PD)의 캐쏘드에서 변화된 전압은 플로팅 디퓨전(FD)으로 전달될 수 있다.The transfer transistor M_TG may connect or block the photodiode PD with the floating diffusion FD according to the gate voltage. While the photodiode PD accumulates electrons in response to light, a voltage is applied to the gate of the transfer transistor to turn off the transfer transistor to electrically block the photodiode PD and the floating diffusion. You can. When the photodiode PD finishes absorbing light, the transfer transistor may be turned on to output a voltage change caused by the electrons accumulated in the photodiode PD, and thus the photodiode The changed voltage at the cathode of PD) may be transferred to the floating diffusion FD.
플로팅 디퓨전(FD)에 포토다이오드(PD)의 전압이 전달되기 전에, 플로팅 디퓨전(FD)은 턴-온된 리셋 트랜지스터(M_RS)로 인해서 리셋된다. 플로팅 디퓨전(FD)의 리셋 전압은 소스-팔로워 트랜지스터(M_SF)를 거쳐 증폭되고, 선택 트랜지스터(M_SEL)가 턴-온되면 외부로 출력된다. 리드 회로는 외부로 출력된 플로팅 디퓨전(FD)의 리셋 전압에 대응되는 아날로그 전압을 수신한다.Before the voltage of the photodiode PD is transferred to the floating diffusion FD, the floating diffusion FD is reset by the turn-on reset transistor M_RS. The reset voltage of the floating diffusion FD is amplified through the source-follower transistor M_SF and output to the outside when the selection transistor M_SEL is turned on. The read circuit receives an analog voltage corresponding to the reset voltage of the floating diffusion FD output to the outside.
플로팅 디퓨전(FD)의 리셋 전압에 대한 출력이 완료되면, 리셋 트랜지스터(M_RS)는 턴-오프되고, 전달 트랜지스터(M_TG)가 턴-온되면서 포토다이오드(PD)가 축적한 전자에 따른 전압이 플로팅 디퓨전(FD)로 전달된다. 플로팅 디퓨전(FD)의 리셋 전압과 마찬가지로, 플로팅 디퓨전(FD)의 변화된 전압은 소스-팔로워 트랜지스터(M_SF) 및 선택 트랜지스터(M_SEL)을 거쳐서 외부로 출력된다. 리드 회로는 외부로 출력된 플로팅 디퓨전(FD)의 전압 변화에 대응되는 아날로그 전압을 수신한다.When the output of the reset voltage of the floating diffusion FD is completed, the reset transistor M_RS is turned off and the transfer transistor M_TG is turned on, so that the voltage according to the electrons accumulated by the photodiode PD is floating. Delivered to diffusion (FD). Like the reset voltage of the floating diffusion FD, the changed voltage of the floating diffusion FD is output to the outside through the source-follower transistor M_SF and the selection transistor M_SEL. The read circuit receives the analog voltage corresponding to the voltage change of the floating diffusion FD output to the outside.
리드 회로는 플로팅 디퓨전(FD)의 리셋 전압과 포토다이오드(PD)로 인한 전압을 수신하여 양 전압의 차이를 통해서 포토다이오드(PD)가 감지한 빛의 양을 계산한다. 이와 같은 동작을 CDS(correlated double sampling)이라고 하며, 상기에서 리셋 전압과 포토다이오드(PD)로 인한 전압을 수신하는 순서는 변경될 수 있다. 또한, 도 2에서 픽셀 회로는 NMOS 트랜지스터를 포함하는 것으로 도시되었으나 이는 예시적인 것으로서, 픽셀 회로는 PMOS 트랜지스터를 포함할 수 있다.The read circuit receives the reset voltage of the floating diffusion FD and the voltage due to the photodiode PD and calculates the amount of light sensed by the photodiode PD through the difference of the positive voltage. This operation is called correlated double sampling (CDS), and the order of receiving the reset voltage and the voltage due to the photodiode PD may be changed. Also, in Fig. 2, the pixel circuit is shown as including an NMOS transistor, but this is illustrative, and the pixel circuit may comprise a PMOS transistor.
도 3은 도 2의 픽셀 회로에서 다이내믹 레인지(dynamic range)를 확장하는 일실시예를 나타내는 도면이다. 앞에서 언급한 바와 같이, CMOS 이미지 센서의 다이내믹 레인지를 확장하기 위해서 여러 가지 방법들이 사용될 수 있다. 예컨대, 도 2는 이중-포착(dual-capture) 방식을 나타내는 것으로서, 전달 트랜지스터(M_TG)의 게이트에 인가되는 전압(TX)을 변경하여 CMOS 이미지 센서의 다이내믹 레인지(dynamic range)를 확장할 수 있는 방법을 나타낸다.FIG. 3 is a diagram illustrating an embodiment of extending a dynamic range in the pixel circuit of FIG. 2. As mentioned earlier, various methods can be used to extend the dynamic range of the CMOS image sensor. For example, FIG. 2 illustrates a dual-capture method, in which a dynamic range of a CMOS image sensor can be extended by changing a voltage TX applied to a gate of a transfer transistor M_TG. The method is shown.
도 3의 (a)는 이중-포착 방식에 따라 도 2의 픽셀 회로가 영상을 인식하는 동안, 전달 트랜지스터(M_TG)의 게이트 전압(TX) 및 리셋 트랜지스터(M_RS)의 게이트 전압(RST)의 변화를 나타내는 그래프이다. 이중-포착 방식에 따라 전달 트랜지스터(M_TG)의 게이트에 인가되는 전압(TX)은 변경될 수 있으며, 예컨대 도 3의 (a)는 전달 트랜지스터(M_TG)의 게이트 전압(TX)이 전원전압(VDD), 제1 전압(V_TX1) 및 제2 전압(V_TX2)인 예를 나타낸다. 포토다이오드(PD)는 T_INT1 및 T_INT2 시간 동안 흡수하는 빛에 의히여 전자를 축적할 수 있고, 전달 트랜지스터(M_TG)의 게이트 전압(TX)은 T_IN1 및 T_INT2 구간에서 각각 제1 전압(V_TX1) 및 제2 전압(V_TX2)이 될 수 있다. 픽셀 회로는 T_RD 구간 동안 포토다이오드(PD)의 축적된 전자에 따른 전압 변화를 외부로 출력할 수 있다.FIG. 3A illustrates a change in the gate voltage TX of the transfer transistor M_TG and the gate voltage RST of the reset transistor M_RS while the pixel circuit of FIG. 2 recognizes an image according to the dual-capture method. A graph representing. The voltage TX applied to the gate of the transfer transistor M_TG may be changed according to the double-capture method. For example, in FIG. 3A, the gate voltage TX of the transfer transistor M_TG is the power supply voltage VDD. ), An example of the first voltage V_TX1 and the second voltage V_TX2. The photodiode PD may accumulate electrons due to light absorbed for the T_INT1 and T_INT2 times, and the gate voltage TX of the transfer transistor M_TG is the first voltage V_TX1 and the first in the T_IN1 and T_INT2 sections, respectively. It may be two voltages V_TX2. The pixel circuit may output a voltage change according to accumulated electrons of the photodiode PD to the outside during the T_RD period.
도 3의 (b)는 T_INT1, T_INT2 및 T_RD 구간에서 도 2의 픽셀 회로에 속하는 포토다이오드(PD), 전달 트랜지스터(M_TG)의 게이트 하부, 플로팅 디퓨전(FD), 리셋 트랜지스터(M_RS)의 게이트 하부 및 전원전압(VDD)의 전위를 각각 나타낸다. T_INT1 구간에서 전달 트랜지스터(M_TG)의 게이트 전압(TX)은 제1 전압(V_TX1)으로서, 상기 제1 전압(V_TX1)은 전원 전압(VDD)보다는 낮고, 제2 전압(V_TX2)보다는 높은 값을 가질 수 있다. 따라서 T_INT1 구간에서 포토다이오드(PD)에 강한 빛이 흡수되는 경우, 도 3의 (b)에서 도시된 바와 같이 포토다이오드(PD)는 제1 전압(V_TX1)이 인가된 전달 트랜지스터(M_TG)에 의해서 일정량 이상의 전자(또는 전하)를 축적할 수 없다. 즉, 일정량 이상으로 과축적된 전자는 전달 트랜지스터(M_TG)를 통해서 전위가 낮은 플로팅 디퓨전(FD)로 이동하게 되고, 리셋 트랜지스터(M_RS)를 통해서 전원 전압(VDD) 노드로 흘러나갈 수 있다.3B illustrates a photodiode PD belonging to the pixel circuit of FIG. 2, a gate lower portion of the transfer transistor M_TG, a floating diffusion FD, and a gate lower portion of the reset transistor M_RS in the periods T_INT1, T_INT2, and T_RD. And the potential of the power supply voltage VDD, respectively. In the T_INT1 period, the gate voltage TX of the transfer transistor M_TG is a first voltage V_TX1, and the first voltage V_TX1 is lower than the power supply voltage VDD and higher than the second voltage V_TX2. Can be. Therefore, when strong light is absorbed by the photodiode PD in the T_INT1 section, as shown in FIG. 3B, the photodiode PD is driven by the transfer transistor M_TG to which the first voltage V_TX1 is applied. It is not possible to accumulate a certain amount of electrons (or charges). In other words, the electrons accumulated over a certain amount may move to the floating diffusion FD having a low potential through the transfer transistor M_TG, and may flow to the power supply voltage VDD node through the reset transistor M_RS.
T_INT2 구간에 진입하게 되면 전달 트랜지스터(M_TG)의 게이트 전압(TX)은 제2 전압(V_TX2)으로 변경될 수 있다. 상기 제2 전압(V_TX2)은 제1 전압(V_TX1)보다 낮은 값을 가질 수 있으며(예를 들면, 제2 전압(V_TX2)은 접지 전압이 될 수 있다), 이에 따라 전달 트랜지스터(M_TG)의 게이트에 제1 전압(V_TX1)이 인가될 때 보다 전달 트랜지스터(M_TG)의 게이트 하부의 전위 장벽을 높일 수 있다. T_IN2 구간에서 포토다이오드(PD)는 전달 트랜지스터(M_TG)의 게이트 하부의 전위 장벽의 높이가 상승함에 따라 흡수되는 빛의 세기에 대응하여 전자를 더 축적할 수 있다. 도 3의 (a)에서 도시된 바와 같이, T_INT2 구간은 T_INT1 구간에 비해서 짧기 때문에, T_INT1 구간에서 포토다이오드(PD)가 축적하는 전자의 양에 비해서 T_INT2 구간에서 포토다이오드(PD)가 축적하는 전자의 양은 작을 수 있다.When entering the T_INT2 period, the gate voltage TX of the transfer transistor M_TG may be changed to the second voltage V_TX2. The second voltage V_TX2 may have a lower value than the first voltage V_TX1 (eg, the second voltage V_TX2 may be a ground voltage), and thus the gate of the transfer transistor M_TG. When the first voltage V_TX1 is applied, the potential barrier under the gate of the transfer transistor M_TG may be increased. In the T_IN2 period, the photodiode PD may further accumulate electrons in response to the intensity of light absorbed as the height of the potential barrier under the gate of the transfer transistor M_TG increases. As shown in (a) of FIG. 3, since the T_INT2 section is shorter than the T_INT1 section, the electrons accumulated by the photodiode PD in the T_INT2 section as compared to the amount of electrons accumulated in the photodiode PD in the T_INT1 section. The amount of can be small.
T_RD 구간에 진입하게 되면 전달 트랜지스터(M_TG)의 게이트 전압(TX)은 전원 전압(VDD)이 될 수 있고, 리셋 트랜지스터(M_RS)의 게이트 전압(RST)은 T_RD 구간에 진입하는 시점의 전후에서 리셋 트랜지스터(M_RS)가 턴-오프되는 전압(예를 들면, 접지 전압)이 될 수 있다. 도 3의 (b)에 도시된 바와 같이, 전달 트랜지스터(M_RS)의 게이트 하부의 전위 장벽이 낮아짐에 따라 플로팅 디퓨전(FD)의 전위는 포토다이오드(PD)가 축적한 전자에 따른 포토다이오드(PD)의 전위에 의하여 상승하게 되고, 포토다이오드(PD)의 전위는 하강하게 된다. 그 결과, 플로팅 디퓨전(FD)의 상승한 전위에 대응되는 전압이 도 2의 소스-팔로워 트랜지스터 및 선택 트랜지스터를 통해서 외부로 출력될 수 있다.When entering the T_RD period, the gate voltage TX of the transfer transistor M_TG may be the power supply voltage VDD, and the gate voltage RST of the reset transistor M_RS is reset before and after the time when the T_RD period enters the T_RD period. The transistor M_RS may be a voltage at which the transistor M_RS is turned off (eg, a ground voltage). As shown in FIG. 3B, as the potential barrier under the gate of the transfer transistor M_RS is lowered, the potential of the floating diffusion FD is changed to the photodiode PD according to the electrons accumulated by the photodiode PD. ) And the potential of the photodiode PD is lowered. As a result, a voltage corresponding to the raised potential of the floating diffusion FD may be output to the outside through the source-follower transistor and the selection transistor of FIG. 2.
도 3의 (b)는 포토다이오드(PD)가 흡수하는 빛의 세기가 상대적으로 강한 경우를 도시하였으나, 포토다이오드(PD)가 흡수하는 빛의 세기가 상대적으로 약한 경우를 간단히 설명하면 아래와 같다. 포토다이오드(PD)가 흡수하는 빛의 세기가 약한 경우, T_INT1 구간에서 포토다이오드(PD)가 축적하는 전자에 따른 전위는 전달 트랜지스터(M_TG)의 게이트 하부의 전위 장벽을 넘지 못할 수 있다. 따라서 포토다이오드는 T_INT1 구간 및 T_INT2 구간에서 각각 전달 트랜지스터(M_TG)의 게이트 전압(TX)의 변화와 무관하게 흡수하는 빛에 의해서 전자를 계속 축적할 수 있다. 따라서 이중-포착방식에 의해여, 약한 빛의 경우 전달 트랜지스터(M_TG)의 게이트 전압(TX)에 대한 영향 없이 빛의 세기에 따라 선형적으로 변하는 포토다이오드(PD)의 전위변화를 그대로 이용할 수 있는 반면, 강한 빛의 경우 변경되는 상기 게이트 전압(TX)의 영향을 받아 포토다이오드(PD)의 최종 전위 변화량이 조정될 수 있다.FIG. 3B illustrates a case where the light intensity absorbed by the photodiode PD is relatively strong, but the case where the light intensity absorbed by the photodiode PD is relatively weak will be described below. When the intensity of light absorbed by the photodiode PD is weak, the potential according to the electrons accumulated in the photodiode PD in the T_INT1 section may not cross the potential barrier under the gate of the transfer transistor M_TG. Accordingly, the photodiode may continuously accumulate electrons by light absorbing regardless of the change in the gate voltage TX of the transfer transistor M_TG in the T_INT1 and T_INT2 sections, respectively. Therefore, due to the double trapping method, in the case of weak light, the potential change of the photodiode PD that changes linearly with the light intensity can be used without affecting the gate voltage TX of the transfer transistor M_TG. On the other hand, in the case of strong light, the final potential change amount of the photodiode PD may be adjusted under the influence of the gate voltage TX.
도 4는 도 3의 일실시예에 따른 픽셀 회로의 특성 변화를 나타내는 그래프이다. 도 4의 (a)는 도 3의 (b)와 같이 포토다이오드가 강한 빛을 흡수하는 경우, 포토다이오드의 전위 변화를 나타내는 그래프이다. 도 3에서 언급한 바와 같이, T_INT1 구간에서 전달 트랜지스터의 게이트 전압(TX)은 제1 전압(V_TX1)이므로 포토다이오드의 전위는 선형적으로 증가하다가 전달 트랜지스터의 게이트 하부의 전위 장벽을 넘는 경우 일정하게 유지될 수 있고, T_INT1 구간이 종료되는 시점까지 일정하게 유지될 수 있다. T_INT2 구간으로 진입하는 경우, 전달 트랜지스터의 게이트 전압(TX)은 제2 전압(V_TX2)으로 변경되고 전달 트랜지스터의 게이트 하부의 전위 장벽이 높아지게 된다. 따라서 포토다이오드는 흡수되는 빛에 대응하여 전자를 더 축적할 수 있다. 이 때 포토다이오드의 전위가 상승하는 속도는 T_INT1 및 T_INT2 구간에서 동일하지만, T_INT2 구간은 T_INT1 구간보다 짧으므로, T_INT2 구간에서의 포토다이오드 전위의 변화량은 T_INT1 구간에서의 포토다이오드 전위의 변화량에 비해서 작을 수 있다.4 is a graph illustrating a change in characteristics of a pixel circuit according to an exemplary embodiment of FIG. 3. FIG. 4A is a graph showing the potential change of the photodiode when the photodiode absorbs strong light as shown in FIG. 3B. As mentioned in FIG. 3, since the gate voltage TX of the transfer transistor is the first voltage V_TX1 in the T_INT1 period, the potential of the photodiode increases linearly and constantly exceeds the potential barrier under the gate of the transfer transistor. It may be maintained and may be kept constant until the end of the T_INT1 section. When entering the T_INT2 period, the gate voltage TX of the transfer transistor is changed to the second voltage V_TX2 and the potential barrier under the gate of the transfer transistor becomes high. Therefore, the photodiode may further accumulate electrons in response to the light to be absorbed. At this time, the rate at which the photodiode potential rises is the same in the T_INT1 and T_INT2 sections, but since the T_INT2 section is shorter than the T_INT1 section, the change in the photodiode potential in the T_INT2 section is smaller than the change in the photodiode potential in the T_INT1 section. Can be.
도 4의 (b)는 도 3의 일실시예에 따라 동작하는 픽셀 회로에서 빛의 세기에 따른 출력 전압을 나타내는 그래프이다. 도 4의 (b)에 도시된 바와 같이, 빛의 세기가 일정치(INT_X) 이하인 경우에는 일정한 기울기를 가지면서 빛의 세기에 선형적으로 비례하여 출력 전압이 외부로 송신될 수 있다. 반면, 빛의 세기가 일정치(INT_X) 이상인 경우에는 빛의 세기가 약한 경우와 다른 기울기를 가지면서 빛의 세기에 선형적으로 비례하여 출력 전압이 외부로 송신될 수 있다. 이와 같이 기울기가 변하는 점을 변곡점 또는 무릎 지점(knee point)이라고 한다.FIG. 4B is a graph showing an output voltage according to light intensity in a pixel circuit operating according to an embodiment of FIG. 3. As shown in (b) of FIG. 4, when the light intensity is equal to or less than a predetermined value INT_X, the output voltage may be transmitted to the outside in proportion to the light intensity linearly. On the other hand, when the intensity of the light is greater than a certain value INT_X, the output voltage may be transmitted to the outside in a linear proportion to the intensity of light with a different slope than that of the case where the intensity of light is weak. The point where the slope is changed is called an inflection point or knee point.
포토다이오드가 빛을 흡수하여 전자를 축적하는 시간이 오래될수록 포토다이오드의 전위는 증가하므로, 도 4의 (b)에 도시된 그래프의 기울기는 포토다이오드가 전자를 축적하는 시간에 비례할 수 있다. 즉, T_INT1 구간 및 T_INT2 구간의 길이에 따라서 상기 기울기가 변경될 수 있다. 예컨대 각 구간이 길어질수록 그래프의 기울기는 증가한다. 따라서 도 4의 (b)에 도시된 바와 같이, 픽셀 회로의 다이내믹 레인지를 확장하기 위해서는 빛의 세기가 일정치(INT_X) 이상인 경우의 그래프의 기울기가 그 이하인 경우보다 더 작아야 하므로, T_INT2 구간의 길이가 T_INT1 구간의 길이보다 짧을 수 있다.Since the potential of the photodiode increases as the photodiode absorbs light and accumulates electrons, the slope of the graph shown in FIG. 4B may be proportional to the time for the photodiode accumulation of electrons. That is, the slope may be changed according to the length of the T_INT1 section and the T_INT2 section. For example, as each interval becomes longer, the slope of the graph increases. Therefore, as shown in (b) of FIG. 4, in order to extend the dynamic range of the pixel circuit, the slope of the graph when the intensity of the light is greater than or equal to the constant value INT_X should be smaller than that of the T_INT2 interval. May be shorter than the length of the T_INT1 interval.
도 5는 도 2의 전달 트랜지스터가 갖는 문턱 전압 산포에 따른 빛의 세기와 픽셀 회로의 출력 전압의 관계를 나타내는 도면이다. 도 2의 픽셀 어레이는 전체 픽셀 수만큼의 포토다이오드 및 전달 트랜지스터를 포함한다. 불행하게도, 다양한 원인에 의하여 상기 트랜지스터들은 서로 다른 문턱 전압(threshold voltage)을 가질 수 있다. 이러한 문턱 전압 산포(variation)는 도 3의 T_INT1구간에서 같은 빛의 세기에 대한 포토다이오드의 전위 변화에 오차를 발생시킬 수 있다.5 is a diagram illustrating a relationship between light intensity and output voltage of a pixel circuit according to a threshold voltage distribution of the transfer transistor of FIG. 2. The pixel array of FIG. 2 includes as many photodiodes and transfer transistors as the total number of pixels. Unfortunately, the transistors may have different threshold voltages for various reasons. Such a threshold voltage variation may cause an error in the potential change of the photodiode with respect to the same light intensity in the T_INT1 section of FIG. 3.
도 5의 (a)는 전달 트랜지스터(M_TG)의 문턱 전압 산포에 따른 도 2의 포토다이오드(PD), 전달 트랜지스터(M_TG)의 게이트 하부, 플로팅 디퓨전(FD), 리셋 트랜지스터(M_RS)의 게이트 하부 및 전원전압(VDD)의 전위를 각각 나타낸다. 전달 트랜지스터(M_TG)의 게이트에 제1 전압(V_TX1)이 인가될 때, 전달 트랜지스터(M_TG)의 문턱 전압 산포에 의하여 포토다이오드(PD)가 완전 공핍되었을 때의 전위와 전달 트랜지스터(M_TG)의 게이트 하부의 전위 장벽의 높이사이의 전위차가 하나의 이미지 센서에 속하는 각각의 픽셀 회로마다 다를 수 있다. 그에 따라, 전달 트랜지스터(M_TG)의 게이트에 제1 전압(V_TX1)이 인가될 때, 상대적으로 강한 빛에 대하여 전달 트랜지스터(M_TG)가 축적하는 전자에 따른 전위 변화가 각각의 필셀 회로마다 다를 수 있다. 예컨대, 도 5의 (a)에 도시된 바와 같이, 어떤 픽셀 회로가 포함하는 전달 트랜지스터(M_TG)의 문턱 전압이 상대적으로 낮은 경우, 포토다이오드(PD)의 전위 변화(POT_1)는 상대적으로 작은 반면, 다른 픽셀 회로가 포함하는 트랜지스터(M_TG)의 문턱 전압이 상대적으로 높은 경우, 포토다이오드(PD)의 전위 변화(POT_2)는 상대적으로 클 수 있다.FIG. 5A illustrates the photodiode PD of FIG. 2, the lower gate of the transfer transistor M_TG, the floating diffusion FD, and the lower gate of the reset transistor M_RS according to the threshold voltage distribution of the transfer transistor M_TG. And the potential of the power supply voltage VDD, respectively. When the first voltage V_TX1 is applied to the gate of the transfer transistor M_TG, the potential when the photodiode PD is completely depleted due to the threshold voltage distribution of the transfer transistor M_TG and the gate of the transfer transistor M_TG. The potential difference between the heights of the lower potential barriers may be different for each pixel circuit belonging to one image sensor. Accordingly, when the first voltage V_TX1 is applied to the gate of the transfer transistor M_TG, a potential change according to electrons accumulated in the transfer transistor M_TG for relatively strong light may be different for each of the fill cell circuits. . For example, as illustrated in FIG. 5A, when the threshold voltage of the transfer transistor M_TG included in a pixel circuit is relatively low, the potential change POT_1 of the photodiode PD is relatively small. When the threshold voltage of the transistor M_TG included in another pixel circuit is relatively high, the potential change POT_2 of the photodiode PD may be relatively large.
도 5의 (b)는 픽셀 회로에서 전달 트랜지스터(M_TG)의 문턱 전압 산포에 따른 빛의 세기와 출력 전압의 관계를 나타낸다. 앞서 언급한 바와 같이, 각각의 픽셀 회로가 포함하는 전달 트랜지스터(M_TG)의 문턱 전압에 산포가 발생함에 따라, 빛의 세기와 출력 전압 그래프에서 변곡점의 위치에 산포가 발생한다. 예컨대, 도 5의 (b)에 도시된 바와 같이, 전달 트랜지스터(M_TG)의 문턱 전압이 상대적으로 낮은 경우, 상대적으로 약한 세기의 빛에서 상기 그래프의 변곡점이 형성될 수 있다. 반대로, 전달 트랜지스터(M_TG)의 문턱 전압이 상대적으로 높은 경우, 상대적으로 높은 세기의 빛에서 상기 그래프의 변곡점이 형성될 수 있다. 이러한 변곡점 위치의 산포는 하나의 이미지 센서에 포함되는 각각의 픽셀 회로의 특성에 영향을 미칠 수 있다. 예컨대, 도 5의 (b)에 도시된 바와 같이 특정 세기의 빛(INT_Y)에 대하여 두 개의 픽셀 회로가 서로 다른 변곡점을 갖는 경우, 서로 다른 출력 전압을(VOUT_1, VOUT_2)을 출력할 수 있다.FIG. 5B illustrates the relationship between the light intensity and the output voltage according to the threshold voltage distribution of the transfer transistor M_TG in the pixel circuit. As mentioned above, as the dispersion occurs in the threshold voltage of the transfer transistor M_TG included in each pixel circuit, the dispersion occurs at a position of an inflection point in the light intensity and output voltage graph. For example, as shown in FIG. 5B, when the threshold voltage of the transfer transistor M_TG is relatively low, an inflection point of the graph may be formed in light of relatively low intensity. On the contrary, when the threshold voltage of the transfer transistor M_TG is relatively high, an inflection point of the graph may be formed at relatively high intensity light. This distribution of inflection point positions may affect the characteristics of each pixel circuit included in one image sensor. For example, as shown in FIG. 5B, when two pixel circuits have different inflection points for light INT_Y having a specific intensity, different output voltages VOUT_1 and VOUT_2 may be output.
이와 같이, 하나의 이미지 센서에 포함되는 각각의 픽셀 회로가 빛의 세기에 따른 출력 전압의 특성이 서로 다른 경우, FPN(fixed pattern noise)을 유발시켜 이미지의 품질을 저하시킬 수 있다. 이하에서, 픽셀 회로들 각각이 포함하는 전달 트랜지스터(M_TG)들의 문턱 전압 산포를 감소시켜 이미지의 품질을 향상시킬 수 있는 본 발명의 실시예들을 설명한다.As such, when each pixel circuit included in one image sensor has different characteristics of output voltage according to light intensity, FPN (fixed pattern noise) may be caused to deteriorate an image quality. Hereinafter, embodiments of the present invention can improve the quality of an image by reducing the threshold voltage distribution of the transfer transistors M_TG included in each of the pixel circuits.
도 6은 본 발명의 일실시예에 따른 도 2의 픽셀 회로의 구동 방법을 나타내는 도면이다. 앞서 언급한 바와 같이, 픽셀 회로의 다이내믹 레인지(dynamic range)를 확장하기 위하여, 포토다이오드(PD)가 빛을 흡수하여 전자를 축적하는 동안 전달 트랜지스터(M_TG)의 게이트에 제1 전압(V_TX1) 및 제2 전압(V_TX2)이 인가될 수 있다. 본 발명의 일실시예에 따라, 포토다이오드(PD)의 전위를 플로팅 디퓨전(FD)으로 전달할 때, 포토다이오드(PD)가 불완전 공핍된(depleted) 상태로 유지되도록 전달 트랜지스터(M_TG)의 게이트 전압(TX)은 제3 전압(V_TX3)이 될 수 있다. 제3 전압(V_TX3)은 전원 전압(VDD)보다 낮고, 제1 전압(V_TX1)보다 높을 수 있다.6 is a diagram illustrating a method of driving the pixel circuit of FIG. 2 according to an exemplary embodiment of the present invention. As mentioned above, in order to extend the dynamic range of the pixel circuit, the first voltage V_TX1 and the gate of the transfer transistor M_TG and the photodiode PD absorb light and accumulate electrons. The second voltage V_TX2 may be applied. According to an embodiment of the present invention, when the potential of the photodiode PD is transferred to the floating diffusion FD, the gate voltage of the transfer transistor M_TG is maintained so that the photodiode PD remains incompletely depleted. TX may be the third voltage V_TX3. The third voltage V_TX3 may be lower than the power supply voltage VDD and higher than the first voltage V_TX1.
도 6의 (a)는 본 발명의 일실시예에 따라 도 2의 픽셀 회로가 영상을 인식하는 동안, 전달 트랜지스터(M_TG)의 게이트 전압(TX) 및 리셋 트랜지스터(M_RS)의 게이트 전압(RST)의 변화를 나타내는 그래프이다. 도 6의 (a)에 도시된 바와 같이, 포토다이오드(PD)가 빛을 흡수하는 동안 전달 트랜지스터(M_TG)의 게이트 전압(TX)은 T_INT1 구간 및 T_INT2 구간에서 각각 제1 전압(V_TX1) 및 제2 전압(V_TX2)이 될 수 있다. T_INT2 구간이 종료되고 T_RD 구간이 시작하는 시점에서 전달 트랜지스터(M_TG)의 게이트 전압(TX)은 전원 전압(VDD) 대신 그보다 낮은 제3 전압(V_TX3)이 될 수 있다.FIG. 6A illustrates the gate voltage TX of the transfer transistor M_TG and the gate voltage RST of the reset transistor M_RS while the pixel circuit of FIG. 2 recognizes an image according to an exemplary embodiment of the present invention. A graph showing the change in. As shown in (a) of FIG. 6, while the photodiode PD absorbs light, the gate voltage TX of the transfer transistor M_TG is the first voltage V_TX1 and the first voltage in the T_INT1 and T_INT2 sections, respectively. It may be two voltages V_TX2. When the T_INT2 section ends and the T_RD section starts, the gate voltage TX of the transfer transistor M_TG may be a lower third voltage V_TX3 instead of the power supply voltage VDD.
도 6의 (b)는 본 발명의 일실시예에 따라 T_INT1, T_INT2 및 T_RD 구간에서 도 2의 픽셀 회로가 포함하는 포토다이오드(PD), 전달 트랜지스터(M_TG)의 게이트 하부, 플로팅 디퓨전(FD), 리셋 트랜지스터(M_RS)의 게이트 하부 및 전원전압(VDD)의 전위를 각각 나타낸다. 앞서 언급한 바와 같이 전달 트랜지스터(M_TG)의 문턱 전압 산포가 전달 트랜지스터(M_TG)의 게이트 하부의 전위 장벽의 높이에 반영될 수 있고, 도 6의 (b)에 도시된 전달 트랜지스터(M_TG)는 그 문턱 전압이 기준치에서 일정한 값(VAR)만큼 더 높은 것으로 가정한다. T_INT1 구간에서 전달 트랜지스터(M_TG)의 게이트에 제1 전압(V_TX1)이 인가되고, 이에 따라 전달 트랜지스터(M_TG)의 게이트 하부의 전위 장벽은 상승한다. 다만, 도 6의 (b)에 도시된 바와 같이 포토다이오드(PD)가 강한 세기의 빛을 흡수하는 경우, 포토다이오드(PD)의 전위는 전달 트랜지스터(M_TG)의 게이트 하부의 전위 장벽을 한계로 더 이상 상승할 수 없다. T_INT2 구간에서 전달 트랜지스터(M_TG)의 게이트에 제2 전압(V_TX2)이 인가되고, 이에 따라 포토다이오드(PD)의 전위는 다시 상승할 수 있다. 본 발명의 실시예에 따라 T_INT2 구간은 T_INT1 구간보다 짧으므로, T_INT2 구간에서 포토다이오드(PD)의 전위 변화량은 T_INT1 구간에서 포토다이오드(PD)의 전위 변화량보다 작을 수 있다.FIG. 6B illustrates a photodiode PD, a gate lower portion of the transfer transistor M_TG, and a floating diffusion FD included in the pixel circuit of FIG. 2 in the T_INT1, T_INT2, and T_RD periods according to an embodiment of the present invention. And the potential of the gate lower portion of the reset transistor M_RS and the power supply voltage VDD, respectively. As mentioned above, the threshold voltage distribution of the transfer transistor M_TG can be reflected in the height of the potential barrier under the gate of the transfer transistor M_TG, and the transfer transistor M_TG shown in FIG. Assume that the threshold voltage is higher by a constant value VAR at the reference value. In the T_INT1 period, the first voltage V_TX1 is applied to the gate of the transfer transistor M_TG, and thus the potential barrier under the gate of the transfer transistor M_TG rises. However, as shown in FIG. 6B, when the photodiode PD absorbs strong light, the potential of the photodiode PD is limited to the potential barrier under the gate of the transfer transistor M_TG. Can't climb anymore. In the T_INT2 period, the second voltage V_TX2 is applied to the gate of the transfer transistor M_TG, and thus the potential of the photodiode PD may rise again. According to the exemplary embodiment of the present invention, since the T_INT2 section is shorter than the T_INT1 section, the potential change amount of the photodiode PD in the T_INT2 section may be smaller than the potential change amount of the photodiode PD in the T_INT1 section.
한편, 본 발명의 일실시예에 따라 T_INT2 구간이 종료되는 시점에서 전달 트랜지스터(M_TG)의 게이트 전압은 제3 전압(V_TX3)이 될 수 있다. 제3 전압(V_TX3)은 전원 전압(VDD)보다 낮고, 제1 전압(V_TX1)보다 높을 수 있다. 제3 전압(V_TX3)이 인가됨에 따라, 전달 트랜지스터(M_TG)의 게이트 하부의 전위 장벽의 높이는 T_INT2 구간에서보다 낮아질 수 있고, 도 6의 (b)에 도시된 바와 같이 포토다이오드(PD)가 축적한 전자가 플로팅 디퓨전(FD)로 전달되면서 포토다이오드(PD)의 전위가 하강할 수 있다. 포토다이오드(PD)의 전위는 제3 전압(V_TX3)에 의하여 결정된 전달 트랜지스터(M_TG)의 게이트 하부의 전위 장벽만큼 하강할 수 있으며, 포토다이오드(PD)는 전자를 소진하지 않고 전하의 일부를 그대로 보유할 수 있다. 즉, 포토다이오드(PD)의 전자를 플로팅 디퓨전(FD)으로 전달할 때, 포토다이오드(PD)를 완전 공핍(depletion)시키는 대신, 전달 트랜지스터(M_TG)의 게이트에 제3 전압(V_TX3)을 인가하여 포토다이오드(PD)를 불완전 공핍 상태로 유지한다.Meanwhile, according to an exemplary embodiment, the gate voltage of the transfer transistor M_TG may be the third voltage V_TX3 at the end of the T_INT2 period. The third voltage V_TX3 may be lower than the power supply voltage VDD and higher than the first voltage V_TX1. As the third voltage V_TX3 is applied, the height of the potential barrier under the gate of the transfer transistor M_TG may be lower than that in the T_INT2 period, and as shown in FIG. 6B, the photodiode PD is accumulated. As the electrons are transferred to the floating diffusion FD, the potential of the photodiode PD may drop. The potential of the photodiode PD may be lowered by the potential barrier under the gate of the transfer transistor M_TG determined by the third voltage V_TX3, and the photodiode PD does not exhaust electrons and retains part of the charge. I can hold it. That is, when transferring electrons of the photodiode PD to the floating diffusion FD, instead of completely depleting the photodiode PD, a third voltage V_TX3 is applied to the gate of the transfer transistor M_TG. The photodiode PD is kept in an incomplete depletion state.
포토다이오드(PD)가 전위를 유지함에 따라, 포토다이오드(PD)로부터 플로팅 디퓨전(FD)으로 전달되는 전자의 양은 전달 트랜지스터(M_TG)의 문턱 전압의 영향을 받지 않고, 포토다이오드(PD)가 흡수한 빛의 세기에 비례할 수 있다. 즉, T_INT1 구간에서 포토다이오드(PD)의 전위의 최대값은 전달 트랜지스터(M_TG)의 문턱 전압의 영향을 받고, T_RD 구간에서 포토다이오드(PD)에 남아있는 전하에 따른 전위 또한 전달 트랜지스터(M_TG)의 문턱 전압의 영향을 받기 때문에 전달 트랜지스터(M_TG)의 문턱 전압의 영향이 서로 상쇄될 수 있다.As the photodiode PD maintains a potential, the amount of electrons transferred from the photodiode PD to the floating diffusion FD is not affected by the threshold voltage of the transfer transistor M_TG, and the photodiode PD absorbs the photodiode PD. It can be proportional to one light intensity. That is, the maximum value of the potential of the photodiode PD in the T_INT1 period is influenced by the threshold voltage of the transfer transistor M_TG, and the potential according to the charge remaining in the photodiode PD in the T_RD period is also transferred in the transfer transistor M_TG. The influence of the threshold voltage of the transfer transistor M_TG may cancel each other because of the influence of the threshold voltage of the transfer transistor M_TG.
도 7은 본 발명의 일실시예에 따른 픽셀 회로의 동작 특성을 나타내는 도면이다. 앞서 언급한 바와 같이, 본 발명의 일실시예에 따라서 플로팅 디퓨전으로 전달되는 전하량에 대한 전달 트랜지스터의 문턱 전압의 영향을 상쇄시킬 수 있다.7 is a diagram illustrating operating characteristics of a pixel circuit according to an exemplary embodiment of the present invention. As mentioned above, according to one embodiment of the present invention, the influence of the threshold voltage of the transfer transistor on the amount of charge transferred to the floating diffusion may be cancelled.
도 7의 (a)는 본 발명의 일실시예에 따른 픽셀 회로에서 빛의 세기에 따른 포토다이오드(PD)의 최대 전위를 나타내는 그래프이다. 각각의 픽셀 회로에 속하는 전달 트랜지스터의 문턱 전압에는 산포가 존재할 수 있다. 예컨대, 도 7의 (a)에 도시된 바와 같이, 서로 다른 문턱 전압을 가지는 3개의 전달 트랜지스터에 대하여, 이를 포함하는 픽셀 회로의 빛의 세기에 따른 포토다이오드(PD)의 최대 전위는 일정한 오차를 가지면서 평행한 그래프를 형성할 수 있다. 플로팅 디퓨전으로 전하를 전달하고 포토다이오드(PD)가 다시 빛을 흡수하기 시작할 때(빛의 세기가 0인 지점), 포토다이오드(PD)의 전위는 전달 트랜지스터의 문턱 전압 산포에 의해서 각각의 픽셀 회로에서 다를 수 있다. 따라서, 포토다이오드(PD)가 빛을 흡수하는 동안 전달 트랜지스터의 게이트에 인가되는 제1 전압에 따른 전달 트랜지스터의 문턱 전압의 영향을 상쇄시킬 수 있다.FIG. 7A is a graph showing the maximum potential of the photodiode PD according to the light intensity in the pixel circuit according to the exemplary embodiment of the present invention. There may be a dispersion in the threshold voltage of the transfer transistor belonging to each pixel circuit. For example, as shown in FIG. 7A, for three transfer transistors having different threshold voltages, the maximum potential of the photodiode PD according to the light intensity of the pixel circuit including the same has a constant error. Can form parallel graphs. When the charge is transferred to the floating diffusion and the photodiode PD begins to absorb light again (at the point where the light intensity is zero), the potential of the photodiode PD is determined by the pixel voltage distribution of the transfer transistors for each pixel circuit. May differ from Therefore, the influence of the threshold voltage of the transfer transistor according to the first voltage applied to the gate of the transfer transistor while the photodiode PD absorbs light can be canceled out.
도 7의 (b)는 본 발명의 일실시예에 따른 픽셀 회로에서 빛의 세기에 따른 출력 전압을 나타내는 그래프이다. 도 7의 (a)에 도시된 바와 같이 포토다이오드(PD)의 최대 전위는 전달 트랜지스터의 문턱 전압 산포에 의하여 각각의 픽셀 회로마다 다른 값을 갖지만, 플로팅 디퓨전으로 전달되는 전자의 양은 상기 문턱 전압의 영향이 서로 상쇄되어 포토다이오드(PD)가 흡수하는 빛의 세기에 비례할 수 있다. 따라서, 픽셀 회로는 도 5의 (b)에 도시된 특성과 달리, 전달 트랜지스터의 문턱 전압 산포의 영향을 줄여 각각의 픽셀 회로의 빛의 세기에 따른 출력 전압의 특성을 고르게 할 수 있다.FIG. 7B is a graph showing an output voltage according to light intensity in a pixel circuit according to an exemplary embodiment of the present invention. As shown in FIG. 7A, the maximum potential of the photodiode PD has a different value for each pixel circuit due to the threshold voltage distribution of the transfer transistor, but the amount of electrons transferred to the floating diffusion is equal to the threshold voltage. The influences cancel each other out and may be proportional to the intensity of light absorbed by the photodiode PD. Thus, unlike the characteristics shown in FIG. 5B, the pixel circuit may reduce the influence of the threshold voltage distribution of the transfer transistor so as to equalize the characteristics of the output voltage according to the light intensity of each pixel circuit.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.The foregoing description of the embodiments is merely illustrative of the present invention with reference to the drawings for a more thorough understanding of the present invention, and thus should not be construed as limiting the present invention. It will be apparent to those skilled in the art that various changes and modifications may be made without departing from the basic principles of the present invention.
Claims (11)
상기 CMOS 이미지 센서는 광 감지소자; 및 상기 광 감지소자 및 플로팅 디퓨젼(floating diffusion)사이에 전하를 전달하거나 차단하는 전달 트랜지스터를 구비하고,
상기 전달 트랜지스터의 게이트에 서로 다른 레벨을 갖는 제1 및 제2 전압을 순차적으로 인가하여 상기 광 감지소자에 전하를 축적하는 단계;
상기 전달 트랜지스터의 게이트에 제3 전압을 인가하여 불완전 공핍(depletion)되도록 상기 광 감지소자에 축적된 전하 중 일부를 상기 플로팅 디퓨전으로 전달하는 단계; 및
상기 플로팅 디퓨전의 전위를 감지하는 단계;를 구비하는 CMOS 이미지 센서의 동작 방법.In the method of operating a complementary meta-oxide semiconductor (CMOS) image sensor,
The CMOS image sensor includes a photosensitive device; And a transfer transistor configured to transfer or block an electric charge between the photosensitive device and the floating diffusion,
Accumulating charge in the photosensitive device by sequentially applying first and second voltages having different levels to the gate of the transfer transistor;
Applying a third voltage to a gate of the transfer transistor to transfer a portion of the charge accumulated in the photosensitive device to the floating diffusion so as to incomplete depletion; And
Sensing a potential of the floating diffusion; and operating the CMOS image sensor.
상기 광 감지 소자 및 상기 플로팅 디퓨전 사이의 전위 장벽의 높이가 상기 제1 전압이 상기 전달 트랜지스터의 게이트에 인가되는 경우보다 높도록 설정되는 것을 특징으로 하는 CMOS 이미지 센서의 동작 방법.The method of claim 1, wherein the second voltage is
And the height of the potential barrier between the photosensitive device and the floating diffusion is set to be higher than when the first voltage is applied to the gate of the transfer transistor.
상기 광 감지 소자 및 상기 플로팅 디퓨전 사이의 전위 장벽의 높이가 상기 제1 전압이 상기 전달 트랜지스터의 게이트에 인가되는 경우보다 낮고, 완전 공핍 상태의 상기 광 감지소자의 전위보다 높도록 설정되는 것을 특징으로 하는 CMOS 이미지 센서의 동작 방법.The method of claim 2, wherein the third voltage,
The height of the potential barrier between the photosensitive device and the floating diffusion is set to be lower than that when the first voltage is applied to the gate of the transfer transistor and higher than the potential of the photosensitive device in a fully depleted state. CMOS image sensor operation method.
상기 전달 트랜지스터의 게이트에 상기 제2 전압을 인가하는 시간은 상기 제1 전압을 인가하는 시간보다 짧은 것을 특징으로 하는 CMOS 이미지 센서의 동작 방법.The method of claim 3,
And the time of applying the second voltage to the gate of the transfer transistor is shorter than the time of applying the first voltage.
상기 플로팅 디퓨전의 리셋 전위를 감지하는 단계; 및
상기 전달 트랜지스터를 통해서 전하가 전달된 상기 플로팅 디퓨전의 전위를 감지하는 단계;를 구비하는 것을 특징으로 하는 CMOS 이미지 센서의 동작 방법.The method of claim 1, wherein the sensing of the potential of the floating diffusion comprises:
Sensing a reset potential of the floating diffusion; And
Sensing a potential of the floating diffusion in which charge is transferred through the transfer transistor.
상기 광 감지소자 및 플로팅 디퓨전(floating diffusion) 사이에 전하를 전달하거나 차단하는 전달 트랜지스터; 및
상기 광 감지소자가 전하를 축적하는 동안 서로 다른 레벨을 갖는 제1 및 제2 전압을 상기 전달 트랜지스터의 게이트에 출력하고, 상기 광 감지소자가 불완전 공핍(depletion)되도록 상기 광 감지소자에 축적된 전하 중 일부가 상기 플로팅 디퓨전으로 전달되도록 제3 전압을 상기 전달 트랜지스터의 게이트에 출력하는 제어부;를 구비하는 CMOS(complementary metal-oxide semiconductor) 이미지 센서.Photo sensing device;
A transfer transistor configured to transfer or block an electric charge between the photosensitive device and floating diffusion; And
While the photosensitive device accumulates electric charges, the first and second voltages having different levels are output to the gate of the transfer transistor, and the charge accumulated in the photosensitive device so that the photosensitive device is incomplete depletion. And a control unit for outputting a third voltage to a gate of the transfer transistor so that a part of the floating diffusion is transferred to the floating diffusion.
상기 광 감지 소자 및 상기 플로팅 디퓨전 사이의 전위 장벽의 높이가 상기 제1 전압이 상기 전달 트랜지스터의 게이트에 인가되는 경우보다 높도록 상기 제2전압을 출력하는 것을 특징으로 하는 CMOS 이미지 센서.7. The apparatus of claim 6, wherein the control unit
And outputting the second voltage such that the height of the potential barrier between the photosensitive device and the floating diffusion is higher than when the first voltage is applied to the gate of the transfer transistor.
상기 광 감지 소자 및 상기 플로팅 디퓨전 사이의 전위 장벽의 높이가 상기 제1 전압이 상기 전달 트랜지스터의 게이트에 인가되는 경우보다 낮고, 완전 공핍 상태의 상기 광 감지소자의 전위보다 높도록 상기 제3 전압을 출력하는 것을 특징으로 하는 CMOS 이미지 센서.8. The apparatus of claim 7, wherein the control unit
The height of the potential barrier between the photosensitive device and the floating diffusion is lower than that when the first voltage is applied to the gate of the transfer transistor and is higher than the potential of the photosensitive device in a fully depleted state. CMOS image sensor, characterized in that the output.
상기 제1 전압을 출력하는 시간보다 상기 제2 전압을 출력하는 시간이 짧은 것을 특징으로 하는 CMOS 이미지 센서.The method of claim 8, wherein the control unit
And a time for outputting the second voltage is shorter than a time for outputting the first voltage.
상기 CMOS 이미지 센서는 상기 플로팅 디퓨전과 전원전압에 연결된 리셋 트랜지스터를 더 구비하고,
상기 제어부는 상기 광 감지소자가 전하의 축적을 종료할 때 상기 리셋 트랜지스터를 턴 오프시키고,, 시작할 때 상기 리셋 트랜지스터를 턴 온시키도록 상기 리셋 트랜지스터의 게이트 전압을 제어하는 것을 특징으로 하는 CMOS 이미지 센서.The method according to claim 6,
The CMOS image sensor further includes a reset transistor connected to the floating diffusion and a power supply voltage.
And the controller controls the gate voltage of the reset transistor to turn off the reset transistor when the photo-sensing element finishes accumulating charge and to turn on the reset transistor at the start. .
상기 플로팅 디퓨전의 전위에 응답하여 전압을 출력하는 소스-팔로워 트랜지스터; 및 상기 소스-팔로워 트랜지스터 및 출력 라인과 연결되는 선택 트랜지스터;를 더 구비하고,
상기 제어부는 상기 플로팅 디퓨전의 리셋 전위 및 전하가 전달된 상태의 전위에 대응하는 상기 소스-팔로워 트랜지스터의 출력 전압들을 각각 상기 출력 라인으로 전달하도록 상기 선택 트랜지스터의 게이트 전압을 제어하는 것을 특징으로 하는 CMOS 이미지 센서.The method of claim 10, wherein the CMOS image sensor
A source-follower transistor outputting a voltage in response to the potential of the floating diffusion; And a selection transistor connected to the source-follower transistor and the output line.
The control unit controls the gate voltage of the selection transistor to transfer the output voltages of the source-follower transistor corresponding to the reset potential of the floating diffusion and the potential of the transferred state to the output line, respectively; Image sensor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120072410A KR101367184B1 (en) | 2012-07-03 | 2012-07-03 | CMOS image sensor and operation method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120072410A KR101367184B1 (en) | 2012-07-03 | 2012-07-03 | CMOS image sensor and operation method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140004944A true KR20140004944A (en) | 2014-01-14 |
KR101367184B1 KR101367184B1 (en) | 2014-02-26 |
Family
ID=50140663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120072410A KR101367184B1 (en) | 2012-07-03 | 2012-07-03 | CMOS image sensor and operation method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101367184B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113612943A (en) * | 2020-05-05 | 2021-11-05 | 原相科技股份有限公司 | Method for operating high dynamic range pixel circuit to achieve high accuracy |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100835381B1 (en) * | 2006-10-20 | 2008-06-04 | 한국전자통신연구원 | Low Operating Voltage Image Sensor and Driving Method Transfer Transistor of it |
KR100962470B1 (en) * | 2008-05-09 | 2010-06-14 | 한국과학기술원 | Pixel circuit in the solid state image sensing device |
-
2012
- 2012-07-03 KR KR1020120072410A patent/KR101367184B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113612943A (en) * | 2020-05-05 | 2021-11-05 | 原相科技股份有限公司 | Method for operating high dynamic range pixel circuit to achieve high accuracy |
CN113612943B (en) * | 2020-05-05 | 2024-03-29 | 原相科技股份有限公司 | Method of operating a high dynamic range pixel circuit |
Also Published As
Publication number | Publication date |
---|---|
KR101367184B1 (en) | 2014-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101437912B1 (en) | Method of driving an image Sensor | |
CN109819184B (en) | Image sensor and method for reducing fixed image noise of image sensor | |
US7902574B2 (en) | Solid state image pickup device and operating method thereof | |
US9570486B2 (en) | Solid-state imaging device and switching circuit | |
EP2140676B1 (en) | Image sensor pixel with gain control | |
US8217328B2 (en) | Low noise pixel readout circuit with high conversion gain | |
TWI518887B (en) | Compact in-pixel high dynamic range imaging | |
US20160112665A1 (en) | Image sensor | |
KR101619480B1 (en) | A unit pixel for having multi-Floating Diffusion and Image Sensor for using the pixel | |
WO2007000879A1 (en) | Solid-state imaging element and signal reading method thereof | |
JP2006303768A (en) | Solid body imaging apparatus | |
JP2008125084A (en) | Low-voltage image sensor and sensing method thereof | |
US7382008B2 (en) | Ultra-small CMOS image sensor pixel using a photodiode potential technique | |
CN112740661A (en) | Solid-state imaging device, control method of solid-state imaging device, and electronic apparatus | |
EP1223746B1 (en) | Active pixel image sensor with improved linearity | |
CN112740660A (en) | Solid-state imaging element, control method of solid-state imaging element, and electronic apparatus | |
US7687755B2 (en) | CMOS image sensor and operating method thereof | |
EP2005731A1 (en) | A/d converter using ramped transfer gate clocks | |
EP3714595A1 (en) | Pixel sensor cell for cmos image sensors with enhanced conversion gain at high dynamic range capability | |
US20120019699A1 (en) | Solid-State Imaging Device | |
WO2015166238A1 (en) | Device and method | |
KR101367184B1 (en) | CMOS image sensor and operation method thereof | |
KR100835381B1 (en) | Low Operating Voltage Image Sensor and Driving Method Transfer Transistor of it | |
JP2011199781A (en) | Solid-state imaging apparatus | |
CN210327777U (en) | Image sensor and imaging system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170125 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180129 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190201 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20200129 Year of fee payment: 7 |