KR20140004417A - 양의 제어전압으로 동작하는 디지털 감쇠기 - Google Patents

Abstract

본 발명에 따른 디지털 감쇠기는, RF 입력단과 RF 출력단 사이에 연결된 제1 스위칭 소자와, 상기 RF 입력단에 병렬 연결된 제1 저항성 소자와, 상기 제1 저항성 소자에 직렬 연결되고 상기 RF 출력단에 병렬 연결된 제2 저항성 소자와, 상기 제1 저항성 소자와 상기 제2 저항성 소자 사이에 병렬 연결된 제3 저항성 소자와, 상기 제3 저항성 소자에 직렬 연결된 제2 스위칭 소자와, 상기 제2 스위칭 소자에 직렬 연결되고 접지와 연결된 제1 용량성 소자와, 상기 제2 스위칭 소자에 병렬 연결되고 양의 전원과 연결된 제4 저항성 소자를 포함한다.

Description

양의 제어전압으로 동작하는 디지털 감쇠기{Digital attenuator operative with positive control voltage}

본 발명은 디지털 감쇠기에 관한 것으로 보다 상세하게는 음의 제어전압을 사용하지 않고 양의 제어전압으로 제어가 가능한 디지털 감쇠기에 관한 것이다.

다양한 통신 시스템에서는 송수신기의 RF 신호의 크기를 조절하기 위해서 아날로그 감쇠기나 디지털 감쇠기가 사용된다. 아날로그 감쇠기에 비해서 디지털 감쇠기는 선형성이 높고, 디지털 제어가 가능하여 제어가 용이할 뿐만 아니라 온도 변화에 대해서 특성 변화가 거의 없어서 송수신기 설계에 유리하다.

디지털 감쇠기를 설계하기 위해 스위칭 소자로 주로 공핍형(depletion mode) 전계효과트랜지스터(Field Effect Transistor, FET)가 사용되는데, 공핍형 전계효과트랜지스터의 게이트(gate)와 소스(source) 간의 전위차를 예컨대 -5V 및 0V로 함으로써 스위칭 소자를 오프 및 온 시키는 방식을 이용한다. 그러나 이 경우 -5V와 같은 음의 전압이 요구되므로, RF 시스템에서 추가적인 음 전원이 필요하게 되어 시스템의 복잡도를 증가시킨다. 또한 송수신기의 소형화 추세에 따라서 디지털 감쇠기는 MMIC(Monolithic Microwave Integrated Circuit) 형으로의 설계하는 것이 바람직하며, 수 비트의 디지털 감쇠기를 제어하기 위한 제어 회로 또한 MMIC에 내장이 가능한 기술이 요구되고 있다. 따라서 양의 제어전압으로 제어가 가능한 디지털 감쇠기와 디지털 제어회로가 내장된 MMIC 형의 디지털 감쇠 장치 설계 기술이 크게 요구되고 있다.

본 발명이 이루고자 하는 기술적 과제는 음의 제어전압을 사용하지 않고 양의 제어전압으로 제어가 가능한 디지털 감쇠기를 제공하는 데 있다.

상기 기술적 과제를 해결하기 위한 본 발명에 따른 디지털 감쇠기는, RF 입력단과 RF 출력단 사이에 연결된 제1 스위칭 소자와, 상기 RF 입력단에 병렬 연결된 제1 저항성 소자와, 상기 제1 저항성 소자에 직렬 연결되고 상기 RF 출력단에 병렬 연결된 제2 저항성 소자와, 상기 제1 저항성 소자와 상기 제2 저항성 소자 사이에 병렬 연결된 제3 저항성 소자와, 상기 제3 저항성 소자에 직렬 연결된 제2 스위칭 소자와, 상기 제2 스위칭 소자에 직렬 연결되고 접지와 연결된 제1 용량성 소자와, 상기 제2 스위칭 소자에 병렬 연결되고 양의 전원과 연결된 제4 저항성 소자를 포함한다.

상기 제1 스위칭 소자와 상기 제2 스위칭 소자는 각각 공핍형 전계효과트랜지스터일 수 있다.

상기 제1 용량성 소자는 상기 제2 스위칭 소자인 공핍형 전계효과트랜지스터의 소스와 연결될 수 있다.

상기 제4 저항성 소자는 상기 제2 스위칭 소자인 공핍형 전계효과트랜지스터의 소스와 연결될 수 있다.

상기 디지털 감쇠기는, 상기 제1 저항성 소자에 직렬 연결된 제1 전송선로와, 상기 제2 저항성 소자에 직렬 연결된 제2 전송선로를 더 포함할 수 있다.

상기 디지털 감쇠기는, 상기 RF 입력단과 상기 제1 스위칭 소자 사이에 연결되는 제2 용량성 소자와, 상기 제1 스위칭 소자와 상기 RF 출력단 사이에 연결되는 제3 용량성 소자를 더 포함할 수 있다.

상기된 본 발명에 의하면, 공핍형 전계효과트랜지스터를 사용하는 디지털 감쇠기를 설계함에 있어서 음의 제어전압을 사용하지 않고 양의 제어전압으로 제어가 가능한 디지털 감쇠기를 구현할 수 있다. 또한 디지털 감쇠기의 모든 소자를 MMIC에 집적하는 것이 가능하며 제어회로까지 MMIC에 집적하는 것이 가능해지는 장점이 있다.

도 1은 기존의 단일 비트 디지털 감쇠기의 회로도를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 디지털 감쇠기의 회로도를 나타낸다.

이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이하 설명 및 첨부된 도면들에서 실질적으로 동일한 구성요소들은 각각 동일한 부호들로 나타냄으로써 중복 설명을 생략하기로 한다. 또한 본 발명을 설명함에 있어 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.

일반적으로 디지털 감쇠기는 여러 비트의 디지털 감쇠기가 직렬로 연결되어 각 비트마다 제어신호에 의해서 감쇠량을 결정하게 된다. 각 비트의 감쇠기는 공핍형 전계효과트랜지스터를 스위칭 소자로 이용하여 설계된다. 도 1은 이러한 기존의 단일 비트 디지털 감쇠기의 회로도를 나타낸다.

도 1을 참조하면, 제어전압 V_CTL이 0V이면 스위칭 소자 Q1은 온(ON) 되고 스위칭 소자 Q2는 오프(OFF) 된다. 그리고 제어전압 V_CTL이 -5V이면 스위칭 소자 Q1은 오프 되고 스위칭 소자 Q2는 온 된다. 스위칭 소자 Q1 및 Q2는 온 상태일 때 낮은 임피던스 값을 갖는 소자로 동작하고, 오프 상태일 때 높은 임피던스 값을 갖는 소자로 동작한다. 따라서 제어전압 V_CTL이 0V일 때 스위칭 소자 Q1이 낮은 임피던스 값을 가지게 되어, 스위칭 소자 Q1은 입력단자 IN으로부터의 RF 입력신호를 감쇠 없이 출력단자 OUT으로 전달하는 기능을 하게 된다. 그리고 제어전압 V_CTL이 -5V이면 스위칭 소자 Q1은 높은 임피던스 값을 가지게 되고 스위칭 소자 Q2는 낮은 임피던스 값을 가지게 되어, 스위칭 소자 Q1을 통하여는 RF 입력신호가 전달되지 못하고, 저항 R1, R2, R3에 의해 결정되는 감쇠량만큼 감쇠된 신호가 출력단자 OUT으로 전달된다. 전송선로 TL1과 TL2는 디지털 감쇠기가 감쇠를 가질 때와 가지지 않을 때의 위상 에러를 없애기 위한 기능을 한다.

도 2는 본 발명의 일 실시예에 따른 디지털 감쇠기의 회로도로서 단일 비트 디지털 감쇠기를 나타낸다. 후술하겠지만 본 실시예에 따른 디지털 감쇠기는 음의 제어전압을 사용하지 않고 양의 제어전압으로 제어가 가능하다.

도 2를 참조하면, 본 실시예에 따른 디지털 감쇠기는 입력단자 IN과 출력단자 OUT을 가진다. RF 입력신호는 입력단자 IN을 통하여 입력되고, 출력단자 OUT으로 출력된다. 본 실시예에 따른 디지털 감쇠기는 도시된 바와 같이, 입력단자 IN과 출력단자 OUT 사이에 연결된 스위칭 소자 Q11, 입력단자 IN에 병렬 연결된 저항성 소자 R11, 상기 R11에 직렬 연결되고 출력단자 OUT에 병렬 연결된 저항성 소자 R12, 상기 R11과 상기 R12 사이에 병렬 연결된 저항성 소자 R13, 상기 R13에 직렬 연결된 스위칭 소자 Q12, 상기 Q12에 직렬 연결되고 접지와 연결된 용량성 소자 C13, 상기 Q12에 병렬 연결되고 양의 전원 Vp와 연결된 저항성 소자 R14를 포함하여 이루어진다. 본 발명의 실시예에서 상기 Q11 및 Q12는 각각 공핍형 전계효과트랜지스터이다. 나아가 본 실시예에 따른 디지털 감쇠기는 입력단자 IN과 상기 Q11 사이에 연결되는 용량성 소자 C11, 출력단자 OUT과 상기 Q11 사이에 연결되는 용량성 소자 C12, 상기 R11에 직렬 연결되는 전송선로 TL11, 상기 R12에 직렬 연결되는 전송선로 TL12를 더 포함할 수 있다.

본 실시예에 따른 디지털 감쇠기는 스위칭 소자 Q11 및 Q12의 게이트에 각각 인가되는 제어전압 V_CTL 및

에 의해 제어된다. 이때 전술한 바와 같이, 스위칭 소자 Q11 및 Q12에는 음의 제어전압이 인가되지 않고 0 또는 양의 제어전압이 인가된다. 예컨대 V_CTL로 TTL(Transistor Transistor Logic) 신호인 하이(High) 5V와 로우(Low) 0V, 또는 LVTTL(Low Voltage Transistor Transistor Logic) 신호인 하이(High) 3.3V와 로우(Low) 0V로 제어된다. 양의 전원 Vp는 스위칭 소자 Q11 및 Q12의 드레인과 소스 단의 전위를 양의 값으로 형성하며, 제어전압에 따라 스위칭 소자 Q11 및 Q12의 게이트-소스 간 전압이 0 또는 음의 값이 되도록 정할 수 있다. 예컨대 V_CTL로 하이(High) 5V와 로우(Low) 0V가 인가되는 경우 Vp를 5V로 정하거나, V_CTL로 하이(High) 3.3V와 로우(Low) 0V가 인가되는 경우 Vp를 3.3V로 정할 수 있다. 도 2에서 Vp는 스위칭 소자 Q12의 소스에 연결되어 스위칭 소자 Q12의 소스 단의 전위를 양의 값으로 형성하는 것으로 보이는데, 본 실시예에서 바이어스 전류는 거의 흐르지 않고 스위칭 소자 Q12는 전기적으로 연결되어 있으므로 Vp는 스위칭 소자 Q11의 소스 단의 전위 역시 동일한 양의 값으로 형성하게 된다. V_CTL이 로직 하이(예컨대, 5V)이면

는 로직 로우(예컨대 0V)가 되는데, 이 경우 Vp에 의하여 Q11의 게이트-소스 간 전압은 0V가 되고, Q12의 게이트-소스 간 전압은 -5V가 되므로 Q11은 온(ON) 되고 Q12는 오프(OFF) 된다. 반대로 V_CTL이 로직 로우(예컨대, 0V)이면

는 로직 하이(예컨대 5V)가 되는데, 이 경우 Vp에 의하여 Q11의 게이트-소스 간 전압은 -5V가 되고, Q12의 게이트-소스 간 전압은 0V가 되므로 Q11은 오프(OFF) 되고 Q12는 온(ON) 된다.

용량성 소자 C13는

이 로직 하이일 때, 즉 Q12가 온 상태일 때, 고주파에 대해서는 바이패스 역할을 하는 한편 바이어스에서는 Q12의 소스 단의 전압은 Vp로 유지시키는 역할을 한다. 용량성 소자 C11과 C12는 Vp에 의해 형성되는 전압으로부터 디지털 감쇠기의 앞단 혹은 뒷단에 배치되는 부품을 격리시키는 역할을 한다. 여러 단을 가지는 디지털 감쇠기를 설계하는 경우 맨 앞단의 디지털 감쇠기의 입력과 및 맨 뒷단의 디지털 감쇠기의 출력에만 용량성 소자 C11과 C12를 배치할 수도 있다.

디지털 감쇠기의 제어신호 V_CTL이 로직 하이인 경우 디지털 감쇠기의 동작은 다음과 같다. V_CTL에 의하여 Q11은 온 상태가 되어 낮은 임피던스 값을 가지게 되고, 로직 로우인

에 의하여 Q12는 오프 상태가 되어 높은 임피던스 값을 가지게 된다. 따라서 입력단자 IN을 통하여 입력된 RF 신호는 낮은 임피던스를 가지는 Q11을 통하여 감쇠 없이 출력단자 OUT으로 출력된다 이러한 상태가 감쇠가 이루어지지 않는 기준 상태가 된다.

디지털 감쇠기의 제어신호 V_CTL이 로직 로우인 경우 디지털 감쇠기의 동작은 다음과 같다. V_CTL에 의하여 Q11은 오프 상태가 되어 높은 임피던스 값을 가지게 되고, 따라서 입력단자 IN을 통하여 입력된 RF 신호는 높은 임피던스 값을 가지는 Q11을 통과하지 못한다. 반면 로직 하이인

에 의하여 Q12는 온 상태가 되어 낮은 임피던스 값을 가지게 되고, 고주파에 대하여 Q12는 용량성 소자 C13를 통하여 접지와 연결된다. 따라서 입력단자 IN을 통하여 입력된 RF 신호는 저항성 소자 R11, R12, R13에 의하여 결정되는 감쇠량만큼 감쇠되어, 감쇠된 신호가 출력단자 OUT으로 출력된다. R11과 R12에 각각 직렬로 연결되는 전송선로 TL11과 TL12는 디지털 감쇠기가 감쇠 동작을 할 때의 신호의 위상을 기준 상태(감쇠 동작을 하지 않는 상태)일 때의 신호의 위상과 일치시키는 역할을 한다.

이상과 같이, 스위칭 소자 Q12의 소스를, 저항성 소자 R14를 통하여 양의 전원 Vp와 연결하고 용량성 소자 C13를 통하여 접지와 연결함으로써, 디지털 감쇠기의 제어신호 V_CTL과

로 음의 제어전압을 사용하지 않고 양의 제어전압을 사용하여 제어할 수 있다. 이러한 본 실시예에 따른 디지털 감쇠기는 스위칭 트랜지스터, 저항, 커패시터 및 마이크로스트립 선로만으로 구현할 수 있어서 MMIC 형으로 제작이 가능하며, 제어신호 V_CTL과

의 드라이버 회로 또한 간단한 인버터를 사용하여 구현이 가능하다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (1)

1. RF 입력단과 RF 출력단 사이에 연결된 제1 스위칭 소자와,
   상기 RF 입력단에 병렬 연결된 제1 저항성 소자와,
   상기 제1 저항성 소자에 직렬 연결되고 상기 RF 출력단에 병렬 연결된 제2 저항성 소자와,
   상기 제1 저항성 소자와 상기 제2 저항성 소자 사이에 병렬 연결된 제3 저항성 소자와,
   상기 제3 저항성 소자에 직렬 연결된 제2 스위칭 소자와,
   상기 제2 스위칭 소자에 직렬 연결되고 접지와 연결된 제1 용량성 소자와,
   상기 제2 스위칭 소자에 병렬 연결되고 양의 전원과 연결된 제4 저항성 소자를 포함하는 디지털 감쇠기.

Images