KR20130124876A - Chip-on-film device - Google Patents

Chip-on-film device Download PDF

Info

Publication number
KR20130124876A
KR20130124876A KR1020120127510A KR20120127510A KR20130124876A KR 20130124876 A KR20130124876 A KR 20130124876A KR 1020120127510 A KR1020120127510 A KR 1020120127510A KR 20120127510 A KR20120127510 A KR 20120127510A KR 20130124876 A KR20130124876 A KR 20130124876A
Authority
KR
South Korea
Prior art keywords
pad
metal
cof
adhesive layer
disposed
Prior art date
Application number
KR1020120127510A
Other languages
Korean (ko)
Other versions
KR101495713B1 (en
Inventor
치아오-링 후앙
타이-훙 린
Original Assignee
노바텍 마이크로일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW101129796A external-priority patent/TWI467719B/en
Application filed by 노바텍 마이크로일렉트로닉스 코포레이션 filed Critical 노바텍 마이크로일렉트로닉스 코포레이션
Publication of KR20130124876A publication Critical patent/KR20130124876A/en
Application granted granted Critical
Publication of KR101495713B1 publication Critical patent/KR101495713B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Provided is a chip-on-film which includes a flexible circuit film which includes a wire, a protective layer which includes a hole, an adhesive layer, a pad, an interconnection unit, and a bump. A part of the adhesive layer is arranged in the hole. The pad is arranged under the protective layer and a part of the pad is arranged under the hole. A part of the interconnection unit is arranged under the protective layer and is arranged beside the pad. The interconnection unit is not in contact with the pad. A part of the bump is arranged on the adhesive layer. The bump is electrically connected to the pad through the adhesive layer. The bump is welded to the wire. A first part of the bump overlaps the pad and a second part of the bump is extended to the outside of the pad and partially overlaps the interconnection unit.

Description

칩온필름 장치{Chip-on-film device}Chip-on-film device

본 발명은 집적 회로(integrated circuit, IC)에 관한 것이고, 더 구체적으로 칩온필름(chip-on-film, COF) 장치에 관한 것이다.TECHNICAL FIELD The present invention relates to integrated circuits (ICs), and more particularly to chip-on-film (COF) devices.

이 출원은 2012년 5월 7일에 출원된 미국 가출원(provisional application) 일련 번호 61/643,356의 우선권 이익을 주장한다. 위에서 언급된 특허 출원의 전체는 이에 참조로서 여기에 통합되고, 이 명세서의 일부를 이룬다.This application claims the priority benefit of US provisional application Ser. No. 61 / 643,356, filed May 7, 2012. The entirety of the above-mentioned patent application is hereby incorporated by reference and forms part of this specification.

COF 장치는 플렉서블 회로 필름(flexible circuit film)으로 IC를 용접/패키지한 것이다. 금속 범프(metal bump)는 IC에서의 상응하는 Al 패드 위에 배치된다. 금속 범프는 Al 패드에 용접되고, 금속 범프가 코어(core) 회로에 전기적으로 연결되는 것을 가능하게 한다. COF의 백엔드 패키지(back-end package) 공정은 높은 온도로 가열하는 것에 의해 IC상의 금속 범프 및 플렉서블 회로 필름상의 주석 도금된 금속(tinned metal) 사이의 공융 반응(eutectic reaction)을 발생시키게 한다.COF devices are welded / packaged ICs with a flexible circuit film. A metal bump is placed over the corresponding Al pad in the IC. The metal bumps are welded to the Al pads and allow the metal bumps to be electrically connected to the core circuit. The back-end package process of the COF causes the eutectic reaction between the metal bumps on the IC and the tinned metals on the flexible circuit film by heating to a high temperature.

백엔드 패키지 공정을 조정하기 위해, IC상의 금속 범프는 플렉서블 회로 필름의 주석 도금된 금속상에 쉽게 용접 가능하게 하도록 충분히 커야만 한다. COF 장치의 통상적인 IC 레이아웃(layout)에서, Al 패드의 영역은 금속 범프보더 크고, 금속 범프는 IC의 수직 방향을 따라 Al 패드 위에 완전히 중첩한다. 이 통상적인 COF 장치의 Al 패드는 IC의 큰 영역을 차지하고, 금속 상호 접속부(예를 들어, 공급 배선, 접지 배선 또는 데이터 배선)의 라우팅 설계(routing design)에도 영향을 미친다.In order to coordinate the backend package process, the metal bumps on the IC must be large enough to be easily weldable onto the tinned metal of the flexible circuit film. In a typical IC layout of a COF device, the area of the Al pad is larger than the metal bumpboard, and the metal bumps completely overlap on the Al pad along the vertical direction of the IC. Al pads in this conventional COF device occupy a large area of the IC and also affect the routing design of metal interconnects (eg supply wiring, ground wiring or data wiring).

본 발명은 패드 영역을 효과적으로 감소시킬 수 있는 칩온필름(COF) 장치를 제공한다.The present invention provides a chip on film (COF) device that can effectively reduce the pad area.

일 양태에 따르면, 플렉서블 회로 필름(flexible circuit film), 보호층, 제1 접착층, 제1 패드, 제1 금속 상호 접속부 및 금속 범프를 포함하는 칩온필름(chip-on-film, COF) 장치가 제공된다. 상기 플렉서블 회로 필름은 적어도 하나의 배선을 포함한다. 상기 보호층은 적어도 하나의 제1 홀(hole)을 포함한다. 상기 제1 접착층의 적어도 일 부분은 상기 제1 홀에 배치된다. 상기 제1 패드는 상기 보호층 아래에 배치되고, 상기 제1 패드의 적어도 일 부분은 상기 제1 홀 아래에 배치된다. 상기 제1 금속 상호 접속부의 적어도 일 부분은 상기 보호층 아래에 배치되며 상기 제1 패드의 제1 옆측에 배치되고, 상기 제1 금속 상호 접속부는 상기 제1 패드에 접촉하지 않는다. 상기 금속 범프의 적어도 일 부분은 상기 제1 접착층 위에 배치되고, 상기 금속 범프는 상기 제1 접착층을 통해 상기 제1 패드에 전기적으로 연결되며, 상기 적어도 하나의 배선에 용접된다. 상기 금속 범프는 제1 부분 및 제2 부분을 포함하고, 상기 제1 부분의 적어도 일 부분은 상기 COF 장치의 수직 방향을 따라 상기 제1 패드와 중첩하고, 상기 제2 부분은 상기 COF 장치의 제1 수평 방향을 따라 상기 제1 패드의 외부로 연장되며, 상기 제1 금속 상호 접속부와 부분적으로 중첩한다.According to one aspect, there is provided a chip-on-film (COF) device comprising a flexible circuit film, a protective layer, a first adhesive layer, a first pad, a first metal interconnect and a metal bump do. The flexible circuit film includes at least one wire. The protective layer includes at least one first hole. At least a portion of the first adhesive layer is disposed in the first hole. The first pad is disposed under the passivation layer, and at least a portion of the first pad is disposed under the first hole. At least a portion of the first metal interconnect is disposed below the protective layer and is disposed on a first side of the first pad, and the first metal interconnect is not in contact with the first pad. At least a portion of the metal bump is disposed on the first adhesive layer, and the metal bump is electrically connected to the first pad through the first adhesive layer and welded to the at least one wire. The metal bump includes a first portion and a second portion, at least a portion of the first portion overlaps the first pad along a vertical direction of the COF apparatus, and the second portion is formed of the first portion of the COF apparatus. 1 extends outwardly of the first pad along a horizontal direction and partially overlaps the first metal interconnect.

다른 양태에 따르면, COF 장치가 제공되고, 적어도 하나의 배선을 구비하는 플렉서블 회로 필름, 제1 홀을 구비하는 보호층, 제1 접착층[상기 제1 접착층의 적어도 일 부분은 상기 제1 홀에 배치됨], 상기 보호층 아래에 배치된 제1 패드[상기 제1 패드의 적어도 일 부분은 상기 제1 홀 아래에 배치됨], 제1 금속 상호 접속부[상기 제1 금속 상호 접속부의 적어도 일 부분은 상기 보호층 아래에 배치되며 상기 제1 패드의 제1 옆측에 배치되고, 상기 제1 금속 상호 접속부는 상기 제1 패드에 접촉하지 않음], 상기 보호층 아래 그리고 상기 제1 패드의 제2 옆측에 배치된 제2 금속 상호 접속부[상기 제2 금속 상호 접속부는 상기 제1 패드에 접촉하지 않음] 및 금속 범프를 포함하고, 상기 금속 범프의 적어도 일 부분은 상기 제1 접착층 위에 배치되고, 상기 금속 범프는 상기 제1 접착층을 통해 상기 제1 패드에 전기적으로 연결되며, 상기 적어도 하나의 배선에 용접된다. 상기 금속 범프는 제1 부분, 제2 부분 및 제3 부분을 포함한다. 상기 제1 부분의 적어도 일 부분은 상기 COF 장치의 수직 방향을 따라 상기 제1 패드와 중첩한다. 상기 제2 부분은 상기 COF 장치의 제1 수평 방향을 따라 상기 제1 패드의 외부로 연장되며, 상기 제1 금속 상호 접속부와 부분적으로 중첩한다. 상기 제3 부분은 상기 COF 장치의 제2 수평 방향을 따라 상기 제1 패드의 상기 외부로 연장된다. 상기 제3 부분의 적어도 일 부분은 상기 COF 장치의 상기 수직 방향을 따라 상기 제2 금속 상호 접속부와 중첩한다. 상기 제1 홀 및 상기 금속 범프의 영역 비율은 상기 COF 장치의 상기 수직 방향으로 20% 내지 40%이다.According to another aspect, a COF apparatus is provided, a flexible circuit film having at least one wiring, a protective layer having a first hole, a first adhesive layer (at least a portion of the first adhesive layer is disposed in the first hole) ], A first pad disposed below the protective layer (at least a portion of the first pad is disposed below the first hole), a first metal interconnect (at least a portion of the first metal interconnect is the protection Disposed under a layer and disposed on a first side of the first pad, wherein the first metal interconnect does not contact the first pad], disposed below the protective layer and on a second side of the first pad. A second metal interconnect (the second metal interconnect does not contact the first pad) and a metal bump, wherein at least a portion of the metal bump is disposed over the first adhesive layer, and the metal bump is Through the group the first adhesive layer and electrically connected to the first pad, and is welded to the at least one wire. The metal bump includes a first portion, a second portion, and a third portion. At least a portion of the first portion overlaps the first pad along the vertical direction of the COF device. The second portion extends out of the first pad along a first horizontal direction of the COF device and partially overlaps the first metal interconnect. The third portion extends out of the first pad along a second horizontal direction of the COF device. At least a portion of the third portion overlaps the second metal interconnect along the vertical direction of the COF device. The area ratio of the first hole and the metal bump is 20% to 40% in the vertical direction of the COF apparatus.

또 다른 양태에 따르면, COF 장치가 제공되고, 적어도 하나의 배선을 구비하는 플렉서블 회로 필름, 제1 홀을 구비하는 보호층, 제1 접착층[상기 제1 접착층의 적어도 일 부분은 상기 제1 홀에 배치됨], 상기 보호층 아래에 배치된 제1 패드[상기 제1 패드의 적어도 일 부분은 상기 제1 홀 아래에 배치됨], 상기 보호층 아래 그리고 상기 제1 패드의 상기 제1 옆측에 배치된 제2 패드, 상기 제1 패드 및 상기 제2 패드 사이에 배치된 제1 금속 상호 접속부[상기 제1 금속 상호 접속부의 적어도 일 부분은 상기 보호층 아래에 배치되며 상기 제1 패드의 제1 옆측에 배치되고, 상기 제1 금속 상호 접속부는 상기 제1 패드에 접촉하지 않음] 및 금속 범프를 포함하고, 상기 금속 범프의 적어도 일 부분은 상기 제1 접착층 위에 배치되고, 상기 금속 범프는 상기 제1 접착층을 통해 상기 제1 패드에 전기적으로 연결되며, 상기 적어도 하나의 배선에 용접된다. 상기 금속 범프는 제1 부분, 제2 부분 및 제3 부분을 포함한다. 상기 제1 부분의 적어도 일 부분은 상기 COF 장치의 수직 방향을 따라 상기 제1 패드와 중첩한다. 상기 제2 부분은 상기 COF 장치의 제1 수평 방향을 따라 상기 제1 패드의 외부로 연장되며, 상기 제1 금속 상호 접속부와 부분적으로 중첩한다. 상기 제3 부분의 적어도 일 부분은 상기 COF 장치의 상기 수직 방향을 따라 상기 제2 패드와 중첩한다. 상기 제1 홀 및 상기 금속 범프의 영역 비율은 상기 COF 장치의 상기 수직 방향으로 20% 내지 40%이다.According to another aspect, a COF apparatus is provided, a flexible circuit film having at least one wiring, a protective layer having a first hole, a first adhesive layer (at least a portion of the first adhesive layer is formed in the first hole). Disposed], a first pad disposed under the protective layer (at least a portion of the first pad disposed under the first hole), a first pad disposed below the protective layer and on the first side of the first pad A first metal interconnect disposed between the second pad, the first pad, and the second pad, wherein at least a portion of the first metal interconnect is disposed below the protective layer and disposed on a first side of the first pad And the first metal interconnect does not contact the first pad] and a metal bump, at least a portion of the metal bump disposed over the first adhesive layer, wherein the metal bump defines the first adhesive layer.To the second it is electrically connected to the first pad, and is welded to the at least one wire. The metal bump includes a first portion, a second portion, and a third portion. At least a portion of the first portion overlaps the first pad along the vertical direction of the COF device. The second portion extends out of the first pad along a first horizontal direction of the COF device and partially overlaps the first metal interconnect. At least a portion of the third portion overlaps the second pad along the vertical direction of the COF device. The area ratio of the first hole and the metal bump is 20% to 40% in the vertical direction of the COF apparatus.

위에서 서술된 것과 같이, 본 발명의 실시예들에서, 금속 범프의 제1 부분은 COF 장치의 수직 방향을 따라 패드와 중첩하고, 금속 범프의 제2 부분은 패드 외부의 금속 상호 접속부(예를 들어, 공급 배선, 접지 배선, 데이터 배선 또는 다른 배선들)와 중첩한다. 그러므로, COF 장치는 패드의 영역을 효과적으로 감소시킬 수 있어, 금속 상호 접속부들의 라우팅 설계를 용이하게 한다.As described above, in embodiments of the present invention, the first portion of the metal bump overlaps the pad along the vertical direction of the COF device, and the second portion of the metal bump is a metal interconnect (eg, outside the pad). , Supply wiring, ground wiring, data wiring or other wirings). Therefore, the COF device can effectively reduce the area of the pad, facilitating the routing design of the metal interconnects.

본 발명의 전술한 특징들 및 효과들을 더 이해 가능하게 만들기 위해, 도면을 첨부한 실시예들이 이하에서 더 상세하게 서술된다.BRIEF DESCRIPTION OF DRAWINGS To make the above-described features and effects of the present invention more understandable, the embodiments with the accompanying drawings are described in more detail below.

첨부된 도면은 더 이해를 제공하기 위해 포함되고, 이 명세서에 통합되고, 이 명세서의 일부를 구성한다. 도면은 설명과 함께 대표적인 실시예들을 나타내고, 본 발명의 원리들을 설명하기 위해 제공된다.
도 1은 본 발명의 실시예에 따른 COF 장치의 도식적인 평면도이다.
도 2는 도 1의 선 A-A'을 따라 본 발명의 실시예에 따른 COF 장치를 나타내는 도식적인 단면도이다.
도 3은 도 1의 선 A-A'을 따라 본 발명의 다른 실시예에 따른 COF 장치를 나타내는 도식적인 단면도이다.
도 4-7은 본 발명의 다른 실시예에 따른 집적 회로상에 도 1에 도시된 패드, 금속 상호 접속부들 및 금속 범프의 배치의 레이아웃(layout)을 나타내는 도식적인 도들이다.
도 8은 본 발명의 다른 실시예에 따른 COF 장치의 도식적인 평면도이다.
도 9는 도 8의 선 B-B'을 따라 본 발명의 실시예에 따른 COF 장치를 나타내는 도식적인 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 COF 장치의 도식적인 평면도이다.
도 11은 도 10의 선 C-C'을 따라 본 발명의 실시예에 따른 COF 장치를 나타내는 도식적인 단면도이다.The accompanying drawings are included to provide a further understanding and are incorporated in and constitute a part of this specification. The drawings illustrate exemplary embodiments together with description and are provided to illustrate the principles of the invention.
1 is a schematic plan view of a COF apparatus in accordance with an embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view illustrating a COF apparatus in accordance with an embodiment of the present invention along the line AA ′ of FIG. 1.
3 is a schematic cross-sectional view showing a COF device according to another embodiment of the present invention along the line A-A 'of FIG.
4-7 are schematic diagrams showing a layout of the arrangement of pads, metal interconnects and metal bumps shown in FIG. 1 on an integrated circuit in accordance with another embodiment of the present invention.
8 is a schematic plan view of a COF apparatus in accordance with another embodiment of the present invention.
9 is a schematic cross-sectional view illustrating a COF apparatus in accordance with an embodiment of the present invention along the line BB ′ in FIG. 8.
10 is a schematic plan view of a COF apparatus in accordance with another embodiment of the present invention.
FIG. 11 is a schematic cross-sectional view illustrating a COF apparatus in accordance with an embodiment of the present invention along the line C-C 'of FIG.

도 1은 본 발명의 실시예에 따른 칩온필름(chip-on-film, COF) 장치(100)의 도식적인 평면도이다. 도 2는 도 1의 선 A-A'을 따라 본 발명의 실시예에 따른 COF 장치를 나타내는 도식적인 단면도이다. 도 1 및 2를 참고하면, COF 장치(100)는 플렉서블 회로 필름(flexible circuit film, 110) 및 집적 회로(integrated circuit, 120)를 포함한다. 플렉서블 회로 필름(110)은 필름(111) 및 적어도 하나의 배선(wire, 112)을 포함한다. 전도성 물질(conductive material)을 구비하는 배선(112)은 필름(111)의 표면상에 배치된다.1 is a schematic plan view of a chip-on-film (COF) device 100 according to an embodiment of the present invention. FIG. 2 is a schematic cross-sectional view illustrating a COF apparatus in accordance with an embodiment of the present invention along the line AA ′ of FIG. 1. 1 and 2, the COF device 100 includes a flexible circuit film 110 and an integrated circuit 120. The flexible circuit film 110 includes a film 111 and at least one wire 112. The wiring 112 having a conductive material is disposed on the surface of the film 111.

도 2에 도시된 집적 회로(120)의 기판(130)은 단지 도식적으로 표시된다. 실제로, 여러 가지 종류의 전기 요소들(electrical elements), 도핑된 구역들, 금속층들, 절연층들, 폴리실리콘층들, 플러그들(plugs)을 통한 접촉 플러그들(contact plugs) 및/또는 기판(130) 내부, 위 또는 아래에 다른 집적 회로 구성 요소들이 존재할 수 있다. 집적 회로(120)는 금속 범프(metal bump, 121), 접착층(adhesive layer, 122), 보호층(passivation layer, 123), 패드(pad, 124) 및 적어도 하나의 금속 상호 접속부(metal interconnection)(예를 들어, 도 1 및 2에 도시된 126 및 127)을 더 포함한다.The substrate 130 of the integrated circuit 120 shown in FIG. 2 is only shown schematically. Indeed, various kinds of electrical elements, doped regions, metal layers, insulating layers, polysilicon layers, contact plugs through plugs and / or substrates 130) There may be other integrated circuit components inside, above or below. Integrated circuit 120 may include a metal bump 121, an adhesive layer 122, a passivation layer 123, a pad 124, and at least one metal interconnection ( For example, it further includes 126 and 127 shown in FIGS. 1 and 2.

보호층(123)은 집적 회로(120)의 기판(130) 위에 배치된다. 보호층(123)은 홀(hole, 125)을 포함한다. 패드(124)는 보호층(123) 아래 그리고 기판(130) 위에 배치된다. 도 1 및 2에 도시된 것과 같이, 패드(124)의 적어도 일 부분은 홀(125) 아래에 배치된다. 패드(124)는 알루미늄 패드, 금(gold) 패드 또는 다른 전도성 물질들일 수 있다. 각 금속 상호 접속부들(126 및 127)의 적어도 일 부분은 보호층(123) 아래 그리고 패드(124)의 옆측에 배치된다. 금속 상호 접속부들(126 및 127) 중 어느 쪽도 패드(124)에 접촉하지 않는다. 금속 상호 접속부들(126 및 127)은 각자 공급 배선, 접지 배선, 데이터 배선, 제어 배선, 플로팅(floating) 금속 또는 집적 회로(120)의 다른 배선들이다.The protective layer 123 is disposed on the substrate 130 of the integrated circuit 120. The protective layer 123 includes a hole 125. The pad 124 is disposed under the protective layer 123 and over the substrate 130. As shown in FIGS. 1 and 2, at least a portion of the pad 124 is disposed below the hole 125. Pad 124 may be an aluminum pad, a gold pad or other conductive materials. At least a portion of each of the metal interconnects 126 and 127 is disposed under the protective layer 123 and on the side of the pad 124. Neither of the metal interconnects 126 and 127 contacts the pad 124. The metal interconnects 126 and 127 are respectively supply wiring, ground wiring, data wiring, control wiring, floating metal or other wiring of the integrated circuit 120.

접착층(122)은 보호층(123) 위에 배치된다. 접착층(122)의 일부는 홀(125)에 배치된다. 금속 범프(121)의 적어도 일 부분은 접착층(122) 위에 배치되고, 금속 범프(121)는 접착층(122)을 통해 패드(124)에 전기적으로 연결된다. 금속 범프(121)는 금 범프 또는 다른 금속성 물질일 수 있다. 접착층(122)은 티타늄 텅스텐층일 수 있고, 티타늄 텅스텐층은 티타늄층 및 텅스텐층에 의해 형성된 접착층(122)이거나, 티타늄-텅스텐 합금에 의해 형성되는 접착층(122)이다. 다른 실시예들에서, 접착층(122)을 위한 물질은 금속 범프(121) 및 패드(124) 사이의 용접 매체(welding medium)로 사용되는 다른 전도성 물질들일 수 있다. 일부 실시예들에서, 금속 범프(121) 및 패드(124)의 물질들의 배열(collocation)를 기반으로, 금속 범프(121) 및 패드(124)는 둘 다 우수한 접착력을 가지고; 그러므로, 접착층(122)은 생략될 수 있고, 금속 범프(121) 및 패드(124)는 직접 접합할 수 있다.The adhesive layer 122 is disposed on the protective layer 123. A portion of the adhesive layer 122 is disposed in the hole 125. At least a portion of the metal bump 121 is disposed on the adhesive layer 122, and the metal bump 121 is electrically connected to the pad 124 through the adhesive layer 122. The metal bumps 121 may be gold bumps or other metallic materials. The adhesive layer 122 may be a titanium tungsten layer, and the titanium tungsten layer may be an adhesive layer 122 formed by a titanium layer and a tungsten layer, or an adhesive layer 122 formed by a titanium-tungsten alloy. In other embodiments, the material for the adhesive layer 122 may be other conductive materials used as a welding medium between the metal bump 121 and the pad 124. In some embodiments, based on the collocation of materials of metal bump 121 and pad 124, both metal bump 121 and pad 124 have good adhesion; Therefore, the adhesive layer 122 may be omitted, and the metal bump 121 and the pad 124 may be directly bonded.

홀(125) 및 금속 범프(121)의 영역 비율(area ratio)은 COF 장치(100)의 수직 방향(Z)으로 40% 내지 50%일 수 있다. 본 실시예에서, 홀(124) 및 금속 범프의 영역 비율은 20% 내지 40%에서 설정될 수 있다.The area ratio of the hole 125 and the metal bumps 121 may be 40% to 50% in the vertical direction Z of the COF apparatus 100. In this embodiment, the area ratio of the holes 124 and the metal bumps may be set at 20% to 40%.

예를 들어, COF 장치(100)의 수직 방향(Z)으로, 홀(125)의 더 짧은 측면(예를 들어, 도 1에서 e로 표시된 측면)은 12㎛보다 길고, 더 긴 측면(예를 들어, 도 1에서 f로 표시된 측면)은 35㎛보다 길다. 홀(125)의 가장자리로부터 금속 범프(121)의 가장자리까지의 거리(b)는 3㎛보다 길다. 만일 b 값이 너무 작으면, 공융합금(eutectic alloy)이 패드(124)의 Al과 금속 범프의 Au에 의해 형성될 수 있고, 결함을 야기할 수 있다. 금속 범프(121)의 제1 부분(121A)의 가장자리로부터 패드(124)의 가장자리까지의 거리(a)는 3㎛보다 길다. 만일 a 값이 너무 작으면, 제조 공정에서 정렬 오류(alignment error)가 생길 수 있다. 그러므로, 금속 범프(121)의 크기가 설계될 때, 패드(124)의 크기 및 홀(125)의 크기는 동시에 고려될 필요가 있다.For example, in the vertical direction Z of the COF apparatus 100, the shorter side (eg, the side indicated by e in FIG. 1) of the hole 125 is longer than 12 μm and the longer side (eg For example, the side labeled f in FIG. 1 is longer than 35 μm. The distance b from the edge of the hole 125 to the edge of the metal bump 121 is longer than 3 μm. If the b value is too small, an eutectic alloy may be formed by Al of the pad 124 and Au of the metal bumps, and may cause defects. The distance a from the edge of the first portion 121A of the metal bump 121 to the edge of the pad 124 is longer than 3 μm. If the value of a is too small, alignment errors may occur in the manufacturing process. Therefore, when the size of the metal bump 121 is designed, the size of the pad 124 and the size of the hole 125 need to be considered at the same time.

금속 범프(121)는 제1 부분(121A) 및 제2 부분(121B)을 포함한다. COF 장치(100)의 수직 방향(Z)을 따라 제1 부분(121A)의 적어도 일 부분은 패드(124)와 중첩한다. 제2 부분(121B)은 COF 장치(100)의 수평 방향(Y)을 따라 패드(124)의 외부로 연장되고, 제2 부분(121B)의 적어도 일 부분은 금속 상호 접속부들(126 및 127)과 중첩한다. 이는 BOA(Bump on Active) 설계일 수 있다. 보호층(123)은 금속 범프(121) 및 금속 상호 접속부들(126 및 127) 사이에 배치된다. 예를 들어, 각 금속 상호 접속부들(126 및 127)의 폭(width)(c)은 0.1㎛ 내지 40㎛이다. 금속 상호 접속부(126)의 가장자리로부터 패드(124)의 가장자리까지의 거리(d)는 0.1㎛보다 길고, 금속 상호 접속부들에 의해 야기되는 높이(height) 차이가 너무 멀리 떨어져 있는 것이 방지될 수 있다.The metal bump 121 includes a first portion 121A and a second portion 121B. At least a portion of the first portion 121A along the vertical direction Z of the COF device 100 overlaps the pad 124. The second portion 121B extends out of the pad 124 along the horizontal direction Y of the COF apparatus 100, and at least a portion of the second portion 121B is metal interconnects 126 and 127. Overlap with This may be a bump on active (BOA) design. The protective layer 123 is disposed between the metal bump 121 and the metal interconnects 126 and 127. For example, the width c of each of the metal interconnects 126 and 127 is between 0.1 μm and 40 μm. The distance d from the edge of the metal interconnect 126 to the edge of the pad 124 is longer than 0.1 μm and the height difference caused by the metal interconnects can be prevented from being too far apart. .

COF 장치(100)의 백엔드 패키지(back-end package) 공정에서, 예를 들어 높은 온도가 집적 회로(120)상의 금속 범프(121) 및 플렉서블 회로 필름(110)상의 배선(112)을 가열하도록 적용되어, 금속 범프(121)가 배선(112)에 용접되도록 공융 반응(eutectic reaction)이 발생되게 한다. 본 실시예에서, 금속 범프(121)의 경도(hardness)는 25-100Hv, 40-70Hv, 또는 40-50Hv이다. COF 장치(100)가 집적 회로(120)로 압축될 때, 만일 금속 범프(121)를 위해 사용되는 물질의 경도가 너무 높으면(예를 들어, 70Hv보다 높음), 크레이징(crazing) 문제가 배선(112) 및/또는 금속 범프(121)에 일어날 수 있고, 신뢰성에 영향을 미칠 수 있다. 만일 금속 범프(121)를 위해 사용되는 물질의 경도가 너무 낮으면(예를 들어, 40Hv보다 낮음), COF 장치(100)가 집적 회로(120)로 압축될 때 심한 압축으로 인한 리드각(lead angle)의 스큐(skew)가 쉽게 야기될 수 있다.In the back-end package process of the COF apparatus 100, for example, a high temperature is applied to heat the metal bump 121 on the integrated circuit 120 and the wiring 112 on the flexible circuit film 110. Thus, an eutectic reaction is generated such that the metal bumps 121 are welded to the wiring 112. In the present embodiment, the hardness of the metal bumps 121 is 25-100 Hv, 40-70 Hv, or 40-50 Hv. When the COF device 100 is compressed into the integrated circuit 120, if the hardness of the material used for the metal bump 121 is too high (e.g., higher than 70 Hv), crazing problems may occur. May occur on 112 and / or metal bumps 121 and may affect reliability. If the hardness of the material used for the metal bump 121 is too low (eg lower than 40 Hv), the lead angle due to severe compression when the COF device 100 is compressed into the integrated circuit 120 Skew of the angle can easily be caused.

금속 범프(121)의 표면 거칠기(surface roughness)는 0.05-2㎛ 또는 0.8-1.2㎛이다. 표면 거칠기는 금속 범프를 배치하는 제조 공정을 통해 제어될 수 있다. COF 장치(100)가 집적 회로(120)로 압축될 때, 너무 높은 표면 거칠기(예를 들어, 2㎛보다 높음)는 금속 범프(121) 및 배선(112) 사이에 불충분한 접촉을 야기한다. 너무 작은 표면 거칠기(예를 들어, 0.05㎛보다 작음)는 금속 범프(121)가 배선(112)의 바깥쪽 구역으로 미끄러지게 할 수 있다.The surface roughness of the metal bumps 121 is 0.05-2 탆 or 0.8-1.2 탆. Surface roughness can be controlled through a manufacturing process for placing metal bumps. When the COF device 100 is compressed into the integrated circuit 120, too high surface roughness (eg, higher than 2 μm) causes insufficient contact between the metal bump 121 and the wiring 112. Too small surface roughness (eg, less than 0.05 μm) may cause the metal bumps 121 to slip into the outer region of the wiring 112.

위에서 서술된 것과 같이, 금속 범프(121)의 제1 부분(121A)이 COF 장치(100)의 수직 방향(Z)을 따라 패드(124)와 중첩하고, 금속 범프(121)의 제2 부분(121B)은 패드(124) 외부의 금속 상호 접속부들(예를 들어, 126 및/또는 127)과 중첩하기 때문에, COF 장치(100)는 패드(124)의 영역을 효과적으로 감소시킬 수 있어, 금속 상호 접속부들의 라우팅 설계(routing design)를 용이하게 한다.As described above, the first portion 121A of the metal bump 121 overlaps the pad 124 along the vertical direction Z of the COF apparatus 100, and the second portion of the metal bump 121 ( Since 121B overlaps metal interconnects (eg, 126 and / or 127) external to pad 124, COF apparatus 100 can effectively reduce the area of pad 124, thereby preventing metal interconnection. Facilitate routing design of the connections.

도 3은 도 1의 선 A-A'을 따라 본 발명의 다른 실시예에 따른 COF 장치를 나타내는 도식적인 단면도이다. 도 3에 도시된 실시예에 대해, 도 2의 관련된 서술이 참고될 수 있다. 도 3의 실시예는 적어도 하나의 금속층(128)을 더 포함하고, 이는 도 2의 실시예와 다르다. 금속층(128)은 패드(124) 아래 배치되고, 금속층(128)은 패드(124)에 전기적으로 연결된다. 도 3의 실시예에 도시된 것과 같이, 금속 상호 접속부들(126 및 127)은 금속층(128) 옆측에 배치된다. 금속 상호 접속부(126), 금속 상호 접속부(127) 및 금속층(128)은 동일한 층에 속한다. 금속 상호 접속부들 및 금속 범프 사이의 거리(예를 들어, 도 3에서 g로 표시된 거리)는 100㎛보다 작아야 하는데, IC의 압축 동안 고르지 않은 압박으로 인해 금속 범프(121)가 기울어지게 되는 문제를 방지하기 위해서이다. 금속 상호 접속부(126), 금속 상호 접속부(127) 및 금속층(128)은 다른 실시예들에서 다른 층들에 속할 수 있다.3 is a schematic cross-sectional view showing a COF device according to another embodiment of the present invention along the line A-A 'of FIG. For the embodiment shown in FIG. 3, reference may be made to the related description of FIG. 2. The embodiment of FIG. 3 further includes at least one metal layer 128, which differs from the embodiment of FIG. 2. The metal layer 128 is disposed under the pad 124, and the metal layer 128 is electrically connected to the pad 124. As shown in the embodiment of FIG. 3, metal interconnects 126 and 127 are disposed beside the metal layer 128. The metal interconnect 126, the metal interconnect 127, and the metal layer 128 belong to the same layer. The distance between the metal interconnects and the metal bumps (eg, the distance indicated by g in FIG. 3) should be less than 100 μm, which causes the problem that the metal bumps 121 are tilted due to uneven compression during IC compression. To prevent it. The metal interconnect 126, the metal interconnect 127 and the metal layer 128 may belong to other layers in other embodiments.

도 4는 본 발명의 실시예에 따른 집적 회로(120)상에 도 1에 도시된 패드, 금속 상호 접속부들 및 금속 범프의 배치의 레이아웃(layout)을 나타내는 도식적인 도이다. 도 4에 도시된 집적 회로(120)의 패드 구조들(410, 420, 430 및 440)에 대해, 도 1의 관련된 서술이 참고될 수 있다. 도 1의 실시예에서 도시된 것과 같이, 각 패드 구조들(410-440)은 BOA(Bump on Active) 구조(즉, 범프는 활성 구역(active region) 위에 있음)를 포함한다. 패드 구조들(410-440)은 2개의 행들(rows)로 나누어진다. 행들 중 집적 회로(120)의 가장자리(401)에 가까운 하나는 패드 구조들(410 및 420)을 포함한다. 집적 회로(120)의 중심(402)에 가까운 다른 행은 패드 구조들(430 및 440)을 포함한다. 도 4에 도시된 것과 같은 실시예에서, 패드 구조들(410-440)의 모든 BOA 구조들 중 일부는 집적 회로(120)의 중심(402)의 방향을 향한다.4 is a schematic diagram illustrating a layout of the arrangement of pads, metal interconnects, and metal bumps shown in FIG. 1 on an integrated circuit 120 in accordance with an embodiment of the present invention. For the pad structures 410, 420, 430, and 440 of the integrated circuit 120 shown in FIG. 4, reference may be made to the related description of FIG. 1. As shown in the embodiment of FIG. 1, each pad structure 410-440 includes a bump on active (BOA) structure (ie, the bump is above an active region). Pad structures 410-440 are divided into two rows. One close to the edge 401 of the integrated circuit 120 includes pad structures 410 and 420. Another row near the center 402 of the integrated circuit 120 includes pad structures 430 and 440. In an embodiment as shown in FIG. 4, some of all the BOA structures of pad structures 410-440 face the direction of center 402 of integrated circuit 120.

도 5는 본 발명의 다른 실시예에 따른 집적 회로(120)상에 도 1에 도시된 패드, 금속 상호 접속부들 및 금속 범프의 배치의 레이아웃을 나타내는 도식적인 도이다. 도 5에 도시된 집적 회로(120)의 패드 구조들(510, 520, 530, 및 540)에 대해, 도 1의 관련된 서술이 참고될 수 있다. 도 1의 실시예에서 도시된 것과 같이, 각 패드 구조들(510-540)은 BOA 구조를 구비한다. 패드 구조들(510-540)은 2개의 행들로 나누어진다. 행들 중 집적 회로(120)의 가장자리(401)에 가까운 하나는 패드 구조들(510 및 520)을 포함한다. 집적 회로(120)의 중심(402)에 가까운 다른 행은 패드 구조들(530 및 540)을 포함한다. 도 5에 도시된 것과 같은 실시예에서, 바깥쪽 행의 패드 구조들(510 및 520)의 모든 BOA 구조들은 집적 회로(120)의 중심(402)의 방향을 향한다. 안쪽 행의 패드 구조들(530 및 540)의 모든 BOA 구조들은 집적 회로(120)의 가장자리(401)의 방향을 향한다.5 is a schematic diagram illustrating a layout of the arrangement of pads, metal interconnects, and metal bumps shown in FIG. 1 on an integrated circuit 120 in accordance with another embodiment of the present invention. For the pad structures 510, 520, 530, and 540 of the integrated circuit 120 shown in FIG. 5, reference may be made to the related description of FIG. 1. As shown in the embodiment of FIG. 1, each pad structure 510-540 has a BOA structure. Pad structures 510-540 are divided into two rows. One close to the edge 401 of the integrated circuit 120 includes pad structures 510 and 520. Another row near the center 402 of the integrated circuit 120 includes pad structures 530 and 540. In an embodiment such as that shown in FIG. 5, all BOA structures of pad structures 510 and 520 in the outer row are oriented in the direction of center 402 of integrated circuit 120. All BOA structures of the pad structures 530 and 540 in the inner row face the direction of the edge 401 of the integrated circuit 120.

도 6은 본 발명의 또 다른 실시예에 따른 집적 회로(120)상에 도 1에 도시된 패드, 금속 상호 접속부들 및 금속 범프의 배치의 레이아웃을 나타내는 도식적인 도이다. 도 6에 도시된 집적 회로(120)의 패드 구조들(610, 620, 630, 및 640)에 대해, 도 1의 관련된 서술이 참고될 수 있다. 도 1의 실시예에서 도시된 것과 같이, 각 패드 구조들(610-640)은 BOA 구조를 구비한다. 패드 구조들(610-640)은 2개의 행들로 나누어진다. 행들 중 집적 회로(120)의 가장자리(401)에 가까운 하나는 패드 구조들(610 및 620)을 포함한다. 집적 회로(120)의 중심(402)에 가까운 다른 행은 패드 구조들(630 및 640)을 포함한다. 도 6에 도시된 것과 같은 실시예에서, 바깥쪽 행의 패드 구조들(610 및 620)의 모든 BOA 구조들은 집적 회로(120)의 가장자리(401)의 방향을 향한다. 안쪽 행의 패드 구조들(630 및 640)의 모든 BOA 구조들은 집적 회로(120)의 중심(402)의 방향을 향한다.6 is a schematic diagram illustrating a layout of the arrangement of pads, metal interconnects, and metal bumps shown in FIG. 1 on an integrated circuit 120 according to another embodiment of the present invention. For the pad structures 610, 620, 630, and 640 of the integrated circuit 120 shown in FIG. 6, reference may be made to the related description of FIG. 1. As shown in the embodiment of FIG. 1, each pad structure 610-640 has a BOA structure. Pad structures 610-640 are divided into two rows. One of the rows close to the edge 401 of the integrated circuit 120 includes pad structures 610 and 620. Another row near the center 402 of the integrated circuit 120 includes pad structures 630 and 640. In the embodiment as shown in FIG. 6, all BOA structures of the pad structures 610 and 620 in the outer row are directed in the direction of the edge 401 of the integrated circuit 120. All BOA structures of the pad structures 630 and 640 in the inner row are oriented in the direction of the center 402 of the integrated circuit 120.

도 7은 본 발명의 또 다른 실시예에 따른 집적 회로(120)상에 도 1에 도시된 패드, 금속 상호 접속부들 및 금속 범프의 배치의 레이아웃을 나타내는 도식적인 도이다. 도 7에 도시된 집적 회로(120)의 패드 구조들(710, 720, 730, 및 740)에 대해, 도 1의 관련된 서술이 참고될 수 있다. 도 1의 실시예에서 도시된 것과 같이, 각 패드 구조들(710-740)은 BOA 구조를 구비한다. 패드 구조들(710-740)은 2개의 행들로 나누어진다. 행들 중 집적 회로(120)의 가장자리(401)에 가까운 하나는 패드 구조들(710 및 720)을 포함한다. 집적 회로(120)의 중심(402)에 가까운 다른 행은 패드 구조들(730 및 740)을 포함한다. 도 7에 도시된 것과 같은 실시예에서, 패드 구조들(710-740)의 모든 BOA 구조들은 집적 회로(120)의 가장자리(401)의 방향을 향한다.7 is a schematic diagram illustrating a layout of the arrangement of pads, metal interconnects, and metal bumps shown in FIG. 1 on an integrated circuit 120 according to another embodiment of the present invention. For the pad structures 710, 720, 730, and 740 of the integrated circuit 120 shown in FIG. 7, reference may be made to the related description of FIG. 1. As shown in the embodiment of FIG. 1, each pad structure 710-740 has a BOA structure. Pad structures 710-740 are divided into two rows. One close to the edge 401 of the integrated circuit 120 includes the pad structures 710 and 720. Another row near the center 402 of the integrated circuit 120 includes pad structures 730 and 740. In an embodiment as shown in FIG. 7, all BOA structures of pad structures 710-740 face the direction of edge 401 of integrated circuit 120.

위에서 서술된 것과 같이, 패드 구조들의 BOA 구조들이 집적 회로(120)의 가장자리 방향에 배치되거나, 집적 회로(120)의 중심 방향에 배치되는 것은 실제 제품의 설계 요건/사양에 따라 결정될 수 있다. 예를 들어, 생산 공정 동안 외부의 충격으로 인해 금속 범프의 변형을 방지하는 것의 고려를 기반으로, 금속 범프가 집적 회로상에 설치되는 위치와 방향 및 패드의 개구(opening)의 상응하는 위치는 모두 상응하게 조절될 수 있다. 게다가, 패드의 일부의 평평함은 연마(grinding) 공정에 의해 향상될 수 있다.As described above, the arrangement of the BOA structures of the pad structures in the edge direction of the integrated circuit 120 or in the center direction of the integrated circuit 120 may be determined according to the design requirements / specifications of the actual product. For example, based on consideration of preventing deformation of the metal bumps due to external impacts during the production process, the position and direction in which the metal bumps are installed on the integrated circuit and the corresponding positions of the openings of the pads are both Can be adjusted accordingly. In addition, the flatness of some of the pads can be improved by a grinding process.

도 8은 본 발명의 다른 실시예에 따른 COF 장치(800)의 도식적인 평면도이다. 도 8에 도시된 실시예에 대해, 도 1의 관련된 서술이 참고될 수 있다. 도 9는 도 8의 선 B-B'을 따라 본 발명의 실시예에 따른 COF 장치(800)를 나타내는 도식적인 단면도이다. 도 8 및 9를 참고하면, COF 장치(800)는 플렉서블 회로 필름(110) 및 집적 회로(820)를 포함한다. 플렉서블 회로 필름(110)은 필름(111) 및 적어도 하나의 배선(112)을 포함한다. 전도성 물질을 구비하는 배선(112)은 필름(111)의 표면상에 배치된다.8 is a schematic top view of a COF apparatus 800 according to another embodiment of the present invention. For the embodiment shown in FIG. 8, reference may be made to the related description of FIG. 1. FIG. 9 is a schematic cross-sectional view illustrating a COF apparatus 800 according to an embodiment of the present invention along the line BB ′ of FIG. 8. 8 and 9, the COF device 800 includes a flexible circuit film 110 and an integrated circuit 820. The flexible circuit film 110 includes a film 111 and at least one wire 112. The wiring 112 having the conductive material is disposed on the surface of the film 111.

도 9에 도시된 집적 회로(820)의 기판(830)은 단지 도식적으로 표시된다. 실제로, 여러 가지 종류의 전기 요소들, 도핑된 구역들, 금속층들, 절연층들, 폴리실리콘층들, 플러그들을 통한 접촉 플러그들 및/또는 기판(830) 내부, 위 또는 아래에 다른 집적 회로 구성 요소들이 존재할 수 있다. 집적 회로(820)는 금속 범프(821), 접착층(822), 보호층(823), 패드(824), 및 적어도 하나의 금속 상호 접속부(예를 들어, 도 8 및 9에 도시된 921, 922, 923, 및 924)를 더 포함한다. 도 8 및 9에 도시된 금속 범프(821), 접착층(822), 보호층(823), 패드(824), 제1 금속 상호 접속부들(921 및 922) 및 제2 금속 상호 접속부들(923 및 924)에 대해, 도 1-3에 도시된 금속 범프(121), 접착층(122), 보호층(123), 패드(124) 및 금속 상호 접속부들(126 및 127)의 관련된 서술이 각자 참고될 수 있다.The substrate 830 of the integrated circuit 820 shown in FIG. 9 is only shown schematically. Indeed, various types of electrical elements, doped regions, metal layers, insulating layers, polysilicon layers, contact plugs through plugs, and / or other integrated circuit configurations within, above, or below the substrate 830 There may be elements. Integrated circuit 820 may include metal bumps 821, adhesive layers 822, protective layers 823, pads 824, and at least one metal interconnect (eg, 921, 922 illustrated in FIGS. 8 and 9). , 923, and 924). 8 and 9, metal bumps 821, adhesive layer 822, protective layer 823, pad 824, first metal interconnects 921 and 922, and second metal interconnects 923 and For 924, related descriptions of the metal bump 121, adhesive layer 122, protective layer 123, pad 124, and metal interconnects 126 and 127 shown in FIGS. 1-3 are each referenced. Can be.

보호층(823)은 집적 회로(820)의 기판(830) 위에 배치된다. 보호층(823)은 홀(825)을 포함한다. 패드(824)는 보호층(823) 아래 그리고 기판(830) 위에 배치된다. 도 8 및 9에 도시된 것과 같이, 패드(824)의 적어도 일 부분은 홀(825) 아래에 배치된다. 금속층(910)은 패드(824) 아래에 배치되고, 금속층(910)은 패드(824)에 전기적으로 연결된다. 금속 상호 접속부들(921-924) 및 금속층(910)은 동일한 층에 속한다. 제1 금속 상호 접속부들(921 및 922)의 적어도 일 부분은 금속 범프(821) 아래 그리고 패드(824)(금속층(910))의 제1 옆측에 배치된다. 제2 금속 상호 접속부들(923 및 924)은 보호층(823) 아래 그리고 패드(824)(금속층(910))의 제2 옆측에 배치된다. 금속 상호 접속부들(921-924) 중 어느 쪽도 패드(824)에 접촉하지 않는다.The protective layer 823 is disposed over the substrate 830 of the integrated circuit 820. The protective layer 823 includes a hole 825. The pad 824 is disposed under the protective layer 823 and over the substrate 830. As shown in FIGS. 8 and 9, at least a portion of the pad 824 is disposed below the hole 825. The metal layer 910 is disposed under the pad 824, and the metal layer 910 is electrically connected to the pad 824. Metal interconnects 921-924 and metal layer 910 belong to the same layer. At least a portion of the first metal interconnects 921 and 922 is disposed below the metal bump 821 and on the first side of the pad 824 (metal layer 910). Second metal interconnects 923 and 924 are disposed under protective layer 823 and on a second side of pad 824 (metal layer 910). Neither of the metal interconnects 921-924 contacts the pad 824.

금속 범프(821)는 제1 부분(821A), 제2 부분(821B) 및 제3 부분(821C)을 포함한다. COF 장치(800)의 수직 방향(Z)을 따라 제1 부분(821A)의 적어도 일 부분은 패드(824)와 중첩한다. 제2 부분(821B)은 COF 장치(800)의 제1 수평 방향(Y)을 따라 패드(824)의 외부로 연장되고, 제2 부분(821B)의 적어도 일 부분은 제1 금속 상호 접속부들(921 및 922)과 중첩한다. 제3 부분(821C)은 COF 장치(800)의 제2 수평 방향(-Y)을 따라 패드(824)의 외부로 연장되고, 제3 부분(821C)의 적어도 일 부분은 COF 장치(800)의 수직 방향(Z)을 따라 제2 금속 상호 접속부들(923 및 924)과 중첩한다.The metal bumps 821 include a first portion 821A, a second portion 821B, and a third portion 821C. At least a portion of the first portion 821A along the vertical direction Z of the COF device 800 overlaps the pad 824. The second portion 821B extends out of the pad 824 along the first horizontal direction Y of the COF apparatus 800, and at least a portion of the second portion 821B is formed of the first metal interconnects ( 921 and 922). The third portion 821C extends out of the pad 824 along the second horizontal direction (-Y) of the COF apparatus 800, and at least a portion of the third portion 821C is the portion of the COF apparatus 800. Overlap with second metal interconnects 923 and 924 along vertical direction Z. FIG.

제2 금속 상호 접속부들(923 및 924)은 도 8의 맨 아래측에 배치되는 것으로 도시되어 있지만, 본 발명은 그것에 제한되지 않는다. 다른 실시예들에서, 제2 금속 상호 접속부들은 도 8의 좌측 또는 우측과 같이 패드(824)의 다른 옆측들에 배치될 수 있다. 제2 상호 접속부들의 배치에 상응하여, 금속 범프(821)의 제3 부분(821C)은 COF 장치(800)의 다른 수평 방향(예를 들어, X 방향 또는 -X 방향)을 따라 패드(824)의 외부로 연장될 수 있다.Although the second metal interconnects 923 and 924 are shown disposed at the bottom of FIG. 8, the present invention is not limited thereto. In other embodiments, the second metal interconnects may be disposed on other sides of the pad 824, such as to the left or to the right of FIG. 8. Corresponding to the placement of the second interconnects, the third portion 821C of the metal bump 821 is along the pad 824 along another horizontal direction (eg, X or -X direction) of the COF apparatus 800. It can extend outside of.

도 10은 본 발명의 또 다른 실시예에 따른 COF 장치(1000)의 도식적인 평면도이다. 도 10에 도시된 실시예에 대해, 도 1의 관련된 서술이 참고될 수 있다. 도 11은 도 10의 선 C-C'을 따라 본 발명의 실시예에 따른 COF 장치(1000)를 나타내는 도식적인 단면도이다. 도 10 및 11을 참고하면, COF 장치(1000)는 플렉서블 회로 필름(110) 및 집적 회로(1020)를 포함한다. 플렉서블 회로 필름(110)은 필름(111) 및 적어도 하나의 배선(112)을 포함한다. 전도성 물질을 구비하는 배선(112)은 필름(111)의 표면상에 배치된다.10 is a schematic plan view of a COF apparatus 1000 according to another embodiment of the present invention. For the embodiment shown in FIG. 10, reference may be made to the related description of FIG. 1. 11 is a schematic cross-sectional view illustrating a COF apparatus 1000 according to an embodiment of the present invention along the line C-C 'of FIG. 10 and 11, the COF apparatus 1000 includes a flexible circuit film 110 and an integrated circuit 1020. The flexible circuit film 110 includes a film 111 and at least one wire 112. The wiring 112 having the conductive material is disposed on the surface of the film 111.

도 11에 도시된 집적 회로(1020)의 기판(1030)은 단지 도식적으로 표시된다. 실제로, 여러 가지 종류의 전기 요소들, 도핑된 구역들, 금속층들, 절연층들, 폴리실리콘층들, 플러그들을 통한 접촉 플러그들 및/또는 기판(1030) 내부, 위 또는 아래에 다른 집적 회로 구성 요소들이 존재할 수 있다. 집적 회로(1020)는 금속 범프(1021), 제1 접착층(1022), 보호층(1023), 제1 패드(1024), 금속 상호 접속부(1026), 금속 상호 접속부(1027), 제2 접착층(1122) 및 제2 패드(1029)를 더 포함한다. 도 10 및 11에 도시된 금속 범프(1021), 제1 접착층(1022), 보호층(1023), 제1 패드(1024), 금속 상호 접속부(1026), 금속 상호 접속부(1027), 제2 접착층(1122) 및 제2 패드(1029)에 대해, 도 1-3에 도시된 금속 범프(121), 접착층(122), 보호층(123), 패드(124) 및 금속 상호 접속부들(126 및 127)의 관련된 서술이 각자 참고될 수 있다.The substrate 1030 of the integrated circuit 1020 shown in FIG. 11 is shown schematically only. Indeed, various types of electrical elements, doped regions, metal layers, insulating layers, polysilicon layers, contact plugs through plugs, and / or other integrated circuit configurations within, above, or below the substrate 1030 There may be elements. Integrated circuit 1020 may include a metal bump 1021, a first adhesive layer 1022, a protective layer 1023, a first pad 1024, a metal interconnect 1026, a metal interconnect 1027, a second adhesive layer ( 1122 and second pad 1029. The metal bumps 1021, the first adhesive layer 1022, the protective layer 1023, the first pad 1024, the metal interconnects 1026, the metal interconnects 1027, the second adhesive layer shown in FIGS. 10 and 11. For 1112 and second pad 1029, metal bump 121, adhesive layer 122, protective layer 123, pad 124 and metal interconnects 126 and 127 shown in FIGS. 1-3. The relevant description of) can be referred to individually.

보호층(1023)은 집적 회로(1020)의 기판(1030) 위에 배치된다. 보호층(1023)은 제1 홀(1025) 및 제2 홀(1028)을 포함한다. 제1 패드(1024) 및 제2 패드(1029)는 보호층(1023) 아래 그리고 기판(1030) 위에 배치된다. 도 10 및 11에 도시된 것과 같이, 제1 패드(1024)의 적어도 일 부분은 제1 홀(1025) 아래에 배치되고, 제2 패드(1029)의 적어도 일 부분은 제2 홀(1028) 아래에 배치된다. 제1 금속층(1110)은 제1 패드(1024) 아래에 배치되고, 제1 금속층(1110)은 제1 패드(1024)에 전기적으로 연결된다. 제2 금속층(1120)은 제2 패드(1029) 아래에 배치되고, 제2 금속층(1120)은 제2 패드(1029)에 전기적으로 연결된다. 금속 상호 접속부들(1026-1027), 제1 금속층(1110) 및 제2 금속층(1120)은 동일한 층에 속한다. 금속 상호 접속부들(1026 및 1027)의 적어도 일 부분은 금속 범프(1021) 아래에 배치되고, 제1 패드(1024)(제1 금속층(1110)) 및 제2 패드(1029)(제2 금속층(1120)) 사이에 위치된다. 금속 상호 접속부들(1026 및 1027)은 보호층(1023) 아래에 배치된다. 금속 상호 접속부들(1026 및 1027) 중 어느 쪽도 패드들(1024 및 1029)에 접촉하지 않는다.The protective layer 1023 is disposed over the substrate 1030 of the integrated circuit 1020. The protective layer 1023 includes a first hole 1025 and a second hole 1028. The first pad 1024 and the second pad 1029 are disposed under the protective layer 1023 and over the substrate 1030. As shown in FIGS. 10 and 11, at least a portion of the first pad 1024 is disposed below the first hole 1025, and at least a portion of the second pad 1029 is below the second hole 1028. Is placed on. The first metal layer 1110 is disposed under the first pad 1024, and the first metal layer 1110 is electrically connected to the first pad 1024. The second metal layer 1120 is disposed under the second pad 1029, and the second metal layer 1120 is electrically connected to the second pad 1029. The metal interconnects 1026-1027, the first metal layer 1110 and the second metal layer 1120 belong to the same layer. At least a portion of the metal interconnects 1026 and 1027 are disposed under the metal bumps 1021 and include a first pad 1024 (first metal layer 1110) and a second pad 1029 (second metal layer ( 1120). Metal interconnects 1026 and 1027 are disposed under protective layer 1023. Neither of the metal interconnects 1026 and 1027 are in contact with the pads 1024 and 1029.

금속 범프(1021)는 제1 부분(1021A), 제2 부분(1021B) 및 제3 부분(1021C)을 포함한다. COF 장치(1000)의 수직 방향(Z)을 따라 제1 부분(1021A)의 적어도 일 부분은 제1 패드(1024)와 중첩한다. 제2 부분(1021B)은 COF 장치(1000)의 수평 방향(Y)을 따라 제1 패드(1024)의 외부로 연장되고, 제2 부분(1021B)의 적어도 일 부분은 금속 상호 접속부들(1026 및 1027)과 중첩한다. 제3 부분(1021C)은 COF 장치(1000)의 수평 방향(Y)을 따라 제1 패드(1024)의 외부로 연장되고, 제3 부분(1021C)의 적어도 일 부분은 COF 장치(1000)의 수직 방향(Z)을 따라 제2 패드(1029)와 중첩한다.The metal bump 1021 includes a first portion 1021A, a second portion 1021B, and a third portion 1021C. At least a portion of the first portion 1021A overlaps the first pad 1024 along the vertical direction Z of the COF apparatus 1000. The second portion 1021B extends out of the first pad 1024 along the horizontal direction Y of the COF apparatus 1000, and at least a portion of the second portion 1021B is formed of metal interconnects 1026 and 1027). The third portion 1021C extends out of the first pad 1024 along the horizontal direction Y of the COF apparatus 1000, and at least a portion of the third portion 1021C is perpendicular to the COF apparatus 1000. It overlaps with the second pad 1029 along the direction Z. FIG.

제1 접착층(1022) 및 제2 접착층(1122)은 티타늄 텅스텐층들 또는 다른 전도성 층들일 수 있다. 제1 접착층(1022) 및 제2 접착층(1122)은 보호층(1023) 위에 배치된다. 제1 접착층(1022)의 일부는 제1 홀(1025)에 배치된다. 제2 접착층(1122)의 일부는 제2 홀(1028)에 배치된다. 금속 범프(1021)의 적어도 일 부분은 제1 접착층(1022) 위에 배치되고, 금속 범프(1021)는 제1 접착층(1022)을 통해 제1 패드(1024)에 전기적으로 연결된다. 금속 범프(1021)의 적어도 다른 부분은 제2 접착층(1122) 위에 배치되고, 금속 범프(1021)는 제2 접착층(1122)을 통해 제2 패드(1029)에 전기적으로 연결된다.The first adhesive layer 1022 and the second adhesive layer 1122 may be titanium tungsten layers or other conductive layers. The first adhesive layer 1022 and the second adhesive layer 1122 are disposed on the protective layer 1023. A portion of the first adhesive layer 1022 is disposed in the first hole 1025. A portion of the second adhesive layer 1122 is disposed in the second hole 1028. At least a portion of the metal bumps 1021 is disposed over the first adhesive layer 1022, and the metal bumps 1021 are electrically connected to the first pad 1024 through the first adhesive layer 1022. At least another portion of the metal bumps 1021 is disposed over the second adhesive layer 1122, and the metal bumps 1021 are electrically connected to the second pad 1029 through the second adhesive layer 1122.

위에서 서술된 것과 같이, 본 발명의 실시예들에서, 금속 범프의 제1 부분은 COF 장치의 수직 방향을 따라 패드와 중첩하고, 금속 범프의 제2 부분은 패드 외부의 금속 상호 접속부(예를 들어, 공급 배선, 접지 배선, 데이터 배선 또는 다른 배선들)와 중첩한다. 더욱이, 금속 범프는 금속 상호 접속부들과 중첩할 수 있고, BOA(Bump on Active) 구조를 형성시킬 수 있다. 그러므로, 본 발명의 실시예들에서 COF 장치는 패드의 영역을 효과적으로 감소시킬 수 있어, 금속 상호 접속부들의 라우팅 설계를 용이하게 한다.As described above, in embodiments of the present invention, the first portion of the metal bump overlaps the pad along the vertical direction of the COF device, and the second portion of the metal bump is a metal interconnect (eg, outside the pad). , Supply wiring, ground wiring, data wiring or other wirings). Moreover, the metal bumps can overlap the metal interconnects and form a bump on active (BOA) structure. Therefore, in embodiments of the present invention the COF apparatus can effectively reduce the area of the pad, facilitating the routing design of the metal interconnects.

본 발명은 위의 실시예들을 참고하여 서술되었지만, 그것들은 본 발명을 제한하기 위한 것이 아니다. 이 기술 분야에서 통상의 기술을 가진 자에게 서술된 실시예들에 대한 변경들이 본 발명의 범위를 벗어나지 않으면서 이루어질 수 있음이 분명하다. 따라서, 본 발명의 범위는 위의 상세한 설명들에 의해서가 아니라 첨부된 청구항들에 의해 한정될 것이다.Although the invention has been described with reference to the above embodiments, they are not intended to limit the invention. It is apparent that changes to the embodiments described to one of ordinary skill in the art can be made without departing from the scope of the present invention. Accordingly, the scope of the invention will be defined not by the above detailed descriptions but by the appended claims.

Claims (20)

칩온필름(chip-on-film, COF) 장치로서:
적어도 하나의 배선을 구비하는 플렉서블 회로 필름(flexible circuit film);
제1 홀(hole)을 구비하는 보호층;
제1 접착층[상기 제1 접착층의 적어도 일 부분은 상기 제1 홀에 배치됨];
상기 보호층 아래에 배치된 제1 패드[상기 제1 패드의 적어도 일 부분은 상기 제1 홀 아래에 배치됨];
제1 금속 상호 접속부[상기 제1 금속 상호 접속부의 적어도 일 부분은 상기 보호층 아래에 배치되며 상기 제1 패드의 제1 옆측에 배치되고, 상기 제1 금속 상호 접속부는 상기 제1 패드에 접촉하지 않음]; 및
금속 범프를 포함하고,
상기 금속 범프의 적어도 일 부분은 상기 제1 접착층 위에 배치되고, 상기 금속 범프는 상기 제1 접착층을 통해 상기 제1 패드에 전기적으로 연결되며, 상기 적어도 하나의 배선에 용접되고,
상기 금속 범프는 제1 부분 및 제2 부분을 포함하고, 상기 제1 부분의 적어도 일 부분은 상기 COF 장치의 수직 방향을 따라 상기 제1 패드와 중첩하고, 상기 제2 부분은 상기 COF 장치의 제1 수평 방향을 따라 상기 제1 패드의 외부로 연장되며, 상기 제1 금속 상호 접속부와 부분적으로 중첩하는, COF 장치.As a chip-on-film (COF) device:
A flexible circuit film having at least one wire;
A protective layer having a first hole;
A first adhesive layer, at least a portion of the first adhesive layer being disposed in the first hole;
A first pad disposed below the protective layer, wherein at least a portion of the first pad is disposed below the first hole;
A first metal interconnect (at least a portion of the first metal interconnect is disposed under the protective layer and is disposed on a first side of the first pad, the first metal interconnect is not in contact with the first pad Not]; And
Including metal bumps,
At least a portion of the metal bump is disposed on the first adhesive layer, the metal bump is electrically connected to the first pad through the first adhesive layer, and welded to the at least one wire,
The metal bump includes a first portion and a second portion, at least a portion of the first portion overlaps the first pad along a vertical direction of the COF apparatus, and the second portion is formed of the first portion of the COF apparatus. 1 A COF device extending out of the first pad along a horizontal direction and partially overlapping the first metal interconnect. 제1항에 있어서,
상기 제1 홀 및 상기 금속 범프의 영역 비율은 상기 COF 장치의 상기 수직 방향으로 20% 내지 40%인, COF 장치.The method of claim 1,
And the area ratio of the first hole and the metal bump is 20% to 40% in the vertical direction of the COF device. 제1항에 있어서,
상기 금속 범프의 경도(hardness)는 25-100Hv인, COF 장치.The method of claim 1,
The hardness of the metal bump is 25-100 Hv. 제3항에 있어서,
상기 금속 범프의 상기 경도는 40-70Hv인, COF 장치.The method of claim 3,
And the hardness of the metal bump is 40-70 Hv. 제4항에 있어서,
상기 금속 범프의 상기 경도는 40-50Hv인, COF 장치.5. The method of claim 4,
And said hardness of said metal bump is 40-50 Hv. 제1항에 있어서,
상기 금속 범프의 표면 거칠기(surface roughness)는 0.05-2㎛인, COF 장치.The method of claim 1,
The surface roughness of the metal bumps is 0.05-2 μm. 제6항에 있어서,
상기 금속 범프의 상기 표면 거칠기는 0.8-1.2㎛인, COF 장치.The method according to claim 6,
And the surface roughness of the metal bumps is 0.8-1.2 μm. 제1항에 있어서,
상기 제1 패드는 알루미늄 패드 또는 금 패드인, COF 장치.The method of claim 1,
And the first pad is an aluminum pad or a gold pad. 제1항에 있어서,
상기 금속 범프는 금 범프인, COF 장치.The method of claim 1,
And the metal bumps are gold bumps. 제1항에 있어서,
상기 제1 접착층은 티타늄 텅스텐층인, COF 장치.The method of claim 1,
And the first adhesive layer is a titanium tungsten layer. 제1항에 있어서,
상기 제1 패드 아래 그리고 상기 제1 금속 상호 접속부 옆측에 배치되는 적어도 하나의 금속층을 더 포함하는, COF 장치.The method of claim 1,
And at least one metal layer disposed below the first pad and next to the first metal interconnect. 제1항에 있어서,
상기 제1 홀의 더 짧은 측면은 12㎛보다 길고, 상기 제1 홀의 더 긴 측면은 35㎛보다 길고, 상기 제1 홀의 가장자리로부터 상기 금속 범프의 가장자리까지의 거리는 3㎛보다 길고, 상기 금속 범프의 상기 제1 부분의 가장자리로부터 상기 제1 패드의 가장자리까지의 거리는 3㎛보다 길고, 상기 제1 금속 상호 접속부의 폭(width)은 0.1㎛ 내지 40㎛이고, 상기 제1 금속 상호 접속부의 가장자리로부터 상기 제1 패드의 상기 가장자리까지의 거리는 COF 장치의 상기 수직 방향으로 0.1㎛보다 긴, COF 장치.The method of claim 1,
The shorter side of the first hole is longer than 12 μm, the longer side of the first hole is longer than 35 μm, the distance from the edge of the first hole to the edge of the metal bump is longer than 3 μm, and the The distance from the edge of the first portion to the edge of the first pad is longer than 3 μm, the width of the first metal interconnect is 0.1 μm to 40 μm, and the first metal interconnect from the edge of the first metal interconnect. 1 The distance to the edge of the pad is longer than 0.1 μm in the vertical direction of the COF device. 제1항에 있어서,
상기 보호층 아래 그리고 상기 제1 패드의 제2 옆측에 배치된 제2 금속 상호 접속부를 더 포함하고, 상기 제2 금속 상호 접속부는 상기 제1 패드에 접촉하지 않고,
상기 금속 범프는 제3 부분을 더 포함하고, 상기 제3 부분은 상기 COF 장치의 제2 수평 방향을 따라 상기 제1 패드의 상기 외부로 연장되고, 상기 제3 부분의 적어도 일 부분은 상기 COF 장치의 상기 수직 방향으로 상기 제2 금속 상호 접속부와 중첩하는, COF 장치.The method of claim 1,
A second metal interconnect disposed below the protective layer and on a second side of the first pad, wherein the second metal interconnect is not in contact with the first pad,
The metal bump further comprises a third portion, the third portion extending outwardly of the first pad along a second horizontal direction of the COF apparatus, at least a portion of the third portion being the COF apparatus COF apparatus, which overlaps with the second metal interconnect in the vertical direction of the. 제1항에 있어서,
상기 보호층 아래 그리고 상기 제1 패드의 상기 제1 옆측에 배치된 제2 패드를 더 포함하고,
상기 제1 금속 상호 접속부는 상기 제1 패드 및 상기 제2 패드 사이에 배치되고, 상기 금속 범프는 제3 부분을 더 포함하고, 상기 제3 부분의 적어도 일 부분은 상기 COF 장치의 상기 수직 방향을 따라 상기 제2 패드와 중첩하는, COF 장치.The method of claim 1,
A second pad disposed below said protective layer and on said first side of said first pad,
The first metal interconnect is disposed between the first pad and the second pad, the metal bump further comprises a third portion, at least a portion of the third portion oriented the vertical direction of the COF device And overlaps with the second pad accordingly. 제14항에 있어서,
상기 절연층은 제2 홀을 더 포함하고,
상기 COF 장치는 제2 접착층을 더 포함하고, 상기 제2 접착층의 적어도 일 부분은 상기 제2 홀에 배치되고, 그리고
상기 금속 범프의 적어도 다른 부분은 상기 제2 접착층 위에 배치되고, 상기 금속 범프는 상기 제2 접착층을 통해 상기 제2 패드에 전기적으로 연결되는, COF 장치.15. The method of claim 14,
The insulating layer further includes a second hole,
The COF device further comprises a second adhesive layer, at least a portion of the second adhesive layer is disposed in the second hole, and
At least another portion of the metal bump is disposed over the second adhesive layer, and the metal bump is electrically connected to the second pad through the second adhesive layer. 제15항에 있어서,
상기 제2 접착층은 티타늄 텅스텐층인, COF 장치.16. The method of claim 15,
And the second adhesive layer is a titanium tungsten layer. 칩온필름(COF) 장치로서:
적어도 하나의 배선을 구비하는 플렉서블 회로 필름;
제1 홀을 구비하는 보호층;
제1 접착층[상기 제1 접착층의 적어도 일 부분은 상기 제1 홀에 배치됨];
상기 보호층 아래에 배치된 제1 패드[상기 제1 패드의 적어도 일 부분은 상기 제1 홀 아래에 배치됨];
제1 금속 상호 접속부[상기 제1 금속 상호 접속부의 적어도 일 부분은 상기 보호층 아래에 배치되며 상기 제1 패드의 제1 옆측에 배치되고, 상기 제1 금속 상호 접속부는 상기 제1 패드에 접촉하지 않음];
상기 보호층 아래 그리고 상기 제1 패드의 제2 옆측에 배치된 제2 금속 상호 접속부[상기 제2 금속 상호 접속부는 상기 제1 패드에 접촉하지 않음]; 및
금속 범프를 포함하고,
상기 금속 범프의 적어도 일 부분은 상기 제1 접착층 위에 배치되고, 상기 금속 범프는 상기 제1 접착층을 통해 상기 제1 패드에 전기적으로 연결되며, 상기 적어도 하나의 배선에 용접되고,
상기 금속 범프는 제1 부분, 제2 부분 및 제3 부분을 포함하고,
상기 제1 부분의 적어도 일 부분은 상기 COF 장치의 수직 방향을 따라 상기 제1 패드와 중첩하고,
상기 제2 부분은 상기 COF 장치의 제1 수평 방향을 따라 상기 제1 패드의 외부로 연장되며, 상기 제1 금속 상호 접속부와 부분적으로 중첩하고,
상기 제3 부분은 상기 COF 장치의 제2 수평 방향을 따라 상기 제1 패드의 상기 외부로 연장되고, 상기 제3 부분의 적어도 일 부분은 상기 COF 장치의 상기 수직 방향을 따라 상기 제2 금속 상호 접속부와 중첩하고, 그리고
상기 제1 홀 및 상기 금속 범프의 영역 비율은 상기 COF 장치의 상기 수직 방향으로 20% 내지 40%인, COF 장치.As a chip on film (COF) device:
A flexible circuit film having at least one wire;
A protective layer having a first hole;
A first adhesive layer, at least a portion of the first adhesive layer being disposed in the first hole;
A first pad disposed below the protective layer, wherein at least a portion of the first pad is disposed below the first hole;
A first metal interconnect (at least a portion of the first metal interconnect is disposed under the protective layer and is disposed on a first side of the first pad, the first metal interconnect is not in contact with the first pad Not];
A second metal interconnect disposed below the protective layer and on a second side of the first pad, wherein the second metal interconnect does not contact the first pad; And
Including metal bumps,
At least a portion of the metal bump is disposed on the first adhesive layer, the metal bump is electrically connected to the first pad through the first adhesive layer, and welded to the at least one wire,
The metal bump comprises a first portion, a second portion and a third portion,
At least a portion of the first portion overlaps the first pad along a vertical direction of the COF apparatus,
The second portion extends out of the first pad along a first horizontal direction of the COF device and partially overlaps the first metal interconnect,
The third portion extends out of the first pad along a second horizontal direction of the COF apparatus, and at least a portion of the third portion is the second metal interconnect along the vertical direction of the COF apparatus Nested with, and
And the area ratio of the first hole and the metal bump is 20% to 40% in the vertical direction of the COF device. 제17항에 있어서,
상기 보호층 아래 그리고 상기 제1 패드의 상기 제1 옆측에 배치된 제2 패드를 더 포함하고,
상기 제1 금속 상호 접속부는 상기 제1 패드 및 상기 제2 패드 사이에 배치되고, 상기 금속 범프는 제3 부분을 더 포함하고, 상기 제3 부분의 적어도 일 부분은 상기 COF 장치의 상기 수직 방향을 따라 상기 제2 패드와 중첩하는, COF 장치.18. The method of claim 17,
A second pad disposed below said protective layer and on said first side of said first pad,
The first metal interconnect is disposed between the first pad and the second pad, the metal bump further comprises a third portion, at least a portion of the third portion oriented the vertical direction of the COF device And overlaps with the second pad accordingly. 제18항에 있어서,
상기 절연층은 제2 홀을 더 포함하고,
상기 COF 장치는 제2 접착층을 더 포함하고, 상기 제2 접착층의 적어도 일 부분은 상기 제2 홀에 배치되고, 그리고
상기 금속 범프의 적어도 다른 부분은 상기 제2 접착층 위에 배치되고, 상기 금속 범프는 상기 제2 접착층을 통해 상기 제2 패드에 전기적으로 연결되는, COF 장치.19. The method of claim 18,
The insulating layer further includes a second hole,
The COF device further comprises a second adhesive layer, at least a portion of the second adhesive layer is disposed in the second hole, and
At least another portion of the metal bump is disposed over the second adhesive layer, and the metal bump is electrically connected to the second pad through the second adhesive layer. 칩온필름(COF) 장치로서:
적어도 하나의 배선을 구비하는 플렉서블 회로 필름;
제1 홀을 구비하는 보호층;
제1 접착층[상기 제1 접착층의 적어도 일 부분은 상기 제1 홀에 배치됨];
상기 보호층 아래에 배치된 제1 패드[상기 제1 패드의 적어도 일 부분은 상기 제1 홀 아래에 배치됨];
상기 보호층 아래 그리고 상기 제1 패드의 상기 제1 옆측에 배치된 제2 패드,
상기 제1 패드 및 상기 제2 패드 사이에 배치된 제1 금속 상호 접속부[상기 제1 금속 상호 접속부의 적어도 일 부분은 상기 보호층 아래에 배치되며 상기 제1 패드의 제1 옆측에 배치되고, 상기 제1 금속 상호 접속부는 상기 제1 패드에 접촉하지 않음]; 및
금속 범프를 포함하고,
상기 금속 범프의 적어도 일 부분은 상기 제1 접착층 위에 배치되고, 상기 금속 범프는 상기 제1 접착층을 통해 상기 제1 패드에 전기적으로 연결되며, 상기 적어도 하나의 배선에 용접되고,
상기 금속 범프는 제1 부분, 제2 부분 및 제3 부분을 포함하고,
상기 제1 부분의 적어도 일 부분은 상기 COF 장치의 수직 방향을 따라 상기 제1 패드와 중첩하고,
상기 제2 부분은 상기 COF 장치의 제1 수평 방향을 따라 상기 제1 패드의 외부로 연장되며, 상기 제1 금속 상호 접속부와 부분적으로 중첩하고,
상기 제3 부분의 적어도 일 부분은 상기 COF 장치의 상기 수직 방향을 따라 상기 제2 패드와 중첩하고, 그리고
상기 제1 홀 및 상기 금속 범프의 영역 비율은 상기 COF 장치의 상기 수직 방향으로 20% 내지 40%인, COF 장치.As a chip on film (COF) device:
A flexible circuit film having at least one wire;
A protective layer having a first hole;
A first adhesive layer, at least a portion of the first adhesive layer being disposed in the first hole;
A first pad disposed below the protective layer, wherein at least a portion of the first pad is disposed below the first hole;
A second pad disposed below the protective layer and on the first side of the first pad,
A first metal interconnect disposed between the first pad and the second pad, at least a portion of the first metal interconnect being disposed under the protective layer and disposed on a first side of the first pad, A first metal interconnect does not contact the first pad; And
Including metal bumps,
At least a portion of the metal bump is disposed on the first adhesive layer, the metal bump is electrically connected to the first pad through the first adhesive layer, and welded to the at least one wire,
The metal bump comprises a first portion, a second portion and a third portion,
At least a portion of the first portion overlaps the first pad along a vertical direction of the COF apparatus,
The second portion extends out of the first pad along a first horizontal direction of the COF device and partially overlaps the first metal interconnect,
At least a portion of the third portion overlaps the second pad along the vertical direction of the COF apparatus, and
And the area ratio of the first hole and the metal bump is 20% to 40% in the vertical direction of the COF device.
KR20120127510A 2012-05-07 2012-11-12 Chip-on-film device KR101495713B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261643356P 2012-05-07 2012-05-07
US61/643,356 2012-05-07
TW101129796A TWI467719B (en) 2012-05-07 2012-08-16 Chip-on-film device
TW101129796 2012-08-16

Publications (2)

Publication Number Publication Date
KR20130124876A true KR20130124876A (en) 2013-11-15
KR101495713B1 KR101495713B1 (en) 2015-02-25

Family

ID=49853524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120127510A KR101495713B1 (en) 2012-05-07 2012-11-12 Chip-on-film device

Country Status (1)

Country Link
KR (1) KR101495713B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515092B2 (en) 2015-01-29 2016-12-06 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US10217806B2 (en) 2016-06-21 2019-02-26 Samsung Display Co., Ltd. Display apparatus having grooved terminals

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242446A1 (en) * 2002-09-19 2005-11-03 Stats Chippac Ltd. Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US20090001567A1 (en) * 2007-06-27 2009-01-01 Ultra Chip, Inc. IC chip with finger-like bumps

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515092B2 (en) 2015-01-29 2016-12-06 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US10217806B2 (en) 2016-06-21 2019-02-26 Samsung Display Co., Ltd. Display apparatus having grooved terminals
US10879335B2 (en) 2016-06-21 2020-12-29 Samsung Display Co., Ltd. Display apparatus having grooved terminals
US11605697B2 (en) 2016-06-21 2023-03-14 Samsung Display Co., Ltd. Display apparatus having grooved terminals
US11997901B2 (en) 2016-06-21 2024-05-28 Samsung Display Co., Ltd. Display apparatus having grooved terminals

Also Published As

Publication number Publication date
KR101495713B1 (en) 2015-02-25

Similar Documents

Publication Publication Date Title
US20200176408A1 (en) Semiconductor package and method for fabricating base for semiconductor package
US20070045869A1 (en) Chip package and bump connecting structure thereof
BRPI0914112B1 (en) INTERCONNECTION BY ROAD BRIDGE THROUGH SILICON
US20090096079A1 (en) Semiconductor package having a warpage resistant substrate
US20180151528A1 (en) Packaging Structures of Integrated Circuits
US7394164B2 (en) Semiconductor device having bumps in a same row for staggered probing
US8089156B2 (en) Electrode structure for semiconductor chip with crack suppressing dummy metal patterns
US7301229B2 (en) Electrostatic discharge (ESD) protection for integrated circuit packages
US20220013487A1 (en) Semiconductor package
KR101119066B1 (en) Multi-chip package
JP2014072487A (en) Semiconductor device and manufacturing method of the same
US9105463B2 (en) Semiconductor device
JP4814770B2 (en) Semiconductor integrated circuit
JP2008135486A (en) Semiconductor device and semiconductor package
US20150069602A1 (en) Chip-on-film device
KR20130124876A (en) Chip-on-film device
JP3897749B2 (en) Semiconductor device
US20120261820A1 (en) Assembly of stacked devices with semiconductor components
JP2009124099A (en) Electrode structure for semiconductor chip
US20100283145A1 (en) Stack structure with copper bumps
TWI467719B (en) Chip-on-film device
US8508024B2 (en) Chip package structure and package substrate
JP2009054741A (en) Semiconductor package
JP3555828B2 (en) Semiconductor device provided with circuit board for semiconductor mounting
JP2006140512A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200206

Year of fee payment: 6