KR20130113239A - Circuit for matching impedence - Google Patents

Circuit for matching impedence Download PDF

Info

Publication number
KR20130113239A
KR20130113239A KR1020120035666A KR20120035666A KR20130113239A KR 20130113239 A KR20130113239 A KR 20130113239A KR 1020120035666 A KR1020120035666 A KR 1020120035666A KR 20120035666 A KR20120035666 A KR 20120035666A KR 20130113239 A KR20130113239 A KR 20130113239A
Authority
KR
South Korea
Prior art keywords
switch
impedance matching
matching circuit
variable
terminal
Prior art date
Application number
KR1020120035666A
Other languages
Korean (ko)
Other versions
KR101905791B1 (en
Inventor
이상훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120035666A priority Critical patent/KR101905791B1/en
Publication of KR20130113239A publication Critical patent/KR20130113239A/en
Application granted granted Critical
Publication of KR101905791B1 publication Critical patent/KR101905791B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance

Abstract

PURPOSE: An impedance matching circuit is provided to extend a section and to convert the structure of an impedance matching circuit. CONSTITUTION: An impedance matching circuit comprises a variable inductor (113), a variable capacitor (114), and a first or a fourth switch (S1-S4). One end of the variable inductor is connected to one end of the variable capacitor. Other end of the variable inductor is connected to a second switch or the fourth switch. The one end of the variable capacitor is connected to the one end of the first switch, and other end of the variable capacitor is connected to one end of a third switch. Other end of the first switch is connected to other end of the second switch. Other end of the third switch is connected to other end of the fourth switch.

Description

임피던스 정합 회로{CIRCUIT FOR MATCHING IMPEDENCE}Impedance Matching Circuit {CIRCUIT FOR MATCHING IMPEDENCE}

본 발명은 임피던스 정합 장치에 관한 것이다.The present invention relates to an impedance matching device.

이동 통신 단말기에서 안테나는 소정의 전파 신호를 송신하거나 전파를 수신하는 역할을 한다. 안테나가 최적의 송수신 방사성능을 갖도록 하기 위해서는 임피던스를 정확하게, 최적으로 정합시킬 필요가 있다.In the mobile communication terminal, the antenna transmits a predetermined radio signal or receives radio waves. In order for the antenna to have optimal transmit and receive radioactivity, it is necessary to match the impedance accurately and optimally.

임피던스를 정확히 정합시키기 위해 안테나 정합 회로는 캐패시터 및 인덕터 등을 구비하고, 그 캐패시터 및 인덕터의 값을 조절한다. 임피던스 정합은 통상적으로 이동통신 단말기를 자유공간에 위치시킨 상태에서 안테나의 임피던스를 정합시키는 것이다.In order to accurately match the impedance, the antenna matching circuit includes a capacitor, an inductor, and the like, and adjusts the values of the capacitor and the inductor. Impedance matching is typically to match the impedance of the antenna with the mobile communication terminal located in free space.

한편, 이동통신 단말기는 기기의 특성상 사용자가 본체를 손으로 잡고, 스피커를 귀에 밀착시킨 상태에서 사용하거나 주머니나 이동통신 단말기의 본체를 가방 등에 넣고 이어폰을 이용하여 사용하게 된다. 사용자가 이동통신 단말기의 본체를 손으로 잡고, 귀에 밀착시켜 사용하거나, 주머니 또는 가방 등에 넣고 사용함에 따라 안테나의 임피던스 정합 조건이 가변하고, 이로 인하여 자유 공간에서 임피던스를 정합시킨 안테나의 송수신 방사 성능이 저하된다.On the other hand, the mobile terminal is used in a state in which the user holds the main body by hand and the speaker closely adheres to the ear, or puts the main body of the pocket or the mobile communication terminal into a bag and uses the earphone. As the user holds the main body of the mobile communication terminal by hand and uses it in close contact with the ear, or puts it in a pocket or bag, the impedance matching condition of the antenna varies, and thus the transmit / receive radiation performance of the antenna that matches the impedance in free space is improved. Degrades.

따라서, 임피던스 정합 조건이 가변될 경우에 자동으로 안테나의 임피던스를 조절하여 안테나가 최적의 송수신 방사성능을 갖도록 하는 적응형 튜닝 안테나 회로를 채택하고 있다.Therefore, an adaptive tuning antenna circuit is adopted in which the impedance of the antenna is automatically adjusted when the impedance matching condition is changed so that the antenna has an optimal transmit / receive radioactivity.

이를 위해, 적응형 튜닝 안테나 회로는 커플러를 구비하고, 커플러에서 커플링되는 반사 전력(Reflected Power) 및 송신 전력(Forward Power)을 검출하고, 검출한 반사 전력과 송신 전력에 따라 가변 캐패시터의 캐패시턴스 값을 변경하여 임피던스 정합을 수행한다.To this end, the adaptive tuning antenna circuit includes a coupler, detects reflected power and forward power coupled by the coupler, and capacitance value of the variable capacitor according to the detected reflected power and transmit power. Change to perform impedance matching.

그러나, 기존의 임피던스 정합 장치는 임피던스 정합이 가능한 구간이 매우 제한적인 문제가 있었다.
However, the conventional impedance matching device has a problem in that the impedance matching section is very limited.

본 발명은 RF 스위치를 사용하여 임피던스 정합 회로의 구조의 변경이 가능한 임피던스 정합 회로의 제공을 목적으로 한다.An object of the present invention is to provide an impedance matching circuit capable of changing the structure of an impedance matching circuit using an RF switch.

본 발명은 가변 인덕터 및 가변 캐패시터를 사용하여 임피던스 정합 구간을 크게 확장시킬 수 있는 임피던스 정합 회로의 제공을 목적으로 한다.An object of the present invention is to provide an impedance matching circuit that can greatly expand an impedance matching section by using a variable inductor and a variable capacitor.

본 발명은 가변 인덕터 및 가변 캐패시터를 사용하여 임피던스의 리액턴스 성분의 방향을 변경시켜 임피던스 정합 구간을 크게 확장시킬 수 있는 임피던스 정합 회로의 제공을 목적으로 한다.An object of the present invention is to provide an impedance matching circuit capable of greatly extending an impedance matching section by changing the direction of reactance components of an impedance using a variable inductor and a variable capacitor.

본 발명은 멤스(MEMS) 기술을 이용해 임피던스 정합 회로를 하나의 칩으로 구현하여 전체 사이즈를 줄이고, 비용을 절감시킬 수 있는 방법의 제공을 목적으로 한다.
An object of the present invention is to provide a method capable of reducing the overall size and cost by implementing an impedance matching circuit as one chip using MEMS technology.

본 발명의 일 실시 예에 따른 전력 증폭기와 안테나 사이의 임피던스 정합을 수행하는 임피던스 정합 회로는 가변 인덕터; 가변 캐패시터; 제1 스위치; 제2 스위치; 제3 스위치; 및 제4 스위치를 포함하고, 상기 가변 인덕터는 상기 가변 캐패시터의 일단에 연결된 일단과 상기 제2 스위치의 일단 및 상기 제4 스위치의 일단에 연결된 타단을 갖고, 상기 가변 캐패시터는 상기 제1 스위치의 일단과 상기 제3 스위치의 일단에 연결된 타단을 갖고, 상기 제1 스위치는 상기 제2 스위치의 타단에 연결된 타단을 갖고, 상기 제3 스위치는 상기 제4 스위치의 타단에 연결된 타단을 갖는다.An impedance matching circuit for performing impedance matching between a power amplifier and an antenna according to an embodiment of the present invention includes a variable inductor; Variable capacitors; A first switch; A second switch; A third switch; And a fourth switch, wherein the variable inductor has one end connected to one end of the variable capacitor and the other end connected to one end of the second switch and one end of the fourth switch, and the variable capacitor has one end of the first switch. And the other end connected to one end of the third switch, the first switch has the other end connected to the other end of the second switch, and the third switch has the other end connected to the other end of the fourth switch.

상기 제1 내지 제4 스위치의 개방 또는 단락의 조합에 따라 구조가 변경되어 상기 임피던스 정합을 수행한다.The structure is changed according to the combination of opening or shorting of the first to fourth switches to perform the impedance matching.

상기 제1 내지 제4 스위치는 멤스(MEMS) 스위치인 것을 특징으로 한다.The first to fourth switches may be MEMS switches.

상기 가변 인덕터 및 상기 가변 캐패시터는 적어도 하나 이상의 개수로 구성되는 것을 특징으로 한다.The variable inductor and the variable capacitor may be configured in at least one number.

상기 가변 인덕터 및 상기 가변 캐패시터는 멤스(MEMS)를 이용하여 구현된 소자인 것을 특징으로 한다.The variable inductor and the variable capacitor may be devices implemented using MEMS.

본 발명의 또 다른 실시 예에 따른 전력 증폭기와 안테나 사이의 임피던스 정합을 수행하는 임피던스 정합 회로는 가변 인덕터; 가변 캐패시터; 제1 스위치; 및 제2 스위치를 포함하고, 상기 가변 인덕터는 상기 가변 캐패시터의 일단에 연결된 일단과 상기 제1 스위치의 가동 단자에 연결된 타단을 갖고, 상기 가변 캐패시터는 상기 제2 스위치의 가동 단자에 연결된 타단을 갖고, 상기 제1 스위치의 제1 고정 단자 및 상기 제2 스위치의 제4 고정단자는 서로 연결되고, 상기 제1 스위치의 제2 고정 단자 및 상기 제2 스위치의 제3 고정 단자는 서로 연결되는 것을 특징으로 한다.According to another embodiment of the present invention, an impedance matching circuit for performing impedance matching between a power amplifier and an antenna may include a variable inductor; Variable capacitors; A first switch; And a second switch, wherein the variable inductor has one end connected to one end of the variable capacitor and the other end connected to the movable terminal of the first switch, and the variable capacitor has the other end connected to the movable terminal of the second switch. The first fixed terminal of the first switch and the fourth fixed terminal of the second switch are connected to each other, and the second fixed terminal of the first switch and the third fixed terminal of the second switch are connected to each other. It is done.

상기 제1 스위치 및 상기 제2 스위치는 쌍극 쌍투(DPDT, double-Pole Double Throw) 스위치인 것을 특징으로 한다.The first switch and the second switch is characterized in that the double-pole double throw (DPDT) switch.

상기 제1 스위치 및 제2 스위치의 개방 또는 단락의 조합에 따라 구조가 변경되어 상기 임피던스 정합을 수행하는 것을 특징으로 한다.The structure is changed according to the combination of opening or shorting of the first switch and the second switch to perform the impedance matching.

상기 가변 인덕터 및 상기 가변 캐패시터는 멤스(MEMS)를 이용하여 구현된 소자인 것을 특징으로 한다.
The variable inductor and the variable capacitor may be devices implemented using MEMS.

본 발명의 실시 예에 따르면, RF 스위치를 사용하여 임피던스 정합 회로의 구조를 변경시킬 수 있고, 가변 인덕터 및 가변 캐패시터를 사용하여 임피던스 정합 구간을 크게 확장시킬 수 있다.According to an embodiment of the present invention, the structure of the impedance matching circuit can be changed by using an RF switch, and the impedance matching section can be greatly extended by using a variable inductor and a variable capacitor.

또한, 가변 인덕터 및 가변 캐패시터를 사용하여 임피던스의 리액턴스 성분의 방향을 변경시켜 임피던스 정합 구간을 크게 확장시킬 수 있다.In addition, a variable inductor and a variable capacitor may be used to change the direction of the reactance component of the impedance, thereby greatly extending the impedance matching period.

또한, 멤스(MEMS) 기술을 이용해 임피던스 정합 회로를 하나의 칩으로 구현하여 전체 사이즈를 줄이고, 비용을 절감시킬 수 있다.Also, using MEMS technology, the impedance matching circuit can be implemented in one chip, reducing the overall size and reducing the cost.

한편 그 외의 다양한 효과는 후술될 본 발명의 실시 예에 따른 상세한 설명에서 직접적 또는 암시적으로 개시될 것이다.
Meanwhile, various other effects will be directly or implicitly disclosed in the detailed description according to the embodiment of the present invention to be described later.

도 1은 본 발명의 제1 실시예에 따른 임피던스 정합 장치(100)의 구성도이다.
도 2는 본 발명의 제1 실시 예에 따른 임피던스 정합 회로의 구성도이다.
도 3 내지 도 4는 스위치의 동작에 따른 임피던스 정합 회로의 구성도이다.
도 5는 본 발명의 실시 예에 따라 임피던스 정합 회로(110)가 병렬 캐패시터-직렬 인덕터 구조를 갖는 경우 임피던스의 정합 구간을 설명하는 스미스 차트이다.
도 6은 본 발명의 제1 실시 예에 따른 임피던스 정합 회로(110)가 병렬 가변 캐패시터-직렬 가변 인덕터 구조를 갖는 경우 임피던스의 정합 구간을 설명하는 스미스 차트이다.
도 7은 본 발명의 실시 예에 따라 임피던스 정합 회로(110)가 병렬 캐패시터-직렬 인덕터 구조를 갖는 경우 임피던스의 정합 구간을 설명하는 스미스 차트이다.
도 8은 본 발명의 제1 실시 예에 따른 임피던스 정합 회로(110)가 병렬 가변 캐패시터-직렬 가변 인덕터 구조를 갖는 경우 임피던스의 정합 구간을 설명하는 스미스 차트이다.
도 9는 본 발명의 제1 실시 예에 따른 임피던스 정합 회로를 사용한 경우, 전체 임피던스 정합 특성을 보여주는 스미스 차트이다.
도 10은 본 발명의 제2 실시 예에 따른 임피던스 정합 회로의 구성도이다.
도 11은 본 발명의 제3 실시 예에 따른 임피던스 정합 회로의 구성도이다.
도 12 내지 도 14는 본 발명을 응용하여 구현한 임피던스 정합 회로의 다양한 실시 예를 설명하기 위한 도면이다.1 is a configuration diagram of an impedance matching device 100 according to a first embodiment of the present invention.
2 is a block diagram of an impedance matching circuit according to a first embodiment of the present invention.
3 to 4 is a configuration diagram of an impedance matching circuit according to the operation of the switch.
FIG. 5 is a Smith chart illustrating a matching section of impedance when the impedance matching circuit 110 has a parallel capacitor-serial inductor structure according to an exemplary embodiment of the present invention.
FIG. 6 is a Smith chart illustrating a matching section of impedances when the impedance matching circuit 110 according to the first embodiment of the present invention has a parallel variable capacitor-series variable inductor structure.
FIG. 7 is a Smith chart illustrating a matching section of impedances when the impedance matching circuit 110 has a parallel capacitor-serial inductor structure according to an exemplary embodiment of the present invention.
8 is a Smith chart illustrating a matching section of impedances when the impedance matching circuit 110 according to the first embodiment of the present invention has a parallel variable capacitor-series variable inductor structure.
9 is a Smith chart showing overall impedance matching characteristics when using an impedance matching circuit according to the first embodiment of the present invention.
10 is a configuration diagram of an impedance matching circuit according to a second embodiment of the present invention.
11 is a configuration diagram of an impedance matching circuit according to a third embodiment of the present invention.
12 to 14 are diagrams for describing various embodiments of an impedance matching circuit implemented by applying the present invention.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 1은 본 발명의 일 실시예에 따른 임피던스 정합 장치(100)의 구성도이다.1 is a block diagram of an impedance matching device 100 according to an embodiment of the present invention.

임피던스 정합 장치(100)는 임피던스 정합 회로(110), 방향성 커플러(120), 검출부(130), 아날로그 디지털 변환기(ADC)(140), 제어부(150)를 포함한다.The impedance matching device 100 includes an impedance matching circuit 110, a directional coupler 120, a detector 130, an analog-to-digital converter (ADC) 140, and a controller 150.

임피던스 정합 장치(100)의 일단에는 전력증폭기(200)가 연결되고, 타단에는 RF 신호를 송수신하는 안테나(300)가 연결된다.One end of the impedance matching device 100 is connected to the power amplifier 200, the other end is connected to the antenna 300 for transmitting and receiving RF signals.

전력증폭기(200)는 외부로부터 수신한 송신신호를 증폭하여 임피던스 정합 장치(100)에 전달한다.The power amplifier 200 amplifies a transmission signal received from the outside and transmits the amplified signal to the impedance matching device 100.

임피던스 정합 장치(100)는 안테나(300)가 최적의 방사성능을 갖도록 전력증폭기(200)와 안테나(300) 사이의 임피던스를 조절한다.The impedance matching device 100 adjusts the impedance between the power amplifier 200 and the antenna 300 so that the antenna 300 has an optimal radiation performance.

임피던스 정합 회로(110)는 안테나(160)와 병렬 연결된 캐패시터(111a), 직렬 연결된 직렬 캐패시터(111b)와 인덕터 소자들(112a, 112b, 112c)를 포함하여 구성될 수 있다. 한편, 일 실시 예에서 캐패시터들(111a, 111b)과 인덕터(112a, 112b, 112c)의 결선 또는 소자 개수는 실시 예에 따라 달라질 수 있다. 일 실시 예에서 캐패시터들(111a, 111b)은 병렬 캐패시터(111a) 하나와 직렬 캐패시터(111b) 하나로 구성되는 것을 예시하고 있지만, 이에 한정되지 않고, 병렬 캐패시터 또는 직렬 캐패시터만으로 구성될 수 있고, 3 개이상의 캐패시터들로 구성될 수 있다. The impedance matching circuit 110 may include a capacitor 111a connected in parallel with the antenna 160, a series capacitor 111b connected in series, and inductors 112a, 112b, and 112c. Meanwhile, in some embodiments, the wirings or the number of elements of the capacitors 111a and 111b and the inductors 112a, 112b and 112c may vary according to embodiments. In an embodiment, the capacitors 111a and 111b are exemplarily configured to have one parallel capacitor 111a and one series capacitor 111b, but the present invention is not limited thereto. It may be composed of the above capacitors.

임피던스 정합 회로(110)의 다양한 실시 예는 도 2 내지 도 6에서 상세히 설명한다.Various embodiments of the impedance matching circuit 110 will be described in detail with reference to FIGS. 2 to 6.

방향성 커플러(Directional Coupler)(120)는 전력증폭기로부터 RF 프론트 엔드(미도시)를 통해 입력되는 송신신호와 안테나(160)의 종단으로부터 반사되는 반사신호를 분리하여 출력한다. 검출부(130)는 방향성 커플러(120)로부터 출력된 송신신호 및 반사신호를 통해 송신전력 및 반사전력의 크기를 검출할 수 있고, 송신전력에 해당되는 크기의 송신전압과 반사전력에 해당되는 크기의 반사전압을 출력할 수 있다. 검출부(130)는 송신신호로부터 송신전력을 검출하고, 송신전력으로부터 송신전압을 출력하는 송신전력 검출부(131) 및 반사신호로부터 반사전력을 검출하고, 반사전력으로부터 반사전압을 출력하는 반사전력 검출부(132)를 포함할 수 있다. 즉, 송신전력 검출부(131)는 방향성 커플러(120)의 일단에 연결된 전력 증폭기(200)로부터 증폭된 송신전력의 크기를 검출하고, 반사전력 검출부(132)는 안테나(300)로부터 반사된 반사전력의 크기를 검출한다.The directional coupler 120 separates the transmission signal input through the RF front end (not shown) from the power amplifier and the reflected signal reflected from the end of the antenna 160. The detector 130 may detect the magnitudes of the transmission power and the reflection power through the transmission signal and the reflection signal output from the directional coupler 120, and the transmission voltage and the reflection power of the magnitude corresponding to the transmission power. The reflected voltage can be output. The detection unit 130 detects the transmission power from the transmission signal, the transmission power detection unit 131 for outputting the transmission voltage from the transmission power and the reflection power from the reflection signal, and the reflection power detection unit for outputting the reflection voltage from the reflection power ( 132). That is, the transmission power detector 131 detects the magnitude of the transmission power amplified from the power amplifier 200 connected to one end of the directional coupler 120, and the reflection power detector 132 reflects the reflected power reflected from the antenna 300. Detects the size of

아날로그 디지털 변환기(ADC)(140)는 검출된 송신전력 및 반사전력 값을 디지털 값으로 변환한다. 아날로그 디지털 변환기(ADC)(140)는 송신전력과 반사전력의 차이를 출력한다.The analog-to-digital converter (ADC) 140 converts the detected transmit power and reflected power values into digital values. The analog-to-digital converter (ADC) 140 outputs a difference between the transmit power and the reflected power.

제어부(150)는 출력된 송신 전력과 반사 전력의 차이을 기초로 변경시킬 임피던스 값을 결정할 수 있고, 결정된 임피던스 값에 따라 임피던스를 정합할 수 있다.The controller 150 may determine an impedance value to be changed based on the difference between the output transmission power and the reflected power, and match the impedance according to the determined impedance value.

임피던스 정합회로(110)는 제어 신호에 의해 전력증폭기(200)와 안테나(300) 사이의 임피던스 값을 정합하여 최적의 임피던스 정합을 가능하게 한다. 최적의 임피던스 정합을 위한 방법은 후술한다.The impedance matching circuit 110 matches the impedance value between the power amplifier 200 and the antenna 300 by the control signal to enable optimum impedance matching. The method for optimal impedance matching is described later.

가변 캐패시터들(111a, 111b)의 캐패시턴스 값은 제어부(140)에 의해 인가되는 DC 전압에 의해 변화되며, 가변된 가변 캐패시터들(111a, 111b)의 캐패시턴스 값에 의해 송신 전력에 대한 반사 전력의 크기가 변화되게 된다. 이때, 반사 전력의 크기가 크면 임피던스 정합이 제대로 이루어지지 않은 것이고, 반사 전력의 크기가 작을수록 임피던스 정합이 잘 이루어진 것이다. 다시 말해서, 안테나와 RF 프론트엔드 간의 정합 정도를 나타내는 지표 중의 하나인 전압 정재파비(VSWR)을 이용한 것으로서, 송신전력과 반사전력의 차이가 클수록 임피던스 정합이 잘 이루어진 것이고, 차이가 작을수록 임피던스 정합이 제대로 이루어지지 않은 것이다.
The capacitance values of the variable capacitors 111a and 111b are changed by the DC voltage applied by the control unit 140, and the magnitude of the reflected power with respect to the transmission power by the capacitance values of the variable variable capacitors 111a and 111b. Will change. In this case, when the magnitude of the reflected power is large, impedance matching is not properly performed. As the magnitude of the reflected power is small, the impedance matching is better. In other words, the voltage standing wave ratio (VSWR), which is one of the indicators of the degree of matching between the antenna and the RF front end, is used, and the larger the difference between the transmission power and the reflected power, the better the impedance matching is. It is not done properly.

다음으로 본 발명의 다양한 실시 예에 따른 임피던스 정합 회로의 구성도 및 임피던스 정합 회로의 동작을 설명한다.
Next, a configuration diagram of an impedance matching circuit and an operation of the impedance matching circuit according to various embodiments of the present disclosure will be described.

도 2는 본 발명의 제1 실시 예에 따른 임피던스 정합 회로의 구성도이고, 도 3 내지 도 4는 스위치의 동작에 따른 임피던스 정합 회로의 구성도이다.2 is a configuration diagram of an impedance matching circuit according to a first embodiment of the present invention, and FIGS. 3 to 4 are diagrams illustrating an impedance matching circuit according to an operation of a switch.

도 2를 참고하면, 임피던스 정합 회로(110)는 가변 인덕터(113), 가변 캐패시터(114), 제1 스위치(S1), 제2 스위치(S2), 제3 스위치(S3), 제4 스위치(S4), 제1 단자(A), 제2 단자(B)를 포함할 수 있다. Referring to FIG. 2, the impedance matching circuit 110 may include a variable inductor 113, a variable capacitor 114, a first switch S1, a second switch S2, a third switch S3, and a fourth switch ( S4), the first terminal A and the second terminal B may be included.

도 2에서는 가변 인덕터(113) 및 가변 캐패시터(114)의 개수는 1개씩이나, 이에 한정될 필요는 없고, 복수 개로 구성될 수 있다.In FIG. 2, the number of the variable inductor 113 and the variable capacitor 114 is one, but need not be limited thereto, and may be configured in plural.

2개의 회로를 연결할 경우, 제1 단자(A)에는 2개의 회로 중 하나의 출력단이 연결되고, 제2 단자(B)에는 다른 하나의 입력단이 연결될 수 있다. 일 실시 예에서 제1 단자(A)에는 방향성 커플러(120)의 일단이 연결되고, 제2 단자(B)에는 안테나(300)의 일단이 연결될 수 있다.When connecting two circuits, one output terminal of two circuits may be connected to the first terminal A, and the other input terminal may be connected to the second terminal B. FIG. In one embodiment, one end of the directional coupler 120 may be connected to the first terminal A, and one end of the antenna 300 may be connected to the second terminal B. FIG.

가변 인덕터(113)는 제1 단자(A) 및 가변 캐패시터(114)의 일단에 연결된 일단과 제2 스위치(S2)의 일단 및 제4 스위치(S4)의 일단에 연결된 타단을 가진다.The variable inductor 113 has one end connected to one end of the first terminal A and the variable capacitor 114 and the other end connected to one end of the second switch S2 and one end of the fourth switch S4.

가변 캐패시터(114)는 제1 단자(A) 및 가변 인덕터(113)의 일단에 연결된 일단과 제1 스위치(S1)의 일단과 제3 스위치(S3)의 일단에 연결된 타단을 갖는다.The variable capacitor 114 has one end connected to one end of the first terminal A and the variable inductor 113 and the other end connected to one end of the first switch S1 and one end of the third switch S3.

제1 스위치(S1)는 가변 캐패시터(114)의 타단 및 제3 스위치(S3)의 일단에 연결된 일단과 그라운드에 연결된 타단을 가진다.The first switch S1 has one end connected to the other end of the variable capacitor 114 and one end of the third switch S3 and the other end connected to the ground.

제2 스위치(S2)는 가변 인덕터(113)의 타단 및 제4 스위치(S4)의 일단에 연결된 일단과 그라운드에 연결된 타단을 가진다.The second switch S2 has one end connected to the other end of the variable inductor 113 and one end of the fourth switch S4 and the other end connected to the ground.

제3 스위치(S3)는 가변 캐패시터(114)의 타단 및 제1 스위치(S1)의 일단에 연결된 일단과 제4 스위치(S4)의 타단 및 제2 단자(B)에 연결된 타단을 가진다.The third switch S3 has one end connected to the other end of the variable capacitor 114, one end of the first switch S1, the other end of the fourth switch S4, and the other end connected to the second terminal B.

제4 스위치(S4)는 가변 인덕터(113)의 타단 및 제2 스위치(S2)의 일단에 연결된 일단과 제3 스위치(S3)의 타단 및 제2 단자(B)에 연결된 타단을 가진다.The fourth switch S4 has one end connected to the other end of the variable inductor 113 and one end of the second switch S2, the other end of the third switch S3, and the other end connected to the second terminal B.

제1 내지 제4 스위치(S1, S2, S3, S4)는 RF(Radio Frequency) 스위치로서, 높은 Q값을 가지고, 낮은 삽입 손실을 갖는 멤스(MEMS: Micro Electro Mechanical System) 스위치일 수 있다.The first to fourth switches S1, S2, S3, and S4 may be a radio frequency (RF) switch, and may be a MEMS switch having a high Q value and a low insertion loss.

멤스(MEMS: Micro Electro Mechanical System) 스위치를 사용하면, 스위치 자체에서 발생하는 기생성분을 최소화할 수 있다.By using MEMS (Micro Electro Mechanical System) switches, parasitic components generated by the switch itself can be minimized.

또한, 임피던스 정합 회로(110)에서 사용되는 가변 인덕터(113) 및 가변 캐패시터(114) 소자 역시, 멤스(MEMS: Micro Electro Mechanical System) 소자 기술로 구현 가능하므로, 임피던스 정합 회로(110)를 하나의 칩으로 구현할 수 있다. 이로 인해, 전체 사이즈 및 비용 면에서 유리 해 임피던스 정합 회로(110)의 생산성을 크게 향상시킬 수 있다.In addition, since the variable inductor 113 and the variable capacitor 114 elements used in the impedance matching circuit 110 may also be implemented using MEMS (Micro Electro Mechanical System) device technology, the impedance matching circuit 110 may be integrated into a single device. Can be implemented as a chip. For this reason, the productivity of the impedance matching circuit 110 can be greatly improved in terms of overall size and cost.

도 2에 도시된 임피던스 정합 회로(110)는 제1 내지 제4 스위치의 개방 또는 단락의 조합에 의해 그 구조가 변경될 수 있고, 구조의 변경에 따라 임피던스 값도 변경될 수 있다. In the impedance matching circuit 110 shown in FIG. 2, the structure of the impedance matching circuit 110 may be changed by a combination of opening or shorting of the first to fourth switches, and the impedance value may also change according to the change of the structure.

제어부(150)는 임피던스 정합 회로(110)에 제어신호를 인가하여 제1 내지 제4 스위치의 개방 또는 단락의 조합을 만들 수 있다.The controller 150 may apply a control signal to the impedance matching circuit 110 to make a combination of opening or shorting of the first to fourth switches.

구체적으로, 제1 스위치(S1) 및 제4 스위치(S4)가 단락되고, 제2 스위치(S2) 및 제3 스위치(S3)가 개방되면, 도 3에 도시된 바와 같이, 임피던스 정합 회로(110)는 병렬 캐패시터-직렬 인덕터 구조로 변경될 수 있다.Specifically, when the first switch S1 and the fourth switch S4 are short-circuited and the second switch S2 and the third switch S3 are open, as shown in FIG. 3, the impedance matching circuit 110 is shown. ) May be changed to a parallel capacitor-serial inductor structure.

만약, 제1 스위치(S1) 및 제4 스위치(S4)가 개방되고, 제2 스위치(S2) 및 제3 스위치(S3)가 단락되면, 도 4에 도시된 바와 같이, 임피던스 정합 회로(110)는 병렬 인덕터-직렬 캐패시터 구조로 변경될 수 있다.If the first switch S1 and the fourth switch S4 are opened, and the second switch S2 and the third switch S3 are shorted, as shown in FIG. 4, the impedance matching circuit 110 is shown. Can be changed to a parallel inductor-serial capacitor structure.

도 2 내지 도 4에서는 가변 인덕터 및 가변 캐패시터를 이용하여 임피던스 정합 회로(110)를 구성하는 예를 도시하였으나, 가변 인덕터는 고정된 인덕턴스 값을 갖는 고정 인덕터로, 가변 캐패시터는 고정된 캐패시턴스 값을 갖는 고정 캐패시터로 대체될 수 있다.
2 to 4 illustrate an example of configuring the impedance matching circuit 110 using the variable inductor and the variable capacitor, the variable inductor is a fixed inductor having a fixed inductance value, and the variable capacitor has a fixed capacitance value. It can be replaced with a fixed capacitor.

다음으로 도 5 내지 도 9에서 임피던스 정합 회로의 구조에 따른 스미스 차트(Smith Chart)를 설명한다.
Next, the Smith chart according to the structure of the impedance matching circuit in FIGS. 5 to 9 will be described.

도 5는 본 발명의 실시 예에 따라 임피던스 정합 회로(110)가 병렬 캐패시터-직렬 인덕터 구조를 갖는 경우 임피던스의 정합 구간을 설명하는 스미스 차트이다.FIG. 5 is a Smith chart illustrating a matching section of impedance when the impedance matching circuit 110 has a parallel capacitor-serial inductor structure according to an exemplary embodiment of the present invention.

도 5의 경우, 고정된 캐패시턴스 값을 갖는 캐패시터 및 고정된 인덕턴스 값을 갖는 인덕터를 사용했다. 이 때, 캐패시턴스 값은 5pF이고, 인덕턴스 값은 5nH이다.In the case of FIG. 5, a capacitor having a fixed capacitance value and an inductor having a fixed inductance value were used. At this time, the capacitance value is 5pF and the inductance value is 5nH.

고정 인덕터 및 고정 캐패시터를 사용한 경우, 도 5와 같은 임피던스 정합 특성을 갖는다.
When a fixed inductor and a fixed capacitor are used, they have impedance matching characteristics as shown in FIG. 5.

도 6은 본 발명의 제1 실시 예에 따른 임피던스 정합 회로(110)가 병렬 가변 캐패시터-직렬 가변 인덕터 구조를 갖는 경우 임피던스의 정합 구간을 설명하는 스미스 차트이다.FIG. 6 is a Smith chart illustrating a matching section of impedances when the impedance matching circuit 110 according to the first embodiment of the present invention has a parallel variable capacitor-series variable inductor structure.

캐패시턴스의 가변 범위는 1pF에서 10pF이고, 인덕턴스의 가변 범위는 1nH에서 10nH이다.The variable range of capacitance is 1pF to 10pF, and the variable range of inductance is 1nH to 10nH.

가변 캐패시터 및 가변 인덕터를 사용한 경우, 도 6과 같은 임피던스 정합 특성을 갖는다. 즉, 안테나 임피던스가 기준 임피던스인 50옴인 경우로 가정할 때, 가변 캐패시터 및 가변 인덕터를 포함하는 임피던스 정합 회로(110)는 스미스 차트의 상반구인 인덕턴스 영역을 포함하는 영역에서 동작하여 제1 단자(A) 및 제2 단자(B)에 연결된 두 회로의 임피던스를 정합할 수 있다.
When a variable capacitor and a variable inductor are used, they have impedance matching characteristics as shown in FIG. 6. That is, assuming that the antenna impedance is 50 ohms as the reference impedance, the impedance matching circuit 110 including the variable capacitor and the variable inductor operates in the region including the inductance region, which is the upper half of the Smith chart, to operate the first terminal A. FIG. ) And the impedance of the two circuits connected to the second terminal (B) can be matched.

도 7은 본 발명의 실시 예에 따라 임피던스 정합 회로(110)가 병렬 캐패시터-직렬 인덕터 구조를 갖는 경우 임피던스의 정합 구간을 설명하는 스미스 차트이다.FIG. 7 is a Smith chart illustrating a matching section of impedances when the impedance matching circuit 110 has a parallel capacitor-serial inductor structure according to an exemplary embodiment of the present invention.

도 7의 경우, 고정된 캐패시턴스 값을 갖는 캐패시터 및 고정된 인덕턴스 값을 갖는 인덕터를 사용했다. 이 때, 캐패시턴스 값은 5pF이고, 인덕턴스 값은 5nH이다.In the case of FIG. 7, a capacitor having a fixed capacitance value and an inductor having a fixed inductance value were used. At this time, the capacitance value is 5pF and the inductance value is 5nH.

고정 인덕터 및 고정 캐패시터를 사용한 경우, 도 7과 같은 임피던스 정합 특성을 갖는다.
When a fixed inductor and a fixed capacitor are used, they have impedance matching characteristics as shown in FIG. 7.

도 8은 본 발명의 제1 실시 예에 따른 임피던스 정합 회로(110)가 병렬 가변 캐패시터-직렬 가변 인덕터 구조를 갖는 경우 임피던스의 정합 구간을 설명하는 스미스 차트이다.8 is a Smith chart illustrating a matching section of impedances when the impedance matching circuit 110 according to the first embodiment of the present invention has a parallel variable capacitor-series variable inductor structure.

캐패시턴스의 가변 범위는 1pF에서 10pF이고, 인덕턴스의 가변 범위는 1nH에서 10nH이다.The variable range of capacitance is 1pF to 10pF, and the variable range of inductance is 1nH to 10nH.

가변 캐패시터 및 가변 인덕터를 사용한 경우, 도 8과 같은 임피던스 정합 특성을 갖는다. 즉, 안테나 임피던스가 기준 임피던스인 50옴인 경우로 가정할 때, 가변 캐패시터 및 가변 인덕터를 임피던스 정합 회로(110)로 사용한 경우, 스미스 차트의 하반구인 캐패시턴스 영역으로 임피던스 정합이 가능한 특성을 보여준다.
When the variable capacitor and the variable inductor are used, they have impedance matching characteristics as shown in FIG. 8. That is, assuming that the antenna impedance is 50 ohms as the reference impedance, when the variable capacitor and the variable inductor are used as the impedance matching circuit 110, impedance matching is possible in the capacitance region, which is the lower half of the Smith chart.

도 9는 본 발명의 제1 실시 예에 따른 임피던스 정합 회로를 사용한 경우, 전체 임피던스 정합 특성을 보여주는 스미스 차트이다.9 is a Smith chart showing overall impedance matching characteristics when using an impedance matching circuit according to the first embodiment of the present invention.

도 2에 도시된 임피던스 정합 회로(110)는 제1 내지 제4 스위치의 개방 또는 단락의 조합에 의해 그 구조가 변경될 수 있고, 구조의 변경에 따라 임피던스 값도 변경될 수 있다. In the impedance matching circuit 110 shown in FIG. 2, the structure of the impedance matching circuit 110 may be changed by a combination of opening or shorting of the first to fourth switches, and the impedance value may also change according to the change of the structure.

즉, 제1 내지 제4 스위치의 개방 또는 단락의 조합에 의해 병렬 캐패시터-직렬 인덕터 및 병렬 인덕터-직렬 캐패시터의 구조로 변경 가능하므로, 본 발명의 제1 실시 예에 따르면, 도 6 및 도 8의 임피던스 정합 특성을 가질 수 있다.That is, since the structure of the parallel capacitor-serial inductor and the parallel inductor-serial capacitor can be changed by the combination of opening or shorting of the first to fourth switches, according to the first embodiment of the present invention, FIGS. It may have an impedance matching characteristic.

도 9의 스미스 차트는 상반구 및 하반구 영역 모두 임피던스 정합이 가능한 특성을 보여준다. 도 9를 참고하면, 임피던스 정합이 가능한 영역이 스미스 차트의 상반구 및 하반구 영역으로 크게 확장된 것을 확인할 수 있다.
The Smith chart of FIG. 9 shows a characteristic in which impedance matching is possible in both the upper and lower hemisphere regions. Referring to FIG. 9, it can be seen that the region where impedance matching is possible is greatly extended to the upper and lower hemisphere regions of the Smith chart.

도 10은 본 발명의 제2 실시 예에 따른 임피던스 정합 회로의 구성도이다.10 is a configuration diagram of an impedance matching circuit according to a second embodiment of the present invention.

도 10을 참고하면, 임피던스 정합 회로(110)는 가변 인덕터(113), 가변 캐패시터(114), 제1 스위치(S1), 제2 스위치(S2), 제3 스위치(S3), 제4 스위치(S4), 제1 단자(A), 제2 단자(B)를 포함할 수 있다. Referring to FIG. 10, the impedance matching circuit 110 may include a variable inductor 113, a variable capacitor 114, a first switch S1, a second switch S2, a third switch S3, and a fourth switch ( S4), the first terminal A and the second terminal B may be included.

2개의 회로를 연결할 경우, 제1 단자(A)에는 2개의 회로 중 하나의 출력단이 연결되고, 제2 단자(B)에는 다른 하나의 입력단이 연결될 수 있다. 일 실시 예에서 제1 단자(A)에는 방향성 커플러(120)의 일단이 연결되고, 제2 단자(B)에는 안테나(300)의 일단이 연결될 수 있다.When connecting two circuits, one output terminal of two circuits may be connected to the first terminal A, and the other input terminal may be connected to the second terminal B. FIG. In one embodiment, one end of the directional coupler 120 may be connected to the first terminal A, and one end of the antenna 300 may be connected to the second terminal B. FIG.

가변 인덕터(113)는 제1 단자(A) 및 가변 캐패시터(114)의 일단에 연결된 일단과 제1 스위치(S1)의 일단 및 제2 스위치(S2)의 일단에 연결된 타단을 포함한다. 제1 스위치(S1)의 타단은 그라운드에 연결되고, 제2 스위치(S2)의 타단은 제2 단자(B) 및 제4스위치(S4)의 타단에 연결된다.The variable inductor 113 includes one end connected to one end of the first terminal A and the variable capacitor 114, and the other end connected to one end of the first switch S1 and one end of the second switch S2. The other end of the first switch S1 is connected to ground, and the other end of the second switch S2 is connected to the other end of the second terminal B and the fourth switch S4.

가변 캐패시터(114)는 제1 단자(A) 및 가변 인덕터(113)의 일단에 연결된 일단과 제3 스위치(S3)의 일단 및 제4 스위치(S3)의 일단에 연결된 타단을 포함한다. 제3 스위치(S3)의 타단은 그라운드와 연결되고, 제4 스위치(S4)의 타단은 제2 단자(B) 및 제2 스위치(S2)의 타단에 연결된다.The variable capacitor 114 includes one end connected to one end of the first terminal A and the variable inductor 113 and the other end connected to one end of the third switch S3 and one end of the fourth switch S3. The other end of the third switch S3 is connected to the ground, and the other end of the fourth switch S4 is connected to the second terminal B and the other end of the second switch S2.

제1 내지 제4 스위치(S1, S2, S3, S4)는 RF(Radio Frequency) 스위치 또는 멤스(MEMS: Micro Electro Mechanical System) 스위치일 수 있다.The first to fourth switches S1, S2, S3, and S4 may be a radio frequency (RF) switch or a micro electro mechanical system (MEMS) switch.

도 10에 도시된 임피던스 정합 회로(110)는 제1 내지 제4 스위치의 개방 또는 단락의 조합에 의해 그 구조가 변경될 수 있고, 구조의 변경에 따라 임피던스 값도 변경될 수 있다.The structure of the impedance matching circuit 110 shown in FIG. 10 may be changed by a combination of opening or shorting of the first to fourth switches, and the impedance value may also be changed according to the change of the structure.

제어부(150)는 임피던스 정합 회로(110)에 제어신호를 인가하여 제1 내지 제4 스위치의 개방 또는 단락의 조합을 만들 수 있다.The controller 150 may apply a control signal to the impedance matching circuit 110 to make a combination of opening or shorting of the first to fourth switches.

구체적으로, 제1 스위치(S1) 및 제4 스위치(S4)가 개방되고, 제2 스위치(S2) 및 제3 스위치(S3)가 단락되면, 도 3에 도시한 바와 같이, 임피던스 정합 회로(110)는 병렬 캐패시터-직렬 인덕터 구조로 변경될 수 있다.Specifically, when the first switch S1 and the fourth switch S4 are opened, and the second switch S2 and the third switch S3 are shorted, as shown in FIG. 3, the impedance matching circuit 110 is shown. ) May be changed to a parallel capacitor-serial inductor structure.

만약, 제1 스위치(S1) 및 제4 스위치(S4)가 단락되고, 제2 스위치(S2) 및 제3 스위치(S3)가 개방되면, 도 4에 도시한 바와 같이, 임피던스 정합 회로(110)는 병렬 인덕터-직렬 캐패시터 구조로 변경될 수 있다.
If the first switch S1 and the fourth switch S4 are short-circuited and the second switch S2 and the third switch S3 are open, as shown in FIG. 4, the impedance matching circuit 110 is shown. Can be changed to a parallel inductor-serial capacitor structure.

도 11은 본 발명의 제3 실시 예에 따른 임피던스 정합 회로의 구성도이다.11 is a configuration diagram of an impedance matching circuit according to a third embodiment of the present invention.

도 11을 참고하면, 임피던스 정합 회로(110)는 가변 인덕터(113), 가변 캐패시터(114), 제1 스위치(S11), 제2 스위치(S12), 제1 단자(A), 제2 단자(B)를 포함할 수 있다. Referring to FIG. 11, the impedance matching circuit 110 includes a variable inductor 113, a variable capacitor 114, a first switch S11, a second switch S12, a first terminal A, and a second terminal ( B).

2개의 회로를 연결할 경우, 제1 단자(A)에는 2개의 회로 중 하나의 출력단이 연결되고, 제2 단자(B)에는 다른 하나의 입력단이 연결될 수 있다. 일 실시 예에서 제1 단자(A)에는 방향성 커플러(120)의 일단이 연결되고, 제2 단자(B)에는 안테나(300)의 일단이 연결될 수 있다.When connecting two circuits, one output terminal of two circuits may be connected to the first terminal A, and the other input terminal may be connected to the second terminal B. FIG. In one embodiment, one end of the directional coupler 120 may be connected to the first terminal A, and one end of the antenna 300 may be connected to the second terminal B. FIG.

제1 스위치(S11)는 하나의 가동단자(C) 및 2개의 고정단자(a11, b11)를 포함한다.The first switch S11 includes one movable terminal C and two fixed terminals a11 and b11.

제2 스위치(S12)는 하나의 가동단자(D) 및 2개의 고정단자(a12, b12)를 포함한다.The second switch S12 includes one movable terminal D and two fixed terminals a12 and b12.

가변 인덕터(113)는 제1 단자(A) 및 가변 캐패시터(114)의 일단에 연결된 일단과 제1 스위치(S11)의 가동단자(C)에 연결된 타단을 포함한다. 제1 스위치(S11)의 제1 고정단자(a11)는 제2 단자(B)에 연결되고, 제1 스위치(S11)의 제2 고정단자(b11)는 그라운드에 연결된다. The variable inductor 113 includes one end connected to one end of the first terminal A and the variable capacitor 114 and the other end connected to the movable terminal C of the first switch S11. The first fixed terminal a11 of the first switch S11 is connected to the second terminal B, and the second fixed terminal b11 of the first switch S11 is connected to the ground.

가변 캐패시터(114)는 제1 단자(A) 및 가변 인덕터(113)의 일단에 연결된 일단과 제2 스위치(S12)의 가동단자(D)에 연결된 타단을 포함한다. 제2 스위치(S12)의 제3 고정단자(a12)는 그라운드에 연결되고, 제4 고정단자(b12)는 제2 단자(B)에 연결된다. The variable capacitor 114 includes one end connected to one end of the first terminal A and the variable inductor 113 and the other end connected to the movable terminal D of the second switch S12. The third fixed terminal a12 of the second switch S12 is connected to ground, and the fourth fixed terminal b12 is connected to the second terminal B. FIG.

제1,2 스위치(S11, S12)는 쌍극 쌍투(DPDT, double-Pole Double Throw) 스위치일 수 있다. 쌍극 쌍투(DPDT, double-Pole Double Throw) 스위치는 하나의 제어신호에 의해 2개의 스위치를 동시에 동작시킬 수 있는 스위치이다.The first and second switches S11 and S12 may be double-pole double throw (DPDT) switches. A double-pole double throw (DPDT) switch is a switch that can operate two switches simultaneously by one control signal.

도 11에 도시된 임피던스 정합 회로(110)는 쌍극 쌍투(DPDT, double-Pole Double Throw) 스위치를 사용하여, 스위치를 4개 사용한 도 2 및 도 10에 비하여 스위치의 개방 또는 단락을 위한 제어신호를 1개로 줄일 수 있는 장점이 있다. 이로 인해, 도 11에 도시된 임피던스 정합 회로(110)는 임피던스 정합을 보다 신속하게 수행할 수 있다.The impedance matching circuit 110 shown in FIG. 11 uses a double-pole double throw (DPDT) switch to provide a control signal for opening or shorting the switch as compared to FIGS. 2 and 10 using four switches. There is an advantage that can be reduced to one. For this reason, the impedance matching circuit 110 shown in FIG. 11 can perform impedance matching more quickly.

도 11에 도시된 임피던스 정합 회로(110)는 제1,2 스위치(S11, S12)가 동시에 개방 또는 동시에 단락함에 따라 그 구조가 변경될 수 있고, 구조의 변경에 따라 임피던스 값도 변경될 수 있다.In the impedance matching circuit 110 of FIG. 11, the structure of the impedance matching circuit 110 may be changed as the first and second switches S11 and S12 are simultaneously opened or simultaneously shorted, and the impedance value may also be changed as the structure is changed. .

제어부(150)는 임피던스 정합 회로(110)에 제어신호를 인가하여 제1,2 스위치(S11, S12)의 개방 또는 단락의 조합을 만들 수 있다.The controller 150 may apply a control signal to the impedance matching circuit 110 to make a combination of opening or shorting of the first and second switches S11 and S12.

구체적으로, 제1 스위치(S11)의 가동단자(C)가 고정단자(a11)에 연결되고, 제2 스위치(S12)의 가동단자(D)가 고정단자(a12)에 연결되면, 도 3에 도시한 바와 같이, 임피던스 정합 회로(110)는 병렬 캐패시터-직렬 인덕터 구조로 변경될 수 있다.Specifically, when the movable terminal C of the first switch S11 is connected to the fixed terminal a11, and the movable terminal D of the second switch S12 is connected to the fixed terminal a12, FIG. As shown, the impedance matching circuit 110 can be modified to a parallel capacitor-serial inductor structure.

만약, 제1 스위치(S11)의 가동단자(C)가 고정단자(b11)에 연결되고, 제2 스위치(S12)의 가동단자(D)가 고정단자(b12)에 연결되면, 도 4에 도시한 바와 같이, 임피던스 정합 회로(110)는 병렬 인덕터-직렬 캐패시터 구조로 변경될 수 있다.
If the movable terminal C of the first switch S11 is connected to the fixed terminal b11, and the movable terminal D of the second switch S12 is connected to the fixed terminal b12, as shown in FIG. As one example, the impedance matching circuit 110 can be modified to a parallel inductor-serial capacitor structure.

도 12 내지 도 14는 본 발명을 응용하여 구현한 임피던스 정합 회로의 다양한 실시 예를 설명하기 위한 도면이다.12 to 14 are diagrams for describing various embodiments of an impedance matching circuit implemented by applying the present invention.

도 12 내지 도 14는 임피던스 정합 회로에 모두 외부 고정형 수동 소자가 연결되어 있는 구조를 보여준다.12 to 14 show a structure in which all external fixed passive elements are connected to an impedance matching circuit.

도 12는 역 L형 임피던스 정합 구조이고, 도 13은 T형 임피던스 정합 구조이고, 도 14는 파이(PI)형 임피던스 정합 구조이다.12 is an inverted L type impedance matching structure, FIG. 13 is a T type impedance matching structure, and FIG. 14 is a pi (PI) type impedance matching structure.

본 발명의 다양한 실시 예에 따르면, 부하 임피던스(ZL=RL+jXL)에 따라 적절한 임피던스 정합 회로를 선택하여 효과적인 임피던스 정합을 수행할 수 있다.
According to various embodiments of the present disclosure, an effective impedance matching circuit may be selected by selecting an appropriate impedance matching circuit according to the load impedance (ZL = RL + jXL).

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형 실시가 가능한 것은 물론이고, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해 되어서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It should be understood that various modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.

100: 임피던스 정합 장치
110: 임피던스 정합 회로
113: 가변 인덕터
114: 가변 캐패시터
S1: 제1 스위치
S2: 제2 스위치
S3: 제3 스위치
S4: 제4 스위치
120: 방향성 커플러
130: 검출부
140: 아날로그 디지털 변환기(ADC)
150: 제어부
200: 전력증폭기
300: 안테나100: impedance matching device
110: impedance matching circuit
113: variable inductor
114: variable capacitor
S1: first switch
S2: second switch
S3: third switch
S4: fourth switch
120: directional coupler
130:
140: analog to digital converter (ADC)
150:
200: power amplifier
300: antenna

Claims (9)

전력 증폭기와 안테나 사이의 임피던스 정합을 수행하는 임피던스 정합 회로에 있어서,
가변 인덕터;
가변 캐패시터;
제1 스위치;
제2 스위치;
제3 스위치; 및
제4 스위치를 포함하고,
상기 가변 인덕터는 상기 가변 캐패시터의 일단에 연결된 일단과 상기 제2 스위치의 일단 및 상기 제4 스위치의 일단에 연결된 타단을 갖고,
상기 가변 캐패시터는 상기 제1 스위치의 일단과 상기 제3 스위치의 일단에 연결된 타단을 갖고,
상기 제1 스위치는 상기 제2 스위치의 타단에 연결된 타단을 갖고,
상기 제3 스위치는 상기 제4 스위치의 타단에 연결된 타단을 갖는 임피던스 정합 회로.An impedance matching circuit for performing impedance matching between a power amplifier and an antenna,
Variable inductor;
Variable capacitors;
A first switch;
A second switch;
A third switch; And
Including a fourth switch,
The variable inductor has one end connected to one end of the variable capacitor and the other end connected to one end of the second switch and one end of the fourth switch,
The variable capacitor has the other end connected to one end of the first switch and one end of the third switch,
The first switch has the other end connected to the other end of the second switch,
The third switch has an impedance matching circuit having the other end connected to the other end of the fourth switch. 제1항에 있어서,
상기 제1 내지 제4 스위치의 개방 또는 단락의 조합에 따라 구조가 변경되어 상기 임피던스 정합을 수행하는 임피던스 정합 회로.The method of claim 1,
Impedance matching circuit to change the structure according to the combination of opening or shorting of the first to fourth switches to perform the impedance matching. 제1항에 있어서,
상기 제1 내지 제4 스위치는 멤스(MEMS) 스위치인 임피던스 정합 회로.The method of claim 1,
The first to fourth switches are MEMS switch impedance matching circuit. 제1항에 있어서,
상기 가변 인덕터 및 상기 가변 캐패시터는 적어도 하나 이상의 개수로 구성되는 임피던스 정합 회로.The method of claim 1,
And the variable inductor and the variable capacitor comprise at least one or more numbers. 제1항에 있어서,
상기 가변 인덕터 및 상기 가변 캐패시터는 멤스(MEMS)를 이용하여 구현된 소자인 임피던스 정합 회로.The method of claim 1,
The variable inductor and the variable capacitor are impedance matching circuits implemented using a MEMS (MEMS). 전력 증폭기와 안테나 사이의 임피던스 정합을 수행하는 임피던스 정합 회로에 있어서,
가변 인덕터;
가변 캐패시터;
제1 스위치; 및
제2 스위치를 포함하고,
상기 가변 인덕터는 상기 가변 캐패시터의 일단에 연결된 일단과 상기 제1 스위치의 가동 단자에 연결된 타단을 갖고,
상기 가변 캐패시터는 상기 제2 스위치의 가동 단자에 연결된 타단을 갖고,
상기 제1 스위치의 제1 고정 단자 및 상기 제2 스위치의 제4 고정단자는 서로 연결되고,
상기 제1 스위치의 제2 고정 단자 및 상기 제2 스위치의 제3 고정 단자는 서로 연결되는 임피던스 정합 회로.An impedance matching circuit for performing impedance matching between a power amplifier and an antenna,
Variable inductor;
Variable capacitors;
A first switch; And
A second switch,
The variable inductor has one end connected to one end of the variable capacitor and the other end connected to the movable terminal of the first switch,
The variable capacitor has the other end connected to the movable terminal of the second switch,
The first fixed terminal of the first switch and the fourth fixed terminal of the second switch are connected to each other,
An impedance matching circuit of the second fixed terminal of the first switch and the third fixed terminal of the second switch. 제6항에 있어서,
상기 제1 스위치 및 상기 제2 스위치는 쌍극 쌍투(DPDT, double-Pole Double Throw) 스위치인 임피던스 정합 회로.The method according to claim 6,
The first switch and the second switch is a impedance matching circuit is a double-pole double throw (DPDT) switch. 제6항에 있어서,
상기 제1 스위치 및 제2 스위치의 개방 또는 단락의 조합에 따라 구조가 변경되어 상기 임피던스 정합을 수행하는 임피던스 정합 회로.The method according to claim 6,
Impedance matching circuit for changing the structure according to the combination of opening or shorting of the first switch and the second switch to perform the impedance matching. 제6항에 있어서,
상기 가변 인덕터 및 상기 가변 캐패시터는 멤스(MEMS)를 이용하여 구현된 소자인 임피던스 정합 회로.

The method according to claim 6,
The variable inductor and the variable capacitor are impedance matching circuits implemented using a MEMS (MEMS).

KR1020120035666A 2012-04-05 2012-04-05 Circuit for matching impedence KR101905791B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120035666A KR101905791B1 (en) 2012-04-05 2012-04-05 Circuit for matching impedence

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120035666A KR101905791B1 (en) 2012-04-05 2012-04-05 Circuit for matching impedence

Publications (2)

Publication Number Publication Date
KR20130113239A true KR20130113239A (en) 2013-10-15
KR101905791B1 KR101905791B1 (en) 2018-12-05

Family

ID=49633911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120035666A KR101905791B1 (en) 2012-04-05 2012-04-05 Circuit for matching impedence

Country Status (1)

Country Link
KR (1) KR101905791B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023195606A1 (en) * 2022-04-06 2023-10-12 삼성전자 주식회사 Electronic device comprising antenna

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856499B2 (en) * 2003-03-28 2005-02-15 Northrop Gurmman Corporation MEMS variable inductor and capacitor

Also Published As

Publication number Publication date
KR101905791B1 (en) 2018-12-05

Similar Documents

Publication Publication Date Title
US11088720B2 (en) High-frequency module
JP6528845B2 (en) Antenna matching circuit, antenna circuit, front end circuit and communication device
KR101770471B1 (en) System and method for a directional coupler module
TWI407691B (en) Antenna module and impedance matching method thereof
KR100752280B1 (en) Device for matching frequency of antenna automatically in wireless terminal
JP5448163B2 (en) Reconfigurable impedance matching and harmonic filter system
TWI584586B (en) Circuit for impedance detection and adjustment
TWI540831B (en) Tunable impedance matching circuit
JP4422724B2 (en) Antenna switch with adaptive filter
US10340959B2 (en) Front-end module and communication device
TW201601471A (en) Adaptive load for coupler in broadband multimode multiband front end module
JP2004015307A (en) Variable antenna matching circuit
US10964996B2 (en) Bidirectional coupler
TW202010249A (en) Loadline switchable push/pull power amplifier
KR101905783B1 (en) Apparatus and method for matching impedence
CN101908881A (en) Directional coupler and radio-frequency power amplifier containing same
EP2779470B1 (en) Integrated circuit for transmitting and receiving an RF signal
KR101905791B1 (en) Circuit for matching impedence
KR101444551B1 (en) Power amplifying circuit and front end module including the same
JP2012195779A (en) Radio equipment
CN110401421A (en) High-frequency amplifier circuit, high-frequency front-end circuit and communication device
KR101074616B1 (en) Impedance matching circuit
TW201517379A (en) Antenna tuner
TWI558098B (en) Audio amplifier with rf interference suppression function
EP3160046B1 (en) Matching network circuit, and associated apparatus with shared matching network circuit

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant