KR20130099177A - Housing and method for producing a housing for an optoelectronic component - Google Patents
Housing and method for producing a housing for an optoelectronic component Download PDFInfo
- Publication number
- KR20130099177A KR20130099177A KR1020137015924A KR20137015924A KR20130099177A KR 20130099177 A KR20130099177 A KR 20130099177A KR 1020137015924 A KR1020137015924 A KR 1020137015924A KR 20137015924 A KR20137015924 A KR 20137015924A KR 20130099177 A KR20130099177 A KR 20130099177A
- Authority
- KR
- South Korea
- Prior art keywords
- housing
- connection
- surface area
- lead
- housing body
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000005693 optoelectronics Effects 0.000 title claims description 19
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims description 56
- 238000000465 moulding Methods 0.000 claims description 35
- 150000001875 compounds Chemical class 0.000 claims description 24
- 239000002245 particle Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000005538 encapsulation Methods 0.000 claims description 10
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 239000002861 polymer material Substances 0.000 claims description 6
- 230000005670 electromagnetic radiation Effects 0.000 claims description 4
- 238000001746 injection moulding Methods 0.000 claims description 3
- 238000001721 transfer moulding Methods 0.000 claims description 3
- 238000005266 casting Methods 0.000 claims description 2
- 230000005855 radiation Effects 0.000 description 47
- 239000010410 layer Substances 0.000 description 45
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- 239000002131 composite material Substances 0.000 description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 229920000106 Liquid crystal polymer Polymers 0.000 description 4
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004696 Poly ether ether ketone Substances 0.000 description 3
- 239000004954 Polyphthalamide Substances 0.000 description 3
- 230000032683 aging Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920002530 polyetherether ketone Polymers 0.000 description 3
- 229920006375 polyphtalamide Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 239000004408 titanium dioxide Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000005868 electrolysis reaction Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
- H01L31/02008—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules
- H01L31/02013—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier for solar cells or solar cell modules comprising output lead wires elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
광전 소자(10)용 하우징(1)을 개시한다. 그러한 하우징(1)은 하우징의 조립을 위해 마련된 조립면, 제1 접속 리드(31), 제2 접속 리드(32), 및 하우징 몸체(2)를 포함한다. 하우징 몸체(2)는 연결 영역(21)과 표면 영역(22)을 포함한다. 연결 영역은 제1 접속 리드와 제2 접속 리드를 기계적으로 상호 연결한다. 표면 영역은 조립면의 반대쪽을 향한 측에서 연결 영역을 적어도 부분적으로 덮는다. 연결 영역의 재료와 표면 영역의 재료는 서로 다르다. 또한, 하우징(1)을 제조하는 방법을 개시한다.A housing 1 for a photoelectric element 10 is disclosed. Such a housing 1 comprises an assembly surface, a first connecting lead 31, a second connecting lead 32, and a housing body 2 provided for assembly of the housing. The housing body 2 comprises a connecting area 21 and a surface area 22. The connection region mechanically interconnects the first connection lead and the second connection lead. The surface area at least partially covers the connection area on the side facing away from the assembly surface. The material of the connection area and the material of the surface area are different. Also disclosed is a method of manufacturing the housing 1.
Description
본 발명은 광전 소자용 하우징, 광전 소자용 하우징을 제조하는 방법, 및 그러한 하우징을 포함한 광전 소자에 관한 것이다.The present invention relates to a housing for an optoelectronic device, a method of manufacturing a housing for an optoelectronic device, and an optoelectronic device comprising such a housing.
본 특허 출원은 독일 특허 출원 10 2010 054 591.0의 우선권을 주장하는바, 이로써 그 개시 내용이 본원에 참조로 포함된다.This patent application claims the priority of
복사 방출 반도체 칩을 기반으로 한 광전 소자를 제조하기 위해, 특히 비교적 높은 출력 전력을 갖는 소자에 있어서는 흔히 세라믹계 하우징이 사용되는데, 왜냐하면 그러한 하우징이 높은 에이징 안정성(ageing stability) 및 우수한 열 소산 특성을 특징으로 하기 때문이다. 그러나 그러한 하우징의 제조는 비교적 복잡하고 비용 집약적이다. 흔히, 많은 플라스틱들이 예컨대 반도체 칩에서 생성되는 자외선 복사에 기인한 열화에 의해 불충분한 에이징 안정성을 가짐으로 인해, 저렴한 플라스틱 하우징을 제조한다는 것이 쉽지 않다. 또한, 플라스틱들은 흔히 리드 프레임에 대해 비교적 열악한 점착력을 갖는다.In order to fabricate photovoltaic devices based on radiation emitting semiconductor chips, ceramic housings are often used, especially for devices with relatively high output power, because such housings have high aging stability and good heat dissipation characteristics. This is because it is characterized. However, the manufacture of such housings is relatively complex and cost intensive. Often, it is not easy to manufacture inexpensive plastic housings because many plastics have insufficient aging stability, for example, due to degradation due to ultraviolet radiation generated in semiconductor chips. In addition, plastics often have a relatively poor adhesion to the lead frame.
본 발명의 과제는 높은 기계적 안정성, 높은 복사 안정성, 및 높은 에이징 안정성을 갖는 동시에 간단하고도 저렴하게 제조될 수 있는 하우징을 제공하는 것이다. 또한, 하우징을 간단하고도 신뢰성 있게 제조할 수 있는 방법을 제공하고자 한다.An object of the present invention is to provide a housing which can be manufactured simply and inexpensively while having high mechanical stability, high radiation stability, and high aging stability. It is also an object of the present invention to provide a method for manufacturing the housing simply and reliably.
그러한 과제는 독립 청구항들의 주제들에 의해 해결된다. 바람직한 구성들 및 부가의 구성들이 종속 청구항들의 주제를 이루고 있다.Such a task is solved by the subject matter of the independent claims. Preferred and further configurations are the subject of the dependent claims.
일 실시 형태에 있어서, 바람직하게는 표면 실장(surface mount) 가능한 광전 소자용 하우징은 하우징의 조립을 위해 마련된 조립면, 제1 접속 리드, 제2 접속 리드, 및 하우징 몸체를 포함한다. 하우징 몸체는 제1 접속 리드와 제2 접속 리드를 기계적으로 연결하는 연결 영역을 포함한다. 하우징 몸체는 조립면의 반대쪽을 향한 측에서 연결 영역을 적어도 부분적으로 덮는 표면 영역을 포함한다. 연결 영역의 재료와 표면 영역의 재료는 서로 다르다.In one embodiment, the surface mountable housing preferably comprises an assembly surface, a first connection lead, a second connection lead, and a housing body provided for assembly of the housing. The housing body includes a connection region for mechanically connecting the first connection lead and the second connection lead. The housing body comprises a surface area which at least partially covers the connection area on the side facing away from the assembly surface. The material of the connection area and the material of the surface area are different.
즉, 하우징 몸체는 여러 특성들을 고려하여, 특히 서로 다른 특성들에 맞춰 최적화될 수 있는 2개의 부분 영역들을 포함한다.That is, the housing body comprises two partial regions which can be optimized in particular for different properties, taking into account various properties.
연결 영역과 표면 영역은 폴리머 재료를 기반으로 하는 것이 바람직하다. 세라믹 재료와는 달리, 폴리머 재료는 간단하고 저렴하게 처리될 수 있다.The connection area and the surface area are preferably based on the polymer material. Unlike ceramic materials, polymer materials can be processed simply and inexpensively.
연결 영역은 내고온성이 폴리머 재료를 포함하는 것이 바람직하다. 예를 들면, 에폭시 또는 예컨대 PPA, LCP(액정 폴리머), 또는 PEEK와 같은 열가소성 재료가 적합하다.The connection region preferably comprises a high temperature resistant polymer material. For example, epoxy or thermoplastic materials such as PPA, LCP (liquid crystal polymer), or PEEK are suitable.
그와 관련하여, 내고온성이란 특히 재료가 뚜렷한 열화 또는 변형을 보임이 없이 적어도 250 ℃의 온도, 바람직하게는 적어도 400 ℃의 온도를 견딘다는 것을 의미한다. 따라서 하우징의 조립 시에 예컨대 납땜에 의해 하우징이 손상될 위험이 감소하게 된다.In this regard, high temperature resistance means in particular that the material withstands a temperature of at least 250 ° C., preferably at least 400 ° C., without exhibiting significant degradation or deformation. The risk of damaging the housing, for example by soldering, during assembly of the housing is thus reduced.
연결 영역의 재료는 그것이 접속 리드들에 대한 양호한 점착력을 갖고 접속 리드들을 기계적으로 안정되게 상호 연결하도록 선택되는 것이 바람직하다. 연결 영역의 재료는 그 광학 특성들과는 거의 무관하게 선택될 수 있다. 특히, 그 재료는 가시 광선 스펙트럼 영역의 복사를 흡수하도록, 예컨대 흑색으로 형성될 수 있다.The material of the connection region is preferably selected so that it has good adhesion to the connection leads and mechanically stably interconnects the connection leads. The material of the connection region can be chosen almost independently of its optical properties. In particular, the material may be formed, for example, in black, to absorb radiation in the visible light spectral region.
표면 영역은 그것이 특히 자외선 복사 영역의 복사에 대해 높은 복사 안정성, 특히 연결 영역보다 더 높은 복사 안정성을 갖도록 형성되는 것이 바람직하다.The surface area is preferably formed such that it has a high radiation stability, in particular higher radiation stability than that of the ultraviolet radiation region.
바람직한 일 구성에 있어서, 표면 영역의 재료는 실리콘을 포함한다. 실리콘은 높은 복사 안정성을 특징으로 한다.In one preferred configuration, the material of the surface region comprises silicon. Silicones are characterized by high radiation stability.
또한, 표면 영역의 재료는 전자기 복사, 특히 가시 광선 스펙트럼 영역의 복사를 반사하는 입자들로 충전되는 것이 바람직하다. 예컨대, 이산화티타늄 입자들이 적합하다.In addition, the material of the surface region is preferably filled with particles which reflect electromagnetic radiation, in particular radiation in the visible light spectral region. For example, titanium dioxide particles are suitable.
하우징 몸체는 바람직하게는 조립면과 상면 사이에서 수직 방향으로, 즉 조립면에 대해 수직으로 뻗은 방향으로 연장된다. 상면은 적어도 부분적으로 표면 영역에 의해 형성되는 것이 바람직하다.The housing body preferably extends in a vertical direction between the assembly surface and the top surface, ie in a direction extending perpendicular to the assembly surface. The upper surface is preferably formed at least in part by the surface area.
상면의 적어도 하나의 영역은 수직 방향으로 제1 접속 리드 및/또는 제2 접속 리드를 넘어 연장되는 것이 바람직하다. 그러한 영역에서는, 상면이 완전히 표면 영역에 의해 형성되는 것이 바람직하다.At least one region of the upper surface preferably extends beyond the first connecting lead and / or the second connecting lead in the vertical direction. In such a region, it is preferable that the upper surface is formed entirely by the surface region.
그러한 표면 영역에 의해, 상면으로부터 보았을 때에 그 아래에 놓인 연결 영역이 복사로부터 보호될 수 있고, 그에 따라 하우징 몸체에 단독으로 사용되었을 경우에 복사로 인한 매우 심한 열화를 보였던 재료일지라도 연결 영역에 사용될 수 있게 된다.With such a surface area, the connection area lying underneath when viewed from the top can be protected from radiation, and therefore can be used in the connection area even if the material exhibited very severe deterioration due to radiation when used alone in the housing body. Will be.
측방 방향으로, 즉 조립면을 따라 연장되는 방향으로 하우징 몸체와 접경하는 외면은 단지 부분적으로만, 특히 상면과 접하는 영역에서만 표면 영역에 의해 형성되는 것이 바람직하다.The outer surface, which borders the housing body in the lateral direction, ie in the direction extending along the assembly surface, is preferably formed by the surface region only in part, in particular only in the region in contact with the upper surface.
바람직한 일 구성에 있어서, 하우징 몸체는 조립면의 반대쪽을 향한 측에 광전 반도체 칩의 고정을 위해 마련된 리세스를 구비한다. 그러한 리세스에는 반도체 칩이 고정되어 제1 접속 리드 및 제2 접속 리드와 도전 연결될 수 있다.In a preferred configuration, the housing body has a recess provided for fixing the optoelectronic semiconductor chip on the side facing away from the assembly surface. In such a recess, a semiconductor chip may be fixed and electrically connected to the first connection lead and the second connection lead.
바람직한 일 구성에 있어서, 표면 영역이 리세스의 측면을 형성한다. 즉, 반도체 칩의 동작 시에 생성되는 복사에 가장 강하게 노출되는 하우징 몸체의 부분이 충분히 높은 복사 안정성을 갖는 것이 보장되게 된다.In one preferred configuration, the surface area forms the side of the recess. In other words, it is ensured that the portion of the housing body that is most strongly exposed to the radiation produced during operation of the semiconductor chip has a sufficiently high radiation stability.
바람직한 일 구성에 있어서, 제1 접속 리드 및/또는 제2 접속 리드는 조립면에 대해 수직으로 뻗은 방향으로 부분적으로 하우징 몸체를 완전히 통과하여 연장된다. 즉, 적어도 하나의 접속 리드가, 바람직하게는 2개의 접속 리드 모두가 간단하게 조립면으로부터 전기 접촉 가능하게 된다.In one preferred configuration, the first connecting lead and / or the second connecting lead extends partially through the housing body completely in a direction extending perpendicular to the assembly surface. In other words, at least one connection lead is preferably capable of electrical contact with both connection leads from the assembling surface.
전술한 하우징을 포함하는 광전 소자에서는, 광전 반도체 칩이 하우징에 배치되는 것이 바람직하고, 또한 제1 접속 리드 및 제2 접속 리드와 도전 연결되는 것이 바람직하다. 또한, 반도체 칩은 바람직하게는 적어도 부분적으로 표면 영역과 접하는 인캡슐레이션(encapsulation)에 매립되는 것이 바람직하다.In the optoelectronic device including the housing described above, it is preferable that the optoelectronic semiconductor chip is disposed in the housing, and further preferably electrically conductively connected with the first connection lead and the second connection lead. In addition, the semiconductor chip is preferably embedded in encapsulation which at least partially contacts the surface area.
인캡슐레이션은 다층으로 형성될 수도 있다. 예컨대, 반도체 칩의 측면에 접한 부분 층은 반도체 칩에서 생성되는 복사를 반사하도록 형성될 수 있다. 캐리어의 반대쪽을 향한 측에서 반도체 칩을 덮는 인캡슐레이션의 부분 층은 생성되는 복사에 대해 투명하거나 적어도 반투명하게 형성되는 것이 바람직하다. 또한, 인캡슐레이션에 또는 적어도 인캡슐레이션의 부분 층에 복사 변환 물질 및/또는 확산 물질이 매립될 수 있다.Encapsulation may be formed in multiple layers. For example, the partial layer in contact with the side of the semiconductor chip may be formed to reflect the radiation generated in the semiconductor chip. The partial layer of encapsulation covering the semiconductor chip on the opposite side of the carrier is preferably formed transparent or at least translucent to the radiation produced. In addition, radiation conversion material and / or diffusion material may be embedded in the encapsulation or at least in a partial layer of the encapsulation.
광전 소자용 하우징을 제조하는 방법에서는, 일 실시 형태에 따라 제1 접속 리드와 제2 접속 리드를 제공한다. 접속 리드들은 하우징 몸체의 연결 영역을 형성하기 위한 몰딩 컴파운드에 의해 부분적으로 몰딩된다. 연결 영역은 제1 접속 리드와 제2 접속 리드를 기계적으로 상호 연결한다. 하우징 몸체의 표면 영역을 형성하기 위해, 연결 영역을 제2 몰딩 컴파운드에 의해 부분적으로 몰딩한다.In the method of manufacturing the housing for an optoelectronic device, the first connection lead and the second connection lead are provided according to one embodiment. The connecting leads are partly molded by a molding compound for forming the connecting area of the housing body. The connection region mechanically interconnects the first connection lead and the second connection lead. In order to form the surface area of the housing body, the connecting area is partially molded by the second molding compound.
즉, 하우징 몸체의 형성은 순차적으로 수행되는 2개의 몰딩 단계들로 이뤄진다. 제1 몰딩 컴파운드의 재료와 제2 몰딩 컴파운드의 재료를 서로 다른 것으로 하는 것이 바람직하다.That is, the formation of the housing body consists of two molding steps which are performed sequentially. It is preferable that the material of the first molding compound and the material of the second molding compound be different from each other.
바람직한 일 구성에 있어서, 연결 영역 및/또는 표면 영역을 캐스팅(casting), 사출 성형(injection molding), 또는 이송 성형(transfer molding)에 의해 제조한다.In a preferred configuration, the connecting and / or surface areas are produced by casting, injection molding, or transfer molding.
바람직한 또 다른 구성에 있어서, 제1 몰딩 컴파운드에 의한 몰딩과 제2 몰딩 컴파운드에 의한 몰딩 사이에 제1 몰딩 컴파운드의 재료를 제거하기 위한 세정 단계를 수행한다. 대안적으로, 제2 몰딩 컴파운드에 의한 몰딩 후에도 세정 단계를 수행할 수 있다.In another preferred configuration, a cleaning step is performed to remove material of the first molding compound between the molding with the first molding compound and the molding with the second molding compound. Alternatively, the cleaning step may also be performed after molding with the second molding compound.
세정 단계를 예컨대 플라즈마 처리에 의해, 전해에 의해, 또는 기계적으로, 예컨대 액체를 동반하거나 동반하지 않는 입자 제트(particle jet)에 의해 수행할 수 있다.The cleaning step can be carried out, for example, by plasma treatment, by electrolysis, or mechanically, for example by particle jets with or without liquids.
대안적으로 또는 보완적으로, 제2 몰딩 컴파운드를 제거하기 위해, 연결 영역의 몰딩 후에 세정 단계를 수행할 수도 있다.Alternatively or complementarily, a cleaning step may be performed after the molding of the connection region to remove the second molding compound.
본 방법에서, 접속 리드들은 특히 다수의 하우징들을 동시에 제조하기 위한 것으로 마련된 복합체로 존재하는 것이 바람직하다. 제1 몰딩 컴파운드와 제2 몰딩 컴파운드에 의한 몰딩 후에, 복합체로부터 하우징들을 낱개로 분리할 수 있다. 그러한 낱개로의 분리 시에 하우징 몸체의 외면이 형성되는 것이 바람직하다. 환언하면, 하우징이 복합체로 제작되고, 그 복합체를 다수의 낱개 하우징들로 분리할 때에 하우징의 적어도 하나의 외면이 생성된다.In the method, the connection leads are preferably present in a composite, which is particularly intended for producing multiple housings simultaneously. After molding with the first molding compound and the second molding compound, the housings can be separated individually from the composite. It is preferable that the outer surface of the housing body is formed upon such separation. In other words, the housing is made of a composite and at least one outer surface of the housing is created when the composite is separated into a plurality of individual housings.
전술한 방법은 앞에서 상세히 설명한 하우징을 제조하는데 매우 적합하다. 따라서 하우징과 관련하여 설명한 특징들은 방법에 대해서도 인용될 수 있고, 그 역으로 인용될 수도 있다.The method described above is very suitable for manufacturing the housing described in detail above. The features described in connection with the housing can thus also be cited for the method and vice versa.
첨부 도면들 연계하여 이하에서 설명하는 실시예들로부터 또 다른 특징들, 구성들, 및 적합성이 명확히 드러날 것이다. 첨부 도면들 중에서,
도 1은 하우징에 대한 일 실시예를 개략적인 단면도로 나타낸 도면이고;
도 2A 내지 도 2D는 하우징을 제조하는 방법에 대한 일 실시예를 단면도로 개략적으로 도시된 중간 단계들에 의거하여 나타낸 도면들이며;
도 3은 광전 소자에 대한 제1 실시예를 개략적인 단면도로 나타낸 도면이고;
도 4는 광전 소자에 대한 제2 실시예를 개략적인 단면도로 나타낸 도면이다.
첨부 도면들에서, 동일하거나 동일한 타입이거나 동일하게 작용하는 구성 요소들은 각각 동일한 도면 부호들을 갖는다.
첨부 도면들 및 그 첨부 도면들에 도시된 구성 요소들의 상호 크기 비율은 축척에 맞는 것으로 보아서는 안 된다. 오히려 보다 나은 표현성 및/또는 보다 나은 이해를 위해 개개의 요소들이 과장되게 크게 도시되어 있을 수 있다.Further features, configurations, and suitability will become apparent from the embodiments described below in conjunction with the accompanying drawings. In the accompanying drawings,
1 is a schematic cross-sectional view of one embodiment of a housing;
2A-2D show one embodiment of a method of manufacturing a housing based on intermediate steps schematically shown in cross section;
3 is a schematic cross-sectional view of a first embodiment of an optoelectronic device;
4 is a schematic cross-sectional view of a second embodiment of an optoelectronic device.
In the accompanying drawings, components that are the same, the same type, or the same function each have the same reference numerals.
The mutual size ratios of the accompanying drawings and the components shown in the accompanying drawings should not be considered to be to scale. Rather, individual elements may be exaggeratedly illustrated for greater expressiveness and / or better understanding.
도 1에는, 하우징에 대한 일 실시예가 개략적인 단면도로 도시되어 있는바, 그러한 하우징(1)은 반도체 칩의 고정을 위한 것으로 마련된 표면 실장 가능한 하우징으로서 형성된다.In Fig. 1 an embodiment of the housing is shown in a schematic cross sectional view, in which such a
하우징(1)은 폴리머 기반의 플라스틱 몰드로서 형성된 하우징 몸체(2)를 포함한다. 하우징 몸체(2)는 제1 접속 리드(31)와 제2 접속 리드(32)에 몰딩된다. 제1 접속 리드와 제2 접속 리드는 하우징(1)의 리드 프레임을 형성한다.The
하우징 몸체(2)는 연결 영역(21) 및 그 연결 영역에 직접 접한 표면 영역(22)을 포함한다. 연결 영역(21)은 제1 접속 리드(31)와 제2 접속 리드(32)에 직접 접하고, 접속 리드들을 기계적으로 상호 연결한다. 하우징 몸체, 특히 연결 영역과 표면 영역은 전기 절연되게 형성되는 것이 바람직하다. 또한, 연결 영역은 하우징의 조립을 위해 마련된 조립면(11)을 형성한다.The
표면 영역(22)은 조립면(11)의 반대쪽을 향한 연결 영역(21)의 측에 형성되고, 하우징 몸체(2)의 표면(12)을 이룬다. 기계적 안정성은 연결 영역에 의해 이미 보장되는 것이 바람직하다. 즉, 표면 영역의 재료는 다른 관점을 고려하여, 예컨대 복사 안정성 또는 간단한 가공성을 고려하여 선택될 수 있다.The
접속 리드들(31, 32)은 측면도에서 각각 언더컷(undercut)(35)을 구비하는데, 언더컷(35)은 예시적으로 계단 형태로 형성되어 있다. 그러한 언더컷에 의해, 접속 리드들이 하우징 몸체(2), 특히 연결 영역(21)과 맞물리는 것이 개선되게 된다. 그럼으로써, 하우징의 기계적 안정성이 향상된다.The connecting leads 31 and 32 each have an undercut 35 in side view, which undercut 35 is formed in an exemplary step shape. By such an undercut, the engagement of the connection leads with the
하우징 몸체(2)는 조립면과 하우징 몸체의 상면 사이에서 수직 방향으로, 즉 조립면(11)에 대해 수직으로 뻗은 방향으로 연장된다. 상면(12)으로부터 하우징 몸체(2)에 리세스(25)가 형성된다. 그러한 리세스에서는, 접속 리드들(31, 32)이 부분적으로 노출된다.The
하우징 몸체(2)의 표면 영역(22)은 리세스(25)의 측면(250)을 이룬다. 하우징 몸체는 측방 방향으로 리세스를 에워싸는 프레임 형태의 영역(251)을 포함한다. 프레임 형태의 영역에서는, 하우징 몸체(2)의 상면(12)이 완전히 표면 영역(22)에 의해 형성된다.The
리세스(25)에는, 전적으로 연결 영역(21)에 의해 하우징 몸체(2)의 바닥면(252)이 형성되는 것이 바람직하다. 그러한 바닥면은 접속 리드들(31, 32)과 동일 평면으로 체결된다.In the
광전 반도체 칩을 하우징(1)에 조립하는 경우, 다른 무엇보다도 리세스의 측면(250)과 하우징 몸체(2)의 상면(12)이 반도체 칩의 복사에 노출된다. 표면 영역(22)에 의해, 연결 영역(21)이 반도체 칩의 복사로부터 보호된다.When assembling the optoelectronic semiconductor chip to the
그 반면에, 조립면(11)과 상면(12) 사이에서 연장되는 하우징 몸체(2)의 외면(26)은 단지 비교적 작은 복사 강도에만 노출된다. 따라서 외면(26)의 영역에서는, 연결 영역(21)이 노출될 수도 있다. 부분적으로 연결 영역에 의해 그리고 부분적으로 표면 영역에 의해 형성되는 그러한 외면은 제조 시에 연결 영역과 표면 영역을 완전 절단에 의해 낱개로 분리할 때에 간단하게 형성될 수 있다. 그러나 도시된 실시예와는 달리, 표면 영역(22)이 외면 쪽을 향한 하우징 몸체의 측에서 연결 영역(21)을 완전히 덮어 외면(26)을 이룰 수도 있다.On the other hand, the
접속 리드들(31, 32)은 수직 방향으로 부분적으로 하우징 몸체(2), 특히 연결 영역(21)을 완전히 통과하여 연장된다. 조립면 측에서의 하우징 몸체의 외부 전기 접촉을 위해, 조립면(11) 쪽을 향한 제1 접속 리드(31)의 제1 외부 접점면(311)과 제2 접속 리드(32)의 제2 외부 접점면(321)이 마련된다.The connecting leads 31, 32 extend partially through the
접속 리드들(31, 32)은 하우징 몸체(2)의 상면(12) 쪽을 향한 측에서 반도체 칩과의 도전 연결을 위해 마련된 제1 접속면(312) 또는 제2 접속면(322)을 형성하고 있다.The connection leads 31 and 32 form a
표면 영역(22)은 실리콘을 기반으로 하는 것이 바람직하다. 실리콘은 전자기 복사, 특히 자외선 복사에 대한 높은 안정성을 특징으로 한다. 표면 영역의 반사율을 높이기 위해, 실리콘은 가시 광선 스펙트럼 영역 및/또는 자외선 스펙트럼 영역의 복사에 대한 높은 반사율을 갖는 입자들로 충전되는 것이 바람직하다. 예컨대, 이산화티타늄 입자들이 적합하다.
표면 영역은 적어도 30 ㎛의 두께를 갖는 것이 바람직하다. 표면 영역이 두꺼우면 두꺼울수록 더욱더 큰 입자들이 표면 영역 매립될 수 있다. 표면 영역의 두께는 100 ㎛를 포함한 100 ㎛부터 300 ㎛를 포함한 300 ㎛까지인 것이 바람직하다.The surface area preferably has a thickness of at least 30 μm. The thicker the surface area, the larger the particles can be embedded in the surface area. The thickness of the surface area is preferably from 100 μm including 100 μm to 300 μm including 300 μm.
그 반면에, 연결 영역(21)의 재료는 복사에 대해 안정성을 가질 필요가 없다. 특히, 전자 소자들의 인캡슐레이션에 전형적으로 사용되는 에폭시 재료를 사용할 수 있다. 전형적으로 흑색인 그러한 에폭시 재료는 높은 기계적 안정성, 리드 프레임에 전형적으로 사용되는 금속들에 대한 양호한 점착력, 및 낮은 열저항을 특징으로 하고, 전자 소자들에 광범위하게 사용됨에 의거하여 저렴하게 입수될 수 있다.On the other hand, the material of the
또한, 연결 영역(21)의 재료는 에폭시와 실리콘으로 된 하이브리드 재료(hybrid material)를 포함할 수 있는데, 여기서 에폭시 비율은 20 %를 포함한 20 %로부터 80 %를 포함한 80 %까지, 매우 바람직하게는 30 %를 포함한 30 %로부터 70 %를 포함한 70 %까지인 것이 바람직하다.In addition, the material of the
대안적으로, 연결 영역(21)은 다른 내고온성 재료, 특히 열가소성 플라스틱, 예컨대 에폭시와 실리콘, PPA(폴리프탈아미드), LCP(액정 폴리머), 또는 PEEK(폴리에테르에테르케톤)로 된 하이브리드 재료를 포함할 수도 있다.Alternatively, the
하우징을 제조하는 방법의 일 실시예가 도 2A 내지 도 2D에 단면도로 개략적으로 도시되어 있다. 간단한 도시를 위해, 하나의 하우징만을 제조하는 것이 도시되어 있다. 그러나 하우징에 마련되는 영역들이 각각 서로 나란히, 특히 스트라이프 형태 또는 매트릭스 형태로 배열되어 있는 복합체로 하우징들을 제작하고, 그 복합체를 낱개로 분리하는 것에 의해 개별 하우징들을 생성하는 것이 바람직하다.One embodiment of a method of manufacturing a housing is schematically illustrated in cross-section in FIGS. 2A-2D. For the sake of simplicity, only one housing is shown. However, it is preferable to produce the individual housings by manufacturing the housings in a composite in which the regions provided in the housing are arranged next to each other, in particular in the form of stripe or matrix, and separating the composites individually.
도 2A에 도시된 바와 같이, 제1 접속 리드(31)와 제2 접속 리드(32)를 포함한 리드 프레임을 제공한다. 그러한 리드 프레임은 예컨대 납땜성의 개선을 위해 전체적으로 또는 적어도 부분적으로 코팅을 구비할 수 있는(명시적으로 도시되지는 않음) 평탄한 구리판으로 형성될 수 있다. 그러한 코팅은 예컨대 은, 니켈, 금, 또는 팔라듐이나, 그 물질들 중의 적어도 하나를 갖는 금속 합금, 예컨대 니켈-금 또는 니켈-팔라듐-금을 포함할 수 있다. 또한, 접속 리드들(31, 32)은 나중에 몰딩될 하우징 몸체와의 기계적 맞물림의 개선을 위해 언더컷들(35)을 각각 구비한다. 그러한 언더컷들을 갖는 접속 리드들은 예컨대 에칭에 의해 및/또는 기계적으로, 예컨대 압출, 스탬핑, 및/또는 펀칭에 의해 제조될 수 있다.As shown in FIG. 2A, a lead frame including a
도 2B에 도시된 바와 같이, 제1 접속 리드(31)와 제2 접속 리드(32)를 제1 몰딩 컴파운드에 의해 몰딩하여 기계적으로 안정되게 상호 연결한다. 몰딩에는 특히 이송 성형 방법 또는 사출 성형 방법이 적합하다. 경화된 몰딩 컴파운드는 하우징 몸체(2)의 연결 영역(21)을 이룬다.As shown in FIG. 2B, the
다음 단계로, 연결 영역(21)을 제2 몰딩 컴파운드에 의해 부분적으로 몰딩하여 하우징 몸체(2)의 표면 영역(22)을 형성한다. 연결 영역은 완성된 하우징의 조립을 위해 마련된 조립면의 맞은편에 있는 측에서만 몰딩되는 것이 바람직하다.In the next step, the connecting
몰딩 컴파운드의 출발 재료는 액상으로 또는 고체로서 각각 존재할 수 있다.The starting material of the molding compound can be present in the liquid phase or as a solid, respectively.
제2 몰딩 컴파운드에 의한 몰딩 전에, 제1 몰딩 컴파운드의 재료를 제거하기 위해, 예컨대 플라즈마 처리, 특히 고압 워터 제트 세정과 연계된 전기 분해 처리, 부가의 액체를 동반하거나 동반하지 않는 입자 제트, 또는 CO2 세정에 의해 세정 단계를 수행할 수 있다. 그럼으로써, 접속 리드들(31, 32) 상의 원하지 않는 몰딩 컴파운드의 재료가 제거될 수 있다.Prior to molding with the second molding compound, to remove the material of the first molding compound, for example a plasma treatment, in particular an electrolysis treatment in conjunction with a high pressure water jet cleaning, a particle jet with or without additional liquid, or CO 2 washing may be performed by washing. Thereby, the material of the unwanted molding compound on the connection leads 31, 32 can be removed.
제2 몰딩 컴파운드의 재료를 제거하기 위해, 그러한 세정 단계를 제2 몰딩 컴파운드에 의한 몰딩 후에도 수행할 수 있다.In order to remove the material of the second molding compound, such a cleaning step can also be carried out after molding by the second molding compound.
연결 영역(21)과 표면 영역(22)을 포함한 하우징 몸체를 형성한 후에 복합체를 다수의 낱개 하우징들로 분리할 때에 하우징(1)의 외면(26)이 생성된다. 낱개로의 분리는 예컨대 기계적으로, 예를 들어 소윙(sawing) 또는 스탬핑에 의해 수행될 수 있다. 대안적으로 또는 보완적으로, 화학적 처리, 예컨대 습식 화학적 또는 건식 화학적 에칭 또는 가간섭성 방사, 예컨대 레이저 방사에 의한 조사를 사용할 수도 있다.After forming the housing body comprising the connecting
그러한 하우징을 포함한 광전 소자를 제조하기 위해, 광전 소자의 광전 반도체 칩이 이미 하우징에 배치되어 접속 리드들(31, 32)과 도전 연결되고, 경우에 따라서는 인캡슐레이션되고/인캡슐레이션되거나 주요 광학 기구, 예컨대 집속 렌즈를 구비하고 난 후에 낱개 하우징들로의 분리를 수행하는 것이 바람직하다.In order to manufacture an optoelectronic device comprising such a housing, an optoelectronic semiconductor chip of the optoelectronic device is already disposed in the housing and electrically conductively connected with the connection leads 31, 32, and in some cases, encapsulated and / or encapsulated It is preferable to carry out the separation into individual housings after having an optical instrument such as a focusing lens.
도 1 및 도 2A 내지 도 2D와 관련하여 설명한 하우징을 포함하는 광전 소자에 대한 제1 실시예가 도 3에 단면도로 개략적으로 도시되어 있다. 그러한 광전 소자(10)는 반도체 칩(4)이 배치된 하우징(1)을 포함한다. 반도체 칩(4)은 에피택셜하게 제조된 반도체 층 시퀀스를 갖는 반도체 몸체(43)를 포함한다. 반도체 층 시퀀스는 복사의 생성을 위해 마련된 활성 영역(40)을 포함하고, 그 활성 영역(40)은 서로 다른 전도 타입을 갖는 제1 반도체 층(41)과 제2 반도체 층(42) 사이에 배치된다.A first embodiment of a photovoltaic device comprising a housing described with reference to FIGS. 1 and 2A-2D is schematically shown in cross section in FIG. 3. Such an
반도체 몸체(43)는 그 반도체 몸체(43)를 기계적으로 안정화하는 캐리어(45) 상에 배치된다. 반도체 몸체의 반도체 층 시퀀스를 성장시키기 위해 사용되었던 성장 기판은 기계적 안정화에는 더 이상 필요하지 않으므로, 제거될 수 있다.The
캐리어(45) 쪽을 향한 제1 반도체 층(41)은 제1 접속 층(46)에 의해 반도체 칩의 접촉을 위해 마련된 제1 접점면(461)과 도전 연결된다. 제1 접점면은 반도체 몸체(43)의 제거에 의해 노출된 제1 접속 층(46)의 영역에 배치된다.The
반도체 몸체(43)에는, 캐리어(45) 쪽을 향한 측으로부터 적어도 하나의 리세스(44)가 형성되고, 그 리세스(44)는 활성 영역(40)을 통해 캐리어의 반대쪽을 향한 제2 반도체 층(42) 내로 연장된다. 제2 반도체 층(42)은 제2 접속 층(47)에 의해 반도체 몸체(43)의 반대쪽을 향한 캐리어(45)의 측에 배치된 제2 접점면(471)과 캐리어(45)를 통해 도전 연결된다.In the
반도체 몸체(43)는 연결 층(50), 예컨대 땜납 또는 도전 접착 층에 의해 캐리어와, 예컨대 실리콘 캐리어 또는 게르마늄 캐리어와 기계적으로 안정되게 도전 연결된다.The
제1 접속 층(46)과 제2 접속 층(47) 사이에는, 접속 층들을 서로 전기 절연하는 절연 층(48), 예컨대 산화물 층 또는 질화물 층이 형성된다. 또한, 그러한 절연 층(48)은 활성 영역(40)의 전기 단락을 피하기 위해 리세스(44)의 측면을 덮는다.Between the
캐리어(45)의 반대쪽을 향한 반도체 몸체(43)의 복사 출사면에는 외부 전기 접점이 없고, 그에 따라 반도체 칩의 동작 중에 활성 영역에서 생성되는 복사가 차폐되는 일이 회피될 수 있다. 디커플링 효율을 높이기 위해, 캐리어(54)의 반대쪽을 향한 반도체 칩(4)의 복사 출사면에 구조(49), 예컨대 거칠기 구조(roughening)가 구비될 수 있다.There is no external electrical contact on the radiant exit surface of the
제2 접점면(471)은 예컨대 땜납 또는 도전 접착 층에 의해 제1 접속 층(31)과 도전 연결된다. 제1 접점면(471)은 연결 라인을 통해, 예컨대 와이어 본딩 연결을 통해 하우징(1)의 제2 접속 층(32)과 도전 연결된다.The
반도체 칩(4)은 인캡슐레이션(7)에 매립된다. 인캡슐레이션(7)은 본 실시예에서는 다층으로 형성된다. 반도체 몸체(4)의 측면에 접하는 제1 층은 반사 층(72)으로서 형성된다. 예컨대, 반사 층은 반사율의 증가를 위해 입자들, 예컨대 이산화티타늄 입자들이 매립된 실리콘 층으로서 형성될 수 있다. 그러한 반사 층에 의해, 그렇지 않으면 반도체 칩(4)으로부터 측방으로 새어 나왔을 복사가 그 반도체 칩(4)으로 직접 재반사되어 뒤이어 상부 측 복사 출사면으로부터 나올 수 있게 된다.The semiconductor chip 4 is embedded in the
반사 층(72) 상에는, 복사 투과 층(71)으로서 구성된 인캡슐레이션의 제2 부분 층이 형성된다. 그러한 복사 투과 층(71)은 반도체 칩(4)의 복사 출사면을 덮는다. 투과 층(71)에는, 반도체 칩(4)에서 생성되는 복사를 완전히 또는 적어도 부분적으로 변환하기 위해 복사 변환 물질이 매립될 수 있다. 그러한 복사 변환 물질은 투과 층(71)에 균일하게 또는 거의 균일하게 분포될 수 있다. 대안적으로, 복사 변환 물질은 투과 층(71)에 불균일하게 형성될 수도 있다. 예컨대, 복사 변환 물질은 침강으로 인해 반사 층(72)과의 경계면들 및/또는 반도체 칩(4)과의 경계면들에 주로 형성될 수도 있다.On the
광전 소자에 대한 제2 실시예가 도 4에 단면도로 개략적으로 도시되어 있다. 그러한 제2 광전 소자는 도 3과 관련하여 설명한 제1 실시예와 거의 일치한다. 그러나 제1 실시예와는 달리, 캐리어의 반대쪽을 향한 활성 영역(40)의 측에 배치된 제2 반도체 층(42)이 상부 측 제2 접점면(471)에 의해 전기 접촉한다. 캐리어 쪽을 향한 제1 반도체 층(41)은 캐리어를 통해 제1 접점면(461)에 의해 도전 접촉한다.A second embodiment of the optoelectronic device is shown schematically in cross section in FIG. Such a second photovoltaic device is almost identical to the first embodiment described with reference to FIG. 3. However, unlike the first embodiment, the
제1 접속 층(46), 예컨대 은 층은 활성 영역(40)에서 생성되는 복사에 대한 거울 층으로서의 역할을 한다.The
또한, 제1 실시예와는 달리, 반도체 몸체(43) 상에 복사 변환 요소(8)가 배치된다. 그러한 복사 변환 요소(8)는 점착 층, 예컨대 실리콘 층에 의해 반도체 몸체(43)에 고정되는 사전 제작된 플레이트로서 형성되는 것이 바람직하다. 표현성을 좋게 하기 위해, 점착 층은 명시적으로 도시되어 있지 않다.In addition, unlike the first embodiment, the
복사 변환 요소(8)는 예컨대 복사 변환을 위해 마련된 입자들이 세라믹으로 접합된 세라믹 플레이트로서 형성될 수 있다.The
대안적으로, 복사 변환 요소(8)는 복사 변환 물질이 매립된 매트릭스 재료, 예컨대 에폭시 또는 실리콘에 의해 형성될 수도 있다.Alternatively, the
또한, 투과 층(71)은 제1 실시예와는 달리 광학 요소(73)를 형성하도록, 예컨대 복사를 집속하는 볼록 렌즈를 형성하도록 구성된다.In addition, the
물론, 도 4와 관련하여 설명한 반도체 칩은 도 3에 도시된 실시예에서도 사용될 수 있다. 또한, 하우징은 성장 기판이 제거되지 않거나 일부만 제거된 반도체 칩에도 역시 적합하다. 하우징은 다수의 반도체 칩들이 하우징에 고정될 수 있도록 형성될 수도 있다.Of course, the semiconductor chip described with reference to FIG. 4 may also be used in the embodiment shown in FIG. 3. The housing is also suitable for semiconductor chips in which the growth substrate is not removed or only partially removed. The housing may be formed so that a plurality of semiconductor chips can be fixed to the housing.
아울러, 전술한 실시예들에서는 반사 층(72)이 생략될 수도 있다. 그 경우, 반도체 칩(4)으로부터 측방으로 새어 나오는 복사는 리세스(25)의 측면(250)에서 상면(12) 쪽으로 전향될 수 있다.In addition, in the above-described embodiments, the
본 발명은 실시예들에 의거한 설명에 의해 한정되는 것이 아니다. 오히려, 본 발명은 임의의 새로운 특징 및 특징들의 임의의 조합을 설혹 그 특징 또는 조합이 특허 청구 범위 또는 실시예들에 명시적으로 기재되어 있지 않더라도 포함하는 것으로, 특히 그것은 특허 청구 범위의 특징들의 임의의 조합을 포함한다.The invention is not limited by the description based on the examples. Rather, the present invention includes any new feature and combination of features even if the feature or combination is not expressly described in the claims or the embodiments, in particular it includes any of the features of the claims. It includes a combination of.
Claims (15)
- 하우징(1)은 하우징의 조립을 위해 마련된 조립면(11), 제1 접속 리드(31), 제2 접속 리드(32), 및 하우징 몸체(2)를 포함하고;
- 하우징 몸체(2)는 제1 접속 리드(31)와 제2 접속 리드(32)를 기계적으로 상호 연결하는 연결 영역(21)을 포함하며;
- 하우징 몸체(2)는 조립면(11)의 반대쪽을 향한 측에서 연결 영역(21)을 적어도 부분적으로 덮는 표면 영역(22)을 포함하고;
- 연결 영역(21)의 재료와 표면 영역(22)의 재료는 서로 다른 것을 특징으로 하는 하우징.As the housing 1 for the photoelectric element 10,
The housing 1 comprises an assembly surface 11, a first connection lead 31, a second connection lead 32, and a housing body 2, which are provided for assembly of the housing;
The housing body 2 comprises a connecting region 21 which mechanically interconnects the first connecting lead 31 and the second connecting lead 32;
The housing body 2 comprises a surface area 22 at least partially covering the connection area 21 on the side facing away from the assembly surface 11;
A housing characterized in that the material of the connection area 21 and the material of the surface area 22 are different.
- 하우징 몸체는 조립면의 반대쪽을 향한 측에서 반도체 칩의 고정을 위해 마련된 리세스를 포함하고;
- 표면 영역은 리세스의 측면을 이루며;
- 표면 영역의 재료는 전자기 복사를 반사하는 입자들로 충전된 실리콘을 포함하고;
- 연결 영역은 내고온성 폴리머 재료를 포함하는 것을 특징으로 하는 하우징.The method of claim 1,
The housing body comprises a recess provided for fixing the semiconductor chip on the side facing away from the assembly surface;
The surface area forms the side of the recess;
The material of the surface area comprises silicon filled with particles which reflect electromagnetic radiation;
The connection region comprises a high temperature resistant polymer material.
하우징에 광전 반도체 칩(4)이 배치되어 제1 접속 리드 및 제2 접속 리드와 도전 연결되고, 반도체 칩이 부분적으로 표면 영역에 접하는 인캡슐레이션(7)에 매립되는 것을 특징으로 하는 광전 소자.10. An optoelectronic device (10) comprising a housing (1) according to any one of the preceding claims,
An optoelectronic device, characterized in that an optoelectronic semiconductor chip (4) is arranged in the housing and is electrically conductively connected with the first and second connection leads, and the semiconductor chip is embedded in an encapsulation (7) which partially contacts the surface area.
a) 제1 접속 리드(31)와 제2 접속 리드(32)를 제공하는 단계;
b) 제1 접속 리드(31)와 제2 접속 리드(32)를 기계적으로 상호 연결하는 하우징 몸체(2)의 연결 영역(21)을 형성하기 위한 제1 몰딩 컴파운드에 의해 접속 리드들(31, 32)을 부분적으로 몰딩하는 단계;
c) 하우징 몸체(2)의 표면 영역(22)을 형성하기 위한 제2 몰딩 컴파운드에 의해 연결 영역(21)을 부분적으로 몰딩하는 단계를 포함하는 것을 특징으로 하는 제조 방법.As a method of manufacturing the housing (1) for the photoelectric element 10,
a) providing a first connection lead 31 and a second connection lead 32;
b) the connection leads 31, by a first molding compound for forming a connection region 21 of the housing body 2, which mechanically interconnects the first connection lead 31 and the second connection lead 32. Partially molding 32);
c) partially molding the connection region (21) by a second molding compound for forming the surface region (22) of the housing body (2).
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010054591.0A DE102010054591B4 (en) | 2010-12-15 | 2010-12-15 | Housing and method for producing a housing for an optoelectronic component |
DE102010054591.0 | 2010-12-15 | ||
PCT/EP2011/071720 WO2012080014A1 (en) | 2010-12-15 | 2011-12-05 | Housing and method for producing a housing for an optoelectronic component |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130099177A true KR20130099177A (en) | 2013-09-05 |
KR101526087B1 KR101526087B1 (en) | 2015-06-04 |
Family
ID=45099090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020137015924A KR101526087B1 (en) | 2010-12-15 | 2011-12-05 | Housing and method for producing a housing for an optoelectronic component |
Country Status (4)
Country | Link |
---|---|
KR (1) | KR101526087B1 (en) |
DE (1) | DE102010054591B4 (en) |
TW (1) | TWI491076B (en) |
WO (1) | WO2012080014A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013212393A1 (en) * | 2013-06-27 | 2014-12-31 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic component |
US9601673B2 (en) | 2014-11-21 | 2017-03-21 | Cree, Inc. | Light emitting diode (LED) components including LED dies that are directly attached to lead frames |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000101149A (en) * | 1998-09-25 | 2000-04-07 | Rohm Co Ltd | Semiconductor light emitting element |
DE10065381B4 (en) | 2000-12-27 | 2010-08-26 | Osram Opto Semiconductors Gmbh | Radiation-emitting semiconductor component with luminescence conversion element |
DE102004014207A1 (en) * | 2004-03-23 | 2005-10-13 | Osram Opto Semiconductors Gmbh | Optoelectronic component with a multi-part housing body |
JP2006186297A (en) | 2004-12-03 | 2006-07-13 | Toshiba Corp | Semiconductor light emitting device and its manufacturing method |
KR100783794B1 (en) * | 2006-03-31 | 2007-12-07 | (주)씨티엘 | Led package having dual epoxy resin |
DE102006046678A1 (en) | 2006-09-29 | 2008-04-03 | Osram Opto Semiconductors Gmbh | Housing for use with semiconductor body of e.g. LED unit, has plastic-base body with plastic components, where one plastic component is made of material differing from that of other component in optical characteristic |
TWM370182U (en) * | 2009-06-09 | 2009-12-01 | Advanced Connectek Inc | LED chip holder structure |
TWM394570U (en) * | 2010-07-07 | 2010-12-11 | I Chiun Precision Ind Co Ltd | Anti-leakage lead frame |
-
2010
- 2010-12-15 DE DE102010054591.0A patent/DE102010054591B4/en active Active
-
2011
- 2011-12-05 WO PCT/EP2011/071720 patent/WO2012080014A1/en active Application Filing
- 2011-12-05 KR KR1020137015924A patent/KR101526087B1/en active IP Right Grant
- 2011-12-13 TW TW100145932A patent/TWI491076B/en active
Also Published As
Publication number | Publication date |
---|---|
TW201238090A (en) | 2012-09-16 |
DE102010054591B4 (en) | 2023-03-30 |
TWI491076B (en) | 2015-07-01 |
WO2012080014A1 (en) | 2012-06-21 |
DE102010054591A1 (en) | 2012-06-21 |
KR101526087B1 (en) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9806241B2 (en) | Resin-attached lead frame and semiconductor device | |
KR101659103B1 (en) | Supporting body for a semiconductor component, semiconductor element and method for production of a supporting body | |
KR101413503B1 (en) | Optoelectronic component with a wireless contacting | |
KR101843402B1 (en) | Surface-mountable optoelectronic component and method for producing a surface-mountable optoelectronic component | |
KR101620113B1 (en) | Optoelectronic component and method for producing an optoelectronic component | |
JP6161709B2 (en) | Method for manufacturing a plurality of optoelectronic semiconductor elements | |
CN106663659B (en) | Surface mountable semiconductor device and method of manufacturing the same | |
US20120112226A1 (en) | Light-emitting diode and method for the production of a light-emitting diode | |
TW201126775A (en) | Optoelectronic component | |
KR20160008199A (en) | Illumination device comprising optoelectronic component | |
JP5688403B2 (en) | Optoelectronic parts | |
KR20120039023A (en) | Light-emitting diode and method for producing a light-emitting diode | |
TWI289960B (en) | Housing for a laser-diode-component, laser-diode-component and its production method | |
CN116210095A (en) | Optoelectronic semiconductor component and method for producing same | |
US8258538B2 (en) | Light emitting device package | |
KR101526087B1 (en) | Housing and method for producing a housing for an optoelectronic component | |
KR20190132686A (en) | Method for manufacturing optoelectronic semiconductor chip, and optoelectronic semiconductor chip | |
CN104662658A (en) | Optoelectronic semiconductor component and method for producing said component | |
JP2018520515A (en) | Component comprising a metal carrier and method for manufacturing the component | |
US10396259B2 (en) | Radiation-emitting semiconductor component and production method of a plurality of semiconductor components | |
TWI404186B (en) | Electric connection conductor for a semiconductor component, semiconductor component and method for the production of an electric connection conductor | |
US20160336495A1 (en) | Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180518 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 5 |