KR20130093996A - 임피던스 매칭회로, 전력 증폭 회로 및 가변 캐패시터의 제조방법 - Google Patents
임피던스 매칭회로, 전력 증폭 회로 및 가변 캐패시터의 제조방법 Download PDFInfo
- Publication number
- KR20130093996A KR20130093996A KR1020120015292A KR20120015292A KR20130093996A KR 20130093996 A KR20130093996 A KR 20130093996A KR 1020120015292 A KR1020120015292 A KR 1020120015292A KR 20120015292 A KR20120015292 A KR 20120015292A KR 20130093996 A KR20130093996 A KR 20130093996A
- Authority
- KR
- South Korea
- Prior art keywords
- variable
- node
- unit
- impedance matching
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000003321 amplification Effects 0.000 claims abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004891 communication Methods 0.000 description 17
- 150000001875 compounds Chemical class 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
- H01G5/01—Details
- H01G5/019—Means for correcting the capacitance characteristics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Amplifiers (AREA)
Abstract
매칭 특성을 조절할 수 있는 수동소자를 포함하여 광대역 매칭이 가능한 임피던스 매칭회로를 제안한다. 본 발명에 의한 임피던스 매칭회로는 일단이 제1노드에 연결되고 인덕턴스 값이 가변하는 제1가변 인덕터부, 상기 제1노드와 제2노드 사이에 연결되고 인덕턴스 값이 가변하는 제2가변 인덕터부, 일단이 상기 제1노드에 연결되고 캐패시턴스 값이 가변하는 제1가변 캐패시터부 및 일단이 상기 제2노드에 연결되고 캐패시턴스 값이 가변하는 제2가변 캐패시터부를 포함하고, 상기 제1가변 캐패시터부의 타단 및 상기 제2가변 캐패시터부의 타단은 접지전압단에 연결되어, 상기 제1가변 인덕터부의 타단에 연결된 회로와 상기 제2노드에 연결된 회로 사이에서 임피던스 매칭을 수행한다.
Description
본 발명은 매칭 특성을 조절할 수 있는 수동소자를 포함하여 광대역 매칭이 가능한 임피던스 매칭회로 및 이를 포함하는 전력 증폭회로와 임피던스 매칭회로에 포함된 가변 캐패시터를 제조하는 방법에 관한 것이다.
다양한 형태의 무선통신 기술의 발달로 무선단말기 및 시스템이 여러 무선통신 표준을 지원해야 하는 필요가 증대되고 있다. 무선단말기 및 시스템이 여러 무선통신 표준을 지원하기 위해서는 다양한 요구를 만족시킬 수 있는 휴대 단말기 및 시스템의 개발은 필수적이다. 무선통신 시스템에서 가장 중요한 위치를 차지하며 필수적인 요소가 전력 증폭기이며 따라서, 다양한 통신시스템을 만족하기 위해서는 여러 서비스에 사용되는 주파수에 맞는 전력 증폭기가 각각 필요하게 되었다.
종래에는 가격 및 생산성과 주파수 특성을 고려하여 주로 GaAs 기판에 형성된 이종접합 바이폴라 트랜지스터(HBT: heterojunction bipolar transistor)를 전력소자로 사용하고, 바이어스 회로 및 사용주파수에 맞는 정합회로(matching circuit)를 포함하는 MMIC(monolithic microwave integrated circuit) 형태의 전력 증폭기를 설계, 제작하여 사용해 왔다. 이렇게 제작한 GaAs 기반의 화합물을 이용하는 전력 증폭기는 무선통신 단말기 및 시스템에서 필요로 하는 주파수에 사용할 수 있도록 주파수 별로 임피던스 매칭되어 있다.
따라서 여러 주파수에서 사용할 수 있는 무선통신 단말기 및 시스템을 만들기 위해서는 각 주파수 대역에 마다 임피던스 매칭된 전력 증폭기를 구비해야 한다. 즉 여러 주파수에서 사용할 수 있는 무선통신 단말기 및 시스템은 각 주파수 대역 마다 임피던스 매칭되어 있는 다수의 전력 증폭기, 각 주파수 대역에서 적절한 전력 증폭기가 무선통신 단말기 및 시스템에서 사용될 수 있도록 하는 다수의 스위치 및 이들을 제어하기 위한 제어회로가 필요하다.
근래에는 무선통신 단말기의 전체면적에서 전력 증폭기가 차지하는 면적을 감소시키고 생산원가를 줄이기 위해 전력소자의 개수를 줄이려는 연구가 진행되고 있다. 이를 위해서는 하나의 전력 증폭기가 2개 이상의 주파수 대역에서 사용될 수 있어야 한다. 하나의 전력 증폭기가 2개 이상의 주파수 대역에서 사용되려면 원하는 주파수에서 전력 증폭기가 임피던스 매칭되도록 하는 조절 가능한 매칭 회로( tunable matching circuit or reconfigurable matching circuit)가 필요하다.
다른 방법으로는 전력 증폭기 및 매칭 회로가 넓은 주파수 대역에서 동작하도록 만드는 방법이 있다. 즉, 전력소자 및 매칭회로가 500MHz~1GHz의 넓은 대역폭을 가지도록 설계하여 다양한 무선통신 시스템을 하나의 전력 증폭기로 커버하려는 방식이다. 이러한 방법을 사용하면 전력 증폭기의 면적을 최소화 할 수 있으므로 이상적인 방법이지만 최근 정보통신 기술의 발달과 무선통신 시스템에서 사용하는 주파수 대역이 계속 확장됨에 따라 하나의 전력 증폭기로 무선통신 시스템에서 사용되는 전체 주파수 대역을 커버하기는 어려운 상황이다.
도 1은 종래의 전력 증폭기의 구성도이다.
도 1에 도시된 바와 같이 전력 증폭기는 전력 증폭부(AMP) 및 출력 임피던스 매칭회로(M0)를 포함한다.
출력 임피던스 매칭회로(M0)는 전력 증폭부(AMP)의 출력단과 출력노드(OUT) 사이에 연결된 인덕터부(L)와 출력노드(OUT)와 접지전압단 사이에 연결된 캐패시터부(C)를 포함한다. 여기서 인덕터부(L)의 인덕턴스 값과 캐패시터부(C)의 캐패시턴스 값은 전력 증폭기가 사용되는 무선통신 시스템이 사용되는 주파수에서 부하(RL)와 임피던스 매칭이 되도록 하는 고정된 값을 가진다.
도 1의 전력 증폭기는 화합물 반도체 공정으로 제작된 전력 증폭기 칩을 패키징하고 PCB기판 등의 보드에 SMT(surface mount) 타입의 수동 소자를 이용하여 매칭을 한 것이다. 도 1에 도시된 바와 같이 고정된 값을 가지는 인덕터부(L)와 캐패시터부(C)(lumped element)를 1개씩 이용하여 임피던스 매칭을 하는 경우 특정한 하나의 주파수 대역에서만 특정한 저항값(예를 들면 50Ω)을 가지는 부하(RL)로 최대의 출력을 전달할 수 있다.
즉 도 1의 전력 증폭기는 상술한 바와 같이 다양한 무선통신 시스템에서 동작하기 위한 주파수 동작 조건을 만족시킬 수 없다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 하나 이상의 노드에 연결된 하나 이상의 캐패시터 및 하나 이상의 인덕터를 포함함으로써 다단으로 구성되면 광대역 매칭이 가능하면서 하나 이상의 캐패시터의 캐패시턴스 값 및 하나 이상의 인덕터의 인덕턴스 값을 조절하여 임피던스 매칭할 수 있는 주파수 범위를 더욱 확장한 임피던스 매칭회로를 제공하는 것을 목적으로 한다.
또한 본 발명은 이러한 임피던스 매칭회로에 포함되어 고정 캐패시터를 포함하여 면적을 줄이면서 바이어스 전압에 따라 자유롭게 캐패시턴스 값을 조절할 수 있는 가변 캐패시터의 제조방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명에 의한 임피던스 매칭회로는 일단이 제1노드에 연결되고 인덕턴스 값이 가변하는 제1가변 인덕터부, 상기 제1노드와 제2노드 사이에 연결되고 인덕턴스 값이 가변하는 제2가변 인덕터부, 일단이 상기 제1노드에 연결되고 캐패시턴스 값이 가변하는 제1가변 캐패시터부 및 일단이 상기 제2노드에 연결되고 캐패시턴스 값이 가변하는 제2가변 캐패시터부를 포함하고, 상기 제1가변 캐패시터부의 타단 및 상기 제2가변 캐패시터부의 타단은 접지전압단에 연결되어, 상기 제1가변 인덕터부의 타단에 연결된 회로와 상기 제2노드에 연결된 회로 사이에서 임피던스 매칭을 수행한다.
본 발명의 일 실시예에 의한 전력 증폭 회로는 전력 증폭부, 일단이 부하가 연결된 출력노드에 연결되며 임피던스 매칭을 수행하는 출력 임피던스 매칭부 및 상기 전력 증폭부의 출력단이 연결되는 제1노드 및 상기 출력 임피던스 매칭부의 타단이 연결되는 제2노드를 포함하되 임피던스 매칭을 수행하는 내부 임피던스 매칭부를 포함하고 상기 내부 임피던스 매칭부의 임피던스는 가변한다.
본 발명의 일 실시예에 의한 가변 캐패시터 제조방법은 기판 상의 제1영역에 양단에 인가되는 전압에 따라 캐패시턴스 값이 달라지는 제1소자를 형성하는 단계, 상기 제1영역과 인접한 상기 기판 상의 제2영역에 고정된 캐패시턴스 값을 가지는 제2소자를 형성하는 단계 및 상기 제1소자와 상기 제2소자를 연결하고, 상기 제1소자 및 상기 제2소자를 외부와 연결하기 위한 위한 금속배선을 형성하는 단계를 포함한다.
본 발명에 의하면, 다단으로 구성된 임피던스 매칭회로에 포함된 수동 소자의 특성값을 변경함으로써 광대역 매칭이 가능하다.
또한 바이어싱에 따라 캐패시턴스 값을 자유롭게 조절할 수 있으면서 고정 캐패시터를 포함하여 가변 캐패시터의 면적을 줄일 수 있다.
도 1은 종래의 전력 증폭기의 구성도,
도 2는 본 발명의 일 실시예에 따른 전력 증폭기의 구성도,
도 3은 가변 캐패시터부(C1, C2)의 구성도,
도 4a 내지 4k는 도 3의 가변 캐패시터부(C1, C2)의 제조방법을 설명하기 위한 도면.
도 2는 본 발명의 일 실시예에 따른 전력 증폭기의 구성도,
도 3은 가변 캐패시터부(C1, C2)의 구성도,
도 4a 내지 4k는 도 3의 가변 캐패시터부(C1, C2)의 제조방법을 설명하기 위한 도면.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
이하에서 매칭이란 임피던스 매칭을 포함하는 의미이다.
도 2는 본 발명의 일 실시예에 따른 전력 증폭기의 구성도이다.
도 2에 도시된 바와 같이, 전력 증폭기는 전력 증폭부(AMP), 일단이 부하(RL)가 연결된 출력노드(OUT)에 연결되며 임피던스 매칭을 수행하는 출력 임피던스 매칭부(MO) 및 전력 증폭부(AMP)의 출력단이 연결되는 제1노드(N1) 및 출력 임피던스 매칭부(MO)의 타단이 연결되는 제2노드(N2)를 포함하되 임피던스 매칭을 수행하는 내부 임피던스 매칭부(MI)를 포함하고, 내부 임피던스 매칭부(MI)의 임피던스는 가변한다.
이하 도 2를 참조하여 전력 증폭기에 대해 설명한다.
전력 증폭부(AMP)는 입력신호(도 2에 미도시 됨)를 증폭하여 출력하는 일종의 증폭기(amplifier)이다. 전력 증폭부(AMP)는 입력신호를 증폭하여 자신을 포함하고 있는 시스템에서 전원으로 사용할 수 있는 증폭신호를 출력한다. 전력 증폭부(AMP)는 화합물 반도체 공정으로 제작된 전력 증폭기 칩을 패키징하여 만들어 질 수 있다.
내부 임피던스 매칭부(MI)와 외부 임피던스 매칭부(MO)는 전력 증폭부(AMP)와 부하(RL)의 임피던스가 매칭되도록 한다. 여기서 외부 임피던스 매칭부(M0)에 대한 설명은 도 1의 설명에서 상술한 바와 동일하다.
내부 임피던스 매칭부(MI)는 전력 증폭부(AMP)의 출력단과 제1노드(N1) 사이에 연결되고 인덕턴스 값이 가변하는 제1가변 인덕터부(L1), 제1노드(N2)와 제2노드 사이에 연결되고 인덕턴스 값이 가변하는 제2가변 인턱터부(L2), 제1노드(N1)와 접지전압단 사이에 연결되고 캐패시턴스 값이 가변하는 제1가변 캐패시터부(C1) 및 제2노드(N2)와 접지전압단 사이에 연결되고 캐패시턴스 값이 가변하는 제2가변 캐패시터부(C2)를 포함한다.
제1가변 인덕터부(L1) 및 제2가변 인덕터부(L2)는 와이어 본드(wirebond)를 포함하며 제1가변 인덕터부(L1) 및 제2가변 인덕터부(L2)의 인덕턴스 값은 와이어 본드에 포함된 와이어의 개수 및 길이에 따라 결정된다. 제2가변 캐패시터부(C2) 및 제2가변 캐패시터부(C2)에 관한 자세한 설명은 도 3의 설명에서 후술한다.
내부 임피던스 매칭부(MI)는 광대역 매칭을 위해 다단 구조(여러 개의 노드를 포함하는 구조를 말함)를 가지면서 매칭 특성을 쉽게 조절할 수 있도록 하기 위해서 특성값(예를 들어 인덕턴스 값, 캐패시턴스 값)을 가변할 수 있는 수동소자를 이용하여 구성된다. 도 2에는 2개의 노드(N1, N2)를 포함하는 내부 임피던스 매칭부(MI)를 도시하였다. 여러 개의 노드를 포함하는 다단의 매칭 구조를 가지면 회로의 Q(quality factor) 값을 작게 유지하면서 매칭할 수 있으므로 광대역 매칭이 가능하다. 도 2에는 2개의 노드를 가지는 내부 임피던스 매칭부(MI)를 도시하였으나 내부 임피던스 매칭부(MI)에 포함된 노드의 개수 및 수동 소자의 개수는 설계에 따라 달라질 수 있다. 수동 소자는 Q값이 가능한 큰 소자를 사용해야 신호의 손실(loss)을 줄일 수 있다. 노드의 개수가 많을 수록 광대역 매칭이 가능하지만 노드의 개수가 1개 증가하면 수동소자인 인덕터와 캐패시터가 각각 1개씩 증가하므로 노드의 개수를 무한정 늘릴 수는 없고 설계에 따라 최적화된 개수를 선택해야 한다.
내부 임피던스 매칭부(MI)의 포함된 수동소자(L1, L2, C1, C2)의 특성값(인덕턴스 값 또는 캐패시턴스 값)을 조절함으로써 임피던스가 매칭되는 주파수 대역을 조절하여 고정된 주파수 대역에서 동작하는 광대역 매칭회로보다 더 넓은 주파수 범위에서 임피던스 매칭을 수행할 수 있다. 또한 공정 특성 및 부가적인 패키지 특성의 영향으로 실제 임피던스가 매칭되는 주파수 대역이 목표 주파수 대역과 수동소자(L1, L2, C1, C2)의 특성값 조절을 통해 손쉽게 보정할 수 있다.
도 2에서는 내부 임피던스 매칭부(MI)를 사용하여 전력 증폭기의 출력 임피던스를 매칭하는 경우에 대해 도시하였으나 설계에 따라서 내부 임피던스 매칭부(MI)를 입력 임피던스 매칭 또는 노드간 임피던스 매칭에 사용될 수 있다.
본 발명에 따른 전력 증폭기는 종래와 달리 주파수 대역을 변경하면서 광대역 임피던스 매칭이 가능하기 때문에 여러 종류의 무선통신 단말기 및 시스템에 적용될 수 있다. 따라서 1개의 전력 증폭기가 여러 주파수 대역에서 동작하기 때문에 무선통신 단말기 및 시스템에 포함된 전력 증폭기의 개수를 줄여 전력 증폭기가 차지하는 전체 면적을 줄일 수 있다.
도 3은 가변 캐패시터부(C1, C2)의 구성도이다.
도 3에 도시된 바와 같이, 가변 캐패시터부(C1, C2)는 일정한 캐패시턴스 값을 가지는 고정 캐패시터(FC), 고정 캐패시터(FC)에 병렬로 연결되며 양단에 인가되는 전압에 따라 캐패시턴스 값이 달라지는 다이오드(D) 및 다이오드(D)의 양단에 전압을 인가하기 위한 바이어싱부(B)를 포함한다.
도 3의 가변 캐패시터부(C1, C2)는 일정한 캐패시턴스 값을 가지는 고정 캐패시터(FC)와 양단의 전압에 따라 캐패시턴스 값이 가변 캐패시터의 역할을 하는 다이오드(D)는 모두 포함한다. 이와 같이 가변 캐패시터부(C1, C2)가 고정 캐패시터(FC)와 가변 캐패시터의 역할을 하는 다이오드(D)를 모두 포함하는 이유는 다이오드(D)의 캐패시턴스 값이 충분히 크지 못하여 다이오드(D)만으로 가변 캐패시터부(C1, C2)를 구현하는 경우 가변 캐패시터부(C1, C2)가 너무 큰 면적을 차지하기 때문이다. 따라서 다이오드(D)와 함께 유전체를 사용하여 큰 캐패시턴스 값을 가지는 고정 캐패시터(FC)를 형성하여 가변 캐패시터부(C1, C2)의 면적을 줄일 수 있도록 하였다. 참고로 다이오드(D)와 함께 그려진 가변 캐패시터 기호(VC)는 다이오드(D)가 가변 캐패시터로 동작한다는 것을 나타낸다.
다이오드(D)의 캐패시턴스 값은 바이어싱부(B)에서 인가되는 바이어스 전압의 크기에 따라 결정된다. 바이어싱부(B)는 저항(R) 및 전압 제공부(V)를 포함한다. 전압 제공부(V)의 전압은 조절될 수 있다. 바이어싱부(B)에 의해 다이오드(D)에 역방향 바이어스가 걸리면 다이오드(D)의 공핍영역에 의해 다이오드(D)에 캐패시턴스 값이 생긴다. 이러한 캐패시턴스 값은 다이오드(D)의 양단에 인가된 역방향 바이어스 전압의 크기에 따라 달라지며 역방향 바이어스의 크기가 증가해서 다이오드(D)의 p-n 접합에서의 공핍영역의 폭이 증가하면 커패시턴스 값이 감소하고, 역방향 바이어스의 크기가 감소하면 공핍영역의 폭이 증가하면 캐패시턴스 값이 증가한다.
따라서, 전력 증폭기에 도 3에 도시된 바와 같은 가변 캐패시터부를 사용하게 되면 바이어스 값을 조절함에 따라 가변 캐패시터부의 캐패시턴스 값을 조절할 수 있으므로 원하는 주파수 대역에서 전력 증폭기를 매칭 시킬 수 있다.
도 2 및 도 3을 다시 참조하여 본 발명에 따른 임피던스 매칭회로에 대해 설명한다.
도 2에 도시된 전력 증폭기에 포함된 내부 임피던스 매칭부(MI)가 본 발명에 따른 임피던스 매칭회로에 해당한다. 따라서 임피던스 매칭회로는 일단이 제1노드(N1)에 연결되고 인덕턴스 값이 가변하는 제1가변 인덕터부(L1), 제1노드(N1)와 제2노드(N2) 사이에 연결되고 인덕턴스 값이 가변하는 제2가변 인덕터부(L2), 일단이 제1노드(N1)에 연결되고 캐패시턴스 값이 가변하는 제1가변 캐패시터부(C1) 및 일단이 제2노드(N2)에 연결되고 캐패시턴스 값이 가변하는 제2가변 캐패시터부(C2)를 포함하고, 제1가변 캐패시터부(C1)의 타단 및 제2가변 캐패시터부(C2)의 타단은 접지전압단에 연결되어, 제1가변 인덕터부(L1)의 타단에 연결된 회로와 제2노드(L2)에 연결된 회로 사이에서 임피던스 매칭을 수행한다.
여기서 도 2의 전력 증폭부(AMP)는 제1가변 인덕터부(L1)의 타단에 연결된 회로에 해당하고, 출력 임피던스 매칭부(MO)는 제2노드(L2)에 해당한다. 이하 내부 임피던스 매칭부(MI) 및 내부 임피던스 매칭부(MI)에 포함된 소자에 관한 설명은 도 2 및 도 3의 설명에 상술한 바와 동일하다.
도 4a 내지 4k는 도 3의 가변 캐패시터부(C1, C2)에 포함된 가변 캐패시터(고정 캐패시터(FC)와 다이오드(D)를 포함함)의 제조방법을 설명하기 위한 도면이다. 여기서 가변 캐패시터부(C1, C2)는 화합물 반도체 바이폴라 트랜지스터에 해당한다.
가변 캐패시터의 제조방법은 기판 상의 제1영역(A1)에 양단에 인가되는 전압에 따라 캐패시턴스 값이 달라지는 제1소자를 형성하는 단계, 제1영역(A1)과 인접한 기판 상의 제2영역(A2)에 고정된 캐패시턴스 값을 가지는 제2소자를 형성하는 단계 및 제1소자와 제2소자를 연결하고, 제1소자 및 제2소자를 외부와 연결하기 위한 위한 금속배선(461 ~ 463)을 형성하는 단계를 포함한다. 본 발명의 각 단계는 일부 및 전부는 동시에 진행될 수 있다.
제1소자는 바이폴라 트랜지스터이며 후술하는 바와 같이 다이오드를 포함한다. 제2소자는 유전체를 포함하는 고정된 캐패시턴스 값을 가지는 캐패시터이다. 이하에서는 제1소자 및 제2소자를 형성하는 단계에 대해 설명한다.
도 4a에 도시된 바와 같이, 기판(400) 상에 화합물 반도체 에피택셜층이 순차적으로 성장시켜 예비 부컬렉터층(401), 예비 컬렉터층(402), 예비 베이스층(403), 예비 이미터층(404) 및 예비 이미터 캡층(405)을 형성한다. 예비 부컬렉터층(401) 및 예비 컬렉터층(402)에는 n-형 도펀트(dopant)가 주입될 수 있고, 예비 베이스층(403)은 고농도의 p-형 도펀트가 주입될 수 있다. 또한 예비 이미터층(404)은 n-형 도펀트가 주입되고 예비 이미터 캡층(405)은 고농도의 n-형 도펀트가 주입될 수 있다.
도 4b에 도시된 바와 같이, 가변 캐패시터를 제조하기 위해서 예비 이미터 캡층(405) 상에 포토레지스트 패턴(미도시)을 형성하여, 포토레지스트 패턴을 마스크로 예비 이미터 캡층(405) 및 예비 이미터층(404)을 식각함으로써 베이스층(403)이 형성된다. 다음으로 베이스층(403) 상에 포토레지스트 패턴(미도시)을 형성하여 포토레지스트 패턴을 마스크로 예비 베이스층(403) 및 예비 컬렉터층(402)을 식각함으로써 예비 부컬렉터층(401)을 노출시킨다. 포토레지스트 패턴(미도시)을 형성하여 식각이 기판(400)의 일부분까지 진행되어 소자를 외부와 분리시킨다.
도 4c에 도시된 바와 같이, 부컬렉터층(401)과 접촉하는 컬렉터 전극(422), 베이스층(403)과 접촉하는 베이스전극(421)이 형성된다. 여기서 컬렉터 전극(422), 베이스 전극(421)은 동시에 형성될 수 있다. 구체적으로, 컬렉터 전극(422), 베이스 전극(421)은 리프트-오프(lift-off) 방법으로 동시에 형성될 수 있다.
도 4d에 도시된 바와 같이, 기판(400) 전면을 덮는 절연막(430)이 형성된다. 보다 자세히 살펴보면, 절연막(430)은 컬렉터 전극(423), 베이스 전극(422), 이미터 전극(421), 이미터 캡층(405), 이미터층(404), 베이스층(403), 컬렉터층(402), 부컬렉터층(401) 및 기판(400)을 덮는다. 절연막(430)은 실리콘 질화막, 실리콘 산화막 또는 실리콘 산화 질화막으로 형성될 수 있다.
도 4e에 도시된 바와 같이, 절연막(430)에 배선 연결을 위한 비아와 캐패시터의 하부전극을 위한 비아를 형성한다.
도 4f에 도시된 바와 같이, 절연막(430)에 컬렉터 전극(422)과 접촉하는 컬렉터 배선(442), 베이스 전극(421)과 접촉하는 베이스 배선(441)이 형성된다. 또한, 캐패시터 형성을 위한 하부전극(443)이 형성된다. 배선(441,442)과 하부전극(443)은 리프트-오프(lift-off) 방법으로 형성될 수 있다.
도 4g에 도시된 바와 같이, 기판(400) 전면을 덮는 2차 절연막(440)이 형성된다. 보다 자세히 살펴보면, 절연막(440)은 컬렉터 전극(422), 베이스 전극(421), 베이스층(403), 컬렉터층(402), 부컬렉터층(401) 및 기판(400)을 덮는다. 또한 금속배선(441, 442)과 캐패시터의 하부전극(442)를 덮는다. 절연막(440)은 실리콘 질화막, 실리콘 산화막 또는 실리콘 산화 질화막으로 형성될 수 있다. 절연막(440)은 제2영역(A2)에 고정 캐패시터를 형성하기 위한 절연막으로 절연막(440)의 두께는 고정 캐패시터의 캐패시턴스 값의 크기에 영향을 미치므로 의도하는 캐패시턴스 값을 얻기 위해 정확한 두께로 조절되어야 한다.
도 4h에 도시된 바와 같이, 절연막을(440) 형성한 후 캐패시터의 상부전극으로 사용되는 금속(451)이 절연막(440)위에 형성된다. 상부전극금속은 리프트-오프(lift-off)방법으로 형성될 수 있다.
도 4a 내지 도 4h에 도시된 과정을 통해서 제1영역(A1)에 가변 캐패시터로 사용될 제1소자가 형성되고, 제2영역(A2)에 고정 캐패시터로 사용될 제2소자가 형성된다. 참고로 제1소자는 도 3의 다이오드(D)에 대응하고, 제2소자는 도 3의 고정 캐패시터(FC)에 대응한다. 제1소자(이종접합 소자) 에피층을 사용하여 형성한 다이오드(D)는 상술한 바와 같이 가변 캐패시터부(C1, C2)로 동작한다. 에피칭의 베이스층(403)은 p-type이며 컬렉터층(402)과 부컬렉터층(401)은 n-type이므로 다이오드(D)를 형성하며 다이오드의 바이어스 전압를 인가하기 위해서 전압 제공부(V)로 연결하기 위한 분리된 배선이 있다. 다이오드의 p-type은 외부의 접지전압단과 연결된다.
다음으로 제1소자와 제2소자를 연결하기 위한 금속배선(460, 463)을 형성하는 단계에 대해 설명한다.
도 4i를 참조하면 3차 절연막(450)이 형성된다. 3차 절연막은 소자 및 수동소자를 보호한다. 또한, 배선연결을 위한 비아를 형성한다.
도 4j에 도시된 바와 같이, 비아를 형성한 후 캐패시터를 외부와 연결하기 위한 캐패시터 금속배선(463)과 다이오드의 p-type 반도체를 접지전압단과 연결하기 위한 금속배선(461)과 다이오드의 n-type 반도체를 바이어스 전압을 조절하기 위해 도 3의 바이어싱부(B)와 연결하기 금속배선(462)이 형성된다. 금속배선(462)은 리프트-오프(lift-off) 방법으로 형성될 수 있다.
도 4k에 도시된 바와 같이, 기판의 후면에 플레이팅을 통하여 접지전압단에 연결되는 후면 금속(460)을 증착시켰다. 이때 캐패시터의 하부전극(443)을 접지전압단으로 연결하기 위하여 화합물 공정에서 후면공정인 백비아 프로세스를 사용할 수 있다.
도 2의 가변 인덕터부(L1, L2)는 도 4j의 금속배선(463)에 연결될 금속 와이어(도 4j에 미도시됨) 해당한다. 상술한 바와 같이 가변 인덕터부(L1, L2)는 와이어 본드를 이용하여 형성하며 가변 인덕터부(L1, L2)의 인덕턴스는 와이어의 개수와 길이에 따라 결정된다. 따라서 금속배선(163)의 길이와 면적을 크게 가져가면 가변 인덕터부(L1, L2)를 효과적으로 구현할 수 있다. 고정 캐패시터(FC)의 상부전극(451)은 배선금속(463)을 통하여 가변 인덕터부(L1, L2)와 연결이 되며 고정 캐패시터(FC)의 하부전극(443)은 형성된 후면 금속(460)을 통하여 접지전압단에 연결된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
AMP: 전력 증폭부 L: 부하
MO: 출력 임피던스 매칭부 N1: 제1노드
N2: 제2노드 MI: 내부 임피던스 매칭부
L1: 제1가변 인덕터부 L2: 제2가변 인덕터부
C1: 제1가변 캐패시터부 C2: 제2가변 캐패시터부
MO: 출력 임피던스 매칭부 N1: 제1노드
N2: 제2노드 MI: 내부 임피던스 매칭부
L1: 제1가변 인덕터부 L2: 제2가변 인덕터부
C1: 제1가변 캐패시터부 C2: 제2가변 캐패시터부
Claims (14)
- 일단이 제1노드에 연결되고 인덕턴스 값이 가변하는 제1가변 인덕터부;
상기 제1노드와 제2노드 사이에 연결되고 인덕턴스 값이 가변하는 제2가변 인덕터부;
일단이 상기 제1노드에 연결되고 캐패시턴스 값이 가변하는 제1가변 캐패시터부; 및
일단이 상기 제2노드에 연결되고 캐패시턴스 값이 가변하는 제2가변 캐패시터부를 포함하고,
상기 제1가변 캐패시터부의 타단 및 상기 제2가변 캐패시터부의 타단은 접지전압단에 연결되어, 상기 제1가변 인덕터부의 타단에 연결된 회로와 상기 제2노드에 연결된 회로 사이에서 임피던스 매칭을 수행하는
임피던스 매칭회로.
- 제 1항에 있어서,
상기 제1가변 인덕터부 및 상기 제2가변 인덕터부는 와이어 본드(wirebond)를 포함하며, 상기 제1가변 인덕터부 및 상기 제2가변 인덕터부의 인덕턴스는 상기 와이어 본드에 포함된 와이어의 개수 및 길이에 따라 결정되는
임피던스 매칭회로.
- 제 1항에 있어서,
상기 제1가변 캐패시터부 및 상기 제2가변 캐패시터부 각각은
일정한 캐패시턴스 값을 가지는 고정 캐패시터;
상기 고정 캐패시터에 병렬로 연결되며 양단에 인가되는 전압에 따라 캐패시턴스 값이 달라지는 다이오드; 및
상기 다이오드의 양단에 전압을 인가하기 위한 바이어싱부를 포함하는
임피던스 매칭회로.
- 제 3항에 있어서,
상기 바이어싱부는 상기 다이오드에 역방향 바이어스 전압이 인가되도록 하는
임피던스 매칭회로.
- 제 4항에 있어서,
상기 다이오드는 자신의 양단에 인가되는 역방향 바이어스 전압의 크기가 커지면 캐패시턴스 값이 작아지는
임피던스 매칭회로.
- 전력 증폭부;
일단이 부하가 연결된 출력노드에 연결되며 임피던스 매칭을 수행하는 출력 임피던스 매칭부; 및
상기 전력 증폭부의 출력단이 연결되는 제1노드 및 상기 출력 임피던스 매칭부의 타단이 연결되는 제2노드를 포함하되 임피던스 매칭을 수행하는 내부 임피던스 매칭부
를 포함하고, 상기 내부 임피던스 매칭부의 임피던스는 가변하는
전력 증폭 회로.
- 제 6항에 있어서,
상기 내부 임피던스 매칭부는
상기 전력 증폭부의 출력단과 상기 제1노드 사이에 연결되고 인덕턴스 값이 가변하는 제1가변 인덕터부;
상기 제1노드와 상기 제2노드 사이에 연결되고 인덕턴스 값이 가변하는 제2가변 인턱터부;
상기 제1노드와 접지전압단 사이에 연결되고 캐패시턴스 값이 가변하는 제1가변 캐패시터부; 및
상기 제2노드와 상기 접지전압단 사이에 연결되고 캐패시턴스 값이 가변하는 제2가변 캐패시터부를 포함하는
전력 증폭 회로.
- 제 7항에 있어서,
상기 제1가변 인덕터부 및 상기 제2가변 인덕터부는 와이어 본드(wirebond)를 포함하며, 상기 제1가변 인덕터부 및 상기 제2가변 인덕터부의 인덕턴스는 상기 와이어 본드에 포함된 와이어의 개수 및 길이에 따라 결정되는
전력 증폭 회로.
- 제 7항에 있어서,
상기 제1가변 캐패시터부 및 상기 제2가변 캐패시터부 각각은
일정한 캐패시턴스 값을 가지는 고정 캐패시터;
상기 고정 캐패시터에 병렬로 연결되며 양단에 인가되는 전압에 따라 캐패시턴스 값이 달라지는 다이오드; 및
상기 다이오드의 양단에 전압을 인가하기 위한 바이어싱부를 포함하는
전력 증폭 회로.
- 제 9항에 있어서,
상기 바이어싱부는 상기 다이오드에 역방향 바이어스 전압이 인가되도록 하고, 상기 다이오드는 자신의 양단에 인가되는 역방향 바이어스 전압의 크기가 커지면 캐패시턴스 값이 작아지는
전력 증폭 회로.
- 기판 상의 제1영역에 양단에 인가되는 전압에 따라 캐패시턴스 값이 달라지는 제1소자를 형성하는 단계;
상기 제1영역과 인접한 상기 기판 상의 제2영역에 고정된 캐패시턴스 값을 가지는 제2소자를 형성하는 단계; 및
상기 제1소자와 상기 제2소자를 연결하고, 상기 제1소자 및 상기 제2소자를 외부와 연결하기 위한 위한 금속배선을 형성하는 단계
를 포함하는 가변 캐패시터의 제조방법.
- 제 11항에 있어서,
상기 제1소자는 바이폴라 트랜지스터인
가변 캐패시터의 제조방법.
- 제 12항에 있어서,
상기 바이폴라 트랜지스터는 다이오드를 포함하는
가변 캐패시터의 제조방법.
- 제 11항에 있어서,
상기 제2소자는 유전체를 포함하는 캐패시터인
가변 캐패시터의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120015292A KR20130093996A (ko) | 2012-02-15 | 2012-02-15 | 임피던스 매칭회로, 전력 증폭 회로 및 가변 캐패시터의 제조방법 |
US13/743,667 US20130207730A1 (en) | 2012-02-15 | 2013-01-17 | Impedance matching circuit, power amplifier and manufacturing method for variable capacitor |
US14/862,123 US20160020147A1 (en) | 2012-02-15 | 2015-09-22 | Impedance matching circuit, power amplifier and manufacturing method for variable capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120015292A KR20130093996A (ko) | 2012-02-15 | 2012-02-15 | 임피던스 매칭회로, 전력 증폭 회로 및 가변 캐패시터의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20130093996A true KR20130093996A (ko) | 2013-08-23 |
Family
ID=48945110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120015292A KR20130093996A (ko) | 2012-02-15 | 2012-02-15 | 임피던스 매칭회로, 전력 증폭 회로 및 가변 캐패시터의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20130207730A1 (ko) |
KR (1) | KR20130093996A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160050810A (ko) | 2014-10-31 | 2016-05-11 | 현대모비스 주식회사 | 차량용 레이더의 임피던스 매칭 회로를 결정하기 위한 방법 |
US10009011B1 (en) | 2016-12-26 | 2018-06-26 | Samsung Electro-Mechanics Co., Ltd. | Impedance matching circuit of power amplifier |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9779063B1 (en) * | 2013-03-15 | 2017-10-03 | Not Invented Here LLC | Document processor program having document-type dependent interface |
EP3205018B1 (en) * | 2014-10-09 | 2019-12-25 | Cavendish Kinetics, Inc. | Power amplifier matching circuit with dvcs |
US10187031B2 (en) * | 2016-05-10 | 2019-01-22 | Qualcomm Incorporated | Tunable matching network |
JP6680235B2 (ja) * | 2017-02-09 | 2020-04-15 | 株式会社村田製作所 | 電力増幅回路および高周波モジュール |
JP2019057837A (ja) * | 2017-09-21 | 2019-04-11 | 株式会社村田製作所 | 電力増幅回路 |
KR102005921B1 (ko) * | 2018-11-28 | 2019-07-31 | (주)에이에스엔지니어링 | 전자 가변 캐패시터 및 이를 구비하는 정합장치 |
US20200304089A1 (en) * | 2019-03-21 | 2020-09-24 | Win Semiconductors Corp. | Wideband impedance matching network |
US11658647B2 (en) * | 2020-08-19 | 2023-05-23 | Intrinsix Corp. | Adjustable delay line devices and methods thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100358444B1 (ko) * | 1999-07-27 | 2002-10-25 | 엘지전자 주식회사 | 휴대 무선 전화기의 안테나 매칭 장치 |
US8744384B2 (en) * | 2000-07-20 | 2014-06-03 | Blackberry Limited | Tunable microwave devices with auto-adjusting matching circuit |
GB0121390D0 (en) * | 2001-09-05 | 2001-10-24 | Koninkl Philips Electronics Nv | Power amplifier |
EP2039001B1 (en) * | 2006-07-12 | 2014-04-02 | Qualcomm Technologies, Inc. | Load-line adaptation |
US7567782B2 (en) * | 2006-07-28 | 2009-07-28 | Freescale Semiconductor, Inc. | Re-configurable impedance matching and harmonic filter system |
US7791139B2 (en) * | 2007-07-27 | 2010-09-07 | Infineon Technologies Austria Ag | Integrated circuit including a semiconductor assembly in thin-SOI technology |
KR100862056B1 (ko) * | 2007-08-06 | 2008-10-14 | (주) 와이팜 | 광대역 전력 증폭 장치 |
US8072285B2 (en) * | 2008-09-24 | 2011-12-06 | Paratek Microwave, Inc. | Methods for tuning an adaptive impedance matching network with a look-up table |
US8491759B2 (en) * | 2010-10-20 | 2013-07-23 | COMET Technologies USA, Inc. | RF impedance matching network with secondary frequency and sub-harmonic variant |
KR20120068069A (ko) * | 2010-10-26 | 2012-06-27 | 한국전자통신연구원 | 반도체 소자 및 그의 제조방법 |
-
2012
- 2012-02-15 KR KR1020120015292A patent/KR20130093996A/ko not_active Application Discontinuation
-
2013
- 2013-01-17 US US13/743,667 patent/US20130207730A1/en not_active Abandoned
-
2015
- 2015-09-22 US US14/862,123 patent/US20160020147A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160050810A (ko) | 2014-10-31 | 2016-05-11 | 현대모비스 주식회사 | 차량용 레이더의 임피던스 매칭 회로를 결정하기 위한 방법 |
KR20210106937A (ko) | 2014-10-31 | 2021-08-31 | 현대모비스 주식회사 | 차량용 레이더의 임피던스 매칭 회로를 결정하기 위한 방법 |
US10009011B1 (en) | 2016-12-26 | 2018-06-26 | Samsung Electro-Mechanics Co., Ltd. | Impedance matching circuit of power amplifier |
Also Published As
Publication number | Publication date |
---|---|
US20130207730A1 (en) | 2013-08-15 |
US20160020147A1 (en) | 2016-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20130093996A (ko) | 임피던스 매칭회로, 전력 증폭 회로 및 가변 캐패시터의 제조방법 | |
US10541653B2 (en) | Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture | |
US10284147B2 (en) | Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs | |
US10594266B2 (en) | Multiple-path amplifier with series component along inverter between amplifier outputs | |
US11277100B2 (en) | Multiple-stage power amplifiers implemented with multiple semiconductor technologies | |
US10742178B2 (en) | Broadband power transistor devices and amplifiers and methods of manufacture thereof | |
US10250197B1 (en) | Multiple-stage power amplifiers implemented with multiple semiconductor technologies | |
US10381984B2 (en) | Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors | |
US20040164407A1 (en) | Semiconductor device, power amplifier device and PC card | |
US10742174B2 (en) | Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture | |
US11277098B2 (en) | Integrally-formed multiple-path power amplifier with on-die combining node structure | |
US11050388B2 (en) | Compact three-way Doherty amplifier module | |
US8299857B2 (en) | RF power amplifier including broadband input matching network | |
US20210175860A1 (en) | Broadband power transistor devices and amplifiers with output t-match and harmonic termination circuits and methods of manufacture thereof | |
US11705870B2 (en) | Integrally-formed splitter for multiple-path power amplifiers and methods of manufacture thereof | |
US10903182B1 (en) | Amplifier die bond pad design and amplifier die arrangement for compact Doherty amplifier modules | |
US11342887B2 (en) | Wideband RF power splitters and amplifiers including wideband RF power splitters | |
EP4009519A1 (en) | Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates | |
US11190145B2 (en) | Power amplifier with integrated bias circuit having multi-point input | |
US20220182023A1 (en) | Power amplifier with a power transistor and an electrostatic discharge protection circuit on separate substrates |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |