KR20130088561A - Soft demapping apparatus and method for high order apsk schemes - Google Patents

Soft demapping apparatus and method for high order apsk schemes Download PDF

Info

Publication number
KR20130088561A
KR20130088561A KR1020120009876A KR20120009876A KR20130088561A KR 20130088561 A KR20130088561 A KR 20130088561A KR 1020120009876 A KR1020120009876 A KR 1020120009876A KR 20120009876 A KR20120009876 A KR 20120009876A KR 20130088561 A KR20130088561 A KR 20130088561A
Authority
KR
South Korea
Prior art keywords
soft decision
apsk
bit
constellation
quot
Prior art date
Application number
KR1020120009876A
Other languages
Korean (ko)
Other versions
KR101935973B1 (en
Inventor
이인기
오덕길
장매향
김수영
Original Assignee
한국전자통신연구원
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 전북대학교산학협력단 filed Critical 한국전자통신연구원
Priority to KR1020120009876A priority Critical patent/KR101935973B1/en
Publication of KR20130088561A publication Critical patent/KR20130088561A/en
Application granted granted Critical
Publication of KR101935973B1 publication Critical patent/KR101935973B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/345—Modifications of the signal space to allow the transmission of additional information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

PURPOSE: A soft decision detecting device for a high order APSK modulation scheme and a method thereof are provided to significantly reduce the complexity of soft decision value calculations. CONSTITUTION: A soft decision detecting device includes an assessment signal converting unit (210), initial soft decision bit calculating unit (220), and channel gain reflecting unit (230). The assessment signal converting unit converts a received complex signal into an assessment signal in which a channel gain is reflected. The initial soft decision bit calculating unit calculates an initial soft decision bit value by checking boundaries corresponding to each predetermined bit and calculating distances between the boundaries and the assessment signal. The channel gain reflecting unit calculates a final soft decision bit value by reflecting the channel gain in the initial soft decision bit value. [Reference numerals] (122) Demodulator; (210) Assessment signal converting unit; (220) Initial soft decision bit calculating unit; (230) Channel gain reflecting unit; (AA) Complex signal; (BB) Final soft decision bits

Description

고차원 ＡＰＳＫ 변조 방식을 위한 연판정 검출 장치 및 방법{Soft demapping Apparatus and Method for high order APSK Schemes}[0001] The present invention relates to a soft demodulation apparatus and a method for a high-order APSK modulation system,

본 발명은 APSK 변조 방식과 반복 복호 과정을 사용하는 오류정정부호화 방식을 사용하는 디지털 통신 시스템에의 수신단에서 변조 심볼을 구성하고 있는 개별 비트의 연판정 값을 계산할 수 있는 간단하고 효율적인 방법에 관한 것이다.
The present invention relates to a simple and efficient method for calculating a soft decision value of individual bits constituting a modulation symbol in a receiver in a digital communication system using an error correcting coding scheme using an APSK modulation scheme and an iterative decoding scheme .

차세대 위성 방송 서비스 규격인 DVB-S2 (Digital Video Broadcasting via Satellite-2nd generation)에서는 고출력 증폭기에서의 비선형성 극복에 효과적인 APSK (amplitude and phase shift keying) 변조 방식을 정의하고, QPSK부터 8-PSK, 16-APSK 및 32-APSK까지 여러가지 변조 차수를 채널 상황에 따라 적응적으로 사용하도록 하였다. In DVB-S2 (Digital Video Broadcasting via Satellite-2 nd generation), which is a next-generation satellite broadcasting service standard, APSK (amplitude and phase shift keying) modulation method is defined effective for overcoming nonlinearity in high- 16-APSK and 32-APSK, depending on the channel conditions.

또한, 반복적인 복호 기법으로 매우 우수한 복호 성능 도출이 가능한 저밀도 패리티 검사(low density parity check codes; LDPC) 부호를 BCH 부호와 연접하여 사용하도록 하고 있다. 특히, LDPC 부호등과 같이 반복적인 복호 방법으로 성능을 향상시키는 부호에서의 필수적인 조건은 복호기의 입력이 반드시 연판정 비트 값이어야 한다는 것이다. 따라서, 수신단의 복조기에서는 수신 심볼을 구성하고 있는 여러 개의 비트에 대한 연판정 검출 값을 효과적으로 계산해 줄 수 있어야 한다. In addition, we use low density parity check codes (LDPC) codes that are capable of achieving very good decoding performance through repetitive decoding techniques in conjunction with BCH codes. In particular, an essential condition in a code for improving performance by an iterative decoding method such as an LDPC code is that the input of the decoder must be a soft decision bit value. Therefore, the demodulator of the receiving end must be able to effectively calculate the soft decision detection value for the bits constituting the received symbol.

이와 같은 연판정 검출 값을 계산하는 가장 정확한 방법은 최대 우도 검출 (Maximum likelihood detection; MLD) 방법을 이용하는 것이다. 이 MLD 방법은 수신된 심볼과 송신 가능한 모든 심볼과의 거리를 계산하고, 각 구성 비트가 1이될 확률과 0이될 확률비를 계산하여 연판정 비트 검출 값을 추정하는 것이다. 따라서, 이 방식은 모든 심볼과의 거리를 전수조사함으로써 계산하는 것으로써, 최대의 성능을 얻을 수 있다는 장점이 있으나, 변조 차수가 늘어 남에 따라서 복잡도가 지수적으로 증가한다는 단점이 있다.
The most accurate method for calculating such a soft decision detection value is to use a maximum likelihood detection (MLD) method. In this MLD method, the distance between the received symbol and all transmittable symbols is calculated, and a soft decision bit detection value is estimated by calculating a probability that each constituent bit becomes 1 and a probability ratio of 0. Therefore, this method has a merit of obtaining the maximum performance by calculating the distance from all the symbols to all the symbols, but the complexity increases exponentially as the modulation order increases.

본 발명의 실시예는 고차원 APSK 변조 방식을 위한 연판정 검출 장치 및 방법을 제공한다.An embodiment of the present invention provides a soft decision detection apparatus and method for a high-order APSK modulation scheme.

본 발명의 실시예는 16-APSK 변조 방식에 대한 경판정 경계선과 경판정 경계선을 이용해서 연판정 비트 검출 값을 계산할 수 있는 방법을 제공한다.The embodiment of the present invention provides a method of calculating a soft decision bit detection value using hard decision boundaries and hard decision boundaries for a 16-APSK modulation scheme.

본 발명의 실시예는 32-APSK 변조 방식에 대한 경판정 경계선과 경판정 경계선을 이용해서 연판정 비트 검출 값을 계산할 수 있는 방법을 제공한다.
The embodiment of the present invention provides a method of calculating a soft decision bit detection value using hard decision boundaries and hard decision boundaries for the 32-APSK modulation scheme.

본 발명의 실시예에 따른 고차원 APSK 변조 방식을 위한 연판정 검출 장치는, 수신하는 신호인 복소신호를 채널이득이 보상된 평가신호로 변환하는 평가신호 변환부와 기설정된 각 비트에 대응하는 경계선들을 확인하고 상기 경계선들과 상기 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산하는 초기 연판정 비트 계산부 및 상기 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산하는 채널이득 반영부를 포함한다.The soft decision detection apparatus for a high-order APSK modulation scheme according to an embodiment of the present invention includes an evaluation signal conversion unit for converting a complex signal, which is a received signal, into an evaluation signal in which a channel gain is compensated, Determining an initial soft decision bit value by calculating a distance between the boundary lines and the evaluation signal to calculate an initial soft decision bit value and a channel calculating a final soft decision bit value by reflecting the channel gain on the initial soft decision bit values And a gain reflector.

본 발명의 실시예에 따른 고차원 APSK 변조 방식을 위한 연판정 검출 방법은, 복소신호를 수신하는 단계와, 상기 복소신호를 채널이득이 보상된 평가신호로 변환하는 단계와, 기설정된 각 비트에 대응하는 경계선들을 확인하고 상기 경계선들과 상기 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산하는 단계 및 상기 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산하는 단계를 포함한다.
A soft decision detection method for a high-order APSK modulation method according to an embodiment of the present invention includes: receiving a complex signal; converting the complex signal into an evaluation signal in which a channel gain is compensated; Calculating an initial soft decision bit value by calculating the distance between the boundary lines and the evaluation signal and calculating the final soft decision bit values by reflecting the channel gain on the initial soft decision bit values do.

본 발명에 따른 APSK 변조 방식에 대한 연판정 비트 검출 방법은 수신 되는 심볼에 대한 채널 보상된 심볼과 미리 결정된 경판정 경계 값과의 단순한 거리 계산만으로 각 비트별 연판정 값을 계산함으로써 매우 적은 복잡도로 연판정 값을 계산할 수 있는 효과가 있다. 특히, 본 발명에서 제시된 32-APSK 변조 방식에 대한 성상도는 기존의 32-APSK 변조 방식을 이용한 방식보다 더 좋은 성능을 얻을 수 있다는 장점이 있다.
The soft decision bit detection method for the APSK modulation scheme according to the present invention calculates the soft decision value for each bit only by calculating the distance between the channel compensated symbol for the received symbol and the predetermined hard decision threshold value, The soft decision value can be calculated. In particular, the constellation for the 32-APSK modulation scheme proposed in the present invention has an advantage that a better performance can be obtained than the conventional scheme using the 32-APSK modulation scheme.

도 1은 본 발명의 실시예에 따른 M-ary APSK 변조 방식을 사용하는 송수신 시스템의 개략적인 구성을 도시한 도면이다.
도 2는 도 1의 복조기에 포함된 연판정 검출 장치의 구성을 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 연판정 검출 방법의 과정을 도시한 흐름도이다.
도 4는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 5는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 6은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 7은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 8은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 9는 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 10은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 11은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 12는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 13은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 14는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 15는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 16은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 다섯번째 비트의 경판정 경계선의 예를 도시한 도면이다.
도 17은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 18은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 19는 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 20은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.
도 21은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 다섯번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.FIG. 1 is a diagram illustrating a schematic configuration of a transmission / reception system using an M-ary APSK modulation method according to an embodiment of the present invention.
2 is a diagram showing a configuration of a soft decision detection device included in the demodulator of FIG.
3 is a flowchart illustrating a process of a soft decision detection method according to an embodiment of the present invention.
4 is a diagram illustrating an example of a constellation for the 16-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of the first bit according to an embodiment of the present invention.
5 is a diagram illustrating an example of a constellation for the 16-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of the second bit according to an embodiment of the present invention.
FIG. 6 is a diagram illustrating an example of a constellation for a 16-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of a third bit according to an embodiment of the present invention.
7 is a diagram illustrating an example of a constellation for the 16-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of the fourth bit according to an embodiment of the present invention.
8 is a diagram illustrating another example of a constellation for the 16-APSK modulation scheme and a hard decision boundary line of the first bit according to the embodiment of the present invention.
9 is a diagram illustrating another example of the constellation for the 16-APSK modulation scheme and the hard decision boundaries of the second bit according to the embodiment of the present invention.
10 is a diagram illustrating another example of a constellation for a 16-APSK modulation scheme and a hard decision boundary line of a third bit according to an embodiment of the present invention.
11 is a diagram illustrating another example of a constellation for a 16-APSK modulation scheme and a hard decision boundary line of a fourth bit according to an embodiment of the present invention.
12 is a diagram illustrating an example of a constellation and a hard decision boundary line of the first bit according to the 32-APSK modulation scheme defined in the DVB-S2 standard according to an embodiment of the present invention.
13 is a diagram illustrating an example of a constellation for the 32-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of the second bit according to an embodiment of the present invention.
FIG. 14 is a diagram illustrating an example of a constellation for a 32-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of a third bit according to an embodiment of the present invention.
15 is a diagram illustrating an example of a constellation and a fourth bit hard decision boundary line for a 32-APSK modulation scheme defined in the DVB-S2 standard according to an embodiment of the present invention.
16 is a diagram illustrating an example of a constellation for the 32-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of the fifth bit according to an embodiment of the present invention.
17 is a diagram illustrating another example of a constellation for the 32-APSK modulation scheme and a hard decision boundary line of the first bit according to the embodiment of the present invention.
18 is a diagram showing another example of the constellation for the 32-APSK modulation scheme and the hard decision boundaries of the second bit according to the embodiment of the present invention.
19 is a diagram illustrating another example of a constellation for a 32-APSK modulation scheme and a hard decision boundary line of a third bit according to an embodiment of the present invention.
20 is a diagram illustrating another example of a constellation for the 32-APSK modulation scheme and a hard decision boundary line of the fourth bit according to the embodiment of the present invention.
FIG. 21 is a diagram illustrating another example of a constellation for a 32-APSK modulation scheme and a hard decision boundary line of a fifth bit according to an embodiment of the present invention.

이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

이하의 설명에서 경판정 경계선은 경계선으로 칭할 수도 있다.In the following description, a hard decision boundary line may be referred to as a boundary line.

도 1은 본 발명의 실시예에 따른 M-ary APSK 변조 방식을 사용하는 송수신 시스템의 개략적인 구성을 도시한 도면이다.FIG. 1 is a diagram illustrating a schematic configuration of a transmission / reception system using an M-ary APSK modulation method according to an embodiment of the present invention.

도 1을 참조하면 M-ary APSK 변조 방식을 사용하는 송수신 시스템은 송신장치(110)와 수신장치(120)를 포함한다.Referring to FIG. 1, a transmitting and receiving system using an M-ary APSK modulation scheme includes a transmitting apparatus 110 and a receiving apparatus 120.

송신장치(110)에서 오류정정부호기(112)는 이진 정보 비트에 채널에서 발생하는 오류 정정을 위하여 패리티정보를 추가하여 부호화된 이진 비트를 변조기(114)에 제공한다 In the transmission apparatus 110, the error correction encoder 112 adds parity information for error correction generated in the channel to the binary information bits, and provides the encoded binary bits to the modulator 114

변조기(114)는 상위 계층에서의 제어 신호에 따라 현재 채널 상태에 적합한 M-ary 변조 방식에 따라 log2M 개의 비트를 하나의 심볼로 사상하여 채널로 송신한다. 채널에서 페이딩이 가해지고, 잡음이 더해진 수신신호는 수신장치(120)의 복조기(122)에서 log2M개의 연판정 비트 값으로 출력된다. log2M개의 연판정 비트 값을 이용하여 반복 복호기(124)는 반복적으로 오류정정 복호를 수행하여, 송신된 원래의 정보 비트를 추출한다.The modulator 114 maps the log 2 M bits into one symbol according to an M-ary modulation scheme suitable for the current channel state according to a control signal in an upper layer, and transmits the mapped symbols to a channel. Fading is applied to the channel, and the noise-added received signal is output to the demodulator 122 of the receiving apparatus 120 as log 2 M soft decision bit values. The iterative decoder 124 repeatedly performs error correction decoding using the log 2 M soft decision bit values, and extracts the transmitted original information bits.

도 2는 도 1의 복조기에 포함된 연판정 검출 장치의 구성을 도시한 도면이다.2 is a diagram showing a configuration of a soft decision detection device included in the demodulator of FIG.

도 2를 참조하면, 연판정 검출 장치는 평가신호 변환부(210), 초기 연판정 비트 계산부(220) 및 채널 이득 반영부(230)를 포함할 수 있다.2, the soft decision detecting apparatus may include an evaluation signal converting unit 210, an initial soft decision bit calculating unit 220, and a channel gain reflecting unit 230.

평가신호 변환부(210)는 채널에서 수신된 복소신호를 채널이득이 보상된 평가신호로 변환한다.The evaluation signal converting unit 210 converts the complex signal received in the channel into an evaluation signal in which the channel gain is compensated.

평가신호 변환부(210)는 아래 <수학식 1>을 통해 복소신호를 평가신호로 변환할 수 있다.The evaluation signal converter 210 may convert the complex signal into an evaluation signal using Equation (1) below.

[수학식 1][Equation 1]

r=yh*/|h|r = yh * / | h |

여기서, r은 평가신호이고, y는 복소신호이고,

Figure pat00001
는 채널의 페이딩 계수의 크기이고, *는 복소 공액 연산자이다.Here, r is an evaluation signal, y is a complex signal,
Figure pat00001
Is the magnitude of the fading coefficient of the channel, and * is a complex conjugate operator.

초기 연판정 비트 계산부(220)는 기설정된 각 비트에 대응하는 경계선들을 확인하고, 경계선들과 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산한다.The initial soft decision bit calculator 220 calculates the initial soft decision bit value by checking the boundary lines corresponding to the predetermined bits and calculating the distance between the boundary lines and the evaluation signal.

도 4에서 도 7은 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 경판정 경계선을 도시한 도면이다.FIG. 4 to FIG. 7 are views showing constellation and hard decision boundaries for the 16-APSK modulation scheme defined in the DVB-S2 standard.

도 4에서 도 7을 참조하면 APSK 방식에서는 경계선이 항상 연속적인 직선이 아니라, 여러 개의 불연속 점을 가질 수 있다는 것을 알 수 있다. 이러한 이유로 APSK 방식에서 기존의 QAM 및 PSK 방식과 동일한 개념으로 경판정 경계선과의 거리를 연판정 비트 검출 값으로 계산하게 되면, 수신 심볼의 위치에 따라 연판정 비트를 계산하는 방법이 나뉘어 지게 된다.Referring to FIG. 4 to FIG. 7, it can be seen that in the APSK scheme, the boundary line is not always a continuous straight line but can have several discontinuous points. For this reason, if the distance from the hard decision boundary is calculated as the soft decision bit detection value in the same concept as the conventional QAM and PSK scheme in the APSK scheme, a method of calculating soft decision bits according to the position of the received symbol is divided.

도 4는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 예를 도시한 도면이다.4 is a diagram illustrating an example of a constellation for the 16-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of the first bit according to an embodiment of the present invention.

도 4를 참조하면 첫번째 비트의 경판정 경계선은 아래 <수학식 2>와 같이 표현될 수 있다.Referring to FIG. 4, the hard decision boundary line of the first bit can be expressed as Equation (2) below.

[수학식 2]&Quot; (2) &quot;

Figure pat00002
Figure pat00002

여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은

Figure pat00003
이고, r1은 16-APSK 성상도의 내부 원의 반지름이고, r2은 16-APSK 성상도의 외부 원의 반지름이고,
Figure pat00004
는 s의 크기이고,
Figure pat00005
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00006
는 복소수에 대한 허수부를 취하는 연산이다.Here, Di is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, r is an evaluation signal, r d1 is
Figure pat00003
R 1 is the radius of the inner circle of the 16-APSK constellation, r 2 is the radius of the outer circle of the 16-APSK constellation,
Figure pat00004
Is the size of s,
Figure pat00005
Is an operation for taking a real part of a complex number,
Figure pat00006
Is an operation that takes an imaginary part of a complex number.

도 5는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 예를 도시한 도면이다.5 is a diagram illustrating an example of a constellation for the 16-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of the second bit according to an embodiment of the present invention.

도 5를 참조하면 두번째 비트의 경판정 경계선은 아래 <수학식 3>와 같이 표현될 수 있다.Referring to FIG. 5, the hard decision boundary line of the second bit can be expressed as Equation (3) below.

[수학식 3]&Quot; (3) &quot;

Figure pat00007
Figure pat00007

여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은

Figure pat00008
이고, r1은 16-APSK 성상도의 내부 원의 반지름이고, r2은 16-APSK 성상도의 외부 원의 반지름이고,
Figure pat00009
는 s의 크기이고,
Figure pat00010
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00011
는 복소수에 대한 허수부를 취하는 연산이다.Here, Di is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, r is an evaluation signal, r d1 is
Figure pat00008
R 1 is the radius of the inner circle of the 16-APSK constellation, r 2 is the radius of the outer circle of the 16-APSK constellation,
Figure pat00009
Is the size of s,
Figure pat00010
Is an operation for taking a real part of a complex number,
Figure pat00011
Is an operation that takes an imaginary part of a complex number.

도 6은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 예를 도시한 도면이다.FIG. 6 is a diagram illustrating an example of a constellation for a 16-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of a third bit according to an embodiment of the present invention.

도 6을 참조하면 세번째 비트의 경판정 경계선은 아래 <수학식 4>와 같이 표현될 수 있다.Referring to FIG. 6, the hard decision boundary line of the third bit can be expressed as Equation (4) below.

[수학식 4]&Quot; (4) &quot;

Figure pat00012
Figure pat00012

여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,

Figure pat00013
는 복소수에 대한 실수부를 취하는 연산이다.Here, Di is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation,
Figure pat00013
Is an operation that takes a real part of a complex number.

도 7은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 16-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 예를 도시한 도면이다.7 is a diagram illustrating an example of a constellation for the 16-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of the fourth bit according to an embodiment of the present invention.

도 7을 참조하면 네번째 비트의 경판정 경계선은 아래 <수학식 5>와 같이 표현될 수 있다.Referring to FIG. 7, the hard decision boundary line of the fourth bit can be expressed as Equation (5) below.

[수학식 5]&Quot; (5) &quot;

Figure pat00014
Figure pat00014

여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,

Figure pat00015
는 복소수에 대한 허수부를 취하는 연산이다.Here, Di is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation,
Figure pat00015
Is an operation that takes an imaginary part of a complex number.

한편, 도 4에서 도 7의 경계선을 이용해서 초기 연판정 비트 값을 계산하는 방법은 아래 <수학식 6>을 통해 계산할 수 있다.Meanwhile, a method of calculating the initial soft decision bit value using the boundary line of FIG. 4 to FIG. 7 can be calculated by Equation (6) below.

[수학식 6]&Quot; (6) &quot;

Figure pat00016
Figure pat00016

Figure pat00017
Figure pat00017

Figure pat00018
Figure pat00018

여기서,

Figure pat00019
는 i번째 비트에 대한 초기 연판정 비트 값이고, r은 평가 신호이고,
Figure pat00020
은 r의 크기이고,
Figure pat00021
는 복소수에 대한 크기 계산 연산자이고, rd1은
Figure pat00022
이고, r1은 16-APSK 성상도의 내부 원의 반지름이고, r2은 16-APSK 성상도의 외부 원의 반지름이고,
Figure pat00023
은 r의 위상이고, *는 복소 공액 연산자이다.here,
Figure pat00019
Is an initial soft decision bit value for the i &lt; th &gt; bit, r is an evaluation signal,
Figure pat00020
Is the size of r,
Figure pat00021
Is a magnitude calculation operator for a complex number, r d1 is
Figure pat00022
R 1 is the radius of the inner circle of the 16-APSK constellation, r 2 is the radius of the outer circle of the 16-APSK constellation,
Figure pat00023
Is the phase of r, and * is a complex conjugate operator.

즉, <수학식 6>을 이용한 계산결과로 1에 어느정도 가까운지 또는 0에 어느정도 가까운지를 계산할 수 있다.That is, the calculation result using Equation (6) can be calculated to be somewhat close to 1 or somewhat close to 0.

<수학식 6>의 방법은 비록 MLD에서와 같이 전수 조사는 하지 않지만 경판정경계선의 불연속 점으로 인하여 여러 가지 경우를 고려해야 하기 때문에 여전히 계산의 복잡도가 남아 있게 된다.Although the method of Equation (6) does not investigate the whole number as in the MLD, the complexity of the calculation still remains because various cases must be considered due to the discontinuity of the hard decision boundary.

본 발명에서는 16-APSK 방식이 16-QAM의 성상도를 원 모양으로 곡선화 했다는 사실을 이용하여, 16-QAM에서와 동일한 경판정 경계선을 사용한다. 즉, 수정된 경계선 Di`을 사용하여 초기 연판정 비트 값을 계산한다. 이러한 개념도가 도 8에서 도 11에 도시도어 있다. 도 8에서 도 11을 이용하면 보다 더 간단한 방법으로 아래 <수학식 7>에 제시된 방법으로 초기 연판정 비트 검출 값을 계산할 수 있다. In the present invention, the same hard decision boundary line as that in 16-QAM is used, taking advantage of the fact that the 16-APSK scheme curves the constellation of the 16-QAM into a circular shape. That is, the initial soft decision bit value is calculated using the modified boundary D i `. This conceptual diagram is shown in Fig. 8 to Fig. Using FIG. 8 to FIG. 11, an initial soft decision bit detection value can be calculated by a simpler method as shown in Equation (7) below.

초기 연판정 비트 계산부(220)는 16-APSK 변조 방식에서 도 8에서 도 11의 경계선을 가진 경우, <수학식 7>을 이용해서 초기 연판정 비트 값을 계산할 수 있다.8 to 11 in the 16-APSK modulation scheme, the initial soft decision bit calculator 220 can calculate an initial soft decision bit value using Equation (7).

[수학식 7] &Quot; (7) &quot;

Figure pat00024
Figure pat00024

Figure pat00025
Figure pat00025

Figure pat00026
Figure pat00026

Figure pat00027
Figure pat00027

여기서,

Figure pat00028
는 i번째 비트에 대한 초기 연판정 비트 값이고, r은 평가 신호이고, L1은
Figure pat00029
이고, L2은
Figure pat00030
이고, s0-s3은 16-APSK 성상도의 1사분면에 위치한 네개의 심볼을 나타내고,
Figure pat00031
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00032
는 복소수에 대한 허수부를 취하는 연산이다.here,
Figure pat00028
Is the initial soft decision bit in the i-th bit, and r is the assessment signal, L 1 is
Figure pat00029
L &lt; 2 &gt;
Figure pat00030
S 0 -s 3 represents four symbols located in the first quadrant of the 16-APSK constellation,
Figure pat00031
Is an operation for taking a real part of a complex number,
Figure pat00032
Is an operation that takes an imaginary part of a complex number.

도 8에서 도 11은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 경판정 경계선을 도시한 도면이다.FIG. 8 to FIG. 11 are diagrams showing constellation and hard decision boundaries for a 16-APSK modulation scheme according to an embodiment of the present invention.

도 8은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.8 is a diagram illustrating another example of a constellation for the 16-APSK modulation scheme and a hard decision boundary line of the first bit according to the embodiment of the present invention.

도 8을 참조하면, 첫번째 비트의 경판정 경계선은 아래 <수학식 8>와 같이 표현될 수 있다.Referring to FIG. 8, the hard decision boundary line of the first bit can be expressed as Equation (8) below.

[수학식 8]&Quot; (8) &quot;

Figure pat00033
Figure pat00033

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, L1은

Figure pat00034
이고, s0-s3은 16-APSK 성상도의 1사분면에 위치한 네개의 심볼을 나타내고,
Figure pat00035
는 복소수에 대한 실수부를 취하는 연산이다.Here, D'i is an i-th bit that corresponds to the boundary, s being an arbitrary variable in the complex on the aqueous phase, L 1 is
Figure pat00034
S 0 -s 3 represents four symbols located in the first quadrant of the 16-APSK constellation,
Figure pat00035
Is an operation that takes a real part of a complex number.

도 9는 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.9 is a diagram illustrating another example of the constellation for the 16-APSK modulation scheme and the hard decision boundaries of the second bit according to the embodiment of the present invention.

도 9를 참조하면, 두번째 비트의 경판정 경계선은 아래 <수학식 9>와 같이 표현될 수 있다.Referring to FIG. 9, the hard decision boundary line of the second bit can be expressed as Equation (9) below.

[수학식 9]&Quot; (9) &quot;

Figure pat00036
Figure pat00036

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, L2은

Figure pat00037
이고, s0-s3은 16-APSK 성상도의 1사분면에 위치한 네개의 심볼을 나타내고,
Figure pat00038
는 복소수에 대한 허수부를 취하는 연산이다.Here, D 'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, L 2
Figure pat00037
S 0 -s 3 represents four symbols located in the first quadrant of the 16-APSK constellation,
Figure pat00038
Is an operation that takes an imaginary part of a complex number.

도 10은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.10 is a diagram illustrating another example of a constellation for a 16-APSK modulation scheme and a hard decision boundary line of a third bit according to an embodiment of the present invention.

도 10을 참조하면, 세번째 비트의 경판정 경계선은 아래 <수학식 10>와 같이 표현될 수 있다.Referring to FIG. 10, the hard decision boundary line of the third bit can be expressed as Equation (10) below.

[수학식 10]&Quot; (10) &quot;

Figure pat00039
Figure pat00039

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,

Figure pat00040
는 복소수에 대한 실수부를 취하는 연산이다.Here, D'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation,
Figure pat00040
Is an operation that takes a real part of a complex number.

도 11은 본 발명의 실시예에 따른 16-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.11 is a diagram illustrating another example of a constellation for a 16-APSK modulation scheme and a hard decision boundary line of a fourth bit according to an embodiment of the present invention.

도 11을 참조하면, 네번째 비트의 경판정 경계선은 아래 <수학식 11>와 같이 표현될 수 있다.Referring to FIG. 11, the hard decision boundary line of the fourth bit can be expressed as Equation (11) below.

[수학식 11]&Quot; (11) &quot;

Figure pat00041
Figure pat00041

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,

Figure pat00042
는 복소수에 대한 허수부를 취하는 연산이다.Here, D'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation,
Figure pat00042
Is an operation that takes an imaginary part of a complex number.

한편, 도 12에서 도 16에는 DVB-S2 방식에 정의되어 있는 32-APSK 변조의 성상도와 이에 대한 각 비트별 경판정 경계선 D1부터 D5까지가 각각 나타나 있다. 도면에서 확인할 수 있듯이 32-APSK 방식은 매우 복잡한 경판정 경계 구조를 가지고 있기 때문에 현재의 방법으로 경계선에서 수신 심볼 까지 거리를 구하여 연판정 검출 값을 구하는 것은 매우 비효율적이라는 것을 알 수 있다.In FIG. 12 to FIG. 16, the constellation of the 32-APSK modulation defined in the DVB-S2 scheme and the hard decision boundaries D 1 to D 5 for each bit are shown. As shown in the figure, the 32-APSK scheme has a very complex hard decision boundary structure. Therefore, it is very inefficient to obtain the soft decision detection value by calculating the distance from the boundary line to the received symbol in the current method.

도 12에서 도 16은 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 경판정 경계선을 도시한 도면이다.FIG. 12 to FIG. 16 are diagrams showing constellation and hard decision boundaries for the 32-APSK modulation scheme defined in the DVB-S2 standard.

도 12는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 예를 도시한 도면이다.12 is a diagram illustrating an example of a constellation and a hard decision boundary line of the first bit according to the 32-APSK modulation scheme defined in the DVB-S2 standard according to an embodiment of the present invention.

도 12를 참조하면, 첫번째 비트의 경판정 경계선은 아래 <수학식 12>와 같이 표현될 수 있다.Referring to FIG. 12, the hard decision boundary line of the first bit can be expressed as Equation (12) below.

[수학식 12]&Quot; (12) &quot;

Figure pat00043
Figure pat00043

여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은

Figure pat00044
이고, rd2은
Figure pat00045
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00046
는 s의 크기이고,
Figure pat00047
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00048
는 복소수에 대한 허수부를 취하는 연산이다.Here, D i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, r is the evaluation signal, r d1 is
Figure pat00044
, Rd2 is
Figure pat00045
Where r 1 is the radius of the inner circle of the 32-APSK constellation, r 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00046
Is the size of s,
Figure pat00047
Is an operation for taking a real part of a complex number,
Figure pat00048
Is an operation that takes an imaginary part of a complex number.

도 13은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 예를 도시한 도면이다.13 is a diagram illustrating an example of a constellation for the 32-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of the second bit according to an embodiment of the present invention.

도 13을 참조하면, 두번째 비트의 경판정 경계선은 아래 <수학식 13>와 같이 표현될 수 있다.Referring to FIG. 13, the hard decision boundary line of the second bit can be expressed as Equation (13) below.

[수학식 13]&Quot; (13) &quot;

Figure pat00049
Figure pat00049

여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd2은

Figure pat00050
이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00051
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00052
는 복소수에 대한 허수부를 취하는 연산이다.Here, Di is a boundary that corresponds to the i-th bit, s being an arbitrary variable in the complex on the aqueous phase, and r is the assessment signal, r d2 is
Figure pat00050
R 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00051
Is an operation for taking a real part of a complex number,
Figure pat00052
Is an operation that takes an imaginary part of a complex number.

도 14는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 예를 도시한 도면이다.FIG. 14 is a diagram illustrating an example of a constellation for a 32-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of a third bit according to an embodiment of the present invention.

도 14를 참조하면, 세번째 비트의 경판정 경계선은 아래 <수학식 14>와 같이 표현될 수 있다.Referring to FIG. 14, the hard decision boundary line of the third bit can be expressed as Equation (14) below.

[수학식 14]&Quot; (14) &quot;

Figure pat00053
Figure pat00053

여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은

Figure pat00054
이고, rd2은
Figure pat00055
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00056
는 s의 크기이고,
Figure pat00057
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00058
는 복소수에 대한 허수부를 취하는 연산이다.Here, D i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, r is the evaluation signal, r d1 is
Figure pat00054
, Rd2 is
Figure pat00055
Where r 1 is the radius of the inner circle of the 32-APSK constellation, r 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00056
Is the size of s,
Figure pat00057
Is an operation for taking a real part of a complex number,
Figure pat00058
Is an operation that takes an imaginary part of a complex number.

도 15는 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 예를 도시한 도면이다.15 is a diagram illustrating an example of a constellation and a fourth bit hard decision boundary line for a 32-APSK modulation scheme defined in the DVB-S2 standard according to an embodiment of the present invention.

도 15를 참조하면, 네번째 비트의 경판정 경계선은 아래 <수학식 15>와 같이 표현될 수 있다.Referring to FIG. 15, the hard decision boundary line of the fourth bit can be expressed as Equation (15) below.

[수학식 15]&Quot; (15) &quot;

Figure pat00059
Figure pat00059

여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은

Figure pat00060
이고, rd2은
Figure pat00061
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00062
는 s의 크기이고,
Figure pat00063
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00064
는 복소수에 대한 허수부를 취하는 연산이다.Here, Di is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, r is an evaluation signal, r d1 is
Figure pat00060
, R d2 is
Figure pat00061
Where r 1 is the radius of the inner circle of the 32-APSK constellation, r 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00062
Is the size of s,
Figure pat00063
Is an operation for taking a real part of a complex number,
Figure pat00064
Is an operation that takes an imaginary part of a complex number.

도 16은 본 발명의 실시예에 따라 DVB-S2 규격에 정의된 32-APSK 변조방식에 대한 성상도와 다섯번째 비트의 경판정 경계선의 예를 도시한 도면이다.16 is a diagram illustrating an example of a constellation for the 32-APSK modulation scheme defined in the DVB-S2 standard and a hard decision boundary line of the fifth bit according to an embodiment of the present invention.

도 16을 참조하면, 첫번째 비트의 경판정 경계선은 아래 <수학식 16>와 같이 표현될 수 있다.Referring to FIG. 16, the hard decision boundary line of the first bit can be expressed as Equation (16) below.

[수학식 16]&Quot; (16) &quot;

Figure pat00065
Figure pat00065

여기서, Di는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, r은 평가 신호이고, rd1은

Figure pat00066
이고, rd2은
Figure pat00067
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00068
는 s의 크기이고,
Figure pat00069
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00070
는 복소수에 대한 허수부를 취하는 연산이다.Here, Di is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, r is an evaluation signal, r d1 is
Figure pat00066
, R d2 is
Figure pat00067
Where r 1 is the radius of the inner circle of the 32-APSK constellation, r 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00068
Is the size of s,
Figure pat00069
Is an operation for taking a real part of a complex number,
Figure pat00070
Is an operation that takes an imaginary part of a complex number.

도 12에서 도 16에서 도시된 DVB-S2 방식에 정의되어 있는 32-APSK 변조 방식의 경계선은 매우 복잡한 구조를 가지고 있어, 경계선에서 수신 심볼 까지 거리를 구하여 연판정을 검출하는 것은 매우 비효율적이다. 따라서, 본 발명에서는 기존 DVB-S2 방식에 정의되어 있는 32-APSK 성상도의 가장 밖에 위치한 원을 시계 반대 방향으로 p/16 만큼 옮기고, 추가로 몇 심불의 위치를 교환함으로써 연판정 비트 검출 값의 계산적 복잡도를 획기적으로 줄일 수 있는 경판정 경계선 설정이 가능하도록 하였다. 교환된 심불들은 각각 11001과 01001, 01101과 11101, 11111과 01111, 01011과 11011이다. In FIG. 12, since the boundary line of the 32-APSK modulation scheme defined in the DVB-S2 scheme shown in FIG. 16 has a very complicated structure, it is very inefficient to detect the soft decision by determining the distance from the boundary line to the received symbol. Accordingly, in the present invention, by shifting the outermost circle of the 32-APSK constellation defined in the existing DVB-S2 scheme by p / 16 in the counterclockwise direction, and further exchanging the positions of several bills, It is possible to set hard decision boundaries that can dramatically reduce computational complexity. The exchanged bank notes are 11001 and 01001, 01101 and 11101, 11111 and 01111, 01011 and 11011, respectively.

도 17에서 도 21에는 위와 같은 방식으로 수정된 32-APSK에 대한 수정된 성상도와 수정된 경판정 경계선 D1`부터 D5`가 표기되어 있다. FIG help from the modified aqueous phase modified hard decision on a 17-APSK 32 Figure 21 is modified in this manner from the boundary D 1 D 5 `` is the mark.

따라서, 초기 연판정 비트 계산부(220)는 32-APSK 변조 방식에서 도 17에서 도 21의 경계선을 가진 경우, <수학식 17>을 이용한 각 비트별 계산결과가 0보다 크면 상기 초기 연판정 비트 값을 경판정 값으로 변환할 경우 1로 판정할 수 있고, 각 비트별 계산결과가 0이하이면 상기 초기 연판정 비트 값을 경판정 값으로 변환할 경우 0으로 판정할 수 있다.Therefore, if the calculation result of each bit using Equation (17) is greater than 0 in the case of the boundary line of FIG. 17 to FIG. 21 in the 32-APSK modulation scheme, the initial soft decision bit calculator 220 calculates the initial soft decision bit A value can be determined to be 1 when the value is converted to a hard decision value, and can be determined to be 0 when the initial soft decision bit value is converted into a hard decision value if the calculation result for each bit is 0 or less.

[수학식 17] &Quot; (17) &quot;

Figure pat00071
Figure pat00071

Figure pat00072
Figure pat00072

여기서,

Figure pat00073
는 i번째 비트에 대한 초기 연판정 비트 값이고, T1은
Figure pat00074
이고, T5은
Figure pat00075
이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd1은
Figure pat00076
이고, rd2은
Figure pat00077
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00078
은 r의 크기이고,
Figure pat00079
는 복소수에 대한 크기 계산 연산자이고,
Figure pat00080
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00081
는 복소수에 대한 허수부를 취하는 연산이다.here,
Figure pat00073
Is the initial soft decision bit value for the i &lt; th &gt; bit, T &lt; 1 &
Figure pat00074
And T 5 is
Figure pat00075
S 0 to s 5 represent six symbols located in the first quadrant of the 32-APSK constellation, r is an evaluation signal, r d1 is
Figure pat00076
, R d2 is
Figure pat00077
Where r 1 is the radius of the inner circle of the 32-APSK constellation, r 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00078
Is the size of r,
Figure pat00079
Is a magnitude calculation operator for a complex number,
Figure pat00080
Is an operation for taking a real part of a complex number,
Figure pat00081
Is an operation that takes an imaginary part of a complex number.

도 17에서 도 21은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 경판정 경계선을 도시한 도면이다.FIG. 17 to FIG. 21 show constellation and hard decision boundaries for the 32-APSK modulation scheme according to the embodiment of the present invention.

도 17은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 첫번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.17 is a diagram illustrating another example of a constellation for the 32-APSK modulation scheme and a hard decision boundary line of the first bit according to the embodiment of the present invention.

도 17을 참조하면, 첫번째 비트의 경판정 경계선은 아래 <수학식 18>와 같이 표현될 수 있다.Referring to FIG. 17, the hard decision boundary line of the first bit can be expressed as Equation (18) below.

[수학식 18]&Quot; (18) &quot;

Figure pat00082
Figure pat00082

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, T1은

Figure pat00083
이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd2은
Figure pat00084
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00085
는 s의 크기이고,
Figure pat00086
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00087
는 복소수에 대한 허수부를 취하는 연산이다.Here, D'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, and T 1 is
Figure pat00083
S 0 - s 5 represents six symbols located in the first quadrant of the 32-APSK constellation, r is the evaluation signal, r d2 is
Figure pat00084
Where r 1 is the radius of the inner circle of the 32-APSK constellation, r 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00085
Is the size of s,
Figure pat00086
Is an operation for taking a real part of a complex number,
Figure pat00087
Is an operation that takes an imaginary part of a complex number.

도 18은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 두번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.18 is a diagram showing another example of the constellation for the 32-APSK modulation scheme and the hard decision boundaries of the second bit according to the embodiment of the present invention.

도 18을 참조하면, 두번째 비트의 경판정 경계선은 아래 <수학식 19>와 같이 표현될 수 있다.Referring to FIG. 18, the hard decision boundary line of the second bit can be expressed as Equation (19) below.

[수학식 19]&Quot; (19) &quot;

Figure pat00088
Figure pat00088

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, rd2은

Figure pat00089
이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00090
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00091
는 복소수에 대한 허수부를 취하는 연산이다.Here, D'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, and r d2 is
Figure pat00089
R 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00090
Is an operation for taking a real part of a complex number,
Figure pat00091
Is an operation that takes an imaginary part of a complex number.

도 19는 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 세번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.19 is a diagram illustrating another example of a constellation for a 32-APSK modulation scheme and a hard decision boundary line of a third bit according to an embodiment of the present invention.

도 19를 참조하면, 세번째 비트의 경판정 경계선은 아래 <수학식 20>와 같이 표현될 수 있다.Referring to FIG. 19, the hard decision boundary line of the third bit can be expressed as Equation (20) below.

[수학식 20]&Quot; (20) &quot;

Figure pat00092
Figure pat00092

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고,

Figure pat00093
는 복소수에 대한 실수부를 취하는 연산이다.Here, D'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation,
Figure pat00093
Is an operation that takes a real part of a complex number.

도 20은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 네번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.20 is a diagram illustrating another example of a constellation for the 32-APSK modulation scheme and a hard decision boundary line of the fourth bit according to the embodiment of the present invention.

도 20을 참조하면, 네번째 비트의 경판정 경계선은 아래 <수학식 21>와 같이 표현될 수 있다.Referring to FIG. 20, the hard decision boundary line of the fourth bit can be expressed as Equation (21) below.

[수학식 21]&Quot; (21) &quot;

Figure pat00094
Figure pat00094

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, 는 복소수에 대한 허수부를 취하는 연산이다.Here, D'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, Is an operation that takes an imaginary part of a complex number.

도 21은 본 발명의 실시예에 따른 32-APSK 변조방식에 대한 성상도와 다섯번째 비트의 경판정 경계선의 다른 예를 도시한 도면이다.FIG. 21 is a diagram illustrating another example of a constellation for a 32-APSK modulation scheme and a hard decision boundary line of a fifth bit according to an embodiment of the present invention.

도 21을 참조하면, 첫번째 비트의 경판정 경계선은 아래 <수학식 22>와 같이 표현될 수 있다.Referring to FIG. 21, the hard decision boundary line of the first bit can be expressed as Equation (22) below.

[수학식 22]&Quot; (22) &quot;

Figure pat00096
Figure pat00096

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, T5은

Figure pat00097
이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd2은
Figure pat00098
이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00099
는 s의 크기이고,
Figure pat00100
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00101
는 복소수에 대한 허수부를 취하는 연산이다.Here, D 'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, T 5
Figure pat00097
S 0 - s 5 represents six symbols located in the first quadrant of the 32-APSK constellation, r is the evaluation signal, r d2 is
Figure pat00098
R 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00099
Is the size of s,
Figure pat00100
Is an operation for taking a real part of a complex number,
Figure pat00101
Is an operation that takes an imaginary part of a complex number.

다시 도 2의 설명으로 돌아와서, 채널 이득 반영부(230)는 초기 연판정 비트 계산부(220)에서 계산한 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산한다.Referring back to FIG. 2, the channel gain reflector 230 reflects the channel gain to the initial soft decision bit values calculated by the initial soft decision bit calculator 220 to calculate final soft decision bit values.

채널 이득 반영부(230)는 아래 <수학식 23>을 통해 초기 연판정 비트 값을 계산할 수 있다.The channel gain reflector 230 may calculate an initial soft decision bit value through Equation (23) below.

[수학식 23]&Quot; (23) &quot;

Figure pat00102
Figure pat00102

여기서,

Figure pat00103
i번째 비트에 대한 최종 연판정 비트 값이고,
Figure pat00104
는 i번째 비트에 대한 초기 연판정 비트 값이고,
Figure pat00105
는 채널의 페이딩 계수의 크기이고,
Figure pat00106
는 수신 가우시안 잡음의 분산이다.here,
Figure pat00103
th bit is the final soft decision bit value for the i &lt; th &gt; bit,
Figure pat00104
Is an initial soft decision bit value for the i &lt; th &gt; bit,
Figure pat00105
Is the magnitude of the fading coefficient of the channel,
Figure pat00106
Is the variance of the received Gaussian noise.

이하, 상기와 같이 구성된 본 발명에 따른 고차원 APSK 변조 방식을 위한 연판정 검출 방법을 아래에서 도면을 참조하여 설명한다.Hereinafter, a soft decision detection method for a high-order APSK modulation scheme according to the present invention will be described below with reference to the drawings.

도 3은 본 발명의 실시예에 따른 연판정 검출 방법의 과정을 도시한 흐름도이다.3 is a flowchart illustrating a process of a soft decision detection method according to an embodiment of the present invention.

도 3을 참조하면, 연판정 검출 장치는 310단계에서 복소신호를 수신한다.Referring to FIG. 3, the soft decision detection apparatus receives a complex signal in step 310. FIG.

그리고, 연판정 검출 장치는 320단계에서 복소신호를 채널이득이 보상된 평가신호로 변환한다.In step 320, the soft decision detector converts the complex signal into an evaluation signal in which the channel gain is compensated.

그리고, 연판정 검출 장치는 330단계에서 기설정된 각 비트에 대응하는 경계선들을 확인하고 경계선들과 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산한다. 이때, APSK 변조에 따른 경계선은 상술한 도 8에서 도 11 또는 도 17에서 도 21과 같으며, APSK 변조에 따른 각 비트별 초기 연판정 비트 값의 계산은 상술한 <수학식 7>, <수학식 17>을 참조해서 계산할 수 있다.In step 330, the soft decision detector calculates the initial soft decision bit value by checking the boundary lines corresponding to the predetermined bits and calculating the distance between the boundary lines and the evaluation signal. In this case, the boundary line according to the APSK modulation is as shown in FIG. 8 to FIG. 11 or FIG. 17 to FIG. 21, and the calculation of the initial soft decision bit value for each bit according to the APSK modulation is performed using Equation (7) Can be calculated by referring to Equation (17).

그리고, 연판정 검출 장치는 340단계에서 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산한다. In step 340, the soft decision detector calculates the final soft decision bit values by reflecting the channel gain on the initial soft decision bit values.

본 발명의 실시 예에 따른 방법들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. The methods according to embodiments of the present invention may be implemented in the form of program instructions that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions recorded on the medium may be those specially designed and constructed for the present invention or may be available to those skilled in the art of computer software.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

Claims (14)

수신하는 신호인 복소신호를 채널이득이 보상된 평가신호로 변환하는 평가신호 변환부;
기설정된 각 비트에 대응하는 경계선들을 확인하고 상기 경계선들과 상기 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산하는 초기 연판정 비트 계산부; 및
상기 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산하는 채널이득 반영부를 포함하는
고차원 APSK 변조 방식을 위한 연판정 검출 장치.
An evaluation signal converter for converting the complex signal, which is a signal to be received, into an evaluation signal in which the channel gain is compensated;
An initial soft decision bit calculation unit for identifying boundary lines corresponding to predetermined bits and calculating an initial soft decision bit value by calculating a distance between the boundary lines and the evaluation signal; And
And a channel gain reflector for calculating final soft decision bit values by reflecting the channel gain on the initial soft decision bit values
A soft decision detector for high - order APSK modulation schemes.
제1항에 있어서,
상기 평가신호 변환부는,
아래 <수학식 24>을 통해 변환하는
고차원 APSK 변조 방식을 위한 연판정 검출 장치.
[수학식 24]
r=yh*/|h|
여기서, r은 평가신호이고, y는 복소신호이고,
Figure pat00107
는 채널의 페이딩 계수의 크기이고, *는 복소 공액 연산자이다.
The method according to claim 1,
Wherein the evaluation signal conversion unit comprises:
(24) < RTI ID = 0.0 >
A soft decision detector for high - order APSK modulation schemes.
&Quot; (24) &quot;
r = yh * / | h |
Here, r is an evaluation signal, y is a complex signal,
Figure pat00107
Is the magnitude of the fading coefficient of the channel, and * is a complex conjugate operator.
제1항에 있어서,
상기 채널이득 반영부는,
아래 <수학식 25>를 통해 상기 초기 연판정 비트 값을 계산하는
고차원 APSK 변조 방식을 위한 연판정 검출 장치.
[수학식 25]
Figure pat00108

여기서,
Figure pat00109
i번째 비트에 대한 최종 연판정 비트 값이고,
Figure pat00110
는 i번째 비트에 대한 초기 연판정 비트 값이고,
Figure pat00111
는 채널의 페이딩 계수의 크기이고,
Figure pat00112
는 수신 가우시안 잡음의 분산이다.
The method according to claim 1,
Wherein the channel gain reflector comprises:
The initial soft decision bit value is calculated through Equation (25) below
A soft decision detector for high - order APSK modulation schemes.
&Quot; (25) &quot;
Figure pat00108

here,
Figure pat00109
th bit is the final soft decision bit value for the i &lt; th &gt; bit,
Figure pat00110
Is an initial soft decision bit value for the i &lt; th &gt; bit,
Figure pat00111
Is the magnitude of the fading coefficient of the channel,
Figure pat00112
Is the variance of the received Gaussian noise.
제1항에 있어서,
상기 경계선들은,
16-APSK 변조 방식의 경우, 각 비트별로 아래 <수학식 26>과 같이 표현되는
고차원 APSK 변조 방식을 위한 연판정 검출 장치.
[수학식 26]
Figure pat00113

Figure pat00114

Figure pat00115

Figure pat00116

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, L1은 이고, L2은 이고, s0-s3은 16-APSK 성상도의 1사분면에 위치한 네개의 심볼을 나타내고,
Figure pat00117
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00118
는 복소수에 대한 허수부를 취하는 연산이다.
The method according to claim 1,
The boundaries,
In the 16-APSK modulation scheme, each bit is expressed by Equation (26) below
A soft decision detector for high - order APSK modulation schemes.
&Quot; (26) &quot;
Figure pat00113

Figure pat00114

Figure pat00115

Figure pat00116

Here, D'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, L 1 is L 2 , and s 0 -s 3 is a quadrant of the 16-APSK constellation &Lt; / RTI &gt;&lt; RTI ID = 0.0 &gt;
Figure pat00117
Is an operation for taking a real part of a complex number,
Figure pat00118
Is an operation that takes an imaginary part of a complex number.
제1항에 있어서,
상기 경계선들은,
32-APSK 변조 방식의 경우, 각 비트별로 아래 <수학식 27>과 같이 표현되는
고차원 APSK 변조 방식을 위한 연판정 검출 장치.
[수학식 27]
Figure pat00119

Figure pat00120

Figure pat00121

Figure pat00122

Figure pat00123

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, T1은 이고, T5은 이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd1은
Figure pat00124
이고, rd2은
Figure pat00125
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00126
는 s의 크기이고,
Figure pat00127
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00128
는 복소수에 대한 허수부를 취하는 연산이다.
The method according to claim 1,
The boundaries,
In the case of the 32-APSK modulation scheme, each bit is expressed as Equation (27) below
A soft decision detector for high - order APSK modulation schemes.
&Quot; (27) &quot;
Figure pat00119

Figure pat00120

Figure pat00121

Figure pat00122

Figure pat00123

Here, D'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, T 1 is T 5 , and s 0 -s 5 is a quadrant of the 32-APSK constellation , R is an evaluation signal, r d1 is an evaluation signal,
Figure pat00124
, R d2 is
Figure pat00125
Where r 1 is the radius of the inner circle of the 32-APSK constellation, r 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00126
Is the size of s,
Figure pat00127
Is an operation for taking a real part of a complex number,
Figure pat00128
Is an operation that takes an imaginary part of a complex number.
제1항에 있어서,
상기 초기 연판정 비트 계산부는,
16-APSK 변조 방식의 경우, <수학식 28>을 이용해서 상기 초기 연판정 비트 값을 계산하는
고차원 APSK 변조 방식을 위한 연판정 검출 장치.
[수학식 28]
Figure pat00129

Figure pat00130

Figure pat00131

Figure pat00132

여기서,
Figure pat00133
는 i번째 비트에 대한 초기 연판정 비트 값이고, r은 평가 신호이고, L1은 이고, L2은 이고, s0-s3은 16-APSK 성상도의 1사분면에 위치한 네개의 심볼을 나타내고,
Figure pat00134
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00135
는 복소수에 대한 허수부를 취하는 연산이다.
The method according to claim 1,
Wherein the initial soft decision bit calculator comprises:
For the 16-APSK modulation scheme, the initial soft decision bit value is calculated using Equation (28)
A soft decision detector for high - order APSK modulation schemes.
&Quot; (28) &quot;
Figure pat00129

Figure pat00130

Figure pat00131

Figure pat00132

here,
Figure pat00133
Is the initial soft decision bit value for the i-th bit, r is the evaluation signal, L 1 is L 2 , s 0 -s 3 represents the four symbols located in the first quadrant of the 16-APSK constellation ,
Figure pat00134
Is an operation for taking a real part of a complex number,
Figure pat00135
Is an operation that takes an imaginary part of a complex number.
제1항에 있어서,
상기 초기 연판정 비트 계산부는,
32-APSK 변조 방식의 경우, <수학식 29>을 이용해서 상기 초기 연판정 비트 값을 계산하는
고차원 APSK 변조 방식을 위한 연판정 검출 장치.
[수학식 29]
Figure pat00136

Figure pat00137

여기서,
Figure pat00138
는 i번째 비트에 대한 초기 연판정 비트 값이고, T1은 이고, T5은 이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd1은
Figure pat00139
이고, rd2은
Figure pat00140
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00141
은 r의 크기이고,
Figure pat00142
는 복소수에 대한 크기 계산 연산자이고,
Figure pat00143
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00144
는 복소수에 대한 허수부를 취하는 연산이다.
The method according to claim 1,
Wherein the initial soft decision bit calculator comprises:
In the case of the 32-APSK modulation method, the initial soft decision bit value is calculated using Equation (29)
A soft decision detector for high - order APSK modulation schemes.
&Quot; (29) &quot;
Figure pat00136

Figure pat00137

here,
Figure pat00138
Is the initial soft decision bit value for the i-th bit, T 1 is T 5 , s 0 -s 5 represents six symbols located in the first quadrant of the 32-APSK constellation, r is the evaluation signal , r d1 is
Figure pat00139
, R d2 is
Figure pat00140
Where r 1 is the radius of the inner circle of the 32-APSK constellation, r 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00141
Is the size of r,
Figure pat00142
Is a magnitude calculation operator for a complex number,
Figure pat00143
Is an operation for taking a real part of a complex number,
Figure pat00144
Is an operation that takes an imaginary part of a complex number.
복소신호를 수신하는 단계;
상기 복소신호를 채널이득이 보상된 평가신호로 변환하는 단계;
기설정된 각 비트에 대응하는 경계선들을 확인하고 상기 경계선들과 상기 평가신호 간의 거리를 계산해서 초기 연판정 비트 값을 계산하는 단계; 및
상기 초기 연판정 비트 값들에 채널이득을 반영해서 최종 연판정 비트 값들을 계산하는 단계를 포함하는
고차원 APSK 변조 방식을 위한 연판정 검출 방법.
Receiving a complex signal;
Converting the complex signal into an evaluation signal in which a channel gain is compensated;
Calculating an initial soft decision bit value by identifying boundary lines corresponding to each predetermined bit and calculating a distance between the boundary lines and the evaluation signal; And
And calculating final soft decision bit values by reflecting the channel gain on the initial soft decision bit values
A soft decision detection method for a high order APSK modulation scheme.
제8항에 있어서,
상기 평가신호로 변환하는 단계는,
아래 <수학식 30>을 통해 변환되는
고차원 APSK 변조 방식을 위한 연판정 검출 방법.
[수학식 30]
r=yh*/|h|
여기서, r은 평가신호이고, y는 복소신호이고,
Figure pat00145
는 채널의 페이딩 계수의 크기이고, *는 복소 공액 연산자이다.
9. The method of claim 8,
The step of converting into the evaluation signal includes:
Is transformed through Equation (30) below
A soft decision detection method for a high order APSK modulation scheme.
&Quot; (30) &quot;
r = yh * / | h |
Here, r is an evaluation signal, y is a complex signal,
Figure pat00145
Is the magnitude of the fading coefficient of the channel, and * is a complex conjugate operator.
제8항에 있어서,
상기 최종 연판정 비트 값들을 계산하는 단계는,
아래 <수학식 31>를 통해 계산하는
고차원 APSK 변조 방식을 위한 연판정 검출 방법.
[수학식 31]
Figure pat00146

여기서,
Figure pat00147
i번째 비트에 대한 최종 연판정 비트 값이고,
Figure pat00148
는 i번째 비트에 대한 초기 연판정 비트 값이고,
Figure pat00149
는 채널의 페이딩 계수의 크기이고,
Figure pat00150
는 수신 가우시안 잡음의 분산이다.
9. The method of claim 8,
Wherein calculating the final soft decision bit values comprises:
(31) < EMI ID = 31.0 >
A soft decision detection method for a high order APSK modulation scheme.
&Quot; (31) &quot;
Figure pat00146

here,
Figure pat00147
th bit is the final soft decision bit value for the i &lt; th &gt; bit,
Figure pat00148
Is an initial soft decision bit value for the i &lt; th &gt; bit,
Figure pat00149
Is the magnitude of the fading coefficient of the channel,
Figure pat00150
Is the variance of the received Gaussian noise.
제8항에 있어서,
상기 경계선들은,
16-APSK 변조 방식의 경우, 각 비트별로 아래 <수학식 32>과 같이 표현되는
고차원 APSK 변조 방식을 위한 연판정 검출 방법.
[수학식 32]
Figure pat00151

Figure pat00152

Figure pat00153

Figure pat00154

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, L1은 이고, L2은 이고, s0-s3은 16-APSK 성상도의 1사분면에 위치한 네개의 심볼을 나타내고,
Figure pat00155
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00156
는 복소수에 대한 허수부를 취하는 연산이다.
9. The method of claim 8,
The boundaries,
In the case of the 16-APSK modulation scheme, each bit is expressed as Equation (32) below
A soft decision detection method for a high order APSK modulation scheme.
(32)
Figure pat00151

Figure pat00152

Figure pat00153

Figure pat00154

Here, D'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, L 1 is L 2 , and s 0 -s 3 is a quadrant of the 16-APSK constellation &Lt; / RTI &gt;&lt; RTI ID = 0.0 &gt;
Figure pat00155
Is an operation for taking a real part of a complex number,
Figure pat00156
Is an operation that takes an imaginary part of a complex number.
제8항에 있어서,
상기 경계선들은,
32-APSK 변조 방식의 경우, 각 비트별로 아래 <수학식 33>과 같이 표현되는
고차원 APSK 변조 방식을 위한 연판정 검출 방법.
[수학식 33]
Figure pat00157

Figure pat00158

Figure pat00159

Figure pat00160

Figure pat00161

여기서, D'i는 i번째 비트에 해당하는 경계선이고, s는 성상도 상의 임의의 복소 변수이고, T1은 이고, T5은 이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd1은
Figure pat00162
이고, rd2은
Figure pat00163
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00164
는 s의 크기이고,
Figure pat00165
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00166
는 복소수에 대한 허수부를 취하는 연산이다.
9. The method of claim 8,
The boundaries,
In the case of the 32-APSK modulation scheme, each bit is expressed as Equation (33) below
A soft decision detection method for a high order APSK modulation scheme.
&Quot; (33) &quot;
Figure pat00157

Figure pat00158

Figure pat00159

Figure pat00160

Figure pat00161

Here, D'i is a boundary line corresponding to the i-th bit, s is an arbitrary complex variable on the constellation, T 1 is T 5 , and s 0 -s 5 is a quadrant of the 32-APSK constellation , R is an evaluation signal, r d1 is an evaluation signal,
Figure pat00162
, R d2 is
Figure pat00163
Where r 1 is the radius of the inner circle of the 32-APSK constellation, r 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00164
Is the size of s,
Figure pat00165
Is an operation for taking a real part of a complex number,
Figure pat00166
Is an operation that takes an imaginary part of a complex number.
제8항에 있어서,
상기 초기 연판정 비트 값을 계산하는 단계는,
16-APSK 변조 방식의 경우, <수학식 34>을 이용해서 상기 초기 연판정 비트 값을 계산하는
고차원 APSK 변조 방식을 위한 연판정 검출 방법.
[수학식 34]
Figure pat00167

Figure pat00168

Figure pat00169

Figure pat00170

여기서,
Figure pat00171
는 i번째 비트에 대한 초기 연판정 비트 값이고, r은 평가 신호이고, L1은 이고, L2은 이고, s0-s3은 16-APSK 성상도의 1사분면에 위치한 네개의 심볼을 나타내고,
Figure pat00172
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00173
는 복소수에 대한 허수부를 취하는 연산이다.
9. The method of claim 8,
The step of calculating the initial soft decision bit value comprises:
In the 16-APSK modulation method, the initial soft decision bit value is calculated using Equation (34)
A soft decision detection method for a high order APSK modulation scheme.
&Quot; (34) &quot;
Figure pat00167

Figure pat00168

Figure pat00169

Figure pat00170

here,
Figure pat00171
Is the initial soft decision bit value for the i-th bit, r is the evaluation signal, L 1 is L 2 , s 0 -s 3 represents the four symbols located in the first quadrant of the 16-APSK constellation ,
Figure pat00172
Is an operation for taking a real part of a complex number,
Figure pat00173
Is an operation that takes an imaginary part of a complex number.
제8항에 있어서,
상기 초기 연판정 비트 값을 계산하는 단계는,
32-APSK 변조 방식의 경우, <수학식 35>을 이용해서 상기 초기 연판정 비트 값을 계산하는
고차원 APSK 변조 방식을 위한 연판정 검출 방법.
[수학식 35]
Figure pat00174

Figure pat00175

여기서,
Figure pat00176
는 i번째 비트에 대한 초기 연판정 비트 값이고, T1은 이고, T5은 이고, s0-s5은 32-APSK 성상도의 1사분면에 위치한 6개의 심볼을 나타내고, r은 평가 신호이고, rd1은
Figure pat00177
이고, rd2은
Figure pat00178
이고, r1은 32-APSK 성상도의 내부 원의 반지름이고, r2은 32-APSK 성상도의 중간 원의 반지름이고, r3는 32-APSK 성상도의 외부 원의 반지름이고,
Figure pat00179
은 r의 크기이고,
Figure pat00180
는 복소수에 대한 크기 계산 연산자이고,
Figure pat00181
는 복소수에 대한 실수부를 취하는 연산이고,
Figure pat00182
는 복소수에 대한 허수부를 취하는 연산이다.9. The method of claim 8,
The step of calculating the initial soft decision bit value comprises:
For the 32-APSK modulation scheme, the initial soft decision bit value is calculated using Equation (35)
A soft decision detection method for a high order APSK modulation scheme.
&Quot; (35) &quot;
Figure pat00174

Figure pat00175

here,
Figure pat00176
Is the initial soft decision bit value for the i-th bit, T 1 is T 5 , s 0 -s 5 represents six symbols located in the first quadrant of the 32-APSK constellation, r is the evaluation signal , r d1 is
Figure pat00177
, R d2 is
Figure pat00178
Where r 1 is the radius of the inner circle of the 32-APSK constellation, r 2 is the radius of the middle circle of the 32-APSK constellation, r 3 is the radius of the outer circle of the 32-APSK constellation,
Figure pat00179
Is the size of r,
Figure pat00180
Is a magnitude calculation operator for a complex number,
Figure pat00181
Is an operation for taking a real part of a complex number,
Figure pat00182
Is an operation that takes an imaginary part of a complex number.
KR1020120009876A 2012-01-31 2012-01-31 Soft demapping Apparatus and Method for high order APSK Schemes KR101935973B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120009876A KR101935973B1 (en) 2012-01-31 2012-01-31 Soft demapping Apparatus and Method for high order APSK Schemes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009876A KR101935973B1 (en) 2012-01-31 2012-01-31 Soft demapping Apparatus and Method for high order APSK Schemes

Publications (2)

Publication Number Publication Date
KR20130088561A true KR20130088561A (en) 2013-08-08
KR101935973B1 KR101935973B1 (en) 2019-04-03

Family

ID=49214874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009876A KR101935973B1 (en) 2012-01-31 2012-01-31 Soft demapping Apparatus and Method for high order APSK Schemes

Country Status (1)

Country Link
KR (1) KR101935973B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101602598B1 (en) * 2015-01-30 2016-03-11 전북대학교산학협력단 Soft demapping method and apparatus for APSK modulation systems
KR101702235B1 (en) * 2015-10-02 2017-02-02 전북대학교산학협력단 Soft demapping method and apparatus for M-ary PSK and QAM schemes
CN110611633A (en) * 2018-06-14 2019-12-24 大唐移动通信设备有限公司 Method and device for processing 16-amplitude phase keying signal

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Chuanlei Li 외 1인, An Efficient Soft Decision Demapping for Multi-Carrier Systems, ICCP2011 Proceedings, 2011* *
장매향 외 1인, 위성 시스템에서의 APSK 시스템을 위한 연판정 검출 기법, 한국통신학회 2011년도 하계종합학술발표회, 2011* *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101602598B1 (en) * 2015-01-30 2016-03-11 전북대학교산학협력단 Soft demapping method and apparatus for APSK modulation systems
KR101702235B1 (en) * 2015-10-02 2017-02-02 전북대학교산학협력단 Soft demapping method and apparatus for M-ary PSK and QAM schemes
CN110611633A (en) * 2018-06-14 2019-12-24 大唐移动通信设备有限公司 Method and device for processing 16-amplitude phase keying signal
CN110611633B (en) * 2018-06-14 2021-01-29 大唐移动通信设备有限公司 Method and device for processing 16-amplitude phase keying signal

Also Published As

Publication number Publication date
KR101935973B1 (en) 2019-04-03

Similar Documents

Publication Publication Date Title
EP3518485B1 (en) Method and apparatus for signaling with capacity optimized constellations
JP4563455B2 (en) Method and apparatus for calculating log approximation rate for decoding in receiver of mobile communication system
KR100944836B1 (en) Data detection for a hierarchical coded data transmission
CN101047688B (en) Method and device for estimating signal noise ratio
US8660199B2 (en) Method of demodulating a quadrature amplitude modulation signal and method of data communication
KR100854636B1 (en) Method and apparatus for calculating likelihood metric of a received signal in digital communication systems
TWI466505B (en) Symbol-level combining for mimo systems with harq and/or repetition coding
KR102061653B1 (en) Method and apparatus for bit to simbol mapping in wireless communication system
CN107135174B (en) Signal transmission device, carrier phase recovery device and method
KR102570656B1 (en) Method apparatus for receiving signal
KR102021314B1 (en) Apparatus and method for soft-decision demodulating in Non-square Quadrature Amplitude Modulation
LU93085B1 (en) Data transmission method and device
US20110150143A1 (en) Soft-decision demapping method for digital signal
KR101935973B1 (en) Soft demapping Apparatus and Method for high order APSK Schemes
US9954657B2 (en) Method and apparatus for estimating channel information
JP5287711B2 (en) Demodulation method
WO2014107899A1 (en) Decoding method and device
JP5215397B2 (en) Optimal two-layer coherent demodulator for D-PSK
US20130251075A1 (en) Soft decision bit detection and demodulation method for digital modulation method
JP4494276B2 (en) Adaptive modulation apparatus and adaptive modulation method
KR102105428B1 (en) Decoder for multi-error-correction of sec-code and the decoding method thereof
KR101479061B1 (en) Apparatus and method for receiving and transmitting signal
KR101602598B1 (en) Soft demapping method and apparatus for APSK modulation systems
US20040030979A1 (en) Practical coding and metric calculation for the lattice interfered channel
KR20120104824A (en) Soft bit decision demodulator

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant