KR20130084562A - Nano device of vertical nanowire structure using graphene and method for manufacturing thereof - Google Patents
Nano device of vertical nanowire structure using graphene and method for manufacturing thereof Download PDFInfo
- Publication number
- KR20130084562A KR20130084562A KR1020120005434A KR20120005434A KR20130084562A KR 20130084562 A KR20130084562 A KR 20130084562A KR 1020120005434 A KR1020120005434 A KR 1020120005434A KR 20120005434 A KR20120005434 A KR 20120005434A KR 20130084562 A KR20130084562 A KR 20130084562A
- Authority
- KR
- South Korea
- Prior art keywords
- graphene
- nanowires
- nano device
- forming
- graphene layer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
- G04B45/00—Time pieces of which the indicating means or cases provoke special effects, e.g. aesthetic effects
- G04B45/0076—Decoration of the case and of parts thereof, e.g. as a method of manufacture thereof
-
- G—PHYSICS
- G04—HOROLOGY
- G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
- G04B19/00—Indicating the time by visual means
- G04B19/04—Hands; Discs with a single mark or the like
-
- G—PHYSICS
- G04—HOROLOGY
- G04B—MECHANICALLY-DRIVEN CLOCKS OR WATCHES; MECHANICAL PARTS OF CLOCKS OR WATCHES IN GENERAL; TIME PIECES USING THE POSITION OF THE SUN, MOON OR STARS
- G04B47/00—Time-pieces combined with other articles which do not interfere with the running or the time-keeping of the time-piece
- G04B47/04—Time-pieces combined with other articles which do not interfere with the running or the time-keeping of the time-piece with attached ornaments or amusement apparatus
- G04B47/042—Fastening of jewels and the like
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 그래핀을 이용한 수직 나노선 구조의 나노 소자 및 그 형성 방법에 관한 것으로서, 보다 상세하게는 수직 나노선 구조의 나노 소자에서 나노선과 상부층 사이에 그래핀을 삽입하여 상부층의 금속이 나노선 틈새로 침투하는 것을 방지하도록 한 그래핀을 이용한 수직 나노선 구조의 나노 소자 및 그 형성 방법에 관한 것이다.
The present invention relates to a nano device having a vertical nanowire structure using graphene and a method of forming the same. More specifically, in the nano device having a vertical nanowire structure, graphene is inserted between a nanowire and an upper layer so that the metal of the upper layer is a nanowire. The present invention relates to a nano device having a vertical nanowire structure and a method of forming the same using graphene to prevent penetration into a gap.
현재의 반도체 제조 공정에 있어서 극소 패턴을 얼마나 신뢰성 있게 형성하느냐에 반도체 소자의 미세화 및 집적화가 좌우된다. 물론 현재의 기술은 앞으로 발전하여 패턴의 선폭이 약 50 내지 70nm급의 소자를 직접화 할 수 있을 것으로 예상된다. 하지만, 기존의 반도체 제조 공정은 공정 특성상 수 나노미터 이하의 소자의 제조에 있어서는 그 한계가 있고, 반도체 패터닝 및 식각기술에 의존하는 액티브 영역의 분할 또한 그 한계가 있어, 현재는 대략 50nm 이하의 폭을 절개하는 것이 어려운 것으로 알려지고 있다. 또한, 종래의 CMOS 소자로서 채널이 기판 표면에만 형성되어 구동 전하 농도가 낮게 되는 문제점이 있다. 이에 따라 수 나노미터 이하의 소자 소위 나노소자라 불리는 반도체 소자를 제조하기 위한 많은 연구가 진행되고 있다. In the present semiconductor manufacturing process, the miniaturization and integration of semiconductor devices depend on how reliably the micro patterns are formed. Of course, the current technology is expected to evolve in the future, and it is expected that the line width of the pattern can directly direct devices of about 50 to 70 nm. However, the conventional semiconductor manufacturing process has a limitation in the fabrication of devices of several nanometers or less due to the process characteristics, and also has a limitation in the division of active regions depending on semiconductor patterning and etching techniques. It is known to be difficult to incision. In addition, as a conventional CMOS device, a channel is formed only on the substrate surface, thereby lowering the driving charge concentration. Accordingly, many studies have been conducted to fabricate semiconductor devices called nanodevices of several nanometers or less.
나노선은 그 형성 과정에서 크기, 계면 특성 및 전자적 특성을 조절할 수 있고, 이렇게 합성된 나노선을 이용하여 다량의 병렬조립이 가능하다. 따라서 나노선은 나노소자를 구현하기에 적합하다. Nanowires can control the size, interfacial properties and electronic properties in the formation process, and a large amount of parallel assembly is possible using the synthesized nanowires. Therefore, nanowires are suitable for implementing nanodevices.
따라서, 현재 고유가 시대에 따라 에너지 문제를 해결하기 위한 다양한 기술들이 등장하고 있는 가운데 폐열과 지열 등을 이용하여 에너지를 생산하는 열전 소자 기술 역시 대두되고 있다. 그리하여 이러한 상황에서 나노선의 낮은 열전도도를 이용한 실리콘 기반 나노선 열전 소자 개발 많은 관심을 받고 있다. 뿐만 아니라 나노선 구조를 이용한 센서 및 그 외 다양한 전자 소자에서도 적용 가능성이 높아 많은 연구가 이루어지고 있다. Therefore, a variety of technologies for solving the energy problem in accordance with the current high oil prices are emerging thermoelectric device technology to produce energy by using waste heat and geothermal heat. Therefore, much attention has been paid to the development of silicon-based nanowire thermoelectric devices using low thermal conductivity of nanowires in such a situation. In addition, many researches are being conducted because of the high applicability in sensors and various other electronic devices using nanowire structures.
그래핀은 탄소 원자 하나의 두께로 이루어져 있는 평면 탄소 구조이다. 이러한 육각 그물 구조를 가지는 그래핀은 기존의 그라파이트(흑연) 구조와 다른 특성을 보여 세계적으로 큰 관심을 보이고 있는 물질이다. 이 물질은 유효질량이 없는 페르미온의 탄도전송으로 인한 100,000cm2/V*s 에 근접하는 높은 모빌리티를 기대할 수 있는 물질이며, 열전도도 역시 좋은 물질로 알려져 있다. 또한 두께에 비하여 높은 강도와 탄성을 가지고 있어 나노선과 같은 평평하지 않은 물질에서도 사용할 수 있는 높은 가능성을 보유하고 있다. 그리고 2차원 평면 구조를 가지고 있으므로 현재 실리콘 공정 기술을 응용하여 공정할 수 있다는 장점 역시 보유하고 있다.Graphene is a planar carbon structure composed of one carbon atom thick. Graphene having such a hexagonal net structure shows a different characteristic from the conventional graphite (graphite) structure is a material of great interest around the world. This material is expected to have high mobility close to 100,000 cm 2 / V * s due to ballistic transmission of fermion without effective mass, and it is also known to have good thermal conductivity. In addition, it has high strength and elasticity compared to its thickness, and thus has a high possibility of being used in non-flat materials such as nanowires. And because it has a two-dimensional planar structure, it also has the advantage of being able to apply the current silicon processing technology.
관련 선행기술로는 대한민국 공개특허 10-2007-0119939호(2007.12.21.) "산화아연계 나노선을 구비한 3차원 구조를 갖는 나노 소자 및 이를 이용한 장치"가 있다.
Related prior arts include Korean Patent Application Publication No. 10-2007-0119939 (December 21, 2007) "Nano device having a three-dimensional structure with zinc oxide-based nanowires and a device using the same".
본 발명은 수직 나노선 구조의 나노 소자에서 나노선과 상부층 사이에 그래핀을 삽입하여 상부층의 금속이 나노선 틈새로 침투하는 것을 방지하도록 한 그래핀을 이용한 수직 나노선 구조의 나노 소자 및 그 형성 방법을 제공하는데 그 목적이 있다.
The present invention is a vertical nanowire structure nanodevice and a method of forming the same using a graphene to prevent the penetration of the metal of the upper layer in the nanowire gap by inserting the graphene between the nanowire and the upper layer in the nanodevice of the vertical nanowire structure The purpose is to provide.
본 발명의 일 측면에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자는 기판상에 소정 간격으로 수직하게 세워진 다수개의 나노선; 나노선 끝단 상부에 형성된 그래핀층; 및 그래핀층 상부에 형성된 상부층을 포함하는 것을 특징으로 한다. According to an aspect of the present invention, a nano device having a vertical nanowire structure using graphene includes a plurality of nanowires vertically arranged at predetermined intervals on a substrate; Graphene layer formed on top of the nanowire end; And an upper layer formed on the graphene layer.
본 발명에서 기판은 반도체 물질들과 III-V 화합물 또는 그 조합에 의한 물질인 것을 특징으로 한다. In the present invention, the substrate is characterized in that the material is a semiconductor material and a III-V compound or a combination thereof.
본 발명에서 기판은 SOI(silicon-on-insulator) 구조를 갖는 것을 특징으로 한다. In the present invention, the substrate is characterized by having a silicon-on-insulator (SOI) structure.
본 발명에서 상부층은 금속전극인 것을 특징으로 한다.
In the present invention, the upper layer is characterized in that the metal electrode.
본 발명의 다른 측면에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자의 형성 방법은 기판상에 소정 간격으로 수직하게 다수개의 나노선을 형성하는 단계; 나노선 끝단 상부로 기 성장시킨 그래핀층을 옮기는 단계; 및 그래핀층 상부에 패터닝하여 상부층을 형성하는 단계를 포함하는 것을 특징으로 한다. According to another aspect of the present invention, a method of forming a nano device having a vertical nanowire structure using graphene includes: forming a plurality of nanowires vertically at predetermined intervals on a substrate; Moving the pre-grown graphene layer over the nanowire end; And patterning an upper layer to pattern the graphene layer.
본 발명에서 나노선을 형성하는 단계는 금속을 촉매로 하는 식각 기법으로 형성하는 것을 특징으로 한다. In the present invention, the step of forming the nanowires is characterized in that formed by the etching technique using a metal catalyst.
이때 AgNO3와 HF의 농도를 통해 나노선의 직경 및 길이와 균일한 정도를 조절하는 것을 특징으로 한다. At this time, it is characterized by adjusting the diameter and length and uniformity of the nanowire through the concentration of AgNO3 and HF.
본 발명에서 나노선은 탑다운(Top-down) 방식으로 식각하거나 바텀업(Bottom-up) 방식으로 성장시키는 것을 특징으로 한다. In the present invention, the nanowires are etched by a top-down method or grown by a bottom-up method.
본 발명에서 그래핀층을 옮기는 단계는 구리기판에 성장된 그래핀층에 PMMA(Polymethylmethacrylate)를 스핀코딩한 후 구리를 제거하고 IPA(isopropyl alcohol)에 띄워 옮기는 것을 특징으로 한다. In the present invention, the step of transferring the graphene layer is characterized in that the copper after removing the copper and then floating in IPA (isopropyl alcohol) by spin-coding PMMA (Polymethylmethacrylate) on the graphene layer grown on the copper substrate.
본 발명에서 상부층은 금속전극인 것을 특징으로 한다.
In the present invention, the upper layer is characterized in that the metal electrode.
본 발명은 수직 나노선 구조의 나노 소자에서 나노선과 금속전극 사이에 그래핀을 삽입하여 그래핀의 물리적인 특성으로 금속전극의 금속이 나노선 틈새로 침투하는 것을 방지할 뿐만 아니라 나노선과 금속전극 사이에 전기적인 성능을 유지할 수 있어 나노 소자의 전기적 특성을 향상시킬 수 있다.
The present invention inserts graphene between nanowires and metal electrodes in a nano device having a vertical nanowire structure to prevent the metal of the metal electrode from penetrating into the nanowire gap as a physical property of the graphene, as well as between the nanowires and the metal electrode. The electrical performance of the nano device can be improved by maintaining electrical performance.
도 1은 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자의 형성과정을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자의 형성 방법을 설명하기 위한 흐름도이다.
도 3과 도 4는 일반적인 수직 나노선 상부에 그래핀을 형성하지 않고 금속전극이 증착된 소자의 단면을 촬영한 전자현미경 사진이다.
도 5는 일반적인 수직 나노선 상부에 그래핀을 형성하지 않고 금속전극을 증착하여 금속이 나노선에 침투된 상태를 촬영한 전자현미경 사진이다.
도 6과 도 7은 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자의 단면을 촬영한 전자현미경 사진이다.
도 8은 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자에서 일부영역에만 그래핀을 형성한 후 금속전극을 형성한 상태를 촬영한 전자현미경 사진이다.
도 9는 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자에서 금속전극을 제거한 후 나노선을 촬영한 전자현미경 사진이다. 1 is a view illustrating a process of forming a nano device having a vertical nanowire structure using graphene according to an embodiment of the present invention.
2 is a flowchart illustrating a method of forming a nano device having a vertical nanowire structure using graphene according to an embodiment of the present invention.
3 and 4 are electron micrographs of a cross section of a device in which a metal electrode is deposited without forming graphene on a normal vertical nanowire.
5 is an electron microscope photograph of a metal infiltrating the nanowires by depositing a metal electrode without forming graphene on the normal vertical nanowires.
6 and 7 are electron micrographs taken in cross section of the nano device of the vertical nanowire structure using graphene according to an embodiment of the present invention.
8 is an electron micrograph of a state in which a metal electrode is formed after forming graphene only in a partial region in a nano device having a vertical nanowire structure using graphene according to an embodiment of the present invention.
FIG. 9 is an electron micrograph of a nanowire after removing a metal electrode from a nano device having a vertical nanowire structure using graphene according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자 및 그 형성 방법의 일 실시예를 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of a nano device of the vertical nanowire structure using a graphene and a method for forming the same according to the present invention. In this process, the thicknesses of the lines and the sizes of the components shown in the drawings may be exaggerated for clarity and convenience of explanation. In addition, the terms described below are defined in consideration of the functions of the present invention, which may vary depending on the intention or custom of the user, the operator. Therefore, definitions of these terms should be made based on the contents throughout this specification.
도 1은 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자의 형성과정을 나타낸 도면이고, 도 2는 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자의 형성 방법을 설명하기 위한 흐름도이다. 1 is a view showing a process of forming a nano device having a vertical nanowire structure using a graphene according to an embodiment of the present invention, Figure 2 is a vertical nanowire structure using a graphene according to an embodiment of the present invention It is a flowchart for demonstrating the method of forming a nanodevice.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자의 구조는 기판(10), 나노선(20), 그래핀층(30) 및 금속전극(40)을 포함한다. As shown in FIG. 1, a structure of a nano device having a vertical nanowire structure using graphene according to an embodiment of the present invention may include a
기판(10)은 반도체 물질들(Si, Ge)과 III-V 화합물(GaAs, InP 등) 또는 그 조합 (SiGe)에 의한 물질로 구성되며, SOI(silicon-on-insulator) 구조를 갖을 수도 있다. The
나노선(20)은 기판(10) 상에 소정 간격으로 수직하게 다수개 세워진다. A plurality of
이때 나노선(20)의 길이와 직경은 나노선(20)을 제작하는 데 사용하는 AgNO3와 HF의 농도에 의해 조절할 수 있다. At this time, the length and diameter of the
그래핀층(30)은 나노선(20) 끝단 상부에 형성된다. The
그래핀층(30)은 구리 기판(미도시)에 미리 성장시킨 후 PMMA(Polymethylmethacrylate)를 스핀 코팅으로 코팅한 후 구리(미도시)를 제거하여 IPA(isopropyl alcohol)에 띄워서 이동시켜 형성한다. The
IPA(isopropyl alcohol)에 띄워 그래핀층(30)을 이동시킴으로써 그래핀층(30)을 나노선(20) 상부에 형성할 때 표면에 장력으로 인해 찢어지는 문제를 해결할 수 있어 물에 띄워 이동시키는 방법보다 더 효과적이다.By floating the
또한, 그래핀층(30)은 화학기상증착법 및 박리법 중 어느 방법으로 형성하여도 무방하며, 그리핀층(30)의 층수는 구리 기판위에서 생성하는 과정에서 온도와 그 외의 조건을 달리하여 다양한 층(monolayer, bilayer, multi layer으로 형성할 수 있다. In addition, the
이와 같이 나노선(20) 위에 그래핀층(30)을 형성함으로써 그래핀층(30)의 그물구조가 물리적인 지지대 역할을 하여 그래핀층(30) 상부의 상태를 평평한 상태로 유지할 수 있도록 한다. By forming the
금속전극(40)은 그래핀층(30)에 의해 평평한 평면 상부에 형성되는 상부층으로써 금속전극(40)외에도 다른 물질이 증착될 수도 있다. The
금속전극(40)의 경우 열증발증착(Thermal Evaporator), 스퍼터링, ALD(Atomic Layer Deposition) 및 CVD(Chemical Vapor Deposition) 등의 방식으로 증착할 수 있다.
The
이와 같은 그래핀을 이용한 수직 나노선 구조의 나노 소자의 형성 방법을 도 1과 도 2에 도시된 그래핀을 이용한 수직 나노선 구조의 나노 소자의 형성과정 및 형성 방법을 설명하기 위한 흐름도를 참조하여 설명하면 다음과 같다. A method of forming a nano device having a vertical nanowire structure using graphene as described above will be described with reference to a flowchart for describing a process of forming and forming a nano device having a vertical nanowire structure using graphene shown in FIGS. 1 and 2. The explanation is as follows.
먼저, 도 1의 (a)와 같이 기판(10) 상에 소정 간격으로 수직하게 다수개의 나노선(20)을 형성한다(S10). First, as shown in FIG. 1A, a plurality of
이때 기판(10)은 반도체 물질들(Si, Ge)과 III-V 화합물(GaAs, InP 등) 또는 그 조합 (SiGe)에 의한 물질로 구성되며, SOI(silicon-on-insulator) 구조를 갖을 수도 있다. In this case, the
나노선(20)은 금속을 촉매로 하는 식각 기법으로 형성하며, AgNO3와 HF의 농도를 통해 나노선의 직경 및 길이와 균일한 정도를 조절할 수 있다. The
또한, 나노선(20)은 탑다운(Top-down) 방식의 식각 기법 뿐만 아니라 바텀업(Bottom-up) 방식으로 성장시키는 방법으로도 형성할 수 있다. In addition, the
이후 도 1의 (b)와 같이 나노선(20) 끝단 상부로 기 성장시킨 그래핀층(30)을 이동시켜 그래핀층(30)을 형성한다(S20). Thereafter, as shown in FIG. 1B, the
그래핀층(30)은 구리 기판(미도시)에 미리 성장시킨 후 PMMA(Polymethylmethacrylate)를 스핀 코팅으로 코팅한 후 구리(미도시)를 제거하여 IPA(isopropyl alcohol)에 띄워서 이동시켜 형성한다. The
IPA(isopropyl alcohol)에 띄워 그래핀층(30)을 이동시킴으로써 그래핀층(30)을 나노선(20) 상부에 형성할 때 표면에 장력으로 인해 찢어지는 문제를 해결할 수 있어 물에 띄워 이동시키는 방법보다 더 효과적이다.By floating the
또한, 그래핀층(30)은 화학기상증착법 및 박리법 중 어느 방법으로 형성하여도 무방하며, 그리핀층(30)의 층수는 구리 기판위에서 생성하는 과정에서 온도와 그 외의 조건을 달리하여 다양한 층(monolayer, bilayer, multi layer으로 형성할 수 있다. In addition, the
이렇게 나노선(20) 위에 그래핀층(30)을 형성한 후 도 1의 (c)와 같이 그래핀층(30) 상부에 패터닝하여 금속전극(40)을 형성한다. After forming the
나노선(20) 위에 그래핀층(30)을 형성함으로써 그래핀층(30)의 그물구조가 물리적인 지지대 역할을 하여 그래핀층(30) 상부가 평평하여 박막형태의 금속전극(40)과 같이 상부층을 형성할 수 있다. By forming the
이때 금속전극(40)은 열증발증착(Thermal Evaporator), 스퍼터링, ALD(Atomic Layer Deposition) 및 CVD(Chemical Vapor Deposition) 등의 방식으로 증착할 수 있다. In this case, the
이와 같이 나노선(20) 상부에 그래핀층(30)을 형성함으로써 상부층으로 금속전극(40)이 형성될 경우 금속이 나노선(20) 사이로 침투하는 것을 막는 그물 역할을 하면서도 그래핀층(30)의 기본적인 특성인 높은 전기전도도와 열전도도에 의해 금속전극(40)의 접촉성능 저하를 유발시키지 않고 안정적인 금속전극(40)을 형성할 수 있다.
As such, when the
도 3과 도 4는 일반적인 수직 나노선 상부에 그래핀을 형성하지 않고 금속전극이 증착된 소자의 단면을 촬영한 전자현미경 사진이고, 도 5는 일반적인 수직 나노선 상부에 그래핀을 형성하지 않고 금속전극을 증착하여 금속이 나노선에 침투된 상태를 촬영한 전자현미경 사진이며, 도 6과 도 7은 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자의 단면을 촬영한 전자현미경 사진이고, 도 8은 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자에서 일부영역에만 그래핀을 형성한 후 금속전극을 형성한 상태를 촬영한 전자현미경 사진이며, 도 9는 본 발명의 일 실시예에 따른 그래핀을 이용한 수직 나노선 구조의 나노 소자에서 금속전극을 제거한 후 나노선을 촬영한 전자현미경 사진이다. 3 and 4 are electron micrographs of a cross section of a device in which a metal electrode is deposited without forming graphene on a normal vertical nanowire, and FIG. 5 shows a metal without forming graphene on a normal vertical nanowire. An electron microscope photograph of a metal infiltrating the nanowires by depositing an electrode, and FIGS. 6 and 7 are cross-sectional views of a nano device having a vertical nanowire structure using graphene according to an embodiment of the present invention. 8 is an electron microscope photograph, and FIG. 8 is an electron microscope photograph of a state in which a metal electrode is formed after forming graphene only in a partial region in a nano device having a vertical nanowire structure using graphene according to an embodiment of the present invention. 9 is an electron micrograph of a nanowire after removing a metal electrode from a nano device having a vertical nanowire structure using graphene according to an embodiment of the present invention.
도 3내지 도 9는 나노선 상부에 그래핀층(30)을 형성한 경우와 그래핀층(30)을 형성하지 않은 경우에 따라 금속전극(40)으로 알루미늄 금속을 500Å의 두께로 증착한 후 전자현미경으로 촬영된 사진들이다. 3 to 9 show an electron microscope after depositing aluminum metal with a thickness of 500 kV with the
먼저, 도 3에 도시된 바와 같이 그래핀층(30)을 형성하지 않은 경우 나노 소자의 단면을 살펴보면 알루미늄 입자들이 나노선(20)의 틈새 사이로 침투하여 나노선(20)의 측면에 달라붙어 있는 것을 확인할 수 있다. First, when the
또한 나노선(20)에 알루미늄 입자가 달라붙어 있는 정도가 나노선(20)의 깊은 부분 일수록 그 정도가 줄어드는 것을 확인할 수 있으며, 나노선(20)의 상부 표면에서 금속전극(40)이 올바르게 형성되지 않은 것을 확인할 수 있다. In addition, it can be seen that the degree of adhesion of aluminum particles to the
이러한 문제는 나노선(20)들 사이에 달라붙어 나노선(20)들 끼리 연결되어 나노선(20)이 가지는 양자역학적인 효과를 저하시키며. 나노선(20) 상부에 금속전극(40)이 올바르게 생성되지 않아 나노 소자의 전기적인 특성을 측정하거나 전압을 인가하여 사용하는 데에 있어서 근본적인 문제를 야기할 수 있다. This problem is attached between the
도 4에서도 그래핀층(30)을 형성하지 않은 경우 나노선(20)들 틈새 사이에 알루미늄 입자들이 침투하여 나노선(20)의 표면에 달라붙어 있으며, 나노선(20)의 상부에 금속전극(40)이 형성되지 못한 것을 확인할 수 있다. In FIG. 4, when the
도 5는 그래핀층(30)을 형성하지 않고 알루미늄 금속전극(40)을 형성하여 알루미늄이 나노선(20) 틈새 사이로 침투한 부분을 더욱 고배율로 확대하여 찍은 사진으로 나노선(20) 기둥의 표면뿐만 아니라 상부도 역시 올록볼록하게 알루미늄 입자들이 달라붙어 있는 것을 확인할 수 있다.5 is a photograph taken by enlarging a portion where aluminum penetrates through a gap between
도 6은 나노선(20) 상부에 그래핀층(30)을 형성한 후 금속전극(40)을 증착한 경우로써 알루미늄 금속전극(40)이 나노선(20) 위에 증착되는 것을 확인할 수 있다. 또한 알루미늄이 나노선(20) 틈새 사이로 침투하지 않고 나노선(20) 상부에 쌓여 금속전극(40)이 형성되는 것을 확인 할 수 있다. 또한 나노선(20) 표면에 알루미늄 입자들이 달라붙지 않고 상부에만 쌓여 나노선(20)이 매끄러운 표면을 그대로 유지되고 있음을 확인할 수 있다.FIG. 6 shows that the
도 7에서도 그래핀층(30)을 형성한 후 금속전극(40)을 증착한 경우로써 금속전극(40)이 정상적으로 형성된 것을 확인할 수 있다. In FIG. 7, the
도 8은 나노선(20) 상부에 그래핀층(30)을 부분적으로 형성한 후 알루미늄 금속전극(40)을 증착한 경우로써 그래핀층(30)이 형성된 부분과 형성되지 않은 부분에서 금속전극(40)의 증착상태를 확연히 구별할 수 있다. FIG. 8 illustrates a case in which the
그래핀층(30)이 형성된 부분은 알루미늄이 나노선(20)을 덮고 있지만 그래핀층(30)이 형성되지 않은 부분은 알루미늄이 나노선(20) 틈새 사이로 침투하여 금속전극(40)이 전혀 형성되지 않음을 확인할 수 있다. Where the
도 9는 그래핀층(30)을 형성한 후 상부에 알루미늄 금속전극(40)을 형성한 후 다시 금속전극(40)을 제거한 후 촬영된 사진으로 나노선(20) 사이로 알루미늄이 전혀 침투하지 않아 나노선(20)의 표면이 매끄러운 결과를 보임을 확인할 수 있다.
9 shows that after forming the
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. I will understand. Accordingly, the technical scope of the present invention should be defined by the following claims.
10 : 기판 20 : 나노선
30 : 그래핀층 40 : 금속전극10
30: graphene layer 40: metal electrode
Claims (10)
상기 나노선 끝단 상부에 형성된 그래핀층; 및
상기 그래핀층 상부에 형성된 상부층을 포함하는 것을 특징으로 하는 그래핀을 이용한 수직 나노선 구조의 나노 소자.
A plurality of nanowires perpendicular to the substrate at predetermined intervals;
A graphene layer formed on the nanowire end; And
The vertical nanowire structure nano device using a graphene, characterized in that it comprises an upper layer formed on the graphene layer.
The nano device of claim 1, wherein the substrate is formed of a semiconductor material, a III-V compound, or a combination thereof.
The nano device of claim 1, wherein the substrate has a silicon-on-insulator (SOI) structure.
The nano device of claim 1, wherein the upper layer is a metal electrode.
상기 나노선 끝단 상부로 기 성장시킨 그래핀층을 옮기는 단계; 및
상기 그래핀층 상부에 패터닝하여 상부층을 형성하는 단계를 포함하는 것을 특징으로 하는 그래핀을 이용한 수직 나노선 구조의 나노 소자의 형성 방법.
Forming a plurality of nanowires vertically at predetermined intervals on the substrate;
Moving the pre-grown graphene layer over the nanowire end; And
Forming an upper layer by patterning on the graphene layer to form a nano device of the vertical nanowire structure using a graphene, characterized in that it comprises a step.
The method of claim 5, wherein the forming of the nanowires is performed by etching using metal as a catalyst.
The method of claim 6, wherein when forming the nanowires through the concentration of AgNO3 and HF to control the diameter and length and uniformity of the nanowires to form a nano device having a vertical nanowire structure using a graphene, characterized in that Way.
The method of claim 5, wherein the nanowires are etched by a top-down method or grown in a bottom-up method. 6. .
The method of claim 5, wherein the transferring of the graphene layer comprises spin-coating PMMA (polymethylmethacrylate) on the graphene layer grown on a copper substrate, removing copper, and floating the graphene on IPA (isopropyl alcohol). Method of forming nano device of vertical nanowire structure using.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120005434A KR20130084562A (en) | 2012-01-17 | 2012-01-17 | Nano device of vertical nanowire structure using graphene and method for manufacturing thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120005434A KR20130084562A (en) | 2012-01-17 | 2012-01-17 | Nano device of vertical nanowire structure using graphene and method for manufacturing thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20130084562A true KR20130084562A (en) | 2013-07-25 |
Family
ID=48995143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120005434A KR20130084562A (en) | 2012-01-17 | 2012-01-17 | Nano device of vertical nanowire structure using graphene and method for manufacturing thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20130084562A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150142744A (en) * | 2014-06-11 | 2015-12-23 | 경희대학교 산학협력단 | Photo diode using hybrid structure of graphene/porous silicon and method of macufacturing the same |
KR20180107491A (en) * | 2017-03-22 | 2018-10-02 | 한양대학교 에리카산학협력단 | Gas sensor, and method for manufacturing same |
CN113009808A (en) * | 2019-12-20 | 2021-06-22 | 尼瓦罗克斯-法尔股份公司 | Flexible timepiece component, in particular for an oscillator mechanism, and timepiece movement including such a component |
-
2012
- 2012-01-17 KR KR1020120005434A patent/KR20130084562A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150142744A (en) * | 2014-06-11 | 2015-12-23 | 경희대학교 산학협력단 | Photo diode using hybrid structure of graphene/porous silicon and method of macufacturing the same |
KR20180107491A (en) * | 2017-03-22 | 2018-10-02 | 한양대학교 에리카산학협력단 | Gas sensor, and method for manufacturing same |
CN113009808A (en) * | 2019-12-20 | 2021-06-22 | 尼瓦罗克斯-法尔股份公司 | Flexible timepiece component, in particular for an oscillator mechanism, and timepiece movement including such a component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9051175B2 (en) | Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same | |
US9773669B2 (en) | Method of fabricating a nanoribbon and applications thereof | |
KR101611422B1 (en) | Composite structure of graphene and nanostructure and method of manufacturing the same | |
Nassiopoulou et al. | Si nanowires by a single-step metal-assisted chemical etching process on lithographically defined areas: formation kinetics | |
US20100051960A1 (en) | Device and process of forming device with pre-patterned trench and graphene-based device structure formed therein | |
KR20110043267A (en) | Electronic device using 2d sheet material and fabrication method the same | |
Chen et al. | Gate tunable graphene-silicon Ohmic/Schottky contacts | |
EP3141523B1 (en) | Method of forming a nanostructure comprising nanowires and semiconductor device including the nanostructure | |
US20120326115A1 (en) | Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device | |
TW200836353A (en) | Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics | |
US10153159B1 (en) | Source and drain formation using self-aligned processes | |
US20140339700A1 (en) | Graphene-based metal diffusion barrier | |
KR20120100630A (en) | Semiconductor device, method of manufacturing the same and electronic device including semiconductor device | |
Wang et al. | Fabrication techniques of graphene nanostructures | |
US20150376778A1 (en) | Graphene growth on sidewalls of patterned substrate | |
KR101353373B1 (en) | A fabrication method of the vertically aligned silicon nano-structure used by metal-assisted chemical etching method, a vertically alligned silicon nano-structure fabricated by this method, and a device comprising the vertically alligned silicon nano-structure. | |
KR20130084562A (en) | Nano device of vertical nanowire structure using graphene and method for manufacturing thereof | |
WO2018144069A1 (en) | Ion-doped two-dimensional nanomaterials | |
KR101671627B1 (en) | Method for graphene-assisted chemical etching of silicon | |
JP2004098246A (en) | Method for manufacturing metal nanoparticle one-dimensional chain using nano-scale peak-valley structure substrate | |
CN103594378B (en) | The preparation method of the unsettled graphene-channel transistor of groove structure | |
KR101703443B1 (en) | Fabrication method of polymer embedded silicon nanowire solar cells | |
US20120132892A1 (en) | Nano Device | |
Seidl et al. | Postgrowth Shaping and Transport Anisotropy in Two-Dimensional InAs Nanofins | |
Park et al. | Gate-and light-tunable Pn heterojunction microwire arrays fabricated via evaporative assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |