KR20130083766A - Memory system capable of calibrating output voltage level of a semiconductor memory device, and method of calibrating output voltage level of a semiconductor memory device - Google Patents

Memory system capable of calibrating output voltage level of a semiconductor memory device, and method of calibrating output voltage level of a semiconductor memory device Download PDF

Info

Publication number
KR20130083766A
KR20130083766A KR1020120033938A KR20120033938A KR20130083766A KR 20130083766 A KR20130083766 A KR 20130083766A KR 1020120033938 A KR1020120033938 A KR 1020120033938A KR 20120033938 A KR20120033938 A KR 20120033938A KR 20130083766 A KR20130083766 A KR 20130083766A
Authority
KR
South Korea
Prior art keywords
output voltage
output
pull
voltage level
circuit
Prior art date
Application number
KR1020120033938A
Other languages
Korean (ko)
Other versions
KR101906407B1 (en
Inventor
엄윤주
전영진
배용철
조영철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US13/611,867 priority Critical patent/US9105317B2/en
Publication of KR20130083766A publication Critical patent/KR20130083766A/en
Application granted granted Critical
Publication of KR101906407B1 publication Critical patent/KR101906407B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

PURPOSE: A memory system capable of calibrating an output voltage level of a semiconductor memory device, and a method of calibrating the output voltage level of the semiconductor memory device are provided to calibrate the output voltage level in consideration of a mismatch in on-die termination (ODT) resistance a memory controller, thereby reducing power consumption by the semiconductor memory device. CONSTITUTION: A semiconductor memory device comprises an output circuit (300), an on-die-termination calibration circuit (100), and an output voltage level calibration circuit (200). The output circuit outputs data stored in a memory cell array to output pads. The on-die-termination calibration circuit calibrates termination resistances connected to the output pads. The output voltage level calibration circuit calibrates output voltage levels of the output pads. The output voltage level calibration circuit controls a magnitude of current supplied by a pull-up termination circuit connected to the output pads so as to calibrate output voltage levels of the output pads.

Description

반도체 메모리 장치의 출력 전압 레벨을 보정하는 메모리 시스템, 및 반도체 메모리 장치의 출력 전압 레벨 보정 방법{MEMORY SYSTEM CAPABLE OF CALIBRATING OUTPUT VOLTAGE LEVEL OF A SEMICONDUCTOR MEMORY DEVICE, AND METHOD OF CALIBRATING OUTPUT VOLTAGE LEVEL OF A SEMICONDUCTOR MEMORY DEVICE}MEMORY SYSTEM CAPABLE OF CALIBRATING OUTPUT VOLTAGE LEVEL OF A SEMICONDUCTOR MEMORY DEVICE, AND METHOD OF CALIBRATING OUTPUT VOLTAGE LEVEL OF A SEMICONDUCTOR MEMORY DEVICE }

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 출력 전압 레벨을 보정하는 회로 및 방법에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a circuit and a method for correcting an output voltage level of a semiconductor memory device.

반도체 메모리 장치는 데이터를 저장하는 데 사용되며, 크게 휘발성 반도체 메모리 장치와 비휘발성 반도체 메모리 장치로 나누어진다. 휘발성 반도체 메모리 장치는 커패시터의 충전 또는 방전에 의해 데이터가 저장된다. RAM(Random Access Memory) 등의 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단되면 데이터는 손실된다. 휘발성 메모리 장치로서 주로 컴퓨터의 메인 메모리 장치로 사용된다.The semiconductor memory device is used to store data, and is largely divided into a volatile semiconductor memory device and a nonvolatile semiconductor memory device. In a volatile semiconductor memory device, data is stored by charging or discharging a capacitor. In a volatile semiconductor memory device such as a random access memory (RAM), data is stored and read while power is applied, and data is lost when the power is cut off. As a volatile memory device, it is mainly used as a main memory device of a computer.

본 발명의 목적은 채널 환경 및 메모리 컨트롤러의 온 다이 터미네이션 저항의 미스매치를 고려하여 출력전압의 레벨을 보정하는 반도체 메모리 장치를 제공하는 것이다.An object of the present invention is to provide a semiconductor memory device for correcting the level of the output voltage in consideration of the channel environment and the mismatch of the on-die termination resistance of the memory controller.

본 발명의 다른 목적은 상기 반도체 메모리 장치를 포함하는 메모리 시스템을 제공하는 것이다.Another object of the present invention is to provide a memory system including the semiconductor memory device.

본 발명의 또 다른 목적은 채널 환경 및 메모리 컨트롤러의 온 다이 터미네이션 저항의 미스매치를 고려하여 출력전압의 레벨을 보정하는 반도체 메모리 장치의 출력 전압 보정 방법을 제공하는 것이다.Another object of the present invention is to provide an output voltage correction method of a semiconductor memory device which corrects a level of an output voltage in consideration of a channel environment and a mismatch of an on die termination resistance of a memory controller.

상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 메모리 시스템은 메모리 컨트롤러 및 반도체 메모리 장치를 포함한다.In order to achieve the above object, a memory system according to an embodiment of the present invention includes a memory controller and a semiconductor memory device.

반도체 메모리 장치는 상기 메모리 컨트롤러의 구동 정보에 기초하여 기준전압을 발생하고, 상기 메모리 컨트롤러와 전기적으로 연결된 상태에서 상기 기준전압에 기초하여 출력 전압 레벨을 보정한다.The semiconductor memory device generates a reference voltage based on driving information of the memory controller, and corrects an output voltage level based on the reference voltage while being electrically connected to the memory controller.

본 발명의 하나의 실시예에 의하면, 상기 메모리 시스템은 상기 반도체 메모리 장치의 온 다이 터미네이션 저항을 보정하고, 상기 메모리 컨트롤러의 온 다이 터미네이션 저항을 보정한 후, 상기 반도체 메모리 장치의 출력 전압의 레벨을 보정할 수 있다.According to one embodiment of the present invention, the memory system corrects the on die termination resistance of the semiconductor memory device, corrects the on die termination resistance of the memory controller, and then adjusts the level of the output voltage of the semiconductor memory device. You can correct it.

본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치는 상기 메모리 컨트롤러의 풀업 터미네이션 회로가 공급하는 전류에 기초하여 상기 기준전압을 발생할 수 있다.According to one embodiment of the present invention, the semiconductor memory device may generate the reference voltage based on a current supplied by a pull-up termination circuit of the memory controller.

본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치는 출력 회로, 온 다이 터미네이션(ODT) 보정 회로 및 출력 전압 레벨 보정 회로를 포함할 수 있다.In an embodiment, the semiconductor memory device may include an output circuit, an on die termination (ODT) correction circuit, and an output voltage level correction circuit.

출력 회로는 메모리 셀 어레이에 저장된 데이터를 출력 패드들에 출력한다. 온 다이 터미네이션 보정 회로는 상기 출력 패드들에 연결된 터미네이션 저항들을 보정한다. 출력 전압 레벨 보정 회로는 상기 출력 패드들의 출력 전압 레벨을 보정한다.The output circuit outputs data stored in the memory cell array to output pads. An on die termination correction circuit corrects the termination resistors connected to the output pads. An output voltage level correction circuit corrects the output voltage levels of the output pads.

본 발명의 하나의 실시예에 의하면, 상기 출력 전압 레벨 보정 회로는 상기 출력 패드들에 연결된 풀업 터미네이션 회로가 공급하는 전류의 크기를 조절함으로써 상기 출력 패드들의 출력 전압 레벨을 보정할 수 있다.According to one embodiment of the present invention, the output voltage level correction circuit may correct the output voltage levels of the output pads by adjusting the amount of current supplied by the pull-up termination circuit connected to the output pads.

본 발명의 하나의 실시예에 의하면, 상기 출력 전압 레벨 보정 회로는 제 1 풀업 터미네이션 회로, 제 1 풀다운 터미네이션 회로, 제 2 풀업 터미네이션 회로, 제 2 풀다운 터미네이션 회로, 비교 회로 및 풀업 카운터를 포함할 수 있다.According to one embodiment of the invention, the output voltage level correction circuit may include a first pull-up termination circuit, a first pull-down termination circuit, a second pull-up termination circuit, a second pull-down termination circuit, a comparison circuit and a pull-up counter. have.

제 1 풀업 터미네이션 회로는 제 1 출력 패드에 연결되고, 출력 전압 레벨 보정 모드에서 턴온된다. 제 1 풀다운 터미네이션 회로는 상기 제 1 출력 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴오프된다. 제 2 풀업 터미네이션 회로는 제 2 출력 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴오프된다. 제 2 풀다운 터미네이션 회로는 상기 제 2 출력 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴온된다. 비교 회로는 상기 제 1 출력 패드의 전압과 상기 제 2 출력 패드의 전압을 비교한다. 풀업 카운터는 상기 비교 회로의 출력전압에 기초하여 보정 코드를 발생한다. The first pullup termination circuit is coupled to the first output pad and turned on in the output voltage level correction mode. A first pulldown termination circuit is coupled to the first output pad and is turned off in the output voltage level correction mode. The second pullup termination circuit is coupled to the second output pad and is turned off in the output voltage level correction mode. A second pulldown termination circuit is coupled to the second output pad and turned on in the output voltage level correction mode. The comparison circuit compares the voltage of the first output pad with the voltage of the second output pad. The pull-up counter generates a correction code based on the output voltage of the comparison circuit.

본 발명의 하나의 실시예에 의하면, 상기 제 1 풀업 터미네이션 회로가 공급하는 전류의 크기는 상기 보정 코드에 응답하여 조절될 수 있다.According to one embodiment of the invention, the magnitude of the current supplied by the first pull-up termination circuit can be adjusted in response to the correction code.

상기 메모리 컨트롤러는 제 1 패드, 제 2 패드, 제 3 풀업 터미네이션 회로, 제 3 풀다운 터미네이션 회로, 제 4 풀업 터미네이션 회로 및 제 4 풀다운 터미네이션 회로를 포함할 수 있다.The memory controller may include a first pad, a second pad, a third pull-up termination circuit, a third pull-down termination circuit, a fourth pull-up termination circuit, and a fourth pull-down termination circuit.

제 3 풀업 터미네이션 회로는 상기 제 1 패드에 연결되고, 출력 전압 레벨 보정 모드에서 턴오프된다. 제 3 풀다운 터미네이션 회로는 상기 제 1 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴온된다. 제 4 풀업 터미네이션 회로는 상기 제 2 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴온된다. 제 4 풀다운 터미네이션 회로는 상기 제 2 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴오프된다. A third pullup termination circuit is coupled to the first pad and turned off in the output voltage level correction mode. A third pulldown termination circuit is connected to the first pad and turned on in the output voltage level correction mode. A fourth pullup termination circuit is coupled to the second pad and turned on in the output voltage level correction mode. A fourth pull-down termination circuit is coupled to the second pad and turned off in the output voltage level correction mode.

본 발명의 하나의 실시예에 의하면, 상기 출력 전압 레벨 보정 모드에서, 상기 제 1 풀업 터미네이션 회로는 제 1 채널을 통해 상기 제 3 풀다운 터미네이션 회로에 전기적으로 연결될 수 있고, 상기 제 2 풀다운 터미네이션 회로는 제 2 채널을 통해 상기 제 4 풀업 터미네이션 회로에 전기적으로 연결될 수 있다.According to an embodiment of the present invention, in the output voltage level correction mode, the first pull-up termination circuit may be electrically connected to the third pull-down termination circuit through a first channel, and the second pull-down termination circuit may be It may be electrically connected to the fourth pull-up termination circuit through a second channel.

본 발명의 하나의 실시예에 의하면, 상기 제 2 출력 패드의 전압은 제 4 풀업 터미네이션 회로가 공급하는 전류와 상기 제 2 풀다운 터미네이션 회로의 터미네이션 저항 값에 의해 결정될 수 있다.According to one embodiment of the present invention, the voltage of the second output pad may be determined by the current supplied by the fourth pull-up termination circuit and the termination resistance value of the second pull-down termination circuit.

본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치는 관통전극(TSV: Through-Silicon-Via)을 통해 데이터와 제어신호들을 송수신하는 복수의 칩들이 적층된 적층 메모리 장치일 수 있다.According to one embodiment of the present invention, the semiconductor memory device may be a stacked memory device in which a plurality of chips for transmitting and receiving data and control signals through a through-silicon-via (TSV) are stacked.

본 발명의 하나의 실시형태에 따른 반도체 메모리 장치의 출력 전압 보정 방법은 반도체 메모리 장치의 온 다이 터미네이션 저항을 보정하는 단계, 메모리 컨트롤러의 온 다이 터미네이션 저항을 보정하는 단계, 채널을 통해 반도체 메모리 장치와 메모리 컨트롤러를 전기적으로 연결하는 단계, 및 상기 반도체 메모리 장치의 출력 전압의 레벨을 보정하는 단계를 포함한다.According to one or more exemplary embodiments, a method of correcting an output voltage of a semiconductor memory device may include: correcting an on die termination resistance of the semiconductor memory device; correcting an on die termination resistance of the memory controller; Electrically connecting a memory controller, and correcting a level of an output voltage of the semiconductor memory device.

본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치의 출력 전압의 레벨을 보정하는 단계는 상기 반도체 메모리 장치의 제 1 출력 패드에 연결된 풀업 터미네이션 회로를 턴온시키고, 상기 반도체 메모리 장치의 제 1 출력 패드에 연결된 풀다운 터미네이션 회로를 턴오프시키는 단계, 상기 반도체 메모리 장치의 제 2 출력 패드에 연결된 풀업 터미네이션 회로를 턴오프시키고, 상기 반도체 메모리 장치의 제 2 출력 패드에 연결된 풀다운 터미네이션 회로를 턴온시키는 단계, 상기 메모리 컨트롤러의 제 1 패드에 연결된 풀업 터미네이션 회로를 턴오프시키고, 상기 메모리 컨트롤러의 제 1 패드에 연결된 풀다운 터미네이션 회로를 턴온시키는 단계, 상기 메모리 컨트롤러의 제 2 패드에 연결된 풀업 터미네이션 회로를 턴온시키고, 상기 메모리 컨트롤러의 제 2 패드에 연결된 풀다운 터미네이션 회로를 턴오프시키는 단계, 상기 반도체 메모리 장치의 제 1 출력 패드의 전압과 상기 반도체 메모리 장치의 제 2 출력 패드의 전압을 서로 비교하여 제 1 신호를 발생하는 단계, 및 상기 제 1 신호에 기초하여 상기 제 1 출력 패드에 연결된 풀업 터미네이션 회로가 공급하는 전류의 크기를 조절하는 단계를 포함할 수 있다.According to one embodiment of the present invention, the step of correcting the level of the output voltage of the semiconductor memory device turns on a pull-up termination circuit connected to the first output pad of the semiconductor memory device, and the first output of the semiconductor memory device. Turning off the pull-down termination circuit connected to the pad, turning off the pull-up termination circuit connected to the second output pad of the semiconductor memory device, turning on the pull-down termination circuit connected to the second output pad of the semiconductor memory device, Turning off a pull-up termination circuit connected to a first pad of the memory controller, turning on a pull-down termination circuit connected to a first pad of the memory controller, turning on a pull-up termination circuit connected to a second pad of the memory controller, The memory Turning off a pull-down termination circuit connected to the second pad of the controller; generating a first signal by comparing a voltage of the first output pad of the semiconductor memory device with a voltage of the second output pad of the semiconductor memory device; And adjusting the amount of current supplied by the pull-up termination circuit connected to the first output pad based on the first signal.

본 발명의 하나의 실시예에 의하면, 상기 반도체 메모리 장치의 출력 전압의 레벨을 보정하는 단계는 상기 반도체 메모리 장치의 제 1 출력 패드와 상기 메모리 컨트롤러의 제 1 패드를 제 1 채널을 통해 전기적으로 연결하는 단계, 및 상기 반도체 메모리 장치의 제 2 출력 패드와 상기 메모리 컨트롤러의 제 2 패드를 제 2 채널을 통해 전기적으로 연결하는 단계를 더 포함할 수 있다.According to one embodiment of the present invention, the step of correcting the level of the output voltage of the semiconductor memory device electrically connects the first output pad of the semiconductor memory device and the first pad of the memory controller through a first channel. The method may further include electrically connecting the second output pad of the semiconductor memory device and the second pad of the memory controller through a second channel.

본 발명의 하나의 실시형태에 따른 반도체 장치는 메모리 셀 어레이, 출력 회로, 온 다이 터미네이션(ODT) 보정 회로 및 출력 전압 레벨 보정 회로를 포함한다.A semiconductor device according to one embodiment of the present invention includes a memory cell array, an output circuit, an on die termination (ODT) correction circuit, and an output voltage level correction circuit.

출력 회로는 상기 메모리 셀 어레이에 저장된 데이터를 출력 패드들에 출력한다. 온 다이 터미네이션(ODT) 보정 회로는 상기 출력 패드들에 연결된 터미네이션 저항들을 보정한다. 출력 전압 레벨 보정 회로는 메모리 컨트롤러의 구동 정보에 기초하여 기준전압을 발생하고, 상기 메모리 컨트롤러와 전기적으로 연결된 상태에서 상기 기준전압에 기초하여 출력 전압 레벨을 보정한다. An output circuit outputs data stored in the memory cell array to output pads. An on die termination (ODT) correction circuit corrects the termination resistors connected to the output pads. The output voltage level correction circuit generates a reference voltage based on the driving information of the memory controller, and corrects the output voltage level based on the reference voltage in an electrically connected state with the memory controller.

본 발명의 실시예에 따른 반도체 메모리 장치 및 이를 포함하는 메모리 시스템은 채널 환경 및 메모리 컨트롤러의 온 다이 터미네이션 저항의 미스매치를 고려하여 출력전압의 레벨을 보정한다. 따라서, 반도체 메모리 장치는 신호 충실도가 향상되고 전력 소모가 적다.The semiconductor memory device and the memory system including the same correct the level of the output voltage in consideration of the mismatch of the on-die termination resistance of the channel environment and the memory controller. Therefore, the semiconductor memory device has improved signal fidelity and low power consumption.

도 1은 본 발명의 하나의 실시예에 따른 반도체 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 블록도이다.
도 2는 도 1의 반도체 메모리 장치에 포함된 온 다이 터미네이션 보정 회로의 하나의 예를 나타내는 회로도이다.
도 3은 도 1의 반도체 메모리 장치에 포함된 출력 전압 레벨 보정 회로의 하나의 예를 나타내는 블록도이다.
도 4는 출력 전압 레벨 보정 모드에서, 도 3의 출력 전압 레벨 보정 회로의동작을 설명하기 위해 간략화하여 다시 그린 도면이다.
도 5는 본 발명의 하나의 실시예에 따른 반도체 메모리 장치의 출력 전압 레벨 보정 방법을 나타내는 흐름도이다.
도 6은 도 5에 도시된 반도체 메모리 장치의 출력 전압 레벨 보정 방법을 상세히 나타낸 흐름도이다.
도 7은 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 도면이다.
도 8은 도 7의 메모리 시스템을 구성하는 하나의 메모리 모듈을 나타내는 도면이다.
도 9는 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 적층 메모리 장치의 하나의 예를 나타내는 간략화된 투시도이다.
도 10은 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 전자 시스템의 하나의 예를 나타내는 블록도이다.1 is a block diagram illustrating an example of a memory system including a semiconductor memory device according to an embodiment of the present invention.
FIG. 2 is a circuit diagram illustrating an example of an on die termination correction circuit included in the semiconductor memory device of FIG. 1.
3 is a block diagram illustrating an example of an output voltage level correction circuit included in the semiconductor memory device of FIG. 1.
4 is a simplified and redrawn diagram to explain the operation of the output voltage level correction circuit of FIG. 3 in the output voltage level correction mode.
5 is a flowchart illustrating a method of correcting an output voltage level of a semiconductor memory device according to an exemplary embodiment of the present invention.
6 is a flowchart illustrating a method of correcting an output voltage level of the semiconductor memory device illustrated in FIG. 5.
FIG. 7 is a diagram illustrating an example of a memory system including a semiconductor memory device according to example embodiments. FIG.
FIG. 8 is a diagram illustrating one memory module configuring the memory system of FIG. 7.
9 is a simplified perspective view illustrating one example of a stacked memory device including a semiconductor memory device according to example embodiments.
10 is a block diagram illustrating an example of an electronic system including a semiconductor memory device according to example embodiments.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, And should not be construed as limited to the embodiments described in the foregoing description.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. The terms first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present application, the terms "comprising ", or" having ", and the like, are intended to specify the presence of stated features, integers, But do not preclude the presence or addition of steps, operations, elements, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.On the other hand, if an embodiment is otherwise feasible, the functions or operations specified in a particular block may occur differently from the order specified in the flowchart. For example, two consecutive blocks may actually be performed at substantially the same time, and depending on the associated function or operation, the blocks may be performed backwards.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 하나의 실시예에 따른 반도체 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 블록도이다.1 is a block diagram illustrating an example of a memory system including a semiconductor memory device according to an embodiment of the present invention.

도 1을 참조하면, 메모리 시스템은 반도체 메모리 장치(10) 및 메모리 컨트롤러(20)을 포함한다.Referring to FIG. 1, a memory system includes a semiconductor memory device 10 and a memory controller 20.

메모리 컨트롤러(20)는 어드레스 신호(ADDR) 및 제어신호(CNTR)를 발생시키고 버스들을 통해서 반도체 메모리 장치(10)에 제공한다. 데이터(DATA)는 버스를 통해서 메모리 컨트롤러(20)에서 반도체 메모리 장치(10)로 전송되거나, 버스를 통해서 반도체 메모리 장치(10)에서 메모리 컨트롤러(20)로 전송된다. The memory controller 20 generates an address signal ADDR and a control signal CNTR and provides them to the semiconductor memory device 10 through buses. The data DATA is transferred from the memory controller 20 to the semiconductor memory device 10 through a bus or from the semiconductor memory device 10 to the memory controller 20 through a bus.

반도체 메모리 장치(10)는 메모리 셀 어레이(12), 로우 디코더(13), 칼럼 디코더(14), 온 다이 터미네이션(ODT) 보정 회로(100), 출력 전압 레벨 보정 회로(200) 및 출력 회로(300)를 포함할 수 있다. 출력 회로(300)는 출력 드라이버(310)을 포함할 수 있다. 반도체 메모리 장치(10)는 외부 장치와 신호들 및 데이터를 수신하기 위한 패드를(PADS)을 포함할 수 있다.The semiconductor memory device 10 includes a memory cell array 12, a row decoder 13, a column decoder 14, an on die termination (ODT) correction circuit 100, an output voltage level correction circuit 200, and an output circuit ( 300). The output circuit 300 may include an output driver 310. The semiconductor memory device 10 may include a pad (PADS) for receiving signals and data with an external device.

반도체 메모리 장치(10)는 메모리 컨트롤러(20)의 구동 정보에 기초하여 기준전압을 발생하고, 메모리 컨트롤러(20)와 전기적으로 연결된 상태에서 상기 기준전압에 기초하여 출력 전압 레벨을 보정할 수 있다.The semiconductor memory device 10 may generate a reference voltage based on the driving information of the memory controller 20, and correct the output voltage level based on the reference voltage while being electrically connected to the memory controller 20.

출력 전압 레벨 보정 회로(200)는 패드들(16, 17)에 연결되어 있으며, 패드들(16, 17)을 통해 메모리 컨트롤러(20)와 통신을 한다. 패드(16)은 출력 핀(DQ5)에 연결될 수 있고, 패드(17)은 출력 핀(DQ5)에 연결될 수 있다. 반도체 메모리 장치(10)는 온 다이 터미네이션(ODT) 보정 회로(100)와 반도체 메모리 장치(10)의 외부에 있는 외부 저항(18)을 연결하기 위한 패드(15)를 포함할 수 있다.The output voltage level correction circuit 200 is connected to the pads 16 and 17 and communicates with the memory controller 20 through the pads 16 and 17. The pad 16 may be connected to the output pin DQ5, and the pad 17 may be connected to the output pin DQ5. The semiconductor memory device 10 may include a pad 15 for connecting an on die termination (ODT) correction circuit 100 and an external resistor 18 external to the semiconductor memory device 10.

도 1의 메모리 시스템은 반도체 메모리 장치(10)의 온 다이 터미네이션 저항을 보정하고, 메모리 컨트롤러(20)의 온 다이 터미네이션 저항을 보정한 후, 반도체 메모리 장치(10)의 출력 전압의 레벨을 보정할 수 있다.The memory system of FIG. 1 corrects the on die termination resistance of the semiconductor memory device 10, corrects the on die termination resistance of the memory controller 20, and then corrects the level of the output voltage of the semiconductor memory device 10. Can be.

도 2는 도 1의 반도체 메모리 장치에 포함된 온 다이 터미네이션 보정 회로(100)의 하나의 예를 나타내는 회로도이다.FIG. 2 is a circuit diagram illustrating an example of an on die termination correction circuit 100 included in the semiconductor memory device of FIG. 1.

도 2를 참조하면, 온 다이 터미네이션 보정 회로(100)는 패드(15), 풀업 터미네이션 회로(110), 풀업 터미네이션 회로(120), 풀다운 터미네이션 회로(130), 기준전압 발생회로(140), 제 1 비교회로(145), 제 2 비교회로(155), 풀업 카운터(150) 및 풀다운 카운터(160)을 포함할 수 있다. 패드(15)에는 반도체 메모리 장치(10)의 외부에 있는 외부 저항(18)이 연결될 수 있다. 풀업 터미네이션 회로(110)는 PMOS 트랜지스터들, NMOS 트랜지스터들, 또는 저항 소자를 포함할 수 있으며, 풀업 보정 코드(PCODE)에 응답하여 턴온될 수 있다. 풀다운 터미네이션 회로(130)는 PMOS 트랜지스터들, NMOS 트랜지스터들, 또는 저항 소자를 포함할 수 있으며, 풀다운 보정 코드(NCODE)에 응답하여 턴온될 수 있다. 풀업 터미네이션 회로(120)은 풀업 터미네이션 회로(110)과 동일한 회로 구성을 가지며, 풀다운 터미네이션 회로(130)에 연결되어 있다. 풀업 터미네이션 회로(110)는 외부 저항(18)에 연결되어 있다.Referring to FIG. 2, the on die termination correction circuit 100 may include a pad 15, a pull-up termination circuit 110, a pull-up termination circuit 120, a pull-down termination circuit 130, a reference voltage generator circuit 140, and a first voltage termination circuit 140. The first comparison circuit 145, the second comparison circuit 155, a pull up counter 150, and a pull down counter 160 may be included. An external resistor 18, which is external to the semiconductor memory device 10, may be connected to the pad 15. The pullup termination circuit 110 may include PMOS transistors, NMOS transistors, or a resistive element, and may be turned on in response to a pullup correction code (PCODE). The pulldown termination circuit 130 may include PMOS transistors, NMOS transistors, or a resistive element, and may be turned on in response to a pulldown correction code (NCODE). The pull-up termination circuit 120 has the same circuit configuration as the pull-up termination circuit 110 and is connected to the pull-down termination circuit 130. Pull-up termination circuit 110 is connected to an external resistor 18.

기준전압 발생회로(140)는 기준전압(VREF)을 발생한다. 제 1 비교회로(145)는 기준전압(VREF)과 패드(15)의 전압을 비교하고, 제 2 비교회로(155)는 기준전압(VREF)과 풀다운 터미네이션 회로(130)와 풀업 터미네이션 회로(120)의 연결 노드의 전압을 비교한다. 풀업 카운터(150)는 제 1 비교회로(145)의 출력신호에 기초하여 풀업 보정 코드(PCODE)를 발생하고, 풀다운 카운터(160)는 제 2 비교회로(155)의 출력신호에 기초하여 풀다운 보정 코드(NCODE)를 발생한다.The reference voltage generation circuit 140 generates a reference voltage VREF. The first comparison circuit 145 compares the reference voltage VREF with the voltage of the pad 15, and the second comparison circuit 155 compares the reference voltage VREF with the pull-down termination circuit 130 and the pull-up termination circuit 120. Compare the voltages at the connected nodes. The pull-up counter 150 generates a pull-up correction code PCODE based on the output signal of the first comparison circuit 145, and the pull-down counter 160 corrects the pull-down based on the output signal of the second comparison circuit 155. Generate code (NCODE).

온 다이 터미네이션 보정 회로(100)는 상기 제 1 비교회로(145) 및 제 2 비교회로(155)에 의한 비교 동작을 반복하고 풀업 터미네이션 회로(110), 풀다운 터미네이션 회로(130) 및 풀업 터미네이션 회로(120)의 저항 값을 조절한다. 이러한 보정 과정을 통해 풀업 터미네이션 회로(110)의 저항 값은 외부 저항(18)의 저항 값과 동일해진다. 예를 들어, 외부 저항(18)의 저항 값은 240 ohms일 수 있다. The on die termination correction circuit 100 repeats the comparison operation by the first comparison circuit 145 and the second comparison circuit 155, and the pull-up termination circuit 110, the pull-down termination circuit 130, and the pull-up termination circuit ( Adjust the resistance value of 120). Through this correction process, the resistance value of the pull-up termination circuit 110 is equal to the resistance value of the external resistor 18. For example, the resistance value of the external resistor 18 may be 240 ohms.

도 3은 도 1의 반도체 메모리 장치에 포함된 출력 전압 레벨 보정 회로(200)의 하나의 예를 나타내는 블록도이다.3 is a block diagram illustrating an example of an output voltage level correction circuit 200 included in the semiconductor memory device of FIG. 1.

도 3을 참조하면, 출력 전압 레벨 보정 회로(200)는 제 1 출력 전압 레벨 보정부(202), 제 2 출력 전압 레벨 보정부(204) 및 채널들(TL1, TL2)을 포함할 수 있다. 제 1 출력 전압 레벨 보정부(202)는 반도체 메모리 장치(10)에 포함된 회로이고, 제 2 출력 전압 레벨 보정부(204)는 메모리 컨트롤러(20)에 포함된 회로이다. Referring to FIG. 3, the output voltage level correction circuit 200 may include a first output voltage level correction unit 202, a second output voltage level correction unit 204, and channels TL1 and TL2. The first output voltage level correction unit 202 is a circuit included in the semiconductor memory device 10, and the second output voltage level correction unit 204 is a circuit included in the memory controller 20.

본 발명의 하나의 실시예에 의하면, 제 1 출력 전압 레벨 보정부(204)는 제 1 풀업 터미네이션 회로(210), 제 1 풀다운 터미네이션 회로(220), 제 2 풀업 터미네이션 회로(230), 제 2 풀다운 터미네이션 회로(240), 비교 회로(250) 및 풀업 카운터(255)를 포함할 수 있다.According to an embodiment of the present invention, the first output voltage level correction unit 204 may include a first pull-up termination circuit 210, a first pull-down termination circuit 220, a second pull-up termination circuit 230, and a second It may include a pull-down termination circuit 240, a comparison circuit 250 and a pull-up counter 255.

제 1 풀업 터미네이션 회로(210)는 제 1 출력 패드(PAD1)에 연결되고, 출력 전압 레벨 보정 모드에서 턴온된다. 제 1 풀다운 터미네이션 회로(220)는 제 1 출력 패드(PAD1)에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴오프된다. 제 2 풀업 터미네이션 회로(230)는 제 2 출력 패드(PAD2)에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴오프된다. 제 2 풀다운 터미네이션 회로(240)는 상기 제 2 출력 패드(PAD2)에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴온된다. 비교 회로(250)는 상기 제 1 출력 패드(PAD21의 전압과 상기 제 2 출력 패드(PAD2)의 전압을 비교한다. 풀업 카운터(255)는 비교 회로(250)의 출력전압에 기초하여 보정 코드(PCODE_A)를 발생한다. The first pull-up termination circuit 210 is connected to the first output pad PAD1 and turned on in the output voltage level correction mode. The first pull-down termination circuit 220 is connected to the first output pad PAD1 and is turned off in the output voltage level correction mode. The second pull-up termination circuit 230 is connected to the second output pad PAD2 and is turned off in the output voltage level correction mode. The second pull-down termination circuit 240 is connected to the second output pad PAD2 and is turned on in the output voltage level correction mode. The comparison circuit 250 compares the voltage of the first output pad PAD21 with the voltage of the second output pad PAD2. The pull-up counter 255 is configured to generate a correction code based on the output voltage of the comparison circuit 250. PCODE_A).

제 2 출력 전압 레벨 보정부(204)는 제 1 패드(PAD3), 제 2 패드(PAD4), 제 3 풀업 터미네이션 회로(260), 제 3 풀다운 터미네이션 회로(270), 제 4 풀업 터미네이션 회로(280) 및 제 4 풀다운 터미네이션 회로(290)를 포함할 수 있다.The second output voltage level corrector 204 includes a first pad PAD3, a second pad PAD4, a third pull-up termination circuit 260, a third pull-down termination circuit 270, and a fourth pull-up termination circuit 280. ) And a fourth pull-down termination circuit 290.

제 3 풀업 터미네이션 회로(260)는 제 1 패드(PAD3)에 연결되고, 출력 전압 레벨 보정 모드에서 턴오프된다. 제 3 풀다운 터미네이션 회로(270)는 제 1 패드(PAD3)에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴온된다. 제 4 풀업 터미네이션 회로(280)는 제 2 패드(PAD4)에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴온된다. 제 4 풀다운 터미네이션 회로(290)는 제 2 패드(PAD4)에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴오프된다. The third pull-up termination circuit 260 is connected to the first pad PAD3 and turned off in the output voltage level correction mode. The third pull-down termination circuit 270 is connected to the first pad PAD3 and turned on in the output voltage level correction mode. The fourth pull-up termination circuit 280 is connected to the second pad PAD4 and turned on in the output voltage level correction mode. The fourth pull-down termination circuit 290 is connected to the second pad PAD4 and is turned off in the output voltage level correction mode.

출력 전압 레벨 보정 모드에서, 제 1 풀업 터미네이션 회로(210)는 제 1 채널(TL1)을 통해 상기 제 3 풀다운 터미네이션 회로(270)에 전기적으로 연결될 수 있고, 제 2 풀다운 터미네이션 회로(240)는 제 2 채널(TL2)을 통해 제 4 풀업 터미네이션 회로(280)에 전기적으로 연결될 수 있다.In the output voltage level correction mode, the first pull-up termination circuit 210 may be electrically connected to the third pull-down termination circuit 270 through the first channel TL1 and the second pull-down termination circuit 240 may be The second pull-up termination circuit 280 may be electrically connected to the second channel TL2.

상기 출력 전압 레벨 보정 회로(200)는 제 1 출력 패드(PAD1)에 연결된 풀업 터미네이션 회로가 공급하는 전류의 크기를 조절함으로써 출력 패드(PAD1)의 출력 전압 레벨을 보정할 수 있다.The output voltage level correction circuit 200 may correct the output voltage level of the output pad PAD1 by adjusting the amount of current supplied by the pull-up termination circuit connected to the first output pad PAD1.

도 4는 출력 전압 레벨 보정 모드에서, 도 3의 출력 전압 레벨 보정 회로의동작을 설명하기 위해 간략화하여 다시 그린 도면이다.4 is a simplified and redrawn diagram to explain the operation of the output voltage level correction circuit of FIG. 3 in the output voltage level correction mode.

도 4를 참조하면, 출력 전압 레벨 보정 모드에서, 제 1 풀업 터미네이션 회로(210)는 제 1 전류원(IS1)으로 표시할 수 있고, 제 2 풀다운 터미네이션 회로(240)는 제 1 온 다이 터미네이션 저항(ODT1)으로 표시할 수 있고, 제 3 풀다운 터미네이션 회로(270)는 제 2 온 다이 터미네이션 저항(ODT2)으로 표시할 수 있고, 제 4 풀업 터미네이션 회로(280)는 제 2 전류원(IS2)으로 표시할 수 있다. Referring to FIG. 4, in the output voltage level correction mode, the first pull-up termination circuit 210 may indicate the first current source IS1, and the second pull-down termination circuit 240 may include the first on-die termination resistor ( ODT1), the third pull-down termination circuit 270 may be represented by the second on die termination resistor (ODT2), and the fourth pull-up termination circuit 280 may be represented by the second current source IS2. Can be.

출력 전압 레벨 보정 모드에서, 제 4 풀업 터미네이션 회로(280), 제 2 채널(TL2) 및 제 2 풀다운 터미네이션 회로(240)는 하나의 전류 경로(PTH_B)를 형성한다. 또한, 출력 전압 레벨 보정 모드에서, 제 1 풀업 터미네이션 회로(210), 제 1 채널(TL1) 및 제 3 풀다운 터미네이션 회로(270)는 하나의 전류 경로(PTH_A)를 형성한다.In the output voltage level correction mode, the fourth pull-up termination circuit 280, the second channel TL2 and the second pull-down termination circuit 240 form one current path PTH_B. In addition, in the output voltage level correction mode, the first pull-up termination circuit 210, the first channel TL1, and the third pull-down termination circuit 270 form one current path PTH_A.

메모리 컨트롤러(20)에 포함된 제 2 전류원(IS2)과 반도체 메모리 장치(10)에 포함된 제 1 온 다이 터미네이션 저항(ODT1)이 이루는 전압, 즉 제 2 출력 패드(PAD2)의 전압이 비교기(250)의 기준전압이 된다. 비교기(250)는 제 1 출력 패드(PAD1)의 전압과 제 2 출력 패드(PAD2)의 전압을 비교한다. 풀업 카운터(255)는 비교기(250)의 출력전압에 기초하여 보정 코드(PCODE_A)를 발생한다. 제 1 풀업 터미네이션 회로(210)가 공급하는 전류의 크기, 즉 제 1 전류원(IS1)의 크기는 보정 코드(PCODE_A)에 응답하여 조절된다.The voltage formed between the second current source IS2 included in the memory controller 20 and the first on-die termination resistor ODT1 included in the semiconductor memory device 10, that is, the voltage of the second output pad PAD2 may be a comparator ( A reference voltage of 250). The comparator 250 compares the voltage of the first output pad PAD1 with the voltage of the second output pad PAD2. The pull-up counter 255 generates a correction code PCODE_A based on the output voltage of the comparator 250. The magnitude of the current supplied from the first pull-up termination circuit 210, that is, the magnitude of the first current source IS1 is adjusted in response to the correction code PCODE_A.

따라서, 본 발명의 실시예에 따른 반도체 메모리 장치는 채널 환경과 메모리컨트롤러의 온 다이 터미네이션 저항 값을 고려하여 출력전압의 레벨을 보정할 수 있다.Accordingly, the semiconductor memory device according to the embodiment of the present invention may correct the level of the output voltage in consideration of the channel environment and the on die termination resistance value of the memory controller.

도 5는 본 발명의 하나의 실시예에 따른 반도체 메모리 장치의 출력 전압 레벨 보정 방법을 나타내는 흐름도이다.5 is a flowchart illustrating a method of correcting an output voltage level of a semiconductor memory device according to an exemplary embodiment of the present invention.

도 5를 참조하면, 출력 전압 레벨 보정 방법은 다음의 동작을 포함할 수 있다.Referring to FIG. 5, the output voltage level correction method may include the following operations.

1) 반도체 메모리 장치의 온 다이 터미네이션 저항을 보정한다(S1).1) The on-die termination resistance of the semiconductor memory device is corrected (S1).

2) 메모리 컨트롤러의 온 다이 터미네이션 저항을 보정한다(S2).2) Correct the on die termination resistance of the memory controller (S2).

3) 채널을 통해 반도체 메모리 장치와 메모리 컨트롤러를 전기적으로 연결한다(S3). 3) The semiconductor memory device and the memory controller are electrically connected through the channel (S3).

4) 상기 반도체 메모리 장치의 출력 전압의 레벨을 보정한다(S4).4) The level of the output voltage of the semiconductor memory device is corrected (S4).

도 6은 도 5에 도시된 반도체 메모리 장치의 출력 전압 레벨 보정 방법을 상세히 나타낸 흐름도이다.6 is a flowchart illustrating a method of correcting an output voltage level of the semiconductor memory device illustrated in FIG. 5.

도 6을 참조하면, 반도체 메모리 장치의 출력 전압 레벨 보정 방법은 다음의 동작들을 포함할 수 있다.Referring to FIG. 6, an output voltage level correction method of a semiconductor memory device may include the following operations.

1) 상기 반도체 메모리 장치의 제 1 출력 패드와 상기 메모리 컨트롤러의 제 1 패드를 제 1 채널을 통해 전기적으로 연결한다(S31).1) The first output pad of the semiconductor memory device and the first pad of the memory controller are electrically connected through a first channel (S31).

2) 상기 반도체 메모리 장치의 제 2 출력 패드와 상기 메모리 컨트롤러의 제 2 패드를 제 2 채널을 통해 전기적으로 연결한다(S32). 2) The second output pad of the semiconductor memory device and the second pad of the memory controller are electrically connected through a second channel (S32).

3) 상기 반도체 메모리 장치의 제 1 출력 패드에 연결된 풀업 터미네이션 회로를 턴온시키고, 상기 반도체 메모리 장치의 제 1 출력 패드에 연결된 풀다운 터미네이션 회로를 턴오프시킨다(S33). 3) the pull-up termination circuit connected to the first output pad of the semiconductor memory device is turned on and the pull-down termination circuit connected to the first output pad of the semiconductor memory device is turned off (S33).

4) 상기 반도체 메모리 장치의 제 2 출력 패드에 연결된 풀업 터미네이션 회로를 턴오프시키고, 상기 반도체 메모리 장치의 제 2 출력 패드에 연결된 풀다운 터미네이션 회로를 턴온시킨다(S34).4) the pull-up termination circuit connected to the second output pad of the semiconductor memory device is turned off, and the pull-down termination circuit connected to the second output pad of the semiconductor memory device is turned on (S34).

5) 상기 메모리 컨트롤러의 제 1 패드에 연결된 풀업 터미네이션 회로를 턴오프시키고, 상기 메모리 컨트롤러의 제 1 패드에 연결된 풀다운 터미네이션 회로를 턴온시킨다(S35).5) the pull-up termination circuit connected to the first pad of the memory controller is turned off and the pull-down termination circuit connected to the first pad of the memory controller is turned on (S35).

6) 상기 메모리 컨트롤러의 제 2 패드에 연결된 풀업 터미네이션 회로를 턴온시키고, 상기 메모리 컨트롤러의 제 2 패드에 연결된 풀다운 터미네이션 회로를 턴오프시킨다(S36).6) turn on the pull-up termination circuit connected to the second pad of the memory controller and turn off the pull-down termination circuit connected to the second pad of the memory controller (S36).

7) 상기 반도체 메모리 장치의 제 1 출력 패드의 전압과 상기 반도체 메모리 장치의 제 2 출력 패드의 전압을 서로 비교하여 제 1 신호를 발생하고, 상기 제 1 신호에 기초하여 상기 제 1 출력 패드에 연결된 풀업 터미네이션 회로가 공급하는 전류의 크기를 조절한다(S37).7) comparing the voltage of the first output pad of the semiconductor memory device with the voltage of the second output pad of the semiconductor memory device to generate a first signal, and connected to the first output pad based on the first signal. The amount of current supplied by the pull-up termination circuit is adjusted (S37).

도 7은 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 도면이다.FIG. 7 is a diagram illustrating an example of a memory system including a semiconductor memory device according to example embodiments. FIG.

도 7을 참조하면, 메모리 시스템(30)은 마더보드(31), 칩셋(또는 컨트롤러)(40), 슬롯들(35_1, 35_2), 메모리 모듈들(50, 60), 전송선들(33, 34)을 포함할 수 있다. 버스들(37, 39)은 칩셋(40)을 슬롯들(35_1, 35_2)에 연결한다. 터미널(terminal) 저항(Rtm)은 마더보드(31)의 PCB 위에 있는 버스들(37, 39) 각각을 종단(terminale)할 수 있다. Referring to FIG. 7, the memory system 30 may include a motherboard 31, a chipset (or controller) 40, slots 35_1 and 35_2, memory modules 50 and 60, and transmission lines 33 and 34. ) May be included. Buses 37 and 39 connect chipset 40 to slots 35_1 and 35_2. The terminal resistor Rtm may terminate each of the buses 37, 39 on the PCB of the motherboard 31.

도 7에는 편의상 2 개의 슬롯들(35_1, 35_2)과 2 개의 메모리 모듈들(50, 60)을 도시하였지만, 메모리 시스템(30)은 임의의 개수의 슬롯들과 메모리 모듈들을 포함할 수 있다.Although FIG. 7 shows two slots 35_1 and 35_2 and two memory modules 50 and 60 for convenience, the memory system 30 may include any number of slots and memory modules.

칩셋(40)은 마더보드(31)의 PCB 상에 장착될 수 있으며, 메모리 시스템(30)의 동작을 제어할 수 있다. 칩셋(40)은 커넥터들(connectors)(41_1, 41_2)과 컨버터들(43_1, 43_2)를 포함할 수 있다. The chipset 40 may be mounted on the PCB of the motherboard 31 and control the operation of the memory system 30. Chipset 40 may include connectors 41_1 and 41_2 and converters 43_1 and 43_2.

컨버터(43_1)은 칩셋(40)에서 발생된 병렬 데이터를 수신하고, 이 병렬 데이터를 직렬 데이터로 변환하여 커넥터(41-1)을 통해 전송선(33)에 출력한다. 컨버터(43_1)은 전송선(33)을 통해 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 칩셋(40)에 출력한다. The converter 43_1 receives the parallel data generated by the chipset 40, converts the parallel data into serial data, and outputs the parallel data to the transmission line 33 through the connector 41-1. The converter 43_1 receives serial data through the transmission line 33, converts the serial data into parallel data, and outputs the serial data to the chipset 40.

컨버터(43_2)은 칩셋(40)에서 발생된 병렬 데이터를 수신하고, 이 병렬 데이터를 직렬 데이터로 변환하여 커넥터(41-2)을 통해 전송선(34)에 출력한다. 컨버터(43_2)은 전송선(34)을 통해 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 칩셋(40)에 출력한다. 메모리 시스템(30)에 포함된 전송선들(33, 34)은 복수의 광 섬유(optical fiber)일 수 있다.The converter 43_2 receives the parallel data generated by the chipset 40, converts the parallel data into serial data, and outputs the parallel data to the transmission line 34 through the connector 41-2. The converter 43_2 receives serial data through the transmission line 34, converts the serial data into parallel data, and outputs the serial data to the chipset 40. The transmission lines 33 and 34 included in the memory system 30 may be a plurality of optical fibers.

메모리 모듈(50)은 복수의 메모리 장치들(55_1 ~ 55_n), 제 1 커넥터(57), 제 2 커넥터(51) 및 컨버터들(53)을 포함할 수 있다. 메모리 모듈(60)은 복수의 메모리 장치들(65_1 ~ 65_n), 제 1 커넥터(57'), 제 2 커넥터(51') 및 컨버터들(53')을 포함할 수 있다.The memory module 50 may include a plurality of memory devices 55_1 to 55_n, a first connector 57, a second connector 51, and converters 53. The memory module 60 may include a plurality of memory devices 65_1 to 65_n, a first connector 57 ', a second connector 51', and converters 53 '.

제 1 커넥터(57)는 칩 셋으로부터 수신한 저속 신호를 메모리 장치들에 전달하고, 제 2 커넥터(51)는 고속 신호를 전송하기 위한 전송선(33)에 연결될 수 있다. The first connector 57 may transmit the low speed signal received from the chip set to the memory devices, and the second connector 51 may be connected to the transmission line 33 for transmitting the high speed signal.

컨버터(53)는 제 2 커넥터(51)를 통해 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 복수의 메모리 장치들(55_1 ~ 55_n)에 출력한다. 또한, 컨버터(53)는 복수의 메모리 장치들(55_1 ~ 55_n)로부터 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 제 2 커넥터(51)에 출력한다.The converter 53 receives serial data through the second connector 51, converts the serial data into parallel data, and outputs the serial data to the plurality of memory devices 55_1 to 55_n. In addition, the converter 53 receives serial data from the plurality of memory devices 55_1 to 55_n, converts the serial data into parallel data, and outputs the serial data to the second connector 51.

도 7에 포함된 복수의 메모리 장치들(55_1 ~ 55_n, 65_1 ~ 65_n)은 상기 본 발명의 실시예들에 따른 반도체 메모리 장치들일 수 있다. 따라서, 복수의 메모리 장치들(55_1 ~ 55_9)은 메모리 컨트롤러의 구동 정보에 기초하여 기준전압을 발생하고, 상기 메모리 컨트롤러와 전기적으로 연결된 상태에서 상기 기준전압에 기초하여 출력 전압 레벨을 보정할 수 있다.The memory devices 55_1 to 55_n and 65_1 to 65_n included in FIG. 7 may be semiconductor memory devices according to example embodiments. Accordingly, the plurality of memory devices 55_1 to 55_9 may generate a reference voltage based on driving information of the memory controller, and may correct an output voltage level based on the reference voltage in an electrically connected state with the memory controller. .

도 8은 도 7의 메모리 시스템을 구성하는 하나의 메모리 모듈을 나타내는 도면이다. FIG. 8 is a diagram illustrating one memory module configuring the memory system of FIG. 7.

도 8를 참조하면, 메모리 모듈은 제 1 커넥터(57), 복수의 메모리 장치들(55_1 ~ 55_9), 복수의 컨버터들(53_1 ~53_9), 복수의 제 2 커넥터들(51_1 ~ 51_9)을 포함할 수 있다. 도 12에 도시된 바와 같이, 전송선(33)은 복수의 광섬유(optical fibers)일 수 있다. Referring to FIG. 8, the memory module includes a first connector 57, a plurality of memory devices 55_1 to 55_9, a plurality of converters 53_1 to 53_9, and a plurality of second connectors 51_1 to 51_9. can do. As shown in FIG. 12, the transmission line 33 may be a plurality of optical fibers.

도 8에 포함된 복수의 메모리 장치들(55_1 ~ 55_9)은 상기 본 발명의 실시예들에 따른 반도체 메모리 장치들일 수 있다. 따라서, 복수의 메모리 장치들(55_1 ~ 55_9)은 메모리 컨트롤러의 구동 정보에 기초하여 기준전압을 발생하고, 상기 메모리 컨트롤러와 전기적으로 연결된 상태에서 상기 기준전압에 기초하여 출력 전압 레벨을 보정할 수 있다.The memory devices 55_1 to 55_9 included in FIG. 8 may be semiconductor memory devices according to example embodiments. Accordingly, the plurality of memory devices 55_1 to 55_9 may generate a reference voltage based on driving information of the memory controller, and may correct an output voltage level based on the reference voltage in an electrically connected state with the memory controller. .

도 9는 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 적층 메모리 장치(300)의 하나의 예를 나타내는 간략화된 투시도이다.9 is a simplified perspective view illustrating an example of a stacked memory device 300 including a semiconductor memory device according to embodiments of the present invention.

도 9를 참조하면, 적층 메모리 장치(300)는 관통 전극(Through-Silicon Via)(2560)에 의해 전기적으로 연결된 인터페이스 칩(310) 및 메모리 칩들(320, 330, 340, 350)을 포함한다. 도 9에는 두 개의 행으로 배치된 관통 전극(360)이 도시되어 있지만, 적층 반도체 장치(300)는 임의의 개수의 관통 전극들을 가질 수 있다. Referring to FIG. 9, the stacked memory device 300 may include an interface chip 310 and memory chips 320, 330, 340, and 350 electrically connected by a through-silicon via 2560. Although the through electrodes 360 arranged in two rows are illustrated in FIG. 9, the stacked semiconductor device 300 may have any number of through electrodes.

적층 메모리 장치(300)에 포함된 메모리 칩들(320, 330, 340, 350)은 메모리 컨트롤러의 구동 정보에 기초하여 기준전압을 발생하고, 상기 메모리 컨트롤러와 전기적으로 연결된 상태에서 상기 기준전압에 기초하여 출력 전압 레벨을 보정할 수 있다. 인터페이스 칩(310)은 메모리 칩들(320, 330, 340, 350)과 외부 장치 사이에서 인터페이스를 수행한다.The memory chips 320, 330, 340, and 350 included in the multilayer memory device 300 generate a reference voltage based on driving information of the memory controller, and are based on the reference voltage in an electrically connected state with the memory controller. The output voltage level can be corrected. The interface chip 310 performs an interface between the memory chips 320, 330, 340, and 350 and an external device.

도 10은 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 전자 시스템(400)의 하나의 예를 나타내는 블록도이다.10 is a block diagram illustrating an example of an electronic system 400 including a semiconductor memory device according to example embodiments.

도 10을 참조하면, 본 발명의 실시 예에 따른 전자시스템(400)은 제어기(410), 입출력 장치(420), 기억 장치(430), 인터페이스(440), 및 버스(450)를 구비할 수 있다. 기억 장치(430)는 본 발명의 실시 예들에 따른 반도체 메모리 장치일 수 있다. 기억 장치(430)에 포함된 반도체 메모리 장치들은 메모리 컨트롤러의 구동 정보에 기초하여 기준전압을 발생하고, 상기 메모리 컨트롤러와 전기적으로 연결된 상태에서 상기 기준전압에 기초하여 출력 전압 레벨을 보정할 수 있다. 버스(450)는 제어기(410), 입출력 장치(420), 기억 장치(430), 및 상기 인터페이스(440) 상호 간에 데이터들이 이동하는 통로를 제공하는 역할을 할 수 있다.Referring to FIG. 10, an electronic system 400 according to an embodiment of the present disclosure may include a controller 410, an input / output device 420, a memory device 430, an interface 440, and a bus 450. have. The memory device 430 may be a semiconductor memory device according to example embodiments. The semiconductor memory devices included in the memory device 430 may generate a reference voltage based on driving information of the memory controller, and may correct an output voltage level based on the reference voltage while being electrically connected to the memory controller. The bus 450 may serve to provide a path through which data moves between the controller 410, the input / output device 420, the memory device 430, and the interface 440.

제어기(410)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 입출력 장치(420)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 기억 장치(3030)는 데이터 및/또는 제어기(410)에 의해 실행되는 명령어 등을 저장하는 역할을 할 수 있다.The controller 410 may include at least one of at least one microprocessor, a digital signal processor, a microcontroller, and logic elements capable of performing functions similar thereto. The input / output device 420 may include at least one selected from a keypad, a keyboard, a display device, and the like. The memory device 3030 may serve to store data and / or instructions executed by the controller 410.

기억 장치(430)는 디램(dynamic random access memory; DRAM), 및 에스램(static random access memory; SRAM)과 같은 휘발성 메모리 칩, 플래시 메모리(flash memory), 상변화 메모리(phase change memory), 엠램(magnetic random access memory; MRAM), 또는 알램(resistive random access memory; RRAM)과 같은 비휘발성 메모리 칩, 또는 이들의 조합을 구비할 수 있다. The memory device 430 may be a volatile memory chip such as a dynamic random access memory (DRAM) and a static random access memory (SRAM), a flash memory, a phase change memory, or an RAM. nonvolatile memory chips, such as magnetic random access memory (MRAM), or random random access memory (RRAM), or a combination thereof.

인터페이스(440)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 역할을 할 수 있다. 인터페이스(440)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있고 유선 또는 무선으로 데이터를 송수신할 수 있다. 또한, 인터페이스(440)는 광섬유(optical fiber)를 포함할 수 있으며, 광섬유를 통해 데이터를 송수신할 수 있다. 전자 시스템(400)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor), 그리고 입출력 장치 등이 더 제공될 수 있다.The interface 440 may serve to transmit data to or receive data from the communication network. The interface 440 may include an antenna or a wired / wireless transceiver, and may transmit and receive data by wire or wirelessly. In addition, the interface 440 may include an optical fiber, and may transmit and receive data through the optical fiber. The electronic system 400 may further include an application chipset, a camera image processor, and an input / output device.

전자 시스템(400)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 전자 시스템(400)이 무선 통신을 수행할 수 있는 장비인 경우에, 전자 시스템(400)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North American Digital Cellular), E-TDMA(Enhanced-Time Division Multiple Access), WCDMA(Wideband Code Division Multiple Access), CDMA2000과 같은 통신 시스템에서 사용될 수 있다.The electronic system 400 may be implemented as a mobile system, a personal computer, an industrial computer, or a logic system that performs various functions. For example, mobile systems may include personal digital assistants (PDAs), portable computers, web tablets, mobile phones, wireless phones, laptop computers, memory cards, It may be one of a digital music system and an information transmission / reception system. When the electronic system 400 is a device capable of performing wireless communication, the electronic system 400 may include code division multiple access (CDMA), global system for mobile communication (GSM), north american digital cellular (NADC), and e. -Can be used in communication systems such as Enhanced-Time Division Multiple Access (TDMA), Wideband Code Division Multiple Access (WCDMA), and CDMA2000.

본 발명은 반도체 장치에 적용이 가능하며, 특히 반도체 메모리 장치에 적용이 가능하다.The present invention can be applied to a semiconductor device, and in particular, to a semiconductor memory device.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims It can be understood that

10: 반도체 메모리 장치
20: 메모리 컨트롤러
100: 온 다이 터미네이션(ODT) 보정 회로
200: 출력 전압 레벨 보정 회로
300: 출력 회로10: semiconductor memory device
20: memory controller
100: On Die Termination (ODT) Correction Circuit
200: output voltage level correction circuit
300: output circuit

Claims (10)

메모리 컨트롤러; 및
상기 메모리 컨트롤러의 구동 정보에 기초하여 기준전압을 발생하고, 상기 메모리 컨트롤러와 전기적으로 연결된 상태에서 상기 기준전압에 기초하여 출력 전압 레벨을 보정하는 반도체 메모리 장치를 포함하는 메모리 시스템.Memory controller; And
And a semiconductor memory device generating a reference voltage based on driving information of the memory controller, and correcting an output voltage level based on the reference voltage while being electrically connected to the memory controller. 제 1 항에 있어서, 상기 메모리 시스템은
상기 반도체 메모리 장치의 온 다이 터미네이션 저항을 보정하고, 상기 메모리 컨트롤러의 온 다이 터미네이션 저항을 보정한 후, 상기 반도체 메모리 장치의 출력 전압의 레벨을 보정하는 것을 특징으로 하는 메모리 시스템.The system of claim 1, wherein the memory system is
Correcting an on-die termination resistance of the semiconductor memory device, correcting an on-die termination resistance of the memory controller, and correcting a level of an output voltage of the semiconductor memory device. 제 1 항에 있어서, 상기 반도체 메모리 장치는
상기 메모리 컨트롤러의 풀업 터미네이션 회로가 공급하는 전류에 기초하여상기 기준전압을 발생하는 것을 특징으로 하는 메모리 시스템.The semiconductor memory device of claim 1, wherein the semiconductor memory device comprises:
And generating the reference voltage based on a current supplied by the pull-up termination circuit of the memory controller. 제 1 항에서, 상기 반도체 메모리 장치는
메모리 셀 어레이에 저장된 데이터를 출력 패드들에 출력하는 출력 회로;
상기 출력 패드들에 연결된 터미네이션 저항들을 보정하는 온 다이 터미네이션(ODT) 보정 회로; 및
상기 출력 패드들의 출력 전압 레벨을 보정하는 출력 전압 레벨 보정 회로를 포함하는 것을 특징으로 하는 메모리 시스템.The semiconductor memory device of claim 1, wherein
An output circuit for outputting data stored in the memory cell array to output pads;
An on die termination (ODT) correction circuit for correcting termination resistors connected to the output pads; And
And an output voltage level correction circuit for correcting output voltage levels of the output pads. 제 4 항에서, 상기 출력 전압 레벨 보정 회로는
상기 출력 패드들에 연결된 풀업 터미네이션 회로가 공급하는 전류의 크기를 조절함으로써 상기 출력 패드들의 출력 전압 레벨을 보정하는 것을 특징으로 하는 메모리 시스템.5. The circuit of claim 4, wherein the output voltage level correction circuit is
And correcting the output voltage levels of the output pads by adjusting the amount of current supplied by the pull-up termination circuit connected to the output pads. 제 4 항에 있어서, 상기 출력 전압 레벨 보정 회로는
제 1 출력 패드에 연결되고, 출력 전압 레벨 보정 모드에서 턴온되는 제 1 풀업 터미네이션 회로;
상기 제 1 출력 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴오프되는 제 1 풀다운 터미네이션 회로;
제 2 출력 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴오프되는 제 2 풀업 터미네이션 회로;
상기 제 2 출력 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴온되는 제 2 풀다운 터미네이션 회로;
상기 제 1 출력 패드의 전압과 상기 제 2 출력 패드의 전압을 비교하는 비교 회로; 및
상기 비교 회로의 출력전압에 기초하여 보정 코드를 발생하는 풀업 카운터를 포함하는 것을 특징으로 하는 메모리 시스템.5. The circuit of claim 4, wherein the output voltage level correction circuit is
A first pull-up termination circuit connected to the first output pad and turned on in the output voltage level correction mode;
A first pull-down termination circuit coupled to the first output pad and turned off in the output voltage level correction mode;
A second pull-up termination circuit connected to a second output pad and turned off in the output voltage level correction mode;
A second pull-down termination circuit connected to the second output pad and turned on in the output voltage level correction mode;
A comparison circuit for comparing the voltage of the first output pad with the voltage of the second output pad; And
And a pull-up counter for generating a correction code based on the output voltage of the comparison circuit. 제 6 항에서,
상기 제 1 풀업 터미네이션 회로가 공급하는 전류의 크기는 상기 보정 코드에 응답하여 조절되는 것을 특징으로 하는 메모리 시스템.The method of claim 6,
The magnitude of the current supplied by the first pull-up termination circuit is adjusted in response to the correction code. 제 6 항에 있어서, 상기 메모리 컨트롤러는
제 1 패드;
제 2 패드;
상기 제 1 패드에 연결되고, 출력 전압 레벨 보정 모드에서 턴오프되는 제 3 풀업 터미네이션 회로;
상기 제 1 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴온되는 제 3 풀다운 터미네이션 회로;
상기 제 2 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴온되는 제 4 풀업 터미네이션 회로; 및
상기 제 2 패드에 연결되고, 상기 출력 전압 레벨 보정 모드에서 턴오프되는 제 4 풀다운 터미네이션 회로를 포함하는 것을 특징으로 하는 메모리 시스템.The memory controller of claim 6, wherein the memory controller comprises:
A first pad;
Second pad;
A third pull-up termination circuit connected to the first pad and turned off in an output voltage level correction mode;
A third pull-down termination circuit connected to the first pad and turned on in the output voltage level correction mode;
A fourth pull-up termination circuit connected to the second pad and turned on in the output voltage level correction mode; And
And a fourth pull-down termination circuit coupled to the second pad and turned off in the output voltage level correction mode. 제 8 항에 있어서,
상기 출력 전압 레벨 보정 모드에서, 상기 제 1 풀업 터미네이션 회로는 제 1 채널을 통해 상기 제 3 풀다운 터미네이션 회로에 전기적으로 연결되고, 상기 제 2 풀다운 터미네이션 회로는 제 2 채널을 통해 상기 제 4 풀업 터미네이션 회로에 전기적으로 연결되는 것을 특징으로 하는 메모리 시스템.The method of claim 8,
In the output voltage level correction mode, the first pullup termination circuit is electrically connected to the third pulldown termination circuit through a first channel, and the second pulldown termination circuit is connected to the fourth pullup termination circuit through a second channel. And electrically connected to the memory system. 제 9 항에 있어서,
상기 제 2 출력 패드의 전압은 제 4 풀업 터미네이션 회로가 공급하는 전류와 상기 제 2 풀다운 터미네이션 회로의 터미네이션 저항 값에 의해 결정되는 것을 특징으로 하는 메모리 시스템.The method of claim 9,
And the voltage of the second output pad is determined by a current supplied by a fourth pull-up termination circuit and a termination resistance value of the second pull-down termination circuit.
KR1020120033938A 2012-01-13 2012-04-02 Memory system capable of calibrating output voltage level of a semiconductor memory device, and method of calibrating output voltage level of a semiconductor memory device KR101906407B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/611,867 US9105317B2 (en) 2012-01-13 2012-09-12 Memory system capable of calibrating output voltage level of semiconductor memory device and method of calibrating output voltage level of semiconductor memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261586253P 2012-01-13 2012-01-13
US61/586,253 2012-01-13

Publications (2)

Publication Number Publication Date
KR20130083766A true KR20130083766A (en) 2013-07-23
KR101906407B1 KR101906407B1 (en) 2018-10-10

Family

ID=48994698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120033938A KR101906407B1 (en) 2012-01-13 2012-04-02 Memory system capable of calibrating output voltage level of a semiconductor memory device, and method of calibrating output voltage level of a semiconductor memory device

Country Status (1)

Country Link
KR (1) KR101906407B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9197209B2 (en) 2014-03-31 2015-11-24 SK Hynix Inc. Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014796A1 (en) * 2007-07-19 2009-01-29 Rambus Inc. Reference voltage and impedance calibration in a multi-mode interface
US8692574B2 (en) * 2009-10-01 2014-04-08 Rambus Inc. Methods and systems for reducing supply and termination noise

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9197209B2 (en) 2014-03-31 2015-11-24 SK Hynix Inc. Semiconductor device

Also Published As

Publication number Publication date
KR101906407B1 (en) 2018-10-10

Similar Documents

Publication Publication Date Title
US9105317B2 (en) Memory system capable of calibrating output voltage level of semiconductor memory device and method of calibrating output voltage level of semiconductor memory device
KR102070619B1 (en) Circuit and method of on-die termination, semiconductor device including the same
KR100541557B1 (en) Memory module and impedance calibration method thereof
KR102296738B1 (en) Semiconductor memory device, memory system including the same, and method of error correction of the same
US9397661B2 (en) On-die termination circuit and on-die termination method
CN105405459B (en) Impedance calibration circuit, and semiconductor memory and memory system using the same
US10083763B2 (en) Impedance calibration circuit and semiconductor memory device including the same
US9438232B2 (en) Buffer circuit for compensating for a mismatch between on-die termination resistors and semiconductor device including the same, and operating method thereof
KR20100029236A (en) Dynamic impedance control for input/output buffers
KR20150137385A (en) A semiconductor memory device, a memory module including the same, and a memory system including the same
US10580466B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
US8786323B2 (en) Driver with resistance calibration capability
KR20160138627A (en) Semiconductor Memory Apparatus, Circuit and Method for Impedance Calibration Therefor
US9197209B2 (en) Semiconductor device
US20190189226A1 (en) Link training mechanism by controlling delay in data path
US10585835B1 (en) Methods and apparatuses for independent tuning of on-die termination impedances and output driver impedances, and related semiconductor devices and systems
CN109344102B (en) Driver and memory controller having the same
CN110047526B (en) Memory device comprising a calibration device
US9413565B1 (en) Termination circuit, and interface circuit and system including the same
KR101906407B1 (en) Memory system capable of calibrating output voltage level of a semiconductor memory device, and method of calibrating output voltage level of a semiconductor memory device
US7940079B2 (en) Integrated circuits and methods for providing impedance of driver to drive data
US10468074B2 (en) Methods for generating reference voltages and controllers utilizing the same
US9509309B2 (en) Semiconductor device
US9595957B2 (en) Input/output circuit, input/output network, and input/output system including the same
US9396779B2 (en) Semiconductor memory device and operation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant