KR20130079939A - 발광소자, 발광 소자 패키지 및 발광 모듈 - Google Patents

발광소자, 발광 소자 패키지 및 발광 모듈 Download PDF

Info

Publication number
KR20130079939A
KR20130079939A KR1020120000723A KR20120000723A KR20130079939A KR 20130079939 A KR20130079939 A KR 20130079939A KR 1020120000723 A KR1020120000723 A KR 1020120000723A KR 20120000723 A KR20120000723 A KR 20120000723A KR 20130079939 A KR20130079939 A KR 20130079939A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
electrode
disposed
Prior art date
Application number
KR1020120000723A
Other languages
English (en)
Other versions
KR101901839B1 (ko
Inventor
배석훈
최석범
강필근
황덕기
한영주
최희석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120000723A priority Critical patent/KR101901839B1/ko
Priority to TW101149919A priority patent/TWI606618B/zh
Priority to CN201210593066.7A priority patent/CN103187512B/zh
Priority to US13/732,628 priority patent/US9595640B2/en
Priority to EP13150058.9A priority patent/EP2613370B1/en
Publication of KR20130079939A publication Critical patent/KR20130079939A/ko
Application granted granted Critical
Publication of KR101901839B1 publication Critical patent/KR101901839B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/147—Lids or covers
    • H01M50/166—Lids or covers characterised by the methods of assembling casings with lids
    • H01M50/169—Lids or covers characterised by the methods of assembling casings with lids by welding, brazing or soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/543—Terminals
    • H01M50/552—Terminals characterised by their shape
    • H01M50/553—Terminals adapted for prismatic, pouch or rectangular cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/543—Terminals
    • H01M50/564—Terminals characterised by their manufacturing process
    • H01M50/566—Terminals characterised by their manufacturing process by welding, soldering or brazing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 발광소자, 발광 소자 패키지 및 발광 모듈에 관한 것이다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 지지부재; 상기 제2도전형 반도체층과 상기 지지부재 사이에 배치된 반사전극층; 상기 지지부재의 제1영역에 배치된 적어도 하나의 제1연결 전극; 상기 지지부재의 제2영역에 배치된 적어도 하나의 제2연결 전극; 상기 지지부재의 제3영역에 배치된 적어도 하나의 제3연결 전극을 포함하며, 상기 지지부재는 상기 제1내지 제3연결 전극의 둘레에 배치되며, 상기 적어도 하나의 제3연결 전극은 상기 적어도 하나의 제1 및 제2연결 전극 사이에 배치되며, 상기 적어도 하나의 제1 및 제2연결 전극은 서로 전기적으로 연결된다.

Description

발광소자, 발광 소자 패키지 및 발광 모듈{LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICD PACKAGE AND LIGHT EMITTING MODULE}
실시 예는 발광 소자, 발광 소자 패키지 및 발광 모듈에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 새로운 발광 소자를 제공한다.
실시 예는 웨이퍼 레벨 패키징된 발광 소자를 제공한다.
실시 예는 제1전극 및 제2전극의 둘레에 세라믹 재질의 첨가제를 갖는 지지부재를 포함하는 발광 소자를 제공한다.
실시 예는 발광 구조물의 아래에 배치된 지지부재 내에 적어도 한 극성의 연결 전극을 복수로 배치한 발광 소자를 제공한다.
실시 예는 제1극성의 연결 전극을 제2극성의 연결전극 사이에 배치한 발광 소자를 제공한다.
실시 예에 따른 발광 소자를 갖는 발광 소자 패키지 및 발광 모듈을 제공한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 발광 구조물 아래에 지지부재; 상기 제2도전형 반도체층과 상기 지지부재 사이에 배치된 반사전극층; 상기 지지부재의 제1영역에 배치된 적어도 하나의 제1연결 전극; 상기 지지부재의 제2영역에 배치된 적어도 하나의 제2연결 전극; 상기 지지부재의 제3영역에 배치된 적어도 하나의 제3연결 전극을 포함하며, 상기 지지부재는 상기 제1내지 제3연결 전극의 둘레에 배치되며, 상기 적어도 하나의 제3연결 전극은 상기 적어도 하나의 제1 및 제2연결 전극 사이에 배치되며, 상기 적어도 하나의 제1 및 제2연결 전극은 서로 전기적으로 연결된다.
실시 예에 따른 발광 소자 패키지는, 개방된 상부를 갖는 캐비티를 포함하는 몸체; 상기 몸체의 캐비티에 적어도 일부가 배치된 제1리드 전극; 상기 몸체의 캐비티에 적어도 일부가 배치된 제3리드 전극; 상기 캐비티 내에서 상기 제1리드 전극과 상기 제3리드 전극 사이에 배치된 제2리드 전극; 상기 캐비티에 배치되며, 상기 제1내지 제3리드 전극에 대응되는 제1 내지 제3연결 전극을 포함하는 상기의 발광 소자; 및 상기 캐비티에 몰딩 부재를 포함한다.
실시 예에 따른 발광 모듈은, 상부에 제1 내지 제3패드가 배열된 모듈 기판; 및 상기 모듈 기판의 제1 내지 제3패드에 대응되는 제1 내지 제3연결 전극을 포함하는 청구항 제1항 내지 제3항의 발광 소자를 포함하며, 상기 발광 소자는 상기 모듈 기판 상에 복수개가 배열된다.
실시 예는 플립 방식에서의 발광 소자의 탑재 공정을 개선시켜 줄 수 있다.
실시 예는 웨이퍼 레벨에서 패키징된 발광 소자를 제공할 수 있다.
실시 예는 발광 소자의 실장에 따른 불량을 예방할 수 있다.
실시 예는 발광 소자의 수율을 개선시켜 줄 수 있다.
실시 예는 발광소자의 광 추출 효율을 개선시켜 줄 수 있다.
실시 예는 발광소자의 방열 효율을 개선시켜 줄 수 있다.
실시 예는 플립 방식으로 탑재된 발광 소자를 갖는 발광 소자 패키지, 발광 장치 및 표시 장치, 조명 장치의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광소자의 측 단면도이다.
도 2는 도 1의 발광 소자의 저면도의 제1예를 나타낸 도면이다.
도 3은 도 1의 발광 소자의 제2예를 나타낸 저면도이다.
도 4 내지 도 9는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 10은 도 1의 발광 소자를 갖는 발광 모듈의 측 단면도이다.
도 11은 도 1의 발광 소자를 갖는 발광 소자 패키지의 측 단면도이다.
도 12는 실시 예에 따른 발광 소자의 다른 예를 나타낸 측 단면도이다.
도 13은 제2실시 예에 따른 발광 소자를 나타내 측 단면면도이다.
도 14는 도 13의 발광 소자의 저면도의 제1예를 나타낸 도면이다.
도 15는 도 13의 발광 소자의 저면도의 제2예를 나타낸 도면이다.
도 16은 도 13의 발광 소자의 저면도의 제3예를 나타낸 도면이다.
도 17은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 18은 도 17의 발광 소자의 저면도의 제1예를 나타낸 도면이다.
도 19는 도 17의 발광 소자의 저면도의 제2예를 나타낸 도면이다.
도 20은 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 21는 도 20의 발광 소자의 저면도의 제1예를 나타낸 도면이다.
도 22는 도 20의 발광 소자의 저면도의 제2예를 나타낸 도면이다.
도 23은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 24는 실시 예에 따른 표시장치를 나타낸 도면이다.
도 25는 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 26은 실시 예에 따른 조명장치를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 실시 예에 따른 발광소자를 나타낸 측 단면도이며, 도 2는 도 1의 발광 소자의 저면도의 제1예를 나타낸 도면이며, 도 3은 도 1의 발광소자의 저면도의 제2예를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1 내지 제3전극(135,137,139), 제1 내지 제3연결 전극(141,143,145), 및 지지부재(151)를 포함한다.
상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 상면(S5)에는 복수의 볼록부를 갖는 패턴부가 형성될 수 있으며, 상기의 복수의 볼록부는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 패턴을 형성할 수 있다. 상기 볼록부는 반구형 또는 돔 형상을 갖고, 스트라이프 형상 또는 매트릭스 형태로 형성될 수 있다.
상기 기판(111) 아래에는 제1반도체층(113)이 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 VI족 화합물 반도체를 선택적으로 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층 또는 복수의 층으로 형성될 수 있다. 상기 제1반도체층(113)은 예컨대, III족-V족 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1반도체층(113)은 버퍼층으로 형성될 수 있으며, 상기 버퍼층은 상기 기판과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있다.
상기 제1반도체층(113)은 언도프드(undoped) 반도체층으로 형성될 수 있다. 상기 언도프드 반도체층은 III족-V족 화합물 반도체 예컨대, GaN계 반도체로 구현될 수 있다. 상기 언도프드 반도체층은 제조 공정시 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 되며, 상기 제1도전형 반도체층(115)의 도전형 도펀트 농도보다는 낮은 농도를 가지게 된다.
상기 제1반도체층(113)은 형성하지 않거나, 버퍼층 및 언도프드 반도체층 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1반도체층(113) 또는 상기 기판(111)의 아래에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 III족-V족 화합물 반도체를 포함하며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖고, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다.
상기 발광 구조물(120)은 제1도전형 반도체층(115), 제2도전형 반도체층(119), 상기 제1도전형 반도체층(115)과 상기 제2도전형 반도체층(119) 사이에 형성된 활성층(117)을 포함한다.
상기 제1반도체층(113) 아래에는 제1도전형 반도체층(115)이 형성될 수 있다. 상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 상기 제1도전형 반도체층(115)은 N형 반도체층이며, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 제1도전형 반도체층(115)과 상기 제1반도체층(113) 사이에는 서로 다른 반도체층들이 교대로 적층된 초 격자 구조가 형성될 수 있으며, 이러한 초격자 구조는 격자 결함을 감소시켜 줄 수 있다. 상기 초 격자 구조의 각 층은 수 A 이상의 두께로 적층될 수 있다.
상기 제1도전형 반도체층(115)과 상기 활성층(117) 사이에는 제1도전형 클래드층이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(117)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다.
상기 제1도전형 반도체층(115) 아래에는 활성층(117)이 형성된다. 상기 활성층(117)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 상기 활성층(117)은 가시광선 대역부터 자외선 대역까지의 범위 중에서 임의의 피크 파장을 발광할 수 있다.
상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다.
상기 활성층(117) 아래에는 제2도전형 반도체층(119)이 형성된다. 상기 제2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(119)이 P형 반도체층이고, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다.
상기 제2도전형 반도체층(119)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(119)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(117)을 보호할 수 있다.
또한 상기 제1도전형 반도체층(115)은 P형 반도체층, 상기 제2도전형 반도체층(119)은 N형 반도체층으로 구현될 수 있다. 상기 제2도전형 반도체층(119) 아래에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층이 형성할 수도 있다.
상기 발광소자(100)는 상기 제1도전형 반도체층(115), 활성층(117) 및 상기 제2도전형 반도체층(119)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 P는 P형 반도체층이며, 상기 N은 N형 반도체층이며, 상기 -은 P형 반도체층과 N형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물(120)의 최 하층은 제2도전형 반도체층(119)으로 설명하기로 한다.
상기 제2도전형 반도체층(119)과 지지부재(151) 사이에는 반사 전극층(131)이 형성된다. 상기 반사 전극층(131)은 오믹 접촉층, 반사층, 및 확산 방지층, 보호층 중 적어도 하나를 포함한다.
상기 반사 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층/확산 방지층으로 형성되거나, 반사층으로 형성될 수 있다.여기서, 상기 오믹 접촉층은 상기 제2도전형 반도체층(119) 아래에 접촉되며, 그 접촉 면적은 상기 제2도전형 반도체층(119)의 하면 면적의 70% 이상으로 형성될 수 있다. 상기 오믹 접촉층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 오믹 접촉층의 두께는 1~1,000Å로 형성될 수 있다.
상기 반사층은 상기 오믹 접촉층 아래에 반사율이 70% 이상인 물질 예컨대, Al, Ag, Ru, Pd, Rh, Pt, Ir의 금속과 상기의 금속 중 2 이상의 합금 중에서 선택될 수 있다. 상기 반사층의 금속은 상기 제2도전형 반도체층(119) 아래에 오믹 접촉될 수 있으며, 이 경우 상기 오믹 접촉층은 형성하지 않을 수 있다. 상기 반사층의 두께는 1~10,000Å으로 형성될 수 있다.
상기 확산 방지층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있다. 상기 확산 방지층은 서로 다른 층의 경계에서 층간 확산을 방지하게 된다. 상기 확산 방지층의 두께는 1~10,000Å로 형성될 수 있다.
상기 보호층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.
상기 반사 전극층(131)은 투광성 전극층/반사층의 적층 구조를 포함할 수 있으며, 상기 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx의 그룹 중에서 선택될 수 있다. 상기 투광성 전극층의 아래에는 반사층이 형성될 수 있으며, 상기 반사층은 제1굴절률을 갖는 제1층과 제2굴절률을 갖는 제2층이 교대로 2페어 이상 적층된 구조를 포함하며, 상기 제1 및 제2굴절률은 서로 다르고, 상기 제1층과 제2층은 1.5~2.4 사이의 물질 예컨대, 전도성 또는 절연성 물질로 형성될 수 있으며, 이러한 구조는 DBR(distributed bragg reflection) 구조로 정의될 수 있다.
상기 제2도전형 반도체층(119) 및 상기 반사 전극층(131) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 지지부재(151)의 제1영역(A1)에는 적어도 하나의 제1전극(135) 및 적어도 하나의 제1연결 전극(141)이 배치되며, 상기 적어도 하나의 제1전극(135) 및 적어도 하나의 제1연결 전극(141)은 상기 지지부재(151)의 센터 영역보다 제2측면(12)에 더 인접하게 배치된다. 상기 적어도 하나의 제1연결 전극(141)은 상기 적어도 하나의 제1전극(135)과 연결되며, 상기 적어도 하나의 제1전극(135)은 제1도전형 반도체층(115)의 아래에 배치되며 전기적으로 연결된다.
상기 지지부재(151)의 제2영역(A2)에는 적어도 하나의 제3전극(139) 및 적어도 하나의 제3연결 전극(145)이 배치되며, 상기 적어도 하나의 제3전극(139) 및 적어도 하나의 제3연결 전극(145)은 상기 지지부재(151)의 센터 영역보다 제1측면(11)에 더 인접하게 배치된다. 상기 지지부재(151)의 제2측면(11)은 센터 영역을 기준으로 제1측면(11)의 반대측 면이 된다. 상기 적어도 하나의 제3연결 전극(145)은 상기 적어도 하나의 제3전극(139)에 연결되며, 상기 적어도 하나의 제3전극(139)은 제1도전형 반도체층(115) 아래에 배치되며 전기적으로 연결된다. 상기 적어도 하나의 제1전극(135)와 제3전극(139)은 상기 제1도전형 반도체층(115)의 서로 다른 영역에 접촉될 수 있으며, 이에 대해 한정하지는 않는다. 상기의 발광 구조물(120)에서 상기 제1 및 제2영역(A1,A2)은 상기 활성층(117)의 면적에 비해 50% 이하로 형성될 수 있으며, 이보다 넓게 형성될 경우 발광 면적의 감소에 의해 전체적인 휘도가 감소될 수 있다.
상기 지지부재(151)의 센터 영역에는 적어도 하나의 제2전극(137) 및 적어도 하나의 제2연결 전극(143)이 형성된다. 상기 적어도 하나의 제2전극(137)은 상기 제1전극(135) 및 제3전극(139) 사이의 영역에 배치되며, 상기 적어도 하나의 제2연결 전극(143)은 상기 제1연결 전극(141) 및 제3연결 전극(145) 사이의 영역에 배치된다. 즉, 도면에서 지지부재(151) 내에 배치된 전극들(135,137,139 또는 141, 143,145)을 일렬로 형성되는 것으로 도시하였으나, 일렬로 형성하지 않을 수 있으며, 예컨대 적어도 하나의 제2전극(137) 또는 제2연결 전극(143)은 다른 전극이나 센터 라인을 기준으로 상부 또는 하부에 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 적어도 하나의 제2연결 전극(143)은 상기 적어도 하나의 제2전극(135)의 아래에 배치되며 전기적으로 연결되며, 상기 제2전극(135)은 상기 반사 전극층(131)의 아래에 배치되며 상기 반사전극층(131)과 전기적으로 연결된다.
상기 제1전극 및 제3전극(135,137)은 상기 활성층(117) 및 제2도전형 반도체층(119)의 측면과 이격되며, 상기 제1도전형 반도체층(115)의 노출된 하면 면적보다 작은 크기로 형성될 수 있다. 상기 제2전극(137)은 상기 반사 전극층(131)을 통해 상기 제2도전형 반도체층(119)과 물리적 또는/및 전기적으로 접촉될 수 있다. 상기 제1 내지 제3전극(135,137,139)은 전극 패드를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 내지 제3전극(135,137,139)은 접착층, 반사층, 확산 방지층, 및 본딩층 중 적어도 하나를 포함한다. 상기 접착층은 상기 제1도전형 반도체층(115)의 일부 영역(A1) 아래에 오믹 접촉되며, Cr, Ti, Co, Ni, V, Hf 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~1,000Å으로 형성될 수 있다. 상기 반사층은 상기 접착층 아래에 형성되며, 그 물질은 Ag, Al, Ru, Rh, Pt, Pd 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다. 상기 확산 방지층은 상기 반사층 아래에 형성되며, 그 물질은 Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å을 포함한다. 상기 본딩층은 연결 전극들과 본딩되는 층이며, 그 물질은 Al, Ru, Rh, Pt 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.
상기 제1 내지 제3전극(135,137,139)은 동일한 적층 구조이거나 다른 적층 구조로 형성될 수 있다. 상기 제2전극(137)의 적층 구조가 상기 제1 및 제3전극(135,137)의 적층 구조보다 적을 수 있으며, 예컨대 상기 제1 및 제3전극(135,137)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있으며, 상기 제2전극(137)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있다.
상기 제2전극(137)의 상면 면적은 상기 반사전극층(131)의 하면 면적과 동일한 면적이거나, 상기 제2연결 전극(143)의 상면 면적보다 적어도 큰 면적일 수 있다.
상기 제1 내지 제3전극(135,137,139) 중 적어도 하나는 전극 패드로부터 분기된 암(arm) 또는 핑거(finger) 구조와 같은 전류 확산 패턴이 더 형성될 수 있다. 또한 상기 제1 내지 제3전극(135,137,139)의 전극 패드는 하나 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 내지 제3연결 전극(141,143,145)은 상기 지지부재(151) 내에 배치되며, 상기 지지부재(151)의 하부로 노출되어 전원을 공급하는 리드(lead) 기능과 방열 경로를 제공하게 된다. 상기 제1 내지 제3연결 전극(141,143,145)은 기둥 형상일 수 있으며, 예컨대 구형, 원 기둥 또는 다각 기둥과 같은 형상이거나 랜덤한 형상을 포함할 수 있다. 여기서, 상기 다각 기둥은 등각이거나 등각이 아닐 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 내지 제3연결 전극(141,143,145)의 상면 또는 하면 형상은 원형, 다각형을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 내지 제3연결 전극(141,143,145)의 하면은 상면과 다른 면적으로 형성될 수 있으며, 예컨대 상기 하면 면적은 상면 면적보다 더 크거나 작을 수 있다.
상기 제1 내지 제3연결 전극(141,143,145) 중 적어도 하나는 상기 발광 구조물(120)의 하면 너비보다는 작게 형성될 수 있고, 상기 각 전극(135,137,139)의 하면 너비 또는 직경 보다는 크게 형성될 수 있다.
상기 제1 내지 제3연결 전극(141,143,145)의 직경 또는 너비는 1㎛~100,000㎛로 형성될 수 있으며, 그 높이는 1㎛~100,000㎛로 형성될 수 있다. 여기서, 상기 제1 및 제3연결 전극(141,145)의 두께(H1)는 상기 제2연결 전극(143)의 두께(H2)보다 더 길게 형성될 수 있으며, 상기 제1 내지 제3연결 전극(141,143,145)의 하면은 동일한 평면(즉, 수평 면) 상에 배치될 수 있다. 상기 제1 내지 제3연결 전극(141,143,145)의 하면은 상기 지지부재(151)의 평탄한 하면(S6)과 동일 수평 면으로 형성될 수 있으며, 적어도 일부는 다른 평면 상에 배치될 수 있다.
상기 제1 내지 제3연결 전극(141,143,145)은 어느 하나의 금속 또는 합금을 이용하여 단일 층으로 형성될 수 있으며, 상기의 단일 층의 너비 및 높이는 1㎛~100,000㎛로 형성될 수 있으며, 예컨대 상기 단일층 층의 두께는 상기 제2전극(143)의 두께보다 더 두꺼운 높이로 형성될 수 있다.
상기 제1 내지 제3연결 전극(141,143,145)은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들 금속의 선택적 합금 중 어느 하나로 형성될 수 있다. 상기 제1 내지 제3연결 전극(141,143,145)은 상기 제1 내지 제3전극(135,137,139)과의 접착력 향상을 위하여 In, Sn, Ni, Cu 및 이들의 선택적인 합금 중의 어느 한 금속의 본딩층이 형성될 수 있다. 이때 본딩층의 두께는 1~100,000Å이 적용 가능하다.
상기 제1 내지 제3연결 전극(141,143,145)의 표면에는 도금층이 더 형성될 수 있으며, 상기 도금층은 Tin 또는 이의 합금, Ni 또는 이의 합금, Tin-Ag-Cu 합금으로 형성될 수 있으며, 그 두께는 0.5㎛~10㎛로 형성될 수 있다. 이러한 도금층은 다른 본딩층과의 접합을 개선시켜 줄 수 있다.
도 2와 같이, 상기 지지부재(151) 내에서 상기 제1 내지 제3연결 전극(141,143,145)은 하나의 열로 형성되거나, 도 3과 같이 적어도 2열로 배치될 수 있다. 상기 제1 내지 제3연결 전극(141,143,145)의 중심은 같은 선상에 배치될 수 있으며, 서로 다른 열에 배치된 상기 제1 내지 제3연결 전극(141,143,145)은 같은 중심 선상에 배치될 수 있다. 상기 제1 및 제3연결 전극(141,145)은 제1도전형 반도체층(119)에 연결됨으로써, 서로 전기적으로 연결된다. 또한 제1도전형 반도체층(119)의 서로 다른 영역으로 전류가 확산될 수 있다.
상기 발광 소자(100)의 아래에 제2극성의 전원을 공급하는 제2연결 전극(143)을 센터 영역에 배치하고, 제1극성의 전원을 공급하는 제1 및 제3연결 전극(141,145)를 제2연결 전극(143)의 양측에 배치함으로써, 제1극성과 제2극성의 위치를 혼동하는 문제를 개선할 수 있고, 실장에 따른 불량을 방지할 수 있다. 이는 육안으로 지지부재(151)를 통한 연결 전극들(141,143,145)의 극성을 구분할 수 없기 때문에, 미리 정해진 센터 영역에 하나의 극성을 배치하여, 발광 소자의 실장 불량에 따른 수율 저하를 개선시켜 줄 수 있다.
도 10과 같이, 모듈 기판(170)에서 제1극성을 공급하기 위한 상기 제1패드(173) 상에는 상기 발광 소자(100)의 제1연결 전극(141)이 대응되며, 제2극성을 공급하기 위한 상기 제2패드(174) 상에는 상기 발광 소자(100)의 제2연결 전극(143)이 대응되고, 제1극성을 공급하기 위한 상기 제3패드(175) 상에는 상기 발광 소자(100)의 제3연결 전극(145)이 대응된다. 상기 제1패드(173), 제2패드(174) 및 제3패드(175)는 상기 제1 내지 제3연결 전극(141,143,145)과 본딩 물질(177)에 의해 본딩된다.
상기 제1 및 제3연결 전극(141,145)은 상기 제1 및 제3패드(171,175)와 서로 반대로 연결되더라도, 전기적인 극성의 변화는 없게 된다. 예들 들면, 상기 제1패드(173) 상에는 상기 발광 소자(100)의 제3연결 전극(145)이 연결되며, 상기 제3패드(175) 상에는 상기 발광 소자(100)의 제1연결 전극(141)이 연결될 수 있으며, 이러한 연결 회로일지라도 발광 소자(100)는 정상적으로 동작하게 된다.
상기 발광 소자(100)의 아래에 제2극성의 전원을 공급하는 제2연결 전극(143)을 센터 영역에 배치하고, 제1극성의 전원을 공급하는 제1 및 제3연결 전극(141,145)를 제2연결 전극(143)의 양측에 배치함으로써, 제1극성과 제2극성의 위치를 혼동하는 문제를 개선할 수 있고, 실장에 따른 불량을 방지할 수 있다. 이는 육안으로 지지부재(151)를 통한 연결 전극들(141,143,145)의 극성을 구분할 수 없는 경우, 미리 정해진 센터 영역에 하나의 극성을 배치하여, 발광 소자의 실장 불량에 따른 수율 저하를 개선시켜 줄 수 있다.
상기 발광 소자(100)는 상기 제1 내지 제3연결 전극(141,143,145)로부터 공급된 전원에 의해 동작하고, 발생된 열은 상기 제1 내지 제3연결 전극(141,143,145)을 통해 전도된 후, 상기 지지 부재(151)의 전 표면을 통해 방열될 수 있다. 상기 지지 부재(151)의 하면은 상기 모듈 기판(170)의 상면으로부터 이격되며, 그 이격된 거리는 상기 본딩 물질(173)의 두께 정도로 이격될 수 있다.
상기 발광 소자(100)의 상기 제1 내지 제3연결 전극(141,143,145), 및 지지 부재(151)의 하면과 상기 모듈 기판(170)의 상면 사이의 간격은 동일한 간격으로 형성될 수 있다.
상기 모듈 기판(170) 상에는 하나의 발광 소자(100)을 탑재한 구성에 대해 개시하였으나, 복수의 발광 소자를 어레이할 수 있으며, 이에 대해 한정하지는 않는다.
도 1을 참조하면, 상기 절연층(133)은 상기 반사 전극층(131)과 상기 지지부재(151) 사이의 영역과, 상기 발광 구조물(120)과 상기 지지부재(151) 사이에 배치될 수 있다. 상기 절연층(133)은 상기 제2도전형 반도체층(119)의 하면, 상기 제2도전형 반도체층(119) 및 상기 활성층(117)의 측면, 상기 제1도전형 반도체층(115)의 하면에 형성될 수 있다. 상기 절연층(133)은 상기 발광 구조물(120)의 하부 영역 중에서 상기 반사 전극층(131), 상기 제1 내지 제3전극(135,137,139)을 제외한 영역에 형성되어, 상기 발광 구조물(120)의 하부를 전기적으로 보호하게 된다.
상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연층(133)은 발광 구조물(120)의 아래에 플립 본딩을 위한 금속 구조물을 형성할 때, 상기 발광 구조물(120)의 층간 쇼트를 방지하기 위해 형성된다. 상기의 절연층(133)은 상기 발광 구조물(120)의 측면에 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 절연층(133)은 상기 반사 전극층(131)의 하면에 형성되지 않고, 상기 발광 구조물(120)의 표면에만 형성될 수 있다. 이는 상기 반사 전극층(131)의 하면에는 절연성의 지지 부재(151)가 형성됨으로써, 상기 절연층(133)을 상기 반사 전극층(131)의 하면까지 연장하지 않을 수 있다.
상기 절연층(133)은 서로 다른 굴절률을 갖는 제1층과 제2층이 교대로 배치된 DBR 구조로 형성될 수 있으며, 상기 제1층은 SiO2, Si3N4, Al2O3, TiO2 중에서 어느 하나이며, 상기 제2층은 상기 제1층 이외의 물질 중 어느 하나로 형성될 수 있다. 이 경우, 상기 반사 전극층은 형성하지 않을 수 있다.
상기 절연층(133)은 100~10,000Å 두께로 형성되며, 다층 구조로 형성된 경우 각 층은 1~50,000Å의 두께이거나, 각 층당 100~10,000Å의 두께로 형성될 수 있다. 여기서, 상기 다층 구조의 절연층(133)에서 각 층의 두께는 발광 파장에 따라 반사 효율을 변화시켜 줄 수 있다.
상기 지지 부재(151)는 발광 소자(100)를 지지하는 지지층으로 사용된다. 상기 지지 부재(151)는 예컨대, 절연성 재질로 형성되며, 상기 절연성 재질은 예컨대, 실리콘 또는 에폭시와 같은 수지층으로 형성된다. 다른 예로서, 상기 절연성 재질은 페이스트 또는 절연성 잉크를 포함할 수 있다. 상기 절연성 재질의 재질은 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), 및 Polypropylene-imine, Dendrimers (PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 PAMAM-OS(organosilicon)를 단독 또는 이들의 조합을 포함한 수지로 구성될 수 있다. 상기 지지부재(151)는 상기 절연층(133)과 다른 물질로 형성될 수 있다.
상기 지지 부재(151) 내에는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 황화물과 같은 화합물들 중 적어도 하나가 첨가될 수 있다. 여기서, 상기 지지 부재(151) 내에 첨가된 화합물은 열 확산제일 수 있으며, 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 사용될 수 있으며, 이하 설명의 편의를 위해 열 확산제로 설명하기로 한다. 여기서, 상기 열 확산제는 절연성 재질 또는 전도성 재질일 수 있으며, 그 크기는 1Å~100,000Å으로 사용 가능하며, 열 확산 효율을 위해 1,000Å~50,000Å로 형성될 수 있다. 상기 열 확산제의 입자 형상은 구형 또는 불규칙한 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic), 고온 소성 세라믹(HTCC: high temperature co-fired ceramic), 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride) 중 적어도 하나를 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다.
상기 지지 부재(151)는 투광성 또는 비 투광성 재질로 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지 부재(151)는 내부에 세라믹 물질의 분말을 포함함으로써, 지지 부재(151)의 강도는 개선되고, 열 전도율 또한 개선될 수 있다.
상기 지지 부재(151) 내에 포함된 열 확산제는 1~99wt/% 정도의 함량 비율로 첨가될 수 있으며, 효율적인 열 확산을 위해 50~99wt% 범위의 함량 비율로 첨가될 수 있다. 이러한 지지 부재(151) 내에 열 확산제가 첨가됨으로써, 내부에서의 열 전도율은 더 개선될 수 있다. 또한 상기 지지 부재(151)의 열 팽창 계수는 4-11 [x106/℃]이며, 이러한 열 팽창 계수는 상기 기판(111) 예컨대, 사파이어 기판과 동일하거나 유사한 열 팽창 계수를 갖게 되므로, 상기 기판 상에 형성되는 발광 구조물(120)과의 열 팽창 차이에 의해 웨이퍼가 휘어지거나 결함이 발생되는 것을 억제하여 발광 소자의 신뢰성이 저하되는 것을 방지할 수 있다.
여기서, 상기 지지 부재(151)의 하면 면적은 상기 기판(111)의 상면과 실질적으로 동일한 면적으로 형성될 수 있다. 상기 지지 부재(151)의 하면 면적은 상기 제1도전형 반도체층(115)의 상면 면적과 동일한 면적으로 형성될 수 있다. 또한 상기 지지 부재(151)의 하면 너비는 상기 기판(111)의 상면과 상기 제1도전형 반도체층(115)의 상면 너비와 동일한 너비로 형성될 수 있다. 이는 지지 부재(151)를 형성한 다음 개별 칩으로 분리함으로써, 상기 지지부재(151)과 상기 기판(111) 및 상기 제1도전형 반도체층(115)의 측면이 동일 평면 상에 배치될 수 있다.
도 2를 참조하면, 상기 지지 부재(151)의 제1변의 길이(D1)는 상기 기판(111)의 제1변의 길이와 실질적으로 동일하고, 제2변의 길이(D2)는 상기 기판(111)의 제2변의 길이와 실질적으로 동일하게 형성될 수 있다. 또한 제1연결 전극(141)과 제3연결 전극(145) 사이의 간격(D5)는 각 전극 패드 사이의 간격으로서, 발광 소자의 한 변의 길이의 1/2 이상 이격될 수 있다.
상기 제1 및 제2연결 전극(141,143) 사이의 간격(D6)은 상기 제1 및 제3연결 전극(141,145) 사이의 간격(D5)보다 좁은 간격으로 배치될 수 있다. 여기서, 상기 제1 및 제3연결 전극(141,145) 사이의 간격(D5)을 이격시켜 줌으로써, 전류를 전 영역으로 확산시켜 공급할 수 있다.
상기 지지 부재(151)의 하면은 실질적으로 평탄한 면으로 형성되거나, 불규칙한 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 지지 부재(151)의 두께(T1)는 상기 제2연결 전극(143)의 두께(H2)보다 적어도 두껍게 형성될 수 있다. 다른 예로서, 상기 지지 부재(151)의 두께(T1)는 상기 제2연결 전극(143)의 두께(H2)보다 얇게 형성될 수 있으며, 이는 상기 절연층(133)의 두께를 상기 제2연결 전극(137)의 두께보다 더 두껍게 형성함으로써, 상기 지지 부재(151)의 두께가 얇아질 수 있다. 상기 지지 부재(151)의 제2영역의 두께(T2)는 상기 제1연결 전극(141)의 두께보다 더 두껍게 형성될 수 있다. 상기 지지 부재(151)의 두께(T1)은 1㎛~100,000㎛ 범위에서 형성될 수 있으며, 다른 예로서 50㎛~1,000㎛ 범위로 형성될 수 있다.
상기 지지 부재(151)는 상기 제1 내지 제3전극(135,137,139)의 두께보다 두껍게 형성되며, 그 하면이 상기 제1 내지 제3연결 전극(141,143,145)의 하면과 동일한 평면(즉, 수평 면) 상에 배치될 수 있다.
상기 지지 부재(151)는 상기 제1 내지 제3전극(135,137,139) 및 상기 제1 내지 제3연결 전극(141,143,145)의 둘레에 접촉된다. 이에 따라 상기 제1 내지 제3전극(135,137,139)과 상기 제1 내지 제3연결 전극(141,143,145)으로부터 전도된 열은 상기 지지 부재(151)를 통해 확산되고 방열될 수 있다. 이때 상기 지지 부재(151)는 내부의 열 확산제에 의해 열 전도율이 개선되고, 전 표면을 통해 방열을 수행하게 된다. 따라서, 상기 발광 소자(100)는 열에 의한 신뢰성을 개선시켜 줄 수 있다.
또한 상기 지지 부재(151)의 측면(S1-S4)은 상기 발광 구조물(120) 및 상기 기판(111)의 측면과 동일한 평면 (즉, 수직 면) 상에 배치될 수 있다.
상기의 발광 소자(100)는 플립 방식으로 탑재되며, 기판(111)의 상면(S5) 방향으로 대부분의 광이 방출되고, 일부 광은 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면을 통해 방출되기 때문에, 상기 제1 내지 제3전극(135,137,139)에 의한 광 손실을 줄여줄 수 있다. 이에 따라 상기의 발광 소자(100)의 광 추출 효율 및 방열 효율은 개선될 수 있다.
도 4 내지 도 9는 실시 예에 따른 발광 소자의 제조 과정을 나타낸 도면이다. 이하의 제조 과정은 설명의 용이성을 위해 개별 소자로 도시되었으나, 웨이퍼 레벨에서 제조되며, 개별 소자는 후술하는 처리 공정을 통해 제조되는 것으로 설명될 수 있다. 또한 개별 소자의 후술하는 제조 공정으로 한정하는 것이 아니며, 각 공정의 특정 공정에 추가적인 공정 또는 더 적은 공정으로 제조될 수 있다.
도 4를 참조하면, 기판(111)은 성장 장비에 로딩되고, 그 위에 2족 내지 6족 원소의 화합물 반도체가 층 또는 패턴 형태로 형성될 수 있다. 상기 기판(111)은 성장 기판으로 사용된다.
여기서, 상기 기판(111)은 투광성 기판, 절연 기판 또는 전도성 기판으로 이루어질 수 있으며, 예컨대, 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(111)의 상면에는 요철 패턴과 같은 광 추출 구조가 형성될 수 있으며, 이러한 요철 패턴은 광의 임계각을 변화시켜 주어 광 추출 효율을 개선시켜 줄 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator), 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(111) 위에는 제1반도체층(113)이 형성되며, 상기 제1반도체층(113)은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 상기 기판(111)과의 격자 상수의 차이를 줄여주는 버퍼층으로 형성될 수 있다. 상기 제1반도체층(113)은 언도프드 반도체층으로 형성될 수 있으며, 상기 언도프드 반도체층은 의도적으로 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 제1도전형 반도체층(115), 활성층(117) 및 제2도전형 반도체층(119)의 순서로 형성될 수 있다.
상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(115)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(115)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(115) 위에는 활성층(117)이 형성되며, 상기 활성층(117)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조 중 적어도 하나를 포함할 수 있다. 상기 활성층(117)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 활성층(117)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. 여기서, 상기 활성층(117)의 장벽층은 상기 우물층의 밴드 갭보다 높고, 상기 도전형 클래드층은 상기 장벽층의 밴드 갭보다 높게 형성될 수 있다.
상기 활성층(117) 위에는 상기 제2도전형 반도체층(119)이 형성되며, 상기 제 2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(119)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다. 상기 제2도전형 반도체층(119)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(115), 상기 활성층(117) 및 상기 제2도전형 반도체층(119)은 발광 구조물(120)로 정의될 수 있다. 또한 상기 제2도전형 반도체층(119) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나로 형성될 수 있다.
도 5를 참조하면, 발광 구조물(120)의 제1영역(A1)과 제2영역(A2)에 대해 에칭을 수행하게 된다. 상기 발광 구조물(120)의 제1영역(A1)과 제2영역(A2)은 상기 제1도전형 반도체층(115)이 노출될 수 있으며, 상기 제1도전형 반도체층(115)의 노출 부분은 상기 활성층(117)의 상면보다 낮은 높이로 형성될 수 있다.
상기 에칭 과정은 상기 발광 구조물(120)의 상면 영역에 대해 마스크 패턴으로 마스킹한 다음, 상기 발광 구조물(120)의 일부 영역(A1)에 대해 건식 에칭을 수행하게 된다. 상기 건식 에칭은 ICP(Inductively Coupled Plasma) 장비, RIE(Reactive Ion Etching) 장비, CCP(Capacitive Coupled Plasma) 장비, 및 ECR(Electron Cyclotron Resonance) 장비 중 적어도 하나를 포함한다. 다른 에칭 방식으로서, 습식 에칭을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 구조물(120)의 제1 및 제2영역(A1,A2)은 에칭 영역으로서, 임의의 영역으로 설정될 수 있으며, 그 영역(A1)의 개수도 하나 또는 복수로 형성될 수 있다.
도 6을 참조하면, 상기 발광 구조물(120) 위에 반사 전극층(131)을 형성하게 된다. 상기 반사 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 면적보다 작은 면적으로 형성될 수 있으며, 이는 반사 전극층(131)의 제조 과정에 따른 쇼트를 방지할 수 있다. 여기서, 상기 반사 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 에지로부터 소정 거리 이격된 영역과 상기 발광 구조물(120)의 일부 영역(A1)에 마스크로 마스킹한 다음, 스퍼터(Sputter) 장비 또는/및 증착 장비로 증착시켜 줄 수 있다. 상기 반사 전극층(131)은 적어도 반사율이 70% 이상이거나, 적어도 90% 이상인 금속 물질을 포함할 수 있다.
상기 반사 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층으로 형성될 수 있다. 상기 각 층의 물질 및 두께는 도 1의 설명을 참조하기로 한다. 여기서, 상기 도 5의 공정과 상기 도 6의 공정의 순서를 변경될 수 있으며, 이에 대해 한정하지는 않는다.
도 7을 참조하면, 상기 제1도전형 반도체층(115) 위에 제1전극(135) 및 제3전극(139)를 형성하고, 상기 반사 전극층(131) 위에 제2전극(137)을 형성하게 된다. 상기 제1 내지 제3전극(135,137,139)은 전극 형성 영역 이외의 영역을 마스크로 마스킹한 다음, 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 내지 제3전극(135,137,139)은 Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti 및 이들의 선택적인 합금 중에서 선택적으로 형성될 수 있다. 상기 제1 내지 제3전극(135,137,139)은 다층으로 형성될 수 있으며, 예컨대 상기의 물질을 이용하여 접착층/반사층/확산방지층/본딩층 중 적어도 2층을 포함할 수 있다. 상기 제1 내지 제3전극(135,137,139)은 동일 공정으로 동일한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극(137)은 상기 반사 전극층(131)과 상기 제2도전형 반도체층(119)에 물리적으로 접촉될 수 있다.
도 8을 참조하면, 상기 반사 전극층(131) 위에 절연층(133)을 형성하게 된다. 상기 절연층(133)은 스퍼터 또는 증착 방식으로 형성될 수 있다. 상기 절연층(133)은 상기 제1 내지 제3전극(135,137,139)을 제외한 영역 상에 형성되어, 상기 반사 전극층(131) 및 상기 제2도전형 반도체층(119)의 상면, 상기 제1도전형 반도체층(115)의 노출된 영역을 커버하게 된다.
상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 도 7의 전극(135,137,139)의 형성 과정과 도 6의 절연층(133)의 형성 과정은 서로 변경될 수 있다.
도 8을 참조하면, 상기 제1전극(135) 위에 제1연결 전극(141)을 본딩하고, 상기 제2전극(137) 위에 제2연결 전극(143)을 본딩하며, 제3전극(139) 위에 제3연결 전극(145)을 본딩하게 된다. 상기 제1 및 제3연결 전극(141,145)는 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제1 및 제3전극(135,139) 상에 본딩된다. 상기 제1 및 제3연결 전극(141,145)은 상기 제1도전형 반도체층(115)의 상면에 대해 수직한 방향으로 배치될 수 있다. 상기 제2연결 전극(143)은 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제2전극(137) 상에 본딩된다. 상기 제2연결 전극(143)은 상기 제2도전형 반도체층(119)의 상면에 대해 수직한 방향으로 배치될 수 있다.
도 9를 참조하면, 지지 부재(151)는 상기 절연층(133) 위에 스퀴지, 디스펜싱, 또는 몰딩 방식으로 소정 두께로 형성하게 된다. 상기 지지 부재(151)는 실리콘 또는 에폭시와 같은 수지물 내에 열 확산제를 첨가하여 절연성 지지층으로 형성된다.
상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질 예컨대, 세라믹 재질을 포함할 수 있다. 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의될 수 있다.
상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. 상기 열 확산제는 상기 지지 부재(151) 내에 1~99Wt/% 정도로 포함될 수 있어, 열 확산 효율을 위해 50% 이상으로 첨가될 수 있다.
상기 지지 부재(151)는 잉크 또는 페이스트에 고분자 물질을 혼합하여 형성될 수 있으며, 상기 고분자 물질의 혼합 방식은 볼밀, 유성 볼밀, 임펠라 믹싱, Bead Mill, Basket Mill 을 이용한다. 이 경우 고른 분산을 위하여 용매와 분산제가 사용될 수 있으며, 용매는 점도 조절을 위해 첨가되며, 잉크의 경우 3 ~ 400Cps, 페이스트의 경우 1000 ~ 1백만 Cps 가 바람직하다. 또한, 그 종류는 물, 메탄올(Methanol), 에탄올(ethanol), 이소프로판올(isopropanol), 부틸카비톨(butylcabitol), MEK, 톨루엔(toluene), 자일렌(xylene), 디에틸렌글리콜(DiethyleneGlycol; DEG), 포름아미드(Formamide; FA), α-테르핀네올(α-terpineol; TP), γ-부티로락톤(γ-butylrolactone; BL), 메틸셀루로솔브(Methylcellosolve; MCS), 프로필메틸셀루로솔브(Propylmethylcellosolve; PM) 중 단독 또는 복수의 조합을 포함할 수도 있다. 추가적으로 입자간 결합을 증가 시키기 위해, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, Trimethylsilyl
tricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acid
등의 실란 계열의 첨가물이 들어 갈 수 있으나, 이의 경우 겔화 (gelation)의 위험
성이 있으므로 첨가의 선택은 신중을 기해야 한다. 상기 지지 부재(151)에 대해 소정 온도 예컨대, 200℃±100℃ 내에서 경화되며, 이러한 경화 온도는 반도체층에 영향을 주지 않는 범위이다.
여기서, 제조 공정 상에서, 솔더 범프와 같은 연결 전극은 미리 제조하여 본딩한 후, 상기 연결 전극의 둘레에 지지 부재를 형성할 수 있다. 반대로 잉크 또는 페이스트와 같은 절연층은 프린트 또는 디스펜싱한 다음, 경화시킨 후, 연결 전극에 상응하는 구멍을 형성한 후, 전도성 재질을 채워 연결 전극을 형성할 수 있다.
상기 지지 부재(151)는 상기 제1 내지 제3전극(135,137,139) 및 상기 제1 내지 제3연결 전극(141,143,145)의 둘레에 채워지게 된다. 상기 지지 부재(151)의 상면에는 상기 제1 내지 제3연결 전극(141,143,145)의 상면이 노출된다.
상기 지지 부재(151)는 절연성 지지층으로서, 상기 제1 내지 제3연결 전극(141,143,145)을 지지하게 된다. 또한 다른 예로서, 상기 지지 부재(151)를 형성한 후, 상기 지지 부재(151) 내에 연결 전극 구멍을 형성한 후, 상기 제1 및 제2 연결 전극(141,143)을 형성할 수 있다.
상기 지지 부재(151)의 두께는 상기 제1연결 전극(141) 및 제2연결 전극(143)의 상면 높이와 동일한 높이를 갖는 두께로 형성되거나, 상기 제1 내지 제3연결 전극(141,143,145)의 상면이 노출되는 정도로 형성될 수 있다.
이후, 도 9의 기판(111)의 표면 중 탑면 영역에 대해 폴리싱하여 상기 기판(111)의 두께를 300㎛ 이하 예컨대, 150㎛의 두께로서, 30㎛~150㎛ 범위의 두께로 형성될 수 있다. 이는 발광 소자(100) 내에 상기 기판(111)의 반대측에 별도의 지지 부재(151)을 더 구비함으로써, 기판(111)이 광을 방출하는 층으로 사용되므로, 상기 기판(111)의 두께는 더 얇게 가공될 수 있다. 여기서, 상기 지지 부재(151), 상기 제1 내지 제3연결 전극(141,143,145)의 표면을 CMP(chemical mechanical polishing) 공정과 같은 폴리싱 공정을 수행할 수 있으며, 이에 대해 한정하지는 않는다.
또한 상기 기판(111)의 상면에 대해 에칭을 수행하여 복수의 볼록부를 갖는 패턴부를 형성하게 된다. 상기 기판(111)의 상면 및 측면 중 적어도 하나에는 형광체층이 형성될 수 있으며, 상기 형광체층은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 상기 활성층(115)로부터 방출된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다. 상기 형광체층의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 1~10,000㎛의 두께로 형성될 수 있다. 상기 형광체층의 두께는 발광 구조물(120)의 두께 방향의 길이일 수 있다.
상기와 같이 제조된 발광 소자는 웨이퍼 레벨에서 패키징되며, 개별 칩 단위로 스크라이빙, 브레이킹 또는/및 커팅하여, 도 1과 같은 개별 발광 소자로 제공될 수 있다. 상기 발광 소자는 웨이퍼 레벨에서 패키징됨으로써, 모듈 기판 상에 별도의 와이어 없이 플립 본딩 방식으로 탑재될 수 있다. 또한 발광 소자는 광이 방출되는 출사 영역이 전극 방향이 아닌 기판 또는 발광 구조물의 상면 및 측면 방향으로 배치됨으로써, 광 손실을 줄일 수 있고, 휘도 및 광 분포를 개선시켜 줄 수 있다.
도 10은 도 1의 발광 소자를 갖는 발광 모듈을 나타낸 도면이다.
도 10을 참조하면, 발광 소자(100)는 모듈 기판(170) 상에 플립 방식으로 탑재된다. 상기 모듈 기판(170)은 금속층(171) 상에 절연층(172)이 배치되고, 상기 절연층(172) 상에 제1패드(173), 제2패드(174) 및 제3패드(175)가 형성되며, 상기 제1패드(173), 제2패드(174) 및 제3패드(175)는 랜드 패턴으로서, 전원을 공급해 주게 된다. 상기 절연층(172) 상에는 상기 패드(173,174,175) 영역을 제외한 영역에 보호층(176)이 형성되며, 상기 보호층(176)은 솔더 레지스트(Solder resist) 층으로서, 백색 또는 녹색 보호층을 포함한다. 상기 보호층(176)은 광을 효율적으로 반사시켜 주어, 반사 광량을 개선시켜 줄 수 있다.
상기 모듈 기판(170)은 상기의 패드(171,173,715)를 갖는 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(170)은 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
상기 발광 소자(100)의 제1연결 전극(141)은 모듈 기판(170)의 제1패드(173) 상에 배치되며, 상기 제2연결 전극(143)은 모듈 기판(170)의 제2패드(174) 상에 대응되며, 제3연결 전극(145)은 모듈 기판(170)의 제3패드(175) 상에 대응된다. 상기 제1패드(173), 제2패드(174) 및 제3패드(175)는 상기 제1 내지 제3연결 전극(141,143,145)과 본딩 물질(177)에 의해 본딩된다.
상기 제1 및 제3연결 전극(141,145)은 상기 제1 및 제3패드(171,175)와 서로 반대로 연결되더라도, 전기적인 극성의 변화는 없게 된다. 상기 발광 소자(100)의 아래에 제2극성의 전원을 공급하는 제2연결 전극(143)을 센터 영역에 배치하고, 다른 극성의 전원을 공급하는 제1 및 제3연결 전극(141,145)를 제2연결 전극(143)의 양측에 배치함으로써, 서로 다른 극성 간의 위치를 혼동하는 문제를 개선할 수 있고, 실장에 따른 불량을 방지할 수 있다. 이는 육안으로 지지부재(151)를 통한 연결 전극들(141,143,145)의 극성을 구분할 수 없기 때문에, 미리 정해진 센터 영역에 하나의 극성을 배치하여, 발광 소자의 실장 불량에 따른 수율 저하를 개선시켜 줄 수 있다.
상기 지지 부재(151)의 하면은 상기 모듈 기판(170)의 상면으로부터 이격되며, 그 이격된 거리는 상기 본딩 물질(173)의 두께 정도로 이격될 수 있다. 상기 발광 소자(100)의 상기 제1 내지 제3연결 전극(141,143,145), 및 지지 부재(151)의 하면과 상기 모듈 기판(170)의 상면 사이의 간격은 동일한 간격으로 형성될 수 있다. 상기 모듈 기판(170) 상에는 하나의 발광 소자(100)을 탑재한 구성에 대해 개시하였으나, 복수의 발광 소자를 어레이할 수 있으며, 이에 대해 한정하지는 않는다.
도 11은 도 1의 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.
도 11을 참조하면, 발광 소자 패키지(200)는 캐비티(212)를 갖는 몸체(211)와, 상기 몸체(211)의 캐비티(212)에 적어도 일부가 배치된 제1 내지 제3리드 전극(215,216,217), 몰딩 부재(219) 및 적어도 하나의 발광소자(100)를 포함한다.
상기 몸체(211)는 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열, 실리콘 또는 에폭시와 같은 수지 계열 중에서 선택적으로 사출 성형되거나, 단층 또는 다층의 기판 적층 구조로 형성될 수 있다. 상기 몸체(211)는 발광 소자(100)의 방출 파장에 대해 90% 이상을 반사하는 재질 또는 50% 이상을 투과하는 재질로 형성될 수 있다.
상기 몸체(211)의 캐비티(212)는 광 출사 영역으로서, 상기 몸체(211)의 상부가 개방된 구조를 포함한다. 상기 캐비티(212)의 적어도 한 측면(212A)은 캐비티(212)의 바닥면에 대해 경사지거나 수직하게 형성될 수 있다. 상기 캐비티(212)의 적어도 한 측면(212A)의 경사 각도는 5도 이상 및 90도 이하로 형성될 수 있다. 상기 캐비티(212)의 측면(212A)은 상기 발광 소자(100)의 지지부재(151)의 측면에 더 가깝게 배치될 수 있다.
상기 캐비티(212)에는 상기 제1 내지 제3리드 전극(215,216,217)의 적어도 일부가 배치되며, 상기 제1리드 전극(215) 및 제2리드 전극(217)은 간극부(214)에 의해 서로 이격된다. 상기 간극부(214)는 상기 몸체(211)의 재질로 형성되거나, 다른 절연 재질로 형성될 수 있다.
상기 제1 내지 제3리드 전극(215,216,217)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있다. 또한, 상기 제1 내지 제3리드 전극(215,216,217)은 단층 또는 다층 구조의 리드 프레임으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 및 제2리드 전극(215,217)의 두께는 0.8mm~3mm로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 캐비티(212)의 바닥에 배치된 상기 제1 내지 제3리드 전극(215,216,217)의 하면은 상기 몸체(211)의 하면과 동일 수평 면상에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 내지 제3리드 전극(215,216,217)의 적어도 일부는 절곡된 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 내지 제3리드 전극(215,216,217)의 적어도 한 표면에는 상기 몸체(211) 및 상기 간극부(214)와의 접촉 면적을 증가시켜 주기 위해, 러프한 면으로 형성될 수 있다. 이에 따라 내습성이 강한 발광 소자 패키지를 제공할 수 있다.
다른 예로서, 상기 캐비티(212)의 바닥에는 오목부가 배치되며, 상기 오목부에는 상기 제1 내지 제3리드 전극(215,216,217)가 배치될 수 있고, 상기 오목부 내에서 상기 발광 소자(100)의 하부 전극들이 전기적으로 연결될 수 있다. 상기의 오목부 깊이는 상기 발광 소자(100)의 지지부재의 하면으로부터 활성층과의 거리보다는 낮고 상기 지지부재(151)의 상면과의 거리보다는 깊게 형성될 수 있다.
상기 제1 및 제3리드 전극(215,217)은 상기 몸체(211) 내에서 서로 연결되거나, 상기 몸체(211) 외부에서 서로 연결될 수 있다.
상기 발광 소자(100)는 상기 제1 내지 제3리드 전극(215,216,217) 위에 플립 방식으로 본딩된다. 즉, 상기 발광 소자(100)의 제1연결 전극(141)은 제1리드 전극(215) 상에 본딩되며, 상기 제2연결 전극(143)은 제2리드 전극(216) 상에 본딩되며, 상기 제3연결 전극(145)은 제3리드 전극(217) 상에 본딩된다. 상기 제1 내지 제3연결 전극(141,143,145)은 직접 본딩 예컨대, 유테틱 본딩되거나, 솔더와 같은 접합 부재로 본딩될 수 있다.
여기서, 발광 소자(100)의 상기 제1 및 제3연결 전극(141,145)을 다른 패드 예컨대, 상기 제3 및 제1리드 전극(217,215)로 각각 연결되더라도, 전기적인 극성의 변화는 없게 된다. 예들 들면, 상기 제1리드 전극(215) 상에는 상기 발광 소자(100)의 제3연결 전극(145)이 연결되며, 상기 제3리드 전극(217) 상에는 상기 발광 소자(100)의 제1연결 전극(141)이 연결될 수 있으며, 이러한 연결 회로일지라도 발광 소자(100)는 정상적으로 동작하게 된다.
상기 발광 소자(100)의 아래에 제2극성의 전원을 공급하는 제2연결 전극(143)을 센터 영역에 배치하고, 제1극성의 전원을 공급하는 제1 및 제3연결 전극(141,145)를 제2연결 전극(143)의 양측에 배치함으로써, 제1극성과 제2극성의 위치를 혼동하는 문제를 개선할 수 있고, 실장에 따른 불량을 방지할 수 있다. 이는 육안으로 지지부재(151)를 통한 연결 전극들(141,143,145)의 극성을 구분할 수 없기 때문에, 미리 정해진 센터 영역에 하나의 극성을 배치하여, 발광 소자의 실장 불량에 따른 수율 저하를 개선시켜 줄 수 있다.
상기 제1리드 전극(215)과 상기 제1연결 전극(141) 사이의 간격은 상기 제2리드 전극(217)과 상기 제2연결 전극(143) 사이의 간격과 동일한 간격으로 형성될 수 있다. 또한 상기 발광 소자(100)의 지지부재(151)의 하면은 상기 제1 내지 제3리드 전극(215,216,217)과 대응하게 배치되며, 동일한 간격으로 이격될 수 있다.
상기 발광 소자(100)의 지지 부재(151)는 상기 제1 내지 제3리드 전극(215,216,217) 상에 전도성 물질로 접촉됨으로써, 상기 제1 내지 제3리드 전극(215,216,217)을 통해 열 전도하게 된다. 상기 발광 소자(100)는 상기 제1 내지 제3연결 전극(141,143,145) 중 적어도 하나를 복수로 구비하여, 상기 제1 내지 제3리드 전극(215,216,217)과의 전기적인 접합 영역을 증가시켜 줄 수 있고, 열 전도 효율을 또한 개선시켜 줄 수 있다.
상기 캐비티(212) 내에는 몰딩 부재(219)가 형성되며, 상기 몰딩 부재(219)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있다. 상기 몰딩 부재(219) 내에는 형광체를 포함할 수 있다. 또한 상기 몰딩 부재(219)는 투광성 수지층이 적어도 한 층으로 형성될 수 있으며, 상기의 형광체는 상기 발광 소자(100)의 상면에 접촉되거나, 이격되는 형태로 첨가될 수 있다.
상기 발광소자(100)의 발광 구조물(120)내에서 발생된 광은 발광 소자(100)의 상면 및 측면을 통해 방출되며, 상기 방출된 광은 상기 몰딩 부재(219)를 통해 방출될 수 있다. 또한 상기 발광 구조물(120)로부터 하 방향으로 진행하는 광은 상기 발광 구조물(120)과 지지부재(151) 사이에 배치된 반사 금속을 갖는 반사 전극층(131)에 의해 반사됨으로써, 광 추출 효율이 개선될 수 있다.
상기 발광 소자 패키지(200)는 상기에 개시된 실시 예들의 발광 소자 중 하나 또는 복수로 탑재할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 형광체층을 갖는 다른 실시 예의 발광 소자가 탑재된 경우, 상기 몰딩 부재(219) 내에 별도의 형광체를 첨가하지 않을 수 있으며, 서로 다른 형광체 또는 서로 유사한 컬러를 발광하는 형광체를 첨가할 수 있다.
도 12는 도 1의 발광 소자의 변형 예를 나타낸 도면이다. 상기 도 12를 설명함에 있어서, 도 1과 동일한 부분에 대해서는 도 1의 설명을 참조하기로 한다.
도 12를 참조하면, 발광 소자는 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1 내지 제3전극(135,137,139), 제1 내지 제3연결 전극(141,143,145), 및 지지부재(151)를 포함한다.
발광 소자는 발광 구조물(120)으로부터 도 1의 기판이 제거된 구조이다.
상기의 기판은 물리적 및 화학적 제거 방식 중 적어도 하나를 포함하며, 예컨대 상기 기판에 레이저를 조사하여 상기 기판을 상기 발광 구조물로부터 분리시켜 제거할 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(120)의 상면에는 요철 패턴과 같은 패턴부(115A)가 형성될 수 있으며, 상기 패턴부(115A)는 제1도전형 반도체층(115)의 상부 에칭에 의해 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 발광 구조물(120)의 상면 및 측면 중 적어도 상면에는 형광체층(161)이 도포될 수 있다. 상기 형광체층(161)은 상기 발광 구조물(120)로부터 방출된 일부 광을 변환시켜 주게 된다.
상기 형광체층(161)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 상기 활성층(115)로부터 방출된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다.
도 13은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이며, 도 14는 도 12의 발광 소자의 저면도의 제1예이며, 도 15는 도 12의 발광 소자의 저면도의 제2예를 나타낸 도면이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 13 및 도 14를 참조하면, 발광 소자(101)는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1 내지 제3전극(135,137,138), 제1 내지 제3연결 전극(141,143,144), 및 지지부재(151)를 포함한다.
실시 예는 제1도전형 반도체층(115)에 연결된 적어도 하나의 제1전극(135)를 센터 영역(A3)에 배치하고, 반사 전극층(131)에 연결된 적어도 하나의 제2 및 제3전극(137,138)을 상기 적어도 하나의 제1전극(135)의 양측에 배열한 구성이다.
상기 지지부재(151)에서 상기 적어도 하나의 제1전극(135)의 아래에는 적어도 하나의 제1연결 전극(141)이 배치되고, 상기 적어도 하나의 제2전극(137)의 아래에는 적어도 하나의 제2연결 전극(143)이 배치되며, 상기 적어도 하나의 제3전극(138)의 아래에는 상기 적어도 하나의 제3연결 전극(144)이 배치된다. 상기 적어도 하나의 제2 및 제3전극(137,138)은 반사 전극층(131)의 아래에 배치되며 전기적으로 연결된다. 상기 적어도 하나의 제2전극(137)와 제3전극(138)은 상기 반사 전극층(131)의 서로 다른 영역에 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
도 13 및 도 14와 같이, 상기 적어도 하나의 제2연결 전극(143)은 상기 지지부재(151)의 하면(16)에서 센터 영역을 기준으로 제2측면(12)에 인접하게 배치되며, 상기 적어도 하나의 제3연결 전극(144)은 상기 지지 부재(151)의 하면(161)에서 센터 영역을 기준으로 제1측면(11)에 인접하게 배치된다.
상기 제1 내지 제3전극(135,137,138) 중 적어도 하나는 전극 패드로부터 분기된 암(arm) 또는 핑거(finger) 구조와 같은 전류 확산 패턴이 더 형성될 수 있다. 또한 상기 제1 내지 제3전극(135,137,138)의 전극 패드는 하나 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 내지 제3연결 전극(141,143,144)은 상기 지지부재(151) 내에 배치되며, 상기 지지부재(151)의 하부로 노출되어 전원을 공급하는 리드(lead) 기능과 방열 경로를 제공하게 된다. 상기 제1 내지 제3연결 전극(141,143,144)은 기둥 형상일 수 있으며, 예컨대 구형, 원 기둥 또는 다각 기둥과 같은 형상이거나 랜덤한 형상을 포함할 수 있다. 여기서, 상기 다각 기둥은 등각이거나 등각이 아닐 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 내지 제3연결 전극(141,143,144)의 상면 또는 하면 형상은 원형, 다각형을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 내지 제3연결 전극(141,143,144)의 하면은 상면과 다른 면적으로 형성될 수 있으며, 예컨대 상기 하면 면적은 상면 면적보다 더 크거나 작을 수 있다.
상기 제1 내지 제3연결 전극(141,143,144)의 하면은 동일한 평면(즉, 수평 면) 상에 배치될 수 있다. 상기 제1 내지 제3연결 전극(141,143,144)의 하면은 상기 지지부재(151)의 평탄한 하면(S6)과 동일 수평 면으로 형성될 수 있으며, 적어도 일부는 다른 평면 상에 배치될 수 있다.
도 14와 같이, 상기 지지부재(151) 내에서 상기 제1 내지 제3연결 전극(141,143,144)은 하나의 열로 형성되거나, 도 15와 같이 적어도 2열로 배치될 수 있다. 상기 제1 내지 제3연결 전극(141,143,144)의 중심은 같은 선상에 배치될 수 있으며, 서로 다른 열에 배치된 상기 제1 내지 제3연결 전극(141,143,144)은 같은 중심 선상에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 및 제3연결 전극(141,144)은 서로 전기적으로 연결되며 제2도전형 반도체층(119)에 접속된다.
상기의 구조는 제1전극(135)의 개수를 제2 및 제3전극(137,138)의 개수보다 적게 형성됨으로써, 활성층(117)의 면적을 도 1에 비해 증가시켜 주어, 발광 면적이 감소되는 것을 줄여줄 수 있다. 또한 상기 제2 및 제3연결 전극(143,144)를 정상적으로 탑재하거나 서로 반대로 탑재하더라도, 발광 소자의 전기적인 극성의 변화는 없게 된다. 상기 발광 소자는 제1극성의 전원을 공급하는 제1연결 전극(141)을 센터 영역에 배치하고, 제2극성의 전원을 공급하는 제1 및 제3연결 전극(143,144)를 제1연결 전극(141)의 양측에 배치함으로써, 제1극성과 제2극성의 위치를 혼동하는 문제를 개선할 수 있고, 실장에 따른 불량을 방지할 수 있다. 이는 육안으로 지지부재(151)를 통한 연결 전극들(141,143,144)의 극성을 구분할 수 없기 때문에, 미리 정해진 센터 영역에 하나의 극성을 배치하여, 발광 소자의 실장 불량에 따른 수율 저하를 개선시켜 줄 수 있다.
도 16은 도 13의 발광 소자의 저면도의 제3예를 나타낸 도면이다.
도 16을 참조하면, 발광 소자는 지지부재(151)의 각 모서리 영역 중 제2측면에 인접한 모서리 영역에 제2연결 전극(143)을 배치하고, 제1측면에 인접한 모서리 영역에 제3연결 전극(144)를 배치하게 된다. 그리고, 지지부재(151)의 센터 영역에 적어도 하나의 제1연결 전극(141)를 배치하게 된다. 이러한 구성은 적어도 한 극성의 연결 전극이 다른 극성의 연결 전극에 비해 4배 이상 많은 개수로 배치될 수 있다. 또한 각 모서리 영역에 연결 전극을 배치함으로써, 발광 구조물의 전 영역에서 전류를 확산시켜 줄 수 있다.
도 17은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이며, 도 18은 도 17의 발광 소자의 저면도의 제1예이며, 도 18은 도 17의 발광 소자의 제2예를 나타낸 도면이다. 제3실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 17을 참조하면, 발광 소자(102)는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1 내지 제3전극(135,137,137A,139), 제1 내지 제3연결 전극(141,143,143A,145), 및 지지부재(151)를 포함한다.
상기 발광 소자는 지지부재(151)의 센터 영역에 복수의 제2전극(137,137A) 및 복수의 제2연결 전극(143,143A)을 포함한다. 상기 복수의 제2연결 전극(143,143A)은 제2전극(137,137A) 중 적어도 하나에 연결될 수 있으며, 이에 대해 한정하지는 않는다. 상기 복수의 제2연결 전극(143,143A)은 서로 이격될 수 있으며, 이에 대해 한정하지는 않는다.
도 18과 같이, 지지부재(151) 내에 제1 내지 제3연결 전극(141,143,143A,145)은 1열로 배치될 수 있으며, 도 19와 같이, 지지부재(151) 내에 제1 내지 제3연결 전극(141,143,143A,145)은 적어도 2열로 배치될 수 있다. 다른 예로서, 상기 지지부재(151) 내에 제1열에는 제1연결 전극(141)이 배치되고, 제2열에는 제2연결 전극(143,143A) 중 적어도 하나가 배치되며, 제3연결 전극(145)은 제1열 및 제2열 중 적어도 하나에 배치되거나, 어긋나게 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 20은 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이며, 도 21은 도 20의 발광 소자의 저면도의 제1예이며, 도 22은 도 20의 발광 소자의 제2예를 나타낸 도면이다. 제4실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 20을 참조하면, 발광 소자(103)는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1 내지 제3전극(135,135A,137,139), 제1 내지 제3연결 전극(141,141A,143,145), 및 지지부재(151)를 포함한다.
상기 발광 소자(103)는 지지부재(151)의 센터 영역에 복수의 제1전극(135,135A) 및 복수의 제1연결 전극(141,141A)을 포함한다. 상기 복수의 제1연결 전극(141,141A)은 제1전극(135,135A) 중 적어도 하나에 연결되거나, 일대일 연결될 수 있으며, 이에 대해 한정하지는 않는다. 상기 복수의 제1연결 전극(141,141A)은 서로 이격될 수 있으며, 이에 대해 한정하지는 않는다.
도 21과 같이, 지지부재(151) 내에 제1 내지 제3연결 전극(141,141A,143,145)은 1열로 배치될 수 있으며, 도 22와 같이, 지지부재(151) 내에 제1 내지 제3연결 전극(141,141A,143,145)은 적어도 2열로 배치될 수 있다. 다른 예로서, 상기 지지부재(151) 내에 제1열에는 제1연결 전극(141)이 배치되고, 제2열에는 제1연결 전극(141A) 중 적어도 하나가 배치되며, 제2연결 전극(143,143A)은 제1열 및 제2열 중 적어도 하나에 배치되거나, 어긋나게 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 23은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 23을 참조하면, 발광 소자는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1 및 제2전극(135B,137,137A), 제1 내지 제3연결 전극(141,141A,143,145), 및 지지부재(151)를 포함한다.
복수의 제1연결 전극(141,141A)은 상기 제1전극(135B) 상에 배치되고 서로 연결될 수 있다. 상기 제1전극(135B)은 상기 제1도전형 반도체층(115)에 접촉된 영역의 상면 너비는 좁고, 상기 복수의 제1연결 전극(141,141A)와 대응되는 하면 너비는 상기 상면 너비보다 더 넓게 형성될 수 있다.
상기 기판(111) 상에는 요철 패턴과 같은 패턴부(112) 및 형광체층(161) 중 적어도 하나가 형성될 수 있다.
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함한다. 도 24 및 도 25에 도시된 표시 장치, 도 26에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 24는 실시 예에 따른 표시 장치의 분해 사시도이다.
도 24를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 모듈 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자(100)를 포함하며, 상기 발광 소자(100)는 상기 모듈 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 다른 예로서, 상기 모듈 기판(1033) 위에는 상기의 발광 소자 패키지가 어레이될 수 있다.
상기 모듈 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 모듈 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 다수의 발광 소자(100)는 상기 모듈 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 도광판(1041)의 적어도 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 25는 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 25를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(100)가 어레이된 모듈 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 모듈 기판(1120)과 상기 발광 소자(100)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. 상기 모듈 기판(1120) 위에는 실시 예에 따른 발광 소자가 어레이되거나, 발광 소자 패키지가 어레이 될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
도 26은 실시 예에 따른 조명 장치의 사시도이다.
도 26을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 모듈 기판(1532)과, 상기 모듈 기판(1532)에 탑재되는 실시 예에 따른 발광소자(100)를 포함할 수 있다. 상기 발광 소자(100)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. 상기 모듈 기판(1532) 위에는 발광 소자가 플립 방식으로 탑재되거나, 발광 소자 패키지가 어레이될 수 있다.
상기 모듈 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 상기 모듈 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 모듈 기판(1532) 상에는 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상기한 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 발광소자, 111: 기판, 112: 패턴부, 113: 버퍼층, 115:제1도전형 반도체층, 117:활성층, 119:제2도전형 반도체층, 120:발광 구조물, 131:반사 전극층, 133:절연층, 135,135A,137,137A,138,139: 전극, 141,141A,143,143A,144,145:연결 전극, 151: 지지 부재, 170:모듈 기판, 200:발광 소자 패키지

Claims (13)

  1. 제1도전형 반도체층; 상기 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물;
    상기 발광 구조물 아래에 지지부재;
    상기 제2도전형 반도체층과 상기 지지부재 사이에 배치된 반사전극층;
    상기 지지부재의 제1영역에 배치된 적어도 하나의 제1연결 전극;
    상기 지지부재의 제2영역에 배치된 적어도 하나의 제2연결 전극; 및
    상기 지지부재의 제3영역에 배치된 적어도 하나의 제3연결 전극을 포함하며,
    상기 지지부재는 상기 제1내지 제3연결 전극의 둘레에 배치되며,
    상기 적어도 하나의 제3연결 전극은 상기 적어도 하나의 제1 및 제2연결 전극 사이에 배치되며,
    상기 적어도 하나의 제1 및 제2연결 전극은 전기적으로 연결되는 발광 소자.
  2. 제1항에 있어서, 상기 적어도 하나의 제1 및 제3연결 전극과 상기 제1도전형 반도체층 사이에 배치된 적어도 하나의 제1전극을 포함하며,
    상기 적어도 하나의 제2연결 전극은 상기 반사 전극층 사이에 배치된 적어도 하나의 제2전극을 포함하는 발광 소자.
  3. 제1항에 있어서, 상기 적어도 하나의 제1 및 제3연결 전극과 상기 반사 전극층 사이에 배치된 적어도 하나의 제2전극을 포함하며,
    상기 적어도 하나의 제2연결 전극과 상기 제1도전형 반도체층 사이에 배치된 적어도 하나의 제1전극을 포함하는 발광 소자.
  4. 제3항 또는 제4항에 있어서, 상기 적어도 하나의 제2연결 전극은 상기 적어도 하나의 제1연결 전극과 제3연결 전극 사이의 영역에 복수로 배치되는 발광 소자.
  5. 제4항에 있어서, 상기 제1 내지 제3연결 전극은 상기 지지부재의 제1측면과 상기 제1측면의 반대측 제2측면 사이에 적어도 2열 또는 적어도 2행으로 배치되는 발광 소자.
  6. 제5항에 있어서, 서로 다른 열 또는 행에 배치된 상기 제2연결 전극들의 중심은 같은 선상에 배치되는 발광 소자.
  7. 제1항에 있어서, 상기 제1 내지 제3연결 전극의 중심은 같은 선상에 배치되는 발광 소자.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 지지부재의 하면은 상기 적어도 하나의 제 1내지 제3연결 전극의 하면과 동일한 평면으로 배치되는 발광 소자.
  9. 제8항에 있어서, 상기 지지 부재는 세라믹 재질이 첨가된 수지 재질을 포함하며, 상기 지지 부재의 측면은 상기 발광 구조물의 적어도 한 층의 측면과 동일한 평면으로 배치되는 발광 소자.
  10. 제8항에 있어서, 상기 발광 구조물 위에 투광성의 기판 및 형광체층 중 적어도 하나를 포함하는 발광 소자.
  11. 제1항에 있어서, 상기 발광 구조물과 상기 지지부재 사이에 절연층을 더 포함하는 발광 소자.
  12. 개방된 상부를 갖는 캐비티를 포함하는 몸체;
    상기 몸체의 캐비티에 적어도 일부가 배치된 제1리드 전극;
    상기 몸체의 캐비티에 적어도 일부가 배치된 제3리드 전극;
    상기 캐비티 내에서 상기 제1리드 전극과 상기 제3리드 전극 사이에 배치된 제2리드 전극;
    상기 캐비티에 배치되며, 상기 제1내지 제3리드 전극에 대응되는 제1 내지 제3연결 전극을 포함하는 청구항 제1항 내지 제3항 중 어느 하나의 발광 소자; 및
    상기 캐비티에 몰딩 부재를 포함하는 발광 소자 패키지.
  13. 상부에 제1 내지 제3패드가 배열된 모듈 기판; 및
    상기 모듈 기판의 제1 내지 제3패드에 대응되는 제1 내지 제3연결 전극을 포함하는 청구항 제1항 내지 제3항의 발광 소자를 포함하며,
    상기 발광 소자는 상기 모듈 기판 상에 복수개가 배열되는 발광 모듈.
KR1020120000723A 2012-01-03 2012-01-03 발광소자, 발광 소자 패키지 및 발광 모듈 KR101901839B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120000723A KR101901839B1 (ko) 2012-01-03 2012-01-03 발광소자, 발광 소자 패키지 및 발광 모듈
TW101149919A TWI606618B (zh) 2012-01-03 2012-12-25 發光裝置
CN201210593066.7A CN103187512B (zh) 2012-01-03 2012-12-31 发光器件
US13/732,628 US9595640B2 (en) 2012-01-03 2013-01-02 Light emitting device, light emitting device package and light emitting module
EP13150058.9A EP2613370B1 (en) 2012-01-03 2013-01-02 Light emitting diode and package with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120000723A KR101901839B1 (ko) 2012-01-03 2012-01-03 발광소자, 발광 소자 패키지 및 발광 모듈

Publications (2)

Publication Number Publication Date
KR20130079939A true KR20130079939A (ko) 2013-07-11
KR101901839B1 KR101901839B1 (ko) 2018-09-27

Family

ID=48992233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120000723A KR101901839B1 (ko) 2012-01-03 2012-01-03 발광소자, 발광 소자 패키지 및 발광 모듈

Country Status (1)

Country Link
KR (1) KR101901839B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3531475B2 (ja) * 1998-05-22 2004-05-31 日亜化学工業株式会社 フリップチップ型光半導体素子
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods

Also Published As

Publication number Publication date
KR101901839B1 (ko) 2018-09-27

Similar Documents

Publication Publication Date Title
KR101969334B1 (ko) 발광 소자 및 이를 구비한 발광 장치
US9899567B2 (en) Light emitting device
KR101871501B1 (ko) 발광 소자 패키지 및 이를 구비한 조명 시스템
US9595640B2 (en) Light emitting device, light emitting device package and light emitting module
KR101028327B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR101210028B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
KR101262509B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
KR101979942B1 (ko) 발광 소자 패키지 및 이를 구비한 조명 시스템
KR101900276B1 (ko) 발광 소자 및 이를 구비한 발광 장치
KR101940617B1 (ko) 발광 소자 패키지 및 발광 모듈
KR20130112330A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR101858254B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
KR20140097898A (ko) 발광소자
KR20140095722A (ko) 발광 소자 및 이를 구비한 조명 장치
KR101895297B1 (ko) 발광 소자 및 이를 구비한 발광 장치
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR102175338B1 (ko) 발광소자 패키지
KR101901845B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 모듈
KR101901850B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 모듈
KR20130014255A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR101900269B1 (ko) 발광 소자 및 이를 구비한 발광 장치
KR101901839B1 (ko) 발광소자, 발광 소자 패키지 및 발광 모듈
KR102175343B1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant