KR20130075530A - Luminescence dispaly and driving method thereof - Google Patents

Luminescence dispaly and driving method thereof Download PDF

Info

Publication number
KR20130075530A
KR20130075530A KR1020110143923A KR20110143923A KR20130075530A KR 20130075530 A KR20130075530 A KR 20130075530A KR 1020110143923 A KR1020110143923 A KR 1020110143923A KR 20110143923 A KR20110143923 A KR 20110143923A KR 20130075530 A KR20130075530 A KR 20130075530A
Authority
KR
South Korea
Prior art keywords
data
voltage
light emitting
line
gate
Prior art date
Application number
KR1020110143923A
Other languages
Korean (ko)
Other versions
KR101869102B1 (en
Inventor
이지노
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110143923A priority Critical patent/KR101869102B1/en
Publication of KR20130075530A publication Critical patent/KR20130075530A/en
Application granted granted Critical
Publication of KR101869102B1 publication Critical patent/KR101869102B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: A light emitting display device and a driving method thereof are provided to be stably operated by compensating a time for sampling a threshold voltage of a driver transistor. CONSTITUTION: A data driver has fewer output lines than data lines. A demultiplexer unit (DEMux1) is formed between the data driver and a light emitting display panel and supplies a data voltage from the output line to the data line. A pair of data lines (D1_a,D1_b) is arranged on right and left sides of a pixel cell (P) in the vertical direction. A pixel driver operates a light emitting device while supplying a current corresponded to the data voltage according to the data voltage, a gate voltage, a light emitting control voltage, and a driving voltage to the light emitting device.

Description

발광 표시 장치 및 그 구동방법{LUMINESCENCE DISPALY AND DRIVING METHOD THEREOF}Light-emitting display device and its driving method {LUMINESCENCE DISPALY AND DRIVING METHOD THEREOF}

본 발명은 발광 표시 장치에 관한 것으로, 보다 구체적으로는 구동 트랜지스터의 문턱 전압을 샘플링하는 시간을 보상하여 안정된 동작을 할 수 있도록 한 발광 표시 장치 및 그 구동방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting display device, and more particularly, to a light emitting display device and a method of driving the same, which allow stable operation by compensating for sampling time of a threshold voltage of a driving transistor.

음극선관 표시장치(CRT)의 단점을 극복한 LCD(liquid crystal display), PDP(Plasma display panel), FED(field emission display) 등 평판 표시장치가 개발되었다. 이와 같은 표시장치들 중에서도 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기 전계 발광 표시 장치(Organic light emitting display)가 차세대 디스플레이로 주목받고 있다.Flat panel displays such as liquid crystal displays (LCDs), plasma display panels (PDPs), and field emission displays (FEDs) have been developed that overcome the disadvantages of cathode ray tube display (CRT). Among such display devices, an organic light emitting display having excellent luminous efficiency, luminance, viewing angle, and fast response speed is drawing attention as a next generation display.

이러한 유기 전계 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode: OLED)를 이용하여 화상을 표시한다. 이러한, 유기 전계 발광 표시 장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.Such an organic light emitting display device displays an image using an organic light emitting diode (OLED) that generates light by recombination of electrons and holes. Such an organic light emitting display device has an advantage in that it has a fast response speed and is driven with low power consumption.

상기 유기 전계 발광 표시 장치는 다수의 화소셀들이 매트릭스 형태로 배열되어 화상을 표시하게 된다.In the organic light emitting display, a plurality of pixel cells are arranged in a matrix to display an image.

도 1은 종래 유기 전계 발광 표시 장치의 화소 영역을 도시한 회로도이다.1 is a circuit diagram illustrating a pixel area of a conventional organic light emitting display device.

도 1을 참조하면, 유기 전계 발광 표시 장치의 각 화소셀(10)은 유기 발광 다이오드(OLED)와, 그 유기 발광다이오드를 독립적으로 구동하는 화소 구동부(12)를 구비한다.Referring to FIG. 1, each pixel cell 10 of an organic light emitting display device includes an organic light emitting diode OLED and a pixel driver 12 that independently drives the organic light emitting diode.

상기 유기 발광다이오드는 화소 구동부(12)와 접속된 캐소드 전극 및 전원(VDD) 라인(PL)과 접속된 애노드 전극과, 캐소드 전극과 애노드 전극 사이에 형성된 유기층으로 구성된다. 화소 구동부(12)는 게이트 신호를 공급하는 게이트 라인(GL)과, 데이터 신호를 공급하는 데이터 라인(DL)과, 전원 신호(VDD)를 공급하는 전원 라인(PL)과, 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL) 사이에 접속된 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT)와 스토리지 캐패시터(Cst)로 구성되어 유기 발광다이오드(OLED)를 구동한다.The organic light emitting diode includes a cathode electrode connected to the pixel driver 12 and an anode electrode connected to the power supply VDD line PL, and an organic layer formed between the cathode electrode and the anode electrode. The pixel driver 12 may include a gate line GL for supplying a gate signal, a data line DL for supplying a data signal, a power supply line PL for supplying a power signal VDD, and a gate line GL. And a switching transistor ST, a driving transistor DT, and a storage capacitor Cst connected between the data line DL and the power line PL to drive the organic light emitting diode OLED.

이러한 유기 전계 발광 표시 장치의 각 데이터 라인(DL)에 데이터전압을 공급하는 데이터 구동부의 출력 라인은 데이터 라인(DL)과 일대일 대응한다. 따라서, 유기 전계 발광 표시 장치의 해상도가 증가할수록 데이터 라인(DL) 수도 증가하므로 출력 라인 수도 증가하여야 한다.The output line of the data driver for supplying a data voltage to each data line DL of the organic light emitting display device has a one-to-one correspondence with the data line DL. Therefore, as the resolution of the organic light emitting display device increases, the number of data lines DL also increases, so the number of output lines also increases.

그래서 최근에는 데이터 구동부로부터 인출되는 하나의 출력라인으로 다수개의 데이터 라인(DL)들에 데이터 신호를 공급할 수 있도록 데이터 구동부와 데이터 라인(DL)들 사이에 디멀티플렉서(DeMultiPlexer)를 배치하고 있다.Recently, a demultiplexer is disposed between the data driver and the data lines DL to supply a data signal to a plurality of data lines DL with one output line drawn from the data driver.

하지만, 유기 전계 발광 표시 장치의 해상도가 증가함에 따라 게이트 라인의 수가 증가하여 1 수평기간이 짧아져 유기 전계 발광 표시 장치의 화소 구동부(12)에 배치되는 구동 트랜지스터(DT)가 데이터 신호를 완전히 샘플링하는데 어려운 문제가 있다.However, as the resolution of the organic light emitting display increases, the number of gate lines increases so that one horizontal period is shortened so that the driving transistor DT disposed in the pixel driver 12 of the organic light emitting display completely samples the data signal. There is a difficult problem.

특히, 짧아진 1 수평기간 내에 디멀티플렉서 구동시간도 확보해야하기 때문에 데이터 신호를 완전히 샘플링하기 위한 보상시간 확보가 어렵다.In particular, since the demultiplexer driving time must be secured within one horizontal period shortened, it is difficult to secure a compensation time for completely sampling the data signal.

이와 같이, 유기 전계 발광 표시 장치의 화소 구동부(12)에서 데이터 신호를 충전하지 못하면, 화면 품위가 저하된다.
As such, when the pixel driver 12 of the organic light emitting display does not charge the data signal, the screen quality is deteriorated.

본 발명은, 수직한 화소셀들에 대해 각각 두 개의 데이터 라인을 배치하고, N번째 게이트 신호와 N+1번째 게이트 신호에 대해 수직한 방향의 화소셀들이 서로 교대로 동작하도록 하여 각 화소셀의 데이터 충전시간을 확보한 발광 표시 장치 및 그 구동방법을 제공하는데 그 목적이 있다.According to an embodiment of the present invention, two data lines are disposed with respect to vertical pixel cells, and pixel cells in a vertical direction with respect to an Nth gate signal and an N + 1th gate signal alternately operate with each other. It is an object of the present invention to provide a light emitting display device having a data charging time and a driving method thereof.

또한, 본 발명은, 수직한 화소셀에 대해 N번째 게이트 신호와 N+1번째 게이트 신호에 대해 서로 교대로 디멀티플렉서를 동작시켜 구동함으로써, 짧은 수평기간에도 불구하고 각 화소셀에서의 데이터 충전시간을 충분히 확보할 수 있는 발광 표시 장치 및 그 구동방법을 제공하는데 다른 목적이 있다.
In addition, the present invention operates by driving the demultiplexer alternately with respect to the N-th gate signal and the N + 1-th gate signal with respect to the vertical pixel cell, thereby reducing the data charging time in each pixel cell despite a short horizontal period. Another object is to provide a light emitting display device and a driving method thereof that can be sufficiently secured.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 발광 표시 장치는, 데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 게이트 라인, 발광 제어 전압이 공급되는 발광제어 라인, 구동 전원이 공급되는 구동 전원 라인에 의해 정의된 다수개의 서브 화소 영역을 갖는 발광 표시 패널과; 상기 데이터 라인들보다 적은 수의 출력 라인을 가지는 데이터 구동부와; 상기 데이터 구동부와 상기 발광 표시 패널 사이에 형성되며 상기 출력 라인으로부터의 데이터 전압을 상기 데이터 라인에 공급하는 디멀티플렉서부를 구비하며, 상기 데이터 라인은 각각의 수직한 방향의 화소셀들에 대하여 좌우측에 한쌍의 데이터 라인들이 배치되고, 상기 각각의 화소셀에 배치된 발광 소자와; 상기 데이터 전압, 게이트 전압, 발광 제어 전압, 구동 전압에 따라 상기 데이터 전압에 대응되는 전류를 상기 발광 소자에 공급하며 동작시키는 화소 구동부를 포함한다.
The light emitting display device of the present invention for solving the above problems of the prior art, the data line is supplied with the data voltage, the gate line is supplied with the gate voltage, the light emission control line is supplied with the emission control voltage, the driving power is supplied A light emitting display panel having a plurality of sub pixel regions defined by driving power lines; A data driver having fewer output lines than the data lines; A demultiplexer unit formed between the data driver and the light emitting display panel to supply a data voltage from the output line to the data line, wherein the data line has a pair of left and right pairs of pixel cells in each vertical direction; A light emitting element in which data lines are disposed and disposed in each pixel cell; And a pixel driver configured to supply and operate a current corresponding to the data voltage to the light emitting device according to the data voltage, the gate voltage, the emission control voltage, and the driving voltage.

또한, 본 발명의 발광 표시 장치 구동 방법은, 데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 게이트 라인, 발광 제어 전압이 공급되는 발광제어 라인, 구동 전원이 공급되는 구동 전원 라인에 의해 정의된 다수개의 화소셀 영역을 갖고, 상기 데이터 라인은 각각의 수직한 방향의 화소셀들에 대하여 좌우측에 한쌍의 데이터 라인들이 배치되고, 각 화소셀열을 따라 화소셀들은 한쌍의 데이터 라인에 대해 서로 교대로 접속된 발광 표시 장치의 구동 방법에 있어서, 상기 데이터 라인들보다 적은 수의 출력 라인을 가지는 데이터 구동부로부터 생성된 데이터 전압을 상기 데이터구동부와 상기 발광 표시 패널 사이에 형성된 디멀티플렉서부를 통해 상기 데이터 라인에 공급하는 단계와; 상기 게이트 라인에 게이트 전압을 공급하는 단계와; 상기 발광 제어 전압, 구동 전압 및 보상 전압에 따라 상기 데이터 전압에 대응되는 전류를 상기 발광 소자에 공급하여 상기 화소셀 영역의 발광 소자를 발광시키는 단계를 포함하는 것을 특징으로 한다.
In addition, the method of driving the light emitting display device of the present invention is defined by a data line supplied with a data voltage, a gate line supplied with a gate voltage, an emission control line supplied with an emission control voltage, and a driving power supply line supplied with driving power. The data line has a plurality of pixel cell regions, and a pair of data lines are disposed on left and right sides of pixel cells in each vertical direction, and pixel cells alternately with respect to a pair of data lines along each pixel cell column. A driving method of a connected light emitting display device, the data voltage generated from a data driver having fewer output lines than the data lines is supplied to the data line through a demultiplexer formed between the data driver and the light emitting display panel. Making a step; Supplying a gate voltage to the gate line; And emitting a light emitting device in the pixel cell region by supplying a current corresponding to the data voltage to the light emitting device according to the light emission control voltage, the driving voltage, and the compensation voltage.

본 발명의 발광 표시 장치 및 그 구동방법은, 수직한 화소셀들에 대해 각각 두개의 데이터 라인을 배치하고, N번째 게이트 신호와 N+1번째 게이트 신호에 대해 수직한 방향의 화소셀들이 서로 교대로 동작하도록 하여 각 화소셀의 데이터 충전시간을 확보한 효과가 있다.In the light emitting display device and a driving method thereof of the present invention, two data lines are arranged for vertical pixel cells, and pixel cells in a direction perpendicular to an Nth gate signal and an N + 1th gate signal are alternated with each other. In this way, the data charging time of each pixel cell is secured.

또한, 본 발명의 발광 표시 장치 및 그 구동방법은, 수직한 화소셀에 대해 N번째 게이트 신호와 N+1번째 게이트 신호에 대해 서로 교대로 디멀티플렉서를 동작시켜 구동함으로써, 짧은 수평기간에도 불구하고 각 화소셀에서의 데이터 충전시간을 충분히 확보할 수 있는 효과가 있다.
In addition, the light emitting display device and the driving method thereof according to the present invention operate by driving the demultiplexers alternately with respect to the Nth gate signal and the N + 1th gate signal with respect to the vertical pixel cells, so that the respective pixels are used in spite of a short horizontal period. The data charging time in the pixel cell can be sufficiently secured.

도 1은 종래 유기 전계 발광 표시 장치의 화소 영역을 도시한 회로도이다.
도 2는 본 발명에 따른 발광 표시 장치를 도시한 블럭도이다.
도 3은 본 발명의 발광 표시 장치의 화소셀 영역을 도시한 회로도이다.
도 4는 본 발명의 발광 표시 장치의 디멀티플렉서의 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 발광 표시 장치의 동작 시뮬레이션 결과를 도시한 도면이다.1 is a circuit diagram illustrating a pixel area of a conventional organic light emitting display device.
2 is a block diagram illustrating a light emitting display device according to the present invention.
3 is a circuit diagram illustrating a pixel cell area of a light emitting display device of the present invention.
4 is a view for explaining the operation of the demultiplexer of the light emitting display device of the present invention.
5 illustrates an operation simulation result of the light emitting display device according to the present invention.

이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

도 2는 본 발명에 따른 발광 표시 장치를 도시한 블럭도이고, 도 3은 본 발명의 발광 표시 장치의 화소셀 영역을 도시한 회로도이다.2 is a block diagram illustrating a light emitting display device according to the present invention, and FIG. 3 is a circuit diagram showing a pixel cell region of the light emitting display device according to the present invention.

도 2 및 도 3을 참조하면, 본 발명의 발광 표시 장치는 발광 표시 패널(102)과, 발광 표시 패널(102)의 게이트 라인(GL1 내지 GLn)을 구동하기 위한 게이트 구동부(106)와, 발광 표시 패널(102)의 데이터 라인(D1_a, D1_b, D2_a, D2_b,...Dl_a, Dl_b)을 구동하기 위한 데이터 구동부(104)와, 데이터 구동부(104)와 발광 표시 패널(102) 사이에 형성된 디멀티플렉서부(110)와, 게이트 구동부(106), 데이터 구동부(104) 및 디멀티플렉서부(110)를 제어하는 타이밍 제어부(108)를 구비한다. 상기 디멀티플렉서부(110)에는 데이터 구동부(104)로부터 인출되는 각각의 출력라인들(DO1, DO2,...DOk)에 대해 다수개의 데이터 라인들에 데이터 전압을 공급하는 제 1 디멀티플렉서(DEMUX1),.....제 M 디멀티플렉서(DEMUXj)들이 각각 배치되어 있다. 본 발명에서는 하나의 출력라인(DO1)에 대해 4개의 데이터 라인들(D1_a, D1_b, D2_a, D2_b)을 하나의 디멀티플렉서(DEMUX)가 연결한다. 하지만, 이것은 고정된 것이 아니므로 경우에 따라서는 4개 이상의 데이터 라인들과 하나의 출력라인(DO)을 연결할 수 있다. 본 발명에서는 하나의 출력라인(DO)에 대해 하나의 디멀티플렉서(DEMUX)가 4개의 데이터 라인들(D)을 연결하여 데이터 신호를 제어하는 것을 중심으로 설명한다.2 and 3, the light emitting display device of the present invention includes a light emitting display panel 102, a gate driver 106 for driving gate lines GL1 to GLn of the light emitting display panel 102, and light emission. A data driver 104 for driving the data lines D1_a, D1_b, D2_a, D2_b, Dl_a, and Dl_b of the display panel 102, and is formed between the data driver 104 and the light emitting display panel 102. A demultiplexer 110, a gate driver 106, a data driver 104, and a timing controller 108 for controlling the demultiplexer 110 are provided. The demultiplexer 110 may include a first demultiplexer DEMUX1 for supplying data voltages to a plurality of data lines with respect to each of the output lines DO1, DO2,..., And DOk drawn from the data driver 104. ... M. The M demultiplexers DEMUXj are disposed respectively. In the present invention, one demultiplexer DEMUX connects four data lines D1_a, D1_b, D2_a, and D2_b to one output line DO1. However, since this is not fixed, in some cases, four or more data lines and one output line DO may be connected. In the present invention, one demultiplexer DEMUX is connected to four data lines D with respect to one output line DO to control the data signal.

특히, 본 발명의 발광 표시 장치에서는 수직 방향의 화소셀(P)에 대하여 한쌍의 데이터 라인들(D1_a, D1_b, D2_a, D2_b)이 배치되고, 수직 방향의 화소셀(P)을 따라 한쌍의 데이터 라인들(D1_a, D1_b, D2_a, D2_b)이 서브 화소와 지그 재그 형태로 연결된다.Particularly, in the light emitting display device of the present invention, a pair of data lines D1_a, D1_b, D2_a, and D2_b are arranged with respect to the pixel cell P in the vertical direction, and a pair of data along the pixel cell P in the vertical direction. The lines D1_a, D1_b, D2_a, and D2_b are connected in a zigzag form with the sub pixel.

즉, 첫번째 화소셀열을 중심으로 설명하면, 첫번째 화소셀열의 좌우측에는 각각 제 1 및 제 2 데이터 라인(D1_a, D1_b)들이 배치되고, 제 1 게이트 라인(GL1)과 대응되는 화소셀(P)은 제 1 데이터 라인(D1_a)과 연결되고, 제 2 게이트 라인(GL2)과 대응되는 화소셀(P)은 제 2 데이터 라인(D1_b)과 연결된다.That is, when the first pixel cell column is described, first and second data lines D1_a and D1_b are disposed on the left and right sides of the first pixel cell column, and the pixel cell P corresponding to the first gate line GL1 is formed. The pixel cell P corresponding to the first data line D1_a and the second gate line GL2 is connected to the second data line D1_b.

따라서, 임의의 N번째 게이트 라인(GLn)과 대응되는 수직 방향의 화소셀(P)은 제 1 데이터 라인(D1_a)과 연결되고, N+1번째 게이트 라인(GLn+1)과 대응되는 화소셀(P)은 제 2 데이터 라인(D1_b)과 연결된다.Accordingly, the pixel cell P in the vertical direction corresponding to the arbitrary Nth gate line GLn is connected to the first data line D1_a and the pixel cell corresponding to the N + 1th gate line GLn + 1. P is connected to the second data line D1_b.

발광 표시 패널(102)은 데이터 라인들(D), 게이트 라인들(GL), 발광 제어 라인(EL), 구동 전압(VDD)을 공급하는 구동 전원 라인(미도시) 및 그라운드 전압(VSS)을 공급하는 그라운드 라인(미도시)들을 이용하여 다수개의 화소셀(P)들을 구동한다.The light emitting display panel 102 includes data lines D, gate lines GL, a light emission control line EL, a driving power line (not shown) that supplies a driving voltage VDD, and a ground voltage VSS. A plurality of pixel cells P are driven by using ground lines (not shown).

각 화소셀(P)은 도 3에 도시된 바와 같이, 유기 발광 다이오드(OLED)와, 유기 발광 다이오드(OLED)를 구동하는 화소 구동부(112)를 포함한다.As illustrated in FIG. 3, each pixel cell P includes an organic light emitting diode OLED and a pixel driver 112 for driving the organic light emitting diode OLED.

상기 화소 구동부(112)는 제1 내지 제5 스위칭 트랜지스터(ST1 내지 ST5), 구동 트랜지스터(DT) 및 스토리지 캐패시터(Cst)를 포함한다.The pixel driver 112 includes first to fifth switching transistors ST1 to ST5, a driving transistor DT, and a storage capacitor Cst.

제1 스위칭 트랜지스터(ST1)는 게이트 라인(GL)으로부터의 로우 논리의 게이트 전압에 응답하여 데이터 라인(D1_a, D1_b, D2_a, D2_b,...Dl_a, Dl_b)으로부터의 데이터 신호(Vdata)를 제1 노드(N1)에 공급하여 스토리지 캐패시터(Cst)를 충전한다.The first switching transistor ST1 removes the data signal Vdata from the data lines D1_a, D1_b, D2_a, D2_b, Dl_a, and Dl_b in response to the gate voltage of the low logic from the gate line GL. The storage capacitor Cst is charged by supplying it to one node N1.

제2 스위칭 트랜지스터(ST2)는 게이트 라인(GL)으로부터의 로우 논리의 게이트 전압에 응답하며, 구동 트랜지스터(DT)의 게이트 전극 및 드레인 전극을 서로 접속시킴으로써 구동 트랜지스터(DT)를 다이오드 형태로 접속시킨다.The second switching transistor ST2 responds to the gate voltage of the low logic from the gate line GL, and connects the driving transistor DT in the form of a diode by connecting the gate electrode and the drain electrode of the driving transistor DT to each other. .

제3 스위칭 트랜지스터(ST3)는 발광 제어 라인(EL)으로부터의 로우 논리의 발광 제어 전압에 응답하여 구동 트랜지스터(DT)의 드레인 전극을 유기 발광 다이오드(OLED)의 애노드 전극에 접속시킨다. 즉, 제3 스위칭 트랜지스터(ST3)는 로우 논리의 발광 제어 전압에 따라 구동 트랜지스터(DT)로부터 출력되는 전류를 유기 발광 다이오드(OLED)에 공급한다.The third switching transistor ST3 connects the drain electrode of the driving transistor DT to the anode electrode of the organic light emitting diode OLED in response to the low logic light emission control voltage from the light emission control line EL. That is, the third switching transistor ST3 supplies the current output from the driving transistor DT to the organic light emitting diode OLED according to the light emission control voltage of the low logic.

제4 스위칭 트랜지스터(ST4)는 발광 제어 라인(EL)으로부터의 로우 논리의 발광 제어 전압에 응답하여 제1 노드(N1)에 보상 전압(Vref)을 공급한다.The fourth switching transistor ST4 supplies the compensation voltage Vref to the first node N1 in response to the light emission control voltage of the low logic from the light emission control line EL.

제5 스위칭 트랜지스터(ST5)는 초기 신호(INITIAL Signal)의 로우 논리에 응답하여 발광 제어 라인(EL)의 로우 논리에 의해 동작하는 제 4 스위칭 트랜지스터(ST4)를 경유하여 스토리지 캐패시터(Cst)를 초기화 한다.The fifth switching transistor ST5 initializes the storage capacitor Cst via the fourth switching transistor ST4 operated by the low logic of the emission control line EL in response to the low logic of the initial signal. do.

구동 트랜지스터(DT)는 제2 노드(N2) 상의 전압에 응답하여 유기 발광 다이오드(OLED)에 흐르는 전류량을 제어한다.The driving transistor DT controls the amount of current flowing in the organic light emitting diode OLED in response to the voltage on the second node N2.

캐패시터(Cst)는 제1 및 제2 노드(N1,N2) 사이에 형성되어 제1 및 제2 노드(N1, N2) 간의 차전압을 저장하고, 제 1 스위칭 트랜지스터(ST1)가 턴오프되면 저장된 전압을 이용하여 구동 트랜지스터(DT)의 온 상태를 1 프레임 동안 유지시킨다.The capacitor Cst is formed between the first and second nodes N1 and N2 to store the difference voltage between the first and second nodes N1 and N2, and is stored when the first switching transistor ST1 is turned off. The on state of the driving transistor DT is maintained for one frame using the voltage.

유기 발광 다이오드(OLED)는 화소 구동부(112)와 접속된 애노드 전극과, 저전위 전압(VSS)과 접속된 캐소드 전극과, 애노드 전극 및 캐소드 전극 사이에 형성된 유기층으로 구성된다. 이러한 유기 발광 다이오드(OLED)는 화소 구동부(112)의 제3 스위칭 트랜지스터(ST3)를 통해 구동 트랜지스터(DT)로부터의 전류에 의해 발광한다.The organic light emitting diode OLED includes an anode electrode connected to the pixel driver 112, a cathode electrode connected to the low potential voltage VSS, and an organic layer formed between the anode electrode and the cathode electrode. The organic light emitting diode OLED emits light by a current from the driving transistor DT through the third switching transistor ST3 of the pixel driver 112.

타이밍 제어부(108)는 게이트 구동부(106) 및 데이터 구동부(104)의 구동 타이밍을 제어하는 다수의 제어 신호를 생성함과 아울러 화소 데이터를 정렬하여 데이터 구동부(104)에 공급한다. 또한, 타이밍 제어부(108)는 디멀티플렉서부(110)를 제어하는 다수의 샘플링 제어 신호를 생성한다.The timing controller 108 generates a plurality of control signals for controlling the driving timings of the gate driver 106 and the data driver 104, aligns the pixel data, and supplies the data to the data driver 104. The timing control unit 108 generates a plurality of sampling control signals for controlling the demultiplexer unit 110.

게이트 구동부(106)는 로우 논리의 게이트 전압을 게이트 라인들(GL1 내지 GLn)에 순차적으로 공급한다. 이에 따라, 게이트 구동부(106)는 게이트 라인(GL1 내지 GLn)에 접속된 제1 및 제2 스위칭 트랜지스터(ST1,ST2)가 게이트라인(GL) 단위로 구동되게 한다. 이러한 게이트 구동부(106)는 1 수평 기간 중 스캔 기간 동안에 로우 논리의 게이트 전압을 공급하고, 1 수평 기간 중 데이터 입력 기간 동안에 하이 논리의 게이트 전압을 공급한다.The gate driver 106 sequentially supplies the gate voltage of the low logic to the gate lines GL1 to GLn. Accordingly, the gate driving unit 106 causes the first and second switching transistors ST1 and ST2 connected to the gate lines GL1 to GLn to be driven in units of the gate line GL. This gate driver 106 supplies the gate voltage of the low logic during the scan period during one horizontal period and supplies the gate voltage of the high logic during the data input period during one horizontal period.

따라서, 1 수평 기간 중 데이터 입력 기간에는 데이터 전압이 각 화소셀(P) 영역에 공급되지 않고, 1 수평 기간 중 스캔 기간 동안에는 데이터 전압이 각 화소셀(P)에 공급된다.Therefore, the data voltage is not supplied to each pixel cell P in the data input period during one horizontal period, but the data voltage is supplied to each pixel cell P during the scan period in one horizontal period.

또한, 게이트 구동부(106)는 로우 논리의 발광 제어 전압을 발광 제어 라인들(EL1 내지 ELi)에 순차적으로 공급한다.In addition, the gate driver 106 sequentially supplies the light emission control voltage of the low logic to the light emission control lines EL1 to ELi.

데이터 구동부(104)는 1 수평 기간 중 데이터 입력 기간에 1 수평 라인의 데이터 전압(Vdata)을 디멀티플렉서부(110)에 공급한다. 이러한 데이터 구동부(104)의 출력 라인들(DO1, DO2,...DOk)은 데이터 라인들(D1_a, D1_b, D2_a, D2_b,...Dl_a, Dl_b)보다 적은 개수로 이루어지며, 디멀티플렉서부(110)의 다수개의 디멀티플렉서(DEMUX)와 동일한 개수를 가진다.The data driver 104 supplies the data voltage Vdata of one horizontal line to the demultiplexer 110 in a data input period during one horizontal period. The output lines DO1, DO2, ... DOk of the data driver 104 have a smaller number than the data lines D1_a, D1_b, D2_a, D2_b, ... Dl_a, and Dl_b. It has the same number as the plurality of demultiplexers (DEMUX) of 110).

디멀티플렉서부(110)는 1 수평 기간 중 데이터 입력 기간 동안 데이터 라인(D1_a, D1_b, D2_a, D2_b,...Dl_a, Dl_b)에 데이터 전압을 공급한다. 이를 위해, 디멀티플렉서부(110)는 데이터 구동부(104)와 발광 표시 패널(102) 사이에 접속된 다수의 디멀티플렉서(DEMUX1 내지 DEMUXj)를 구비한다.The demultiplexer 110 supplies a data voltage to the data lines D1_a, D1_b, D2_a, D2_b, ... Dl_a, and Dl_b during a data input period in one horizontal period. To this end, the demultiplexer 110 includes a plurality of demultiplexers DEMUX1 to DEMUXj connected between the data driver 104 and the light emitting display panel 102.

상기 디멀티플렉서(DEMUX1 내지 DEMUXj) 각각은 데이터 구동부(104)의 하나의 출력라인(DO1 내지 DOk)과 접속되며, 데이터 라인들 중 z(여기서, z는 1보다 큰 자연수)개의 데이터 라인들(D1_a, D1_b, D2_a, D2_b,...Dl_a, Dl_b)과 접속된다.Each of the demultiplexers DEMUX1 to DEMUXj is connected to one output line DO1 to DOk of the data driver 104 and includes z data lines D1_a, where z is a natural number greater than one. D1_b, D2_a, D2_b, ... Dl_a, Dl_b).

본 발명에서는 수직 방향으로 배열되는 각 화소셀에 대해 각각 두개의 데이터 라인들(D1_a, D1_b, D2_a, D2_b,...Dl_a, Dl_b)을 배치하고, 제 1 디멀티플렉서(DEMUX1)가 데이터 구동부(104)의 제 1 출력라인(DO1)에 대해 4개의 데이터 라인(D1_a, D1_b, D2_a, D2_b)과 연결되어 있다. 따라서, 도 4에 도시된 바와 같이, 제 1 디멀티플렉서(DEMUX1)는 제 1 내지 제 4 샘플링 트랜지스터(MT1, MT2, MT3, MT4)로 구성된다. 즉, 각각의 데이터 라인들(D1_a, D1_b, D2_a, D2_b,...Dl_a, Dl_b)에 각각 샘플링 트랜지스터들이 연결된다.In the present invention, two data lines D1_a, D1_b, D2_a, D2_b, ... Dl_a, and Dl_b are disposed for each pixel cell arranged in the vertical direction, and the first demultiplexer DEMUX1 is configured to drive the data driver 104. Four data lines D1_a, D1_b, D2_a, and D2_b are connected to the first output line DO1 of FIG. Thus, as shown in FIG. 4, the first demultiplexer DEMUX1 includes first to fourth sampling transistors MT1, MT2, MT3, MT4. That is, sampling transistors are respectively connected to the data lines D1_a, D1_b, D2_a, D2_b, ... Dl_a, and Dl_b.

본 발명의 발광 표시 장치 및 그 구동방법은, 수직한 화소셀들에 대해 각각 두개의 데이터 라인을 배치하고, N번째 게이트 신호와 N+1번째 게이트 신호에 대해 수직한 방향의 화소셀들이 서로 교대로 동작하도록 하여 각 화소셀의 데이터 충전시간을 확보한 효과가 있다.In the light emitting display device and a driving method thereof of the present invention, two data lines are arranged for vertical pixel cells, and pixel cells in a direction perpendicular to an Nth gate signal and an N + 1th gate signal are alternated with each other. In this way, the data charging time of each pixel cell is secured.

또한, 본 발명의 발광 표시 장치 및 그 구동방법은, 수직한 화소셀에 대해 N번째 게이트 신호와 N+1번째 게이트 신호에 대해 서로 교대로 디멀티플렉서를 동작시켜 구동함으로써, 짧은 수평기간에도 불구하고 각 화소셀에서의 데이터 충전시간을 충분히 확보할 수 있는 효과가 있다.
In addition, the light emitting display device and the driving method thereof according to the present invention operate by driving the demultiplexers alternately with respect to the Nth gate signal and the N + 1th gate signal with respect to the vertical pixel cells, so that the respective pixels are used in spite of a short horizontal period. The data charging time in the pixel cell can be sufficiently secured.

도 4는 본 발명의 발광 표시 장치의 디멀티플렉서의 동작을 설명하기 위한 도면이고, 도 5는 본 발명의 발광 표시 장치의 동작 시뮬레이션 결과를 도시한 도면이다.4 is a view for explaining the operation of the demultiplexer of the light emitting display device of the present invention, Figure 5 is a view showing the operation simulation results of the light emitting display device of the present invention.

도 4 및 도 5를 참조하면, 본 발명의 발광 표시 장치는 두개의 화소셀열들에 대해 4개의 데이터 라인들(D1_a, D1_b, D2_a, D2_b)이 배치되어 있고, 각각의 데이터 라인들(D1_a, D1_b, D2_a, D2_b)에는 제 1 디멀티플렉서(DEMUX1)의 제 1 내지 제 4 샘플링 트랜지스터들(MT1, MT2, MT3, MT4)이 연결되어 있다.4 and 5, in the light emitting display device of the present invention, four data lines D1_a, D1_b, D2_a, and D2_b are disposed on two pixel cell columns, and each of the data lines D1_a, The first to fourth sampling transistors MT1, MT2, MT3, and MT4 of the first demultiplexer DEMUX1 are connected to D1_b, D2_a, and D2_b.

상기 제 1 디멀티플렉서(DEMUX1)의 제 1 내지 제 4 샘플링 트랜지스터들(MT1, MT2, MT3, MT4)은 제 1 내지 제 4 제어라인(M1, M2, M3, M4)을 통해 공급되는 제어 신호들에 의해 순차적으로 턴온된다. 즉, 상기 제 1 디멀티플렉서(DEMUX1)의 제 1 내지 제 4 샘플링 트랜지스터들(MT1, MT2, MT3, MT4)들에 의해 데이터 구동부의 제 1 출력라인(DO1)에서 공급되는 데이터 전압이 순차적으로 데이터 라인들(D1_a, D1_b, D2_a, D2_b)에 공급된다.First to fourth sampling transistors MT1, MT2, MT3, and MT4 of the first demultiplexer DEMUX1 may be connected to control signals supplied through first to fourth control lines M1, M2, M3, and M4. Turn on sequentially. That is, the data voltages supplied from the first output line DO1 of the data driver by the first to fourth sampling transistors MT1, MT2, MT3, MT4 of the first demultiplexer DEMUX1 are sequentially arranged. To the fields D1_a, D1_b, D2_a, and D2_b.

본 발명은 종래 유기 발광 표시장치의 1 수평기간이 고해상도 요구조건에 따라 급격하게 줄어드는 경우에도 각각의 서브 화소셀 영역에서 데이터 전압을 충분히 샘플링(충전)할 수 있도록 분할 구동을 한다.According to the present invention, even when one horizontal period of a conventional organic light emitting diode display is rapidly reduced according to a high resolution requirement, the driving operation is performed so that the data voltage can be sufficiently sampled (charged) in each sub pixel cell region.

예를 들어, 종래 1 수평기간이 52μs(16.6ms/320)에서 13μs(16.6ms/1280)으로 현저히 줄어들 경우, 디멀티플렉서의 동작시간과 화소셀의 데이터 전압 샘플링시간을 충분히 확보하기 어렵기 때문에 본 발명에서는 수직한 화소셀들을 따라 각각의 게이트 라인들에 대응되는 화소셀들을 교대로 동작시켜 데이터전압의 충전시간을 확보하도록 하였다.For example, when the conventional one horizontal period is significantly reduced from 52 μs (16.6 ms / 320) to 13 μs (16.6 ms / 1280), it is difficult to sufficiently secure the operation time of the demultiplexer and the data voltage sampling time of the pixel cell. In this case, the pixel cells corresponding to the gate lines are alternately operated along the vertical pixel cells to secure the charging time of the data voltage.

도면에서는 제 1 디멀티플렉서(DEMUX1)를 중심으로 설명하지만, 도 2에 도시된 바와 같이, 다른 디멀티플렉서(DEMUX)들에서도 동일한 방식으로 동작한다.In the drawing, the first demultiplexer DEMUX1 will be described. However, as shown in FIG. 2, other demultiplexers DEMUX operate in the same manner.

도면에 도시된 바와 같이, 본 발명의 제 1 디멀티플렉서(DEMUX1)에는 각각 제 1 내지 제 4 샘플링 트랜지스터(MT1, MT2, MT3, MT4)들이 제 1 내지 제 4 데이터 라인들(D1_a, D1_b, D2_a, D2_b)에 각각 연결되어 있다.As shown in the figure, the first to fourth sampling transistors MT1, MT2, MT3, MT4 have first to fourth data lines D1_a, D1_b, D2_a, respectively in the first demultiplexer DEMUX1 of the present invention. D2_b) respectively.

하지만, 본 발명에서는 수직 방향으로 화소셀들이 제 1 및 제 2 데이터 라인(D1_a, D1_b)들이 서로 교대로 연결되어 있다.However, in the present invention, the pixel cells are alternately connected to the first and second data lines D1_a and D1_b in the vertical direction.

즉, 제 1 데이터 라인(D1_a)은 제 1 게이트 라인(GL1)과 대응되는 화소셀(P)과 연결되고, 제 2 데이터 라인(D1_b)은 제 2 게이트 라인(GL2)과 대응되는 화소셀(P)과 연결되는 방식으로 화소셀열을 따라 각 화소셀들이 제 1 및 제 2 데이터 라인(D1_a, D1_b)들에 교대로 연결된다.That is, the first data line D1_a is connected to the pixel cell P corresponding to the first gate line GL1, and the second data line D1_b is connected to the pixel cell P corresponding to the second gate line GL2. Each pixel cell is alternately connected to the first and second data lines D1_a and D1_b along the pixel cell column in a manner connected to P).

따라서, 도 5에 도시된 바와 같이, 본 발명의 발광 표시 장치에서는 임의의 N번째 게이트 라인과 대응되는 화소셀들에 데이터 전압을 공급하기 위해 먼저, 디멀티플렉서(DEMUX)의 제 1 및 제 3 샘플링 트랜지스터(MT1, MT3)에 로우 논리를 갖는 제어신호(M1, M3)를 공급한다.Thus, as shown in FIG. 5, in the light emitting display device of the present invention, first and third sampling transistors of the demultiplexer DEMUX are first used to supply data voltages to pixel cells corresponding to an arbitrary N-th gate line. The control signals M1 and M3 having low logic are supplied to the MT1 and MT3.

상기 제어신호(M1, M3)에 의해 데이터 구동부의 출력라인(DO1)으로부터 출력되는 데이터 전압은 N번째 게이트 라인과 대응되는 화소셀행들에 공급된다. 왜냐하면, 제 1 및 제 3 샘플링 트랜지스터(MT1, MT3)가 접속된 데이터 라인들은 동일한 게이트 라인의 화소셀행들과 연결되어 있기 때문이다.The data voltages output from the output line DO1 of the data driver by the control signals M1 and M3 are supplied to the pixel cell rows corresponding to the Nth gate line. This is because the data lines to which the first and third sampling transistors MT1 and MT3 are connected are connected to the pixel cell rows of the same gate line.

즉, 제 1 및 제 3 샘플링 트랜지스터(MT1, MT3)가 로우 논리에 의해 턴온되면, 수직한 방향의 화소셀들 중 홀수번째 화소셀들을 위한 데이터 신호가 입력된다.That is, when the first and third sampling transistors MT1 and MT3 are turned on by the low logic, data signals for odd-numbered pixel cells of the pixel cells in the vertical direction are input.

이후, N+1번째 게이트 라인과 대응되는 화소셀들에 데이터 전압을 공급하기 위해 디멀티플렉서(DEMUX)의 제 2 및 제 4 샘플링 트랜지스터(MT2, MT4)에 로우 논리를 갖는 제어신호(M2, M4)를 공급한다.Subsequently, the control signals M2 and M4 having a low logic in the second and fourth sampling transistors MT2 and MT4 of the demultiplexer DEMUX to supply data voltages to the pixel cells corresponding to the N + 1th gate line. To supply.

상기 제 제어신호(M2, M4)에 의해 데이터 구동부의 출력라인(DO1)으로부터 출력되는 데이터 전압은 N+1번째 게이트 라인과 대응되는 화소셀행에 공급된다.The data voltage output from the output line DO1 of the data driver by the first control signals M2 and M4 is supplied to the pixel cell row corresponding to the N + 1th gate line.

도면에 도시된 바와 같이, 수직한 방향을 따라 각 화소셀들에 교대로 데이터 전압이 공급되지만, N번째 게이트 라인과 대응되는 화소셀의 구동 트랜지스터(DT)의 게이트(Gn) 샘플링 전압(7.2282V)과 N+1번째 게이트 라인과 대응되는 화소셀의 구동 트랜지스터(DT)의 게이트(Gn+1) 샘플링 전압(7.2274V)으로 거의 차이가 없는 것을 볼 수 있다.As shown in the figure, the data voltages are alternately supplied to the pixel cells along the vertical direction, but the sampling voltage of the gate Gn of the driving transistor DT of the pixel cell corresponding to the Nth gate line is 7.2282V. ) And the gate Gn + 1 sampling voltage (7.2274V) of the driving transistor DT of the pixel cell corresponding to the N + 1th gate line.

또한, N번째 게이트 라인과 대응되는 화소셀의 유기 발광 다이오드(OLED)에 흐르는 전류는 3.298nA이고, N+1번째 게이트 라인과 대응되는 화소셀의 유기 발광 다이오드(OLED)에 흐르는 전류는 3.272nA로써, 본 발명과 같이 화소셀열을 따라 지그재그 형태로 화소셀들을 동작시켜도 유기 발광 다이오드(OLED)의 휘도 편차가 거의 없음을 볼 수 있다.In addition, the current flowing through the organic light emitting diode OLED of the pixel cell corresponding to the Nth gate line is 3.298 nA, and the current flowing through the organic light emitting diode OLED of the pixel cell corresponding to the N + 1 th gate line is 3.272 nA. As a result, even when the pixel cells are operated in a zigzag form along the pixel cell columns as in the present invention, there is almost no luminance deviation of the OLED.

본 발명의 발광 표시 장치 및 그 구동방법은, 수직한 화소셀들에 대해 각각 두개의 데이터 라인을 배치하고, N번째 게이트 신호와 N+1번째 게이트 신호에 대해 수직한 방향의 화소셀들이 서로 교대로 동작하도록 하여 각 화소셀의 데이터 충전시간을 확보한 효과가 있다.In the light emitting display device and a driving method thereof of the present invention, two data lines are arranged for vertical pixel cells, and pixel cells in a direction perpendicular to an Nth gate signal and an N + 1th gate signal are alternated with each other. In this way, the data charging time of each pixel cell is secured.

또한, 본 발명의 발광 표시 장치 및 그 구동방법은, 수직한 화소셀에 대해 N번째 게이트 신호와 N+1번째 게이트 신호에 대해 서로 교대로 디멀티플렉서를 동작시켜 구동함으로써, 짧은 수평기간에도 불구하고 각 화소셀에서의 데이터 충전시간을 충분히 확보할 수 있는 효과가 있다.
In addition, the light emitting display device and the driving method thereof according to the present invention operate by driving the demultiplexers alternately with respect to the Nth gate signal and the N + 1th gate signal with respect to the vertical pixel cells, so that the respective pixels are used in spite of a short horizontal period. The data charging time in the pixel cell can be sufficiently secured.

102: 발광 표시 패널 104: 데이터 구동부
106: 게이트 구동부 108: 타이밍 제어부
110: 디멀티플렉서부102: light emitting display panel 104: data driver
106: gate driver 108: timing controller
110: demultiplexer

Claims (8)

데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 게이트 라인, 발광 제어 전압이 공급되는 발광제어 라인, 구동 전원이 공급되는 구동 전원 라인에 의해 정의된 다수개의 서브 화소 영역을 갖는 발광 표시 패널과;
상기 데이터 라인들보다 적은 수의 출력 라인을 가지는 데이터 구동부와;
상기 데이터 구동부와 상기 발광 표시 패널 사이에 형성되며 상기 출력 라인으로부터의 데이터 전압을 상기 데이터 라인에 공급하는 디멀티플렉서부를 구비하며,
상기 데이터 라인은 각각의 수직한 방향의 화소셀들에 대하여 좌우측에 한쌍의 데이터 라인들이 배치되고,
상기 각각의 화소셀에 배치된 발광 소자와;
상기 데이터 전압, 게이트 전압, 발광 제어 전압, 구동 전압에 따라 상기 데이터 전압에 대응되는 전류를 상기 발광 소자에 공급하며 동작시키는 화소 구동부를 포함하는 것을 특징으로 하는 발광 표시 장치.
A light emitting display panel having a plurality of sub pixel regions defined by a data line supplied with a data voltage, a gate line supplied with a gate voltage, an emission control line supplied with an emission control voltage, and a driving power supply line supplied with driving power;
A data driver having fewer output lines than the data lines;
A demultiplexer formed between the data driver and the light emitting display panel to supply a data voltage from the output line to the data line;
The data line has a pair of data lines arranged on the left and right sides of the pixel cells in the vertical direction.
A light emitting element disposed in each pixel cell;
And a pixel driver configured to supply and operate a current corresponding to the data voltage to the light emitting device according to the data voltage, gate voltage, light emission control voltage, and driving voltage.
제1항에 있어서,
상기 화소 구동부는,
상기 구동 전압을 이용하여 게이트 전극의 전압에 대응하는 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와;
상기 게이트 전압에 따라 상기 데이터 전압을 제1 노드에 공급하는 제1 스위칭 트랜지스터와;
상기 게이트 전압에 따라 상기 구동 트랜지스터의 게이트 전극을 소스 전극 또는 드레인 전극에 접속시키는 제2스위칭 트랜지스터와;
상기 발광 제어 신호에 따라 상기 구동 트랜지스터와 상기 발광 소자를 접속시키는 제3 스위칭 트랜지스터와;
상기 발광 제어 신호에 따라 상기 보상 전압을 상기 제1 노드에 공급하는 제4 스위칭 트랜지스터와;
상기 제1 노드와 상기 구동 트랜지스터의 게이트 전극에 접속된 제2 노드 사이에 접속된 캐패시터와;
상기 제 4 스위칭 트랜지스터와 상기 제 3 스위칭 트랜지스터 사이에 접속되고, 초기 신호에 따라 상기 구동 트랜지스터의 게이트가 접속된 제 2 노드를 초기화하는 제 5 스위칭 트랜지스터를 포함하는 것을 특징으로 하는 발광 표시 장치.
The method of claim 1,
The pixel driver,
A driving transistor for supplying a current corresponding to the voltage of a gate electrode to the light emitting device using the driving voltage;
A first switching transistor configured to supply the data voltage to a first node according to the gate voltage;
A second switching transistor configured to connect a gate electrode of the driving transistor to a source electrode or a drain electrode according to the gate voltage;
A third switching transistor connecting the driving transistor and the light emitting element according to the light emission control signal;
A fourth switching transistor configured to supply the compensation voltage to the first node according to the emission control signal;
A capacitor connected between the first node and a second node connected to the gate electrode of the driving transistor;
And a fifth switching transistor connected between the fourth switching transistor and the third switching transistor and initializing a second node to which a gate of the driving transistor is connected according to an initial signal.
제2항에 있어서, 상기 제 5 스위칭 트랜지스터에 공급되는 초기 신호는 이전단 게이트 라인에 공급된 게이트 전압인 것을 특징으로 하는 발광 표시 장치.
The light emitting display device of claim 2, wherein the initial signal supplied to the fifth switching transistor is a gate voltage supplied to a previous gate line.
제1항에 있어서,상기 디멀티플렉서부는 상기 데이터 구동부의 하나의 출력 라인과 상기 두 개의 화소셀열들에 대응되는 4개의 데이터 라인들을 접속하며, 다수개의 샘플링 트랜지스터로 이루어진 다수개의 디멀티플렉서들이 구비된 것을 특징으로 하는 발광 표시 장치.
The demultiplexer of claim 1, wherein the demultiplexer unit connects one output line of the data driver and four data lines corresponding to the two pixel cell columns, and includes a plurality of demultiplexers including a plurality of sampling transistors. Light emitting display device.
제1항에 있어서, 상기 수직한 화소셀들의 좌우측에 배치된 데이터 라인들은 화소셀열을 따라 상기 데이터 라인과 화소셀들이 서로 교대로 접속된 것을 특징으로 하는 발광 표시 장치.
The light emitting display device of claim 1, wherein the data lines arranged on the left and right sides of the vertical pixel cells are alternately connected to each other along the pixel cell column.
데이터 전압이 공급되는 데이터 라인, 게이트 전압이 공급되는 게이트 라인, 발광 제어 전압이 공급되는 발광제어 라인, 구동 전원이 공급되는 구동 전원 라인에 의해 정의된 다수개의 화소셀 영역을 갖고,
상기 데이터 라인은 각각의 수직한 방향의 화소셀들에 대하여 좌우측에 한쌍의 데이터 라인들이 배치되고, 각 화소셀열을 따라 화소셀들은 한쌍의 데이터 라인에 대해 서로 교대로 접속된 발광 표시 장치의 구동 방법에 있어서,
상기 데이터 라인들보다 적은 수의 출력 라인을 가지는 데이터 구동부로부터 생성된 데이터 전압을 상기 데이터구동부와 상기 발광 표시 패널 사이에 형성된 디멀티플렉서부를 통해 상기 데이터 라인에 공급하는 단계와;
상기 게이트 라인에 게이트 전압을 공급하는 단계와;
상기 발광 제어 전압, 구동 전압 및 보상 전압에 따라 상기 데이터 전압에 대응되는 전류를 상기 발광 소자에 공급하여 상기 화소셀 영역의 발광 소자를 발광시키는 단계를 포함하는 것을 특징으로 하는 발광 표시 장치의 구동 방법.
A plurality of pixel cell regions defined by a data line to which a data voltage is supplied, a gate line to which a gate voltage is supplied, a light emission control line to which a light emission control voltage is supplied, and a driving power supply line to which a driving power is supplied,
The data line includes a pair of data lines arranged on left and right sides of pixel cells in a vertical direction, and pixel cells are alternately connected to a pair of data lines along each pixel cell column. To
Supplying a data voltage generated from a data driver having a smaller number of output lines than the data lines to the data line through a demultiplexer formed between the data driver and the light emitting display panel;
Supplying a gate voltage to the gate line;
And emitting a light emitting device in the pixel cell area by supplying a current corresponding to the data voltage to the light emitting device according to the light emission control voltage, the driving voltage, and the compensation voltage. .
제7항에 있어서,
상기 디멀티플렉서부는 상기 두개의 화소셀열에 대응하는 4개의 데이터 라인들에 각각 접속된 다수개의 샘플링 트랜지스터를 가지며,
상기 다수개의 샘플링 트랜지스터의 동작에 따라 각 화소셀열의 화소셀들이 서로 교대로 동작하는 것을 특징으로 하는 발광 표시 장치의 구동 방법.
The method of claim 7, wherein
The demultiplexer unit has a plurality of sampling transistors each connected to four data lines corresponding to the two pixel cell columns.
And a plurality of pixel cells of each pixel cell column alternately operate in accordance with the operations of the plurality of sampling transistors.
제8항에 있어서, 상기 화소셀들을 서로 교대로 동작하는 방법은,
상기 두개의 화소셀열의 좌측 데이터 라인들과 접속된 샘플링 트랜지스터들을 순차적으로 동작시킨 다음, 상기 좌측 데이터 라인들과 접속된 화소셀들에 데이터 신호를 공급하는 단계와,
상기 두개의 화소셀열의 우측 데이터 라인들과 접속된 샘플링 트랜지스터들을 순차적으로 동작시켜, 상기 우측 데이터 라인들과 접속된 화소셀들에 데이터 신호를 공급하는 단계를 포함하는 것을 특징으로 하는 발광 표시 장치의 구동방법.
The method of claim 8, wherein the pixel cells are alternately operated.
Sequentially operating sampling transistors connected to the left data lines of the two pixel cell columns, and then supplying a data signal to the pixel cells connected to the left data lines;
And sequentially operating sampling transistors connected to the right data lines of the two pixel cell columns to supply a data signal to the pixel cells connected to the right data lines. Driving method.
KR1020110143923A 2011-12-27 2011-12-27 Luminescence dispaly and driving method thereof KR101869102B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110143923A KR101869102B1 (en) 2011-12-27 2011-12-27 Luminescence dispaly and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110143923A KR101869102B1 (en) 2011-12-27 2011-12-27 Luminescence dispaly and driving method thereof

Publications (2)

Publication Number Publication Date
KR20130075530A true KR20130075530A (en) 2013-07-05
KR101869102B1 KR101869102B1 (en) 2018-07-23

Family

ID=48989403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110143923A KR101869102B1 (en) 2011-12-27 2011-12-27 Luminescence dispaly and driving method thereof

Country Status (1)

Country Link
KR (1) KR101869102B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685605B2 (en) 2017-12-19 2020-06-16 Samsung Display Co., Ltd. Display device including switching unit connected with data line

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080082065A (en) * 2007-03-07 2008-09-11 엘지디스플레이 주식회사 Luminescence dispaly and driving method thereof
KR20090070371A (en) * 2007-12-27 2009-07-01 엘지디스플레이 주식회사 Luminescence dispaly and driving method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080082065A (en) * 2007-03-07 2008-09-11 엘지디스플레이 주식회사 Luminescence dispaly and driving method thereof
KR20090070371A (en) * 2007-12-27 2009-07-01 엘지디스플레이 주식회사 Luminescence dispaly and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685605B2 (en) 2017-12-19 2020-06-16 Samsung Display Co., Ltd. Display device including switching unit connected with data line

Also Published As

Publication number Publication date
KR101869102B1 (en) 2018-07-23

Similar Documents

Publication Publication Date Title
KR100911982B1 (en) Emission driver and light emitting display device using the same
KR101117731B1 (en) Pixel circuit, and organic light emitting display, and driving method thereof
US9001009B2 (en) Pixel and organic light emitting display using the same
US8319761B2 (en) Organic light emitting display and driving method thereof
KR101407302B1 (en) Luminescence dispaly and driving method thereof
US8816998B2 (en) Organic light emitting display
US9262962B2 (en) Pixel and organic light emitting display device using the same
US8970458B2 (en) Organic light emitting display and method of driving the same
KR100858618B1 (en) Organic light emitting display and driving method thereof
US8810484B2 (en) Organic light emitting display
KR101210029B1 (en) Organic Light Emitting Display Device
US20100177024A1 (en) Organic light emitting display
US8610701B2 (en) Organic light emitting display device with pixel configured to be driven during frame period and driving method thereof
US9805647B2 (en) Organic light emitting display including demultiplexer and driving method thereof
KR101080350B1 (en) Display device and method of driving thereof
KR20100098860A (en) Pixel and organic light emitting display device using the pixel
KR20120009669A (en) Pixel and Organic Light Emitting Display Device Using the same
US20080055304A1 (en) Organic light emitting display and driving method thereof
KR101674606B1 (en) Organic Light Emitting Display Device and Driving Method Thereof
US7486261B2 (en) Electro-luminescent display device
CN105427808A (en) Pixel driving circuit, driving method therefor and display device
JP2006301581A (en) Display device and method of driving the same
CN100583198C (en) Organic electrolminescent equipment and its actuating method
JP2005157277A (en) Electroluminescence display device and driving method
KR20080080755A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant